JP4345410B2 - 酸化方法 - Google Patents

酸化方法 Download PDF

Info

Publication number
JP4345410B2
JP4345410B2 JP2003306745A JP2003306745A JP4345410B2 JP 4345410 B2 JP4345410 B2 JP 4345410B2 JP 2003306745 A JP2003306745 A JP 2003306745A JP 2003306745 A JP2003306745 A JP 2003306745A JP 4345410 B2 JP4345410 B2 JP 4345410B2
Authority
JP
Japan
Prior art keywords
film thickness
hydrogen
oxidation
oxygen
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003306745A
Other languages
English (en)
Other versions
JP2005079280A (ja
Inventor
鈴木　　啓介
俊之 池内
一秀 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2003306745A priority Critical patent/JP4345410B2/ja
Priority to TW093124559A priority patent/TW200524041A/zh
Priority to US10/924,853 priority patent/US7125811B2/en
Priority to KR1020040067672A priority patent/KR100888312B1/ko
Publication of JP2005079280A publication Critical patent/JP2005079280A/ja
Application granted granted Critical
Publication of JP4345410B2 publication Critical patent/JP4345410B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • C23C8/16—Oxidising using oxygen-containing compounds, e.g. water, carbon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体ウエハ等の被処理体の表面に対して酸化処理を施す酸化方法
に関する。
一般に、半導体集積回路を製造するためにはシリコン基板等よりなる半導体ウ
エハに対して、成膜処理、エッチング処理、酸化処理、拡散処理、改質処理等の
各種の処理が行なわれる。上記各種の処理の中で、例えば酸化処理を例にとれば
、この酸化処理は、単結晶或いはポリシリコン膜の表面等を酸化する場合、金属
膜を酸化処理する場合等が知られており、特に、ゲート酸化膜やキャパシタ等の
絶縁膜を形成する時に主に用いられる。
ここで薄膜形成を減圧下で行なう減圧酸化方法としては単に減圧炉内にＨ２ 、
Ｏ２ を導入し、水素燃焼酸化を行なう方法（例えば特許文献１）と、水素と酸素
とをプラズマを用いた外部燃焼装置にて燃焼させることによって水蒸気を発生さ
せてこの水蒸気を用いて酸化を行なうウェット酸化処理方法（例えば特許文献２
）とが存在する。また他のウェット酸化処理法としては、触媒を利用して水素と
酸素とから水蒸気を低温で発生させてこれを減圧炉内へ導入する方法（特許文献
３）や減圧炉内に水素と酸素を導入して活性種を発生させ、この活性種を利用し
て酸化させる方法（特許文献４、５）等が知られている。
特開昭５７−１２３２号公報 特開平３−１４０４５３号公報 特開平１１−３３０４６８号公報 特表２００１−５２７２７９号公報 特開２００２−１７６０５２号公報
ところで、絶縁膜としては耐圧性、耐腐食性、信頼性等の膜質特性を考慮する
と、一般的には、ドライ酸化処理により形成された物よりも、ウェット酸化処理
により形成された物の方が比較的優れている。また、形成される酸化膜（絶縁膜
）の成膜レートやウエハ面内の均一性の観点からは、一般的には、常圧のウェッ
ト酸化処理により形成された物は、酸化レートは大きいが、膜厚の面内均一性に
劣り、減圧のウェット酸化処理により形成された物は、逆に酸化レートは小さい
が膜厚の面内均一性に優れている、という特性を有している。
従来にあっては、半導体集積回路のデザインルールがそれ程厳しくなかったこ
とから、酸化膜が適用される用途やプロセス条件、装置コスト等を適宜勘案して
、上述したような種々の酸化方法が用いられていた。しかしながら、最近のよう
に線幅や膜厚がより小さくなってデザインルールが厳しくなると、それに従って
、膜質の特性や膜厚の面内均一性等がより高いものが要求されるようになってき
ており、酸化処理方法では、この要求に十分に対応することができない、といっ
た問題が発生してきた。特に膜厚が例えば２ｎｍ以下の薄膜を、この膜厚制御性
が良好な状態で成膜するのは非常に困難であった。
また特許文献３に示すように、水素と酸素とから触媒を用いて低温で水蒸気を
発生させる方法は、白金等の高価な触媒を用いることから装置自体が非常にコス
ト高になる、といった問題があった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案された
ものである。本発明の目的は、プロセス条件を限定することにより、特に極めて
膜厚が薄い酸化膜を、触媒等を用いることなく膜厚制御性が良い状態で成膜する
ことができる成膜方法を提供することにある。
本発明者等は、シリコンウエハの表面酸化について鋭意研究した結果、水素と
酸素とを処理容器内へ導入して酸化処理を行うに際して、プロセス圧力をある程
度以上高くすることにより、酸化に寄与する酸化種を、水素や酸素の活性種から
水蒸気へ移行させ、これにより、厚さが極めて薄い例えば２ｎｍ程度の薄膜を形
成する場合でも、その膜厚の制御性を向上させることができる、という知見を得
ることにより、本発明に至ったものである。
請求項１に係る発明は、真空引き可能になされた処理容器内に水素と酸素とを導入して両ガスを燃焼させることによって水蒸気を発生させ、該水蒸気によって被処理体の表面を酸化処理するようにした酸化方法において、前記処理容器内のプロセス圧力を２０００Ｐａ（１５Ｔｏｒｒ）〜１０１３０Ｐａ（７６Ｔｏｒｒ）の範囲内となるように設定し且つ前記水素と酸素との全ガス流量を０．２リットル／ｍｉｎ〜１リットル／ｍｉｎの範囲内となるようにしたことを特徴とする酸化方法である。
このように、水素と酸素とを処理容器内へ導入して酸化処理を行うに際して、プロセス圧力をある程度以上高くすることにより、酸化に寄与する酸化種を、水素や酸素の活性種から水蒸気へ移行させ、これにより、厚さが極めて薄い例えば２ｎｍ程度の薄膜を形成する場合でも、その膜厚の制御性を向上させることができる。
またこれと同時に、膜厚の面内均一性、或いは例えば膜厚の面間均一性も高く維持することができる。
この場合、例えば請求項２に規定するように、前記酸化処理のプロセス温度は６００〜１０００℃の範囲内である。
また例えば請求項３に規定するように、前記酸化処理のプロセス温度は８００〜８５０℃の範囲内である。
また例えば請求項４に規定するように、前記水素と酸素の全ガス流量に対する水素の流量比は、１０〜４０％の範囲内に設定されている。
また例えば請求項５に規定するように、前記処理容器は縦長に成型されており、該処理容器内へは前記被処理体を一度に複数枚収容して熱処理ができるようになされている。
本発明の酸化方法によれば、次のように優れた作用効果を発揮することができ
る。
水素と酸素とを処理容器内へ導入して酸化処理を行うに際して、プロセス圧力
をある程度以上高くすることにより、酸化に寄与する酸化種を、水素や酸素の活
性種から水蒸気へ移行させ、これにより、厚さが極めて薄い例えば２ｎｍ程度の
薄膜を形成する場合でも、その膜厚の制御性を向上させることができる。またこ
れと同時に、膜厚の面内均一性、或いは例えば膜厚の面間均一性も高く維持する
ことができる。
更に、従来において薄膜形成に必要とされていた触媒方式の水素燃焼装置を用
いることなく非常にシンプルな装置構成で薄膜形成を実現できる。
以下に、本発明に係る処理方法の一実施例を添付図面に基づいて詳述する。
図１は本発明方法を実施するための熱処理装置を示す構成図である。
まず、本発明方法を実施する熱処理装置について説明する。
図１に示すように、この縦型の熱処理装置２は、有天井の縦型円筒体状の石英
製の処理容器４を有しており、この処理容器４の下端部は開放されて開口部６が
形成され、この外周には、接合用のフランジ部８が設けられる。この処理容器４
は、内側に加熱手段として加熱ヒータ１０を配設した円筒体状の断熱材１２によ
り被われており、加熱炉を形成している。
処理容器４の下部側壁には、処理ガスとして水素を導入するための水素導入ノ
ズル１４と、酸素を導入するための酸素導入ノズル１６とがそれぞれ貫通させて
設けられると共に、これらの各ノズル１４、１６は処理容器４の内側壁に沿って
天井部まで延在されており、天井部より各ガスをそれぞれ必要に応じて流量制御
しつつ噴出するようになっている。尚、図示されていないが、必要に応じて窒素
ガスを導入するノズルも設けられており、必要時に窒素ガスを流量制御しつつ導
入し得るようになっている。更に、処理容器４の下部側壁には、処理容器４内の
雰囲気を排出するための比較的大口径の排気口１８が形成されており、この排気
口１８には、排気ポンプを介設した図示しない排気系が接続される。
この処理容器４のフランジ部８の最外周は、例えばステンレス製のベースプレ
ート２０により支持されて、処理容器４の全体を保持している。そして、この処
理容器４の下端部の開口部６は、例えばボートエレベータのごとき昇降機構２２
により昇降可能になされた石英製或いはステンレス製のキャップ部２４により開
閉可能になされている。このキャップ部２４上に、被処理体として例えばシリコ
ンウエハＷを所定のピッチで多段に載置した石英製の被処理体支持手段として支
持ボート２６が保温筒２８を介して載置されており、キャップ部２４の昇降によ
って処理容器４内に対してロード或いはアンロードできるようになっている。尚
、この支持ボート２６を回転するようにしてもよいし、回転しないようにしても
よい。
このように形成された熱処理装置２内で所定の処理を行う場合には、まず、昇
降機構２２を降下させたアンロード状態において、支持ボート２６にシリコンウ
エハＷを多段に載置し、昇降機構２２を上昇駆動させる。昇降機構２２の上昇駆
動により、キャップ部２４は次第に上昇して多数枚、例えば８インチウエハを５
０〜１００枚程度、例えば１００枚を多段に載置した支持ボート２６は処理容器
４の下端開口部６より内部へ搬入してロードされ、最終的にこの開口部６はキャ
ップ部２４により気密に閉じられて、処理容器４内を気密に密閉することになる
。
そして、加熱ヒータ１０の温度を上げてシリコンウエハＷを所定のプロセス温
度まで昇温すると共に、必要なプロセスガス、すなわち水素ガスと酸素ガスをそ
れぞれ流量制御しつつ流し、且つ処理容器４内のプロセス圧力も所定の圧力に維
持して所定の熱処理を行うことにより、シリコンウエハＷの表面を酸化してここ
に酸化膜を形成することになる。尚、この時、窒素ガスを流す場合もある。
ここで、本発明方法では処理容器４内のプロセス圧力を２０００Ｐａ（１５Ｔ
ｏｒｒ）以上となるように設定する。これにより、処理容器１内へ導入された水
素と酸素とが燃焼反応を起こして水蒸気が発生し、この水蒸気が酸化種となって
シリコンウエハＷの表面を酸化し、ここに酸化膜（ＳｉＯ２ ）が形成されること
になる。この場合、水素や酸素の活性種を酸化種として用いて酸化処理を行った
従来方法とは異なり、膜厚の面内均一性のみならず、支持ボート２６内の上下方
向におけるウエハ間の膜厚の均一性を示す面間均一性も高く維持することが可能
となる。また本発明方法は、成膜レートが低い領域においても膜厚の面内及び面
間均一性を高く維持できるので、例えば今後必要になってくると予測される膜厚
が２ｎｍ以下の薄膜を形成する際にも、多数枚のシリコンウエハをその膜厚の面
内及び面間均一性を高く維持し、しかも膜厚の制御性を高くして酸化処理を行う
ことが可能となる。
ここで、プロセス圧力の上限に関しては、水素と酸素とが爆発的に急激に反応
することを防止する上から、上限のプロセス圧力は１０１３０Ｐａ（７６Ｔｏｒ
ｒ）程度である。またプロセス温度に関しては、その温度範囲は例えば６００〜
１０００℃程度の範囲内である。この場合、２ｎｍ以下の薄膜を形成する時には
、成膜レートを抑制して膜厚制御性を向上させる必要から、例えば６００〜８５
０℃の範囲が望ましい。また、この６００〜８５０℃の温度範囲では、後述する
ように、アレニウスプロットグラフで示されるように、より低温で成膜するので
薄膜での制御性が良い、という利点も有する。
また、８インチウエハを１００枚程度収容することができる大きさの処理容器
４の場合には、水素と酸素との全ガス流量は、膜厚の面内均一性を考慮すると、
１リットル／ｍｉｎ以下が望ましく、またその下限は０．２リットル／ｍｉｎ程
度である。更には、水素と酸素の全ガス流量に対する水素の流量比は、膜厚の面
内均一性を考慮すると１０〜５０％の範囲内がよい。
次に、本発明方法を実施した時の結果を従来方法と比較したので、その評価結
果について説明する。
図２は酸化処理時におけるプロセス圧力と膜厚との関係を示すグラフである。
ここでのプロセス条件は、プロセス温度が９００℃、Ｈ２ ／Ｏ２ のガス比が０．
９／１．８ｓｌｍ（リットル／ｍｉｎ）［Ｈ２ 濃度：３３．３％］、成膜時間が
２０分である。
図２において曲線Ａは本発明方法の特性を示し、曲線Ｂは従来方法１（水素と
酸素より触媒を用いて水蒸気を発生させたウェット酸化処理）、曲線Ｃは従来方
法２（ドライ酸化処理）をそれぞれ示す。また、図中の”ＴＯＰ”は支持ボート
中の上方領域のシリコンウエハを示し、”ＣＴＲ”は中央領域のシリコンウエハ
を示し、”ＢＴＭ”は下方領域のシリコンウエハを示す。尚、プロセス圧力は０
．２５Ｔｏｒｒ（３３Ｐａ）〜７６Ｔｏｒｒ（１０１３０Ｐａ）まで変化させて
いる。
図２から明らかなように、本発明方法のように水素と酸素を処理容器４内へ直
接導入している曲線Ａの場合には、プロセス圧力が０．２５Ｔｏｒｒから１Ｔｏ
ｒｒ付近までは水素や酸素の活性種が酸化種となって圧力上昇に従って反応性が
増して膜厚が大きくなっており、１Ｔｏｒｒ〜２０Ｔｏｒｒまでは、活性種が活
性を失う、いわゆる失活が支配的になるので圧力上昇に従って反応性が低下して
膜厚も次第に小さくなって行き、最低の値となって行く。すなわち、０．２５〜
２０Ｔｏｒｒまでの範囲内の酸化モードは、活性種酸化モードとなっている。こ
の活性種酸化モードでは、”ＴＯＰ”、”ＣＴＲ”、”ＢＴＭ”間における膜厚
差がかなり大きくなっており、従って、０．２５Ｔｏｒｒの近傍や２０Ｔｏｒｒ
の近傍を除いて膜厚の面間均一性が非常に劣化しており、好ましくない。このよ
うに、”ＴＯＰ”、”ＣＴＲ”、”ＢＴＭ”間で膜厚差が大きくなる理由は、活
性種の生成、消滅（失活）の度合がウエハポジションで大きく異なるからである
と考えられる。
そして、プロセス圧力が２０Ｔｏｒｒ（２６６６Ｐａ）付近では膜厚も増加す
る方向に転じており、圧力が増加するに従って、膜厚が急激に増加している。こ
の時、プロセス圧力が２０Ｔｏｒｒ以上では”ＴＯＰ”、”ＣＴＲ”、”ＢＴＭ
”間で膜厚差が略ゼロになっており、膜厚の面間均一性が非常に良好となってい
る。この理由は、処理容器４内の高さ方向の全ての領域で、プロセス圧力が２０
Ｔｏｒｒ近傍で酸化モードが活性種酸化モードから水蒸気によって酸化が行われ
る水蒸気酸化モードへと切り替わったからであると考えられる。従って、成膜レ
ート（膜厚）が非常に小さく、且つ膜厚の面間均一性の良好な範囲は、膜厚の面
間均一性の許容量を考慮すると、プロセス圧力が１５Ｔｏｒｒ（２０００Ｐａ）
以上、好ましくは膜厚の面間均一性が略ゼロとなる２０Ｔｏｒｒ（２６６６Ｐａ
）以上であることが判明する。
従って、上記したプロセス圧力の範囲内で、水素と酸素とを処理容器４内へ導入して酸化処理を行って酸化膜を形成することにより、膜厚が非常に薄い、例えば２ｎｍ程度の酸化膜を、膜厚制御性が良好な状態で形成することが可能となる。この場合、前述したように、プロセス圧力の上限値は、水素と酸素との混合気体の安全性を考慮すると、７６Ｔｏｒｒ（１０１３０Ｐａ）程度である。また、図２中においては、曲線Ａではプロセス圧力が０．２５Ｔｏｒｒ付近では膜厚の面間均一性は良好であるが、成膜レート（膜厚）が大き過ぎるので、２ｎｍ程度の酸化膜を形成するには膜厚制御性が劣化してしまうので好ましくない。

また触媒を利用して水素と酸素より水蒸気を発生させるようにして全圧力範囲
において水蒸気酸化モードを行っている曲線Ｂは、当初より成膜レート（膜厚）
が小さく、プロセス圧力が１５〜２０Ｔｏｒｒの近傍で曲線Ａと一致してその後
、増加しており、薄膜を膜厚の制御性良く形成するには適しているが、前述のよ
うに、白金等の触媒を用いていることから、装置全体がコスト高になる、といっ
た不都合がある。またドライ酸化処理を示す曲線Ｃは、成膜レート（膜厚）は小
さいが、このドライ酸化処理によって形成される酸化膜の膜質が良好でないので
好ましくない。
次に、本発明方法の温度依存性を検討したので、その評価結果について説明す
る。
図３は本発明方法においてプロセス温度と膜厚及び膜厚の面内均一性との関係
を示すグラフ、図４は図３に示す結果より活性化エネルギーを求めるためにアレ
ニウスプロットを求めたグラフである。この時のプロセス条件は、Ｈ２ ／Ｏ２ ＝
＝０．９／１．８ｓｌｍ、２０分成膜処理である。図４中では、横軸に［絶対温
度の逆数×１０００］を取っており、温度（℃）を併記している。また参考のた
めに、常圧の水蒸気酸化モードの特性を示している。
図３に示すように、ここではプロセス温度を６００〜１０００℃の範囲で変化
させており、プロセス温度が増加するに従って、膜厚（成膜レート）も次第に増
加している。このグラフから明らかなように、この６００〜１０００℃の全範囲
において酸化膜を形成することができるが、膜厚が２ｎｍ程度の薄膜を膜厚の制
御性良く形成するには、膜厚が５ｎｍ（成膜レート：０．２５ｎｍ／ｍｉｎ）以
下である８５０℃以下であることが望ましい。また膜厚の面内均一性の観点から
は、±１％以内であるプロセス温度８００℃以上が望ましい。すなわち、プロセ
ス温度を８００〜８５０℃の範囲以内に設定することにより、薄い酸化膜を、そ
の膜厚の制御性が非常に良好な状態で形成できることが判明した。
ここで図４に示すアレニウスプロットのグラフより活性化エネルギーについて
着目する。この図４において、活性化エネルギーは各グラフの傾きの大きさで表
されており、本発明方法は、プロセス温度が８５０℃以上で活性化エネルギーは
大きく、８５０℃以下では活性化エネルギーは小さくなっている。ここでプロセ
ス温度８５０℃以上における本発明方法の活性化エネルギーは常圧水蒸気酸化モ
ードの活性化エネルギーと略同じである（特性直線が略平行）。ここで、活性化
エネルギーが小さい方が、薄膜を制御することが容易になる、という点において
利点があるので、この観点より、活性化エネルギーが小さい範囲、すなわちプロ
セス温度は８５０℃以下である方が望ましいことが判明した。
次に、本発明方法において水素と酸素の全ガス流量について比較検討を行った
ので、その評価結果について説明する。
図５は本発明方法において、水素と酸素の全ガス流量と膜厚及び膜厚の面内均
一性との関係を示すグラフである。このプロセス条件は、プロセス圧力が７６Ｔ
ｏｒｒ、プロセス温度が９００℃であり、水素／酸素のガス比を１／２に維持し
、２０分間の酸化処理を行った。水素と酸素の全ガス流量は、上記ガス比を維持
したまま０．２リットル／ｍｉｎ〜２．７リットル／ｍｉｎまで変化させた。
図５から明らかなように、Ｈ２ ＋Ｏ２ の全ガス流量が増加するに従って膜厚（
成膜レート）が次第に増加しており、全ガス流量が略１リットルに達した時に、
その膜厚（成膜レート）が飽和に達している。また、全ガス流量が増加するに従
って、”ＴＯＰ”、”ＣＴＲ”、”ＢＴＭ”間の膜厚差が少しずつ拡大しており
、その膜厚差も全ガス流量が略１リットルに達した時に飽和している。
これに対して、面内均一性は全ガス流量にほとんど関係なく、しかもウエハ位
置に関係なく略±１％以下を維持して良好な値となっている。従って、８インチ
ウエハを１００枚程度収容できるような大きさの処理容器４内で酸化処理を行う
場合には、Ｈ２ ＋Ｏ２ の全ガス流量を１リットル／ｍｉｎ以下に設定することに
より、成膜レートが小さくて薄膜を膜厚制御性の良好な状態で成膜でき、また膜
厚の面内均一性及び面間均一性も高く維持することができることが判明した。
次に、本発明方法において水素濃度について比較検討を行ったので、その評価
結果について説明する。
図６は本発明方法において水素濃度と膜厚及び膜厚の面内均一性との関係を示
すグラフである。このプロセス条件は、プロセス圧力が７６Ｔｏｒｒ、プロセス
温度が９００℃であり、水素と酸素の全ガス量を２．７リットル／ｍｉｎに維持
しつつ２０分間の酸化処理を行った。ここで水素濃度を１０〜７０％まで変化さ
せた。尚、水素濃度は水素と酸素の全ガス量に対する水素の流量（Ｈ２ ／Ｈ２ ＋
Ｏ２ ）によって定義される。
図６から明らかなように、膜厚は水素濃度が上昇するに従って略直線的に増加
している。またこの時、”ＴＯＰ”、”ＣＴＲ”、”ＢＴＭ”間において膜厚差
は全範囲において非常に少なくて略一定であり、良好な値を示している。
これに対して、膜厚の面内均一性に関しては、水素濃度が１０〜４０％の範囲
内で±１％以内になって良好な結果を示している。従って、膜厚が２ｎｍ以内の
薄い酸化膜を、膜厚の制御性が良好な状態で、しかも膜厚の面間均一性及び膜厚
の面内均一性を高く形成するためには、水素濃度を特に１０〜４０％の範囲内に
設定することが、好ましいことが判明した。
次に、図６にて説明した場合に対して温度や圧力を変更して水素濃度について
比較検討を行ったので、その評価結果について説明する。
図７は本発明方法において水素濃度と膜厚及び膜厚の面内均一性／面間均一性
との関係を示すグラフである。このプロセス条件は、プロセス圧力が４０Ｔｏｒ
ｒ、プロセス温度が８００℃であり、水素と酸素の全ガス量を０．５リットル／
ｍｉｎに維持しつつ３分間の酸化処理を行った。ここで水素濃度を１０〜９０％
まで変化させた。尚、水素濃度は水素と酸素の全ガス量に対する水素の流量（Ｈ
２ ／Ｈ２ ＋Ｏ２ ）によって定義される。
図７から明らかなように、膜厚は水素濃度が上昇するに従って当初は略直線的
に増加しているが、途中で略飽和している。ただし”ＴＯＰ”の位置のウエハの
膜厚だけが全体的に少し多く、水素濃度６６％以上で急激に上昇している。この
結果、膜厚の面間均一性は、水素濃度が１０〜２０％の範囲内及び７０〜８０％
の範囲内は比較的大きくて好ましくないが、水素濃度が２０〜７０％の範囲は内
は略１．５％以下と低くなって、好ましいことが判明した。
これに対して、膜厚の面内均一性に関しては、水素濃度が１０〜３３％の範囲
内及び８０〜９０％の範囲内で±１％よりも大きくて好ましくないが、水素濃度
が３３〜８０％の範囲内で±１％以内になって良好な結果を示している。従って
、プロセス温度が８００℃の時には膜厚が２ｎｍ以内の薄い酸化膜を、膜厚の制
御性が良好な状態で、しかも膜厚の面間均一性及び膜厚の面内均一性を高く形成
するためには、水素濃度を特に３３〜７０％の範囲内に設定することが、好まし
いことが判明した。
次に、本発明方法を用いて薄膜と厚膜を形成して従来方法の場合と比較したの
で、その評価結果について説明する。
図８は膜厚が略２ｎｍの薄膜を形成した時の評価結果を示すグラフ、図９は膜
厚が略８ｎｍの厚膜を形成した時の評価結果を示すグラフである。尚、ここで用
いた”薄膜”、”厚膜”は単に両者を比較する上で用いただけであり、絶対的な
大きさの膜厚を定義するものではない。
ここでは本発明方法と、従来方法１として触媒を用いて発生した水蒸気による
ウェット酸化処理と、従来方法２としてＯ２ ガスを用いたドライ酸化処理とを行
っており、それぞれ”ＴＯＰ”、”ＣＴＲ”、”ＢＴＭ”の各値とそれらの平均
値及び面内均一性を示している。また各酸化処理時のプロセス条件は、各グラフ
の下方に記載してある。
例えば図８に示すプロセス条件は、各処理共に、プロセス温度が８００℃、プ
ロセス圧力が４０Ｔｏｒｒ、酸化処理時間が３ｍｉｎである。また図８に示すプ
ロセス条件は、各処理共に、プロセス温度が９００℃、プロセス圧力が７６Ｔｏ
ｒｒ、酸化処理時間が２０ｍｉｎである。
図８及び図９に示すグラフは、本発明方法、従来方法１では、膜厚の面間均一
性及び面内均一性が共に良好な値を示しており、本発明方法は、高価な触媒を用
いた従来方法１の場合と略同様に良好な結果を得られることが確認できた。尚、
従来方法２の場合も膜厚の面内均一性及び面間均一性はかなり良好であるが、前
述したように膜質が良好でないので好ましくない。
尚、本発明方法は図１に示す熱処理装置に限定されず、例えば処理容器の底部
より水素、酸素を導入し、天井部より排気するようにした熱処理装置にも適用で
きる。また、ここではバッチ式の熱処理装置を用いて本発明方法を説明したが、
これに限定されず、シリコンウエハを１枚ずつ処理する、いわゆる枚葉式の熱処
理装置にも本発明方法を適用し得る。
本発明方法を実施するための熱処理装置を示す構成図である。 酸化処理時におけるプロセス圧力と膜厚との関係を示すグラフである。 本発明方法においてプロセス温度と膜厚及び膜厚の面内均一性との関係を示すグラフである。 図３に示す結果より活性化エネルギーを求めるためにアレニウスプロットを求めたグラフである。 本発明における水素と酸素の全ガス流量と膜厚及び膜厚の面内均一性との関係を示すグラフである。 本発明方法において水素濃度と膜厚及び膜厚の面内均一性との関係を示すグラフである。 本発明方法において水素濃度と膜厚及び膜厚の面内均一性／面間均一性との関係を示すグラフである。 膜厚が略２ｎｍの薄膜を形成した時の評価結果を示すグラフである。 膜厚が略８ｎｍの厚膜を形成した時の評価結果を示すグラフである。
符号の説明
２ 熱処理装置
４ 処理容器
１０ 加熱ヒータ
１４ 水素導入ノズル
１６ 酸素導入ノズル
Ｗ シリコンウエハ（被処理体）

Claims (5)

  1. 真空引き可能になされた処理容器内に水素と酸素とを導入して両ガスを燃焼させることによって水蒸気を発生させ、該水蒸気によって被処理体の表面を酸化処理するようにした酸化方法において、
    前記処理容器内のプロセス圧力を２０００Ｐａ（１５Ｔｏｒｒ）〜１０１３０Ｐａ（７６Ｔｏｒｒ）の範囲内となるように設定し且つ前記水素と酸素との全ガス流量を０．２リットル／ｍｉｎ〜１リットル／ｍｉｎの範囲内となるようにしたことを特徴とする酸化方法。
  2. 前記酸化処理のプロセス温度は６００〜１０００℃の範囲内であることを特徴とする請求項１記載の酸化方法。
  3. 前記酸化処理のプロセス温度は８００〜８５０℃の範囲内であることを特徴とする請求項１又は２記載の酸化方法。
  4. 前記水素と酸素の全ガス流量に対する水素の流量比は、１０〜４０％の範囲内に設定されていることを特徴とする請求項１乃至３のいずれか一項に記載の酸化方法。
  5. 前記処理容器は縦長に成型されており、該処理容器内へは前記被処理体を一度に複数枚収容して熱処理ができるようになされていることを特徴とする請求項１乃至４のいずれか一項に記載の酸化方法。
JP2003306745A 2003-08-29 2003-08-29 酸化方法 Expired - Fee Related JP4345410B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003306745A JP4345410B2 (ja) 2003-08-29 2003-08-29 酸化方法
TW093124559A TW200524041A (en) 2003-08-29 2004-08-16 Oxidation method
US10/924,853 US7125811B2 (en) 2003-08-29 2004-08-25 Oxidation method for semiconductor process
KR1020040067672A KR100888312B1 (ko) 2003-08-29 2004-08-27 산화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003306745A JP4345410B2 (ja) 2003-08-29 2003-08-29 酸化方法

Publications (2)

Publication Number Publication Date
JP2005079280A JP2005079280A (ja) 2005-03-24
JP4345410B2 true JP4345410B2 (ja) 2009-10-14

Family

ID=34409750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003306745A Expired - Fee Related JP4345410B2 (ja) 2003-08-29 2003-08-29 酸化方法

Country Status (4)

Country Link
US (1) US7125811B2 (ja)
JP (1) JP4345410B2 (ja)
KR (1) KR100888312B1 (ja)
TW (1) TW200524041A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4706260B2 (ja) * 2004-02-25 2011-06-22 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
JP5211464B2 (ja) * 2006-10-20 2013-06-12 東京エレクトロン株式会社 被処理体の酸化装置
US20090197424A1 (en) * 2008-01-31 2009-08-06 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method for manufacturing semiconductor device
JP6125846B2 (ja) * 2012-03-22 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
CN110896022B (zh) * 2018-09-13 2022-05-10 长鑫存储技术有限公司 半导体结构中氧化层的形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS571232A (en) 1980-06-04 1982-01-06 Mitsubishi Electric Corp Oxide film forming device
JP2902012B2 (ja) 1989-10-27 1999-06-07 国際電気株式会社 低圧酸化装置
WO1999003141A1 (en) 1997-07-11 1999-01-21 Applied Materials, Inc. Method and apparatus for in situ vapor generation
US6291868B1 (en) * 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
JPH11330468A (ja) 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
KR100560867B1 (ko) * 2000-05-02 2006-03-13 동경 엘렉트론 주식회사 산화방법 및 산화시스템
JP3436256B2 (ja) 2000-05-02 2003-08-11 東京エレクトロン株式会社 被処理体の酸化方法及び酸化装置
US20030162372A1 (en) * 2002-02-26 2003-08-28 Yoo Woo Sik Method and apparatus for forming an oxide layer
US20040147136A1 (en) * 2003-01-29 2004-07-29 Macronix International Co., Ltd. Method for making the gate dielectric layer by oxygen radicals and hydroxyl radicals mixture
US20040166632A1 (en) * 2003-02-24 2004-08-26 Pei-Ren Jeng Method of fabricating flash memory

Also Published As

Publication number Publication date
US7125811B2 (en) 2006-10-24
KR100888312B1 (ko) 2009-03-11
US20050079699A1 (en) 2005-04-14
TW200524041A (en) 2005-07-16
TWI346981B (ja) 2011-08-11
JP2005079280A (ja) 2005-03-24
KR20050021340A (ko) 2005-03-07

Similar Documents

Publication Publication Date Title
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
JP5211464B2 (ja) 被処理体の酸化装置
KR100560867B1 (ko) 산화방법 및 산화시스템
JP5541223B2 (ja) 成膜方法及び成膜装置
US7926445B2 (en) Oxidizing method and oxidizing unit for object to be processed
JP2005123275A (ja) 成膜方法及び成膜装置
US7452826B2 (en) Oxidation method and oxidation system
JP4259247B2 (ja) 成膜方法
KR20210097633A (ko) 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
KR101232970B1 (ko) 반도체 처리용 열처리 방법 및 장치와, 컴퓨터로 판독 가능한 매체
JP3578155B2 (ja) 被処理体の酸化方法
JP4345410B2 (ja) 酸化方法
US7129186B2 (en) Oxidation method and oxidation system
KR101270875B1 (ko) 절연막의 개질 방법
JP2012062502A (ja) 半導体装置の製造方法及び基板処理装置
CN112740364B (zh) 半导体装置的制造方法、基板处理装置和记录介质
US7615251B2 (en) Processing device using shower head structure and processing method
CN115989338A (zh) 半导体装置的制造方法、记录介质以及基板处理装置
JPWO2020066800A1 (ja) 半導体装置の製造方法、基板処理装置、及びプログラム
JP7179962B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP4506056B2 (ja) 被処理体の窒化方法及び半導体素子
CN117716062A (zh) 半导体装置的制造方法、基板处理装置、程序以及涂布方法
JPH07122553A (ja) 半導体ウェーハの成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080314

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090331

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090706

R150 Certificate of patent or registration of utility model

Ref document number: 4345410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150724

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees