KR101192119B1 - 폐루프 제어 시스템에서의 주파수 제어 - Google Patents

Abstract

프로세스 컨트롤러, 방법 및 시스템은 폐루프 제어 시스템의 피드백 신호 내의 주기적 외란의 효과를 고려하기 위해 주파수 제어를 제공한다. 피드백 신호의 주파수 성분들이 결정되며, 각각의 크기 및 위상을 포함한다. 각 주파수 성분에 대한 파형들은 각 주파수 성분의 실질적으로 동일한 크기와 실질적으로 반대 위상을 갖으며 발생된다. 이후에, 이 파형들이 합산되어 제어 시스템의 출력 내에 합산되는 보상 파형을 생성하여 제어 하의 시스템에 제공될 제어 시스템 출력으로부터 주기적 외란의 효과가 소거된다.

프로세스 컨트롤러, 주파수 제어, 피드백 신호, 주기적 외란, 주파수 성분

Description

폐루프 제어 시스템에서의 주파수 제어{FREQUENCY CONTROL IN CLOSED LOOP CONTROL SYSTEMS}

본 출원은 2004년 9월 24일 출원된 미국 출원 번호 제60/613,160호의 이익을 주장하며, 그 내용은 본 명세서에 참조로 통합된다.

본 발명은 폐루프(closed loop) 제어 시스템에 관한 것이다. 특히, 본 발명은 폐루프 제어 시스템의 피드백 신호 내의 파괴성(disruptive) 주파수들의 제어에 관한 것이다.

폐루프 제어 시스템은, 제어 하의(under control) 시스템의 프로세스 변수(variable)를 소정의 세트 포인트(set point)로 유지하기 위해 채용된다. 예를 들어, 모터의 속도는 세트 포인트로 속도를 유지하기 위해 제어되는 프로세스 변수이며, 이는 공통적으로 소유된 U.S. 특허 제6,690,989호에 기술된 바와 같다. 동작하는 중에, 프로세스 변수는 제어 하의 시스템의 물리적 특성에서의 환경적 외란(disturbance) 및 변화(change)를 포함하는 여러가지 원인으로 인해 세트 포인트와 달라질 수 있다. 폐루프 제어 시스템은 피드백 신호를 통해 프로세스 변수를 지속적으로 측정하며, 폐루프 제어 시스템은 피드백 신호의 프로세스 변수의 편차(deviation)에 기초하여 보정(correction)을 발생시킨다. 이 보정은 프로세스 변수를 세트 포인트로 되돌리도록 강제하고자 한다.

폐루프 제어 시스템은, 프로세스 변수가 세트 포인트에서 멀리 떨어져 벗어나는(straying) 것을 방지하는 데는 효과적이지만, 폐루프 제어 시스템에 문제를 일으키는 주기적인 외란이 피드백 신호 내에 존재할 수도 있다. 이들 주기적 외란은, 폐루프 제어 시스템에 의해 효과적으로 처리되지 않는 프로세스 변수의 실제 주기적 외란을 포함할 수도 있으며, 또한 세트 포인트와의 편차로서 나타나는 주기적 외란을 포함할 수도 있으며, 폐루프 제어 시스템으로 하여금 편차를 카운터(counter)하는 보정을 발생시킬 수도 있다. 그러나, 주기적 외란은, 제어 하의 시스템 및/또는 피드백 신호를 생성하는데 사용되는 센서들의 물리적 특성의 부산물이며, 이들 주기적 외란은 프로세스 변수의 실제 편차일 수도, 또는 아닐 수도 있다. 그러므로, 보정이 이뤄지는 경우에는, 그 결과, 프로세스 변수가 원하는 것이 아닐 수도 있다.

본 발명의 실시예들은, 피드백 신호 내의 주기적 외란이 테스트 중의 시스템에 적용되는 부적절한 보정을 야기하는 것을 방지하고, 및/또는 폐루프 제어 시스템에 의해 처리되지(addressed) 않은 프로세스 변수의 주기적 편차를 또한 보상하기 위해 피드백 신호의 주파수 제어를 제공함으로써 이들 문제점 및 다른 문제점들을 제기한다. 주기적 외란에 대한 보상이 존재하도록 피드백 신호의 주파수 성분(component)을 찾고 보상 파형을 발생시키는데, 주기적 외란은 보상이 없다면 폐루프 제어 시스템에 의해 제어 하의 시스템에 적용될 보정에 포함된다.

일 실시예는, 제어 하의 시스템으로부터 피드백 신호를 수신하는 입력부를 포함하는 프로세스 컨트롤러이다. 프로세스 컨트롤러는 또한 피드백 신호의 각 주파수 성분의 크기(magnitude) 및 위상(phase)을 계산하고, 각 주파수 성분의 개별 파형을 산출(computing)하는 프로세서를 포함하며, 각 파형은 대응하는 주파수 성분에 대한 보상 크기 및 보상 위상을 갖는다. 프로세스 컨트롤러는 또한, 각 파형을 발생시키고, 제어 신호를 생성하기 위해 상기 피드백 신호에 작용하는 컨트롤러에 의해 출력된 제어 신호에 각 파형을 합산하는 출력부를 포함하며, 각 파형과 제어 신호의 합계는 제어 신호의 주파수 성분을 보상한다.

또 다른 실시예는 제어 하의 시스템에 의해 생성될 피드백 신호를 샘플링(sampling)하는 단계를 포함하는 제어 시스템 내의 주기적 외란의 효과를 제거하는 방법이다. 이 방법은 주파수 성분과, 피드백 신호의 주파수 성분 각각의 크기 및 위상을 결정하는 단계를 더 포함한다. 이 방법은 각 주파수 성분에 대한 보상 크기 및 보상 위상을 갖는 각 주파수 성분에 대한 파형을 발생시키는 단계를 더 포함한다. 또한, 이 방법은, 제어 신호와 결합된 보상 파형을 생성하기 위해 주파수 성분 각각에 대한 파형들을 결합하는 단계를 포함하며, 상기 제어 신호는 피드백 신호에 기초한다.

또 다른 실시예는 보상 신호를 생성하는 프로세스 컨트롤러를 포함하는 제어된 시스템이다. 제어된 시스템은 제어 신호를 생성하는 제어 시스템과, 보상 신호 및 제어 신호의 합을 수신하고 입력으로서 프로세스 컨트롤러 및 제어 시스템에 제공된 피드백 신호를 생성하는 제어 하의 시스템을 더 포함한다. 피드백 신호는 주파수 성분들을 포함하고, 프로세스 컨트롤러는 주파수 성분들에 대한 보상 크기 및 보상 위상을 갖는 보상 파형들을 생성하기 위해 주파수 성분들의 크기 및 위상을 계산한다. 프로세스 컨트롤러는 보상 신호로서 보상 파형들의 합을 출력한다.

도 1은 폐루프 제어 시스템, 피드백 신호의 주파수 제어를 제공하는 프로세스 컨트롤러, 및 제어 하의 시스템의 구성의 예를 나타낸다.

도 2는 피드백 신호의 주파수 제어를 제공하는 프로세스 컨트롤러의 성분의 일례를 나타낸다.

도 3은 피드백 신호의 주파수 제어를 제공하기 위해 프로세스 컨트롤러에 의해 행해진 루틴의 예를 나타낸다.

도 4는 주기적 외란을 포함하는 피드백 신호의 시계열(time series)의 예를 나타낸다.

도 5는 피드백 신호의 시계열로부터 계산된 각각의 크기를 포함하는 주파수 성분의 예를 나타낸다.

도 6은 피드백 신호의 시계열로부터 계산된 각각의 위상을 포함하는 주파수 성분의 예를 나타낸다.

도 7은 제어 하의 시스템에 대한 피드백 신호, 보상 신호, 및 결과 보정의 시계열을 나타낸다.

실시예들은, 피드백 신호 내의 주기적 외란(disturbance)인 주파수 성분들의 제어를 제공한다. 따라서, 제어 하의 시스템에 제공될 부적절한 보정들의 정도(degree)를 감소시키기 위해서 및/또는 폐루프 제어 시스템에 의해 달리 처리되지 않는 프로세스 변수의 주기적 편차를 처리하기 위해서 주기적 외란에 대한 보상이 제공된다.

도 1은 폐루프 제어 시스템 구성(100)의 일례를 나타낸다. 이 구성(100)은 표준 프로세스 컨트롤러(102), 이를 테면, PID(proportional, integral, derivative) 컨트롤러를 포함한다. 구성(100)은 또한 주파수 제어를 행하는 프로세스 컨트롤러(104)를 포함한다. 또한, 구성(100)은 제어 하의 시스템(108), 이를 테면 모터 또는 다른 디바이스를 포함한다.

제어 하의 시스템(108)은, 제어 하의 시스템(108)으로 하여금 몇몇 방식으로 응답하게 하는 제어 신호(114)를 수신한다. 제어 신호(114)는 제어 하의 시스템에 따라서 변화할 수도 있지만, PID의 예에서는, 피드백 신호(116)의 프로세스 변수가 세트 포인트와 달라질 때까지 제어 신호(114)가 대략 정상 상태(steady state)에 있는다. 이 포인트에서, 프로세스 컨트롤러(102)의 출력은 프로세스 변수를 세트 포인트로 강제로 되돌리기 위해 변경(alter)된다. 그러나, 피드백 신호(116)는 프로세스 변수를 반영할 수 있거나 또는 반영할 수 없는 주기적 외란을 포함하지만, 그대로, 프로세스 컨트롤러(102)는 이들 주기적 외란이 세트 포인트로부터의 프로세스 변수의 편차인 것처럼 이들 주기적 외란에 작용한다. 피드백 신호(116)는, 이를 테면 주기적 외란이 프로세스 컨트롤러(102)의 대역폭 성능(capability) 이하이기 때문에, 또한 프로세스 컨트롤러(102)에 의해 다르게 작용되지 않는 주기적 외란을 포함할 수도 있다. 이러한 행동(behavior)의 특정 예들이 이하 더욱 상세히 기술된다.

피드백 신호(116)의 주기적 외란의 효과를 보상하기 위해서, 주파수 제어 프로세스를 실행하는 프로세스 컨트롤러(104)도 또한 구성(100)에 포함된다. 이 프로세스 컨트롤러(104)는 보상 파형(112)을 발생시키며, 이 보상 파형(112)은 프로세스 컨트롤러(102)로부터의 제어 신호(110)와 합산(summation) 노드(106)를 통해 합산되어 주기적 외란을 보상한다. 그 결과는, 제어 하의 시스템(108)에 입력으로 제공되는 제어 신호(114)이다. 개별 컨트롤러(104)로 도시되어 있지만, 대안으로, 제어 신호(110)와 보상 신호(112)가 내부적으로 합산되고 제어 신호(114)가 프로세스 컨트롤러(102)로부터 직접 출력되도록 주파수 제어 프로세스를 실행하는 프로세스 컨트롤러(104)가 표준 프로세스 컨트롤러(102) 내에 통합될 수도 있다는 것을 인식할 것이다.

도 2는 주파수 제어 프로세스를 실행하는 프로세스 컨트롤러(104)의 일례의 구성 요소를 나타낸다. 프로세스 컨트롤러(104)는 입력부(202)를 포함한다. 입력부는, 예를 들어, 피드백 신호(116)가 아날로그 형식이며 그 프로세싱이 디지털 도메인(domain)으로 처리될 아날로그-디지털 변환기일 수도 있다. 이 경우에, 입력부(202)는 소정의 샘플링 속도(rate)로 피드백 신호(116)를 샘플링한다. 샘플링 속도가 변화될 수는 있지만 관심있는 최고 주파수에 대해서는 나이키스트(Nyquist) 속도를 따를 수도 있다는 점은 인식될 것이다. 데이터 샘플들은 프로세서(204), 이를 테면, 범용 프로그램가능 프로세서 또는 하드와이어드(hard wired) 전용 프로 세서에 제공된다. 또다른 예로서, 입력부는 단순히 데이터를 프로세서(204)의 입력 레지스터들에 제공하는 카운터일 수도 있고, 또는 레지스터 자체일 수도 있다.

프로세서(204)는, 이를 테면, FFT(Fast Fourier Transform) 또는 DFT(Discrete Fourier Transform)을 통해 데이터 샘플들에 대해 시간 도메인 대 주파수 도메인 변환(transformation)을 행하여, 피드백 신호(116) 내에 존재하는 주파수 성분들을 드러낸다. 주파수 성분들은 그들의 주파수, 크기, 및 위상으로 식별된다. 인식되는 바와 같이, 피드백 신호는 구형파(square wave)와 같은 다중 주파수 성분들을 갖는 파형을 포함할 수도 있다. 프로세서(204)는 구형파 또는 다른 복합(complex) 파형의 주파수 성분의 각각을 검출하여 피드백 신호(116)의 이들 복합 파형들에 대하여 적절한 보상을 제공할 수 있다.

그 다음에, 프로세서(204)는 보상 파형(112), 즉, 각 사인파가 피드백 신호(116)의 각 주파수 성분에 대한 보상 크기 및 보상 위상을 갖는 사인파들의 세트를 생성하기 위해서 파동 발생기(wave generator)와 같은 출력(208)을 지시한다. 보상 크기는 대략, 측정된 주파수 성분의 크기이며 아마도 시스템 감쇠(attenuation)를 고려하는 적은 증가분을 갖는 값에서 시작할 수 있다. 그러나, 이하 논의되는 바와 같이, 보상 크기는, 주파수 성분이 효과적으로 소거(cancel)될 때까지 다중 반복(iteration)을 통해 주파수 성분의 측정된 크기 이하로 증가될 수도 있다. 이와 마찬가지로, 보상 위상은 대략, 측정된 주파수 성분의 반대 위상이며 아마도 시스템 래그(lag)를 고려하는 적은 양의 리드(lead)를 갖는 값에서 시작할 수 있다. 그러나, 이하 논의되는 바와 같이, 보상 위상은, 주파수 성분이 효과 적으로 소거될 때까지 다중 반복을 통해 보상 크기에 더하여 변경되거나, 이에 대한 변경으로부터 분리될 수도 있다.

이 예의 프로세스 컨트롤러(104)는 또한 메모리(206)를 포함한다. 이 메모리(206)는 미리 결정된 제어 하의 시스템(108)의 모델(model) 주파수 응답을 저장할 수도 있다. 모델 주파수 응답을 결정하는 것은 도 3을 참조하여 이하 논의된다. 더욱이, 메모리(206)는 주파수 제어 프로세스의 하나 이상의 이전 반복들의 주파수 성분을 저장하는데 사용될 수도 있어 현재 반복 및 이전 반복의 결과에 기초하여 보상 파형의 필요한 변화를 산출할 수 있고, 그에 의해 주파수 성분이 효과적으로 소거될 때까지 프로세스 컨트롤러(104)가 각 주파수 성분의 보상 크기 및 보상 위상을 또한 정제(refine)하는 것이 허용된다.

도 3은 프로세스 컨트롤러(104)로 구현된 주파수 제어 프로세스의 구성의 일례를 나타낸다. 주파수 제어 프로세스의 일례는 3개의 개별 단계인, 준비(preparatory) 단계(302), 개시 단계(304), 및 연속 단계(306)로 구분된다. 주파수 제어가 이들 3개 단계 모두보다 적은 단계를 적용하여 구현될 수도 있다는 점은 인식될 것이다. 그러나, 이들 3개 단계들은 제1 반복은 물론 다음의 반복들에도 효과적인 주파수 제어 프로세스를 제공한다.

준비 단계(302)는 프로세스 개시 이전에 시스템(108)의 크기 및 위상 응답, 즉 모델 응답을 측정하도록 의도되어 이 모델 응답이 동작 중의 주기적 외란에 의해 야기된 편차를 찾는데 이용될 수 있다. 프로세스 컨트롤러(104)의 프로세서(204) 및 출력 파동 발생기(208)와 같은 사인 스위프(sweep) 시스템(308)은 일련의 단일 주파수 사인파 기준 신호들을 발생시키고, 각각이, 제어 하의 시스템(108)에 제어 신호를 제공하는 프로세스 컨트롤러(102)에 한번에 발송된다. 각 사인 스위프 주파수에 대한 제어 하의 시스템(108)으로부터의 피드백 및 사인 스위프 주파수 자체는 특성(characterization) 로직(310)에 제공되며, 이 특성 로직은 또한 프로세스 컨트롤러(104)의 입력부(202) 및 프로세서(204)에 의해 구현될 수도 있다. 그 다음에, 특성 로직(310)은 기준 신호에 대한 크기 및 위상을 드러내기 위해서 주어진 주파수에 대한 피드백 신호와 기준 신호를 비교함으로써 모델 응답을 찾도록 시스템을 특성화한다. 다양한 기준 주파수들 각각에 대한 각 크기 및 위상을 포함하는 시스템 모델(312)이 메모리(206)에 저장된다.

개시 단계(304)는, 제어 하의 시스템(108)이 동작 중일 때 존재하는 주파수 성분들을 측정하도록 의도되어, 준비 단계(302)에서 미리 결정된 시스템 모델에 대해 주기적 외란이 검출될 수 있다. 동작 중에, 피드백 신호(116)는 샘플링된다. 피드백 신호(116)는 에일리어싱(aliasing)을 일으킬 수 있는 고주파수 성분들을 제거하기 위하여 제로 위상 필터로 로우(low) 패스 필터링될 수 있다. 주파수 범위를 넘어 입력 신호를 스캔하고, 실제 및 가상(imaginary) 진폭들을 계산하기 위해서 FFT 또는 다른 변환(314)이 적용된다. 실제 및 가상 진폭들로부터, 존재하는 각 주파수에 대한 크기 및 위상을 찾기 위해 계산 동작(316)이 적용된다. 각 주파수 성분의 계산된 위상은 위상 동작(318)에서 대략 180도 시프트된다. 대략 180도의 위상차가 소거를 위해 사용되기 때문에 이러한 시프트가 발생한다. 이후에, 크기 및 시프트된 위상을 포함하는 주파수 성분이 연속 단계(306)의 개시를 위해 입 력된다.

연속 단계(306)는, 주파수 제어 프로세스가 변화 조건에 적응하는 동안 주기적 외란을 소거한다. 연속 단계(306)의 제1 반복을 위해, 변경 동작(320)은 입력으로서, 준비 단계(302)로부터의 시스템 모델(213)은 물론 개시 단계(304)로부터의 크기 및 시프트된 위상을 포함하는 주파수 성분들을 수신한다. 그 다음에, 변경 동작(320)은 준비 단계(302)로부터의 시스템 모델(312)에 기초하여 개시 단계(304)로부터 수신된 크기 및 시프트된 위상의 변경을 행한다. 이것은, 시스템이 어느 정도의 감쇠 및 래그를 가지며, 보상 파형(112)을 생성하는 파라미터들이 이들 감쇠 및 래그를 고려하여 변경되기 때문에 이뤄진다. 따라서, 각 주파수 성분에 대해 생성될 개별 사인파들의 보상 크기는 측정된 크기보다 클 수도 있으며, 한편 개별 사인파들의 보상 위상은 180도 플러스 어느 정도의 리드로 오프셋(offset)될 수도 있다. 각 주파수 성분에 대한 사인파들은 파동 동작(322)에서 발생되어 보상 파형(112)을 생성하기 위해 합산되며, 보상 파형(112)은 소거 동작(324)에서 제어 신호(110)와 합산되어 변동을 소거한다.

모델 응답(312)은 완벽하지 않을 수 있고, 주파수 성분들은 시프트될 수 있으며, 새로운 주파수 성분들이 나타날 수 있기 때문에, 연속 단계(306)는 피드백 신호(116)의 분석을 계속한다. 변환 동작(326)에서는, 피드백 신호가 실제 및 가상 진폭들을 드러내도록 변환되며, 그 후, 계산 동작(328)에서는 잔여 주파수 성분 각각의 크기 및 진폭이 실제 및 가상 진폭들로부터 찾아진다. 계산 동작(330)에서는, 잔여 주파수 성분들 및 임의의 새로운 주파수 성분들을 더욱 완전하게 소거하 기 위해 필요한 변화가, 이전 반복에서의 소거를 위해 사용된 주파수 성분들에 기초하여 찾아진다. 그 후, 동작의 흐름은 소거를 향상시키기 위해 필요한 변화에 따라 보상 크기 및 보상 위상이 변경되는 변경 동작(320)으로 되돌아 가며, 동작의 흐름은 상술한 바와 같이 계속된다. 따라서, 효과적인 소거를 제공하는 결과 보상 크기는 주파수 성분의 측정 크기보다 더 클 수도 있는 한편, 효과적인 소거를 제공하는 결과 보상 위상은 180도 플러스 일정 정도의 리드만큼 시프트될 수도 있다.

도 4-7에 대하여 구체적인 실시예가 이제 논의될 것이다. 도 4는 60 rpm으로 회전하는 전기 모터 러닝(running)에서 통상적으로 보여질 수 있는 피드백 신호이다. 보여지는 바와 같이, 피드백 신호는 정상 상태가 아니지만, 주기적 외란을 포함한다. 프로세스 컨트롤러(104)가 피드백 신호의 분석을 행함과 동시에, 도 5의 크기 플롯에 의해 표시되는 바와 같이, 존재하는 중요한 네가지 주파수 성분들이 있음을 볼 수 있다. 본 발명의 실시예들의 동작과 밀접한 관계에 있진 않지만, 본 예에서의 네가지 주파수들은 피드백 디바이스의 2Hz 주파수, 피드백 디바이스의 제2 고조파(harmonic)인 4Hz 주파수, 전기 모터의 16개 극쌍(pole pair)으로부터 극 리플 스테밍(stemming)하는 16Hz 주파수, 및 전기 모터의 36개 스테이터(stator) 슬롯들로부터 모터 슬롯 리플 스테밍하는 36Hz 주파수로 확인될 수 있다.

도 4에 도시된 시계열은 수학적으로 표현될 수도 있다. 샘플링 주파수 f_s는1000이며, 샘플링 벡터(n)는 0, 1,..., 진폭 A₁=2, A₂=1, A₃=1.5, 및 A₄=.5이다. 주 파수들은 f₁=2Hz, f₂=4Hz, f₃=16Hz, 및 f₄=36Hz이다. 위상 오프셋은 Φ ₁=31도, Φ ₂=53도, Φ ₃=124도, 및 Φ ₄=156도이다. 잡음은 1.5 unit으로 추정된다. x(n)의 일반 방정식은 다음과 같다:

도 5는 이들 네개 주파수들 각각에 대한 크기를 나타내는 한편, 도 6은 무의미한 크기를 포함하는 존재하는 모든 주파수들에 대한 위상 오프셋을 나타낸다. 존재하는 네개 주파수 성분들에 있어서, f₁에 대한 FFT 크기는 2 units이며, f₂에 대해서는 1 unit, f₃에 대해서는 1 unit, 및 f₄에 대해서는 0.5 unit이다. f₁에 대한 FFT 위상은 32도이며, f₂에 대해서는 53도, f₃에 대해서는 125도, 및 f₄에 대해서는 157도이다.

크기 X(k)에 대한 일반 방정식은 다음과 같다:

, 여기서

이며, W_N의 방정식은 다음과 같다:

위상 θ(k)에 대한 일반 방정식은 다음과 같다:

보상 신호(112)는, 각각의 주기적 외란을 보상하기 위해 주파수, 크기 및 위상에서의 다양한 사인파들을 포함한다. 보상 신호(112)는 외란 주파수 성분들과 동일한 주파수 및 유사한 크기를 포함하지만, 실질적으로 반대 위상을 갖는다. 따라서, 측정된 주파수 성분들의 위상은 상술한 바와 같이 대략 180도 시프트되어, 보상 신호의 파형들에 대한 위상 오프셋(ph)은 ph₁:=32+180=212도, ph₂:=53+180=233도, ph₃:=125+180=305도, 및 ph₄:=157+180=337도이다. 보상 신호, c(n)을 형성하기 위해서, 각각의 개별 사인파들이 함께 추가되며, 여기서 Φ는 x(n) 플러스 180도 위상 오프셋 플러스 임의의 추가 리드로부터 측정된 위상을 나타내며, c(n)의 일반 방정식은 다음과 같다:

제어 하의 시스템에 제공되는 제어 신호는 표준 프로세스 컨트롤러(102)로부터의 제어 신호와 보상 신호의 조합이다. 도 7은 피드백 신호 x(n)에 의해 외란되는 0에서의 정상 상태 PID 제어 출력을 가정한다. 보상 신호 c(n)도 또한 도 7에 도시된다. x(n)의 주기적 외란과 보상 신호 c(n)과의 조합의 결과는 도 7에서 f(n)으로 도시되며, 여기서, f(n):=x(n) + c(n)이다. x(n)의 주기적 외란이 보상 신호 c(n)에 의해 소거됨에 따라, 보여지는 바와 같이, f(n)은 랜덤 잡음을 제외하고 정상 상태로 되돌아 온다.

정밀 롤(roll)의 전기 모터가 제어되는 정황에서, 피드백은 모터 인코더, 사인 인코더, 회전 속도계(tachometer), 리졸버(resolver) 등으로부터 취해진다. 파괴 주파수 성분들이 식별될 수 있도록 속도 피드백은 주파수 도메인으로 변형된다. 이 상황에서의 주기적 외란의 예들은 모터 커플링, 베어링(bearing), 극쌍, 스테이터 내의 슬롯들 및 증폭기들의 전류 센서 이득 오프셋에 의해 발생되는 토크(torque) 외란을 포함한다. 이 상황에서의 주기적 외란은 또한 모터 피드백 디바이스, 변속 장치(gearbox), 라운드 프로세스 롤 등에 의해 발생되는 위치 외란을 포함한다. 이들 주기적 외란은 본 명세서에서 기술된 주파수 제어 프로세스를 통해 보상될 수 있다.

본 명세서에서 논의된 실시예들은, 도 3의 연속 단계(306)가 적용되기 때문에, 진폭이 변조되고 위상이 변화하는 주파수들도 또한 보상한다. 이 상태가 그 자체로 존재하는 일례는, 허용 오차(tolerance)를 유지하기 위하여 정밀 베어링 및/또는 부싱(bushing)을 구비한 롤에 연결된 변속 장치와 모터가 일렬로 늘어서 있는 정밀 롤의 전기 모터의 상황이다. 종종, 시스템의 낮은 허용 오차에 의해 원스 어라운드(once around) 로드 변경이 생성된다. 이것은, 롤 상의 웹 장력(tension)과 결합되어, 회전(revolution)의 일부에 대한 역로드와 순환의 휴지기 동안의 순(웹 방향) 로드를 모터가 인식하게 할 것이다. 이 경우에, 변속 장치는 모터가 완전한 역로드 또는 완전한 순로드인 경우에 최대 외란 주파수들을 발생시 킨다. 로딩은 순로드와 역로드 간의 사인파 패턴을 나타낸다. 백래시(backlash), 샤프트 토션(shaft torsion), 및 커플링 토션은 롤과 모터 사이에서 위상 시프트를 야기한다.

본 명세서에서 논의된 실시예들은 또한 시스템의 표준 프로세스 컨트롤러(102)의 대역폭 이하의 주파수들을 보상할 수도 있다. 이것은, 주파수 제어 프로세스의 폐루프 특성으로 인해 일어나는 피드백 신호의 대응 주파수 성분에 대해 발생되는 각 파형의 위상의 크기 및 진행(advancement)에서의 증가에 의해 달성된다. 각 반복은 또한 대역폭 밖의 주파수의 진폭을 감소시켜, 예를 들어, 진폭이 제1 반복에서 50%, 제2 반복에서 75%, 제3 반복에서 87.5%, 제4 반복에서 93.75%, 제5 반복에서 96.875%, 및 제N 반복에서 99.999% 감소될 수도 있다. 따라서, 본 명세서에서 논의된 실시예들은, 표준 프로세스 컨트롤러(102)에 의해 달리 고려되지 않을 수도 있는 프로세스 변수의 실제 편차를 보상할 수도 있다.

본 발명은 그 다양한 실시예들을 참조하여 특별히 도시되고 기술되었지만, 본 발명의 정신과 범주를 벗어나지 않고, 형태 및 상세 설명의 다양한 다른 변화가 이뤄질 수 있음은 당업자에게 자명할 것이다.

Claims (20)

1. 제어 하의 시스템으로부터 피드백 신호를 수신하는 입력부,

   피드백 신호의 각 주파수 성분(component)의 크기(magnitude) 및 위상(phase)을 계산하고, 각 주파수 성분에 대한 개별(separate) 파형을 발생시키는 프로세서 - 상기 개별 파형 각각은 대응 주파수 성분에 대한 보상 크기 및 보상 위상을 가짐 -, 및

   상기 개별 파형을 발생시키고, 제어 신호를 생성하기 위해 상기 피드백 신호에 작용하는 컨트롤러에 의해 출력된 제어 신호에 상기 개별 파형을 합산하는 출력부 - 상기 제어 신호와 상기 개별 파형의 합산은 피드백 신호의 주파수 성분들을 보상함 -

   를 포함하는 프로세스 컨트롤러.
2. 제1항에 있어서,

   프로세서는 상기 피드백 신호의 주파수 성분들 각각의 크기 및 위상의 계산 및 개별 파형들의 발생을 반복하며,

   프로세스 컨트롤러는,

   계산의 이전 반복에 대한 각 주파수 성분의 보상 크기 및 보상 위상을 저장하는 메모리를 더 포함하며, 프로세서는 이전 반복으로부터 계산된 크기 및 위상으로부터 현재 반복의 계산된 크기 및 위상의 변동을 결정함으로써 현재 반복의 개별 파형들을 산출하는 프로세스 컨트롤러.
3. 제어된 시스템으로서,

   보상 신호를 생성하는 프로세스 컨트롤러로서, ⅰ) 피드백 신호에 대하여 시간 도메인 대 주파수 도메인 변환을 수행함으로써 피드백 신호의 각 주파수 성분의 크기 및 위상을 계산하고, 각 주파수 성분에 대한 보상 파형들을 생성하는 프로세서, 및 ⅱ) 각 주파수 성분의 크기 및 위상을 포함하는, 제어 하의 시스템의 모델 응답을 저장하는 메모리를 포함하는, 프로세스 컨트롤러,

   프로세스 컨트롤러로부터 분리된 제어 신호(110)를 생성하는 컨트롤러, 및

   보상 신호와 제어 신호의 합을 수신하고, 프로세스 컨트롤러 및 제어 시스템에 입력으로서 제공되는 피드백 신호를 생성하는, 제어 하의 시스템

   을 포함하고,

   피드백 신호는 주파수 성분들을 포함하고, 프로세스 컨트롤러는 메모리에 저장된 모델의 크기 및 위상으로부터 계산된 크기 및 위상의 변동을 결정함으로써 주파수 성분들에 대한 보상 크기 및 보상 위상을 갖는 보상 파형들을 생성하기 위해서 주파수 성분들의 크기 및 위상을 계산하고, 프로세스 컨트롤러는 보상 파형들의 합을 보상 신호로서 출력하는 제어된 시스템.
4. 삭제
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제

Images