KR101186292B1 - 트랜지스터와 트랜지스터의 제조방법 및 이를 적용하는유기발광 디스플레이 및 그 제조방법 - Google Patents

트랜지스터와 트랜지스터의 제조방법 및 이를 적용하는유기발광 디스플레이 및 그 제조방법 Download PDF

Info

Publication number
KR101186292B1
KR101186292B1 KR1020060002687A KR20060002687A KR101186292B1 KR 101186292 B1 KR101186292 B1 KR 101186292B1 KR 1020060002687 A KR1020060002687 A KR 1020060002687A KR 20060002687 A KR20060002687 A KR 20060002687A KR 101186292 B1 KR101186292 B1 KR 101186292B1
Authority
KR
South Korea
Prior art keywords
polycrystalline silicon
silicon layers
gate
transistor
insulating layer
Prior art date
Application number
KR1020060002687A
Other languages
English (en)
Other versions
KR20070074748A (ko
Inventor
노구치 타카시
김종만
권장연
박경배
정지심
임혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060002687A priority Critical patent/KR101186292B1/ko
Priority to JP2006341800A priority patent/JP2007189218A/ja
Priority to US11/621,627 priority patent/US7700954B2/en
Publication of KR20070074748A publication Critical patent/KR20070074748A/ko
Priority to US12/707,115 priority patent/US8058094B2/en
Application granted granted Critical
Publication of KR101186292B1 publication Critical patent/KR101186292B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

트랜지스터와 트랜지스터의 제조방법 및 이를 이용하는 유기발광디스플레이에 관해 개시된다. 개시된 트랜지스터는 상호 나란하게 배치되어 각 양단에 도핑된 고전도 영역과 양 고전도 영역 사이의 채널 영역을 각각 가지는 두 개의 다결정 실리콘층; 두 다결정 실리콘층을 공히 가로지르는 방향으로 연장되는 게이트; 그리고 상기 게이트와 상기 다결정 실리콘층들의 사이에 개재되는 게이트 절연층;을 구비하고, 상기 게이트의 일측 가장자리에 인접하여 마련되는 것으로 다결정 실리콘의 채널 영역과 고전도 영역 사이에는 상호 마주 보는 저전도영역이 형성되어 있는 구조를 갖는다. 구조적으로 길이가 연장된 채널을 가지며 그리고 마스크 없이 형성가능한 오프셋구조 또는 저도핑영역을 갖는다.
OLED, 다결정,TFT, LDD

Description

트랜지스터와 트랜지스터의 제조방법 및 이를 적용하는 유기발광 디스플레이 및 그 제조방법{Transistor and fabrication method thereof and organic light emitting display adopting the transistor}
도 1는 본 발명의 실시예에 따른 트랜지스터의 개략적 레이아웃을 보인다.
도 2는 도 1의 A-A 선 단면도이다.
도 3은 도 1, 2에 도시된 트랜지스터의 등가 회로도이다.
도 4는 본 발명의 실시예에 따른 유기발광디스플레이의 개략적 회로도이다.
도 5는 도 4에 도시된 본 발명에 따른 유기발광디스플레이의 단위 화소를 발췌한 회로도이다.
도 6은 본 발명의 실시예에 따른 유기발광디스플레이의 구체적 구조를 보이는 레이아웃이다.
도 7은 도 6의 B-B 선 단면도이다.
도 8은 도 6의 C-C 선 단면도이다.
도 9a 내지 도 9h는 본 발명의 실시예에 따른 트랜지스터의 제조공정을 도시한다.
본 발명은 다결정 실리콘 TFT를 갖는 유기발광 디스플레이 및 그 제조방법{Poly-Crystalline Silicon TFT organic light emitting display and Fabrication method thereof}에 관한 것이다.
유기 발광 다이오드(OLED)를 이용하는 능동형 컬러 화상 표시 장치는 각 화소가 아날로그 화상 신호를 샘플링하는 스위칭(샘플링) 트랜지스터, 화상 신호를 유지하는 메모리 캐패시터(memory capacitor) 및, 메모리 캐패시터에 축적된 화상 신호 전압에 따라 OLED에 공급되는 전류를 제어하는 구동(드라이빙) 트랜지스터를 구성하는 2개의 트랜지스터와 1개의 캐패시터(capacitive element)로 이루어진 회로가 가장 일반적으로 이용되고 있다. 이것은 소위 2T(two transistors)-1C(one capacitor)의 구조로서 그러한 회로 구성의 예가 일본 특허 공개공보 제2002-156923호에 개시되어 있다. 이러한 2T-1C 구조의 화소는 단결정 실리콘인 웨이퍼로 부터 얻어지는 CMOS에서 구현이 가능하며, 예를 들어 TFT 구조에서는 실현되기 어렵다.
유리 또는 플라스틱 기판에 OLED를 구성할 때에는 n-채널 다결정 실리콘 TFT가 이용된다. 다결정 실리콘의 장점은 비정질 실리콘에 비해 매우 높은 이동도를 얻을 수 있다는 점이나, 그 단점은 오프 커런트시 높은 누설전류를 가진다는 점이다.
이러한 다결정 실리콘 TFT에서, 전류의 누설이 드레인의 공핍 영역(depletion region)에서 결정경계트랩 (grain boundary traps)에 의해 발생하 는 것으로 알려져 있다.(참조:Ferry G. Fossum, et al., IEEE Trans. Electron Devices, vol. ED-32, pp. 1878-1884, 1985)
보다 효과적인 전류 누설의 감소를 위해 오프셋 구조(Offset structure)가 제안되었다(참조: M. Rodder et al., IEEE Electron Device Letters, Vol. EDL-6, No. 11, November 1985). 오프셋 영역은 채널과 게이트/드레인의 사이에 각각 위치한다. 이러한 오프셋은 드레인의 전계(Electric field)를 약화시켜 게이트 전압과 드레인 전압에 의한 전계방출(Field Emission)을 감소시킨다. 그러나, 종래 방법에 따르면, 오프셋 구조를 형성하기 위하여 추가적인 마스크를 이용한 국부적 차등 도핑 공정이 요구된다. 마스크를 이용하여 오프셋 영역에 성공적으로 차등 도핑을 위해서는 마스크를 기판에 대해 정밀하게 정렬시켜야 한다. 그러나, 이 방법은 별도의 마스크를 이용하기 때문에 도핑 공정이 까다로울 뿐 아니라 수율도 낮고 생산성이 떨어진다.
따라서, 오프셋 구조를 적용하면서도 제조 공정이 단순하고 특히 LDD 형을 위한 마스크의 수를 최소화할 필요가 있다.
본 발명의 목적은 마스크 없이 오프셋 구조를 형성할 수 있는 TFT 및 이의 제조방법을 제공하는 것이다.
본 발명에 따른 트랜지스터는:
상호 나란하게 이격 배치되며, 각 일단부에 소스와 드레인이 각각 마련된 두 개의 다결정 실리콘층;
상기 두 개의 다결정 실리콘층의 타단부 사이에 마련된 브릿지;
상기 두 개의 다결정 실리콘층을 공히 가로지르는 방향으로 연장되는 게이트; 그리고
상기 게이트와 상기 두 개의 다결정 실리콘층들의 사이에 개재되는 게이트 절연층;을 구비하고,
상기 게이트의 일측 가장자리에 인접하여 마련되는 것으로 상기 두 개의 다결정 실리콘층과 상기 브릿지 사이에는 두 개의 저전도성 영역이 형성되어 있는 구조를 가진다.
상기 게이트의 일측 가장자리에 인접하여 마련되는 것으로 상기 두 개의 다결정 실리콘층과 상기 브릿지 사이에는 두 개의 저전도성 영역이 형성되어 있다.
본 발명에 따른 유기발광디스플레이는: 기판상에 수직주사신호가 입력되는 X 라인과 수평구동신호가 입력되는 Y 라인이 상호 직교하는 매트릭스상으로 배치되고, 상기 X 라인과 Y 라인들에 의해 정의되는 화소 영역마다 마련되는 OLED 및 OLED를 구동하는 반도체 회로부; 상기 반도체 회로부에 OLED 구동용 파워를 공급하는 Z 라인을 구비한다.
본 발명의 유기발광디스플레이에 있어서, 상기 반도체 회로부는:
X 라인과 Y 라인에 연결되는 스위칭 트랜지스터;와
상기 OLED에 연결되는 드라이빙 트랜지스터;를 구비하며,
상기 스위칭 트랜지스터는:
상호 나란하게 이격 배치되며, 각 일단부에 소스와 드레인이 각각 마련된 두 개의 다결정 실리콘층;
상기 두 개의 다결정 실리콘층의 타단부 사이에 마련된 브릿지;
상기 두 개의 다결정 실리콘층을 공히 가로지르는 방향으로 연장되는 게이트; 그리고
상기 게이트와 상기 두 개의 다결정 실리콘층들의 사이에 개재되는 게이트 절연층;을 구비하고,
상기 게이트의 일측 가장자리에 인접하여 마련되는 것으로 상기 두 개의 다결정 실리콘층과 상기 브릿지 사이에는 두 개의 저 전도성 영역이 형성되어 있는 구조를 가진다.
본 발명에 따른 트랜지스터의 제조방법은:
기판상에 상호 나란하고 일단이 상호 연결된 두 개의 다결정 실리콘층을 형성하는 단계;
상기 두 개의 다결정 실리콘층들 위에 게이트 절연층을 형성하는 단계;
상기 게이트 절연층 위에 게이트 물질층을 형성하는 단계;
상기 게이트 물질층과 게이트 절연층을 동일패턴으로 패터닝 하여 상기 두 개의 다결정 실리콘층을 가로지르는 게이트를 형성하는 단계; 그리고
상기 게이트에 덮이지 않은 상기 두 개의 다결정 실리콘층의 양측 부분에 불순물을 주입하되, 상기 게이트 및 게이트 절연층의 일측 가장자리부분에 의해 상기 두 개의 다결정 실리콘층들의 일측 부분에 불순물이 직접 도달하지 않는 음영부분이 형성되도록 상기 불순물의 주입 방향을 경사지게 배향시키는 단계;를 포함한다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 트랜지스터 및 이를 적용하는 본 발명에 따른 유기발광디스플레이에 대해 살펴본다.
도 1은 본 발명에 따른 트랜지스터의 주요부 레이아웃이며, 도 2는 도 1의 A-A 선 단면도 그리고, 도 3은 도 1에 도시된 트랜지스터의 등가 회로도이다.
먼저, 도 1을 참조하면, 각 단부 측에 소스(10s)와 드레인(10d)이 각각 마련되는 두 개의 다결정 실리콘층(10a, 10b)이 상호 나란히 배치되어 있고 이들의 타단부는 브릿지(10c)에 의해 연결되어 있다. 상기 다결정 실리콘층(10a, 10b) 위에는 이들을 공히 가로지르는 방향으로 연장되는 게이트(12)가 배치되어 있다. 게이트(12)의 밑에는 게이트(12)와 동일한 패턴을 갖는 게이트 절연층(11, 도 2 참조)이 위치한다. 한편, 게이트(12)의 일측 가장자리에 접하는 상기 다결정 실리콘(10a, 10b)의 일 측에는 저 전도성 영역(저 이동도 영역, 10e)이 마련되어 있다. 상기 저 전도성 영역은 도핑이 매우 낳은 농도가 이루어진 영역으로서 전기적 저항이 매우 높은 고 저항성영역이다. 이러한 고저항성의 저 전도성 영역(10e)들을 상호 잇는 브릿지(10c)는 높은 농도로 도핑된 고전도성영역(고이동도영역)이다. 상기 다결정 실리콘에 의한 활성층(10)은 상기와 같은 상호 나란하며 브릿지(10c)에 의해 연결된 두개의 다결정 실리콘층(10a, 10b)를 갖춘 누운 "U" 형이다.
도 2를 참조하면, 본 발명에 따른 트랜지스터는 마치 듀얼 게이트 트랜지스터의 형태를 가진다. 즉, 기판(12) 위에 전술한 바와 같은 두 개의 다결정 실리콘층(10a, 10b)에 의한 실리콘 활성층(10) 위에 소정 간격을 둔 두 개의 단위 게이트(12a, 12b)가 마련되고 상기 양 단위 게이트(12a, 12b) 사이의 영역에서 브릿지(10c)와 이 양측의 저 전도성 영역(10e)이 마련된 구조를 가진다. 도 3은 도 1및 도 2에 도시된 본 발명에 따른 트랜지스터의 등가회로를 나타내 보인다. 도시된 바와 같이 형태상으로는 듀얼게이트 트랜지스터와 유사하나 단위 게이트(12a, 12b)가 하나로 연결되어 있는 점에서는 다르다. 도 2에서 참조부호 30은 ILD(interlayer dielectric) 층이며, 20s는 소스 전극, 20d는 드레인 전극이다.
전술한 바와 같은 본 발명에 따른 트랜지스터는 제한된 면적 내에서 채널의 유효길이를 확장하고 따라서 이로인한 누설 전류의 감소를 기대할 수 있다. 또한 두 단위 게이트(12a ,12b)의 사이에 마련되는 두 개의 저 전도성 영역에 의해 캐리어 이동도가 감소됨으로써 오프 커런트시 누설전류가 더욱 감소된다.
이러한 본 발명의 트랜지스터는 스위칭 트랜지스터와 드라이빙 트랜지스터가 요구되는 유기발광디스플레이에서 스위칭 트랜지스터로 사용될 수 있고, 한편 액티브 매트릭스 액정디스플레이의 화소 스위칭 소자로서 적용될 수 있다.
이하에서는 본 발명의 바람직한 예로서 상기 트랜지스터를 스위칭소자로 적용한 본 발명의 실시예에 따른 유기발광디스플레이를 설명한다.
도 4는 본 발명에 따른 유기발광디스플레이장치의 개략적 구조를 보이는 등가 회로도이며, 도 5는 발췌된 각 화소의 회로도이다.
먼저 전체 구조를 살펴보면, 디스플레이 소자(1)는 다수 나란한 X 라인(Xs)과 역시 다수 나란한 Y 라인(Ys)이 상호 직교하는 방향으로 배치되어 매트릭스 구 조를 갖는다. Z 라인(Zd)은 상기 Y 라인(Ys)에 소정간격을 두고 이와 나란하게 배치된다. 상기 X 라인(Xs)과 Y 라인(Yd) 및 Z 라인(Zd) 들에 의해 에워 쌓인 영역에 화소가 마련된다.
상기 X 라인(Xs)은 수직주사신호가 인가되는 라인이며, Y 라인(Ys)은 영상신호인 수평구동신호가 인가되는 라인이다. 상기 X 라인(Xs)은 수직주사회로에 연결되며, Y 라인(Ys)은 수평구동회로에 연결된다. 상기 Z 라인(Zd)은 OLED 작동을 위한 전원 회로(Power Circuit)에 연결된다.
각 화소는 2 개의 트랜지스터(Q1, Q2)와 하나의 캐패시터(Cm)를 구비한다. 각 화소에서 X 라인(Xs)와 Y 라인(Ys)에 스위칭 트랜지스터(Q1)의 소스와 게이트가 연결되고 드레인은 드라이빙 트랜지스터(Q2)의 게이트에 접속된다. 상기 스위칭 트랜지스터(Q1)의 작동에 의해 인가되는 전하를 축적하여 각 화소별 이미지 정보를 메모리하는 메모리 캐패시터(Cm)는 드라이빙 트랜지스터(Q2)의 게이트와 소스에 병렬 접속된다. 드라이빙 트랜지스터(Q2)의 드레인은 OLED의 애노드가 연결된다. 그리고 OLED의 캐소드(K)는 전체 화소가 공유하는 공통 전극에 해당한다. 여기에서 상기 스위칭 트랜지스터는 n형 TFT로서 도 1 내지 도 3와 함께 설명된 형태의 구조를 가지며, 그리고 드라이빙 트랜지스터(Qd)는 일반적인 p형 TFT이다.
단위 화소의 등가 회로인 도 5를 참조하면, 스위칭 트랜지스터가 내부 적으로는 두개의 단위 트랜지스터(Unit TR)를 가지는 구조를 가지기 때문에 스위칭 트랜지스터의 소스와 드레인 간의 전압이 2개의 단위 트랜지스터에서 2 분할된다. 즉, 스위칭 트랜지스터의 소스-드레인 간 전압이 Vsw 일때 단위 트랜지스터(Unit TR)의 소스-드레인간 전압은 1/2 Vsw 가 된다. 따라서 스위칭 트랜지스터의 소스-드레인 간의 총누설 전류가 감소되고 특히 단위 트랜지스터 간에 마련되는 저 전도성 영역(10e)의 저항에 의해 소스-드레인 간의 누설전류가 더욱 감소된다.
실제적인 화소 구조를 보이는 도 6을 참조하면, 도 6의 좌우에 Y 라인과 Z 라인이 나란하게 배치되고 이에 직교하는 방향으로 X 라인이 배치된다. X 라인(Xs)과 Y 라인(Yd) 교차부분에 스위칭 트랜지스터(Q1)가 위치하고, X 라인과 Z 라인의 교차부 가까이에는 드라이빙 트랜지스터(Q2) 배치된다. 스위칭 트랜지스터(Q1)와 드라이빙 트랜지스터(Q2)의 사이에는 메모리 캐패시터(Cm)가 배치된다. 상기 메모리 캐패시터(Cm)의 일측 전극(Cma)은 상기 Z 라인(Zd)으로 부터 연장되는 부분이며, 타측 전극(Cmb)은 스위칭 트랜지스터(Q1)의 드레인 전극(20d)과 드라이빙 트랜지스터(Q2)의 게이트(Q2g)와 일체적으로 형성된다. 스위칭 트랜지스터(Q1)의 게이트(12)는 S 라인(Xs)으로 부터 연장되는 부분이다.
도 6의 B - B 선 단면을 보이는 도 7을 참조하면, 기판(14)에 SiO2 등의 절연물질로된 버퍼층(14a)이 형성되고, 이 위에 본 발명을 특징지우는 스위칭 트랜지스터(Q1)가 형성된다. 스위칭 트랜지스터(Qs)는 전술한 바와 같이 2개의 단위 트랜지스터를 가진다. 스위칭 트랜지스터(Q1) 위에는 SiO2 ILD(interlayer dielectric, 14)가 형성되고 이 위에 금속에 의한 소스 전극(20s), 드레인 전극(20d)이 형성된다. 이들 전극(20s, 20d)은 그 하부는 ILD(30)에 형성되는 관통공을 통해 하부의 소스(10s)와 드레인(10d)에 전기적으로 접속된다. 이들 전극 및 메모리 캐패시터의 상부전극(Cmb), 상기 Z 라인(Zd)는 ITO의 적층구조를 가질 수 있다. 상기 스위칭 트랜지스터(Q1)의 게이트(12a, 12a)는 전술한 X 라인(Xs)으로부터 연장되는 것으로 알루미늄 등에 의해 형성된다.
메모리 캐패시터(Cm)의 유전층은 상기 ILD(30)의 일부이며 상부전극(Cma)은 전술한 바와 같이 드라이빙 트랜지스터(Q2)의 게이트와 일체적으로 알루미늄으로 형성된다.
상기 Z라인(Zd) 이와 일체적으로 형성되는 상부 전극(Cmb), 소스 및 드레인 전극(15, 16)의 위에는 제2, 3절연층(17, 18)이 형성되고, 이 위에는 HTL(정공수송층(HTL), OLED의 캐소드로서의 공통전극(K) 그리고 제4절연층(19)이 마련된다. 상기 제4절연층(19)의은 OLED를 보호하는 패시베이션층이다.
도 6의 C-C 선 단면도를 보이는 도 7은 드라이빙 트랜지스터(Q2)와 OLED의 전체 적층구조를 보인다.
플라스틱 기판(14) 상의 버퍼층(14a)이 형성되고, 이 위에 스위칭 트랜지스터(Q1)와 동시에 형성되는 드라이빙 트랜지스터(Q2)가 형성된다. 드라이빙 트랜지스터(Q2)의 실리콘층은 스위칭 트랜지스터(Qs) 제작시 이용된 실리콘층과 동일 물질층으로부터 얻어진다. 다결정 실리콘은 소스(Q2s), 채널(Q2c) 및 드레인(Q2d)을 포함하며, 그 위의 SiO2 등에 의한 제1절연층(13, Insulator) 및 게이트(Q2g)를 구비한다. 게이트(Q2g)는 전술한 바와 같이 메모리 캐패시터(Cm)의 상부 전극(Cmb)과 알루미늄 등으로 일체적으로 형성된다.
드라이빙 트랜지스터(Q2) 위에는 스위칭 트랜지스터(Q1)를 덮는 SiO2 ILD(30)가 형성되고 이 위에 금속에 의한 소스 전극(Q2se), 드레인 전극(Q2de)이 형성된다. 이들 전극(Q2se, Q2de)은 그 하부는 IMD(17)에 형성되는 관통공을 통해 하부의 소스(Q2s)와 드레인(Q2d)에 전기적으로 접속되며, 그 위에는 제2, 3절연층(17, 18)이 형성된다.
상기 제3절연층(18)위에 정공수송층(HTL)이 마련되고 이위의 소정영역에 발광층(EM), 전자수송층(ETL)이 형성되고 이 위에 캐소드인 공통전극(K)이 형성된다. 상기 공통전극(K) 위에는 전술한 제4절연층(19)이 형성된다. 한편, 제2,3전극의 사이에는 상기 드레인 전극(Q2de)에 연결되며 상기 OLED의 하부에 위치하는 애노드(An)가 마련된다. 애노드(An)는 제3절연층(18)에 형성된 윈도우(18a)에 의해 상기 정공수송층(HTL)에 물리적으로 접촉되어 전기적으로 연결된다.
전술한 구조의 전계발광디스플레이의 레이아웃은 실현 가능한 본 발명의 구체적인 한 예로서 이러한 레이아웃 및 이의 수정은 본 발명의 기술적 범위를 제한하지 않는다.
이러한 본 발명의 전계발광디스플레이는 구조적으로 저누설전류를 가지는 스위칭 트랜지스터를 적용함으로써 저 소비전력, 크로스토크가 감소된 특징을 가지게 된다.
한편, 상기한 트랜지스터에서 저 전도성 영역은 기존과는 달리 마스크가 없이 형성됨으로써 트랜지스터뿐 아니라 이를 적용하는 디스플레이의 제작단가를 낮추고 특히 수율을 높일 수 있다.
이하, 본 발명의 실시예에 따른 다결정 실리콘 트랜지스터의 제조방법을 설명한다. 본 발명에 따른 다결정 실리콘 트랜지스터의 제조방법은 디스플레이, 예를 들어 유기발광디스플레이 제조과정 중에 다른 요소, 예를 들어 드라이빙 트랜지스터의 제조를 병행하며, 본 실시예에서는 하나의 트랜지스터의 제조에 대해서만 설명된다.
도 9a에 도시된 바와 같이, 기존의 방법에 의해 유리 또는 플라스틱 기판(14)에 다결정 실리콘(p-Si)을 형성한다. 다결정 실리콘(p-Si)은 비정질 실리콘의 증착 및 비정질 실리콘의 결정화과정을 통해 얻는다.
도 9b에 도시된 바와 같이 다결정 실리콘(p-Si)을 패터닝하여 본 발명에 따른 나란한 두 개의 다결정실리콘(10a 10b)을 "U" 형 활성층(10)을 얻는다. 활성층(10)에 덮이지 않은 부분의 SiO2 는 기판(14)의 표면에 미리 형성되어 있던 버퍼층(14a)이다. 패터닝은 기존의 포토리소그래피법등의 공지된 패터닝법을 이용한다.
도 9c에 도시된 바와 같이, 상기 활성층(10) 및 버퍼층(14a) 위에 CVD 번 등에 의해 게이트 절연층(11, SiO2)을 증착한다.
도 9d에 도시된 바와 같이, 몰리브덴 또는 텅스텐 등의 금속층(M or W)을 증착법 또는 스퍼터링 법 등으로 상기 게이트 절연층(11) 위에 증착하여 게이트물질층(12')을 형성한다.
도 9e에 도시된 바와 같이 상기 게이트 물질층(12')과 그 하부의 게이트 절 연층(11)을 패터닝하여 목적하는 형상의 게이트(12)와 그 하부의 게이트 절연층(11)을 얻는다. 패터닝에는 마스크를 이용한 건식 식각법을 이용하는 것이 바람직하다.
도 9f에 도시된 바와 같이 P+ 이온 주입을 실시한다. 이온주입방향은 기판에 대해 소정각도 경사지며, 따라서 게이트(12) 및 게이트 절연층(11)의 가장자리 부분에 가려진 음영 영역(shade region)이 형성된다. 이 부분은 이온 주입이 일어나지 않는 부분이며, 따라서 드레인정션이 게이트 하부로 부터 소정 거리(음영영역의 폭) 만큼 오프 셋된다. 이러한 오프셋 영역은 활성층(10)의 양측 다결정 실리콘층(10a, 10b)에 공히 형성된다. 이에 이어 도핑된 실리콘 층을 활성화 하기 위하여 열처리를 실시한다. 이러한 열처리 과정에 따르면 음영영역으로 도펀트가 확산되어 낮은 전도도 즉 낮은 이동도를 가지게 된다. 도 9f는 도 9e의 D-D 선 단면에 대응하는 도면이다.
도 9g에 도시된 바와 같이 상기 구조물위에 SiO2 ILD 층(30)을 형성하고, 후속하는 ILD 층에 대한 소스 드레인 콘택트홀 형성 및 금속층 증착 및 패터닝 과정을 거쳐 도 9h에 도시된 바와 같은 목적하는 트랜지스터를 얻는다.
상기와 같은 본 발명은 기본적으로 제한된 면적 내에서 채널의 길이를 확대하고 그리고 마스크 없이 저이동도영역, 즉 소위 오프셋 구조를 형성할 수 있는 방법을 제시한다.
본 발명에 따르면, 전류의 누설을 효과적으로 감소할 수 있으며, 특히 마스 크 없이 오프셋 구조를 형성할 수 있어서 트랜지스터 및 이를 이용하는 디스플레이의 제조단가가 감소할 뿐 아니라 수율도 향상된다.
이러한 본 발명은 저누설전류가 요구되는 트랜지스터나 이를 적용하는 디스플레이, 예를 들어 유기발광디스플레이 및 액정디스플레이 등에 적용할 수 있다.
이러한 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 단지 넓은 발명을 예시하고 이를 제한하지 않는다는 점이 이해되어야 할 것이며, 그리고 본 발명은 도시되고 설명된 구조와 배열에 국한되지 않는다는 점이 이해되어야 할 것이며, 이는 다양한 다른 수정이 당 분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.

Claims (9)

  1. 상호 나란하게 이격 배치되며, 각 일단부에 소스와 드레인이 각각 마련된 두 개의 다결정 실리콘층;
    상기 두 개의 다결정 실리콘층의 타단부 사이에 마련된 브릿지;
    상기 두 개의 다결정 실리콘층을 공히 가로지르는 방향으로 연장되는 게이트; 그리고
    상기 게이트와 상기 두 개의 다결정 실리콘층들의 사이에 개재되는 게이트 절연층;을 구비하고,
    상기 게이트의 일측 가장자리에 인접하여 마련되는 것으로 상기 두 개의 다결정 실리콘층과 상기 브릿지 사이에는 두 개의 저전도성 영역이 형성되어 있는 구조를 가지는 것을 특징으로 하는 트랜지스터.
  2. 제 1 항에 있어서,
    상기 저 전도성 영역은 상기 브릿지에 비해 낮은 농도도 불순물이 도핑되어 있는 것을 특징으로 하는 트랜지스터.
  3. 제 1 항에 있어서,
    상기 두 개의 다결정 실리콘층은 일체적으로 형성되어 있는 것을 특징으로 하는 트랜지스터.
  4. 제 3 항에 있어서, 상기 두 개의 저 전도성 영역은 상호 마주 보는 것을 특징으로 하는 트랜지스터.
  5. 기판 상에 수직주사신호가 입력되는 X 라인과 수평구동신호가 입력되는 Y 라인이 상호 직교하는 매트릭스상으로 배치되고, 상기 X 라인과 Y 라인들에 의해 정의되는 화소 영역마다 마련되는 OLED 및 OLED를 구동하는 것으로 스위칭 트랜지스터와 드라이빙 트랜지스터를 포함하는 반도체 회로부; 상기 반도체 회로부에 OLED 구동용 파워를 공급하는 Z 라인을 구비하는 유기발광디스플레이에 있어서,
    상기 스위칭 트랜지스터는:
    상호 나란하게 이격 배치되며, 각 일단부에 소스와 드레인이 각각 마련된 두 개의 다결정 실리콘층;
    상기 두 개의 다결정 실리콘층의 타단부 사이에 마련된 브릿지;
    상기 두 개의 다결정 실리콘층을 공히 가로지르는 방향으로 연장되는 게이트; 그리고
    상기 게이트와 상기 두 개의 다결정 실리콘층들의 사이에 개재되는 게이트 절연층;을 구비하며,
    상기 게이트의 일측 가장자리에 인접하여 마련되는 것으로 상기 두 개의 다결정 실리콘층과 상기 브릿지 사이에는 두 개의 저 전도성 영역이 형성되어 있는 구조를 가지는 것을 특징으로 하는 유기발광디스플레이.
  6. 제 5 항에 있어서,
    상기 두 개의 저 전도성 영역은 상기 브릿지에 비해 낮은 농도도 불순물이 도핑되어 있는 것을 특징으로 하는 유기발광 디스플레이.
  7. 제 5 항에 있어서,
    상기 두 개의 다결정 실리콘층은 일체적으로 형성되어 있는 것을 특징으로 하는 유기발광디스플레이.
  8. 제 5 항에 있어서, 상기 두 개의 저 전도성 영역은 상호 마주 보는 것을 특징으로 하는 유기발광디스플레이.
  9. 기판상에 상호 나란하고 일단이 상호 연결된 두 개의 다결정 실리콘층을 형성하는 단계;
    상기 두 개의 다결정 실리콘층들 위에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 위에 게이트 물질층을 형성하는 단계;
    상기 게이트 물질층과 게이트 절연층을 동일패턴으로 패터닝 하여 상기 두 개의 다결정 실리콘층을 가로지르는 게이트를 형성하는 단계; 그리고
    상기 게이트에 덮이지 않은 상기 두 개의 다결정 실리콘층의 양측 부분에 불순물을 주입하되, 상기 게이트 및 게이트 절연층의 일측 가장자리부분에 의해 상기 두 개의 다결정 실리콘층들의 일측 부분에 불순물이 직접 도달하지 않는 음영부분이 형성되도록 상기 불순물의 주입 방향을 경사지게 배향시키는 단계;를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법.
KR1020060002687A 2006-01-10 2006-01-10 트랜지스터와 트랜지스터의 제조방법 및 이를 적용하는유기발광 디스플레이 및 그 제조방법 KR101186292B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060002687A KR101186292B1 (ko) 2006-01-10 2006-01-10 트랜지스터와 트랜지스터의 제조방법 및 이를 적용하는유기발광 디스플레이 및 그 제조방법
JP2006341800A JP2007189218A (ja) 2006-01-10 2006-12-19 トランジスタとそのトランジスタの製造方法及びこれを適用する有機発光ディスプレイ
US11/621,627 US7700954B2 (en) 2006-01-10 2007-01-10 Transistor, method of fabricating the same and organic light emitting display including the transistor
US12/707,115 US8058094B2 (en) 2006-01-10 2010-02-17 Transistor, method of fabricating the same and organic light emitting display including the transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060002687A KR101186292B1 (ko) 2006-01-10 2006-01-10 트랜지스터와 트랜지스터의 제조방법 및 이를 적용하는유기발광 디스플레이 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070074748A KR20070074748A (ko) 2007-07-18
KR101186292B1 true KR101186292B1 (ko) 2012-09-27

Family

ID=38344131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060002687A KR101186292B1 (ko) 2006-01-10 2006-01-10 트랜지스터와 트랜지스터의 제조방법 및 이를 적용하는유기발광 디스플레이 및 그 제조방법

Country Status (3)

Country Link
US (2) US7700954B2 (ko)
JP (1) JP2007189218A (ko)
KR (1) KR101186292B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101534009B1 (ko) * 2008-10-21 2015-07-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판과 그 제조 방법 및 박막 트랜지스터 표시판을 갖는 표시 장치
TWI396025B (zh) * 2009-06-30 2013-05-11 Au Optronics Corp 主動元件陣列基板
KR101108164B1 (ko) * 2010-02-03 2012-02-06 삼성모바일디스플레이주식회사 유기 발광 표시 장치
US9171840B2 (en) * 2011-05-26 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
CN103682175B (zh) * 2012-09-24 2016-09-07 国际商业机器公司 形成包括具有半导体驱动电路的oled显示器的结构的方法和半导体结构
US8946731B2 (en) * 2012-09-24 2015-02-03 International Business Machines Corporation OLED display with spalled semiconductor driving circuitry and other integrated functions
TWI653755B (zh) 2013-09-12 2019-03-11 日商新力股份有限公司 顯示裝置、其製造方法及電子機器
KR20150044327A (ko) * 2013-10-16 2015-04-24 삼성디스플레이 주식회사 전계 완화 박막트랜지스터, 이의 제조 방법 및 이를 포함하는 표시장치
SG11201606399VA (en) * 2014-03-28 2016-09-29 Intel Corp Method and process for emib chip interconnections
KR102351507B1 (ko) * 2015-01-15 2022-01-14 삼성디스플레이 주식회사 유기 발광 표시 장치
US10825839B2 (en) * 2016-12-02 2020-11-03 Innolux Corporation Touch display device
CN107086227B (zh) * 2017-05-11 2020-02-21 京东方科技集团股份有限公司 发光电路、电子装置、薄膜晶体管及其制备方法
CN107611181A (zh) * 2017-10-26 2018-01-19 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置
CN108364963A (zh) * 2018-04-03 2018-08-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
CN109742088B (zh) * 2018-12-29 2021-03-16 武汉华星光电技术有限公司 一种tft阵列基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156923A (ja) 2000-11-21 2002-05-31 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416924B2 (en) * 2004-11-11 2008-08-26 Samsung Electronics Co., Ltd. Organic light emitting display with single crystalline silicon TFT and method of fabricating the same
KR20060079958A (ko) * 2005-01-04 2006-07-07 삼성전자주식회사 실리콘 박막트랜지스터
KR20060121514A (ko) * 2005-05-24 2006-11-29 삼성전자주식회사 유기발광 디스플레이 및 그 제조방법
KR101186291B1 (ko) * 2005-05-24 2012-09-27 삼성전자주식회사 게르마늄 온 인슐레이터 구조 및 이를 이용한 반도체 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156923A (ja) 2000-11-21 2002-05-31 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置

Also Published As

Publication number Publication date
US8058094B2 (en) 2011-11-15
US7700954B2 (en) 2010-04-20
KR20070074748A (ko) 2007-07-18
US20100178738A1 (en) 2010-07-15
US20070262314A1 (en) 2007-11-15
JP2007189218A (ja) 2007-07-26

Similar Documents

Publication Publication Date Title
KR101186292B1 (ko) 트랜지스터와 트랜지스터의 제조방법 및 이를 적용하는유기발광 디스플레이 및 그 제조방법
KR101176540B1 (ko) 다결정 실리콘 ｔｆｔ 및 이를 적용한 유기발광디스플레이
US6501448B1 (en) Electroluminescence display device with improved driving transistor structure
US8652885B2 (en) Method of fabricating thin film transistor
CN101197380B (zh) 半导体装置和电光学装置
JP4548408B2 (ja) 半導体装置の製造方法
US9070775B2 (en) Thin film transistor
KR20130041711A (ko) 표시 장치용 박막 반도체 장치 및 그 제조 방법
CN110649101B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
JP3748827B2 (ja) 有機ｅｌ表示装置製造方法
US20060270097A1 (en) Organic light emitting display and method of fabricating the same
KR100634543B1 (ko) 단결정 실리콘 ｔｆｔ 유기발광 디스플레이 및 그 제조방법
KR20060001717A (ko) 능동 구동 유기 전계 발광 소자 및 그 제조 방법
JP4113859B2 (ja) シリーズ薄膜トランジスター、能動マトリックス有機電界発光素子及びその製造方法
KR100683679B1 (ko) 유기 발광 소자
KR102060377B1 (ko) 디스플레이 소자, 그 제조 방법, 및 이미지 센서 소자의 제조방법
KR102235421B1 (ko) 어레이 기판 및 그 제조방법
KR100683678B1 (ko) 유기 발광 소자
WO2004042781A2 (en) Thin film transistor array panel
KR100543011B1 (ko) 박막트랜지스터 및 그를 이용한 유기전계발광표시장치
KR100683675B1 (ko) 유기 발광 소자
US8525176B2 (en) Thin film transistor, display device using the same, and thin film transistor manufacturing method
KR20240030756A (ko) 산화물 반도체를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160817

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 6