CN101197380B - 半导体装置和电光学装置 - Google Patents

半导体装置和电光学装置 Download PDF

Info

Publication number
CN101197380B
CN101197380B CN2007101964574A CN200710196457A CN101197380B CN 101197380 B CN101197380 B CN 101197380B CN 2007101964574 A CN2007101964574 A CN 2007101964574A CN 200710196457 A CN200710196457 A CN 200710196457A CN 101197380 B CN101197380 B CN 101197380B
Authority
CN
China
Prior art keywords
thin
film transistor
gate electrode
channel region
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101964574A
Other languages
English (en)
Other versions
CN101197380A (zh
Inventor
石黑英人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Element capital commercial Co.
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN101197380A publication Critical patent/CN101197380A/zh
Application granted granted Critical
Publication of CN101197380B publication Critical patent/CN101197380B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K2323/00—Functional layers of liquid crystal optical display excluding electroactive liquid crystal layer characterised by chemical composition
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K2323/00—Functional layers of liquid crystal optical display excluding electroactive liquid crystal layer characterised by chemical composition
    • C09K2323/02—Alignment layer characterised by chemical composition
    • C09K2323/023—Organic silicon compound, e.g. organosilicon
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K2323/00—Functional layers of liquid crystal optical display excluding electroactive liquid crystal layer characterised by chemical composition
    • C09K2323/05—Bonding or intermediate layer characterised by chemical composition, e.g. sealant or spacer
    • C09K2323/053—Organic silicon compound, e.g. organosilicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开一种半导体装置和电光学装置，其中薄膜晶体管10将多晶硅膜1a作为能动层而具有，并具有漏极侧的第1薄膜晶体管部10a和源极侧的第2薄膜晶体管部10b串联连接的多栅极构造。第1薄膜晶体管10a备有：第1前部栅极电极3a和与该第1前部栅极电极3b电连接的漏极侧后部栅极电极8a，第2薄膜晶体管10b备有第2前部栅极电极3b和施加有源极电位的源极侧后部栅极电极8b。从而即使在因弯折效应而使得在薄膜晶体管的饱和动作区域中存在源极·漏极电流的变动的情况下，也能够得到稳定的输出。

Description

半导体装置和电光学装置
技术领域
本发明涉及将在基板上形成的多晶硅膜用于薄膜晶体管的有源层的半导体装置以及电光学装置。
薄膜晶体管作为液晶装置的构成要素而被使用，所述液晶装置在有机电致发光装置中将针对有机电致发光元件的电流控制用晶体管或由运算放大器等所代表的模拟电路内置于同一基板上。在这种用途中，薄膜晶体管利用了其饱和特性，但是人们已经认识到薄膜晶体管的饱和特性与形成于硅基板上的MOS晶体管相比较而不完全，并且存在相对于漏极电压的变化漏极电流增加的现象。参照图14对这种现象进行说明。
第1现象：如图14所示那样，在薄膜晶体管中，在漏极电压较高的范围内由于被称作效应的现象而使得电流增大，并且漏极电流相对于漏极电压的变化率也会变大。可以如下方式考虑相关现象的发生原因。首先，在薄膜晶体管中，使漏极电压上升时，若漏极电压超过夹断点(ピンチオフ)，则漏极端集中较大的电场。若该电场超过一种的强度，则由于因电场而加速的电子使得产生冲击离子(インパクイオン)化，从而产生电子·空穴对。如此而产生的空穴，对于块体(bulk)型晶体管的情况，向作为块体的半导体基板流动，并对源·漏极电流产生较大的影响。然而，对于薄膜晶体管的情况，由于没有形成针对空穴的导体，因此空穴侵入到沟道部分，而使得沟道部分的电势下降，结果电子电流增加。另外，为了缓和漏极端的电场集中，而采用在半导体层中将与栅极电极的端部相面对的区域作为低浓度区域的LDD(Lightly Doped Drain)构造，但是仅由所涉及的LDD构造不能够完全抑制弯折(キンク)现象。
第2现象：对于增强型的晶体管元件的情况，块体型的MOS晶体管中，比Vds＝Vgs点小Vth的漏极电压的动作点成为夹断点Vp，比夹断点Vp大的源极·漏极电压Vds的范围成为饱和区域。可是，在薄膜晶体管中，如图14所示那样，夹断点不明确，线性区域和饱和区域的边界，具有较宽的电压宽度而成为切换特性。作为其原因，可以考虑是因为采用薄膜晶体管的沟道部由栅极电压、漏极电压、源极电压的相对关系所决定的构造的缘故。也就是说，可以认为是因为漏极电压不仅对作为电流路径的半导体层，而且通过相对于栅极而位于相反侧的绝缘体中而产生影响。另外，是由于如下原因，即作为针对第1现象的对策，在采用LDD构造的情况下，LDD区域经常成为寄生阻抗因此施加于沟道部的实效的漏极电压变小。
第3现象：在薄膜晶体管中，作为第1现象而指出的源极·漏极电流增大的区域和作为第2现象而指出的夹断点之间的区域，是饱和区域，但是如图14那样，存在漏极电流相对于漏极电压的变化率不足够小而无法期待定电流动作的问题。
作为消除该种问题点的设计的方法，采用以下的构造。
构造A：通过将薄膜晶体管的沟道长度加长，而改善第3现象。另外，若使薄膜晶体管沟道长度变长，则漏极方向的电场强度被缓和，因此第三现象也被缓和。然而，若想要得到足够的特性，则其长度会变得非常大，若增大沟道长度则栅极电容增大，因此电路动作的高频特性劣化。另外，想要通过变化栅极电压而变化栅极电流时的灵敏度降低。此外，由于薄膜晶体管的占有面积增大，因此使用范围受到限制。
构造B：已经周知有为了缓和漏极端的电场强度而在漏极端形成LDD区域的技术方案，并且通过将该LDD区域的杂质浓度设置得足够低，并将长度尺寸设定得足够长，从而能够缓和第1现象。然而，由于LDD区域经常作为寄生电阻而起作用，因此实效的漏极电压变小，因此第2现象变得显著。
构造C：如图15(a)所示，将两个薄膜晶体管串联连接，并对漏极侧的薄膜晶体管的栅极施加一定的电压Vbias。在如此构成的情况下，将节点(ノ一ド)电压Vm作为参数，若对源极侧TFTs和漏极侧的TFTd的电压电流特性进行图示，则如图15(b)所示那样，在图15(b)中，虚线表示将漏极电压Vd变化为Vd1、Vd2、Vd3、Vd4时的TFTd的电压电流特性。在图15(b)中，TFTs和TFTd的电流特性的交点是将两个薄膜晶体管串联连接时的动作电流，如图15(c)所示，饱和动作被显著改善。这是被称作共阴-共栅(カスコ一ド)连接的MOS模拟电路中的一般方法。然而，若采用这种方法，则存在如下问题：即另外需要用于生成Vbias的电路，并且限制了Vgated的输入范围。
构造D：与构造C类似的动作如图16(a)所示，将两个薄膜晶体管串联连接，并将两个薄膜晶体管的栅极彼此电连接，从而即使在将Vbias和Vgate共同化的情况下也能够实现。即使在采用这种构成的情况下，若以Vm为参数而对TFTs和TFTd的电压电流特性进行图示，则如图16(b)所示那样。在图16(b)中，虚线表示变化Vd时的TFTd的电压电流特性，图16(b)所示的交叉点成为将两个薄膜串联连接时的动作电流，如图16(c)所示那样，饱和动作被显著改善(例如参照非专利文献1、2)。
〔非专利文献1〕L.Mariucci et al，AM-LCD’03 pp57-60
〔非专利文献1〕Woo-Jin Nam et al，IDW’-04 pp307-310
在采用参照图16而说明的构造D的情况下，可知，TFTd的动作点局限于TFTs的夹断电压Vp的近旁，而不能够得到动作点进入TFTs的线性动作的范围的效果。因此，为了得到良好的动作点，必须将例如在TFTd中沟道宽度Wd除以沟道长度Ld时的值(Wd/Ld)，设定为TFTs中沟道宽度Ws除以沟道长度Ls时的值(Ws/Ls)的数倍以上，布图(レイアウト)面的制约较大。
另外，在薄膜晶体管中，原本夹断电压近旁中Ids相对于Vds的倾斜度较大，因此若要解决第2现象，则由(Wd/Ld)/(Ws/Ls)求得的比变  得非常大，因此，若在通常的范围内进行布图(layout)，则栅极电容变大从而电路动作的高频特性劣化，并且薄膜晶体管的占有面积增大。
鉴于以上问题点，本发明的课题在于提供一种半导体装置和电光学装置，即使在由弯折效应引起在薄膜晶体管的饱和动作区域中存在源极·漏极电流的变动的情况下，也能够得到稳定的输出。
发明内容
为解决上述课题，本发明的半导体装置的特征在于，具有将在基板上形成的多晶硅膜作为有源层而备置的薄膜晶体管，所述多晶硅膜，形成于第1栅极绝缘层和所述第2栅极绝缘层的层间，所述薄膜晶体管，具有：第1薄膜晶体管部，其具有位于所述多晶硅膜的漏极侧的第1沟道区域以及隔着所述第1栅极绝缘层而与该第1沟道区域相面对的第1前部栅极电极；第2薄膜晶体管部，其具有在所述多晶硅膜中在源极侧通过杂质导入区域而与所述第1沟道区域邻接的第2沟道区域，以及隔着所述第1栅极绝缘层而与该第2沟道区域相面对的第2前部栅极电极，所述第1薄膜晶体管部和所述第2薄膜晶体管部导电类型相同且串联连接，并且所述第1前部栅极电极和所述第2前部栅极电极电连接，在隔着所述第2栅极绝缘层而与所述第2沟道区域相面对的区域中形成被施加了源极电位的源极侧后部栅极电极。
在本发明中，由于将漏极侧的第1薄膜晶体管部和在源极侧与第1薄膜晶体管部相邻接的第2薄膜晶体管部串联连接，并且将双方的栅极电极电连接，因此动作点在第2薄膜晶体管部的夹断点近旁。因此，能够减小因キンク效应引起的饱和区域中的漏检电流的变化率。另外，在漏极侧的第2薄膜晶体管部形成有施加了源极电位的源极侧后部栅极电极，因此即使把在第1薄膜晶体管中将沟道宽度除以沟道长度时的值设定得比在第2薄膜晶体管中将沟道宽度除以沟道长度时的值的过剩还要大，也能够将第1薄膜晶体管的电导相对于第2薄膜晶体管的电导降低，因此能够确实地防止动作点进入第2薄膜晶体管的线性动作范围。故而，即使没有追加生成偏压的电路，也能够与将两个薄膜晶体管级联(カスコ一ド)连接时的情况相同，将饱和区域中的漏极电流的变化率减小，从而能够显著地改善饱和动作。
在本发明中，优选为，所述源极侧后部栅极电极，从所述第2沟道区域中的源极侧端部形成到面向漏极侧端部的中途位置。也就是说，关于所述源极侧后部栅极电极，优选为以避开与所述第2沟道区域的漏极侧端部相重合的区域的方式形成。若如此而构成，则能够排除来自第2沟道区域的漏极端中的源极侧后部栅极电极的纵电场的影响。
在本发明中，优选为，在隔着所述第2栅极绝缘层而与所述第1沟道区域相面对的区域中，形成与所述第1前部栅极电极电连接的漏极侧后部栅极电极。若如此而构成，则能够使第1薄膜晶体管部的电导相对于第2薄膜晶体管部的电导升高，因此即使不追加用于生成偏压的电路，也能够与将两个薄膜晶体管级联连接的情况相同，减小保护区域中的漏极电流的变化率，并能够显著地改善饱和动作。
在本发明中，优选为，所述漏极侧后部栅极电极，从所述第1沟道区域中的源极侧端部形成到面向漏极侧端部的中途位置。即，优选为，关于所述漏极侧后部栅极电极，以避开与所述第1沟道区域的漏极侧端部相重合的区域的方式形成。若如此而构成，则能够排除来自第1沟道区域的漏极端中的漏极侧后部栅极电极的纵电场的影响。
在本发明中，可以采用在所述基板上顺次层积所述第2栅极绝缘层、所述多晶硅膜和所述第1栅极绝缘层的构成。
在本发明中，可以采用在所述基板上顺次层积所述第1栅极绝缘层、所述多晶硅膜和所述第2栅极绝缘层的构成。
适用本发明的半导体装置，可以用于在便携式电话机和移动计算机等电子机器中所使用的显示装置，或在打印头等所使用的电光学装置，此时，所述半导体装置是形成了多个像素的元件基板。在这种电光学装置中，使用本发明的薄膜晶体管，用于构成各像素的有机EL元件的驱动用、或用于构成液晶显示装置中在元件基板上的驱动电路中以运算放大器(オペアンプ)等所代表的模拟电路。在这些用途中，若用于有机EL元件的驱动用，则黑显示时的电流泄漏(リ一ク)减小，对比度提高。另外，即使存在因显示面板内部的电源布线的阻抗而引起的电源电压的变动，由于驱动电流没有变化，因此能够进行均匀的显示，并能够实现更大容量·大型的显示器。此外，若作为构成运算放大器(オペアンプ)的模拟电路而使用，则能够实现线性更好偏移更小的输出缓存器。为此，能够提供高品位的液晶显示装置。另外，若存在偏移，则会因此而产生显示的闪烁和图像滞留现象，若适用本发明，则能够解决该问题。
附图说明
图1(a)和(b)是表示适用本发明的有机EL装置的电结构的方框图以及电流控制用的薄膜晶体管的等价电路图。
图2是表示备有有机EL元件的元件基板剖面图。
图3(a)、(b)是表示本发明的实施方式1所涉及的电流控制用薄膜晶体管的俯视图和剖面图。
图4是表示用于说明适用本发明后的薄膜晶体管的效果的电压电流特性图。
图5是表示将适用本发明的薄膜晶体管的饱和特性与以往例和参考例进行比较的说明图。
图6是表示在本发明和以往的薄膜晶体管中变化栅极电压时的电压电流特性的曲线图。
图7是表示本发明的实施方式1所涉及的电流控制用薄膜晶体管的制造方法的一例的工序剖面图。
图8是在图7所示的工序以下进行的各工序的工序剖面图。
图9(a)、(b)是表示本发明的实施方式1的改良例所涉及的电流控制用薄膜晶体管的俯视图和剖面图。
图10(a)、(b)是表示本发明的实施方式2所涉及的电流控制用薄膜晶体管的俯视图和剖面图。
图11是表示本发明的实施方式2所涉及的电流控制用薄膜晶体管的制造方法的工序剖面图。
图12(a)、(b)是表示本发明的实施方式2的改良例所涉及的电流控制用薄膜晶体管的俯视图和剖面图。
图13是作为适用本发明的半导体装置的其他的例子而在液晶显示装置中在元件基板上形成的驱动电路的说明图。
图14是表示以往的薄膜晶体管的问题的说明图。
图15是将两个薄膜晶体管共阴一共栅连接时的说明图。
图16是多栅极构造的薄膜晶体管的说明图。
图中：1a～多晶硅膜，1e～第1沟道部、1g～第2沟道部，2～上层侧栅极绝缘层，3a～第1前部电极，3b～第2前部电极，6e、8e～漏极侧后部栅极电极，6f、8b～源极侧后部栅极电极，7～下层侧栅极绝缘层(第1栅极绝缘层)，10～薄膜晶体管，10a～第1薄膜晶体管部，10b～第2薄膜晶体管部，12～下层侧栅极绝缘层(第1栅极绝缘层)，17～上层侧栅极绝缘层(第1栅极绝缘层)，13～元件基板(半导体装置)，15～透明基板。
具体实施方式
以下，参照附图说明本发明的实施方式。另外，在以下的说明中所使用的各图中，为了使各层和各构件在附图中能够认知，而使各层和各构件的每个比例尺(縮尺)不同。另外，在以下的说明中，作为备有适用本发明的薄膜晶体管的半导体装置，在有机EL装置的元件基板中，以适用用于驱动有机EL元件的薄膜晶体管的例子为中心进行说明。
〔实施方式1〕
(发光装置的整体构成)
图1(a)、(b)是表示适用本发明的有机EL装置的电构成的方框图，以及电流控制用薄膜晶体管的等价电路图。图1(a)所示的发光装置100是利用薄膜晶体管对通过流过驱动电流而发光的有机EL元件进行驱动控制的装置，在该种类型的发光装置100中，由于有机EL元件自己发光，因此不需要背光灯，另外，也具有视场角依存性较小的优点。
在发光装置100中，在元件基板13上，构成多条扫描线120、在相对于该扫描线120的延伸方向而交叉的方向上延伸设置的多条数据线110、与扫描线120并列设置的多条共用供电线130、以及与数据线110和扫描线120的交叉点相对应的像素100a构成，像素100a，以矩阵状配置于像素显示区域。在元件基板13上，针对数据线110构成备有移位寄存器、电平移动器(レベルシフタ)、视频线、模拟开关的数据线驱动电路(未图示)，针对扫描线120，构成备有移位寄存器和电平移动器的扫描线驱动电路(未图示)。另外，在多个像素电路100a的每个中，构成：通过扫描线120向栅极电极供给扫描信号的像素开关用薄膜晶体管20；对通过该薄膜晶体管20从数据线110供给的图像信号进行保持的保持电容30；其栅极上被供给由该保持电容30所保持的图像信号的电流控制用薄膜晶体管10；通过薄膜晶体管10与共用供电线130进行电连接时从共用给电线130流过驱动电流的有机EL元件40。
(有机EL元件和元件基板的构成)
图2是备有有机EL元件的元件基板的剖面图。如图2所示，在元件基板13中，有机EL元件40，例如成为顺次层积如下构件的构造：即作为阳极而发挥功能的像素电极44；将来自该像素电极的孔穴注入/输送的孔穴输送层46；由有机EL物质构成的发光层47(有机功能层)；将电子注入/输送的电子注入层48；以及阴极49。发光装置100，在将由发光层47所发光的光从像素电极44侧出射的底发射(ボトムエミツシヨン)方式的情况下从元件基板13的基体侧取出发出的光。为此，作为元件基板13的基体，使用玻璃、石英、树脂(塑料板、塑料膜)等透明基板15，并且作为透明基板15，玻璃基板是合适的。
另外，在元件基板13上，如有机EL元件40的下层侧所示意性地表示的那样，形成电路部16，所述电路部16备有：参照图1(a)所说明的数据线110、扫描线120、共用供电线130、像素开关用薄膜晶体管20、保持电容30、电流控制用薄膜晶体管10等。
(电流控制用薄膜晶体管的构成)
图3(a)、(b)是用于本实施方式的发光装置的电流控制用薄膜晶体管的俯视图和剖面图，这里所示的例子，是在基板上顺次层积后部栅极电极、下层侧栅极绝缘层(第2栅极绝缘层)、多晶硅膜、上层侧栅极绝缘层(第1栅极绝缘层)、以及前部栅极电极。另外，在图3(a)中，对于多晶硅膜用短点线表示，对于前部栅极电极用实线表示，对于源极·漏极电极用一点点划线表示，对于后部栅极电极用长点线表示，对于多晶硅膜的各区域的边界用两点点划线表示。
在本实施方式中，目标在于构成图1(a)所示的电流控制用薄膜晶体管10，采用图16(a)、(b)、(c)而说明的多栅极构造(构造D)，如图1(b)所示那样，将漏极侧的薄膜晶体管(TFTd)和源极侧的薄膜晶体管(TFTs)串联连接，并将两个薄膜晶体管(TFTd、TFTs)的栅极彼此(前部栅极电极彼此)电连接。
另外，在本实施方式的薄膜晶体管10中，在漏极侧的薄膜晶体管(TFTd)和源极侧的薄膜晶体管(TFTs)的每个上设置后部栅极，关于漏极侧的薄膜晶体管(TFTd)的后部栅极(漏极侧后部栅极)与栅极(前部栅极)相电连接，在源极侧的薄膜晶体管(TFTs)的后部栅极(源极侧后部栅极)上施加源极电位。
为了构成这种薄膜晶体管10，在本实施方式的元件基板13(半导体装置)中，如图3(a)、(b)所示那样，在透明基板15上，形成硅氧化膜和硅氮化膜等基底(下地)保护膜(未图示)，在其表面侧形成漏极侧后部栅极电极8a和源极侧后部栅极电极8b。另外，在漏极侧后部栅极电极8a和源极侧后部栅极电极8b的上层形成下层侧栅极绝缘层7(第2栅极绝缘层)。
在下层侧栅极绝缘层7的上层形成岛状的多晶硅膜1a。多晶硅膜1a，是相对于元件基板13形成非晶硅膜1a后，通过激光退火或灯退火等多结晶化后的多晶硅膜，在其表面，形成硅氧化膜和硅氮化膜等上层侧栅极绝缘层2(第1栅极绝缘层)。
在本实施方式中，形成：在多晶硅膜1a的漏极侧位置备有第1沟道区域1e的N沟道型第1薄膜晶体管部10a，并在源极侧与第1薄膜晶体管部相邻接的位置，形成N沟道型的第2薄膜晶体管10b。第2薄膜晶体管10b，在多晶硅膜1a中，在经由高浓度N型区域1f(杂质导入区域)在源极侧与第1沟道区域1e相邻接的位置备有第2沟道区域1g，第1薄膜晶体管部10a和第2薄膜晶体管部10b串联连接而构成N沟道型薄膜晶体管10。这里，第1薄膜晶体管部10a的沟道长度，设定得比第2薄膜晶体管的沟道长度短。
第1薄膜晶体管10a和第2薄膜晶体管10b，在隔着上层侧栅极绝缘层2与第1沟道区域1e相面对的位置，和隔着上层侧栅极绝缘层2而与第2沟道区域1g相面对的位置，分别备有第1前部栅极电极3a和第2前部栅极电极3b，前部栅极电极3a、3b彼此在多晶硅膜1a的侧方位置互相连接而实现电连接。
第1薄膜晶体管部10a具有LDD构造。但是，关于第1薄膜晶体管10a，其仅在与第1沟道区域1e在漏极侧相邻接的位置备有低浓度N型区域1d，而在与第1沟道区域1e在源极侧邻接的位置并不具备低浓度N型区域。第2薄膜晶体管部10b，不具备LDD构造和自对齐(セルフアライン)构造的任何一种，仅在多晶硅膜1a中在相对于第2前部环境电极3b的长度分析的中央区域而重叠的位置备有第2沟道区域1g。为此，在多晶硅膜1a中，从漏极侧向源极侧，形成高浓度N型区域1c、低浓度N型区域1d、第1沟道区域1e、高浓度N型区域1f、第2沟道区域1g和高浓度N型区域1h，并通过高浓度N型区域1c、低浓度N型区域1d、第1沟道区域1e和高浓度N型区域1f形成第1薄膜晶体管部10a，并通过高浓度N型区域1f、第2沟道区域1g和高浓度N型区域1h而形成第2薄膜晶体管部。另外，高浓度N型区域1f，作为第1薄膜晶体管10a和第2薄膜晶体管10b的节点(ノ一ド)而发挥功能。
在本实施方式中，低浓度N型区域1d，是将第1前部栅极电极3a、3b作为掩模，以例如约0.1×1013/cm2～约10×1013/cm2的剂量(ド一ズ)导入低浓度N型的杂质离子(リン离子)的区域，杂质浓度大概是0.1×1018/cm3～10×1018/cm3。为此，低浓度N型区域1d，与第1前部栅极电极3a自对齐地形成。高浓度N型区域1c、1f、1h，将抗蚀剂掩模作为掩模而使用，是通过导入约0.1×1015/cm2～约10×1015/cm2的剂量而导入高浓度N型杂质离子(磷离子)而形成的区域，杂质的浓度大概是0.1×1020/cm3～约10×1020/cm3。
在前部栅极电极3a、3b的上层形成层间绝缘膜4，并通过形成于层间绝缘膜4上的接触孔(コンタクトホ一ル)4a、4b，漏极电极6a与高浓度N型区域1c电连接，源极电极6b与高浓度N型区域1h电连接。
这里，在上层侧栅极绝缘层2的上层，中继电极3c与前部栅极电极3a、3b同时形成，该中继电极3c通过形成于下层侧栅极绝缘层7和上层侧栅极绝缘层2的接触孔2a而与源极侧后部栅极电极8b电连接。另外，在层间绝缘膜4上也形成接触孔4c，源极6b通过接触孔4c而与中继电极3c电连接。为此，源极侧后部栅极电极8b与源极电极6b电连接，并施加源极电位。
另外，在多晶硅膜1a的侧方位置，在下侧栅极绝缘层7和上层侧栅极绝缘层2上形成接触孔2b，第1前部栅极电极3a和漏极侧后部栅极电极8a通过接触孔2b而电连接。
(本实施方式的效果)
参照图4、图5和图6，说明适用本发明的薄膜晶体管的效果。图4是用于说明适用了本发明的薄膜晶体管的效果的电压电流特性图，图4(a)、(b)、(c)的每个，是表示构成适用了本发明的薄膜晶体管的薄膜晶体管部的各电压电流特性的曲线图。图5是将适用了本发明的薄膜晶体管的饱和特性与以往利和参考例相比较的而表示的说明图。图6(a)、(b)是表示在本发明和以往的薄膜晶体管中使栅极电压变化时的电压电流特性的曲线图。
在本实施方式的薄膜晶体管10中，采用参照图16而说明的构造D，第1薄膜晶体管10a相当于图16(a)所示的TFTd，第2薄膜晶体管部10b相当于图16(a)所示的TFTs。另外，高浓度N型区域1f相当于图16(a)所示的节点(ノ一ド)，若将节点的电压Vm作为参量而对第1薄膜晶体管10a(TFTd)和第1薄膜晶体管10b(TFTs)的电压电流特性进行图示，则成为图16(b)所示那样。在图16(b)中，虚线表示变化Vd时的TFTd的电压电流特性，图16(b)所示的交叉点成为将两个薄膜晶体管串联连接时的动作电流，薄膜晶体管的动作特性，大概如图16(c)所示那样而被表达。因此，薄膜晶体管10的动作点成为源极侧的第2薄膜晶体管10b的夹断点近旁。因此，能够回避第2薄膜晶体管10b的弯折(kink：キンク)效应。
另外，在本实施方式的薄膜晶体管10中，第1薄膜晶体管10a和第2薄膜晶体管10b的每个上设置漏极侧后部栅极电极8a、和源极侧后部栅极电极8b，关于漏极侧后部栅极电极8a，与前部栅极电极3a电连接，并在源极侧后部栅极电极8b上施加电位。为此，如图4所示那样，源极侧的第2薄膜晶体管部10b的电导(conductance：コンダクタンス)gm相对地被抑制得较低，漏极侧的第1薄膜晶体管部10a的电导gm能够相对地提高，因此即使把第1薄膜晶体管部10a中将沟道宽度Wa除以沟道长度La时的值(Wa/La)，设定为比第2薄膜晶体管部10b中将沟道宽度Wb除以沟道长度Lb时的值(Wb/Lb)极端大的值，也能够把薄膜晶体管10的动作点设定为Vm比第2薄膜晶体管部10b的夹断点高的位置，在相关的区域中，源极·漏极电流Ids相对于源极·漏极电压Vds的倾斜度变小。
因此，如参照图5和图6而后述的那样，能够在不扩大薄膜晶体管10的占有面积的情况下，减小饱和区域中的漏检电流的变化率，并能够显著地改善饱和动作。
另外，若在源极侧后部栅极电极8b上施加源极电位，则除了将源极侧的第2薄膜晶体管部10b的电导gm相对较低地抑制的效果外，还能够达到参照图4(b)、(c)所说明的如下效果。图4(b)是表示以往的薄膜晶体管的饱和特性的说明图，示出了Vds较小的区域。图4(c)是将硅基板(后部)的电位作为源极电位时的后部型MOS晶体管饱和特性的说明图，示出了Vds比较小的区域。在图4(b)、(c)的每个中，夹断电压Vp是根据将Vds＝Vgs时的电流值作为基础而计算出的阈值电压Vth，而定义的值。如图4(c)所示那样，在后部型MOS晶体管中，沟道区域的电位由源极电压·漏极电压·栅极电压和基板电压之间的关系所决定，而在以往的薄膜晶体管中，由于不存在决定基本电位的电极，因此关于沟道区域的电位，漏极电压影响相对地较高。为此，在以往的薄膜晶体管中，若漏极电压变化，则漏极区域近旁的沟道区域的电位较强地依存漏极电压，而不能够得到足够的饱和特性。因此在本实施方式中，由于在源极侧后部栅极电极8b上施加源极电位，因此接近于后部型MOS晶体管的饱和特性，因此能够减小饱和区域中的漏极电流的变化率，并能够显著地改善饱和动作。
另外，在图5的区域A中，示出了在图3所示的薄膜晶体管10中，将沟道长度Lb设为5μm，将Vgs设为1V，将下层侧栅极绝缘膜7的厚度从75nm到600nm变化的情况下，Vd＝Vg时的电流值相对于Vd＝Vg时的电流值的漏极电压的倾斜的关系。这里，Vd＝Vg时的电流值相对于漏极电压的倾斜为Ids＝A(1+λ·Vds)，并作为λ而定义。因此，可以说λ越小饱和特性越优良。
在图5的区域B中，作为比较例，示出了如下情况下的λ：即未形成后部栅极电极，而通过沟道掺杂(ド一ピング)变化阈值电压，从而将源极侧的第2薄膜晶体管部10b的电导gm抑制得相对较低，并使漏极侧的第1薄膜晶体管部10a的电导gm相对地升高。另外，对于沟道宽度，示出了将沟道掺杂浓度从1.5×1016cm-3变化到5.5×1016cm-3时的结果。另外，在图5中通过菱形的点(ドツト)C，绘出了未形成后部栅极电极并且未进行沟道掺杂的现有技术的情况。
从图5可知，在适用别本发明的薄膜晶体管10中，越增大下层侧栅极绝缘层7的厚度，λ越增大。这里，虽然考虑到也可以将源极侧的第1薄膜晶体管部10b的电流抑制得较低，但是若考虑实用方面，则由于会引起电源电压的上升而使得消耗电力增加，因此对于极端的电流降低来说并不优选。因此，对于下层侧栅极绝缘层7的厚度，最佳为225nm，但是对于相关的条件，也可以根据所要求的饱和特性决定最佳的值。
另外，若在具有一个沟道区域的单栅极薄膜晶体管中设置后部栅极电极，并施加栅极电位，则相反存在不合适。在比漏极端更靠近漏极电极的半导体区域，施加与漏极电压相伴的电场以及因设置后部栅极而引起的膜厚方向的电场。为此，冲击离子(インパクトイオン)化进一步被助长，弯折效应进一步变得激烈，因此能够利用的Vds的上限变低。因此，在本实施方式中，将两个的薄膜晶体管部10a、10b串联连接，在漏极侧的第1薄膜晶体管部10a侧，在漏极侧后部栅极电极上，施加原来的栅极电极(前部栅极电极)的电压，因此漏极端的膜厚方向的电场与作为源极电位的情况相比被缓和，因此弯折效应的问题得以解决。另外，通过源极侧后部栅极电极8b与源极电极6b相连接，从而改善了本发明的动作点中的源极侧的第2薄膜晶体管部10b的饱和特性，因此将两个薄膜晶体管10a、10b串联连接时的合成特性的饱和特性极为良好。虽然饱和特性依赖于原来的半导体膜的性质等，但是若适用本发明，则作为λ的值能够达到0.003这样的值，这种值，在作为有机EL装置的电流控制用晶体管(区域晶体管)而使用的情况下，和作为将由运算放大器(オペアンプ)等所代表的模拟电路内置于同一基板上的液晶装置的构成元件而适用的情况下，是足够的值。
因此，按照本发明，在将源极侧的第2薄膜晶体管部10b的沟道长度设为4μm，将漏极侧的第1薄膜晶体管部10a的沟道长度设为1μm的情况下，能够得到图6(a)所示的饱和特性，并与图6(b)所示的以往的薄膜晶体管(沟道长度为5μm)的饱和特性相比较能够寻求大幅度的改善。另外，在图6(a)、(b)中，由白圆圈表示Vds＝Vgs的点。
(制造方法)
接下来，参照图7和图8对本实施方式的薄膜晶体管的制造方法的一例进行说明。图7和图8，是表示本实施方式的薄膜晶体管的制造方法的工序剖面图。首先，如图7(a)所示那样，准备了通过超声波清洗等进行清洗后的玻璃制造等透明基板15后，根据必要，在基板温度为150～450℃的温度条件下，通过等离子CVD法等方法，在透明基板15的整个表面形成由硅氧化膜构成的基底保护膜(未图示)。
接下来，在后部栅极形成工序中，在透明基板15的表面全体上形成钼(モリブデン)膜、铝膜、钛(チタン)膜、钨(タングステン)膜、钽(タンタル)膜、或它们的层积膜等金属膜后，使用光刻技术而进行图案化，并能够形成漏极侧后部栅极电极8a和源极侧后部栅极电极8b。因此，漏极侧后部栅极电极8a形成在与包含应该形成图3所示的第1沟道区域1e的区域相重合的位置，源极侧后部栅极电极8b，形成在与包含应该形成图3所示的第2沟道区域1g的区域相重合的位置。
接下来，如图7(b)所示那样，使用CVD法等，在透明基板15的整个面上形成由厚度为75nm至600nm例如约225nm的硅氧化膜构成的下层侧栅极绝缘层7。
接下来，在基板温度为150～450℃的温度条件下，在透明基板15的整个表面上，通过等离子CVD法形成非晶质的硅膜，例如，在形成为40～50nm的厚度后，利用激光退火(レ一ザアニ一ル)法和急速加热法等，对硅膜进行多结晶化。接下来，使用光刻技术而对硅膜进行图案化，并如图7(c)所示那样，形成岛状的多晶硅膜1a。
接下来，如图7(d)所示那样，使用CVD法等，在多晶硅膜1a的表面形成由厚度为例如75nm的硅氧化膜构成的上层侧栅极绝缘层2。
接下来，在图7(e)所示的高浓度杂质工序中，在上层侧栅极绝缘层2的上层形成抗蚀剂掩模9a、9b后，以约0.1×1015/cm2～约10×1015/cm2的剂量将高浓度型的杂质离子(磷离子)导入多晶硅膜1a中，接下来，除去抗蚀剂掩模9a、9b。结果，在多晶硅膜1a上，形成高浓度N型区域1c、1f、1h。
接下来，如图8(a)所示那样，形成：贯通上层侧栅极绝缘层2和下层侧栅极绝缘层7而到达源极侧后部栅极电极8b的接触孔2a。此时，如图3(a)所示那样，同时形成贯通上层侧栅极绝缘层2和下层侧栅极绝缘层7而到达漏极侧后部栅极电极8a的接触孔2b。
接下来，在如图8(b)所示的工序中在透明基板15的表面全体上形成钼(モリブデン)膜、铝膜、钛(チタン)膜、钨(タングステン)膜、钽(タンタル)膜、或它们的层积膜等金属膜后，利用光刻技术而进行图案化，从而形成第1前部栅极电极3a、第2前部栅极电极3b和中继电极3c。
接下来，在图8(c)所示的低浓度杂质导入工序中，将第1前部栅极电极3a和第2前部栅极电极3b作为掩模，将约0.1×1013/cm2～约10×1013/cm2的剂量导入多晶硅膜1a。结果，形成相对于第1前部栅极电极3a而自对齐的低浓度N型区域1d。另外，在由前部栅极电极3a、3b所覆盖的区域中形成第1沟道区域1e和第2沟道区域1i。
接下来，在图8(d)所示的层间绝缘膜形成工序中，使用CVD法等，形成由硅氧化膜构成的层间绝缘膜4后，贯通层间绝缘膜4地形成到达高浓度N型区域1c、高浓度N型区域1h和中继电极2a的接触孔4a、4b、4c。
接下来，在源极·漏极电极形成工序中，在透明基板15的表面全体形成钼(モリブデン)膜、铝膜、钛(チタン)膜、钨(タングステン)膜、钽(タンタル)膜、或它们的层积膜等金属膜后，使用光刻技术而进行图案化，并如图3(a)、(b)所示那样，形成漏极电极6a和源极电极6b。
如此，形成薄膜晶体管10(第1薄膜晶体管10a和第2薄膜晶体管10b)。另外，也可以在导入杂质后，对元件基板10进行加热而使所导入的杂质活性化。另外，也可以利用离子浴掺杂(イオンシヤワ一ド一ピング)等在多晶硅膜1a中导入氢离子，也可以进行将存在于多晶硅膜1a中的悬空键(ダングリングボンド)终端化的工序。
〔实施方式1的改良例〕
在上述实施方式中，在与第1沟道区域1e的整体相重叠的位置形成漏极侧后部栅极电极8a，在与第2沟道区域1g的整体相重叠的区域形成源极侧后部栅极电极8b，但是优选为，如图9(a)、图9(b)所示的那样，源极侧后部栅极电极8b从第2沟道区域1g的源极侧端部形成到面向漏极侧端部的中途位置。也就是说，对于源极侧后部栅极电极8b，优选为，按照以尺寸d2避开与第2沟道区域1g的漏极侧端部相重叠的区域的方式形成。若如此而构成，则能够排除第2沟道区域1g的漏极侧端部中来自源极侧后部栅极8b的纵电场的影响。
另外，优选为，漏极侧后部栅极电极8a从第1沟道区域1e的源极侧端部形成到面向漏极侧的途中位置。也就是说，对于漏极侧后部栅极电极8a，按照以尺寸d1避开与第1沟道区域1e的漏极侧端部相重叠的区域的方式形成。若如此而构成，则能够在第1沟道区域1e的漏极端部中排除来自漏极侧后部栅极电极8a的纵电场的影响。
〔实施方式1的变形例〕
在上述的实施方式中，虽然形成了漏极侧后部栅极电极8a和源极侧后部栅极电极8b这双方，但是也可以采用仅仅形成源极侧后部栅极电极8b的结构。
〔实施方式2〕
图10(a)、(b)，是本实施方式的发光装置中所使用的电流控制用薄膜晶体管的俯视图和剖面图，这里所示的例子，是在基板上顺次层积前部栅极电极、下层侧栅极绝缘层(第1栅极绝缘层)、多晶硅膜、上层侧栅极绝缘层(第2栅极绝缘层)和后部栅极电极的例子。另外，在图10(a)中，对于多晶硅膜用短点线表示，对于前部栅极电极用实线表示，对于源极·漏极电极和后部栅极电极用一点点划线表示，多晶硅膜的各区域的边界用二点点划线表示。另外，在本实施方式中，除了层的积层顺序不同外，基本的构成与实施方式1的构成是共通的，因此对于共通部分附加相同的符号而省略它们详细的说明。
即使在本实施方式中，与实施方式1同样，构成图1(a)所示的电流控制用薄膜晶体管10，并采用参照图16(a)、(b)、(c)而说明的多栅极构造(构造D)，并如图1(b)所示那样，将漏极侧的薄膜晶体管的(TFTd)和源极侧的薄膜晶体管(TFTs)串联连接，并将两个薄膜晶体管(TFTd、TFTs)的栅极彼此(前部栅极彼此)电连接。另外，在本实施方式的薄膜晶体管10中，漏极侧的薄膜晶体管(TFTd)以及源极侧的薄膜晶体管(TFTs)的各个上设置后部栅极，并且关于漏极侧的薄膜晶体管(TFTd)的后部栅极(漏极侧后部栅极)，与栅极(前部栅极电极)电连接，并且在源极侧的薄膜晶体管(TFTs)的后部栅极(源极侧后部栅极)上施加源极电位。
为了构成这种薄膜晶体管10，而在本实施方式的元件基板13(半导体装置)中，如图10(a)、(b)所示那样，在透明基板15上，形成硅氧化膜或硅氮化膜等基底保护膜(未图示)，并在其表面侧第1前后栅极电极3a和第2前部栅极电极3b作为前部栅极电极3d而一体地形成。另外，在第1前后栅极电极3a和第2前部栅极电极3b的上层形成下层侧栅极绝缘层12(第1栅极绝缘层)。
在下层侧栅极绝缘层12的上层形成岛状的多晶硅膜1a。多晶硅膜1a，是相对于元件基板13而形成非晶硅膜后，通过激光退火或灯退火而进行多结晶化的多晶硅膜，在其表面形成了硅氧化膜或硅氮化膜等上层侧栅极绝缘层17(第2栅极绝缘层)。
在本实施方式中，形成在多晶硅膜1a的漏极侧位置备有第1沟道区域1e的N沟道型的第1薄膜晶体管部10a，在与第1薄膜晶体管10a在源极侧相邻接的位置，形成N沟道型的第2薄膜晶体管部10b。第2薄膜晶体管部10b，在多晶硅膜1a中在通过高浓度N型区域1f(杂质导入区域)而在源极侧与第1沟道区域1e邻接的位置备有第2沟道区域1g，第1薄膜晶体管部10a和第2薄膜晶体管10b串联连接而形成N沟道型薄膜晶体管10。这里，第1薄膜晶体管部10a的沟道长度，设定得比第2薄膜晶体管部10b的沟道长度短。
第1薄膜晶体管部10a在与第1沟道区域1e在源极侧邻接的位置备有低浓度N型区域1d，该低浓度N型区域1d，形成于前部栅极电极3d中与第1前部栅极电极3a重叠的位置。另外，在第1薄膜晶体管部10a中，在与第1沟道区域1e在源极侧相邻接的位置不具备低浓度N型区域。第2薄膜晶体管部10b，也不具备LDD构造和自对齐(self arraign)构造的其中之一，在多晶硅膜1a中，仅仅在相对于前部栅极电极3d中第2前部栅极电极3b的长度方向的中央区域而重叠的位置备有第2沟道区域1g。为此，在多晶硅膜1a上，从漏极侧向源极侧形成高浓度N型区域1c、低浓度N型区域1d、第1沟道区域1e、高浓度N型区域1f、第2沟道区域1g、高浓度N型区域1h，并通过高浓度N型区域1c、低浓度N型区域1d、第1沟道区域1e以及高浓度N型区域1f而形成第1薄膜晶体管部10a，通过高浓度N型区域1f、第2沟道区域1g和高浓度N型区域1h，而形成第2薄膜晶体管10b。另外，高浓度N型区域1f，作为第1薄膜晶体管部10a和第2薄膜晶体管部10b的节点(ノ一ド)而发挥功能。
在多晶硅膜1a的上层形成上层侧栅极绝缘层17(第2栅极绝缘层)，并在上层侧栅极绝缘层17的上层，形成漏极电极6a和源极电极6b。漏极电极6a和源极电极6b，通过形成于上层侧栅极绝缘层17的接触孔17a、17b而与高浓度N型区域1c和高浓度N型区域1h电连接。
另外，在上层侧栅极绝缘层17的上层，在隔着上层侧绝缘层17而与第1区域1e相面对的位置形成漏极侧后部栅极6e。漏极侧后部栅极电极6e，在多晶硅膜1a的侧方位置，通过在下层侧栅极绝缘层12和上层侧栅极绝缘层17中形成的接触孔17e，而与前部栅极电极3d的第1前部栅极电极3a相连接。
此外，在源极电极6b的端部，隔着上层侧栅极绝缘层17而相对于第2沟道区域1g相面对的位置形成源极侧后部栅极电极6f，在源极侧后部栅极电极6f上施加源极电位。
(本实施方式的效果)
如以上所说明的那样，在本实施方式的薄膜晶体10中，与实施方式1同样，采用参照图16而说明的构造D，第1薄膜晶体管部10a，与图16(a)所示TFTd相当，第2薄膜晶体管10b，与图16(a)所示的TFTs相当。为此，薄膜晶体管10的动作特性，大概如图16(c)所示的那样被表达，薄膜晶体管10的动作点成为源极侧的第2薄膜晶体管10b的夹断点的近旁。故而，能够回避第2薄膜晶体管10b的弯折效应。
另外，在本实施方式的薄膜晶体管10中，在第1薄膜晶体管10a和第2薄膜晶体管10b的每个上形成漏极侧后部栅极电极6e和源极侧后部栅极电极6f，漏极侧后部栅极电极6e与前部栅极电极3a电连接，在源极侧后部栅极电极6f上施加源极电位。为此，与实施方式1同样，源极侧的第2薄膜晶体管部10b的电导(コンダクタンス)gm相对地被抑制得较低，漏极侧的第1薄膜晶体管部10a的电导gm能够相对地提高，因此即使把第1薄膜晶体管部10a中将沟道宽度Wa除以沟道长度La时的值(Wa/La)，设定为比第2薄膜晶体管部10b中将沟道宽度Wb除以沟道长度Lb时的值(Wb/Lb)极端大的值，也能够把薄膜晶体管10的动作点设定为Vm比第2薄膜晶体管部10b的夹断点高的位置，在相关的区域中，源极·漏极电流Ids相对于源极·漏极电压Vds的比的倾斜度变小。因此，达到了如下效果：即能够在不增大薄膜晶体管10的占有面积的情况下减小饱和区域中的漏极电流的变化率，并能够显著地改善饱和动作。
(制造方法)
接下来，参照图11，说明本实施方式的薄膜晶体管的制造方法的一例。图11是表示本方式的薄膜晶体管的制造方法的工序剖面图。首先，如图11(a)所示那样，准备利用超声波洗净等清洁化后的玻璃制的透明基板15后，根据需要在基板温度为150～450℃的温度条件下，通过等离子CVD法等方法，在透明基板15的全面上形成由硅氧化膜构成的衬底保护膜(未图示)。
接下来，在前部栅极电极形成工序中，在透明基板15的表面全体上形成钼(モリブデン)膜、铝膜、钛(チタン)膜、钨(タングステン)膜、钽(タンタル)膜、或它们的层积膜等金属膜后，使用光刻(フオトリソグラフイ)技术而进行图案化，并形成前部栅极电极3d(第1前部栅极电极3a和第2前部栅极电极3b)。
接下来，如图11(b)所示那样，使用CVD法，在透明基板15的全表面上形成厚度由硅氧化膜构成的下层侧栅极绝缘层12。
接下来，在基板温度为150～450℃的温度条件下，在透明基板15的全表面上，通过等离子CVD法形成非晶质的硅膜，例如，在形成40～50nm的厚度后，通过激光退火法或急速加热法等，使硅膜多结晶化。接下来，使用光刻技术而对硅膜进行图案化，并如图11(c)所示那样，形成岛状的多晶硅膜1a。
接下来，如图11(d)所示那样，使用CVD法等，在多晶硅膜1a的表面上形成厚度为75nm至600nm例如约225nm的硅氧化膜构成的上层侧栅极绝缘层17。
接下来，在杂质工序中，通过抗蚀剂掩模(未图示)，顺次将高浓度的N型的杂质离子(磷离子)和低浓度N型的杂质离子(磷离子)导入到多晶硅膜1a中。结果，在多晶硅膜1a中，形成高浓度N型区域1c、低浓度N型区域1d、高浓度N型区域1f和高浓度N型区域1h，导入杂质后的区域成为第1沟道区域1e和第2沟道区域1g。
接下来，如图11(e)所示那样，对上侧栅极绝缘层17，形成到达高浓度N型区域1c、1h的接触孔17a、17b。另外，如图10(a)所示的那样，贯通上层侧栅极绝缘层1 7和下层侧栅极绝缘层12地形成前部栅极电极3d的到达第1前部栅极电极3a的接触孔17e。
接下来，在源极·漏极电极形成工序中，在透明基板15的表面全体上形成的表面全体上形成钼(モリブデン)膜、铝膜、钛(チタン)膜、钨(タングステン)膜、钽(タンタル)膜、或它们的层积膜等金属膜后，利用光刻技术而进行图案化，并如图10(a)、(b)所示那样，形成漏极电极6a、源极电极6b、漏极侧后部栅极电极6e和源极侧或栅极电极6f。
〔实施方式2的改良例〕
在上述方式中，在与第1沟道区域1e的全体重叠的位置形成漏极侧后部栅极电极8a，在与第2沟道区域1g的全体重叠的区域形成源极侧后部栅极电极8b，但优选为如图12(a)、(b)所示那样，源极侧后部栅极电极6f，形成在从第2沟道区域1g的源极侧端部向漏极侧端部的中途位置。也就是说，对于源极侧后部栅极电极6f，按照以尺寸d2避开与第2沟道区域1g的漏极侧端部重叠的区域的方式而形成。若如此而构成，则在第2沟道区域1g的漏极端中，能够排除来自源极侧后部栅极电极6f的纵电场的影响。
另外，优选为，漏极侧后部栅极电极6e，形成于从第1沟道区域1e的源极侧端部向漏极侧端部的中途位置。也就是说，对于源极侧后部栅极电极6e，优选为，按照以尺寸d1避开与第1沟道区域1e的漏极侧端部相重合的区域的方式而形成。若如此而构成，则在第1沟道区域1e的漏极端中能够排除来自漏极侧后部栅极电极的纵电场的影响。
〔实施方式2的变形例〕
在上述实施方式2中，虽然形成了漏极侧后部栅极电极6e和源极侧后部栅极电极6f，但是也可以采用仅形成源极侧后部栅极电极6f的构成。
〔其他实施方式〕
在上述实施方式中，虽然将薄膜晶体管10构成为N型，但是在形成P型的薄膜晶体管10的情况下，在上述构造和制造方法中，也可以将N型和P型互换。另外，在上述实施方式中，作为半导体装置，虽然以使用有机EL元件40的发光装置100的元件基板13为例进行了说明，但是在液晶装置中在元件基板上(半导体装置)的驱动电路中，形成了如图13所示的那种以运算放大器(オペアンプ)等为代表的模拟电路。因此，若使用适用本发明的薄膜晶体管10构成驱动晶体管乃至电流镜(カレントミラ一)电路或输出电路，则能够实现线性型良好偏移小的输出缓存器(バツフア)。

Claims (7)

1.一种半导体装置，其特征在于，
具有薄膜晶体管，所述薄膜晶体管将在基板上形成的多晶硅膜作为有源层而备置，
所述多晶硅膜，形成于第1栅极绝缘层和所述第2栅极绝缘层的层间，
所述薄膜晶体管，具有：第1薄膜晶体管部，其具有位于所述多晶硅膜的漏极侧的第1沟道区域以及隔着所述第1栅极绝缘层而与该第1沟道区域相面对的第1前部栅极电极；第2薄膜晶体管部，其具有在所述多晶硅膜中在源极侧通过杂质导入区域而与所述第1沟道区域邻接的第2沟道区域，以及隔着所述第1栅极绝缘层而与该第2沟道区域相面对的第2前部栅极电极，
所述第1薄膜晶体管部和所述第2薄膜晶体管部，导电类型相同且串联连接，并且所述第1前部栅极电极和所述第2前部栅极电极电连接，
在隔着所述第2栅极绝缘层而与所述第2沟道区域相面对的区域中形成被施加了源极电位的源极侧后部栅极电极。
2.根据权利要求1所述的半导体装置，其特征在于，
所述源极侧后部栅极电极，按照以规定尺寸避开与所述第2沟道区域的漏极侧端部相重叠的区域的方式形成。
3.根据权利要求1所述的半导体装置，其特征在于，
在隔着所述第2栅极绝缘层而与所述第1沟道区域相面对的区域，形成与所述第1前部栅极电极电连接的漏极侧后部栅极电极。
4.根据权利要求3所述的半导体装置，其特征在于，
所述漏极侧后部栅极电极，按照以规定尺寸避开与所述第1沟道区域的漏极侧端部相重叠的区域的方式形成。
5.根据权利要求1～4中任一项所述的半导体装置，其特征在于，
在所述基板上顺次层积所述第2栅极绝缘层、所述多晶硅膜和所述第1栅极绝缘层。
6.根据权利要求1～4中任一项所述的半导体装置，其特征在于，
在所述基板上顺次层积所述第1栅极绝缘层、所述多晶硅膜和所述第2栅极绝缘层。
7.一种电光学装置，备有权利要求1～6中任一项所述的半导体装置，其特征在于，
所述半导体装置是形成有多个像素的元件基板。
CN2007101964574A 2006-12-05 2007-12-05 半导体装置和电光学装置 Active CN101197380B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-327889 2006-12-05
JP2006327889 2006-12-05
JP2006327889A JP5088661B2 (ja) 2006-12-05 2006-12-05 半導体装置および電気光学装置

Publications (2)

Publication Number Publication Date
CN101197380A CN101197380A (zh) 2008-06-11
CN101197380B true CN101197380B (zh) 2011-01-12

Family

ID=39474671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101964574A Active CN101197380B (zh) 2006-12-05 2007-12-05 半导体装置和电光学装置

Country Status (3)

Country Link
US (1) US7626205B2 (zh)
JP (1) JP5088661B2 (zh)
CN (1) CN101197380B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103688358A (zh) * 2011-07-15 2014-03-26 万佳雷射有限公司 用于将薄膜器件划分成单独的单元的方法及设备

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4548408B2 (ja) * 2006-11-29 2010-09-22 セイコーエプソン株式会社 半導体装置の製造方法
JP4725608B2 (ja) * 2008-07-03 2011-07-13 ソニー株式会社 比較器、比較器の校正方法、固体撮像素子、およびカメラシステム
US7772620B2 (en) * 2008-07-25 2010-08-10 Suvolta, Inc. Junction field effect transistor using a silicon on insulator architecture
KR101482162B1 (ko) * 2008-08-26 2015-01-15 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 제조방법
US7786481B2 (en) 2008-08-26 2010-08-31 Lg Display Co., Ltd. Organic light emitting diode display and fabricating method thereof
KR101799601B1 (ko) * 2008-10-16 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치
KR101943589B1 (ko) * 2008-11-12 2019-01-30 삼성디스플레이 주식회사 표시 장치
KR20100060652A (ko) * 2008-11-28 2010-06-07 주식회사 동부하이텍 반도체 소자의 제조 방법
JP5494115B2 (ja) * 2010-03-29 2014-05-14 ソニー株式会社 表示装置及び電子機器
WO2012015393A1 (en) * 2010-07-27 2012-02-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor with counter-electrode connection amalgamated with the source/drain contact
KR101926356B1 (ko) * 2011-12-06 2018-12-07 삼성전자주식회사 백-바이어스 영역을 갖는 반도체 소자
US20130207102A1 (en) * 2012-02-15 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102035302B1 (ko) * 2013-04-25 2019-10-23 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 회로
JP6410496B2 (ja) * 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
TWI688102B (zh) * 2013-10-10 2020-03-11 日商半導體能源研究所股份有限公司 半導體裝置
CN105633101A (zh) 2016-04-01 2016-06-01 京东方科技集团股份有限公司 Tft阵列基板及其制造方法、显示装置
KR102548131B1 (ko) * 2018-12-18 2023-06-27 엘지디스플레이 주식회사 박막 트랜지스터 및 디스플레이 패널
CN110600488A (zh) * 2019-10-12 2019-12-20 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其驱动方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9000736A (nl) * 1990-03-28 1991-10-16 Imec Inter Uni Micro Electr Circuitelement met eliminatie van kink-effect.
JP3370263B2 (ja) * 1997-12-16 2003-01-27 日本電信電話株式会社 絶縁ゲート型トランジスタ
JP3702096B2 (ja) * 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP2006237624A (ja) * 1998-06-12 2006-09-07 Semiconductor Energy Lab Co Ltd 半導体装置及びインバータ回路
JP3456913B2 (ja) * 1998-12-25 2003-10-14 株式会社東芝 半導体装置
JP4552239B2 (ja) * 1999-05-12 2010-09-29 ソニー株式会社 表示用薄膜半導体素子及び表示装置
JP3501793B2 (ja) * 2001-05-16 2004-03-02 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタ及びその製造方法
KR101250790B1 (ko) * 2006-06-30 2013-04-04 엘지디스플레이 주식회사 액정표시장치의 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平11-121751A 1999.04.30

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103688358A (zh) * 2011-07-15 2014-03-26 万佳雷射有限公司 用于将薄膜器件划分成单独的单元的方法及设备
CN103688358B (zh) * 2011-07-15 2017-07-04 万佳雷射有限公司 用于将薄膜器件划分成单独的单元的方法及设备

Also Published As

Publication number Publication date
JP5088661B2 (ja) 2012-12-05
US7626205B2 (en) 2009-12-01
JP2008141091A (ja) 2008-06-19
CN101197380A (zh) 2008-06-11
US20080128705A1 (en) 2008-06-05

Similar Documents

Publication Publication Date Title
CN101197380B (zh) 半导体装置和电光学装置
KR101176540B1 (ko) 다결정 실리콘 ｔｆｔ 및 이를 적용한 유기발광디스플레이
CN101192615B (zh) 半导体装置的制造方法
US7365495B2 (en) Flat panel display
US8711074B2 (en) Flat panel display
US20030111966A1 (en) Image display apparatus
US11837665B2 (en) Thin film transistor and manufacturing method thereof and electronic device
CN102473737A (zh) 发光显示装置及其制造方法
KR100458710B1 (ko) Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법
WO2021073253A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN106505071B (zh) 薄膜晶体管阵列基板及其制作方法
US7274036B2 (en) Gate shorted to body thin film transistor, manufacturing method thereof, and display including the same
KR20030037876A (ko) Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법
KR102517126B1 (ko) 표시 장치
JP2010160200A (ja) 表示装置及びその駆動方法
JP2008135605A (ja) 半導体装置および電気光学装置
JP2009064861A (ja) 半導体装置、半導体装置の製造方法および電気光学装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190201

Address after: Tokyo, Japan, Japan

Patentee after: EL Technology Fusion Co., Ltd.

Address before: Tokyo, Japan

Patentee before: Seiko Epson Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220421

Address after: 05-15, bayeliba Plaza, 60 bayeliba Road, Singapore

Patentee after: Element capital commercial Co.

Address before: Tokyo, Japan

Patentee before: El technology integration Co.,Ltd.

TR01 Transfer of patent right