KR101179711B1 - Method for Forming Graphene Coating Layer and Method for Manufacturing Semiconductor Device Comprising the Method - Google Patents

Method for Forming Graphene Coating Layer and Method for Manufacturing Semiconductor Device Comprising the Method Download PDF

Info

Publication number
KR101179711B1
KR101179711B1 KR1020100034868A KR20100034868A KR101179711B1 KR 101179711 B1 KR101179711 B1 KR 101179711B1 KR 1020100034868 A KR1020100034868 A KR 1020100034868A KR 20100034868 A KR20100034868 A KR 20100034868A KR 101179711 B1 KR101179711 B1 KR 101179711B1
Authority
KR
South Korea
Prior art keywords
graphene
coating layer
parts
graphene coating
weight
Prior art date
Application number
KR1020100034868A
Other languages
Korean (ko)
Other versions
KR20110115389A (en
Inventor
정재창
Original Assignee
(주)로엔케이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)로엔케이 filed Critical (주)로엔케이
Priority to KR1020100034868A priority Critical patent/KR101179711B1/en
Publication of KR20110115389A publication Critical patent/KR20110115389A/en
Application granted granted Critical
Publication of KR101179711B1 publication Critical patent/KR101179711B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Abstract

본 발명은 전도도가 높은 그라핀 코팅 방법 및 상기 방법을 포함하는 반도체 소자의 제조 방법에 관한 것으로, 그라핀 옥사이드 용액을 초순수에 희석하여 기재 위에 도포하는 단계; 상기 도포된 그라핀 옥사이드 용액을 수소 가스 플라즈마 처리하여 환원하는 단계; 및 상기 환원된 그라핀 옥사이드 용액을 베이크하여 그라핀 코팅층을 형성하는 단계를 포함하는 그라핀 코팅층 형성 방법과 상기 방법을 도입한 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a graphene coating method having a high conductivity and a method of manufacturing a semiconductor device including the method, the method comprising: diluting a graphene oxide solution in ultrapure water and applying it onto a substrate; Reducing the applied graphene oxide solution by hydrogen gas plasma treatment; And forming a graphene coating layer by baking the reduced graphene oxide solution and a method of manufacturing a semiconductor device incorporating the method.

Description

그라핀 코팅층 형성 방법 및 상기 방법을 포함하는 반도체 소자의 제조 방법{Method for Forming Graphene Coating Layer and Method for Manufacturing Semiconductor Device Comprising the Method}A method for forming a graphene coating layer and a method of manufacturing a semiconductor device including the method {Method for Forming Graphene Coating Layer and Method for Manufacturing Semiconductor Device Comprising the Method}

본 발명은 전도도가 높은 그라핀 코팅층 형성 방법 및 상기 방법을 포함하는 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for forming a graphene coating layer having high conductivity and a method of manufacturing a semiconductor device including the method.

현대 사회의 빠른 산업 성장에 따라, 가스켓팅(gasketing), 자동차 용품, 휴대용 전자 장비, 가전 제품 및 개인용 PC 등과 같은 다양한 제품에 적용할 수 있는 고집적의 고성능 반도체 소자에 대한 수요가 증가하고 있다.With the rapid industrial growth of the modern society, there is an increasing demand for high performance, high density semiconductor devices that can be applied to a variety of products such as gasketing, automotive products, portable electronic equipment, home appliances and personal PCs.

반도체 소자는 실리콘 웨이퍼 등의 기재 위에 빛에 반응하는 감광제를 코팅한 다음, 회로도가 그려진 필름을 덧씌우고 자외선 등의 광원을 이용하여 노광한 후, 광원이 닿은 실리콘 웨이퍼 부분을 습식/건식 식각하는 과정을 반복 실시하여 제조한다.The semiconductor device is a process of coating a photoresist that reacts to light on a substrate such as a silicon wafer, overlaying a film on which a circuit diagram is drawn, exposing it using a light source such as ultraviolet light, and then wet / dry etching a portion of the silicon wafer to which the light source has touched. It is repeated to prepare.

최근 선폭 두께가 0.1㎛(미크론) 이하로 축소된 반도체 소자를 제조하기 위하여, 인장 강도, 내마모성, 열경화성 및 열가소성 등과 더불어, 뛰어난 전기 전도성 및 열 전도성을 가지는 복합 나노 물질 개발에 대한 많은 연구가 보고되고 있다.Recently, in order to fabricate a semiconductor device having a line width reduced to 0.1 μm (micron) or less, many studies on the development of a composite nanomaterial having excellent electrical conductivity and thermal conductivity as well as tensile strength, abrasion resistance, thermosetting, and thermoplastic have been reported. have.

현재 알려진 복합 나노 물질로는 1991년 일본 NEC 연구소의 이지마 스미오 박사가 처음 발견한 탄소나노튜브(Carbon Nano Tube, CNT)가 있다. 탄소나노튜브는 탄소 원자가 서로 벌집 형태로 결합하여 원통형을 이루고 있는 물질로서, 강철보다 10만 배 이상 높은 강도를 가진다. 탄소나노튜브는 실리콘 웨이퍼와 마찬가지로 주변 환경 조건에 따라 도체나 반도체로 변형이 용이할 뿐만 아니라, 전기 전도도가 우수하고, 길이가 증가해도 전기 저항값이 일정하며, 열전도율 또한 높아 내부 발열을 쉽게 방출해낼 수 있다. 특히, 탄소나노튜브는 자체 발광성에 의해 LCD 패널처럼 따로 백라이트를 장착할 필요가 없기 때문에 반도체 소자에 도입하는 경우 지금보다 약 만 배 이상 집적도가 높은 CPU나 메모리용 반도체 소자를 제조할 수 있다.Currently known composite nanomaterials include the Carbon Nano Tube (CNT), first discovered in 1991 by Dr. Sumio Ijima of the Japan NEC Research Institute. Carbon nanotubes are materials in which the carbon atoms are bonded to each other in a honeycomb shape to form a cylinder, and have a strength that is 100,000 times higher than that of steel. Like silicon wafers, carbon nanotubes can be easily transformed into conductors or semiconductors according to the surrounding environmental conditions, and have excellent electrical conductivity, constant electrical resistance even with increasing length, and high thermal conductivity to easily emit internal heat generation. Can be. In particular, since carbon nanotubes do not need to be separately equipped with backlights such as LCD panels due to their self-luminous properties, when they are introduced into semiconductor devices, they can manufacture semiconductor devices for CPU or memory that are about 10 million times higher than they are now.

하지만, 종래 반도체 소자의 경우 실리콘 웨이퍼에 회로 필름을 붙여 제조하기 때문에 제조 공정이 간단한 반면, 탄소나노튜브는 이미 형성되어 있는 가느다란 선을 일정한 모양으로 배열해야 하기 때문에 지금까지 사용된 반도체 소자 제조용 프로세스나, 장치 등을 적용할 수 없다. 예컨대, 단일 탄소나노튜브를 제조하기 위해서는 반응 가스 분위기하에서 금속 촉매를 첨가하여 반응시키기 때문에 생산 단가가 높다. 아울러, 탄소나노튜브는 적절한 크기로 조절하는 것이 매우 어렵고, 금속 특성을 향상시키기 위하여 탄소나노튜브를 분리할 때 분리/정제가 어려워 최종 생성물이 오염되기 쉽다는 단점이 있다.However, in the case of the conventional semiconductor device, since the manufacturing process is simple because the circuit film is attached to the silicon wafer, the manufacturing process for the semiconductor device used up to now is required because carbon nanotubes have to arrange the thin lines already formed in a certain shape. B, devices, etc. cannot be applied. For example, in order to manufacture a single carbon nanotube, the production cost is high because a metal catalyst is added and reacted under a reaction gas atmosphere. In addition, it is very difficult to control the carbon nanotubes to an appropriate size, and the carbon nanotubes are difficult to separate / purify when the carbon nanotubes are separated in order to improve metal properties.

이에, 다양한 분야에 채용할 수 있도록 우수한 화학적, 기계적 물성을 가지면서, 간단한 방법으로 제조할 수 있는 새로운 복합 나노 물질의 개발이 절대적으로 시급한 실정이다.Therefore, it is absolutely urgent to develop a new composite nanomaterial that can be manufactured by a simple method while having excellent chemical and mechanical properties to be employed in various fields.

그 대안으로 2004년 영국 맨체스터 대학(Manchester University)의 안드레 제임(Andre Geim) 연구 그룹은 흑연(graphite)으로부터 그라핀을 제조하는 방법을 소개하였으며, 이후 그라핀은 복합 나노 물질 분야에서 가장 많은 관심의 대상이 되고 있다. As an alternative, in 2004, the Andre Geim research group at the University of Manchester, UK, introduced a method for producing graphene from graphite, which has since been the most interesting area for composite nanomaterials. It becomes a target.

그라핀은 흑연으로부터 6각형 벌집 모양으로 이루어진 2차원 적층 탄소 시트를 한층 또는 수 층 두께로 분리해 낸 구조물이다. 상기 시트 두께는 대략 탄소 원자 한 개에 불과한 0.3nm인 것으로 보고되고 있다. Graphene is a structure that separates a two-dimensional laminated carbon sheet made of hexagonal honeycomb from graphite into one or several layers thick. The sheet thickness is reported to be about 0.3 nm with only about one carbon atom.

상기 그라핀은 주어진 두께의 시트의 결정 방향성에 따라서 전기적 특성 변화가 가능하다. 따라서, 사용자가 원하는 방향으로 전기적 특성을 발현시켜 소자를 쉽게 디자인할 수 있다는 장점이 있다. 그라핀 내에서의 전자 이동속도는 약 20,000~50,000 cm2/Vs로 구리보다 100배 빠르며, 그라핀의 내열성 및 강도는 탄소나노튜브와 유사하다.The graphene is capable of changing electrical properties depending on the crystal orientation of a sheet of a given thickness. Therefore, there is an advantage that the user can easily design the device by expressing the electrical properties in the desired direction. The electron transfer speed in graphene is about 20,000-50,000 cm 2 / Vs, which is 100 times faster than copper, and the heat resistance and strength of graphene are similar to those of carbon nanotubes.

따라서 그라핀을 반도체 소자의 채널 또는 금속 배선 제조 공정에 도입하는 경우, 응답 속도가 빠르고 전기 소모량 및 저항이 감소하여 효율성이 개선된 반도체 소자를 제조할 수 있다.Therefore, when graphene is introduced into a channel or a metal wiring manufacturing process of a semiconductor device, a semiconductor device having improved efficiency may be manufactured by improving response speed and reducing electric consumption and resistance.

하지만, 상기 그라핀은 탄소나노튜브와 마찬가지로 생산 비용이 높을 뿐만 아니라, 넓은 면적의 고순도 시트로 제조하기가 매우 어렵다는 단점이 있다.However, the graphene has a high production cost as well as carbon nanotubes, there is a disadvantage that it is very difficult to manufacture a high-purity sheet of a large area.

특허문헌 1에는 니켈 및 구리와 같은 메탈 단결정 또는 실리콘 단결정 위에 화학기상증착(CVD)법으로 카본을 증착하여 그라핀층을 형성하는 방법이 알려져 있다. 하지만, 이 방법의 경우 그라핀층이 특정 결정판 위에서만 성장하기 때문에 그 적용 범위가 한정되어 넓은 면적의 그라핀층을 형성하는 것이 매우 어렵다. 더욱이, 그라핀 특성을 확보하기 위하여 그라핀층 두께를 1nm 이하로 제조하는 경우, 전자 이동 채널의 면적이 작아 충분한 전자 이동 속도 및 전자 이동 양을 확보하기 어렵다.Patent Literature 1 discloses a method of forming a graphene layer by depositing carbon on a metal single crystal or a silicon single crystal such as nickel and copper by chemical vapor deposition (CVD). However, in this method, since the graphene layer grows only on a specific crystal plate, its application range is limited and it is very difficult to form a graphene layer having a large area. Furthermore, when the graphene layer thickness is manufactured to 1 nm or less in order to secure the graphene characteristics, it is difficult to secure a sufficient electron transfer speed and an electron transfer amount because the area of the electron transfer channel is small.

특허문헌 2 및 3에는 메탈 단결정(1) 등의 기재 위에 그라핀층을 성장시켜 그라핀 코팅층을 형성하는 방법이 개시되어 있다. 하지만, 이 방법에서는 그라핀 코팅층(3)과 함께 일정 두께의 비정질 카본층(amorphous carbon)(5)이 성장한다(도 4 참조). 그 결과 최종적으로 얻어진 층은 그라핀층 보다 흑연층에 가까워 그라핀 특성을 나타내지 않는다. 따라서, 지금까지 전자 이동에 적합한 순수한 그라핀 코팅층을 얻는 것은 거의 불가능한 것으로 알려져 있다.Patent Documents 2 and 3 disclose a method of forming a graphene coating layer by growing a graphene layer on a substrate such as a metal single crystal (1). However, in this method, an amorphous carbon layer (amorphous carbon) 5 having a predetermined thickness grows together with the graphene coating layer 3 (see FIG. 4). As a result, the finally obtained layer is closer to the graphite layer than the graphene layer and thus does not exhibit graphene properties. Thus, until now it is known that it is almost impossible to obtain a pure graphene coating layer suitable for electron transfer.

이에, 반도체 소자 제조에 적용할 수 있는 넓은 면적과 균일한 두께를 가지며, 전도도가 높은 그라핀 코팅층을 형성할 수 있는 방법과 이를 이용한 반도체 소자의 제조 방법이 요구된다.Accordingly, there is a need for a method of forming a graphene coating layer having a large area and a uniform thickness and having high conductivity applicable to semiconductor device manufacturing, and a method of manufacturing a semiconductor device using the same.

특허문헌 1: 미국 특허출원 제2010/0051907호Patent Document 1: US Patent Application No. 2010/0051907

Alfonso Reina et al, “Large Area, Few-Layer Graphene Films on Arbitrary Substrates by Chemical Vapor Deposition”: Nano Letters, 2009, 9(1), pp 30-35 Alfonso Reina et al, “Large Area, Few-Layer Graphene Films on Arbitrary Substrates by Chemical Vapor Deposition”: Nano Letters, 2009, 9 (1), pp 30-35 Xuesong Li et al, “Evolution of Graphene Growth on Ni and Cu by Carbon Isotope Labeling”: Nano Lett. 2009, 9(12), pp 4268-4272Xuesong Li et al, “Evolution of Graphene Growth on Ni and Cu by Carbon Isotope Labeling”: Nano Lett. 2009, 9 (12), pp 4268-4272

종래의 문제점들을 해결하기 위하여, 본 발명에서는 고순도의 그라핀 코팅층 형성 방법을 제공하는 것을 목적으로 한다.In order to solve the conventional problems, it is an object of the present invention to provide a high purity graphene coating layer forming method.

또한, 본 발명에서는 상기 그라핀 코팅층 형성 방법을 포함하는 반도체 소자 제조 방법을 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a method for manufacturing a semiconductor device comprising the graphene coating layer forming method.

그라핀Graphene 코팅층 형성 방법 Coating layer formation method

상기 목적을 달성하기 위하여, 본 발명의 그라핀 코팅층 형성 방법은 다음과 같은 단계를 포함한다.In order to achieve the above object, the graphene coating layer forming method of the present invention includes the following steps.

그라핀 옥사이드 용액을 초순수에 희석하여 기재 위에 도포하는 단계;Diluting the graphene oxide solution in ultrapure water and applying it onto a substrate;

상기 도포된 그라핀 옥사이드 용액을 수소 가스 플라즈마 처리하여 환원하는 단계; 및Reducing the applied graphene oxide solution by hydrogen gas plasma treatment; And

상기 환원된 그라핀 옥사이드 용액을 베이크하여 그라핀 코팅층을 형성하는 단계.Baking the reduced graphene oxide solution to form a graphene coating layer.

상기 본 발명의 방법에 사용되는 기재로는 ISO 구조 및 다층 금속 배선 구조를 포함하거나 포함하지 않는 실리콘 웨이퍼 또는 니켈 및 구리 등의 금속판을 이용한다. As the substrate used in the method of the present invention, a silicon wafer or a metal plate such as nickel and copper is used, which includes or does not include an ISO structure and a multilayer metal wiring structure.

또한, 본 발명의 방법에서는 상기 그라핀 옥사이드 용액을 초순수로 희석함으로써 그라핀 옥사이드 용액 중에 용해되어 있던 금속 잔여물이나, 염산 농도를 감소시킬 수 있다. In addition, in the method of the present invention, by diluting the graphene oxide solution with ultrapure water, it is possible to reduce the concentration of metal residue or hydrochloric acid dissolved in the graphene oxide solution. Can be.

이때, 상기 초순수는 그라핀 옥사이드 용액 100중량부에 대하여 500중량부~10,000중량부, 바람직하게 1,000중량부~4,000중량부를 사용하는 것이 바람직하다. 만약, 상기 초순수의 사용량이 500중량부 미만일 경우 그라핀 옥사이드 용액의 농도가 높아 균일한 코팅 효과를 얻기 어렵고, 사용량이 10,000중량부를 초과하는 경우 코팅 두께가 얇게 형성되어 충분한 양의 전자 전달이 어렵게 된다.At this time, the ultrapure water is preferably 500 parts by weight to 10,000 parts by weight, preferably 1,000 parts by weight to 4,000 parts by weight based on 100 parts by weight of the graphene oxide solution. If the amount of ultrapure water is less than 500 parts by weight, it is difficult to obtain a uniform coating effect due to the high concentration of the graphene oxide solution, and when the amount is more than 10,000 parts by weight, the coating thickness is thinly formed, making it difficult to transfer a sufficient amount of electrons. .

상기 그라핀 옥사이드 용액 환원 공정은 상온에서 1mbar~20mbar 압력하에서 수소(H) 플라즈마 가스를 10W~200W 전력으로 약 5초~300초간 주입하여 실시한다. 이때, 플라즈마 처리 전력이 10W 미만인 경우 그라핀의 탄소 결합 사이에 수소가 충분히 침투하지 못하여 환원 반응이 이루어지지 못하고, 플라즈마 처리 전력이 200W를 초과하여도 환원 반응 효과에는 큰 변화가 없어 공정 비용만 증가한다.The graphene oxide solution reduction process is performed by injecting hydrogen (H) plasma gas at about 10 seconds to about 200 seconds at a pressure of 1 mbar to 20 mbar at room temperature for about 5 seconds to 300 seconds. At this time, when the plasma treatment power is less than 10W, hydrogen does not sufficiently penetrate between the carbon bonds of the graphene, and thus the reduction reaction is not performed. Even when the plasma treatment power exceeds 200W, the reduction reaction effect does not change significantly, thus increasing the process cost. do.

상기 그라핀 용액에 대한 베이크 공정은 300℃~400℃ 하에서 5분~50분간 수행된다. The baking process for the graphene solution is carried out for 5 to 50 minutes under 300 ℃ ~ 400 ℃.

또한, 본 발명의 방법에서 상기 그라핀 용액 도포 단계 내지 베이크 공정 단계는 1회~10회 이상 수차례 반복 실시할 수 있다. 이러한 반복 도포 방법에 의해 얻어진 그라핀 코팅층의 총 두께는 1~500nm, 바람직하게 20~100nm인 것이 바람직하다.
In addition, in the method of the present invention, the graphene solution applying step to the baking step may be repeatedly performed one to ten or more times. The total thickness of the graphene coating layer obtained by such a repeat coating method is 1 to 500 nm, preferably 20 to 100 nm.

그라핀Graphene 옥사이드 용액 제조 방법 Oxide Solution Preparation Method

이때, 상기 본 발명의 방법에서 사용되는 상기 그라핀 옥사이드 용액은 특허 출원 제2009-121009호(동일 출원인에 의한 2009년 12월 8일자 특허 출원)에 기재된 그라핀 옥사이드 용액 제조 방법에 의해 제조된 그라핀 옥사이드 용액을 이용하는 것이 바람직하다. 보다 구체적으로 그라핀 옥사이드 용액은 다음과 같은 단계에 의해 제조할 수 있다.At this time, the graphene oxide solution used in the method of the present invention is graphene prepared by the graphene oxide solution preparation method described in Patent Application No. 2009-121009 (December 8, 2009 patent application by the same applicant) Preference is given to using a pin oxide solution. More specifically, the graphene oxide solution may be prepared by the following steps.

(a) 천연흑연을 산화시켜 산화흑연을 제조하는 단계;(a) oxidizing natural graphite to produce graphite oxide;

(b) 진한 황산에 상기 산화흑연, 제1 산화제 및 제2 산화제를 첨가하여 박리된 그라핀 시트 함유 용액을 제조하는 단계;(b) adding the graphite oxide, the first oxidant and the second oxidant to concentrated sulfuric acid to prepare a peeled graphene sheet-containing solution;

(c) 홀을 구비한 멤브레인 컬럼에 상기 그라핀 시트 함유 용액을 투입하고 밀봉하는 단계;(c) injecting and sealing the graphene sheet-containing solution into a membrane column having holes;

(d) 상기 멤브레인 컬럼을 염화수소 수용액에 침지하여 1차 음파 처리를 실시하는 단계; 및(d) immersing the membrane column in an aqueous hydrogen chloride solution to perform a first sonication treatment; And

(e) 상기 멤브레인 컬럼을 초순수에 침지하고 2차 음파 처리를 실시하여 그라핀 옥사이드 수용액을 제조하는 단계.(e) immersing the membrane column in ultrapure water and performing a second sonication to prepare an aqueous graphene oxide solution.

상기 그라핀 수용액 제조 과정에서 (a) 천연흑연을 산화시키는 방법은In the process of preparing the graphene aqueous solution (a) a method of oxidizing natural graphite

천연흑연, 제3 산화제 및 황산을 고온에서 혼합하는 단계; Mixing natural graphite, a third oxidizing agent and sulfuric acid at a high temperature;

상기 혼합물을 증류수로 희석하는 단계; 및 Diluting the mixture with distilled water; And

상기 혼합물로부터 반응 용액을 제거하는 단계를 포함한다.Removing the reaction solution from the mixture.

상기 제3 산화제로는 오산화인(P2O5), 과망간산칼륨(KMnO4) 및 과산화수소수(H2O2) 등으로부터 선택되는 하나 이상의 산화제를 예로 들 수 있으며, 바람직하게는 오산화인(P2O5)을 사용한다. 상기 제3 산화제는 상기 천연흑연 전체 100중량부에 대하여 약 100중량부~150중량부, 바람직하게 100중량부~130중량부로 사용할 수 있다. 만약, 제3 산화제의 함량이 100중량부 미만인 경우 천연흑연의 산화 공정이 원활하게 수행되지 못하고, 제3 산화제의 함량이 150중량부를 초과하는 경우 효과 대비 비용이 증가하는 문제점이 발생한다.Examples of the third oxidizing agent include at least one oxidizing agent selected from phosphorus pentoxide (P 2 O 5 ), potassium permanganate (KMnO 4 ), hydrogen peroxide (H 2 O 2 ), and the like. 2 O 5 ) is used. The third oxidant may be used in an amount of about 100 parts by weight to 150 parts by weight, preferably 100 parts by weight to 130 parts by weight, based on 100 parts by weight of the total natural graphite. If the content of the third oxidant is less than 100 parts by weight, the oxidation process of the natural graphite may not be performed smoothly, and if the content of the third oxidant is more than 150 parts by weight, the cost of the effect increases.

상기 황산은 천연흑연의 산화 효과를 증가시키기 위하여 사용하는 것으로, 상기 천연흑연의 전체 100중량부에 대하여 약 200중량부~600중량부, 바람직하게 약 400중량부를 사용할 수 있다.The sulfuric acid is used to increase the oxidation effect of natural graphite, and may be used in an amount of about 200 to 600 parts by weight, preferably about 400 parts by weight, based on 100 parts by weight of the total graphite.

상기 천연흑연에 대한 산화 공정은 약 80℃~100℃, 바람직하게 약 90℃ 온도에서 수행된다. The oxidation process for the natural graphite is carried out at a temperature of about 80 ℃ to 100 ℃, preferably about 90 ℃.

또한, 상기 (b) 그라핀 시트 함유 용액을 제조하는 방법은 상기 산화흑연을 진한 황산에 첨가하여 제1 혼합물을 형성하는 단계; In addition, (b) the method for producing a graphene sheet-containing solution comprising the steps of adding the graphite oxide to concentrated sulfuric acid to form a first mixture;

상기 제1 혼합물을 저온에서 교반하면서 제1 산화제를 첨가하여 제2 혼합물을 형성하는 단계; 및Adding a first oxidant while stirring the first mixture at low temperature to form a second mixture; And

상기 제2 혼합물을 고온에서 교반하면서 제2 산화제를 첨가하여 제3 혼합물을 형성하는 단계를 포함한다.Adding a second oxidant while stirring the second mixture at high temperature to form a third mixture.

상기 제1 및 제2 산화제는 산화흑연 막 사이에 침투하여 그라핀 시트를 분리시키는 역할을 수행하는 물질로서, 구체적으로 상기 제1 및 제2 산화제는 각각 독립적으로 오산화인, 과망간산칼륨 및 과산화수소수 용액으로부터 선택되는 하나 이상의 산화제를 예로 들 수 있다. 보다 구체적으로, 상기 제1 산화제는 과망간산칼륨이고, 제2 산화제는 과산화수소수 용액을 이용한다. 또한, 상기 제1 산화제는 산화흑연 전체 100중량부에 대하여 300중량부~400중량부의 비율, 바람직하게 약 330중량부의 비율로 사용할 수 있고, 상기 제2 산화제는 산화흑연 전체 100중량부에 대하여 3,000중량부~3,500중량부의 비율, 바람직하게 약 3,300중량부의 비율로 사용할 수 있다. 만약, 제1 산화제의 함량이 300중량부 미만이거나, 제2 산화제의 함량이 3,000중량부 미만인 경우, 산화흑연으로부터 그라핀 시트 분리 공정이 원활하게 수행되지 못한다. 또한, 제1 산화제의 함량이 400중량부를 초과하거나, 제2 산화제의 함량이 3,500중량부를 초과하는 경우 효과 대비 생산 비용이 증가한다.The first and second oxidant penetrates between the graphite oxide film and serves to separate the graphene sheet. Specifically, the first and second oxidants are independently pentoxide, potassium permanganate and hydrogen peroxide solution. One or more oxidants selected from may be mentioned. More specifically, the first oxidant is potassium permanganate, and the second oxidant uses a hydrogen peroxide solution. The first oxidizing agent may be used in a proportion of 300 parts by weight to 400 parts by weight, preferably about 330 parts by weight, based on 100 parts by weight of total graphite oxide, and the second oxidant may be used in an amount of 3,000 parts by weight of 100 parts by weight of total graphite oxide. It can be used in a ratio of 3 parts by weight to 3,500 parts by weight, preferably about 3,300 parts by weight. If the content of the first oxidant is less than 300 parts by weight or the content of the second oxidant is less than 3,000 parts by weight, the graphene sheet separation process from graphite oxide may not be performed smoothly. In addition, when the content of the first oxidant exceeds 400 parts by weight, or the content of the second oxidant exceeds 3,500 parts by weight, the production cost compared to the effect increases.

또한, 상기 제2 혼합물 형성 공정은 저온, 바람직하게 0℃에서 수행되고, 상기 제3 혼합물 형성 공정은 고온, 바람직하게 50℃에서 수행된다.Further, the second mixture forming process is performed at low temperature, preferably 0 ° C., and the third mixture forming process is performed at high temperature, preferably 50 ° C.

또한, 상기 (c) 단계에서 사용되는 멤브레인 컬럼은 그라핀 용액을 제조할 때 생성되는 여러 가지 부산물들을 수용액으로부터 분리하기 위한 장치로서, 친수성 컬럼인 것이 바람직하다. 상기 멤브레인에 구비된 홀의 크기는 10nm~10,000nm, 더욱 바람직하게는 100nm~500nm, 더욱 바람직하게는 200nm인 것이 바람직하다. 만약, 멤브레인 홀 크기가 10nm 미만인 경우 부산물들이 홀 입구를 막아 분리가 어렵고, 홀 크기가 10.000nm를 초과하는 경우 부산물들과 함께 그라핀 시트 용액이 멤브레인으로부터 외부로 누출되는 문제가 있다.In addition, the membrane column used in the step (c) is a device for separating the various by-products produced when preparing the graphene solution from the aqueous solution, preferably a hydrophilic column. The size of the hole provided in the membrane is preferably 10 nm to 10,000 nm, more preferably 100 nm to 500 nm, and more preferably 200 nm. If the membrane hole size is less than 10 nm, by-products block the hole inlet and are difficult to separate, and when the hole size exceeds 10.000 nm, the graphene sheet solution together with the by-products leaks from the membrane to the outside.

이때, 상기 멤브레인 컬럼은 양쪽을 밀봉하여 염화수소 수용액에 침지되었을 때 그라핀 함유 용액이 멤브레인 컬럼 외부로 누출되지 못하도록 한다.At this time, the membrane column is sealed on both sides to prevent the graphene-containing solution from leaking out of the membrane column when immersed in an aqueous hydrogen chloride solution.

상기 (d) 단계의 1차 음파 처리 공정은 이온 부산물의 제거 속도를 향상시키기 위하여 수행되는 공정으로서, 멤브레인 컬럼을 염화수소 수용액에 침지한 다음 1차 음파 처리 공정을 실시함으로써 산화흑연으로부터 그라핀 시트를 박리할 때 발생하는 메탈 이온과 같은 부산물들이 그라핀 시트와 재결합되는 것을 약화시킬 수 있다. 상기 1차 음파 처리 공정은 상온에서 수차례, 바람직하게 1~5회 반복 실시한다.The first sonication process of step (d) is a process performed to improve the removal rate of the ionic by-products, by immersing the membrane column in an aqueous solution of hydrogen chloride, and then performing the first sonication process to obtain the graphene sheet from the graphite oxide. By-products such as metal ions generated when peeling can weaken the recombination with the graphene sheet. The primary sound wave treatment step is repeated several times at room temperature, preferably 1 to 5 times.

이때, 상기 염화 수용액의 농도는 약 0.5wt% 이상이 바람직하며, 보다 바람직하게는 0.5~20wt%, 더욱 바람직하게 2~7wt%이다. 만약, 염화수소 수용액의 농도가 약 0.5wt% 이하인 경우 부산물 결합 방지 효과가 미비하고, 염화수소 수용액 농도가 너무 높은 경우 멤브레인 컬럼이 손상된다.At this time, the concentration of the aqueous chloride solution is preferably about 0.5wt% or more, more preferably 0.5-20wt%, still more preferably 2-7wt%. If the concentration of the aqueous solution of hydrogen chloride is less than about 0.5wt%, the by-product binding prevention effect is insufficient, and if the concentration of the aqueous solution of hydrogen chloride is too high, the membrane column is damaged.

또한, 상기 (e) 단계의 2차 음파 처리 공정을 수행하는 동안 그라핀 시트 함유 용액에 함유되어 있던 부산물 등이 멤브레인 컬럼에 구비된 홀을 통하여 초순수로 확산되기 때문에 멤브레인 내부에서 불순물의 농도가 낮아진다. 상기 2차 음파 처리 공정은 상온에서 수차례, 바람직하게는 1~5회 반복 실시한다.
In addition, since the by-products contained in the graphene sheet-containing solution are diffused into the ultrapure water through the holes provided in the membrane column during the second sonication process of step (e), the concentration of impurities in the membrane is lowered. . The secondary sound wave treatment step is repeated several times at room temperature, preferably 1 to 5 times.

반도체 소자의 제조 방법Manufacturing Method of Semiconductor Device

또한, 본 발명에서는 상기 그라핀 코팅층 형성 방법을 도입한 반도체 소자의 제조 방법을 제공한다. 이때, 본 발명의 그라핀 코팅층 형성 방법을 포함하는 반도체 소자의 제조 방법은 특별히 어느 하나의 방법으로 한정되지 않고, 일반적인 반도체 소자의 제조 방법을 적절히 선택하여 추가로 적용할 수 있다. 본 발명의 그라핀 코팅층 형성 방법을 도입한 반도체 소자의 제조 방법의 이해를 돕기 위하여, 도 1에 반도체 소자의 소자분리산화막을 형성하는 방법을 예를 들어 설명하고자 한다.In addition, the present invention provides a method for manufacturing a semiconductor device in which the graphene coating layer forming method is introduced. At this time, the manufacturing method of the semiconductor device including the graphene coating layer formation method of this invention is not specifically limited to any one method, The manufacturing method of a general semiconductor device can be further selected suitably, and can be applied further. In order to help understand the method for manufacturing a semiconductor device incorporating the graphene coating layer forming method of the present invention, a method of forming a device isolation oxide film of the semiconductor device in FIG. 1 will be described as an example.

본 발명의 반도체 소자의 제조 방법은The manufacturing method of the semiconductor element of this invention is

기재(21) 위에 본 발명의 그라핀 코팅층 형성 방법을 이용하여 다층의 그라핀 코팅층(23)을 형성하는 단계;Forming a multilayer graphene coating layer 23 on the substrate 21 using the graphene coating layer forming method of the present invention;

상기 다층의 그라핀 코팅층(23) 위에 절연막(25)을 증착하는 단계;Depositing an insulating film 25 on the multilayer graphene coating layer 23;

상기 절연막(25) 위에 반사방지막(27) 및 감광막(29)을 형성하는 단계;Forming an anti-reflection film 27 and a photosensitive film 29 on the insulating film 25;

상기 감광막(29)을 패터닝하여 감광막 패턴(29-1)을 형성하는 단계;Patterning the photoresist layer (29) to form a photoresist pattern (29-1);

상기 감광막 패턴(29-1)을 식각 마스크막으로 이용하여 상기 반사방지막(27) 및 절연막(25)을 식각하여 반사방지막 패턴(27-1) 및 절연막 패턴(25-1)을 형성하는 단계; 및 Etching the anti-reflection film 27 and the insulating film 25 by using the photoresist pattern 29-1 as an etching mask film to form an anti-reflection film pattern 27-1 and an insulating film pattern 25-1; And

상기 절연막 패턴(25-1)을 식각 마스크로 이용하여 상기 그라핀 코팅층(23)을 식각하여 그라핀 패턴(23-1)을 형성하는 단계를 포함한다.Etching the graphene coating layer 23 by using the insulating layer pattern 25-1 as an etching mask to form a graphene pattern 23-1.

상기 방법에서 반도체 기재는 ISO 구조 및 다층 금속 배선 구조를 포함하거나 포함하지 않는 실리콘 웨이퍼 또는 니켈 및 구리 등의 금속판을 이용할 수 있다. 예컨대, 본 발명의 방법을 소자분리산화막 형성 방법에 도입하는 경우 상기 기재는 실리콘 웨이퍼가 바람직하며, 본 발명의 방법을 금속 배선을 형성하는 방법에 도입하는 경우 상기 기재는 다층 금속 배선 구조를 포함하는 실리콘 웨이퍼가 바람직하다.In the above method, the semiconductor substrate may use a silicon wafer or a metal plate such as nickel and copper, which may or may not include an ISO structure and a multilayer metal wiring structure. For example, when the method of the present invention is introduced into a device isolation oxide film forming method, the substrate is preferably a silicon wafer, and when the method of the present invention is introduced into a method of forming metal wiring, the substrate includes a multilayer metal wiring structure. Silicon wafers are preferred.

또한, 본 발명의 반도체 소자의 제조 방법에서는 상기 그라핀 코팅층 형성 방법을 이용하여 다층의 그라핀 코팅층을 형성하는 단계를 수차례 반복하여 실시할 수 있다. In addition, in the method of manufacturing a semiconductor device of the present invention, the step of forming a multilayer graphene coating layer using the graphene coating layer forming method may be repeated several times.

전술한 바와 같이, 본 발명에서는 본 발명의 코팅층 형성 방법을 제공함으로써 넓은 면적과 균일한 두께를 가지며 일정한 전자 이동 속도가 확보된 그라핀층을 형성할 수 있으며, 이러한 방법을 도입한 반도체 소자의 제조 방법에 따라서 높은 전도도를 가지는 고집적의 반도체 소자를 제조할 수 있다.As described above, in the present invention, by providing the coating layer forming method of the present invention, it is possible to form a graphene layer having a large area and a uniform thickness and securing a constant electron transfer speed, and a method of manufacturing a semiconductor device incorporating such a method. As a result, a highly integrated semiconductor device having high conductivity can be manufactured.

도 1은 본 발명의 구현예에 따른 그라핀 코팅층 형성 방법을 도시한 공정 개략도이다.
도 2는 상기 도 1의 방법에서 그라핀 코팅층 형성 단계를 도시한 공정 개략도이다.
도 3은 본 발명의 그라핀 코팅층 형성 방법을 도입한 반도체 소자의 제조 방법에 의해 얻어진 소자분리산화막에 대한 전자현미경(SEM) 사진이다.
도 4는 종래 화학기상증착 방법을 이용한 그라핀 코팅층 형성 방법을 도시한 공정 개략도이다.
1 is a process schematic diagram illustrating a method for forming a graphene coating layer according to an embodiment of the present invention.
FIG. 2 is a process schematic diagram illustrating a graphene coating layer forming step in the method of FIG. 1.
Figure 3 is an electron micrograph (SEM) of the device isolation oxide film obtained by the method for manufacturing a semiconductor device incorporating the graphene coating layer forming method of the present invention.
Figure 4 is a process schematic diagram showing a graphene coating layer forming method using a conventional chemical vapor deposition method.

본 발명의 반도체 소자의 제조 방법을 도 1 및 2를 참조하여 보다 구체적으로 설명하면 다음과 같다.Hereinafter, a method of manufacturing a semiconductor device of the present invention will be described in detail with reference to FIGS. 1 and 2.

먼저, 실리콘 웨이퍼로 이루어진 기재(21) 상부에 본 발명의 그라핀 코팅 방법을 이용하여 그라핀 코팅층(23)을 형성한다.First, the graphene coating layer 23 is formed on the substrate 21 made of a silicon wafer by using the graphene coating method of the present invention.

이때, 상기 그라핀 코팅층은 그라핀 옥사이드 용액을 초순수에 희석시켜 기재(11) 위에 도포하고, 수소(H) 플라즈마 가스를 1mbar~20mbar 압력하에서 10W~200W 전력으로 약 5초~300초간 처리하여 그라핀 옥사이드 용액을 환원시킨 다음, 베이크하여 형성한다. 이때, 그라핀 옥사이드 용액 도포 공정 내지 베이크 공정은 수차례, 예를 들면 약 1회~약 10회 반복 실시할 수 있다. 보다 구체적으로 약 10nm 두께의 그라핀 코팅층 형성 과정을 5회 반복 실시하여 총 두께 50nm의 그라핀 코팅층(11-1. 11-2, 11-3, 11-4, 11-5)을 형성하는 것이 바람직하다(도 2 참조). At this time, the graphene coating layer is applied to the substrate 11 by diluting the graphene oxide solution in ultrapure water, and treated with hydrogen (H) plasma gas for about 5 seconds to 300 seconds at a power of 10W to 200W under a pressure of 1mbar to 20mbar. The pin oxide solution is reduced and then baked to form. At this time, the graphene oxide solution coating step to the baking step can be repeatedly performed several times, for example, about once to about 10 times. More specifically, by repeatedly performing the graphene coating layer forming process of about 10 nm five times to form a graphene coating layer (11-1. 11-2, 11-3, 11-4, 11-5) having a total thickness of 50 nm. Preferred (see FIG. 2).

전술한 바와 같이 본 발명의 방법에 의해 적층된 그라핀 코팅층은 넓은 면적과 균일한 두께를 가짐으로써, 일정한 전자 이동 속도를 확보할 수 있다.As described above, the graphene coating layer laminated by the method of the present invention has a large area and a uniform thickness, thereby ensuring a constant electron transfer speed.

이어서, 상기 그라핀층(23) 상부에 절연막(25)을 증착한다. Subsequently, an insulating film 25 is deposited on the graphene layer 23.

상기 절연막은 실리콘 산화막, 실리콘 질화막 및 실리콘 산화질화막으로 이루어진 군으로부터 선택된 하나 이상의 절연막을 들 수 있으며, 바람직하게 실리콘 산화질화막을 이용한다. 또한, 상기 절연막의 두께는 상기 그라핀층 두께 총 100에 대하여 5~1,000 두께 비로 증착한다.The insulating film may include at least one insulating film selected from the group consisting of a silicon oxide film, a silicon nitride film, and a silicon oxynitride film, and a silicon oxynitride film is preferably used. In addition, the thickness of the insulating film is deposited at a thickness ratio of 5 to 1,000 with respect to the total thickness of the graphene layer 100.

상기 절연막(25) 상부에 반사방지막(27) 및 감광막(29)을 순차적으로 형성한다.The anti-reflection film 27 and the photosensitive film 29 are sequentially formed on the insulating film 25.

상기 반사방지막 및 감광막은 일반적인 반도체 소자 제조 공정에 사용되는 포지티브형 또는 네거티브형 감광막이면 특별히 제한하지 않는다. 또한, 상기 감광막 패터닝 단계는 건식 리소그라피 또는 이머젼 리소그라피 공정으로 실시한다.The anti-reflection film and the photosensitive film are not particularly limited as long as they are positive or negative photosensitive films used in general semiconductor device manufacturing processes. In addition, the photoresist patterning step is carried out by a dry lithography or an immersion lithography process.

상기 감광막(29) 및 반사방지막(27)에 대한 노광 및 현상/식각 공정을 실시하여 감광막 패턴(29-1) 및 반사방지막 패턴(27-1)으로 이루어진 적층 패턴을 형성한다.The photosensitive film 29 and the anti-reflection film 27 may be exposed and developed / etched to form a stacked pattern including the photoresist pattern 29-1 and the anti-reflection film pattern 27-1.

상기 적층 패턴을 식각 마스크로 이용하여 상기 절연막(25)을 식각하여 절연막 패턴(25-1)을 형성한다.The insulating layer 25 is etched using the stacked pattern as an etching mask to form an insulating layer pattern 25-1.

이때, 상기 절연막 패턴 형성을 위한 식각 공정은 CH2F4 및 C4F8 혼합 식각 가스를 사용하여 실시한다.In this case, the etching process for forming the insulating film pattern is performed using a CH 2 F 4 and C 4 F 8 mixed etching gas.

그 다음, 상기 절연막 패턴을 식각 마스크로 이용하여 상기 기재(21)가 노출될 때까지 그라핀 코팅층(23)을 식각하여 그라핀 패턴(23-1)을 형성한다.Next, the graphene coating layer 23 is etched using the insulating layer pattern as an etching mask until the substrate 21 is exposed to form the graphene pattern 23-1.

이때, 상기 그라핀층 식각 공정은 산소(O2) 식각 가스를 이용하여 폴리 또는 금속층 식각 공정에 주로 사용되는 ICP(Inductively Coupled Plasma) 장비로 20~60℃에서 인-시츄로 수행되는 건식 식각 공정으로 수행되는 것이 바람직하다.In this case, the graphene layer etching process is an inductively coupled plasma (ICP) equipment mainly used in poly or metal layer etching process using oxygen (O 2 ) etching gas as a dry etching process performed in-situ at 20 ~ 60 ℃ It is preferable to carry out.

이어서, 후속 공정으로 상기 그라핀 패턴(23-1)을 포함하는 기재(21) 전면에 화학기상증착법(CVD)을 이용하여 고밀도플라즈마(HDP) 산화막(미도시)을 증착하고, 평탄화함으로써 높은 전도도를 가지는 소자분리산화막(미도시)을 형성할 수 있다.
Subsequently, a high density plasma (HDP) oxide film (not shown) is deposited and planarized on the entire surface of the substrate 21 including the graphene pattern 23-1 using chemical vapor deposition (CVD) in a subsequent process, thereby providing high conductivity. A device isolation oxide film (not shown) may be formed.

[실시예][Example]

제조예 1. Production Example 1 그라핀Graphene 옥사이드 용액 제조 방법 Oxide Solution Preparation Method

800 매쉬의 99% 천연흑연(40g, (주)로엔케이 제조)을 오산화인(P2O5, Aldrich Co.)(40g)이 함유된 진한 황산(SO3 함유)(160g)에 첨가한 후, 약 95℃에서 10시간 반응시켰다. 반응 완료 후에 반응물을 냉각시킨 다음, 증류수를 첨가하여 반응물을 희석시켰다. 반응물을 여과하여 산화흑연(30g)을 얻었다.After adding 800 mesh of 99% natural graphite (40g, manufactured by Roenkei Co., Ltd.) to concentrated sulfuric acid (containing SO 3 ) (160g) containing phosphorus pentoxide (P 2 O 5 , Aldrich Co.) (40g) Was reacted at about 95 ° C for 10 hours. After the reaction was completed, the reaction was cooled, and then distilled water was added to dilute the reaction. The reaction was filtered to give graphite oxide (30 g).

상기 얻어진 산화흑연(30g, Aldrich Co.)을 진한 황산(1000g)에 첨가한 후, 온도를 0℃로 낮추었다. 반응 용액을 교반하면서 과망간칼륨(100g, Aldrich Co.)을 서서히 적가하였다. 적가 완료 후, 반응 용액을 50℃에서 5시간 추가 교반하면서 20% 과산화수소수 용액(1000g)을 서서히 적가하였다. The obtained graphite oxide (30 g, Aldrich Co.) was added to concentrated sulfuric acid (1000 g), and then the temperature was lowered to 0 ° C. Potassium permanganese (100 g, Aldrich Co.) was slowly added dropwise while stirring the reaction solution. After completion of the dropwise addition, 20% hydrogen peroxide solution (1000 g) was slowly added dropwise while the reaction solution was further stirred at 50 ° C for 5 hours.

반응 완료 후, 반응 용액(200g)을 200nm 크기의 홀이 구비된 멤브레인(Sigma-Aldrich Co. 셀루로스 다이알리시스 멤브레인) 안에 투입하고 멤브레인의 양끝을 밀봉하였다. 밀봉된 멤브레인을 5% HCl 수용액(10L)이 담긴 수조에 침지한 후 교반하면서 1차 음파 처리하였다. 상기 수조 속의 HCl 수용액을 3차례 갈아주면서 음파 처리를 반복하였다. 이어서, 수조에 초순수(10L)를 넣고 멤브레인을 재침지한 다음 교반하면서 2차 음파 처리를 실시하였다. 수조 속의 초순수를 약 2차례 갈아주면서 음파 처리를 반복한 후, 멤브레인을 수조로부터 분리하여 멤브레인으로부터 순수한 그라핀 옥사이드 용액을 얻었다.
After completion of the reaction, the reaction solution (200 g) was introduced into a membrane (Sigma-Aldrich Co. cellulose dialissis membrane) equipped with a 200 nm size hole and sealed at both ends of the membrane. The sealed membrane was immersed in a water bath containing 5% aqueous HCl (10 L), and then subjected to primary sonication while stirring. The sound wave treatment was repeated while changing the aqueous HCl solution in the tank three times. Subsequently, ultrapure water (10 L) was added to the water bath, the membrane was immersed again, and the secondary sound wave treatment was performed while stirring. After the sonic treatment was repeated while changing the ultrapure water in the tank about two times, the membrane was separated from the bath to obtain a pure graphene oxide solution from the membrane.

실시예 1. Example 1. 그라핀Graphene 코팅층 형성 방법을 이용한 반도체 소자의 제조 방법 Manufacturing Method of Semiconductor Device Using Coating Layer Forming Method

상기 제조예 1에서 얻어진 그라핀 옥사이드 용액(10g)을 초순수(1L)에 희석하여 스핀 코팅법으로 실리콘 웨이퍼 위에 총 10nm 두께씩 5회 반복 실시하여 형성한 다음, 수소 가스 플라즈마를 100W 전력으로 10mbar로 60초간 주입하여 그라핀 용액을 환원하였다. 400℃로 10분간 결과물을 베이크하여 약 50nm 두께의 다층 그라핀 코팅층을 형성하였다. The graphene oxide solution (10 g) obtained in Preparation Example 1 was diluted with ultrapure water (1 L) and repeatedly formed on the silicon wafer by a total of 10 nm thickness five times by spin coating, and then a hydrogen gas plasma was transferred to 10 mbar at 100 W power. The graphene solution was reduced by injection for 60 seconds. The resultant was baked at 400 ° C. for 10 minutes to form a multilayer graphene coating layer having a thickness of about 50 nm.

상기 최상층 그라핀층 상부에 실리콘 질화막(SiON)을 50nm 두께로 증착한 후, 반사방지막과 감광막을 도포하였다. 노광 장비를 이용하여 상기 감광막을 노광 한 후, 현상하여 감광막 패턴을 형성하였다.A silicon nitride film (SiON) was deposited to a thickness of 50 nm on the uppermost graphene layer, and then an antireflection film and a photosensitive film were applied. The photosensitive film was exposed using an exposure apparatus, and then developed to form a photosensitive film pattern.

상기 감광막 패턴을 식각 마스크로 이용하면서 CH2F4 및 C4F8 혼합 식각 가스를 사용하여 상기 실리콘 질화막은 식각하여 실리콘 질화막 패턴을 형성하였다.The silicon nitride film was etched using the CH 2 F 4 and C 4 F 8 mixed etching gas while using the photoresist pattern as an etching mask to form a silicon nitride film pattern.

실리콘 웨이퍼가 노출될 때까지 실리콘 질화막 패턴을 식각 마스크로 이용하여 산소(O2) 식각 가스를 도입한 폴리 에쳐(Poly etcher)(Lam Research사 제조, TCP-9400DFM)로 적층된 그라핀층을 식각하여 그라핀 패턴을 형성하였다.The silicon nitride film pattern is used as an etching mask until the silicon wafer is exposed. A graphene pattern was formed by etching the graphene layer laminated with a poly etcher (TCP-9400DFM, manufactured by Lam Research, Inc.), which introduced an oxygen (O 2 ) etching gas.

상기 그라핀 패턴을 포함하는 실리콘 웨이퍼 전면에 CVD 법을 이용하여 HDP 산화막을 증착한 다음, 평탄화하여 20~170 S/cm의 전기 전도도를 가지는 20um의 소자분리산화막 패턴을 형성하였다(도 3 참조).An HDP oxide film was deposited on the entire surface of the silicon wafer including the graphene pattern by CVD, and then planarized to form a device isolation oxide pattern having a thickness of 20 μm having an electrical conductivity of 20 to 170 S / cm (see FIG. 3). .

1, 11, 21: 기재
11-1, 11-2, 11-3, 11-4, 11-5: 그라핀 시트
23: 다층의 그라핀 코팅층
23-1: 그라핀 패턴
25: 절연막
25-1: 절연막 패턴
27: 반사방지막
27-1: 반사방지막 패턴
29: 감광막
29-1: 감광막 패턴
3: 그라핀 성장층
5: 비정질 카본 성장층
1, 11, 21: description
11-1, 11-2, 11-3, 11-4, 11-5: graphene sheet
23: multilayer graphene coating layer
23-1: Graphene Pattern
25: insulating film
25-1: insulating film pattern
27: antireflection film
27-1: Antireflection Film Pattern
29: photosensitive film
29-1: Photosensitive Film Pattern
3: graphene growth layer
5: amorphous carbon growth layer

Claims (15)

천연흑연을 산화시켜 산화흑연을 제조하는 단계;
진한 황산에 상기 산화흑연, 제1 산화제 및 제2 산화제를 첨가하여 박리된 그라핀 시트 함유 용액을 제조하는 단계;
상기 그라핀 시트 함유 용액을 홀을 구비한 멤브레인 컬럼에 투입하고 밀봉하는 단계;
상기 멤브레인 컬럼을 염화수소 수용액에 침지하여 1차 음파 처리하는 단계;
상기 멤브레인 컬럼을 초순수에 침지하고 2차 음파 처리하여 그라핀 옥사이드 용액을 제조하는 단계;
상기 제조된 그라핀 옥사이드 용액을 초순수에 희석하여 기재 위에 도포하는 단계;
상기 도포된 그라핀 옥사이드 용액을 수소 가스 플라즈마 처리하여 환원하는 단계; 및
상기 환원된 그라핀 옥사이드 용액을 베이크하여 그라핀 코팅층을 형성하는 단계를 포함하는 것을 특징으로 하는 그라핀 코팅층 형성 방법.
Oxidizing natural graphite to produce graphite oxide;
Preparing the exfoliated graphene sheet-containing solution by adding the graphite oxide, the first oxidant and the second oxidant to concentrated sulfuric acid;
Injecting and sealing the graphene sheet-containing solution into a membrane column having holes;
First sonicating the membrane column in an aqueous solution of hydrogen chloride;
Immersing the membrane column in ultrapure water and performing a second sonication to prepare a graphene oxide solution;
Diluting the prepared graphene oxide solution in ultrapure water and applying it onto a substrate;
Reducing the applied graphene oxide solution by hydrogen gas plasma treatment; And
Baking the reduced graphene oxide solution to form a graphene coating layer comprising the step of forming a graphene coating layer.
청구항 1에 있어서,
상기 기재는 실리콘 웨이퍼 또는 금속 배선 구조를 포함하는 금속판인 것을 특징으로 하는 그라핀 코팅층 형성 방법.
The method according to claim 1,
The substrate is a graphene coating layer forming method, characterized in that the metal plate containing a silicon wafer or a metal wiring structure.
청구항 1에 있어서,
상기 그라핀 옥사이드 수용액 환원 단계는 1mbar~20mbar 압력하에서 수소(H) 플라즈마 가스를 10W~200W 전력으로 약 5초~300초간 주입하여 실시하는 것을 특징으로 하는 그라핀 코팅층 형성 방법.
The method according to claim 1,
The graphene oxide aqueous solution reduction step is a graphene coating layer forming method characterized in that carried out by injecting hydrogen (H) plasma gas for about 5 seconds to 300 seconds at a power of 10W ~ 200W under 1mbar ~ 20mbar pressure.
청구항 1에 있어서,
상기 그라핀 옥사이드 용액 도포 단계 내지 베이크 단계는 1회~10회 반복 실시하는 것을 특징으로 하는 그라핀 코팅층 형성 방법.
The method according to claim 1,
The graphene oxide solution coating step to bake step is a graphene coating layer forming method, characterized in that carried out once to 10 times.
청구항 1에 있어서,
상기 그라핀 코팅층의 총 두께는 1nm~500nm인 것을 특징으로 하는 그라핀 코팅층 형성 방법.
The method according to claim 1,
Method for forming a graphene coating layer, characterized in that the total thickness of the graphene coating layer is 1nm ~ 500nm.
삭제delete 청구항 1에 있어서,
상기 천연흑연을 산화시키는 방법은
천연흑연, 제3 산화제 및 황산을 고온에서 혼합하는 단계;
상기 혼합물을 증류수로 희석하는 단계; 및
상기 혼합물로부터 반응 용액을 제거하는 단계를 포함하는 것을 특징으로 하는 그라핀 코팅층 형성 방법.
The method according to claim 1,
The method of oxidizing the natural graphite
Mixing natural graphite, a third oxidizing agent and sulfuric acid at a high temperature;
Diluting the mixture with distilled water; And
Forming a graphene coating layer comprising the step of removing the reaction solution from the mixture.
청구항 7에 있어서,
상기 제3 산화제는 오산화인, 과망간산칼륨 및 과산화수소수로부터 선택되는 하나 이상의 산화제이며, 상기 천연흑연 전체 100중량부에 대하여 약 100중량부~150중량부로 포함되는 것을 특징으로 하는 그라핀 코팅층 형성 방법.
The method of claim 7,
The third oxidizing agent is at least one oxidizing agent selected from phosphorus pentoxide, potassium permanganate and hydrogen peroxide solution, the graphene coating layer forming method characterized in that it comprises from about 100 parts by weight to 150 parts by weight based on 100 parts by weight of the total natural graphite.
청구항 1에 있어서,
상기 황산은 상기 천연흑연 전체 100중량부에 대하여 약 200중량부~600중량부의 비율로 포함되는 것을 특징으로 하는 그라핀 코팅층 형성 방법.
The method according to claim 1,
The sulfuric acid is a graphene coating layer forming method, characterized in that contained in a ratio of about 200 parts by weight to 600 parts by weight based on 100 parts by weight of the total natural graphite.
청구항 1에 있어서,
상기 그라핀 시트 함유 용액을 제조하는 방법은
상기 산화흑연을 진한 황산에 첨가하여 제1 혼합물을 형성하는 단계;
상기 제1 혼합물을 저온에서 교반하면서 제1 산화제를 첨가하여 제2 혼합물을 형성하는 단계; 및
상기 제2 혼합물을 고온에서 교반하면서 제2 산화제를 첨가하여 제3 혼합물을 형성하는 단계를 포함하는 것을 특징으로 하는 그라핀 코팅층 형성 방법.
The method according to claim 1,
Method for preparing the graphene sheet-containing solution
Adding the graphite oxide to concentrated sulfuric acid to form a first mixture;
Adding a first oxidant while stirring the first mixture at low temperature to form a second mixture; And
And adding a second oxidant while stirring the second mixture at a high temperature to form a third mixture.
청구항 10에 있어서,
상기 제1 산화제는 오산화인, 과망간산칼륨 및 과산화수소수 용액으로부터 선택되는 하나 이상의 산화제이며, 산화흑연 전체 100중량부에 대하여 300중량부~400중량부의 비율로 포함되는 것을 특징으로 하는 그라핀 코팅층 형성 방법.
The method of claim 10,
The first oxidizing agent is at least one oxidizing agent selected from phosphorus pentoxide, potassium permanganate and hydrogen peroxide solution, the graphene coating layer forming method, characterized in that contained in a proportion of 300 parts by weight to 400 parts by weight based on 100 parts by weight of the total graphite oxide .
청구항 10에 있어서,
상기 제2 산화제는 오산화인, 과망간산칼륨 및 과산화수소수 용액으로부터 선택되는 하나 이상의 산화제이며, 산화흑연 전체 100중량부에 대하여 3,000중량부~3,500중량부의 비율로 포함되는 것을 특징으로 하는 그라핀 코팅층 형성 방법.
The method of claim 10,
The second oxidizing agent is at least one oxidizing agent selected from phosphorus pentoxide, potassium permanganate and hydrogen peroxide solution, the graphene coating layer forming method characterized in that it is included in a ratio of 3,000 parts by weight to 3,500 parts by weight based on 100 parts by weight of the total graphite oxide .
청구항 1에 있어서,
상기 멤브레인 컬럼에 구비된 홀의 크기는 10nm~10,000nm인 것을 특징으로 하는 그라핀 코팅층 형성 방법.
The method according to claim 1,
The size of the hole provided in the membrane column is a graphene coating layer forming method, characterized in that 10nm ~ 10,000nm.
기재 위에 상기 청구항 1의 방법에 의한 그라핀 코팅층을 형성하는 단계;
상기 그라핀 코팅층 위에 절연막을 증착하는 단계;
상기 절연막 위에 반사방지막 및 감광막을 형성하는 단계;
상기 감광막을 패터닝하여 감광막 패턴을 형성하는 단계;
상기 감광막 패턴을 식각 마스크막으로 이용하여 상기 반사방지막 및 절연막을 식각하여 반사방지막 패턴 및 절연막 패턴을 형성하는 단계; 및
상기 절연막 패턴을 식각 마스크로 이용하여 상기 그라핀 코팅층을 식각하여 그라핀 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Forming a graphene coating layer according to the method of claim 1 on a substrate;
Depositing an insulating film on the graphene coating layer;
Forming an anti-reflection film and a photoresist film on the insulating film;
Patterning the photoresist to form a photoresist pattern;
Etching the anti-reflection film and the insulating film using the photoresist pattern as an etch mask film to form an anti-reflection film pattern and an insulating film pattern; And
And forming a graphene pattern by etching the graphene coating layer using the insulating layer pattern as an etching mask.
청구항 14에 있어서,
상기 방법은 상기 그라핀 패턴 형성 단계 후에 상기 그라핀 패턴을 포함하는 기재 전면에 화학기상증착법을 이용하여 고밀도플라즈마(HDP) 산화막을 증착하는 단계; 및
상기 고밀도플라즈마 산화막을 평탄화하여 소자분리산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
The method according to claim 14,
The method includes depositing a high density plasma (HDP) oxide film on the entire surface of the substrate including the graphene pattern by chemical vapor deposition after the graphene pattern forming step; And
And planarizing the high-density plasma oxide film to form a device isolation oxide film.
KR1020100034868A 2010-04-15 2010-04-15 Method for Forming Graphene Coating Layer and Method for Manufacturing Semiconductor Device Comprising the Method KR101179711B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100034868A KR101179711B1 (en) 2010-04-15 2010-04-15 Method for Forming Graphene Coating Layer and Method for Manufacturing Semiconductor Device Comprising the Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100034868A KR101179711B1 (en) 2010-04-15 2010-04-15 Method for Forming Graphene Coating Layer and Method for Manufacturing Semiconductor Device Comprising the Method

Publications (2)

Publication Number Publication Date
KR20110115389A KR20110115389A (en) 2011-10-21
KR101179711B1 true KR101179711B1 (en) 2012-09-10

Family

ID=45030063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100034868A KR101179711B1 (en) 2010-04-15 2010-04-15 Method for Forming Graphene Coating Layer and Method for Manufacturing Semiconductor Device Comprising the Method

Country Status (1)

Country Link
KR (1) KR101179711B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2856497B1 (en) 2012-06-05 2018-04-18 Stratasys, Inc. Composite made with graphene coated substrates and manufacturing process
KR101556360B1 (en) 2012-08-16 2015-09-30 삼성전자주식회사 Method and apparatus for restoring property of Graphene
KR101910579B1 (en) 2012-10-29 2018-10-22 삼성전자주식회사 Graphene switching device having tunable barrier
KR102080501B1 (en) * 2018-06-04 2020-02-24 세종대학교 산학협력단 Graphene with ferromagnetism and method of manufacturing the same

Also Published As

Publication number Publication date
KR20110115389A (en) 2011-10-21

Similar Documents

Publication Publication Date Title
JP5707628B2 (en) Graphene roll-to-roll transfer method, graphene roll-to-roll transfer apparatus, graphene roll manufacturing method, and element manufacturing method
US8735985B2 (en) Doped graphene electronic materials
Park et al. Inorganic nanostructures grown on graphene layers
US8173095B2 (en) Method and apparatus for producing graphene oxide layers on an insulating substrate
US8278643B2 (en) Doped graphene electronic materials
Wang et al. Two-dimensional wide band-gap nitride semiconductor GaN and AlN materials: properties, fabrication and applications
CN104781305B (en) Graphene of nano wire modification and production and preparation method thereof
GÜNEŞ et al. UV-light-assisted oxidative sp3 hybridization of graphene
KR101273695B1 (en) Method for forming graphene pattern and method for manufacturing electronic element having graphene pattern
WO2015026181A1 (en) Method and apparatus for modifying graphene
JP2009070911A (en) Wiring structure, semiconductor device, and manufacturing method of wiring structure
JP2011032156A (en) Method for manufacturing graphene or thin film graphite
JPWO2014021257A1 (en) Method for producing composite film comprising graphene and carbon nanotube
KR101179711B1 (en) Method for Forming Graphene Coating Layer and Method for Manufacturing Semiconductor Device Comprising the Method
KR101294223B1 (en) Fabricating method of large-area two dimensional graphene film
KR101572671B1 (en) Method of manufacturing of large-area graphene oxide and the large-area graphene oxide thereby
Xu et al. Anisotropic ultrahigh hole mobility in two-dimensional penta-SiC 2 by strain-engineering: Electronic structure and chemical bonding analysis
US20150118491A1 (en) Hollow graphene nanoparticle and method for manufacturing the same
Wu et al. Direct fabrication of carbon nanotube-graphene hybrid films by a blown bubble method
CN106191804A (en) A kind of preparation method of magnetic graphene nano belt/graphene composite film
JP5671896B2 (en) Semiconductor device and manufacturing method thereof
Shin et al. Phosphorus doped graphene by inductively coupled plasma and triphenylphosphine treatments
KR101898859B1 (en) Photoelectrode material and manufacturing method of the same
KR102413334B1 (en) Manufacturing method of conductive thin film using expandable graphite
US20110186807A1 (en) Doped graphene electronic materials

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160829

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180828

Year of fee payment: 7