KR101172271B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101172271B1
KR101172271B1 KR1020100064902A KR20100064902A KR101172271B1 KR 101172271 B1 KR101172271 B1 KR 101172271B1 KR 1020100064902 A KR1020100064902 A KR 1020100064902A KR 20100064902 A KR20100064902 A KR 20100064902A KR 101172271 B1 KR101172271 B1 KR 101172271B1
Authority
KR
South Korea
Prior art keywords
clock
mix
signals
drivers
mixing
Prior art date
Application number
KR1020100064902A
Other languages
English (en)
Other versions
KR20120004178A (ko
Inventor
박민수
최훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100064902A priority Critical patent/KR101172271B1/ko
Priority to US12/881,541 priority patent/US8179179B2/en
Publication of KR20120004178A publication Critical patent/KR20120004178A/ko
Application granted granted Critical
Publication of KR101172271B1 publication Critical patent/KR101172271B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2272—Latency related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

반도체 장치의 클록 믹싱 회로에 관한 것으로서, 소스 클록의 주파수에 따라 복수의 리셋신호 중 활성화되는 신호의 개수를 변동하는 리셋신호 생성부와, 복수의 제1 및 제2 믹싱제어신호를 생성하되, 복수의 리셋신호 중 활성화된 신호에 대응하는 M개 제1 및 제2 믹싱제어신호는 각각 서로 상반되는 레벨을 갖도록 하고, 비활성화된 신호에 대응하는 R개의 제1 및 제2 믹싱제어신호는 각각 서로 동일한 레벨을 갖도록 하는 복수의 믹싱제어신호 생성부, 및 복수의 제1 믹싱제어신호에 따라 소스 클록의 정 클록을 구동하여 생성된 제1 구동클록과, 복수의 제2 믹싱제어신호에 따라 소스 클록의 부 클록을 구동하여 생성된 제2 구동클록을 믹싱하여 믹싱 클록을 생성하는 클록 믹싱부를 구비하는 반도체 장치에 관한 것이다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로서, 특히, 반도체 장치의 클록 믹싱 회로에 관한 것이다.
DDR SDRAM(Double Data Rate Synchronous DRAM)과 같은 동기식 반도체 메모리 장치는 메모리 컨트롤러(CTRL)와 같은 외부 장치로부터 입력되는 외부클럭에 동기된 내부클럭를 이용하여 외부 장치들과 데이터의 전송을 수행한다.
이는 메모리와 메모리 컨트롤러간에 안정적으로 데이터를 전송하기 위해서는 메모리 컨트롤러에서 인가되는 메모리로 외부클럭과 메모리에서 출력되는 데이터간의 시간적 동기가 매우 중요하기 때문이다.
이때, 메모리에서 출력되는 데이터는 내부클럭에 동기되어 출력되는데, 내부클럭은 처음에 메모리로 인가될 때에는 외부클럭과 동기된 상태로 인가되지만, 메모리 내의 각 구성요소들을 거치면서 지연되어 메모리 외부로 출력될 때에는 외부클럭과 동기되지 않은 상태로 출력된다.
따라서, 메모리에서 출력되는 데이터의 안정적인 전송을 위해서는 데이터를 전송하는 메모리 내의 각 구성요소들을 거치면서 지연된 내부클럭이 메모리 컨트롤러에서 인가되는 외부클럭의 에지(Edge), 혹은 중심(center)에 정확하게 위치시키기 위해 데이터가 버스에 실리는 시간을 내부클럭에 역보상하여 내부클럭과 외부클럭이 동기되도록 해야한다.
이러한 역활을 수행하는 클럭 동기회로로는 위상고정루프(PLL: Phase Locked Loop)회로와 지연고정루프회로(DLL)회로가 있다.
이 중 외부클럭의 주파수와 내부클럭의 주파수가 서로 다른 경우에는 주파수 채배기능을 사용하여야 함으로 주로 위상고정루프(PLL)를 사용한다. 하지만, 외부클럭의 주파수와 내부클럭의 주파수가 동일한 경우에는 위상고정루프(PLL)에 비해 잡음에 큰 영향을 받지 않고 상대적으로 작은 면적에서 구현 가능한 지연고정루프회로(DLL)를 주로 사용한다.
즉, 반도체 메모리 소자의 경우는 사용되는 주파수가 동일하므로 클럭 동기회로로서 주로 지연고정루프회로(DLL)를 사용한다.
그 중에서도 반도체 메모리 소자에서는 고정 지연 값을 저장할 수 있는 레지스터를 구비하여 전원차단시, 레지스터에 고정 지연 값을 저장하였다가 다시 전원이 인가되면 레지스터에 저장되어 있던 고정 지연 값을 로딩하여 내부클럭을 고정하는데 사용함으로써 반도체 메모리 소자의 최초 동작시 내부클럭과 외부클럭의 위상차이가 상대적으로 작은 시점에서 클럭 동기 동작을 수행할 수 있고, 최초 동작 이후에도 내부클럭과 외부클럭의 위상차이에 따라 레지스터의 지연 값이 변동하는 폭을 조절함으로써 내부클럭과 외부클럭이 동기되는데 소요되는 시간을 줄일 수 있는 레지스터 제어형 지연고정루프(Register Controlled DLL)회로가 가장 널리 사용되고 있다.
도 1은 일반적인 레지스터 제어형 지연고정루프(Register Controlled DLL)회로의 구성을 도시한 블록 다이어그램이다.
도 1을 참조하면, 일반적인 레지스터 제어형 지연고정루프(DLL)회로는, 외부에서 입력되는 정 소스 클록(CLK) 및 부 소스 클록(CLKB)을 버퍼링하기 위한 클록버퍼링부(100)와, 정 소스 클록(CLK)의 클록에지에 대응된 기준클록(REFCLK)의 주파수를 예정된 비율로 분주하여 분주기준클록(REFCLK_DIV)로서 출력하기 위한 분주기(180)와, 분주기준클록(REFCLK_DIV)의 위상과 피드백 클록(FEEDBACK_CLK)의 위상을 비교하기 위한 위상비교부(120)와, 정 소스 클록(CLK)의 클록에지에 대응하는 제1내부클록(RCLK)와 부 소스 클록(CLKB)의 클록에지에 대응하는 제2내부클록(FCLK) 및 분주기준클록(REFCLK_DIV)의 위상을 위상비교부(120)의 출력신호(PHASE_COMP)에 대응하는 지연량만큼 지연시키기 위한 클록지연부(140)와, 입력된 분주기준클록(REFCLK_DIV)에 대응하는 클록지연부(140)의 출력클록(REFCLK_DIV_DELAY)에 소스 클록(CLK, FCLK)의 실제지연조건을 반영하여 피드백 클록(FEEDBACK_CLK)으로서 출력하기 위한 지연복제모델부(160)을 구비한다.
여기서, 클록버퍼링부(100)는, 정 소스 클록(CLK)을 버퍼링하여 제1내부클록(RCLK)로서 출력하기 위한 정 클록 버퍼(102)와 부 소스 클록(CLKB)을 버퍼링하여 제2내부클록(FCLK)로서 출력하기 위한 부 클록 버퍼(104), 및 정 소스 클록(CLK)을 버퍼링하여 기준클록(REFCLK)으로서 출력하기 위한 더미 클록 버퍼(106)을 구비한다.
또한, 클록지연부(140)는, 지연제어신호(DELAY_CON)에 응답하여 제1내부클록(RCLK)의 위상을 지연시키기 위한 제1지연부(142)와, 지연제어신호(DELAY_CON)에 응답하여 제2내부클록(FCLK)의 위상을 지연시키기 위한 제2지연부(144)와, 지연제어신호(DELAY_CON)에 응답하여 분주기준클록(REFCLK_DIV_DELAY)의 위상을 지연시키기 위한 더미 지연부(146), 및 위상비교부(120)의 출력신호(PHASE_COMP)에 응답하여 지연제어신호(DELAY_CON)의 논리레벨을 변동하기 위한 지연제어부(148)를 구비한다.
도 2는 도 1에 도시된 일반적인 레지스터 제어형 지연고정루프(Register Controlled DLL)의 구성요소 중 클록지연부에 구비된 지연부을 상세히 도시한 회로도이다.
도 2를 참조하면, 일반적인 레지스터 제어형 지연고정루프(DLL)의 구성요소 중 클록지연부(140)에 구비된 지연부(142, 144, 146)은, 각각 직렬연결된 다수개의 지연유닛(DU1, DU2, DU3, DU4, DU5, DU6, DU7, DU8)을 구비하며 지연제어신호(DELAY_CON)에 응답하여 예정된 순서대로 홀수개씩 선택되는 지연유닛을 통해 제1내부클록 또는 제2내부클록 또는 분주기준클록(RCLK OR FCLK OR REFCLK_DIV)을 지연시키기 위한 제1지연라인(200)과, 각각 직렬연결된 다수개의 지연유닛(DU1, DU2, DU3, DU4, DU5, DU6, DU7, DU8)을 구비하며 지연제어신호(DELAY_CON)에 응답하여 예정된 순서대로 짝수개씩 선택되는 지연유닛을 통해 제1내부클록 또는 제2내부클록 또는 분주기준클록(RCLK OR FCLK OR REFCLK_DIV)을 지연시키기 위한 제2지연라인(220), 및 제1지연라인(200)에서 출력되는 클록(DU_CLK_1)의 위상과 제2지연라인(220)에서 출력되는 클록(DU_CLK_2)의 위상을 지연제어신호(DELAY_CON)에 대응하는 비율로 혼합하기 위한 위상혼합부(240)을 구비한다.
도 3은 도 2에 도시된 클록지연부의 구성요소 중 종래기술에 따른 위상혼합부를 상세히 도시한 도면이다.
도 3을 참조하면, 클록지연부(140)의 구성요소 중 종래기술에 따른 위상혼합부(240)는, 지연제어신호(DELAY_CON)에 대응하는 믹싱비율 제어신호(SHIFT_LEFT, SHIFT_RIGHT)에 각각 응답하여 복수의 믹싱제어신호(MIX_CON<1>, MIX_CON<2>, MIX_CON<3>, …, MIX_CON<N>, MIX_CONB<1>, MIX_CONB<2>, MIX_CONB<3>, …, MIX_CONB<N>)를 생성하기 위한 복수의 믹싱제어신호 생성부(242<1>, 242<2>, 242<3>, … ,242<N>), 및 복수의 정 믹싱제어신호(MIX_CON<1>, MIX_CON<2>, MIX_CON<3>, …, MIX_CON<N>)에 따라 제1지연라인(200)에서 출력되는 클록(DU_CLK_1)을 구동하여 생성된 제1 구동클록(DRV_DU_CLK_1)과 복수의 부 믹싱제어신호(MIX_CONB<1>, MIX_CONB<2>, MIX_CONB<3>, …, MIX_CONB<N>)에 따라 제2지연라인(220)에서 출력되는 클록(DU_CLK_2)을 구동하여 생성된 제2 구동클록(DRV_DU_CLK_2)을 믹싱하여 믹싱 클록(MIX_CLK)을 생성하는 클록 믹싱부(244)를 구비한다.
여기서, 클록 믹싱부(244)는, 복수의 정 믹싱제어신호(MIX_CON<1>, MIX_CON<2>, MIX_CON<3>, …, MIX_CON<N>)에 응답하여 제1지연라인(200)에서 출력되는 클록(DU_CLK_1)을 각각 구동한 뒤 결합하여 제1 구동클록(DRV_DU_CLK_1)으로서 출력하기 위한 복수의 제1 드라이버(2442<1>, 2442<2>, 2442<3>, …, 2442<N>)와, 복수의 부 믹싱제어신호(MIX_CONB<1>, MIX_CONB<2>, MIX_CONB<3>, …, MIX_CONB<N>)에 응답하여 제2지연라인(220)에서 출력되는 클록(DU_CLK_2)을 각각 구동한 뒤 결합하여 제2 구동클록(DRV_DU_CLK_2)으로서 출력하기 위한 복수의 제2 드라이버(2444<1>, 2444<2>, 2444<3>, …, 2444<N>), 및 제1 구동클록(DRV_DU_CLK_1)과 제2 구동클록(DRV_DU_CLK_2)을 결합하여 믹싱 클록(MIX_CLK)으로서 출력하기 위한 클록 결합부(2446)를 구비한다.
전술한 바와 같은 종래기술에 따른 위상혼합부(240)의 동작을 예를 들어 설명하면 다음과 같다.
도 2 및 도 3을 참조하면, 제1지연라인(200)에서 출력된 클록(DU_CLK_1)의 위상이 ① 지점에 대응하는 <1/2 × 지연유닛>의 지연량만큼 지연되어 출력되는 상태이고, 제2지연라인(220)에서 출력된 클록(DU_CLK_2)의 위상이 ② 지점에 대응하는 <(1 + 1/2) × 지연유닛>의 지연량만큼 지연되어 출력되는 상태에서, 지연제어신호(DELAY_CON)에 대응하는 비율이 제1지연라인(200)에서 출력된 클록(DU_CLK_1)을 75%로 구동하여 제1 구동클록(DRV_DU_CLK_1)을 생성하고 제2지연라인(220)에서 출력된 클록(DU_CLK_2)을 25%로 구동하여 제2 구동클록(DRV_DU_CLK_2)을 생성하면, 위상혼합부(240)의 구성요소 중 클록 결합부(2446)에서 출력되는 믹싱 클록(MIX_CLK)은 ① 지점과 ② 지점 사이의 1/4 지점에 대응하는 <3/4 × 지연유닛>의 지연량만큼 지연하여 출력된다.
반면, 지연제어신호(DELAY_CON)에 대응하는 비율이 제1지연라인(200)에서 출력된 클록(DU_CLK_1)을 25%로 구동하여 제1 구동클록(DRV_DU_CLK_1)을 생성하고 제2지연라인(220)에서 출력된 클록(DU_CLK_2)을 75%로 구동하여 제2 구동클록(DRV_DU_CLK_2)을 생성하면, 위상혼합부(240)의 구성요소 중 클록 결합부(2446)에서 출력되는 믹싱 클록(MIX_CLK)은 ① 지점과 ② 지점 사이의 3/4 지점에 대응하는 <(1 + 1/4) × 지연유닛>의 지연량만큼 지연하여 출력된다.
이와 같이 전술한 위상혼합부(240)는 지연유닛 단위보다 작은 지연량을 선택하여 지연시킬 수 있다. 이때, 위상혼합부(240)에서 얼마나 작은 지연량만큼씩 선택하여 지연유닛 단위만큼을 지연시킬 수 있을지는 복수의 제1 드라이버(2442<1>, 2442<2>, 2442<3>, …, 2442<N>)와 복수의 제2 드라이버(2444<1>, 2444<2>, 2444<3>, …, 2444<N>)의 개수가 몇 개로 이루어져 있는지에 따라 달라진다.
한편, 외부에서 입력되는 정 소스 클록(CLK) 및 부 소스 클록(CLKB)의 주파수가 상대적으로 높은 경우라면 위상혼합부(240)에서 선택가능한 지연량이 상대적으로 작은 것이 유리하다.
반면, 외부에서 입력되는 정 소스 클록(CLK) 및 부 소스 클록(CLKB)의 주파수가 상대적으로 낮은 경우라면 위상혼합부(240)에서 선택가능한 지연량이 상대적으로 큰 것이 유리하다.
하지만, 전술한 종래기술에 따른 위상혼합부(240)에서 복수의 제1 드라이버(2442<1>, 2442<2>, 2442<3>, …, 2442<N>) 및 복수의 제2 드라이버(2444<1>, 2444<2>, 2444<3>, …, 2444<N>)의 개수는 설계 당시에 한 번 결정되면, 이후 변경할 수 있는 방법이 없다.
따라서, 처음 설계 당시에 결정되었던 주파수보다 높은 주파수의 정 소스 클록(CLK) 및 부 소스 클록(CLKB)이 반도체 장치로 인가되거나 낮은 주파수의 정 소스 클록(CLK) 및 부 소스 클록(CLKB)이 반도체 장치로 인가되는 경우 설계 당시에 기대했던 지연고정루프의 성능을 완전히 발휘할 수 없는 문제점이 발생한다.
예컨대, 처음 설계 당시에 결정되었던 주파수보다 높은 주파수의 정 소스 클록(CLK) 및 부 소스 클록(CLKB)이 반도체 장치의 지연고정루프회로(DLL)로 인가되는 경우, 지연고정루프의 동작이 완료되었음에도 불구하고 외부에서 인가되는 정 소스 클록(CLK) 및 부 소스 클록(CLKB)과 클록지연부(140)의 정 출력클록(RCLK_DELAY) 및 부 출력클록(FCLK_DELAY) 간에 상당한 양의 지터(jitter)가 발생할 수 있다.
반면, 처음 설계 당시에 결정되었던 주파수보다 낮은 주파수의 정 소스 클록(CLK) 및 부 소스 클록(CLKB)이 반도체 장치의 지연고정루프회로(DLL)로 인가되는 경우, 지연고정루프 동작을 완료하기 까지 걸리는 시간이 예상했던 시간보다 오래 걸리게 되어 정상적으로 지연고정루프 동작을 완료하지 못할 수 있다.
본 발명은 전술한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 반도체 장치로 인가되는 소스 클록(CLK, CLKB)의 주파수가 처음 설계 당시에 결정되었던 주파수보다 더 높거나 더 낮게 변동되어 입력되는 경우, 그에 대응하여 지연유닛 단위보다 작은 지연범위 내에서 지연량 변동폭을 조절하여 소스 클록(CLK, CLKB)을 지연시키는 것이 가능한 반도체 장치를 제공하는데 그 목적이 있다.
이를 통해, 소스 클록(CLK, CLKB)의 주파수가 처음 설계 당시에 결정되었던 주파수보다 더 높거나 더 낮게 변동되어 입력되는 경우에도 아무런 문제없이 최대의 성능으로 지연고정루프 동작을 수행할 수 있는 지연고정루프회로를 제공하는데 그 목적이 있다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 외부클록의 주파수에 따라 복수의 리셋신호 중 활성화되는 신호의 개수를 변동하는 리셋신호 생성부; 복수의 제1 및 제2 믹싱제어신호를 생성하되, 상기 복수의 리셋신호 중 활성화된 신호에 대응하는 M개의 제1 및 제2 믹싱제어신호는 각각 서로 상반되는 레벨을 갖도록 하고, 비활성화된 신호에 대응하는 R개의 제1 및 제2 믹싱제어신호는 각각 서로 동일한 레벨을 갖도록 하는 복수의 믹싱제어신호 생성부; 및 상기 복수의 제1 믹싱제어신호에 따라 상기 외부클록의 정 클록을 구동하여 생성된 제1 구동클록과, 상기 복수의 제2 믹싱제어신호에 따라 상기 외부클록의 부 클록을 구동하여 생성된 제2 구동클록을 믹싱하여 믹싱 클록을 생성하는 클록 믹싱부를 구비하는 반도체 장치를 제공한다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 외부클록의 정 클록을 각각 구동한 뒤 결합하여 제1 구동클록으로서 출력하되, 상기 외부클록의 주파수에 따라 그 동작이 각각 온/오프 제어되며, 각각 서로 다른 구동력을 가지는 복수의 제1 클록 구동부; 외부클록의 부 클록을 각각 구동한 뒤 결합하여 제2 구동클록으로서 출력하되, 상기 외부클록의 주파수에 따라 그 동작이 각각 온/오프 제어되며, 각각 서로 다른 구동력을 가지는 복수의 제2 클록 구동부; 및 상기 제1 구동클록과 상기 제2 구동클록을 결합하여 믹싱 클록을 생성하는 클록 결합부를 구비하는 반도체 장치를 제공한다.
전술한 본 발명은 정 소스 클록(CLK) 및 부 소스 클록(CLKB)을 각각 구동하기 위한 구동 드라이버의 개수를 소스 클록(CLK, CLKB)의 주파수에 따라 변동시킴으로써, 반도체 장치로 인가되는 소스 클록(CLK, CLKB)의 주파수가 처음 설계 당시에 결정되었던 주파수보다 더 높거나 더 낮게 변동되어 입력되는 경우에도 지연유닛 단위보다 작은 지연범위 내에서 지연량 변동폭을 조절하여 소스 클록(CLK, CLKB)을 지연시키는 것이 가능하다.
도 1은 일반적인 레지스터 제어형 지연고정루프(Register Controlled DLL)회로의 구성을 도시한 블록 다이어그램.
도 2는 도 1에 도시된 일반적인 레지스터 제어형 지연고정루프(Register Controlled DLL)의 구성요소 중 클록지연부에 구비된 지연부을 상세히 도시한 회로도.
도 3은 도 2에 도시된 클록지연부의 구성요소 중 종래기술에 따른 위상혼합부를 상세히 도시한 도면.
도 4는 도 2에 도시된 클록지연부의 구성요소 중 본 발명의 실시예에 따른 위상혼합부를 상세히 도시한 도면.
도 5는 도 4에 도시된 본 발명의 실시예에 따른 위상혼합부의 동작을 설명하기 위해 도시한 도면.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 4는 도 2에 도시된 클록지연부의 구성요소 중 본 발명의 실시예에 따른 위상혼합부를 상세히 도시한 도면이다.
도 4를 참조하면, 도 2에 도시된 클록지연부(140)의 구성요소 중 본 발명의 실시예에 따른 위상혼합부(440)는, 외부에서 인가되는 소스 클록(CLK, CLKB)의 주파수에 따라 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN) 중 활성화되는 신호의 개수를 변동하는 리셋신호 생성부(448)와, 복수의 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<N>) 및 복수의 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<N>)를 생성하되, 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN) 중 활성화된 신호에 대응하는 M 개의 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<M>) 및 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<M>)는 각각 서로 상반되는 레벨을 갖도록 하고, 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN) 중 비활성화된 신호에 대응하는 제R 개수의 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<R>) 및 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<R>)는 각각 서로 동일한 레벨을 갖도록 하는 복수의 믹싱제어신호 생성부(442<1>, 442<2>, 442<3>, … ,442<N>), 및 복수의 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<N>)에 따라 제1지연라인(200)에서 출력되는 클록(DU_CLK_1)을 구동하여 생성된 제1 구동클록(DRV_DU_CLK_1)과, 복수의 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<N>)에 따라 제2지연라인(220)에서 출력되는 클록(DU_CLK_2)을 구동하여 생성된 제2 구동클록(DRV_DU_CLK_2)을 믹싱하여 믹싱 클록(MIX_CLK)을 생성하는 클록 믹싱부(444)를 구비한다.
여기서, 클록 믹싱부(444)는, 복수의 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<N>)에 응답하여 제1지연라인(200)에서 출력되는 클록(DU_CLK_1)을 각각 구동한 뒤 결합하여 제1 구동클록(DRV_DU_CLK_1)으로서 출력하기 위한 복수의 제1 드라이버(4442<1>, 4442<2>, 4442<3>, …, 4442<N>)와, 복수의 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<N>)에 응답하여 제2지연라인(220)에서 출력되는 클록(DU_CLK_2)을 각각 구동한 뒤 결합하여 제2 구동클록(DRV_DU_CLK_2)으로서 출력하기 위한 복수의 제2 드라이버(4444<1>, 4444<2>, 4444<3>, …, 4444<N>), 및 제1 구동클록(DRV_DU_CLK_1)과 제2 구동클록(DRV_DU_CLK_2)을 결합하여 믹싱 클록(MIX_CLK)으로서 출력하기 위한 클록 결합부(4446)를 구비한다.
또한, 복수의 제1 드라이버(4442<1>, 4442<2>, 4442<3>, …, 4442<N>)는 각각 서로 다른 구동력을 가진다. 마찬가지로, 복수의 제2 드라이버(4444<1>, 4444<2>, 4444<3>, …, 4444<N>)도 각각 서로 다른 구동력을 가진다.
참고로, 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN)와 복수의 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<N>) 및 복수의 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<N>)에서 '복수 개'는 도면 부호에서 나타난 것처럼 'N 개'로 대치되어 표현될 수 있으며, 이때, 'N'은 2보다 큰 정수를 의미한다. 또한, 복수의 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<N>)는 M 개의 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<M>)와 R 개의 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<R>)를 포함하고, 복수의 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<N>)는 M 개의 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<M>)와 R 개의 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<R>)를 포함하므로, 'N = M + R'이 되며, 이때, 'M'과'R'은 각각 1보다 큰 정수를 의미한다.
이러한 'N'과'M'및'R'의 관계에서 유추할 수 있는 것이 'N'값이 결정된 상태에서 'M'이 증가하면'R'이 감소하고 'M'감소하면'R'이 증가한다는 점이다. 따라서, 그 관계를 좀 더 명확하게 표현하기 위해 이후 설명부터는 복수의 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<N>)는 M 개의 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<M>)와 N-M 개의 제1 믹싱제어신호(MIX_CON1<M+1>, MIX_CON1<M+2>, MIX_CON1<M+3>, …, MIX_CON1<N>)를 포함하고, 복수의 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<N>)는 M 개의 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<M>)와 N-M 개의 제2 믹싱제어신호(MIX_CON2<M+1>, MIX_CON2<M+2>, MIX_CON2<M+3>, …, MIX_CON2<N>)를 포함하는 것으로 바꿔서 설명하도록 하겠다.
전술한 바와 같은 본 발명의 실시예에 따른 위상혼합부(440)의 동작을 예를 들어 설명하면 다음과 같다.
먼저, 리셋신호 생성부(448)는, 외부에서 인가되는 소스 클록(CLK, CLKB)의 주파수가 높으면 높을수록 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN) 중 활성화되는 신호의 개수를 감소시키고, 외부에서 인가되는 소스 클록(CLK, CLKB)의 주파수가 낮으면 낮을수록 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN) 중 활성화되는 신호의 개수를 증가시킨다.
이때, 외부에서 인가되는 소스 클록(CLK, CLKB)의 주파수가 높은지 아니면 낮은지를 판단하는 방법은 여러 가지가 있을 수 있다.
도 4에서 예시한 것처럼 카스 레이턴시(CL) 값이 크면 클수록 외부에서 인가되는 소스 클록(CLK, CLKB)의 주파수가 높다고 판단하고, 카스 레이턴시(CL) 값이 작으면 작을수록 외부에서 인가되는 소스 클록(CLK, CLKB)의 주파수가 낮다고 판단하는 방법이 사용될 수 있다.
즉, 카스 레이턴시(CL) 값이 크면 클수록 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN) 중 활성화되는 신호의 개수를 감소 비활성화되는 신호의 개수를 증가시키고, 카스 레이턴시(CL) 값이 작으면 작을수록 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN) 중 활성화되는 신호의 개수를 증가 비활성화되는 신호의 개수를 감소시키는 방법이 있을 수 있다.
그리고, 도 4에 직접적으로 도시되지 않았지만 외부에서 인가되는 소스 클록(CLK, CLKB)의 주파수를 검출하기 위한 클록 주파수 검출부를 더 포함시켜 그 주파수가 높은지 낮은지를 판단하는 방법이 사용될 수 있다.
마찬가지로, 도 4에 직접적으로 도시되지 않았지만 외부에서 인가되는 소스 클록(CLK, CLKB)의 주파수에 관한 정보 신호를 외부에서 직접적으로 인가받아 그 주파수가 높은지 낮은지를 판단하는 방법이 사용될 수 있다. 이때, 소스 클록(CLK, CLKB)의 주파수에 관한 정보 신호는 테스트 신호로 대체될 수 있다.
참고로, 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN) 중 활성화되는 신호의 개수가 증가하고 비활성화되는 신호의 개수가 감소한다는 것은, 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN)의 전체 개수가 미리 결정되어 있다는 것을 가정한 것이다. 즉, 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN)가 총 N개로 이루어져 있다고 가정한 상태에서 활성화되는 신호의 개수가 M개이면 비활성화되는 신호의 개수를 N-M로 결정한다는 뜻이다. 따라서, 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN) 중 활성화되는 신호의 개수가 증가하면 그만큼 비활성화되는 신호의 개수가 줄어들게 되고, 반대로 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN) 중 활성화되는 신호의 개수가 감소하면 그만큼 비활성화되는 신호의 개수가 늘어나게 된다.
그리고, 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN) 중 신호가 활성화되는 순서는 외부에서 인가되는 소스 클록(CLK, CLKB)의 주파수에 따라 랜덤(random)하게 결정된다. 즉, 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN) 중 활성화되는 신호의 개수가 증가한다고 하여 제1 리셋신호(RESET1)부터 제N 리셋신호(RESETN)까지 순차적으로 활성화되는 것이 아니라, 제5 리셋신호(RESET5)가 제1 리셋신호(RESET1)보다 먼저 활성화되는 식으로 랜덤(random)하게 활성화될 수 있다. 물론, 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN) 중 어떤 신호가 먼저 활성화되고 나중에 활성화될지는 소스 클록(CLK, CLKB)의 주파수에 따라 달라지며, 이는 설계자에 의해 미리 결정될 수도 있다.
그리고, 복수의 믹싱제어신호 생성부(442<1>, 442<2>, 442<3>, … ,442<N>) 각각은, 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN) 중 인가되는 신호가 비활성화 상태인 경우 믹싱비율 제어신호(SHIFT_LEFT, SHIFT_RIGHT)에 응답하여 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<N>) 및 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<N>) 중 어느 하나의 신호를 활성화 나머지 하나의 신호를 비활성화시켜 출력한다.
예컨대, 복수의 믹싱제어신호 생성부(442<1>, 442<2>, 442<3>, … ,442<N>) 중 제3 믹싱제어신호 생성부(442<3>)으로 인가되는 제3 리셋신호(RESET3)가 활성화 상태인 경우라면 제3 믹싱제어신호 생성부(442<3>)에서 출력되는 제1 믹싱제어신호의 제3신호(MIX_CON1<3>)를 활성화 제2 믹싱제어신호의 제3신호(MIX_CON2<3>)를 비활성화시키거나 제1 믹싱제어신호의 제3신호(MIX_CON1<3>)를 비활성화 제2 믹싱제어신호의 제3신호(MIX_CON2<3>)를 활성화시킨다.
반대로, 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN) 중 인가되는 신호가 활성화 상태인 경우 믹싱비율 제어신호(SHIFT_LEFT, SHIFT_RIGHT)와 상관없이 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<N>) 및 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<N>)를 모두 활성화 또는 모두 비활성화 시켜 출력한다.
예컨대, 복수의 믹싱제어신호 생성부(442<1>, 442<2>, 442<3>, … ,442<N>) 중 제3 믹싱제어신호 생성부(442<3>)으로 인가되는 제3 리셋신호(RESET3)가 비활성화 상태인 경우라면 제3 믹싱제어신호 생성부(442<3>)에서 출력되는 제1 믹싱제어신호의 제3신호(MIX_CON1<3>)와 제2 믹싱제어신호의 제3신호(MIX_CON2<3>)를 모두 모두 활성화시켜 출력하거나 모두 비활성화시켜 출력할 수 있다.
그리고, 복수의 제1 드라이버(4442<1>, 4442<2>, 4442<3>, …, 4442<N>) 중 비활성화 상태의 제1 믹싱제어신호(MIX_CON1<K+1>, MIX_CON1<K+2>, MIX_CON1<K+3>, …, MIX_CON1<N-K>)가 인가되는 제N-K 개수의 제1 드라이버(4442<K+1>, 4442<K+2>, 4442<K+3>, …, 4442<N-K>)는 구동동작을 수행하지 않고, 활성화 상태의 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<K>)가 인가되는 제K 개수의 제1 드라이버(4442<1>, 4442<2>, 4442<3>, …, 4442<K>)는 구동동작을 수행한다.
마찬가지로, 복수의 제2 드라이버(4444<1>, 4444<2>, 4444<3>, …, 4444<N>) 중 비활성화 상태의 제2 믹싱제어신호(MIX_CON2<L+1>, MIX_CON2<L+2>, MIX_CON2<L+3>, …, MIX_CON2<N-L>)가 인가되는 제N-L 개수의 제2 드라이버(4444<L+1>, 4444<L+2>, 4444<L+3>, …, 4444<N-L>)는 구동동작을 수행하지 않고, 활성화 상태의 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<L>)가 인가되는 제L 개수의 제2 드라이버(4444<1>, 4444<2>, 4444<3>, …, 4444<L>)는 구동동작을 수행한다.
이때, 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN)가 활성화되는 것에 대응하여 복수의 믹싱제어신호 생성부(442<1>, 442<2>, 442<3>, … ,442<N>) 각각에서 출력되는 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<N>)와 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<N>)가 모두 비활성화되는 경우에서는, 복수의 제1 드라이버(4442<1>, 4442<2>, 4442<3>, …, 4442<N>) 중 구동동작을 수행하는 제K 개수의 제1 드라이버(4442<1>, 4442<2>, 4442<3>, …, 4442<K>)는 복수의 제2 드라이버(4444<1>, 4444<2>, 4444<3>, …, 4444<N>) 중 구동동작을 수행하지 않는 제N-L 개수의 제2 드라이버(4444<L+1>, 4444<L+2>, 4444<L+3>, …, 4444<N-L>)에 대응한다.
마찬가지로, 복수의 제2 드라이버(4444<1>, 4444<2>, 4444<3>, …, 4444<N>) 중 구동동작을 수행하는 제L 개수의 제2 드라이버(4444<1>, 4444<2>, 4444<3>, …, 4444<L>)는 복수의 제1 드라이버(4442<1>, 4442<2>, 4442<3>, …, 4442<N>) 중 구동동작을 수행하지 않는 제N-K 개수의 제1 드라이버(4442<K+1>, 4442<K+2>, 4442<K+3>, …, 4442<N-K>)에 대응한다.
이와 같이 복수의 제1 드라이버(4442<1>, 4442<2>, 4442<3>, …, 4442<N>)와 복수의 제2 드라이버(4444<1>, 4444<2>, 4444<3>, …, 4444<N>)가 구동되는 이유는 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<N>)와 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<N>)가 서로 일 대 일로 대응하여 서로 상반되는 논리레벨을 갖거나 모두 비활성화되기 때문이다.
예컨대, 복수의 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<N>)가 총 10개로 이루어져 있고, 4개의 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<3>, MIX_CON1<4>, MIX_CON1<7>)가 활성화 6개의 제1 믹싱제어신호(MIX_CON1<2>, MIX_CON1<5>, MIX_CON1<6>, MIX_CON1<8>, MIX_CON1<9>, MIX_CON1<10>)가 비활성화된다고 가정하면, 10개로 이루어진 제1 드라이버(4442<1>, 4442<2>, 4442<3>, 4442<4>, 4442<5>, 4442<6>, 4442<7>, 4442<8>, 4442<9>, 4442<10>) 중 제1, 제3, 제4, 제7 제1 드라이버(4442<1>, 4442<3>, 4442<4>, 4442<7>)는 구동동작을 수행하고, 제2, 제5, 제6, 제8 내지 제10 제1 드라이버(4442<2>, 4442<5>, 4442<6>, 4442<8>, 4442<9>, 4442<10>)는 구동동작을 수행하지 않는다.
마찬가지로, 복수의 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<N>)가 총 10개로 이루어져 있고, 4개의 제2 믹싱제어신호(MIX_CON2<2>, MIX_CON2<5>, MIX_CON2<8>, MIX_CON2<10>)가 활성화 6개의 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<3>, MIX_CON2<4>, MIX_CON2<6>, MIX_CON2<7>, MIX_CON2<9>)가 비활성화된다고 가정하면, 10개로 이루어진 제2 드라이버(4444<1>, 4444<2>, 4444<3>, 4444<4>, 4444<5>, 4444<6>, 4444<7>, 4444<8>, 4444<9>, 4444<10>) 중 제2, 제5, 제8, 제10 제2 드라이버(4444<2>, 4444<5>, 4444<8>, 4444<10>)는 구동동작을 수행하고, 제1, 제3, 제4, 제6, 제7, 제9 제2 드라이버(4444<1>, 4444<3>, 4444<4>, 4444<6>, 4444<7>, 4444<9>)는 구동동작을 수행하지 않는다.
예를 든 것과 같이, 복수의 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<N>) 중 활성화된 4개의 신호(MIX_CON1<1>, MIX_CON1<3>, MIX_CON1<4>, MIX_CON1<7>)는 복수의 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<N>) 중 비활성화된 6개의 신호(MIX_CON2<1>, MIX_CON2<3>, MIX_CON2<4>, MIX_CON2<6>, MIX_CON2<7>, MIX_CON2<9>)에 대응한다.
마찬가지로, 복수의 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<N>) 중 활성화된 4개의 신호(MIX_CON2<2>, MIX_CON2<5>, MIX_CON2<8>, MIX_CON2<10>)는 복수의 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<N>) 중 비활성화된 6개의 신호(MIX_CON1<2>, MIX_CON1<5>, MIX_CON1<6>, MIX_CON1<8>, MIX_CON1<9>, MIX_CON1<10>)에 대응한다.
물론, 복수의 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<N>) 중에서도 비활성화되고, 복수의 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<N>) 중에서도 비활성화되는 신호(MIX_CON1<6>, MIX_CON1<9>, MIX_CON2<6>, MIX_CON2<7>)들은 그에 대응하는 리셋신호(RESET6, RESET9)가 활성화되어 있기 때문이다.
그리고, 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN)가 활성화되는 것에 대응하여 복수의 믹싱제어신호 생성부(442<1>, 442<2>, 442<3>, … ,442<N>) 각각에서 출력되는 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<N>)와 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<N>)가 모두 활성화되는 경우에서는, 복수의 제1 드라이버(4442<1>, 4442<2>, 4442<3>, …, 4442<N>) 중 구동동작을 수행하는 제K 개수의 제1 드라이버(4442<1>, 4442<2>, 4442<3>, …, 4442<K>)의 일부가 복수의 제2 드라이버(4444<1>, 4444<2>, 4444<3>, …, 4444<N>) 중 구동동작을 수행하는 제L 개수의 제2 드라이버(4444<1>, 4444<2>, 4444<3>, …, 4444<L>)에 대응한다.
이와 같이 복수의 제1 드라이버(4442<1>, 4442<2>, 4442<3>, …, 4442<N>)와 복수의 제2 드라이버(4444<1>, 4444<2>, 4444<3>, …, 4444<N>)가 구동되는 이유는 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<N>)와 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<N>)가 서로 일 대 일로 대응하여 서로 상반되는 논리레벨을 갖거나 모두 활성화되기 때문이다.
도 5는 도 4에 도시된 본 발명의 실시예에 따른 위상혼합부의 동작을 설명하기 위해 도시한 도면이다.
도 5를 참조하면, 본 발명의 실시예에 따른 위상혼합부(440)는, '주파수가 낮은 경우'와 '주파수가 높은 경우'으로 나뉘어 동작하는 것을 알 수 있다.
먼저 '주파수가 낮은 경우'를 살펴보면, 외부에서 인가되는 소스 클록(CLK)과 제1지연라인(200)에서 출력되는 클록(DU_CLK_1) 및 제2지연라인(220)에서 출력되는 클록(DU_CLK_2)이 모두 매우 넓은 활성화구간 및 비활성화구간을 갖는 클록임을 알 수 있다.
따라서, 제1지연라인(200)에서 출력되는 클록(DU_CLK_1)과 제2지연라인(220)에서 출력되는 클록(DU_CLK_2)의 위상을 혼합하여 생성된 믹싱 클록(MIX_CLK)의 상승 에지(rising edge)와 소스 클록(CLK)의 상승 에지(rising edge)는 어느 정도 차이가 나더라도 동기화 된 것으로 인식될 수 있다.
때문에, 본 발명의 실시예에 따른 위상 혼합부(440)는, 제1지연라인(200)에서 출력되는 클록(DU_CLK_1)의 상승에지와 제2지연라인(220)에서 출력되는 클록(DU_CLK_2) 상승에지사이의 영역에서 믹싱 클록(MIX_CLK)이 상대적으로 큰 단위씩 쉬프트되도록 동작하게 된다.
예컨대, 본 발명의 실시예에 따른 위상 혼합부(440)는 제1지연라인(200)에서 출력되는 클록(DU_CLK_1)의 상승에지와 제2지연라인(220)에서 출력되는 클록(DU_CLK_2) 상승에지사이의 영역에서 믹싱 클록(MIX_CLK)이 1/3 지연 유닛(unit delay) 단위씩 쉬프트되도록 동작하게 된다.
상기와 같은 동작이 본 발명의 실시예에 따른 위상 혼합부(440)에서 가능한 것은 제1지연라인(200)에서 출력되는 클록(DU_CLK_1)을 구동할 수 있는 복수의 제1 드라이버(4442<1>, 4442<2>, 4442<3>, …, 4442<N>) 및 제2지연라인(220)에서 출력되는 클록(DU_CLK_2)을 구동할 수 있는 복수의 제2 드라이버(4444<1>, 4444<2>, 4444<3>, …, 4444<N>)의 개수를 각각 3개씩(총 6개)으로 제한시킬 수 있기 때문이다.
즉, 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN) 중 3개의 리셋신호만 비활성화되고 나머지 신호들은 모두 활성화시킴으로써, 복수의 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<N>)와 복수의 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<N>)에서 서로 대응관계에 있는 각 3개씩(총 6개)의 신호만 서로 상반되는 논리레벨을 갖는 상태가 되고 나머지 신호들은 모두 비활성화 상태가 되며, 이와 같은 제어를 통해 복수의 제1 드라이버(4442<1>, 4442<2>, 4442<3>, …, 4442<N>) 및 복수의 제2 드라이버(4444<1>, 4444<2>, 4444<3>, …, 4444<N>)에서 구동동작을 수행할 수 있는 드라이버의 개수를 각각 3개씩(총 6개)로 한정하는 것이 가능하다.
그리고, '주파수가 높은 경우'를 살펴보면, 외부에서 인가되는 소스 클록(CLK)과 제1지연라인(200)에서 출력되는 클록(DU_CLK_1) 및 제2지연라인(220)에서 출력되는 클록(DU_CLK_2)이 모두 매우 좁은 활성화구간 및 비활성화구간을 갖는 클록임을 알 수 있다.
따라서, 제1지연라인(200)에서 출력되는 클록(DU_CLK_1)과 제2지연라인(220)에서 출력되는 클록(DU_CLK_2)의 위상을 혼합하여 생성된 믹싱 클록(MIX_CLK)의 상승 에지(rising edge)와 소스 클록(CLK)의 상승 에지(rising edge)는 매우 정확하게 일치하지 않으면 동기화 된 것으로 인식할 수 없다.
때문에, 본 발명의 실시예에 따른 위상 혼합부(440)는, 제1지연라인(200)에서 출력되는 클록(DU_CLK_1)의 상승에지와 제2지연라인(220)에서 출력되는 클록(DU_CLK_2) 상승에지사이의 영역에서 믹싱 클록(MIX_CLK)이 상대적으로 매우 작은 단위씩 쉬프트되도록 동작하게 된다.
예컨대, 본 발명의 실시예에 따른 위상 혼합부(440)는 제1지연라인(200)에서 출력되는 클록(DU_CLK_1)의 상승에지와 제2지연라인(220)에서 출력되는 클록(DU_CLK_2) 상승에지사이의 영역에서 믹싱 클록(MIX_CLK)이 1/9 지연 유닛(unit delay) 단위씩 쉬프트되도록 동작하게 된다.
상기와 같은 동작이 본 발명의 실시예에 따른 위상 혼합부(440)에서 가능한 것은 제1지연라인(200)에서 출력되는 클록(DU_CLK_1)을 구동할 수 있는 복수의 제1 드라이버(4442<1>, 4442<2>, 4442<3>, …, 4442<N>) 및 제2지연라인(220)에서 출력되는 클록(DU_CLK_2)을 구동할 수 있는 복수의 제2 드라이버(4444<1>, 4444<2>, 4444<3>, …, 4444<N>)의 개수를 각각 9개씩(총 18개)으로 제한시킬 수 있기 때문이다.
즉, 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN) 중 9개의 리셋신호만 비활성화되고 나머지 신호들은 모두 활성화시킴으로써, 복수의 제1 믹싱제어신호(MIX_CON1<1>, MIX_CON1<2>, MIX_CON1<3>, …, MIX_CON1<N>)와 복수의 제2 믹싱제어신호(MIX_CON2<1>, MIX_CON2<2>, MIX_CON2<3>, …, MIX_CON2<N>)에서 서로 대응관계에 있는 각 9개씩(총 18개)의 신호만 서로 상반되는 논리레벨을 갖는 상태가 되고 나머지 신호들은 모두 비활성화 상태가 되며, 이와 같은 제어를 통해 복수의 제1 드라이버(4442<1>, 4442<2>, 4442<3>, …, 4442<N>) 및 복수의 제2 드라이버(4444<1>, 4444<2>, 4444<3>, …, 4444<N>)에서 구동동작을 수행할 수 있는 드라이버의 개수를 각각 9개씩(총 18개)로 한정하는 것이 가능하다.
이와 같인, 본 발명의 실시예에 따른 위상 혼합부(440)는, 외부에서 인가되는 소스 클록(CLK, CLKB)의 주파수에 따라 복수의 제1 드라이버(4442<1>, 4442<2>, 4442<3>, …, 4442<N>)과 복수의 제2 드라이버(4444<1>, 4444<2>, 4444<3>, …, 4444<N>) 중 제1지연라인(200)에서 출력되는 클록(DU_CLK_1)과 제2 지연라인(220)에서 출력되는 클록(DU_CLK_1)을 각각 구동하기 위해 사용되는 드라이버의 개수를 조절하는 것이 가능하다.
참고로, 전술한 실시예에서는 외부에서 인가되는 소스 클록(CLK, CLKB)의 주파수에 따라 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN) 중 활성화되는 신호의 개수를 조절하는 방식을 사용하였는데, 이는 설명의 편의를 위해 구체적인 예를 든 것일 뿐이며, 외부에서 인가되는 소스 클록(CLK, CLKB)의 주파수에 따라 복수의 제1 드라이버(4442<1>, 4442<2>, 4442<3>, …, 4442<N>)과 복수의 제2 드라이버(4444<1>, 4444<2>, 4444<3>, …, 4444<N>)를 각각 온/오프 시킬 수 있다면, 전술한 실시예와 같이 복수의 리셋신호(RESET1, RESET2, RESET3, … ,RESETN)를 직접적으로 제어하지 않는다고 하더라도 본 발명의 범주에 속할 것이다.
또한, 그리고, 전술한 실시예에서는 지연고정루프회로(DLL) 내부에 포함된 클록지연부(140)에 관한 것으로 한정되어 설명하였는데, 이는, 본 발명의 실시예가 적용될 수 있는 가장 대표적인 회로가 지연고정루프회로(DLL)라는 것을 의미할 뿐이며, 위상 차이를 갖는 두 개의 클록을 혼합하여 사용하는 회로는 모두 본 발명의 범주에 속할 것이다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 전술한 본 발명은 정 소스 클록(CLK) 및 부 소스 클록(CLKB)을 각각 구동하기 위한 구동 드라이버를 소스 클록(CLK, CLKB)의 주파수에 따라 온/오프 시킬 수 있도록 함으로써, 반도체 장치로 인가되는 소스 클록(CLK, CLKB)의 주파수가 처음 설계 당시에 결정되었던 주파수보다 더 높거나 더 낮게 변동되어 입력되는 경우에도 지연유닛 단위보다 작은 지연범위 내에서 지연량 변동폭을 조절하여 소스 클록(CLK, CLKB)을 지연시킬 수 있다.
이를 통해, 소스 클록(CLK, CLKB)의 주파수가 처음 설계 당시에 결정되었던 주파수보다 더 높거나 더 낮게 변동되어 입력되는 경우에도 아무런 문제없이 최대의 성능으로 지연고정루프 동작을 수행할 수 있는 지연고정루프회로를 제공하는 것이 가능하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
100 : 클록버퍼링부 120: 위상비교부
140 : 클록지연부 160 : 지연복제모델부
180 : 분주기 142 : 제1지연부
144 : 제2지연부 146 : 더미 지연부
148 : 지연제어부 200 : 제1지연라인
220 : 제2지연라인 240 : 종래기술에 따른 위상혼합부
440 : 본 발명의 실시예에 따른 위상혼합부
448 : 리셋신호 생성부 442<1:N> : 복수의 믹싱제어신호 생성부
444 : 클록 믹싱부 4442<1:N> : 복수의 제1 드라이버
4444<1:N> : 복수의 제2 드라이버 4446 : 클록 결합부

Claims (15)

  1. 외부클록의 주파수에 따라 복수의 리셋 신호 중 활성화되는 신호의 개수를 변동하는 리셋신호 생성부;
    복수의 제1 및 제2 믹싱제어신호를 생성하되, 상기 복수의 리셋 신호 중 활성화되는 신호에 대응하는 M개의 상기 제1 및 제2 믹싱제어신호는 서로 상반되는 레벨을 갖도록 하고, 비활성화되는 신호에 대응하는 R개의 상기 제1 및 제2 믹싱제어신호는 서로 동일한 레벨을 갖도록 하는 복수의 믹싱제어신호 생성부; 및
    복수의 상기 제1 믹싱제어신호에 따라 상기 외부클록의 정 클록을 구동하여 생성된 제1 구동클록과, 복수의 상기 제2 믹싱제어신호에 따라 상기 외부클록의 부 클록을 구동하여 생성된 제2 구동클록을 믹싱하여 믹싱 클록을 생성하는 클록 믹싱부
    를 구비하는 반도체 장치.
  2. 제1항에 있어서,
    상기 복수의 믹싱제어신호 생성부 각각은,
    상기 복수의 리셋신호 중 인가되는 신호가 활성화 상태인 경우 믹싱비율 제어신호에 응답하여 제1 및 제2 믹싱제어신호 중 어느 하나의 신호를 활성화 나머지 하나의 신호를 비활성화시켜 출력하고,
    상기 복수의 리셋신호 중 인가되는 신호가 비활성화 상태인 경우 상기 믹싱비율 제어신호와 상관없이 상기 제1 및 제2 믹싱제어신호를 모두 비활성화시켜 출력하는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 클록 믹싱부는,
    상기 복수의 제1 믹싱제어신호에 응답하여 상기 외부클록의 정 클록을 각각 구동한 뒤 결합하여 상기 제1 구동클록으로서 출력하기 위한 복수의 제1 드라이버;
    상기 복수의 제2 믹싱제어신호에 응답하여 상기 외부클록의 부 클록을 각각 구동한 뒤 결합하여 상기 제2 구동클록으로서 출력하기 위한 복수의 제2 드라이버; 및
    상기 제1 구동클록과 상기 제2 구동클록을 결합하여 상기 믹싱 클록으로서 출력하기 위한 클록 결합부를 구비하는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서,
    상기 복수의 제1 드라이버는 각각 서로 다른 구동력을 가지며,
    상기 복수의 제2 드라이버는 각각 서로 다른 구동력을 갖는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서,
    상기 복수의 제1 드라이버 중 비활성화 상태의 상기 제1 믹싱제어신호가 인가되는 드라이버는 구동동작을 수행하지 않고, 활성화 상태의 상기 제1 믹싱제어신호가 인가되는 드라이버는 구동동작을 수행하며,
    상기 복수의 제2 드라이버 중 비활성화 상태의 상기 제2 믹싱제어신호가 인가되는 드라이버는 구동동작을 수행하지 않고, 활성화 상태의 상기 제2 믹싱제어신호가 인가되는 제2 드라이버는 구동동작을 수행하는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서,
    상기 복수의 리셋 신호 중 신호가 활성화되는 순서는 상기 외부클록의 주파수에 따라 랜덤(random)하게 결정되는 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서,
    상기 리셋신호 생성부는,
    상기 외부클록의 주파수가 높으면 높을수록 상기 복수의 리셋신호 중 활성화되는 신호의 개수를 감소시키고,
    상기 외부클록의 주파수가 낮으면 낮을수록 상기 복수의 리셋신호 중 활성화되는 신호의 개수를 증가시키는 것을 특징으로 하는 반도체 장치.
  8. 제6항에 있어서,
    상기 리셋신호 생성부는,
    카스 레이턴시 값이 크면 클수록 상기 복수의 리셋신호 중 활성화되는 신호의 개수를 감소시키고,
    상기 카스 레이턴시 값이 작으면 작을수록 상기 복수의 리셋신호 중 활성화되는 신호의 개수를 증가시키는 것을 특징으로 하는 반도체 장치.
  9. 외부클록의 주파수에 따라 복수의 리셋 신호 중 활성화되는 신호의 개수를 변동하는 리셋신호 생성부;
    외부클록의 정 클록을 각각 구동한 뒤 결합하여 제1 구동클록으로서 출력하되, 상기 복수의 리셋 신호에 응답하여 그 동작이 각각 온/오프 제어되며, 각각 서로 다른 구동력을 가지는 복수의 제1 클록 구동부;
    상기 외부클록의 부 클록을 각각 구동한 뒤 결합하여 제2 구동클록으로서 출력하되, 상기 복수의 리셋 신호에 응답하여 그 동작이 각각 온/오프 제어되며, 각각 서로 다른 구동력을 가지는 복수의 제2 클록 구동부; 및
    상기 제1 구동클록과 상기 제2 구동클록을 결합하여 믹싱 클록을 생성하는 클록 결합부
    를 구비하는 반도체 장치.
  10. 제9항에 있어서,
    온(on) 동작하는 제1 클록 구동부의 개수와 온(on) 동작하는 제2 클록 구동부의 개수는 서로 일치하고,
    온(on) 동작하는 제1 클록 구동부 중 인에이블된 제1 클록구동부의 개수와 온(on) 동작하는 제2 클록 구동부 중 디스에이블된 제2 클록구동부의 개수는 서로 일치하며,
    온(on) 동작하는 제1 클록 구동부 중 디스에이블된 제1 클록 구동부의 개수와 온(on) 동작하는 제2 클록 구동부 중 인에이블된 제2 클록구동부의 개수는 서로 일치하고,
    오프(off) 동작하는 제1 클록 구동부의 개수와 오프(off) 동작하는 제2 클록 구동부의 개수는 서로 일치하는 것을 특징으로 하는 반도체 장치.
  11. 제10항에 있어서,
    상기 복수의 제1 클록 구동부는 온(on) 동작하는 M개의 구동부와 오프(off) 동작하는 R개의 구동부를 포함하며,
    온(on) 동작하는 M개의 제1 클록 구동부 중 인에이블된 P개의 제1 클록 구동부를 통해 상기 외부클록의 정 클록을 구동하고, 디스에이블된 M-P개의 제1 클록 구동부와 오프(off) 동작하는 R개의 제1 클록 구동부는 아무런 동작을 수행하지 않는 것을 특징으로 하는 반도체 장치.
  12. 제11항에 있어서,
    상기 복수의 제2 클록 구동부는 온(on) 동작하는 M개의 구동부와 오프(off) 동작하는 R개의 구동부를 포함하며,
    온(on) 동작하는 M개의 제2 클록 구동부 중 인에이블된 M-P개의 제2 클록 구동부를 통해 상기 외부클록의 부 클록을 구동하고, 디스에이블된 P개의 제2 구동부와 오프(off) 동작하는 R개의 제2 클록 구동부는 아무런 동작을 수행하지 않는 것을 특징으로 하는 반도체 장치.
  13. 제12항에 있어서,
    상기 복수의 리셋 신호 중 신호가 활성화되는 순서는 상기 외부클록의 주파수에 따라 랜덤(random)하게 결정되는 것을 특징으로 하는 반도체 장치.
  14. 제13항에 있어서,
    상기 리셋신호 생성부는,
    상기 외부클록의 주파수가 높으면 높을수록 상기 복수의 리셋신호 중 활성화되는 신호의 개수를 감소시키고,
    상기 외부클록의 주파수가 낮으면 낮을수록 상기 복수의 리셋신호 중 활성화되는 신호의 개수를 증가시키는 것을 특징으로 하는 반도체 장치.
  15. 제13항에 있어서,
    상기 리셋신호 생성부는,
    카스 레이턴시 값이 크면 클수록 상기 복수의 리셋신호 중 활성화되는 신호의 개수를 감소시키고,
    상기 카스 레이턴시 값이 작으면 작을수록 상기 복수의 리셋신호 중 활성화되는 신호의 개수를 증가시키는 것을 특징으로 하는 반도체 장치.
KR1020100064902A 2010-07-06 2010-07-06 반도체 장치 KR101172271B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100064902A KR101172271B1 (ko) 2010-07-06 2010-07-06 반도체 장치
US12/881,541 US8179179B2 (en) 2010-07-06 2010-09-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100064902A KR101172271B1 (ko) 2010-07-06 2010-07-06 반도체 장치

Publications (2)

Publication Number Publication Date
KR20120004178A KR20120004178A (ko) 2012-01-12
KR101172271B1 true KR101172271B1 (ko) 2012-08-09

Family

ID=45438162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100064902A KR101172271B1 (ko) 2010-07-06 2010-07-06 반도체 장치

Country Status (2)

Country Link
US (1) US8179179B2 (ko)
KR (1) KR101172271B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10496127B1 (en) * 2018-06-04 2019-12-03 Linear Technology Holding Llc Multi-chip timing alignment to a common reference signal

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3528413B2 (ja) * 1996-04-19 2004-05-17 ソニー株式会社 関数クロック発生回路並びにそれを用いたイネーブル機能付きｄ型フリップフロップおよび記憶回路
US7928790B2 (en) * 2008-08-20 2011-04-19 Qimonda Ag Integrated circuit and programmable delay
KR101068590B1 (ko) 2008-10-16 2011-09-30 주식회사 하이닉스반도체 지연고정루프회로

Also Published As

Publication number Publication date
US8179179B2 (en) 2012-05-15
US20120007639A1 (en) 2012-01-12
KR20120004178A (ko) 2012-01-12

Similar Documents

Publication Publication Date Title
US6593786B2 (en) Register controlled DLL reducing current consumption
US7368966B2 (en) Clock generator and clock duty cycle correction method
US7777543B2 (en) Duty cycle correction circuit apparatus
KR101083639B1 (ko) 반도체 장치 및 그 동작 방법
US10931289B2 (en) DLL circuit having variable clock divider
US8427211B2 (en) Clock generation circuit and delay locked loop using the same
US7876134B2 (en) Circuit for changing frequency of a signal and frequency change method thereof
US8593197B1 (en) Delay line circuit, delay locked loop and tester system including the same
JP2006129422A (ja) 半導体記憶素子における遅延同期ループ及びその同期方法
JP2004364252A (ja) デジタル遅延固定ループ
CN105099402B (zh) 占空比检测器和包括占空比检测器的半导体集成电路装置
TW200531445A (en) Delay locked loop in semiconductor memory device and its clock locking method
US6815985B2 (en) Clock divider and method for dividing a clock signal in a DLL circuit
KR100695525B1 (ko) 반도체 기억 소자의 지연 고정 루프
JP2004153792A (ja) 加速化モードを備えたレジスタ制御遅延固定ループ
KR100929653B1 (ko) 레지스터 제어형 지연고정루프회로
JP2009118458A (ja) 遅延固定ループ
US7154311B2 (en) Delay locked loop in semiconductor memory device and locking method thereof
KR101094932B1 (ko) 지연고정루프회로
KR101152404B1 (ko) 지연고정루프회로의 동작제어회로 및 이를 구비하는 반도체 장치
JP2011015384A (ja) 遅延固定ループ回路
KR101172271B1 (ko) 반도체 장치
KR100929655B1 (ko) 듀티 사이클 보정회로 및 이를 구비한 지연고정루프회로
CN105261382A (zh) 输出电路
KR20130002671A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 8