KR101143071B1 - 수지 마스크 층의 제거 방법 및 납땜 범프 기판의 제조 방법 - Google Patents

수지 마스크 층의 제거 방법 및 납땜 범프 기판의 제조 방법 Download PDF

Info

Publication number
KR101143071B1
KR101143071B1 KR1020050091968A KR20050091968A KR101143071B1 KR 101143071 B1 KR101143071 B1 KR 101143071B1 KR 1020050091968 A KR1020050091968 A KR 1020050091968A KR 20050091968 A KR20050091968 A KR 20050091968A KR 101143071 B1 KR101143071 B1 KR 101143071B1
Authority
KR
South Korea
Prior art keywords
mask layer
resin mask
electric
substrate
weight
Prior art date
Application number
KR1020050091968A
Other languages
English (en)
Other versions
KR20060051910A (ko
Inventor
히도시 사쿠라이
키미히로 아베
노리오 마츠모도
Original Assignee
하리마 카세이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하리마 카세이 가부시키가이샤 filed Critical 하리마 카세이 가부시키가이샤
Publication of KR20060051910A publication Critical patent/KR20060051910A/ko
Application granted granted Critical
Publication of KR101143071B1 publication Critical patent/KR101143071B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

전극 주위에 감광성수지인 드라이 필름 레지스트를 사용하여 수지 마스크층을 형성한 기판상에 석출형 납땜 조성물을 도포하고, 이어서 그 석출형 납땜 조성물을 가열처리하여 납땜을 전기 전극의 표면에 석출시킨 후, 전기 수지 마스크층을 제거함에 있어, 글리콜에테르류 및 아미노 알콜류에서 선택되는 적어도 1종을 사용하여 가열처리후의 수지 마스크층을 제거한다. 이에 의하여, 기판의 납땜 레지스트 및 납땜 범프에 손상을 주지 않고, 가열처리된 수지 마스크층을 간단히 단시간에 제거할 수 있디.
납땜, 납땜 조성물, 감광성수지, 수지 마스크층, 글리콜에테르, 아미노 알콜

Description

수지 마스크층의 제거방법 및 납땜 범프 기판의 제조방법{METHOD FOR REMOVING RESIN MASK LAYER AND METHOD FOR MANUFACTURING SOLDER BUMPED SUBSTRATE}
도 1은 본 발명의 방법의 일 실시형태를 나타내는 개략 공정 설명도이다.
본 발명은 전자회로기판에 석출형 납땜 조성물을 사용하여 전자부품을 표면실장할 때에, 수지 마스크법을 사용하여 납땜, 특히 납땜 범프를 형성하는 경우에서의 수지 마스크층의 제거방법 및 납땜 범프 기판의 제조방법에 관한 것이다.
근년 전자기기의 소형경량화에 따라 전자부품도 다(多)핀 협(狹)피치화가 진행되고, 도체 패턴도 좁은 범위에 다수의 도체가 매우 작은 간격으로 형성된 미세피치화가 진행하고 있다. 이로 인하여, 전자회로기판에 전자부품을 접합시키기 위하여는, 종래의 와이어 본딩에 대신하여 납땜 범프를 사용하는 실장방법이 널리 체용되게 되었디. 또한, 배선의 설계상, 기판에 비어홀을 형성하는 비어온패드가 널 리 채용되고 있다.
납땜 범프를 형성하는 방법으로서는, 통상, 납땜 분말과 플럭스를 혼합한 납땜 페이스트를 사용하는 수지 마스크법이 채용되고 있다. 즉, 종래의 수지 마스크법은 전극이 형성된 기판상에 수지막을 형성하고, 현상처리에 의하여 전극부를 노출시키는 개구부를 형성한다. 이어서, 납땜 페이스트를 상기 개구부에 충전하고, 가열처리에 의하여 납땜 페이스트를 용융시켜 납땜 범프를 형성한다. 그리고, 최후로 수지 마스크층을 제거한다.
그러나, 상기 수지 마스크법에서는 납땜 범프를 형성하기 위하여 가열처리(통상 200 ℃ 이상)를 하고 있으므로, 그 가열처리에 의하여 수지 마스크층의 내박리성도 향상하고, 이로 인하여 수지 마스크층을 완전히 제거하는 것이 곤란하다. 한편, 수지 마스크층이 기판에 잔존하고 있으면, 그 후의 전자부품의 실장에 폐해를 초래할 염려가 있다.
또한, 레지스트의 박리제로서 일반적으로는 강알카리성 용액이 사용되지만, 이러한 강알카리성 용액에 기판을 침적한 경우, 기판의 납땜 레지스트 및 납땜 범프가 손상을 받을 가능성이 있다. 이로 인하여, 그 후의 납땜 접속 신뢰성에 문제가 생길 염려가 있다.
수지 마스크층의 제거방법으로서, 일본 특허공개 평7-288372호 공보에는 알카리 가용형 레지스트의 박리제로서 유기 알카리 수용액, 특히 모노에탄올아민을 사용하는 것이 기재되어 있다. 일본 특허공개 평6-250403호 공보에는, 기판에 수용성 레지스트에 의하여 형성한 도금 레지스트의 박리액으로서, 트리에탄올아민을 포함하는 강알카리성 수용액을 사용하는 것이 기재되어 있다. 그러나, 이들 공보에 기재된 레지스트 박리에서는 박리공정 전에 높은 가열처리를 행하지 않는다. 따라서, 레지스트 박리도 비교적 용이하다고 생각된다.
본 발명의 과제는, 기판의 납땜 레지스트 및 납땜에 손상을 주지않고, 가열처리된 수지 마스크층을 간단히 단시간에 제거할 수 있는 수지 마스크층의 제거방법 및 회로기판의 제조방법을 제공하는 것이다.
본 발명자 등은 상기 과제를 해결하기 위하여 예의 연구를 거듭하였다. 그 결과, 수지 마스크법에 의하여 전극상에 납땜을 형성하는 경우에서, 글리콜에테르류 또는 아미노 알콜류를 사용하여 가열처리후의 수지 마스크층을 제거할 때에는, 가열처리에 의하여 박리하기 어렵게 된 수지 마스크층을 간단히 단시간에 제거할 수 있고, 더욱 기판의 납땜 레지스트나 납땜 범프에 손상을 주는 것이 적고, 이로 인하여 납땜 접속 신뢰성을 향상시킬 수 있다는 새로운 사실을 발견하였다.
즉, 본 발명의 수지 마스크층의 제거방법은, 기판의 표면에 형성한 절연층의 개구부에서 노출하고 있는 전극의 주위에 드라이 필름 레지스트를 사용하여 수지 마스크층을 형성하는 공정과, 전기 기판상에 석출형 납땜 조성물을 도포하는 공정과, 그 석출형 납땜 조성물을 가열처리하여 납땜을 전기 전극의 표면에 석출시키는 공정과, 전기 수지 마스크층을 제거하는 공정을 포함한다. 가열처리 후의 전기 수지 마스크층의 제거는 글리콜에테르류 및 아미노 알콜류에서 선택되는 적어도 1종 을 사용하여 행한다.
또한, 본 발명의 납땜 범프 기판의 제조방법은, 기판 표면의 전극 주위에 드라이 필름 레지스트를 사용하여 수지 마스크층을 형성하는 공정과, 전기 기판상에 석출형 납땜 조성물을 도포하는 공정과, 그 석출형 납땜 조성물을 가열처리하여 납땜 범프를 전기 전극의 표면에 석출시키는 공정과, 그 석출형 납땜 조성물을 가열처리하여 납땜 범프를 전기 전극의 표면에 석출시키는 공정과, 글리콜에테르류 및 아미노 알콜류에서 선택되는 적어도 1종을 사용하여 가열처리 후의 수지 마스크 층을 제거하는 공정을 포함한다.
본 발명의 방법은 전기 가열처리의 온도가 200 ℃ 이상인 경우에 특히 유효하다. 또한, 기판의 절연층중 적어도 하나가 전기 가열처리의 온도보다도 높은 유리전이점을 가지는 경우에는 가열처리중의 기판 형상이 고정되므로 특히 유효하다.
본 발명에 의하면, 수지 마스크법에 의하여 전극상에 납땜을 석출시키는 경우에, 수지 마스크가 보다 적은 공정으로 간단하게 형성될 수 있고, 또한 가열처리 후의 수지 마스크층도 간단히 단시간에 제거할 수 있고, 더욱 기판의 납땜 레지스트나 납땜에 손상을 주는 것이 적고, 따라서 납땜 접속 신뢰성을 향상시킬 수 있는 효과가 있다.
본 발명의 다른 목적 및 이점은 이하의 설명에서 명확하게 된다.
이하, 본 발명을 도면을 참조하여 설명한다.
도 1은 본 발명의 일 실시형태에 관한 수지 마스크층의 제거방법을 나타내는 개략 설명도이다.
도 1의 (a)에 나타내는 바와 같이, 기판(1)은 그 표면에 납땜 레지스트막 (절연층)(3)이 형성되고, 그 납땜 레지스트막(3)에 형성한 개구부에서 전극(2)이 노출하고 있다. 그 기판(1)의 표면에, 전극(2)의 부분을 제외하고 수지 마스크층(4)(즉, 댐(dam))을 형성한다. 이어서, 도 1의 (b)에 나타내는 바와 같이, 기판(1)의 표면에 석출형 납땜 조성물(5)을 도포하고 가열하여, 도 1의 (c)에 나타내는 바와 같이, 납땜을 전기 전극(2)의 표면에 석출시켜 납땜 범프(6)를 형성한다. 이어서, 도 1의 (d)에 나타내는 바와 같이, 수지 마스크층(4)를 제거하고, 필요에 따라 도 1의 (e)에 나타내는 바와 같이 플래트닝을 한다.
전극(2)는 기판(1)의 표면에 소정의 피치로 노출하고 있다. 납땜 레지스트막(3)으로는 에폭시계, 아크릴계, 폴리이미드계 등의 수지가 사용되지만, 바람직하게는 에폭시계 수지이다.
수지 마스크층(4)을 형성하는 수지 재료로는, 균일한 두꺼운 막 형성의 관점에서, 필름상의 감광성수지를 사용하는 것이 바람직하고, 드라이 필름 레지스트가 보다 바람직하다. 석출 납땜에 의하여 범프를 작성하기 위하여는, 납땜 석출량의 관점에서 10 ㎛ 이상, 바람직하게는 30 ㎛ 이상의 두께의 감광성수지층을 가지는 드라이 필름 레지스트가 좋다. 한편, 감광성수지층의 두께는 300 ㎛ 이하, 바람직하게는 150 ㎛ 이하인 것이 좋고, 두께가 300 ㎛를 넘으면 감광성수지층의 저부까지 경화시키는 것이 곤란하게 된다.
드라이 필름 레지스트는 지지 필름(carrier film)의 위에 감광성수지를 적층하고, 그 감광성수지층의 표면(즉, 지지 필름과는 반대측 면)에 보호 필름(cover film)을 형성하여 이루어지는 3층의 감광성수지 적층체를 의미한다
본 발명에 사용하는 드라이 필름 레지스트는 특정의 배합비를 포함하는 감광성수지를 감광성수지층으로서 가지는 것이 바람직하다.
이하 본 발명에서 적합하게 사용될 수 있는 감광성수지에 대하여 설명한다.
본 발명에서의 감광성수지는, 중량평균 분자량 4만～9만인 카르복실기를 함유하는 알카리 가용성 고분자 15～35 중량% (A1), 중량평균 분자량 10만～15만인 카르복실기를 함유하는 알카리 가용성 고분자 15～35 중량% (A2), 부가중합성 단량체 15～60 중량% (B), 광중합개시제 0.01～10 중량% (C) 및 중량평균 분자량 1000～3000의 폴리프로필렌옥사이드 7～30 중량% (D)를 함유하는 것이 바람직하다.
(A1), (A2) 성분의 알카리 가용성 분자는, 가소성의 관점에서 비닐공중합체가 바람직하다. 또한 현상성의 관점에서 카르본산 함유 비닐 공중합체가 바람직하다. 여기서, 카르본산 함유 비닐 공중합체란, α,β-불포화 카르본산 중에서 선택되는 적어도 1종의 제1 단량체와, 알킬(메타)아크릴레이트, 하이드록시알킬(메타)아크릴레이트, (메타)아크릴아미드와 그 질소상의 수소를 알킬기 또는 알콕시기로 치환한 화합물, 스티렌 및 스티렌 유도체, (메타)아크릴로니트릴 및 (메타)아크릴산 글리시딜 중에서 선택되는 적어도 1종의 제2 단량체를 비닐 공중합하여 얻어지는 화합물이다. 또한, (메타)아크릴레이트란 메타크릴레이트 또는 아크릴레이트를 의미하고 있다.
카르본산 함유 비닐 공중합체에 사용되는 제1 단량체로서는, 아크릴산, 메타크릴산, 푸마르산, 신나믹산, 클로톤산, 이타콘산, 말레인산 반에스테르 등을 들 수 있고, 각각 단독으로 사용되어도 되고 2종 이상을 조합시켜도 된다.
카르본산 함유 비닐 공중합체에서의 제1 단량체의 비율은 15～40 중량%가 바람직하고, 보다 좋기로는 20～35 중량%이다. 알카리 현상성을 유지시키기 위하여 제1 단량체의 비율은 15 중량% 이상인 것이 바람직하고, 카르본산 비닐 공중합체의 용해도의 관점에서 40 중량% 이하인 것이 바람직하다.
카르본산 함유 비닐 공중합체에 사용되는 제2 단량체로서는, 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, n-프로필(메타)아크릴레이트, 시클로헥실(메타)아크릴레이트, n-부틸(메타)아크릴레이트, 2-에틸헥실(메타)아크릴레이트, 2-하이드록시에틸(메타)아크릴레이트, 2-하이드록시프로필(메타)아크릴레이트, 4-하이드록시부틸(메타)아크릴레이트, 폴리에틸렌글리콜모노(메타)아크릴레이트, 폴리프로필렌글리콜모노(메타)아크릴레이트, (메타)아크릴아미드, N-메티롤아크릴아미드, N-부톡시메틸아크릴아미드, 스티렌, α-메틸스티렌, p-메틸스티렌, p-클로로스티렌, (메타)아크릴로니트릴, (메타)아크릴산 글리시딜 등을 들 수 있고, 각각 단독으로 사용되어도 되고 2종 이상을 조합시켜도 된다.
카르본산 함유 비닐 공중합체에서의 제2 단량체의 비율은 60～85 중량%가 바람직하고, 보다 좋기로는 65～80 중량%이다.
카르본산함유 비닐 공중합체는 박리성과 납땜 내성의 바란스의 관점에서 다른 중량평균 분자량을 가지는 것을 사용하는 것이 바람직하다. 또한 감광성수지는 중량평균 분자량 4만～9만인 카르복실기를 함유하는 알카리 가용성 고분자 (A1)를 감광성수지 전 중량 기준으로 15～35 중량%, 중량평균 분자량 10만～15만인 카르복실기를 함유하는 알카리 가용성 고분자 (A2)를 감광성수지 전 중량 기준으로 15～35 중량% 사용하는 것이 바람직하다.
(B) 성분은 공지의 부가중합성 단량체를 사용할 수 있다. 예를 들어, 폴리옥시알킬렌모노(메타)아크릴레이트, 폴리옥시알킬렌디(메타)아크릴레이트, 비스페놀A 알킬렌옥사이드 변성 디아크릴레이트, 다가 알콜의 에틸렌옥사이드 변성 폴리(메타)아크릴레이트 등을 1 종류 또는 2 종류 이상을 조합시켜 사용할 수 있다. 배합량은 감광성수지의 전 중량 기준으로 15～60 중량%가 바람직하고, 보다 좋기로는 20～50 중량%이다. 감광성수지층을 충분히 경화시기고, 레지스트로서의 강도를 유지하기 위하여 상기의 함유량은 15 중량% 이상인 것이 바람직하다. 또한, 경화 후의 균열을 방지하기 위하여 상기 부가중합성 단량체의 총 함유량은 60 중량 % 이하가 바람직하다.
감광성수지 100 g당의 부가중합성 이중결합 농도 DT 는 수지 마스크의 밀착성의 관점에서 0.07 이상, 수지 마스크의 해상도의 관점에서 0.12 이하인 것이 바람직하고, 0.08～0.11인 것이 보다 바람직하다. 즉, 감광성수지 100 g당의 부가중합성 이중결합 농도 DT 가 0.07～0.12인 감광성수지를 지지 필름의 위에 적층하고, 이 감광성수지의 표면에 보호 필름을 형성하여 이루어지는 드라이 레지스트 필름을 사용하여 수지 마스크층을 형성하는 것이 바람직하다.
전기 이중결합 농도 DT 는 이하의 계산식에 의하여 얻어진다.
1. 감광성수지중에 부가중합성 단량체[1]가 W1 포함되는 경우에 대하여 이중결합 농도 DT 를 계산한다.
D1 = (d1/M1) ------ (계산식 a)
D1: 부가중합성 단량체[1]의 이중결합 농도
d1: 부가중합성 단량체[1] 1 분자가 가지는 부가중합성 이중결합의 수
M1 : 부가중합성 단량체[1]의 수평균 분자량
예를 들어, 감광성수지중에 트리에톡시메티롤 프로판트리아크릴레이트가 30 g 함유되는 경우, 트리에톡시메티롤 프로판트리아크릴레이트에 대한 이중결합 농도 D는 이하와 같이 계산할 수 있다.
D = (3/428) = 0.00701
2. 부가중합성 단량체 [2], [3] ----- 에 대해서도 각각 이중결합 농도 D2, D3,---- 를 계산식 a와 마찬가지로 계산하고, 계산식 b에 의하여 감광성수지 100 g당의 이중결합 농도 DT 를 계산한다.
DT = (D1 x W1 + D2 x W2 + D3 x W3 ---) x (100/WT) --- (계산식 b)
DT : 감광성수지 100 g당의 이중결합 농도
W1 : 감광성수지중의 부가중합성 단량체 [1]의 중량 (g)
W2 : 감광성수지중의 부가중합성 단량체 [2]의 중량 (g)
W3 : 감광성수지중의 부가중합성 단량체 [3]의 중량 (g)
.
.
WT : 감광성수지의 총 중량 (g)
(C) 성분은 공지의 광중합개시제를 사용할 수 있다. 벤조페논 유도체, 벤질케탈 유도체, 치옥산톤 유도체, 아릴이미다졸 유도체 등을 사용할 수 있다. 밀착성의 관점에서 2-(o-클로로페닐)-4,5-디페닐이미다졸 이량체가 바람직하다. 광중합개시제의 함유량은, 감광성수지의 전 중량 기준으로 0.01～20 중량% 포함하는 것이 좋고, 1～10 중량% 인 것이 보다 바람직하다. 즉, 충분한 감도를 얻기 위하여는 0.01 중량% 이상이 바람직하고, 감광성수지의 밑 부분을 충분히 경화시키기 위하여는 20 중량% 이하인 것이 바람직하다.
본 발명의 감광성수지는 박리성의 관점에서 (D) 성분으로서 중량평균 분자량이 1000～3000의 폴리프로필렌옥사이드를 함유하는 것이 바람직하다. 또한 박리성과 수지 마스크의 해상성의 관점에서, 중량평균 분자량이 1500～2500의 폴리프로필렌옥사이드를 함유하는 것이 특히 바람직하다. (D) 성분은 박리성과 해상성의 관점에서 감광성수지 전 중량 기준으로 7～30 중량% 함유하는 것이 바람직하다.
상기 드라이 필름 레지스트를 사용하여 수지 마스크층(4)을 형성하기 위하여는, 우선 드라이 필름 레지스트에서 보호 필름을 벗겨내고, 감광성수지층을 상기 기판(1)의 표면에 압착한다. 그리고, 전극(2)의 부분을 제외하고 감광성수지층의 표면에 마스크를 쌓아 올린다. 다음에, 전극(2)의 부분을 노광하고, 지지 필름을 벗겨낸 후, Na2CO3 수용액 등으로 현상함으로써 전극(2)의 부분에 개구부를 가지는 수지 마스크층(4)을 형성할 수 있다. 개구부의 내경 및 피치는 사용하는 전극(2)의 크기나 개수로 결정되므로 특히 한정되는 것은 아니다.
수지 마스크층(4)의 두께는 형성되는 납땜 범프(6)의 높이보다 높아도 되고, 또는 그보다 낮아도 된다. 구체적으로는 납땜 범프(6)의 높이가, 수지 마스크층(4)의 두께와 납땜 레지스트막(3)의 두께를 합한 총 두께에 대하여 0.05～3배, 바람직하게는 0.1～1.5배인 것이 좋다. 통상, 수지 마스크층(4)의 두께는 약 10～300 ㎛, 바람직하게는 30～150 ㎛이다.
석출형 납땜 조성물(5)로서는, 예를 들어 주석 분말과 납, 동, 은 등의 금속염을 함유한 석출형 납땜 조성물(a), 또는 주석 분말과 은 이온 및 동 이온에서 선택되는 적어도 1종과 아릴포스핀류, 알킬포스핀류 및 아졸류에서 선택되는 적어도 1종과의 착체를 함유한 석출형 납땜 조성물(b)을 들 수 있다. 상기 (a)의 금속염과 (b)의 착체는 혼합하여 사용할 수 있다. 본 발명에서는 특히 납을 함유하지 않은 납이 없는 석출형 납땜 조성물을 사용하는 것이 바람직하다. 한편, 주석 분말이라고 할 때에는 금속 주석 분말의 외에, 예를 들어 은을 함유하는 주석-은계의 주석 합금 분말이나, 동을 함유하는 주석-동계의 주석 합금 분말 등을 포함하는 것이다. 전기 금속염으로서는 유기 카르본산염, 유기 설폰산염 등을 들 수 있다.
전기 조성물중의 주석 분말과 전기 금속의 염 또는 착체와의 비율(주석 분말 의 중량 : 금속의 염 또는 착체의 중량)은 99:1～50:50 정도, 바람직하게는 97:3～ 60:40 정도로 하는 것이 좋다. 한편, 본 발명에서는 금속의 염보다도 금속의 착체를 사용하는 것이 바람직하다.
전지 조성물 중에는 상기 성분 이외에 플럭스 성분이나 용제를 혼합할 수 있다. 플럭스 성분으로서는 통상 주석-납계, 주석-은계, 주석-동계 등의 납땜 재료로 사용하는 것을 사용할 수 있고, 용제로서는 조성물중의 다른 성분을 용해하고, 점도나 농도를 조정할 수 있는 것이라면 특히 한정되지 않는다.
상기 납땜 조성물(5)의 기판(1)상에의 도포는, 고형도포이어도 되고, 또는 금속 마스크와 스퀴지를 사용하는 도포방법(쇄입 인쇄)를 사용하여도 된다. 납땜 조성물(5)의 도포량은 형성하는 납땜 범프(6)의 크기나 높이에 따라 적의 결정할 수 있다. 구체적으로는, 석출하는 납땜 합금이 소망의 양으로 되도록 도포량을 결정하면 된다.
도포후, 소정의 온도에서 가열하여 납땜 합금을 석출시킨다. 이때, 생성하는 납땜 합금은 전극(2)를 구성하는 동과의 습윤성이 높으므로, 이 전극(2)의 표면에 선택적으로 부착하여 납땜 범프(6)가 형성된다. 특히, 전기 착체를 사용하는 경우에는, 전극(2)의 표면에의 선택성이 향상하는 경향이 있다. 따라서, 가열후 기판(1)을 방냉하고, 남은 합금 성분 등을 용제 등으로 세정하여 흘림으로써 전극(2) 이외에 납땜 합금이 잔류하는 것을 방지할 수 있다.
가열온도는 회로기판의 내열성 등도 고려하면, 200 ℃ 이상, 바람직하게는 200～260 ℃ 정도로 하는 것이 좋다. 또한, 가열시간은 조성물의 조성 등에 따라 적의 결정되고, 통상 30초～10분 정도, 바람직하게는 1분～5분 정도인 것이 좋다. 납땜 합금의 석출처리 (도포 및 가열처리)는 2회 또는 그 이상의 회수로 나누어 하여도 된다. 가열 후, 기판(1)을 방냉하고 전극(2) 이외에 납땜 합금이 잔류하지 않도록 남은 합금 성분 등을 용제로 씻어낸다.
가열처리후, 수지 마스크층(4)을 박리 제거한다. 이를 위하여, 본 발명에서는 박리액으로서 글리콜에테르류 및 아미노 알콜류에서 선택되는 적어도 1종의 용제를 사용한다. 글리콜에테르류서는, 예를 들어 글리콜의 모노에테르류, 글리콜의 디에테르류, 글리콜모노에테르의 에스테르류 등을 들 수 있다. 그 중에서도 글리콜의 모노에테르류가 바람직하고, 특히 디에틸렌글리콜의 모노에테르류 (카르비톨류)가 바람직하다.
상기 글리콜의 모노에테르류서는, 예를 들어 에틸렌글리콜모노메틸에테르(메틸셀로솔브), 에틸렌글리콜모노에틸에테르(셀로솔브), 에틸렌글리콜모노이소프로필에테르(이소프로필셀로솔브), 에틸렌글리콜모노n-부틸에테르(부틸셀로솔브), 에틸렌글리콜모노이소부틸에테르(이소부틸셀로솔브), 에틸렌글리콜모노t-부틸에테르(t-부틸셀로솔브), 에틸렌글리콜모노헥실에테르(헥실셀로솔브), 디에틸렌글리콜모노메틸에테르(메틸카르비톨), 디에틸렌글리콜모노에틸에테르(카르비톨), 디에틸렌글리콜모노이소프로필에테르(이소프로필카르비톨), 디에틸렌글리콜모노n-부틸에테르(부틸카르비톨), 디에틸렌글리콜모노이소부틸에테르(이소부틸카르비톨), 디에틸렌글리콜모노t-부틸에테르(t-부틸카르비톨), 디에틸렌글리콜모노헥실에테르(헥실카르비톨), 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리 콜모노n-프로필에테르, 프로필렌글리콜모노n-부틸에테르, 디프로필렌글리콜모노메틸에테르, 디프로필렌글리콜모노에틸에테르, 디프로필렌글리콜모노n-프로필에테르, 디프로필렌글리콜모노n-부틸에테르, 트리프로필렌글리콜모노메틸에테르, 1,3-부틸렌글리콜모노메틸에테르(메톡시부탄올), 3-메틸-메톡시부탄올(설파이드) 등을 들 수 있다.
상기 글리콜의 디에테르로서는, 예를 들어 에틸렌글리콜 디메틸에테르, 디에틸렌글리콜 디메틸에테르, 디에틸렌글리콜 디에틸에테르, 디에틸렌글리콜 디n-부틸에테르, 트리에틸렌글리콜 디메틸에테르, 폴리에틸렌글리콜 디메틸에테르, 디프로필렌글리콜 디메틸에테르 등을 들 수 있다.
상기 글리콜모노에테르의 에스테르류로서는, 예를 들어, 에틸렌글리콜 모노에틸에테르 아세테이트(셀로솔브 아세테이트), 에틸렌글리콜 모노부틸에테르 아세테이트(부틸셀로솔브 아세테이트), 디에틸렌글리콜 모노에틸에테르 아세테이트(카르비톨 아세테이트), 디에틸렌글리콜 모노부틸에테르 아세테이트(부틸카르비톨 아세테이트), 프로필렌글리콜 모노메틸에테르 아세테이트, 3-메틸-3-메톡시부틸 아세테이트(설파이드 아세테이트) 등을 들 수 있다.
아미노 알콜류 (알칸올 아민류)로서는, 예를 들어 모노에탄올아민(2-에탄올아민, 2-아미노에탄올), 디에탄올아민, 트리에탄올아민, 모노프로판올아민, 디프로판올아민, 트리프로판올아민, 모노이소프로판올아민, 디이소프로판올아민, 트리이소프로판올아민, 모노부탄올아민, 디부탄올아민, 네오펜탄올아민, N,N-디메틸에탄올아민, N,N-디에틸에탄올아민, N,N-디메틸프로판올아민, N,N-디에틸에탄올아민, N-(β-아미노에틸)에탄올아민, N-메틸에탄올아민, N-메틸디에탄올아민, N-n-부틸에탄올아민, N-t-부틸에탄올아민, N-t-부틸디에탄올아민, N,N-디메틸에탄올아민, N,N-디에틸에탄올아민, N,N-디n-부틸에탄올아민, N-에틸에탄올아민 등을 들 수 있고, 그 중에서도 에탄올 아민류를 사용하는 것이 바람직하고, 특히 모노에탄올아민이 바람직하다.
특히, 본 발명의 방법에서는 박리액으로서 글리콜에테르류에서 선택되는 적어도 1종의 용제를 사용하는 것이 바람직하다. 이것은 글리콜에테르류의 편이 아미노 알콜류보다도 기판의 납땜 레지스트나 납땜에 주는 손상이 보다 작기 때문이다.
이들 용제는 단독으로 사용하여도 되고, 또는 다른 용제, 예를 들어 물, 알콜 등과 혼합하여 사용하여도 된다. 다른 용제와 혼합하는 경우, 글리콜에테르류 및 아미노 알콜류에서 선택되는 적어도 1종의 용제는 용제 총량에 대하여 10 중량% 이상, 바람직하게는 15 중량% 이상인 것이 좋다.
수지 마스크층(4)의 제거는 가열처리에 의하여 납땜 범프(6)이 형성된 기판(1)의 표면의 수지 마스크층(4)을 상기 용제에 접촉시킴으로써 행한다. 접촉방법으로는, 예를 들어 기판(1)을 상기 용제에 침적하는 침적법, 용제를 기판(1)에 분무하는 분무법 등이 포함된다. 또한, 사용하는 용제의 온도는 특히 제한되지 않지만, 통상 1～80 ℃, 바람직하게는 15～65 ℃의 범위에서 적의 선택하면 된다. 또한, 수지 마스크층(4)의 제거에 필요한 시간, 즉 수지 마스크층(4)이 상기 용제에 접촉하는 시간은 약 30초～2시간, 바람직하게는 50초～45분간인 것이 좋다. 일반 적으로는 처리온도가 높을수록 처리시간을 단축할 수 있다.
또한, 기판(1)을 상기 용제에 침적하여 초음파세정을 하여도 된다. 이에 의하여 처리시간을 보다 일층 단축할 수 있다.
본 발명에서의 납땜 범프(6)는 높이가 통상 40～100 ㎛이다. 본 발명의 방법에 의하면, 이 납땜 범프(6)를 좁은 피치로 배열하는 것이 가능하고, 약 80 ㎛ 정도의 피치로도 대응할 수 있다.
한편, 이 실시형태에서는, 편면에만 전극(2)(배선층)이 형성된 기판을 예로 들어 설명하였지만, 본 발명의 방법은 양면에 전극(배선층)이 형성된 기판이나, 편면 또는 양면의 외에 내부에도 전극(배선층)이 형성된 기판에도 마찬가지로 적용 가능하다. 구체적으로는, 본 발명의 방법은 멀티칩 모듈, 각종 패케지의 전극(도체패턴) 표면에의 프리코트에 의한 범프 형성, 빌드업 공법 기판의 비어온패드에의 예비 납땜, 미세피치 범프의 형성의 외에, TCP(Tape Carrier Package) 탑재용 납땜 프리코트, QFP(Quad Flat Package) 탑재용 하이볼륨 프리코트 등에도 적용 가능하다. 또한, 본 발명에서 말하는 절연층으로는 기판뿐만 아니라 납땜 레지스트막도 포함되는 것이다.
이하, 실시예를 들어 본 발명을 보다 상세히 설명하지만, 본 발명은 이들 실시예로 한정되는 것은 아니다.
실시예
실시예 1
(기판)
기판으로서 두께 10 ㎛의 납땜 레지스트막으로 표면이 피복되고, 이 납땜 레지스트막에 형성한 개구부(직경: 80 ㎛)에서 패드(무전해 니켈 금 도금 전극)이 노출한 기판을 사용하였다. 패드는 150 ㎛ 피치로 기판에 형성되어 있다.
(드라이 필름 레지스트(a)의 작성)
이하의 성분을 혼합하여 감광성수지 용액을 작성하였다.
메타크릴산메틸 65 중량%, 메타크릴산 25 중량%, 아크릴산 부틸 10 중량%의 3원 공중합체의 메틸에틸케톤 용액(고형분 농도 34%, 중량평균 분자량 8만, 산당량 340) ----------------------------------------------------------- 65 g
메타크릴산메틸 65 중량%, 메타크릴산 25 중량%, 아크릴산 부틸 10 중량%의 3원 공중합체의 메틸에틸케톤 용액(고형분 농도 34%, 중량평균 분자량 12만, 산당량 340) --------------------------------------------------------- 88 g
트리에톡시메티롤프로판아크릴레이트 ----------------------- 10 g
평균 8 몰의 프로필렌옥사이드를 부가한 폴리프로필렌글리콜에 에틸렌옥사이드를 다시 양단에 각각 평균 3 몰 부가한 글리콜의 디메타크릴레이트- 17 g
p-노닐페녹시헵타에톡시디프로폭시 아크릴레이트 ------------ 5 g
2-(o-클로로페닐)-4,5-디페닐이미다졸 이량체 --------------- 3 g
4,4'-비스(디에틸아미노)벤조페논 -------------------------- 0.14 g
다이아몬드그린 ------------------------------------------- 0.04 g
로이코크리스탈바이올렛 ----------------------------------- 0.5 g
폴리프로필렌글리콜(일본유지(주)제 유니올 D-2000) --------- 10 g
p-톨루엔설폰아미드 --------------------------------------- 5 g
메틸에틸케톤 --------------------------------------------- 10 g
(감광성수지 100 g당의 부가중합성 이중결합 농도 DT : 0.106)
이어서, 이하의 절차에 의하여 드라이 필름 레지스트(a)를 작성하였다.
상기 감광성수지를 두께 19 ㎛의 폴리에틸렌테레프탈레이트 필름상에 바코더를 사용하여 도포하고, 지지 필름과 감광성수지의 적층체를 얻었다. 전기 적층체를 90 ℃에서 3분 건조한다. 감광성수지는 건조후의 감광성수지 두께가 38 ㎛가 되도록 도포하였다. 지지 필름과는 반대측의 감광성수지면에 보호 필름을 적층하여 드라이 필름 레지스트(a)를 얻었다.
(수지 마스크층의 제작)
상기 드라이 필름 레지스트(a)에서 보호 필름을 벗겨내고, 감광성수지층을 상기 기판 표면에 압착하고, 이어서, 감광성수지층의 표면에 마스크를 배치하였다. 다음에, 각 패드와 그 주위를 노광한 후, 지지 필름을 벗겨내고, Na2CO3 수용액으로 현상하여 패드 부분에 내경이 130 ㎛의 개구부를 150 ㎛ 피치로 가지는 두께 38 ㎛ 의 수지 마스크층을 형성하였다.
(석출형 납땜 조성물)
하기 조성물을 혼련하여 납땜 조성물을 얻었다.
Sn/Pb 합금 분말 75 중량%
(Sn/Pb = 70/30, 평균 입경 10 ㎛)
나프텐산 납 10 중량%
플럭스 15 중량%
사용한 플럭스는 하기 처방의 성분을 혼합하여 120 ℃에서 가열용융시키고, 실온으로 냉각한 것이다.
로진 수지 70 중량%
헥실칼비톨(용제) 25 중량%
경화피마자유(칙소트로비제) 5 중량%
(납땜 석출처리)
상기 기판의 각 개구부에 상기에서 얻은 납땜 조성물을 쇄입 인쇄하여 충전하였다. 이어서, 240 ℃ 이상에서 1분간 가열함으로써 각 패드상에 납땜 범프를 형성하였다.
(수지 마스크층 박리액의 조제)
2-에탄올아민 용액(미츠비시 와사화학사제) 17 ㎖를 증류수 38 ㎖와 실온에서 혼합하여 박리액 100 ㎖를 조제하였다.
(수지 마스크층의 박리처리)
200 ㎖ 비이커에 상기에서 조제한 박리액 100 ㎖를 가하고, 핫플레이트에 의하여 약 40 ℃로 가열한 후, 납땜 범프를 형성한 상기 기판을 박리액중에 1～2 분간 침적하여 담을 제거하였다.
실시예 2
초음파세정장치에 약 60 ℃로 가열한 부틸칼비톨 1ℓ를 가하고, 그 중에 실시예 1과 마찬가지로 하여 납땜 범프를 형성한 수지 마스크층 부착 기판을 침적하고, 3～5 분간 초음파세정하여 수지 마스크층을 제거하였다.
실시예 3
실시예 1과 마찬가지로 하여 납땜 범프를 형성한 수지 마스크층 부착 기판을 20 ℃의 실시예 1에서 얻은 박리액중에 30 분간 침적하여 수지 마스크층을 제거하였다.
비교예 1
실시예 1과 마찬가지로 하여 얻어진 납땜 범프를 형성한 수지 마스크층 부착 기판을 40 ℃의 NaOH 수용액중에 2 분간 침적하여 수지 마스크층을 제거하였다.
비교예 2
실시예 1과 마찬가지로 하여 얻어진 납땜 범프를 형성한 수지 마스크층 부착 기판을 20 ℃의 NaOH 수용액중에 30 분간 침적하여 수지 마스크층을 제거하였다.
각 실시예, 비교예에서 얻은 납땜 범프에 대하여 이하의 평가를 하였다.
(평가방법)
1. 납땜 레지스트의 외관검사 및 수지 마스크층 잔사의 유무
현미경(키엔스사제 VH-6300)을 사용하여, 수지 마스크층 박리처리 전후의 납땜 레지스트 색의 변화의 유무 및 수지 마스크층 박리처리후의 기판 레지스트상의 수지 마스크층 잔사의 유무를 확인하였다. 평가기준은 이하와 같다.
납땜 레지스트의 변색 : O = 변색 없음, X = 변색 있음
수지 마스크층 잔사 : O = 잔사 없음, X = 잔사 있음
2. 납땜 범프의 외관검사
현미경(키엔스사제 VH-6300)을 사용하여, 담 박리처리후의 각 납땜 범프의 형상, 광택을 확인하였다.
평가기준: O = 표면이 매끄럽고 또한 납땜 광택이 있는 반구상 범프
△ = 표면에 요철이 있거나 또는 납땜 광택이 없는 반구상 범프
X = 납땜 광택이 없는 찌그러진(타원) 형상 범프
3. 납땜 범프의 납땜 접합성
담 박리처리후, 납땜 범프상에 플럭스를 도포, 다시 그 위에 납땜 볼을 탑재하고, 240 ℃ 이상에서 1분간 가열한 후, 납땜 볼이 납땜 범프와 접합하고 있는가 아닌가를 현미경에 의하여 확인하였다.
평가기준 : O = 접합 양호, X = 접합 불량
이들 시험결과를 표 1에 나타낸다.
표 1
납땜 레지스트 변색 수지 마스크층 잔사 납땜 범프
외관		 납땜 접합성
실시예 1 O O O O
실시예 2 O O O O
실시예 3 O O O O
비교예 1 X X X X
비교예 2 X X △ X
표 1에서 박리액으로서 강알카리 용액을 사용한 비교예에 비하여, 실시예는 솔더 레지스트나 납땜 범프에 손상을 주는 것이 적고, 납땜 접합성도 손상시키지 않는 것을 알 수 있다.
본 발명에 의하면, 수지 마스크법에 의하여 전극상에 납땜을 석출시키는 경우에, 수지 마스크가 보다 적은 공정으로 간단하게 형성될 수 있고, 또한 가열처리 후의 수지 마스크층도 간단히 단시간에 제거할 수 있고, 더욱 기판의 납땜 레지스트 및 납땜에 손상을 주는 것이 적고, 따라서 납땜 접속 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (14)

  1. 기판의 표면에 형성한 절연층의 개구부에서 노출하고 있는 전극의 주위에 드라이 필름 레지스트를 사용하여 수지 마스크층을 형성하는 공정과, 전기 기판상에 석출형 납땜 조성물을 도포하는 공정과, 그 석출형 납땜 조성물을 가열처리하여 납땜을 전기 전극의 표면에 석출시키는 공정과, 전기 수지 마스크층을 제거하는 공정을 포함하고,
    전기 드라이 필름 레지스트가 지지 필름상에 감광성수지층 및 보호 필름을 그 순서로 적층한 감광성수지 적층체이고,
    전기 감광성수지가, 중량평균 분자량 4만～9만인 카르복실기를 함유하는 알카리 가용성 고분자 15～35 중량% (A1), 중량평균 분자량 10만～15만인 카르복실기를 함유하는 알카리 가용성 고분자 15～35 중량% (A2), 부가중합성 단량체 15～60 중량% (B), 광중합개시제 0.01～10 중량% (C) 및 중량평균 분자량 1000～3000의 폴리프로필렌옥사이드 7～30 중량% (D)를 함유하고,
    가열처리 후의 전기 수지 마스크층의 제거는 글리콜에테르류 및 아미노 알콜류에서 선택되는 적어도 1종을 사용하여 행하는 수지 마스크층의 제거방법.
  2. 제1항에 있어서, 전기 가열처리의 온도가 200 ℃ 이상인 수지 마스크층의 제거방법.
  3. 제1항에 있어서, 전기 글리콜에테르류 및 아미노 알콜류에서 선택되는 적어도 1종을 포함하는 박리액에 전기 수지 마스크층을 형성한 기판을 침적하여 전기 수지 마스크층을 제거하는 수지 마스크층의 제거방법.
  4. 제1항에 있어서, 전기 글리콜에테르류 및 아미노 알콜류에서 선택되는 적어도 1종을 포함하는 박리액에 전기 수지 마스크층을 형성한 기판을 침적하여 초음파세정을 행하는 수지 마스크층의 제거방법.
  5. 제1항에 있어서, 전기 글리콜에테르류가 글리콜의 모노에테르류이고, 전기 아미노 알콜류가 에탄올아민류인 수지 마스크층의 제거방법.
  6. 삭제
  7. 제1항에 있어서, 전기 수지 마스크층을 형성하는 공정이, 전기 드라이 필름 레지스트에서 보호 필름을 벗겨내고 감광성수지층을 전기 기판의 표면에 압착하는 공정과, 전극 부분을 제외한 감광성수지층의 표면에 마스크를 중합시키는 공정과, 전극 부분을 노광하는 공정과, 전기 지지 필름을 벗겨내고 현상액으로 현상하여 전극 부분에 개구부를 가지는 수지 마스크층을 형성하는 공정을 포함하는 수지 마스크층의 제거방법.
  8. 삭제
  9. 제1항에 있어서, 감광성수지 100 g당의 부가중합성 이중결합 농도 DT가 0.07 이상 0.12 이하인 감광성수지를 지지 필름상에 적층하고, 그 감광성수지층의 표면에 보호 필름을 형성하여 이루어지는 드라이 필름 레지스트를 사용하여 수지 마스크층을 형성하는 것을 특징으로 하는 수지 마스크층의 제거방법.
  10. 기판 표면의 전극 주위에 드라이 필름 레지스트를 사용하여 수지 마스크층을 형성하는 공정과, 전기 기판상에 석출형 납땜 조성물을 도포하는 공정과, 그 석출형 납땜 조성물을 가열처리하여 납땜 범프를 전기 전극의 표면에 석출시키는 공정과, 글리콜에테르류 및 아미노 알콜류에서 선택되는 적어도 1종을 사용하여 가열처리 후의 전기 수지 마스크층을 제거하는 공정을 포함하고,
    전기 드라이 필름 레지스트가 지지 필름상에 감광성수지층 및 보호 필름을 그 순서로 적층한 감광성수지 적층체이고,
    전기 감광성수지가, 중량평균 분자량 4만～9만인 카르복실기를 함유하는 알카리 가용성 고분자 15～35 중량% (A1), 중량평균 분자량 10만～15만인 카르복실기를 함유하는 알카리 가용성 고분자 15～35 중량% (A2), 부가중합성 단량체 15～60 중량% (B), 광중합개시제 0.01～10 중량% (C) 및 중량평균 분자량 1000～3000의 폴리프로필렌옥사이드 7～30 중량% (D)를 함유하는, 납땜 범프 부착 기판의 제조방법.
  11. 제10항에 있어서, 전기 기판이 적어도 1개의 배선층과 적어도 2개의 절연층으로 이루어지고, 적어도 1개의 절연층이 전기 가열처리의 온도보다 높은 유리전이점을 가지는 납땜 범프 부착 기판의 제조방법.
  12. 제11항에 있어서, 전기 가열처리의 온도가 200 ℃ 이상인 납땜 범프 부착 기판의 제조방법.
  13. 제10항에 있어서, 전기 글리콜에테르류 및 아미노 알콜류에서 선택되는 적어도 1종을 포함하는 박리액에 전기 수지 마스크층을 형성한 기판을 침적하여 전기 수지 마스크층을 제거하는 납땜 범프 부착 기판의 제조방법.
  14. 제10항에 있어서, 전기 드라이 필름 레지스트가 지지 필름상에 감광성수지층 및 보호 필름을 그 순서로 적층한 감광성수지 적층체인 납땜 범프 부착 기판의 제조방법.
KR1020050091968A 2004-10-15 2005-09-30 수지 마스크 층의 제거 방법 및 납땜 범프 기판의 제조 방법 KR101143071B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00301270 2004-10-15
JP2004301270A JP4855667B2 (ja) 2004-10-15 2004-10-15 樹脂マスク層の除去方法およびはんだバンプ付き基板の製造方法

Publications (2)

Publication Number Publication Date
KR20060051910A KR20060051910A (ko) 2006-05-19
KR101143071B1 true KR101143071B1 (ko) 2012-05-08

Family

ID=36382997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050091968A KR101143071B1 (ko) 2004-10-15 2005-09-30 수지 마스크 층의 제거 방법 및 납땜 범프 기판의 제조 방법

Country Status (5)

Country Link
US (1) US7291517B2 (ko)
JP (1) JP4855667B2 (ko)
KR (1) KR101143071B1 (ko)
CN (1) CN100551207C (ko)
TW (1) TWI398203B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4094982B2 (ja) * 2003-04-15 2008-06-04 ハリマ化成株式会社 はんだ析出方法およびはんだバンプ形成方法
JP2007184539A (ja) * 2005-12-07 2007-07-19 Denso Corp 加工品の製造方法
US7517788B2 (en) * 2005-12-29 2009-04-14 Intel Corporation System, apparatus, and method for advanced solder bumping
JP4219951B2 (ja) * 2006-10-25 2009-02-04 新光電気工業株式会社 はんだボール搭載方法及びはんだボール搭載基板の製造方法
JP2008147458A (ja) * 2006-12-11 2008-06-26 Nec Electronics Corp プリント配線板およびその製造方法
TWI316381B (en) * 2007-01-24 2009-10-21 Phoenix Prec Technology Corp Circuit board and fabrication method thereof
JP2008218552A (ja) * 2007-03-01 2008-09-18 Nec Corp 電子部品の実装基板および実装方法
US8372792B2 (en) * 2007-08-08 2013-02-12 Arakawa Chemical Industries, Ltd. Cleaner composition for removing lead-free soldering flux, and method for removing lead-free soldering flux
JP5076749B2 (ja) * 2007-09-03 2012-11-21 株式会社日立プラントテクノロジー シート印刷システム
CN101802667B (zh) * 2007-09-19 2014-02-19 日立化成工业株式会社 光波导的制造方法以及由该制造方法所得到的光波导
KR100900681B1 (ko) * 2007-11-28 2009-06-01 삼성전기주식회사 솔더 범프 형성방법
KR101364538B1 (ko) * 2007-12-12 2014-02-18 삼성전자주식회사 적어도 2종의 전자 부품들의 실장 방법 및 실장 장치
KR101069980B1 (ko) 2009-09-15 2011-10-04 삼성전기주식회사 솔더 범프 형성 방법
US20110169158A1 (en) * 2010-01-14 2011-07-14 Qualcomm Incorporated Solder Pillars in Flip Chip Assembly
JP5585354B2 (ja) * 2010-09-29 2014-09-10 凸版印刷株式会社 半導体パッケージの製造方法
JP5647335B2 (ja) * 2011-03-29 2014-12-24 パナソニックＩｐマネジメント株式会社 はんだ転写基材、はんだ転写基材の製造方法、及びはんだ転写方法
US8921221B2 (en) 2011-06-20 2014-12-30 International Business Machines Corporation IMS (injection molded solder) with two resist layers forming solder bumps on substrates
JP6044441B2 (ja) * 2013-04-26 2016-12-14 株式会社デンソー 電子装置の製造方法およびこれに用いられる多層基板
JP6412377B2 (ja) * 2013-09-11 2018-10-24 花王株式会社 樹脂マスク層用洗浄剤組成物及び回路基板の製造方法
JP6260441B2 (ja) * 2014-04-30 2018-01-17 旭硝子株式会社 樹脂層の除去方法
KR102041929B1 (ko) * 2015-09-01 2019-11-07 동우 화인켐 주식회사 감광성 수지 조성물 및 이로부터 형성된 광경화 패턴
CN106324922A (zh) * 2016-08-29 2017-01-11 贵州乾萃科技有限公司 一种在基片上快速制备所需形状功能电极层的方法
CN106211598B (zh) * 2016-08-31 2019-01-18 广东成德电子科技股份有限公司 一种印制电路板的有机退膜剂及其制备方法
JP6924690B2 (ja) * 2017-12-21 2021-08-25 花王株式会社 樹脂マスク剥離洗浄方法
US12032286B2 (en) 2019-06-17 2024-07-09 Asahi Kasei Kabushiki Kaisha Method for producing multi-layered type microchannel device using photosensitive resin laminate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098257A (ja) 1996-09-19 1998-04-14 Ibiden Co Ltd 半田バンプ形成基板の製造方法
JPH11191673A (ja) 1997-12-25 1999-07-13 Victor Co Of Japan Ltd はんだプリコート方法
JP2001230531A (ja) 2000-02-21 2001-08-24 Cmk Corp 電子部品の実装方法
US20040209451A1 (en) 2003-04-15 2004-10-21 Harima Chemicals, Inc. Solder deposition method and solder bump forming method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3281436B2 (ja) 1993-02-24 2002-05-13 日立化成工業株式会社 水溶性レジストの剥離方法及び剥離液
JP2944416B2 (ja) 1994-04-19 1999-09-06 三洋電機株式会社 混成集積回路の製造方法
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP4081977B2 (ja) * 2000-12-11 2008-04-30 富士通株式会社 プリント配線板の製造方法
JP3556922B2 (ja) * 2001-05-07 2004-08-25 富士通株式会社 バンプ形成方法
JP2003076016A (ja) * 2001-09-07 2003-03-14 Nichigo Morton Co Ltd 感光性樹脂組成物及びそれを用いたドライフィルム
KR100474098B1 (ko) * 2001-09-12 2005-03-07 주식회사 덕성 감광성수지 세정용 시너 조성물
JP3820545B2 (ja) * 2001-12-04 2006-09-13 ソニー株式会社 レジスト剥離用組成物及びそれを用いた半導体装置の製造方法
JP3918647B2 (ja) * 2002-06-13 2007-05-23 日立化成工業株式会社 感光性樹脂組成物、これを用いた感光性エレメント、レジストパターンの形成方法及びプリント配線板の製造方法
JP4641732B2 (ja) 2004-03-23 2011-03-02 旭化成イーマテリアルズ株式会社 感光性樹脂組成物

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098257A (ja) 1996-09-19 1998-04-14 Ibiden Co Ltd 半田バンプ形成基板の製造方法
JPH11191673A (ja) 1997-12-25 1999-07-13 Victor Co Of Japan Ltd はんだプリコート方法
JP2001230531A (ja) 2000-02-21 2001-08-24 Cmk Corp 電子部品の実装方法
US20040209451A1 (en) 2003-04-15 2004-10-21 Harima Chemicals, Inc. Solder deposition method and solder bump forming method

Also Published As

Publication number Publication date
KR20060051910A (ko) 2006-05-19
JP4855667B2 (ja) 2012-01-18
TW200619874A (en) 2006-06-16
JP2006114735A (ja) 2006-04-27
CN1764350A (zh) 2006-04-26
US7291517B2 (en) 2007-11-06
CN100551207C (zh) 2009-10-14
US20060110907A1 (en) 2006-05-25
TWI398203B (zh) 2013-06-01

Similar Documents

Publication Publication Date Title
KR101143071B1 (ko) 수지 마스크 층의 제거 방법 및 납땜 범프 기판의 제조 방법
US6580169B2 (en) Method for forming bumps, semiconductor device, and solder paste
KR100766984B1 (ko) 전극간 접속 구조체의 형성 방법 및 전극간 접속 구조체
US20210176865A1 (en) Method for repairing a fine line
US7338751B2 (en) Process for producing printed wiring board and photosensitive resin composition used in the same
JP5215473B2 (ja) レジスト材料用感光性樹脂組成物及び感光性樹脂積層体
JP6474620B2 (ja) 異方性導電フィルム、及び接続方法
JP2000277887A (ja) 導体パターンの形成方法並びにセラミック多層基板の製造方法
US20090226630A1 (en) Solder Paste and Method for Forming Solder Bumps Using the Same
KR101062706B1 (ko) 땜납 분말의 부착 방법 및 납땜 전자 회로 기판의 제조 방법
US9415469B2 (en) Resin composition for solder bump formation, solder bump formation method, and member having solder bumps
TW200803639A (en) Selective metal surface treatment process and apparatus for circuit board and resist used in the process
KR19980033336A (ko) 전자 장치의 접촉 패드상에 입자들을 배치하는 물품 및 그 방법
JP4470530B2 (ja) 感光性樹脂組成物及び金属バンプ形成方法
JP4428399B2 (ja) プリント配線板の製造に用いる感光性樹脂組成物
JP2000044922A (ja) 活性水素を含有するフラックス活性化剤を含有する光硬化性組成物およびそれらの使用の方法
JP3929922B2 (ja) 半導体装置とその製造方法、および半導体装置前駆体とその製造方法
CN115458420B (zh) 一种ic载板的植球工艺
JP3968051B2 (ja) 半導体装置とその製造方法、および半導体装置前駆体とその製造方法
Xu et al. OSP and Cleaning Chemistry Interaction-Not All Things Are Created Equal
JP2010049262A (ja) 感光性樹脂組成物
CN117276100A (zh) 一种电子芯片键合方法及芯片键合件
CN117239046A (zh) Micro–LED的固晶方法及显示基板
JP2008068324A (ja) 感光性フラックス、これを用いた半導体チップ搭載用基板、半導体パッケージ、及び、プリント配線板
JPH0722737A (ja) 配線パターンの形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180420

Year of fee payment: 7