JP3556922B2 - バンプ形成方法 - Google Patents

バンプ形成方法 Download PDF

Info

Publication number
JP3556922B2
JP3556922B2 JP2001136299A JP2001136299A JP3556922B2 JP 3556922 B2 JP3556922 B2 JP 3556922B2 JP 2001136299 A JP2001136299 A JP 2001136299A JP 2001136299 A JP2001136299 A JP 2001136299A JP 3556922 B2 JP3556922 B2 JP 3556922B2
Authority
JP
Japan
Prior art keywords
resin film
temperature
bump
alloy
solder paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001136299A
Other languages
English (en)
Other versions
JP2002334895A (ja
Inventor
誠樹 作山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001136299A priority Critical patent/JP3556922B2/ja
Priority to TW090123486A priority patent/TW494038B/zh
Priority to US09/961,351 priority patent/US6524943B1/en
Priority to KR1020010059758A priority patent/KR100733556B1/ko
Publication of JP2002334895A publication Critical patent/JP2002334895A/ja
Application granted granted Critical
Publication of JP3556922B2 publication Critical patent/JP3556922B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0568Resist used for applying paste, ink or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494Heating methods for reflowing of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、バンプの形成方法に関する。より具体的には、プリント配線板、ウエハ、セラミック基板などに設けられた電極上に、マスクとして樹脂膜を使用してバンプを形成する方法に関する。
【0002】
【従来の技術】
近年、プリント配線板やセラミック基板への電子部品の実装に関しては、高密度化の要求が年々増しており、かかる要求を満たす方式としてベアチップ実装方式が注目されている。ベアチップ実装方式においては、チップと基板配線との電気的接続をワイヤボンディングを介して達成する従来のフェイスアップ実装に代わり、金属バンプを介して達成するフェイスダウン実装が広く採用される傾向にある。
【0003】
金属バンプを介してフェイスダウン実装する、いわゆる金属バンプ法によると、電子部品間に低抵抗な接続を形成することが期待できる。しかしながら、金属バンプ法においては、多くの技術的事項が要求されている。例えば、電子部品の電極が微細なピッチで設けられている場合に、当該電極上に微細なピッチで正確に金属バンプを形成することが要求される。特に半導体素子の電極に対して金属バンプを形成する際には、この要求が強い。また、電子部品間の安定した接続信頼性を得るために金属バンプの高さを一定に精度よく確保すること、及び製造コストを低減することなども要求されている。
【0004】
フェイスダウン実装を行うための金属バンプを形成する方法としては、従来、メッキ法や蒸着法等が採用されてきたが、これらによると、多大な設備投資が必要であり、バンプ高さや金属組成の制御が難しいなどの問題も有していた。そこで最近では、低コストに金属バンプを形成でき、且つ、金属組成の自由度が高い、メタルマスク印刷法や樹脂マスク充填法が採用されている。
【0005】
メタルマスク印刷法により金属バンプを形成する一連の工程を図2の(a)〜(e)に示す。メタルマスク印刷法においては、まず、(a)基板20上の電極部21に対応した位置に予め開口部22aが設けられたメタルマスク22を用意する。(b)当該メタルマスク22の開口部22aと基板20上の電極部21とを位置合わせして、メタルマスク22を基板20に載置する。(c)印刷法により、所定のハンダ粉末を含んだハンダペースト23をメタルマスク22の開口部22aに供給する。(d)メタルマスク22を基板20の表面から取り外した後、(e)加熱処理を行うことによってハンダペースト23中のハンダ粉末を溶融し、これにより基板20の電極部21の上に略球形の金属バンプ24が形成される。例えば、特開平7−302972号公報には、このようなメタルマスク印刷法による金属バンプ形成方法が開示されている。
【0006】
樹脂マスク充填法により金属バンプを形成する一連の工程を図3の(a)〜(e)に示す。樹脂マスク充填法においては、まず、(a)電極部31が設けられた基板30上に樹脂膜32を形成する。(b)エッチング処理により、樹脂膜32に対して基板30の電極部31を露出させる開口部32aを設ける。(c)当該樹脂マスク32の開口部32aに所定のハンダ粉末を含むハンダペースト33を充填する。(d)加熱処理を行うことによってハンダペース33中のハンダ粉末を溶融し、これにより基板30の電極部31の上に略球形の金属バンプ34が形成される。(e)最後に樹脂マスク32を基板30表面から除去する。
【0007】
これらのうち、メタルマスク印刷法は、より微細なピッチでバンプを形成する際に、バンプの高さを制御することが困難となるという問題を有する。具体的には、メタルマスク22の開口部22aを微細なピッチで形成すると、開口部22aにハンダペーストを供給した後にメタルマスク22を取り外す際(図2(d)の工程)、ハンダペースト23が開口部22aに引っ掛かり、ハンダペースト23の一部がメタルマスク22と共に取り除かれてしまうのである。その結果、形成される金属バンプ24の高さのバラつきが顕著となり、良好な電子部品実装を行うことが困難となってしまう。
【0008】
これに対して、樹脂マスク充填法では、ハンダペースト33を加熱溶融させた後に、図3(e)に示すように、印刷マスクとしての樹脂膜32を取り除くため、微細なピッチで設けられた電極31に対しても、必要量のハンダペーストにより確実に金属バンプ35を形成することができる。このように、樹脂マスク充填法は、メタルマスク印刷法よりも、近年の電子部品実装の高密度化に伴う金属バンプの微細ピッチ化の要求に適切に応える得るものであることが理解できよう。
【0009】
【発明が解決しようとする課題】
しかしながら、従来の樹脂マスク充填法は、樹脂膜の除去に問題を有していた。具体的には、図3(d)に示す工程において、ハンダペースト33中のハンダ粉末を溶融する際、通常、ハンダ粉末を構成する金属の融点よりも30〜50℃高温で加熱されるのであるが、この加熱によって、樹脂膜の硬化反応が促進され、図3(e)の工程で樹脂膜を除去する際、基板表面に樹脂膜の一部が残存してしまう場合があるのである。基板表面に樹脂膜が残存すると、良好な電子部品実装が阻害されてしまう。
【0010】
そこで本発明は、このような従来の問題点を解決または軽減することを課題とし、樹脂膜を用いた金属バンプの形成において、樹脂膜の除去ないし剥離を良好に行うことがで、その結果、良好な電子部品実装をが可能となるバンプ形成方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明により提供されるバンプ形成方法は、電極部が設けられた基板表面に対して樹脂膜を形成する工程と、樹脂膜に対して、電極部が露出するように開口部を形成する工程と、固相線温度と液相線温度の間に固液共存の温度領域を有する組成の金属を含むバンプ形成材料を、開口部に充填する工程と、固相線温度以上であって、液相線温度未満に加熱する工程と、固相線温度未満に冷却する工程と、樹脂膜を除去した後、液相線温度以上に加熱する工程と、を含むことを特徴とする。ここで、合金の固相線温度とは、ある圧力下において、その温度未満では固体ないし固相の合金のみが存在する温度をいい、合金の液相線温度とは、ある圧力下において、その温度より高温では液体ないし液相の合金のみが存在する温度をいうものとする。そして、固相温度以上であって液相温度以下の温度では、固相と液相が共存する。
【0012】
このような構成によると、基板表面からの樹脂膜の除去を、従来と比較して良好に行うことができる。具体的には、固相線温度と液相線温度の間に固液共存の温度領域を有する組成の合金を含むバンプ形成材料を所定の開口部に充填した後、固相線温度以上であって、液相線温度未満に加熱すると(以下、「1次加熱」という)、バンプ形成材料に含まれる合金の一部が固相から液相へと変化する。このとき、合金の液相同士は、その表面張力により、固相を巻き込んで一体化ないし凝集する傾向にある。その後、固相線温度未満に一旦冷却すると、液相に変化していた一部の合金が、一体化した状態で固相に変化し、当該バンプ形成材料全体が、電極部に対して概ね固定(以下、「仮固定」という)される。ただし、ここでいう冷却には放冷も含まれる。本発明では、このような状態で、マスクとして基板表面に形成されていた樹脂膜が除去可能となる。従来では、バンプ形成材料に含まれる金属を完全溶融させることによってバンプを電極部に固定し、その後、当該加熱工程(以下、「2次加熱」という)により硬化が不当に進行した樹脂膜を除去していた。これに対し本発明では、2次加熱よりも低温で行う1次加熱によりバンプ形成材料を電極部に仮固定し、その後、2次加熱を経る前に樹脂膜を除去するので、従来と比較して樹脂膜除去工程を容易に行うことができ、その結果、基板表面に樹脂膜が残存しない状態で、バンプを介して良好に電子部品を実装することが可能となるのである。
【0013】
本発明における基板としては、例えば、シリコンウエハやガラス繊維強化エポキシ樹脂製の回路基板などを用いることができる。基板上には、例えば銅、ニッケル、金などにより構成される電極部が所定の箇所に複数設けられている。
【0014】
基板上に形成されるマスクとしての樹脂膜には、例えば、アクリル系、エポキシ系、イミド系のいずれか又はこれらを組み合わせた感光性樹脂を用い、エッチングには、フォトリソグラフィ(露光・現像法)を使用するのが好ましい。ただし、本発明の樹脂膜としては、非感光性の樹脂を用いることもでき、その場合、エッチングには、レーザなどを使用する。樹脂膜の形態としては、フィルム状であっても液状であってもよい。また、微細なピッチで設けられた電極部上に高いバンプを形成するという観点から、樹脂膜の膜厚は、30〜150μ m であることが好ましい。
【0015】
樹脂膜の剥離には、水酸化ナトリウム水溶液などのような強アルカリの剥離液、モノエタノールアミン水溶液や水酸化テトラメチルアンモニウム水溶液などの有機アルカリ剥離液、及び、これらに所定の添加剤を加えたものを用いることができる。添加剤は、剥離される樹脂膜を細片に破壊して、剥離残りを防止する作用を示すものが好ましい。
【0016】
金属バンプ形成用のバンプ形成材料は、好ましくは、粉末化した金属を、フラックスを混合してペースト状としたものである。フラックスとしては、ロジン樹脂、チクソ剤、活性剤、溶剤等を混練したものを用いることができる。
【0017】
本発明において、バンプ形成材料に含まれる合金としては、Sn、Pb、Ag、Sb、Bi、Cu、In、Zn等から選択された1又は2以上の種類を組合せた組成を用いることができる。具体的には、例えば、Sb−Sn合金、Sn−Bi合金、Sn−In合金、Sn−Pb合金、Sn−Ag合金、Sn−Cu合金、Sn−Zn合金、Sn−Pb−Sb合金が挙げられる。更に具体的には、5%Sn−95%Pb合金、43%Sn−57%Bi合金、48%Sn−52%In合金が挙げられる。
【0018】
ロジンは、主としてハンダペーストの粘着性を増進するためのものであり、重合ロジン、水素添加ロジン、エステル化ロジン等を用いることができる。
【0019】
チクソ剤は、主としてハンダペーストに対して形態保持性を付与するものであり、硬化ひまし油、ステアリン酸アミド等を用いることができる。
【0020】
活性剤は、加熱処理時においてハンダ粉末表面及び電極部表面に形成される酸化膜等を除去することにより、ハンダ粉末表面及び電極部表面を清浄化して電極部に対するハンダの濡れ性を向上させ、良好な金属バンプの形成に寄与するものである。活性剤としては、有機酸及び/又は有機アミンを用いることができる。例えば、セバシン酸、コハク酸、アジピン酸、グルタル酸、トリエタノールアミン、モノエタノールアミン等から選択された1又は2以上の有機酸及び/又は有機アミンを使用することができる。
【0021】
溶剤は、可溶成分を溶かし込み、フラックスビヒクルをペースト状とするためのものである。溶剤としては、ハンダの組成によって変化するハンダの融点に応じて、融点付近あるいはそのような温度以上の沸点を有する1又は2以上の溶剤を組み合わせて使用する。例えば、ジエチレングリコールジメチルエーテル、n−ブチルフェニルエーテル、2−メチル−2,4−ペンタンジオール、ジエチレングリコールモノブチルエーテルなどの高級アルコールやグリコールエーテル系の溶剤から1又は2以上を選択して使用することができる。
【0022】
上述のハンダペーストを充填するために樹脂膜に形成される開口部は、好ましくは、対応する電極部の面積の25倍以下の開口面積で形成される。ハンダペーストの溶融の際に、電極上にハンダ成分が寄り集まらないという事態を回避して、球形状の良好なバンプを形成するためである。
【0023】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について、図1(a)〜(g)を参照しつつ、具体的に説明する。
【0024】
まず、図1(a)に示すように、バンプを形成する対象となる基板10を用意する。基板10の表面には、予め、複数の電極部11が所定のピッチで設けられている。また、基板10の表面には、電極部11に導通した配線部(図示せず)が形成されている。
【0025】
このような基板10に対して、図1(b)に示すように、各電極部11を覆うようにフィルム状の感光性樹脂膜12を載置して圧着する。樹脂膜12は、液状樹脂をスピンコートにより基板10の表面に塗布し、それを熱硬化することにより形成してもよい。
【0026】
次いで、図1(c)に示すように、樹脂膜12の各電極部11に対応する箇所に対して、所定のフォトマスク(図示せず)を介しての露光処理、及び、その後の現像処理を施すことにより、各電極部11が露出するように開口部12aを形成する。
【0027】
次いで、図1(d)に示すように、開口部12aにハンダペースト13を充填する。ハンダペースト13の充填に際しては、樹脂膜12の上面に余分なハンダペーストが多量に残存しないようにすることが望ましく、そのためには、例えば、スキージを用いて樹脂膜12の上面に塗着している余分なハンダペーストを掻き取る作業を行えばよい。本実施形態では、ハンダペースト13には、単一種類の合金が含まれている。この合金は粉末状であって、固相線温度と液相線温度の間に固液共存の温度領域を有する組成で構成されている。
【0028】
次いで、図1(e)に示す1次加熱工程において、ハンダペースト13に含まれている合金の固相線温度と液相線温度の中間の温度にまで加熱し、その加熱状態を所定時間維持する。ハンダペースト13に含まれる合金の固相線温度と液相線温度の中間の温度では、当該合金は、一部が固相から液相へと変化し、他の一部が固相状態をとり、固相と液相とによる平衡状態にある。また、合金以外のロジン樹脂等の成分の大半がハンダペースト13から揮発消失する。すると、図1(e)に示すように、液相に変化した合金や僅かに残 存するロジン樹脂等の表面張力によって、開口部12aに残ったハンダペースト材料は略球形に寄り集まる。その後、固相線温度未満に一旦冷却すると、液相に変化していた一部の合金が、一体化した状態で固相に変化し、当該ハンダペースト材料全体が電極部に対して仮固定される。すなわち、1次加熱によって溶解していないという熱履歴を有する合金成分を内包した未完成のバンプ14が電極部11上に形成されることとなる。
【0029】
未完成バンプ14を形成した後、図1(f)に示すように、樹脂膜12を基板10の表面から除去ないし剥離する。剥離液は、用いた樹脂膜12を除去するための適切な溶剤を選択する。このとき、樹脂膜12は、合金成分を完全に溶融するための2次加熱工程を経ていないため、穏やかな条件で容易に除去できる。
【0030】
次に、図1(g)に示す2次加熱工程において、合金の液相線温度以上に加熱し、その加熱状態を所定時間維持する。これにより、1次加熱工程で一度融解した合金成分も、1次加熱工程で融解していない合金成分も、全て融解する。これを冷却すると、合金成分が全て融解した完全なバンプ14’が基板10の電極部11上に形成されることとなる。
【0031】
【実施例】
次に、本発明の実施例について説明する。
【0032】
【実施例1】
<ハンダペーストの調製>
合金としての50%Sn−50%Pbの組成のハンダ(固相線温度:183℃、液相線温度:238℃)を平均粒径20μmに粉末化し、これを体積比1:1でフラックスと混ぜてハンダペーストを調製した。フラックスは、ロジン樹脂としてのポリペール50%、溶剤としのジエチレングリコールモノブチルエーテル20%および2−メチル−2,4−ペンタンジオール20%、活性剤としてのセバシン酸8%、チクソ剤としての硬化ひまし油2%(いずれも体積百分率)を予め混錬したものを用いた。
【0033】
<バンプの形成>
電極部が30万個(電極径:70μm、ピッチ:150μm)設けられたウエハに、50μm厚のフィルム状のアクリル系感光性樹脂膜(商品名:NIT−250、ニチゴー・モートン社製)を熱圧着(100℃、圧力3.5kg/mm 2 )した。次いで、ガラスマスクを用いて、電極部に対応した箇所を露光し、その後、1.0%炭酸ナトリウム水溶液でエッチング現像することによって、電極部に対応する箇所に直径130μmの開口部を形成した。次いで、上述のハンダペーストを樹脂膜上に塗布し、これをウレタンスキージを用いて印刷法により開口部に充填した。次いで、50%Sn−50%Pbハンダの固相線温度よりも高温である220℃で1分間、1次加熱することによって、ハンダを概ね一体化させた。次いでこれを冷却し、未完全バンプとして電極部に仮固定した。そして、10%モノエタノールアミン水溶液中に浸漬し、樹脂膜を取り除いた。その後、電極部に仮固定されているハンダに対してフラックス(商品名:R5003、アルファメタルズ社製)を塗布し、50%Sn−50%Pbハンダの液相線温度よりも高温である275℃で2分間、2次加熱することによってハンダを完全に溶融一体化させた。これを冷却し、完全なバンプを電極部上に形成した。
【0034】
<結果>
本実施例においては、1次加熱後の樹脂膜の剥離は良好に行うことができた。また、形成したバンプの高さは、80μm±3μmであり、高さのバラつきの少ない高精度なバンプを形成することができた。実施例1について、合金組成、固相線温度、液相線温度、1次加熱温度、および2次加熱温度を、表1に掲げる。以下、実施例2〜5についても同様である。
【0035】
【実施例2】
合金としての20%Sn−80%Pbの組成のハンダ(固相線温度:183℃、液相線温度:277℃)を用いて、実施例1と同様に、ハンダペーストを調製した。そして、このハンダペーストを用いて、実施例1と同様の方法により、バンプを形成した。ただし、1次加熱温度は240℃とし、2次加熱温度は320℃とした。その結果、1次加熱後の樹脂膜の剥離は良好に行うことができた。また、形成したバンプの高さは、80μm±3μmであり、高さのバラつきの少ない高精度なバンプを形成することができた。
【0036】
【実施例3】
合金としての10%Sn−90%Pbの組成のハンダ(固相線温度:275℃、液相線温度:300℃)を用いて、実施例1と同様に、ハンダペーストを調製した。そして、このハンダペーストを用いて、実施例1と同様の方法により、バンプを形成した。ただし、1次加熱温度は285℃とし、2次加熱温度は340℃とした。その結果、1次加熱後の樹脂膜の剥離は良好に行うことができた。また、形成したバンプの高さは、80μm±3μmであり、高さのバラつきの少ない高精度なバンプを形成することができた。
【0037】
【実施例4】
合金としての92%Sn−8%Sbの組成のハンダ(固相線温度:238℃、液相線温度:251℃)を用いて、実施例1と同様に、ハンダペーストを調製した。そして、このハンダペーストを用いて、実施例1と同様の方法により、バンプを形成した。ただし、1次加熱温度は240℃とし、2次加熱温度は280℃とした。その結果、1次加熱後の樹脂膜の剥離は良好に行うことができた。また、形成したバンプの高さは、80μm±3μmであり、高さのバラつきの少ない高精度なバンプを形成することができた。
【0038】
【実施例5】
合金としての10%Sn−85%Pb−5%Sbの組成のハンダ(固相線温度:239℃、液相線温度:277℃)を用いて、実施例1と同様に、ハンダペーストを調製した。そして、このハンダペーストを用いて、実施例1と同様の方法により、バンプを形成した。ただし、1次加熱温度は260℃とし、2次加熱温度は300℃とした。その結果、1次加熱後の樹脂膜の剥離は良好に行うことができた。また、形成したバンプの高さは、80μm±3μmであり、高さのバラつきの少ない高精度なバンプを形成することができた。
【0039】
【表1】
Figure 0003556922
【0040】
【発明の効果】
本発明によると、マスクとして樹脂膜を用いたバンプ形成方法において、樹脂膜の硬化を抑制し、樹脂膜を基板表面から容易に除去ないし剥離することができる。その結果、形 成されたバンプを介して良好な電子部品実装が可能となる。
【図面の簡単な説明】
【図1】本発明に係るバンプ形成方法の一連の工程を表す断面図である。
【図2】従来のメタルマスク印刷法の一連の工程を表す断面図である。
【図3】従来の樹脂膜充填法の一連の工程を表す断面図である。
【符号の説明】
10,20,30 基板
11,21,31 電極部
12,32 樹脂膜
22 メタルマスク
12a,22a,32a 開口部
13,23,33 ハンダペースト
14’,24,34 バンプ

Claims (1)

  1. 電極部が設けられた基板表面に対して樹脂膜を形成する工程と、
    前記樹脂膜に対して、前記電極部が露出するように開口部を形成する工程と、
    固相線温度と液相線温度の間に固液共存の温度領域を有する組成の金属を含むバンプ形成材料を、前記開口部に充填する工程と、
    前記固相線温度以上であって、前記液相線温度未満に加熱する工程と、
    前記固相線温度未満に冷却する工程と、
    前記樹脂膜を除去した後、前記液相線温度以上に加熱する工程と、を含むことを特徴とする、バンプ形成方法。
JP2001136299A 2001-05-07 2001-05-07 バンプ形成方法 Expired - Lifetime JP3556922B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001136299A JP3556922B2 (ja) 2001-05-07 2001-05-07 バンプ形成方法
TW090123486A TW494038B (en) 2001-05-07 2001-09-24 Method of forming metal bumps
US09/961,351 US6524943B1 (en) 2001-05-07 2001-09-25 Method of forming metal bumps
KR1020010059758A KR100733556B1 (ko) 2001-05-07 2001-09-26 범프 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001136299A JP3556922B2 (ja) 2001-05-07 2001-05-07 バンプ形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004115957A Division JP4367630B2 (ja) 2004-04-09 2004-04-09 バンプ形成方法

Publications (2)

Publication Number Publication Date
JP2002334895A JP2002334895A (ja) 2002-11-22
JP3556922B2 true JP3556922B2 (ja) 2004-08-25

Family

ID=18983607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001136299A Expired - Lifetime JP3556922B2 (ja) 2001-05-07 2001-05-07 バンプ形成方法

Country Status (4)

Country Link
US (1) US6524943B1 (ja)
JP (1) JP3556922B2 (ja)
KR (1) KR100733556B1 (ja)
TW (1) TW494038B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4659262B2 (ja) * 2001-05-01 2011-03-30 富士通セミコンダクター株式会社 電子部品の実装方法及びペースト材料
JP4115306B2 (ja) * 2003-03-13 2008-07-09 富士通株式会社 半導体装置の製造方法
JP4094982B2 (ja) * 2003-04-15 2008-06-04 ハリマ化成株式会社 はんだ析出方法およびはんだバンプ形成方法
JP4855667B2 (ja) 2004-10-15 2012-01-18 ハリマ化成株式会社 樹脂マスク層の除去方法およびはんだバンプ付き基板の製造方法
JP4654865B2 (ja) * 2005-09-30 2011-03-23 パナソニック株式会社 電子部品実装方法
JP2007109859A (ja) * 2005-10-13 2007-04-26 Nec Electronics Corp 電子部品の製造方法
KR100808106B1 (ko) 2006-05-16 2008-02-29 오태성 반도체 칩 또는 반도체 칩 웨이퍼에 형성한 박막히터를이용한 솔더범프 형성방법과 그 장치
KR100808108B1 (ko) 2006-06-25 2008-02-29 오태성 반도체 칩에 형성한 박막히터를 이용한 반도체 칩의 플립칩실장 방법과 탈착 방법
JP4219951B2 (ja) * 2006-10-25 2009-02-04 新光電気工業株式会社 はんだボール搭載方法及びはんだボール搭載基板の製造方法
US7569164B2 (en) 2007-01-29 2009-08-04 Harima Chemicals, Inc. Solder precoating method
KR100978499B1 (ko) * 2008-11-14 2010-08-30 재단법인대구경북과학기술원 대상 특징 추출 장치 및 방법
TWI435666B (zh) 2010-07-20 2014-04-21 Lg Innotek Co Ltd 輻散熱電路板及其製造方法
CN103270819B (zh) 2010-10-20 2016-12-07 Lg伊诺特有限公司 印刷电路板及其制造方法
CN103797149B (zh) * 2011-09-16 2017-05-24 株式会社V技术 蒸镀掩膜、蒸镀掩膜的制造方法及薄膜图案形成方法
TWI552824B (zh) * 2011-10-18 2016-10-11 千住金屬工業股份有限公司 焊料凸塊形成方法及裝置
WO2013142335A1 (en) * 2012-03-20 2013-09-26 Fry's Metals, Inc. Solder preforms and solder alloy assembly methods
JP6028593B2 (ja) 2013-01-28 2016-11-16 富士通株式会社 半導体装置の製造方法
JP6044441B2 (ja) * 2013-04-26 2016-12-14 株式会社デンソー 電子装置の製造方法およびこれに用いられる多層基板
US9786517B2 (en) * 2013-09-09 2017-10-10 Intel Corporation Ablation method and recipe for wafer level underfill material patterning and removal
KR20150128310A (ko) * 2014-05-09 2015-11-18 삼성전기주식회사 솔더 페이스트용 플럭스, 솔더 페이스트 및 솔더 범프의 제조 방법
EP3809807A1 (en) * 2019-10-18 2021-04-21 Heraeus Materials Singapore Pte. Ltd. Manufacturing and tape transfer method for a patteerned preform
TWI783235B (zh) * 2020-06-10 2022-11-11 南亞電路板股份有限公司 電路板結構及其形成方法
CN117727723B (zh) * 2024-02-15 2024-04-26 江门市和美精艺电子有限公司 一种封装基板中bga防翘曲封装结构及封装工艺

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3015436B2 (ja) * 1990-09-25 2000-03-06 株式会社東芝 半導体装置およびその接続方法
JP3266414B2 (ja) 1994-05-09 2002-03-18 三菱電機株式会社 はんだ供給法
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US5803340A (en) * 1995-09-29 1998-09-08 Delco Electronics Corporation Composite solder paste for flip chip bumping

Also Published As

Publication number Publication date
KR100733556B1 (ko) 2007-06-28
JP2002334895A (ja) 2002-11-22
KR20020085752A (ko) 2002-11-16
TW494038B (en) 2002-07-11
US20030036255A1 (en) 2003-02-20
US6524943B1 (en) 2003-02-25

Similar Documents

Publication Publication Date Title
JP3556922B2 (ja) バンプ形成方法
US5880017A (en) Method of bumping substrates by contained paste deposition
JP3615206B2 (ja) 半導体装置の製造方法
KR101139050B1 (ko) 범프 형성 방법 및 땜납 범프
KR100691679B1 (ko) 범프 형성 방법, 전자 부품, 및 땜납 페이스트
US20050133572A1 (en) Methods of forming solder areas on electronic components and electronic components having solder areas
JP3215008B2 (ja) 電子回路の製造方法
JP5533665B2 (ja) 電子装置の製造方法、電子部品搭載用基板及びその製造方法
JP2000260801A (ja) 半導体素子およびその製造方法
JPH07154061A (ja) はんだ付方法およびソルダーバンプ形成方法
JP2006165336A (ja) バンプ形成用ハンダペースト
JP6274341B2 (ja) はんだバンプ形成方法
JP3214995B2 (ja) 電子回路の製造方法
JP4367630B2 (ja) バンプ形成方法
JP2018206953A (ja) はんだバンプ形成方法及びはんだペースト
JP4685081B2 (ja) 電子部品製造方法
JP7314515B2 (ja) 電子部品装置を製造する方法
JP4025322B2 (ja) 半導体装置の製造方法
JP2008109145A5 (ja)
JP2002224884A (ja) 半田付け用フラックス及びこれを用いた半田バンプの形成方法
JP2003211282A (ja) クリームはんだおよびクリームはんだの製造方法
JP2003174252A (ja) 回路基板と電子部品との接合方法
JPH10209363A (ja) 半導体装置製造方法およびリードフレーム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040513

R150 Certificate of patent or registration of utility model

Ref document number: 3556922

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080521

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100521

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100521

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120521

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 10

EXPY Cancellation because of completion of term