KR101120924B1 - 적층형 표시 소자 및 그 제조 방법 - Google Patents

적층형 표시 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101120924B1
KR101120924B1 KR1020097019177A KR20097019177A KR101120924B1 KR 101120924 B1 KR101120924 B1 KR 101120924B1 KR 1020097019177 A KR1020097019177 A KR 1020097019177A KR 20097019177 A KR20097019177 A KR 20097019177A KR 101120924 B1 KR101120924 B1 KR 101120924B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
data
scan
electrode
Prior art date
Application number
KR1020097019177A
Other languages
English (en)
Other versions
KR20100005021A (ko
Inventor
후미오 야마기시
준지 도미따
히사시 야마구찌
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20100005021A publication Critical patent/KR20100005021A/ko
Application granted granted Critical
Publication of KR101120924B1 publication Critical patent/KR101120924B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1347—Arrangement of liquid crystal layers or cells in which the final condition of one light beam is achieved by the addition of the effects of two or more layers or cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1347—Arrangement of liquid crystal layers or cells in which the final condition of one light beam is achieved by the addition of the effects of two or more layers or cells
    • G02F1/13471—Arrangement of liquid crystal layers or cells in which the final condition of one light beam is achieved by the addition of the effects of two or more layers or cells in which all the liquid crystal cells or layers remain transparent, e.g. FLC, ECB, DAP, HAN, TN, STN, SBE-LC cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1347—Arrangement of liquid crystal layers or cells in which the final condition of one light beam is achieved by the addition of the effects of two or more layers or cells
    • G02F1/13471—Arrangement of liquid crystal layers or cells in which the final condition of one light beam is achieved by the addition of the effects of two or more layers or cells in which all the liquid crystal cells or layers remain transparent, e.g. FLC, ECB, DAP, HAN, TN, STN, SBE-LC cells
    • G02F1/13473—Arrangement of liquid crystal layers or cells in which the final condition of one light beam is achieved by the addition of the effects of two or more layers or cells in which all the liquid crystal cells or layers remain transparent, e.g. FLC, ECB, DAP, HAN, TN, STN, SBE-LC cells for wavelength filtering or for colour display without the use of colour mosaic filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1347—Arrangement of liquid crystal layers or cells in which the final condition of one light beam is achieved by the addition of the effects of two or more layers or cells
    • G02F1/13478—Arrangement of liquid crystal layers or cells in which the final condition of one light beam is achieved by the addition of the effects of two or more layers or cells based on selective reflection
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/13718—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on a change of the texture state of a cholesteric liquid crystal
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 저코스트이며 신뢰성이 우수한 적층형 표시 소자 및 그 제조 방법에 관한 것으로, 화소 영역을 좁히지 않고, 전극 형성의 수율이 높고, 고온 프로세스를 필요로 하지 않는 층간 접속이 가능한 적층형 표시 소자 및 그 제조 방법과, 외부 접속 기판의 사용수를 삭감하는 것이 가능한 적층형 표시 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다. 적층형 액정 표시 소자(1)는, 액정 표시 패널(3)의 비표시 영역에 형성되며 R, G, B용 액정 표시 패널(3r, 3g, 3b)의 데이터 전극(23r, 23g, 23b)과 복수의 데이터 신호 입력 단자(4)를 층간 접속하는 복수의 데이터 전극 층간 배선(2)과, 그 비표시 영역에 형성되며 R, G, B용 액정 표시 패널(3r, 3g, 3b)의 주사 전극(21r, 21g, 21b)과 복수의 주사 신호 입력 단자를 층간 접속하는 복수의 주사 전극 층간 배선(도시 생략)을 갖고 있다.
액정 표시 패널, 데이터 전극, 데이터 전극 층간 배선, 주사 전극, 주사 전극 층간 배선

Description

적층형 표시 소자 및 그 제조 방법{LAMINATION TYPE DISPLAY ELEMENT AND ITS MANUFACTURING METHOD}
본 발명은, 전자 페이퍼 등에 이용되는 복수의 표시 패널이 적층된 적층형 표시 소자의 구조 및 그 제조 방법에 관한 것으로, 특히 저코스트이며 신뢰성이 우수한 적층형 표시 소자 및 그 제조 방법에 관한 것이다.
금후, 전원 공급이 없어도 표시 화상의 유지가 가능하고, 표시 내용을 전기적으로 재기입 가능한 전자 페이퍼가 급속하게 보급될 것으로 예상되고 있다. 전자 페이퍼는, 전원을 절단하여도 메모리 표시 가능한 초저소비 전력과, 눈에 편하여 피곤하지 않는 반사형의 표시와, 종이와 같은 가요성이 있는 플렉시블하고 박형의 표시체를 실현하는 것을 목표로 하여 연구가 진행되고 있다. 전자 페이퍼는, 전자북, 전자 신문 및 전자 포스터 등의 표시부에 응용되는 것이 생각되고 있다.
전자 페이퍼는, 표시 방식의 차이에 의해, 전기 영동 방식, 트위스트 볼 방식, 액정 표시 소자(액정 디스플레이), 유기 EL 표시 소자(유기 일렉트로 루미네션스 표시 디스플레이) 등으로 분류된다. 전기 영동 방식은, 대전 입자를 공기 중이나 액체 내에서 이동시키는 방식이다. 트위스트 볼 방식은, 2색으로 색이 구분된 대전 입자를 회전시키는 방식이다. 유기 EL 표시 소자는, 유기 재료로 이루어지는 복수의 박막을 음극과 양극 사이에 끼운 구조의 자발광형의 표시 소자이다. 액정 표시 소자는, 화소 전극과 대향 전극 사이에 액정층을 끼워 넣은 구조를 갖는 비자발광형의 표시 소자이다.
콜레스테릭 액정은 액정층의 간섭 반사를 이용한 쌍안정성이 있는 선택 반사형의 액정이다. 액정 표시 소자에 의한 전자 페이퍼의 연구?개발은 콜레스테릭 액정을 이용하여 진행되고 있다. 여기서, 쌍안정성이란, 액정이 2개의 서로 다른 배향 상태에서 안정성을 나타내는 성질을 말한다. 콜레스테릭 액정은, 플래너(planer) 상태와 포컬 코닉(focal_conic) 상태라고 하는 2개의 안정 상태가 전계 제거 후에도 장시간 유지되는 성질을 갖고 있다. 콜레스테릭 액정에서는, 플래너 상태에서 입사광이 간섭 반사되고, 포컬 코닉 상태에서 입사광이 투과한다. 이 때문에, 액정층에 콜레스테릭 액정을 이용한 액정 표시 패널은, 액정층에서의 입사광의 선택 반사에 의해 광의 명암을 표시할 수 있으므로, 편광판이 불필요하게 된다. 또한, 콜레스테릭 액정은 카이럴 네마틱 액정으로도 불린다.
콜레스테릭 액정 방식은 액정 표시 소자의 컬러 표시 중에서 압도적으로 유리하다. 콜레스테릭 액정 방식은 액정의 간섭으로 소정의 색의 광을 반사한다. 이 때문에, 콜레스테릭 액정 방식은, 서로 다른 색의 광을 반사하는 액정 표시 패널을 적층하는 것만으로 컬러 표시가 가능하게 된다. 이 때문에, 콜레스테릭 액정을 이용하는 액정 표시 방식(여기서는, 편의상, 「콜레스테릭 액정 방식」이라고 부름)은, 상기의 전기 영동 방식 등의 다른 방식에 비해 컬러 표시의 점에서 압도적으로 우위이다. 다른 방식은, 컬러 표시를 행하기 위해서 화소마다 3색으로 색 칠하여 구분한 컬러 필터를 배치할 필요가 있다. 이 때문에, 다른 방식은, 콜레스테릭 액정 방식과 비교하면 명도가 약 1/3로 된다. 따라서, 다른 방식은, 밝기의 향상이 전자 페이퍼를 실현하는 데 있어서의 큰 장해로 된다.
이상 설명한 바와 같이, 콜레스테릭 액정 방식은, 컬러 표시가 가능한 전자 페이퍼의 유력한 방식이다. 그러나, 콜레스테릭 액정 방식은, 컬러 표시를 실현하기 위해서 적색(R), 녹색(G) 및 청색(B)의 화상을 표시하는 3개의 액정 표시 패널을 3층으로 적층한 구조로 된다. 콜레스테릭 액정 방식은, 3개의 액정 표시 패널을 적층하여 접합하는 구조이기 때문에, 부품 점수의 많음, 제조 공정의 복잡함 및 접합의 신뢰성이 큰 과제이다.
도 29는, 종래의 컬러 표시 콜레스테릭 액정 표시 소자(100)의 단면 구성을 모식적으로 도시하고 있다. 도 29에서는, 이해를 용이하게 하기 위해서, 주사 전극 기판(109b, 109g, 109r)은 90° 회전하여 도시되어 있다. 도 30은, 도 29에 도시한 액정 표시 소자(100)에 구비된 R, G, B용 액정 표시 패널(103r, 103g, 103b) 중의 B용 액정 표시 패널(103b)과 표시 제어 회로 기판(131)의 접속 상태를 예시하고 있다. 도 30의 (a)는, B용 액정 표시 패널(103b)을 표시면측으로부터 본 상태를 도시하고, 도 30의 (b)는, 도 30의 (a)에 도시한 A-A선으로 절단한 단면을 도시하고 있다.
도 29에 도시한 바와 같이, 액정 표시 소자(100)는, 3매의 단색 표시 패널인 B, G, R용 액정 표시 패널(103b, 103g, 103r)을 서로 겹치고, R용 액정 표시 패널(103r)의 배면에 흑색의 불투과층(119)을 배치한 구조를 갖고 있다. B용 액정 표시 패널(103b)과 G용 액정 표시 패널(103g)은 접착층(117)에 의해 고착되고, G용 액정 표시 패널(103g)과 R용 액정 표시 패널(103r)은 접착층(117)에 의해 고착되어 있다.
도 29, 도 30의 (a) 및 도 30의 (b)에 도시한 바와 같이, B용 액정 표시 패널(103b)은, 복수의 주사 전극(121b)을 갖는 주사 전극 기판(109b)과, 복수의 데이터 전극(123b)을 갖는 데이터 전극 기판(111b)과, 양 기판(109b, 111b) 사이에 밀봉되어 파장 선택 반사 기능을 갖는 두께가 수㎛인 콜레스테릭 액정층(B용 액정층(105b))을 갖고 있다. 양 기판(109b, 111b)은 글래스 기판 또는 필름 기판이다. 양 기판(109b, 111b)이 가요성이 있는 필름 기판인 경우, 휨에 의해 B용 액정층(105b)의 두께가 변화되어 표시가 열화되는 경우가 있다. B용 액정 표시 패널(103b)은, 양 기판(109b, 111b)의 휨에 의한 표시 열화를 방지하기 위해서, 양 기판(109b, 111b) 사이에 형성되며 접착성을 갖는 복수의 벽면 구조체(115b)를 갖고 있다. 그 벽면 구조체는, 예를 들면 특허 문헌 1에 개시되어 있다.
주사 전극(121b) 및 데이터 전극(123b)의 각각 일단부는, 액정 밀봉층의 외측으로 연신하여 노출되어 외부 접속 단자로서 기능한다. 그 액정 밀봉층은 시일제(113b)로 둘러싸여진 표시 영역으로 된다. 일반적으로는, 주사 전극(121b)의 외부 접속 단자는, FPC(플렉시블 프린트 기판)(125b)의 접속 단자(도시 생략)에 ACF(이방성 도전 필름)(149)를 개재하여 접속되어 있다. FPC(125b)에는, 주사 전극을 구동하기 위한 액정 구동용 IC(135b)가 탑재되어 있다. 액정 구동용 IC(135b)로부터 FPC(125b)의 접속 단자를 향하여 주사 전극(121b)과 동수의 리드 선(147b)이 배선되어 있다.
데이터 전극(123b)의 외부 접속 단자는, FPC(127b)의 접속 단자에 ACF(137)를 개재하여 접속되어 있다. FPC(127b)에는, 데이터 전극을 구동하기 위한 액정 구동용 IC(133b)가 탑재되어 있다. 액정 구동용 IC(133b)로부터 FPC(127b)의 접속 단자를 향하여 데이터 전극(123b)과 동수의 리드선(143b)이 배선되어 있다. B용 액정 표시 패널(103b)은, 일반적으로는 주사 전극(121b) 및 데이터 전극(123b)의 2 개소에서 외부 접속이 이루어진다.
FPC(125b) 위에 탑재된 액정 구동용 IC(135b)는, 전원 배선, 데이터 배선 및 클럭 신호 배선 등을 갖는 입력 신호선(145b)에 접속되어 있다. 입력 신호선(145b)은 제어용 IC나 전원 회로(모두 도시 생략) 등이 탑재된 표시 제어 회로 기판(131) 위의 외부 단자에 땜납(139)을 이용하여 접속되어 있다. FPC(127b) 위에 탑재된 액정 구동용 IC(133b)는, 전원 배선, 데이터 배선 및 클럭 신호 배선 등을 갖는 입력 신호선(141b)에 접속되어 있다. 입력 신호선(141b)은 표시 제어 회로 기판(131) 위의 외부 단자에 땜납(139)을 이용하여 접속되어 있다. FPC(125b, 127b)는, 땜납(139) 대신에 소켓을 이용하여 접속되어 있는 경우도 있다.
도 29에 도시한 G용 액정 표시 패널(103g) 및 R용 액정 표시 패널(103r)은, B용 액정 표시 패널(103b)과 마찬가지의 구조를 갖고, 표시 제어 회로 기판(131)과 접속되어 있다.
도 31은 FPC가 접속된 액정 표시 패널(103)의 단면을 모식적으로 도시하고 있다. 컬러 표시를 실현하기 위해서는, 도 29에 도시한 바와 같이, R, G, B용 액 정 표시 패널(103r, 103g, 103b)을 겹쳐서 접착할 필요가 있다. 도 31의 (a)에 도시한 바와 같이, 종래의 일반적 기술(이하, 「종래 기술 1」이라고 함)에서는, R, G, B용 액정 표시 패널(103r, 103g, 103b)의 데이터 전극(123r, 123g, 123b)은, 액정 구동용 IC(133r, 133g, 133b)가 탑재된 FPC(127r, 127g, 127b)에 ACF(137r, 137g, 137b)를 개재하여 접속되어 있다. 또한, 종래 기술 1에서는, 도 31의 (b)에 도시한 바와 같이, R, G, B용 액정 표시 패널(103r, 103g, 103b)의 주사 전극(121r, 121g, 121b)은, 액정 구동용 IC가 탑재되어 있지 않은 FPC(125r, 125g, 125b)에 ACF(149r, 149g, 149b)를 개재하여 접속된다. 액정 표시 소자(100)는, R, G, B용 액정 표시 패널(103r, 103g, 103b)에 FPC(127r, 127g, 127b) 및 FPC(125r, 125b, 125g)를 각각 접속한 후에 3층으로 서로 겹쳐서 접착된다. 그 후에, 도 31의 (b)에 도시한 바와 같이, FPC(125r, 125b, 125g)는 액정 구동용 IC(135)가 탑재된 FPC(125)의 배선(155)에 ACF(157r, 157g, 157b)를 개재하여 각각 접속된다. 주사 전극용의 FPC(125) 및 데이터 전극용의 FPC(127r, 127g, 127b)는, 제어 회로 등을 탑재한 표시 제어 회로 기판(131)(도 30 참조)에 각각 접속된다.
액정 표시 소자(100)는, R, G, B용 액정 표시 패널(103r, 103g, 103b)을 1개의 액정 구동용 IC(133r, 133g, 133b)로 각각 구동할 수 있는 소형의 표시 소자이다. 액정 표시 소자(100)는, 소형이어도, R, G, B용 액정 표시 패널(103r, 103g, 103b)과 FPC(125r, 125g, 125b, 127r, 127g, 127b)의 접속에 6개소, FPC(125r, 125g, 125b)와 FPC(125)의 접속에 3개소가 필요하고, 적층 전후에서 합하여 9개소의 접속이 필요하게 된다. 또한, 액정 표시 소자(100)는, FPC가 7매, 액정 구동용 IC가 4개 필요로 되어, 부품수가 많아진다. 또한, 대형의 액정 표시 소자로 되면, R, G, B용 액정 표시 패널을 구동하기 위해서 복수개의 구동용 IC가 필요하게 되므로, 액정 표시 패널과 FPC의 접속 개소가 더욱 증가하게 된다. 또한, 그 접속 개소가 많아지면, 액정 표시 소자의 신뢰성이 손상되게 된다. 한편, 적층형의 액정 표시 소자에서, FPC를 저감할 수 있는 구성은 아직 실현되어 있지 않다. 그 접속 개소를 저감할 수 있는 구성이 실현되어 있지 않기 때문에, 적층형 액정 표시 소자는, 부재비 및 공수의 비용 부담이 커지고, 신뢰성도 저하되고 있다.
도 32는 필름 기판을 이용한 종래의 적층형 액정 표시 소자의 일반적인 제조 공정의 플로우차트이다. 도 33은 필름 기판을 이용한 종래의 적층형 액정 표시 소자의 제조 공정을 모식적으로 도시하고 있다. 도 33의 (a)는, 도 32에 도시한 스텝 S1의 제조 공정을 설명하는 도면이고, 도 33의 (b) 내지 도 33의 (d)는, 도 32에 도시한 스텝 S4 내지 스텝 S11의 제조 공정을 설명하는 도면이다.
도 32 및 도 33의 (a)에 도시한 바와 같이, 롤 형상의 상면 필름 기판(161) 위에 상면 필름 기판(161)의 길이 방향으로 연신하는 스트라이프 형상으로 투명 도전체를 형성하고, 상면 기판 전극(163)을 형성한다(스텝 S1). 상면 기판 전극(163)의 전극 패턴은 상면 필름 기판(161) 위에 다수 형성된다. 또한, 롤 형상의 하면 필름 기판(도시 생략) 위에 하면 필름 기판의 폭 방향으로 연신하는 스트라이프 형상의 투명 도전체를 형성하고, 하면 기판 전극을 형성한다(스텝 S2). 상면 기판 전극(161)과 하면 기판 전극은, 상면 필름 기판(161)과 하면 필름 기판을 접합하면 서로 교차하도록 배치된다.
다음으로, 최종적인 액정 표시 패널의 치수나 패널 취득수에 따라서, 도 33의 (b)에 도시한 시트 형상 기판(165), 도 33의 (c)에 도시한 단책 형상 기판(167)또는 도 33의 (d)에 도시한 개편 형상 기판(169)으로 상면 필름 기판(161)을 절단한다(스텝 S3). 다음으로, 상면 기판 전극(161)이 형성된 영역에, 액정 표시 셀의 두께를 일정하게 하기 위한 두께가 수마이크론인 주상 스페이서를 형성한다(스텝 S4). 다음으로, 하면 필름 기판을 도 33의 (b) 내지 도 33의 (d)에 도시한 시트 형상 기판, 단책 형상 기판 또는 개편 형상 기판으로 절단한다(스텝 S5). 하면 필름 기판은, 예를 들면 상면 필름 기판(161)이 시트 형상 기판(163)의 형상으로 절단되어 있는 경우에는 시트 형상 기판으로 되도록 절단된다(스텝 S5). 이와 같이, 하면 필터 기판은 상면 필름 기판(161)과 동일한 형상으로 되도록 절단된다. 다음으로, 하면 기판 전극의 형성 영역에 액정 표시 셀의 두께를 일정하게 유지하기 위한 구형상 스페이서를 산포한다(스텝 S6). 다음으로, 액정을 봉입하기 위한 시일재(도시 생략)를 상면 기판 전극(163)의 형성 영역을 둘러싸도록 형성한다(스텝 S7). 또한, 시일재는 하면 기판 전극을 둘러싸도록 형성하여도 된다. 다음으로, 상면 기판 전극과 하면 기판 전극이 교차하고, 주상 스페이서 및 시일재를 사이에 끼운 형태로, 상면 기판 및 하면 기판을 서로 붙여 접합하여, 빈 셀을 형성한다(스텝 S8).
다음으로, 진공 주입법 등을 이용하여 빈 셀의 주입구로부터 적색의 광을 선택 반사하는 R용 액정을 주입한다(스텝 S9). R용 액정의 주입이 종료되었다면, 주입구를 밀봉제로 밀봉한다(스텝 S10). 다음으로, 스텝 S3 및 S5에서, 양 필름 기 판을 시트 형상 기판 또는 단책 형상 기판으로 절단하고 있는 경우에는, 도 33의 (d)에 도시한 개편 형상으로 기판을 절단한다(스텝 S11). 스텝 S11에서, 상면 기판 전극(163)을 상면 기판의 절단 단부에 노출시키고, 하면 기판 전극을 하면 기판의 절단 단부에 노출시킨다. 액정층은 수마이크론의 두께이기 때문에, 상면 기판 전극(163) 및 하면 기판 전극에 손상이 생기기 않도록 상면 기판 및 하면 기판을 절단하는 것은 곤란하다. 이 때문에, 상면 기판 및 하면 기판에 사전에 절입이나 개구를 형성해 두거나, 도 33의 (b) 및 도 33의 (c)에 도시한 시트 형상 또는 단책 형상이아니라 도 33의 (d)에 도시한 개편 형상으로 상면 및 하면 필름 기판을 미리 절단하거나 한다. 다음으로, 상면 기판 전극(163) 및 하면 기판 전극의 노출부를 접속 단자로 하고, ACF를 이용하여 FPC를 각각 접속하여, R용 액정 표시 패널(단패널 R)이 완성된다(스텝 S13). 또한, 그 FPC에는 액정 구동용 IC가 탑재되어 있어도 되고 탑재되어 있지 않아도 된다.
컬러 표시가 가능한 액정 표시 소자를 제조하는 경우에는, 스텝 S1 내지 스텝 S13과 마찬가지의 제조 공정에 의해, FPC가 접속된 G용 액정 표시 패널(단패널 G)을 형성한다(스텝 S14). 스텝 S14에서는, 녹색의 광을 선택 반사하는 G용 액정이 이용된다. 다음으로, 스텝 S1 내지 스텝 S13과 마찬가지의 제조 공정에 의해, FPC가 접속된 B용 액정 표시 패널(단패널 B)을 형성한다(스텝 S15). 스텝 S15에서는, 청색의 광을 선택 반사하는 B용 액정이 이용된다.
다음으로，R, G, B용 액정 표시 패널에 각각 형성된 얼라인먼트 마크에 기초하여, 각 액정 표시 패널의 층간의 위치 정렬을 행하고, 광 경화성 접착제 등을 이 용하여 접착한다(스텝 S16). 스텝 S16에서, 예를 들면 R, G용 액정 표시 패널을 적층하고, 다음으로 G용 액정 표시 패널 위에 B용 액정 표시 패널을 적층한다. 스텝 S16에서, 광 경화성 접착제 대신에, 접착 필름을 이용하여도 된다. R, G, B용 액정 표시 패널을 서로 겹쳐 접착한 후에, 도 31의 (a)에 도시한 바와 같이, R, G, B용 액정 표시 패널의 각 하면 기판 전극(데이터 전극)을 FPC를 개재하여 표시 제어 회로 기판(131)(도 30 참조)에 땜납을 이용하여 접속한다(스텝 S17). 스텝 S17에서는, 도 31의 (b)에 도시한 바와 같이, R, G, B용 액정 표시 패널의 각 상면 기판 전극(주사 전극)을 액정 구동용 IC(135)(주사용 구동IC)가 탑재된 중계 기판에 ACF를 개재하여 접속하고, 그 중계 기판을 표시 제어 회로 기판(131)(도 30 참조)에 땜납을 이용하여 접합한다. 이상의 제조 공정을 거쳐, 액연이 좁은 컬러 표시가 가능한 적층형 액정 표시 소자가 완성된다(스텝 S18).
도 32에 도시한 종래의 적층형 액정 표시 소자의 제조 공정에서는, 상면 및 하면 기판 전극의 노출부가 덮여지지 않도록, 각 액정 표시 패널을 적층하기 전에 ACF 단자 접합에 의해 FPC와 각 액정 표시 패널을 접속하고, 다음으로, 3개의 액정 표시 패널을 적층한다. 적층 후, FPC와 표시 제어 회로 기판 또는 중계 기판을 ACF 단자 접합에 의해 접속한다. 이와 같이, 종래의 적층형 액정 표시 소자의 제조 공정은, ACF 단자 접합의 반복 공정을 밟지 않으면 안된다고 하는 문제를 갖고 있다. 또한，FPC를 갖는 액정 표시 패널은 취급하기 어려워, 적층 시의 얼라인먼트 어긋남, 접착제 오염 및 FPC 단자 접합부의 접합 불량 등의 제조 불량이 많이 발생한다. 또한, 상기의 제조 공정에서는, FPC를 액정 표시 패널에 접속하고 나서 액정 표시 패널을 적층하기 때문에, 적층 공정을 포함시킨 다수개 취득은 불가능하다. 한편, 단색의 액정 표시 패널을 작성하는 단계에서 불량 검사를 할 수 있기 때문에, 종래의 액정 표시 소자의 제조 공정은, 종합적으로는 수율이 높고, 액정 표시 패널의 협액연화를 도모할 수 있는 메리트를 갖고 있다.
특허 문헌 2에는, 반복 공정을 방지하기 위해서 표시 패널을 적층 한 후에 일괄 접속하는 방법이 개시되어 있다. 특허 문헌 2에 개시된 그 방법(이하, 「종래 기술 2」라고 함)은, 적층된 표시 패널의 접속 부위에 단차 노출부를 형성한 구조로 하고, 표시 패널을 적층한 후에 FPC가 접속된다. 그러나，이 방법은 접속 부위에 단차 노출부를 형성하기 때문에, 표시에 무관한 부분인 액연 영역이 실질적으로 넓어진다고 하는 문제가 있다. 또한, 접속 부위의 단차 노출부에서 배선층의 겹침이 있기 때문에，ACF 접속 시의 압착에 의한 단선이 발생하기 쉽다고 하는 문제점이 있다. 또한，R, G, B의 3종류의 표시 패널의 치수가 상이하기 때문에, 적층 패널을 다수 배열한 소위 다수개 취득이 곤란하다고 하는 문제도 남겨져 있다. 표시 패널의 액연이 작고, 표시 패널의 적층 후에 FPC의 배선 접속이 가능하고, 또한 부품 점수나 접속 개소가 적고, 다수개 취득 적층이 가능한 구성 및 방법이 요망되고 있다.
특허 문헌 1에는, 다른 적층체 구성 방법(이하, 「종래 기술 3」이라고 함)이 개시되어 있다. 종래 기술 3은, 4매의 글래스 기판을 이용하여 3층의 액정 표시를 행하는 적층 표시 소자이다. 그 적층 표시 소자는, 최하면에 구동 어레이 기판을 설치하고, 어레이 기판 위의 화소 구동용의 트랜지스터를 관통 배선에 의해 각 액정 셀에 전기적으로 접속한 컬러 액정 디스플레이이다. 3층의 액정층은 관통 배선에 의해 1매의 구동 어레이 기판으로 구동할 수 있다. 단, 종래 기술 3의 액티브 매트릭스 구동법은 화소 내에 관통 배선 구멍을 필요로 하므로, 표시에 사용할 수 있는 화소 영역이 좁아져 밝기가 저하된다고 하는 문제가 있다. 또한, 종래 기술 3의 적층 구조에서는, 기판의 표리면에 ITO 전극을 설치하고, 적층 구조로 형성한 후에 액정을 주입함으로써 표시 패널화하고 있다. 이 때문에, 기판의 표리면에 전극을 작성하면, 프로세스 중에 그 전극에 손상이 발생하기 쉬워, 제조 수율이 나쁘다고 하는 문제가 있다. 또한，3개의 표시 패널을 3층으로 접합한 후에 액정주입을 행함으로써 적층형 표시 소자가 완성된다. 이 때문에, 각 표시 패널의 결함 불량이 상승되어 적층형 표시 소자의 불량율이 높아진다고 하는 문제가 있다. 또한, 종래 기술 3은, 관통 배선에 의한 접합에 고온 프로세스를 필요로 하므로 글래스 기판을 이용해야만 하고, 필름 기판을 이용할 수 없다고 하는 문제도 있다.
특허 문헌 1 : 국제 공개 제06/100713호 팜플렛
특허 문헌 2 : 일본 특개 2001-306000호 공보
비특허 문헌 1 : 武田啓三, 松三圭司, 長谷川雅樹, 末岡邦明, 平洋一 「적층 컬러 반사형 액정 디스플레이」 월간 디스플레이, 2002년 1월호, 13-17페이지
<발명의 개시>
<발명이 해결하고자 하는 과제>
본 발명의 목적은, 화소 영역을 좁히지 않고, 전극 형성의 수율이 높고, 고온 프로세스를 필요로 하지 않는 층간 접속이 가능한 적층형 표시 소자 및 그 제조 방법을 제공하는 것에 있다.
또한, 본 발명의 목적은, 외부 접속 기판의 사용수를 삭감하는 것이 가능한 적층형 표시 소자 및 그 제조 방법을 제공하는 것에 있다.
<과제를 해결하기 위한 수단>
상기 목적은, 제1 데이터 전극과, 상기 제1 데이터 전극에 교차하여 형성된 제1 주사 전극과, 상기 제1 데이터 전극을 구동하는 제1 데이터 신호가 입력되는 복수의 데이터 신호 입력 단자 및 상기 제1 주사 전극을 구동하는 제1 주사 신호가 입력되는 복수의 주사 신호 입력 단자 중 적어도 한쪽을 구비한 제1 표시 패널과, 제2 데이터 전극과, 상기 제2 데이터 전극에 교차하여 형성되며 제2 주사 신호로 구동되는 제2 주사 전극을 구비하고, 상기 제1 표시 패널에 적층된 제2 표시 패널과, 상기 제1 및 상기 제2 표시 패널의 비표시 영역에 형성되며 상기 제1 및 상기 제2 표시 패널의 상기 제1 및 상기 제2 데이터 전극과 상기 복수의 데이터 신호 입력 단자를 층간 접속하는 복수의 데이터 전극 층간 배선과, 상기 비표시 영역에 형성되며 상기 제1 및 상기 제2 표시 패널의 상기 제1 및 상기 제2 주사 전극과 상기 복수의 주사 신호 입력 단자를 층간 접속하는 복수의 주사 전극 층간 배선을 갖는 것을 특징으로 하는 적층형 표시 소자에 의해 달성된다.
상기 본 발명의 적층형 표시 소자에 있어서, 상기 제1 및 상기 제2 표시 패널의 상기 제1 및 상기 제2 데이터 전극을 각각 구동하는 상기 제1 및 상기 제2 데이터 신호가 출력되는 복수의 데이터 신호 출력 단자를 구비한 데이터 전극 구동 회로 기판과, 상기 제1 및 상기 제2 표시 패널의 상기 제1 및 상기 제2 주사 전극 을 각각 구동하는 상기 제1 및 상기 제2 주사 신호가 출력되는 복수의 주사 신호 출력 단자를 구비한 주사 전극 구동 회로 기판을 더 갖는 것을 특징으로 한다.
상기 본 발명의 적층형 표시 소자에 있어서, 상기 제1 및 상기 제2 표시 패널은, 광을 반사하는 반사 상태, 상기 광을 투과하는 투과 상태 또는 상기 반사 상태 및 상기 투과 상태의 중간적인 중간 상태를 각각 나타내어 서로 다른 색의 광을 반사하는 액정층을 각각 갖는 것을 특징으로 한다.
상기 본 발명의 적층형 표시 소자에 있어서, 상기 제1 및 상기 제2 표시 패널은, 상기 제1 및 상기 제2 데이터 전극이 형성되며 가요성을 구비한 제1 및 제2 데이터 전극 기판과, 상기 제1 및 상기 제2 주사 전극이 형성되며 상기 제1 및 상기 제2 데이터 전극과 상기 제1 및 상기 제2 주사 전극이 대향하도록 상기 제1 및 상기 제2 데이터 전극 기판에 각각 대향 배치되고, 가요성을 구비한 제1 및 제2 주사 전극 기판을 각각 갖는 것을 특징으로 한다.
상기 본 발명의 적층형 표시 소자에 있어서, 상기 데이터 전극 층간 배선은, 상기 제1 및 상기 제2 표시 패널의 제1 측면에 형성되어 있고, 상기 주사 전극 층간 배선은, 상기 제1 및 상기 제2 표시 패널의 상기 제1 측면과는 상이한 제2 측면에 형성되어 있는 것을 특징으로 한다.
상기 본 발명의 적층형 표시 소자에 있어서, 상기 제1 및 상기 제2 측면은, 경사져 형성되어 있는 것을 특징으로 한다.
상기 본 발명의 적층형 표시 소자에 있어서, 상기 제1 측면은, 상기 데이터 전극 층간 배선을 형성하는 제1 배선 형성홈을 갖고, 상기 제2 측면은, 상기 주사 전극 층간 배선을 형성하는 제2 배선 형성홈을 갖는 것을 특징으로 한다.
상기 본 발명의 적층형 표시 소자에 있어서, 상기 데이터 전극 층간 배선 및 상기 주사 전극 층간 배선은, 상기 제1 및 상기 제2 데이터 전극 기판과 상기 제1 및 상기 제2 주사 전극 기판 중 적어도 한쪽을 관통하여 형성되어 있는 것을 특징으로 한다.
상기 본 발명의 적층형 표시 소자에 있어서, 상기 데이터 전극 층간 배선 및 상기 주사 전극 층간 배선은, 상기 제1 및 상기 제2 데이터 전극 기판과 상기 제1 및 상기 제2 주사 전극 기판 중 적어도 한쪽을 개구한 관통 구멍에 도전 재료를 충전하여 형성되어 있는 것을 특징으로 한다.
상기 본 발명의 적층형 표시 소자에 있어서, 상기 관통 구멍의 직경은, 상기 제1 및 상기 제2 데이터 전극 기판과, 상기 제1 및 상기 제2 주사 전극 기판에서 서로 다른 것을 특징으로 한다.
상기 본 발명의 적층형 표시 소자에 있어서, 상기 관통 구멍의 직경은, 표시면측일수록 큰 것을 특징으로 한다.
상기 본 발명의 적층형 표시 소자에 있어서, 상기 제1 및 상기 제2 표시 패널은, 복수의 상기 제1 및 상기 제2 데이터 전극과, 복수의 상기 데이터 전극 층간 배선과, 복수의 상기 제1 및 상기 제2 상기 주사 전극과, 복수의 상기 주사 전극 층간 배선을 각각 갖고, 복수의 상기 데이터 전극 층간 배선간에 인접하는 상기 제1 데이터 전극끼리의 단락 및 복수의 상기 데이터 전극 층간 배선간에 인접하는 상기 제2 데이터 전극끼리의 단락을 각각 방지하는 데이터 전극 단락 방지 절연층과, 복수의 상기 주사 전극 층간 배선간에 인접하는 상기 제1 주사 전극끼리의 단락 및 복수의 상기 주사 전극 층간 배선간에 인접하는 상기 제2 주사 전극끼리의 단락을 각각 방지하는 주사 전극 단락 방지 절연층을 더 갖는 것을 특징으로 한다.
상기 본 발명의 적층형 표시 소자에 있어서, 상기 데이터 전극 단락 방지 절연층 및 상기 주사 전극 단락 방지 절연층은, 상기 액정층의 두께와 거의 동일한 두께를 갖고, 상기 제1 데이터 전극 기판 및 상기 제1 주사 전극 기판 사이와 상기 제2 데이터 전극 기판 및 상기 제2 주사 전극 기판 사이에 각각 배치되어 있는 것을 특징으로 한다.
상기 본 발명의 적층형 표시 소자에 있어서, 상기 제1 및 상기 제2 표시 패널은, 상기 비표시 영역의 상기 제1 및 상기 제2 데이터 전극 및 상기 제1 및 상기 제2 주사 전극 위에 형성된 금속 도전층을 갖는 것을 특징으로 한다.
상기 본 발명의 적층형 표시 소자에 있어서, 상기 금속 도전층의 두께는, 상기 액정층의 두께와 거의 동일한 것을 특징으로 한다.
상기 본 발명의 적층형 표시 소자에 있어서, 상기 금속 도전층은, 구리, 니켈, 티탄 또는 금으로 형성된 피막층인 것을 특징으로 한다.
또한, 상기 목적은, 복수의 제1 표시 패널을 구비한 제1 롤 형상 패널 또는 제1 시트 형상 패널을 형성하고, 복수의 제2 표시 패널을 구비한 제2 롤 형상 패널 또는 제2 시트 형상 패널을 형성하고, 상기 제1 및 제2 롤 형상 패널 또는 상기 제1 및 제2 시트 형상 패널을 상기 제1 및 제2 표시 패널이 겹치도록 적층 접합하여 롤 형상 적층 패널 또는 시트 형상 적층 패널을 형성하고, 상기 롤 형상 적층 패널 또는 상기 시트 형상 적층 패널을 적층된 상기 제1 및 제2 표시 패널마다 개별로 분할 절단하여 복수의 적층 표시 패널을 형성하고, 상기 적층 표시 패널의 상기 제1 및 제2 표시 패널끼리를 도전 재료에 의해 층간 접속하고, 상기 적층 표시 패널을 구동하는 구동 회로를 구비한 플렉시블 프린트 기판을 상기 제1 표시 패널에 접합하는 것을 특징으로 하는 적층형 표시 소자의 제조 방법에 의해 달성된다.
상기 본 발명의 적층형 표시 소자의 제조 방법에 있어서, 상기 도전 재료를 토출하여 층간 배선을 묘화 형성하여, 적층된 상기 제1 및 제2 표시 패널끼리를 층간 접속하는 것을 특징으로 한다.
또한, 상기 목적은, 복수의 제1 표시 패널을 구비한 제1 롤 형상 패널 또는 제1 시트 형상 패널을 형성하고, 복수의 제2 표시 패널을 구비한 제2 롤 형상 패널 또는 제2 시트 형상 패널을 형성하고, 상기 제1 및 제2 롤 형상 패널 또는 상기 제1 및 제2 시트 형상 패널을 상기 제1 및 제2 표시 패널이 겹치도록 적층 접합하여 롤 형상 적층 패널 또는 시트 형상 적층 패널을 형성하고, 적층된 상기 제1 및 제2 표시 패널을 관통하는 관통 구멍을 각각 형성하고, 상기 관통 구멍에 상기 도전 재료를 충전하여 상기 제1 및 제2 표시 패널을 층간 접속하고, 층간 접속된 상기 제1 및 제2 표시 패널마다 상기 롤 형상 적층 패널 또는 상기 시트 형상 적층 패널을 개별로 분할 절단하여 복수의 적층 표시 패널을 형성하고, 상기 적층 표시 패널을 구동하는 구동 회로를 구비한 플렉시블 프린트 기판을 적층 표시 패널에 접합하는 것을 특징으로 하는 적층형 표시 소자의 제조 방법에 의해 달성된다.
또한, 상기 목적은, 복수의 제1 표시 패널을 구비한 제1 롤 형상 패널 또는 제1 시트 형상 패널을 형성하고, 복수의 제2 표시 패널을 구비한 제2 롤 형상 패널 또는 제2 시트 형상 패널을 형성하고, 상기 제1 및 제2 표시 패널에 관통 구멍을 형성하고, 상기 제1 및 제2 표시 패널의 대응하는 상기 관통 구멍끼리가 겹치도록 상기 제1 및 제2 롤 형상 패널 또는 상기 제1 및 제2 시트 형상 패널을 적층 접합하여 상기 롤 형상 적층 패널 또는 상기 시트 형상 적층 패널을 형성하고, 상기 관통 구멍에 상기 도전 재료를 충전하여 상기 제1 및 제2 표시 패널끼리를 층간 접속하고, 상기 롤 형상 적층 패널 또는 상기 시트 형상 적층 패널을 층간 접속된 상기 제1 및 제2 표시 패널마다 개별로 분할하여 복수의 적층 표시 패널을 형성하고, 상기 적층 표시 패널을 구동하는 구동 회로를 구비한 플렉시블 프린트 기판을 적층 표시 패널에 접합하는 것을 특징으로 하는 적층형 표시 소자의 제조 방법에 의해 달성된다.
<발명의 효과>
본 발명에 따르면, 화소 영역을 좁히지 않고, 전극 형성의 수율이 높고, 고온 프로세스를 필요로 하지 않는 층간 접속이 가능한 적층형 표시 소자를 실현할 수 있다.
또한, 본 발명에 따르면, 외부 접속 기판의 사용수를 삭감하는 것이 가능한 적층형 표시 소자를 실현할 수 있다.
도 1은 본 발명의 일 실시 형태의 실시예 1에 따른 적층형 액정 표시 소자(1)의 단면 구성을 모식적으로 도시하는 도면.
도 2는 본 발명의 일 실시 형태의 실시예 1에 따른 적층형 액정 표시 소자(1)의 제조 방법을 설명하는 도면.
도 3은 본 발명의 일 실시 형태의 실시예 2에 따른 적층형 액정 표시 소자(1)의 단면 구성을 모식적으로 도시하는 도면.
도 4는 본 발명의 일 실시 형태의 실시예 3에 따른 적층형 액정 표시 소자(1)의 개략 구성을 모식적으로 도시하는 도면.
도 5는 본 발명의 일 실시 형태의 실시예 3에 따른 적층형 액정 표시 소자(1)의 제조 방법을 설명하는 도면.
도 6은 본 발명의 일 실시 형태의 실시예 4에 따른 적층형 액정 표시 소자(1)의 데이터 전극 층간 배선(2) 및 데이터 신호 입력 단자(4)의 개략 구성을 모식적으로 도시하는 도면.
도 7은 본 발명의 일 실시 형태의 실시예 4에 따른 적층형 액정 표시 소자(1)의 주사 전극 층간 배선(14) 및 주사 신호 입력 단자(6)의 개략 구성을 모식적으로 도시하는 도면.
도 8은 본 발명의 일 실시 형태의 실시예 4의 변형예에 따른 적층형 액정 표시 소자(1)의 데이터 전극 층간 배선(2) 및 데이터 신호 입력 단자(4)의 개략 구성을 모식적으로 도시하는 도면.
도 9는 본 발명의 일 실시 형태의 실시예 5에 따른 적층형 액정 표시 소자(1) 및 그 제조 방법을 설명하는 도면.
도 10은 본 발명의 일 실시 형태의 실시예 6에 따른 적층형 액정 표시 소 자(1)의 평면도.
도 11은 본 발명의 일 실시 형태의 실시예 6에 따른 적층형 액정 표시 소자(1)의 단면도.
도 12는 본 발명의 일 실시 형태의 실시예 7에 따른 적층형 액정 표시 소자(1)의 단면도.
도 13은 본 발명의 일 실시 형태의 실시예 7의 변형예에 따른 적층형 액정 표시 소자(1)의 단면도.
도 14는 본 발명의 일 실시 형태의 실시예 8에 따른 적층형 액정 표시 소자(1)의 데이터 전극 층간 배선(2) 근방을 모식적으로 도시하는 도면.
도 15는 본 발명의 일 실시 형태의 실시예 8에 따른 적층형 액정 표시 소자(1)의 주사 전극 층간 배선(14) 근방을 모식적으로 도시하는 도면.
도 16은 본 발명의 일 실시 형태의 실시예 8에 따른 적층형 액정 표시 소자(1)의 주사 전극 층간 배선(14) 근방을 모식적으로 도시하는 도면.
도 17은 본 발명의 일 실시 형태의 실시예 9에 따른 적층형 액정 표시 소자(1)의 주사 전극 층간 배선(14) 근방을 모식적으로 도시하는 도면.
도 18은 본 발명의 일 실시 형태의 실시예 10에 따른 적층형 액정 표시 소자(1)의 관통 구멍 THb의 단면을 모식적으로 도시하는 도면.
도 19는 본 발명의 일 실시 형태의 실시예 10의 변형예에 따른 적층형 액정 표시 소자(1)의 관통 구멍 THb의 단면을 모식적으로 도시하는 도면.
도 20은 본 발명의 일 실시 형태의 실시예 11에 따른 적층형 액정 표시 소 자(1)의 데이터 전극 층간 배선(2) 근방을 모식적으로 도시하는 도면.
도 21은 본 발명의 일 실시 형태의 실시예 11에 따른 적층형 액정 표시 소자(1)의 주사 전극 층간 배선(14) 근방을 모식적으로 도시하는 도면.
도 22는 본 발명의 일 실시 형태의 실시예 12에 따른 적층형 액정 표시 소자(1)의 주사 전극 층간 배선(14)을 모식적으로 도시하는 도면.
도 23은 본 발명의 일 실시 형태의 실시예 12에 따른 적층형 액정 표시 소자(1)의 주요부를 모식적으로 도시하는 도면.
도 24는 본 발명의 일 실시 형태의 실시예 12의 변형예에 따른 적층형 액정표시 소자(1)의 주요부를 모식적으로 도시하는 도면.
도 25는 본 발명의 일 실시 형태의 실시예 12의 변형예에 따른 적층형 액정 표시 소자(1)의 주요부를 모식적으로 도시하는 도면.
도 26은 본 발명의 일 실시 형태의 실시예 13에 따른 적층형 액정 표시 소자(1)의 주요부를 모식적으로 도시하는 도면.
도 27은 본 발명의 일 실시 형태의 실시예 14에 따른 적층형 액정 표시 소자(1)의 주요부를 모식적으로 도시하는 도면.
도 28은 본 발명의 일 실시 형태의 실시예 14에 따른 적층형 액정 표시 소자(1)의 주요부를 모식적으로 도시하는 도면.
도 29는 콜레스테릭 액정을 이용한 종래의 컬러 표시 가능한 액정 표시 소자(100)의 단면 구성을 모식적으로 도시하는 도면.
도 30은 종래의 액정 표시 패널과 표시 제어 회로 기판의 접속 상태를 도시 하는 도면.
도 31은 종래의 액정 표시 소자(100)의 단면을 모식적으로 도시하는 도면.
도 32는 필름 기판을 이용한 종래의 적층형 액정 표시 소자의 제조 공정의 플로우차트.
도 33은 필름 기판을 이용한 종래의 적층형 액정 표시 소자의 제조 공정을 모식적으로 도시하는 도면.
<부호의 설명>
1, 100 : 적층형 액정 표시 소자
2 : 데이터 전극 층간 배선
3, 103 : 적층형 액정 표시 소자
3b, 103b : B용 액정 표시 패널
3g, 103b : G용 액정 표시 패널
3r, 103r : R용 액정 표시 패널
4 : 데이터 신호 입력 단자
5b, 105b : B용 액정층
5g, 105g : G용 액정층
5r, 105r : R용 액정층
6 : 주사 신호 입력 단자
8, 137, 137b, 137g, 137r, 149, 157b, 157g, 157r : ACF
9b, 9g, 9r, 109b, 109g, 109r : 주사 전극 기판
10b : B용 롤 형상 패널
10g : G용 롤 형상 패널
10r : R용 롤 형상 패널
11b, 11g , 11r, 111b, 111g, 111r : 데이터 전극 기판
12 : 롤 형상 적층 패널
13b, 13g, 13r, 113b, 113g, 113r : 시일재
14 : 주사 전극 층간 배선
17, 117 : 접착층
18 : 금 범프
19 : 가시광 흡수층
20 : 배선 영역
21b, 21g, 21r, 121b, 121g, 121r : 주사 전극
23b, 23g, 23r, 123b, 123g, 123r : 데이터 전극
26, 27, 47, 48, 125b, 125g, 125r, 127b, 125g, 125r : FPC
30 : 제어용 IC
33, 34, 133b, 133g, 133r, 135b : 액정 구동용 IC
41, 43 : 리드선
44 : 주사 신호 출력 단자
44b, 44g , 44r : 데이터 신호 출력 단자
45 : 배선부
47b, 47g, 47r, 49b, 49g, 49r : 인출 배선
51 : 제1 배선 형성홈
53 : 도전 페이스트
54b1, 54b2, 54g1, 54g2, 56b1, 56b2, 56g1, 56g2, 58b, 58b1, 58b2, 58g, 58g1, 58g2, 58r1, 58r2, 61b, 61b2, 61g1, 61g2, 61r1, 61r2, TH, THb, THg, THr : 관통 구멍
55b : 인출 전극
57b, 57g, 57r : 접속 단자 배선부
66 : 절연벽
68 : 금속 도전층
115b, 115g, 115r : 벽면 구조체
141b, 145b : 입력 신호선
161 : 상면 필름 기판
163 : 상면 기판 전극
165 : 시트 형상 기판
167 : 단책 형상 기판
169 : 개편 형상 기판
<발명을 실시하기 위한 최량의 형태>
본 발명의 일 실시 형태에 따른 적층형 표시 소자 및 그 제조 방법에 대하여 도 1 내지 도 28을 이용하여 설명한다. 본 실시 형태는, 전술한 종래의 적층형 표 시 소자의 실장 구조 및 그 제조 방법의 문제점을 해결하는 신규의 방법을 제시한다. 본 실시 형태의 목적은, 이하의 목적 1 내지 목적 6과 같이 정리된다.
(목적 1) 본 실시 형태는, 복수의 필름 표시 패널의 적층 구조에서의 부품 점수를 삭감한다. 특히 FPC 및 구동 IC를 삭감한다.
(목적 2) 본 실시 형태는, 복수의 표시 패널을 적층한 후에, FPC를 접속 배선할 수 있는 구조 및 제조 방법을 제시한다.
(목적 3) 본 실시 형태는, 배선 접속 개소가 적은 적층형 표시 소자를 제공한다.
(목적 4) 본 실시 형태는, 액연 영역이 좁은 적층형 표시 소자를 제공한다.
(목적 5) 본 실시 형태는, 적층까지 다수개 취득이 가능한 구조 및 제조 방법을 제공한다.
(목적 6) 본 실시 형태는, 적층된 복수의 단체 표시 패널간을 층간 접속하는 배선 구성을 제공한다.
이하, 본 실시 형태에 따른 적층형 표시 소자 및 그 제조 방법에 대하여 실시예를 이용하여 설명한다. 또한, 적층형 표시 소자로서 콜레스테릭 액정을 이용한 적층형 액정 표시 소자를 예로 설명한다.
(실시예 1)
본 실시 형태의 실시예 1에 따른 적층형 표시 소자 및 그 제조 방법에 대하여 도 1 및 도 2를 이용하여 설명한다. 도 1은 본 실시예에 따른 적층형 액정 표시 소자(적층형 표시 소자)(1)의 단면 구성을 모식적으로 도시하고 있다. 도 1에 도시한 바와 같이, 본 실시예에 따른 적층형 액정 표시 소자(1)는, 복수의 데이터 전극(23r)과, 복수의 데이터 전극(23r)에 교차하여 형성된 복수의 주사 전극(21r)과, 복수의 데이터 전극(23r)을 구동하는 데이터 신호가 입력되는 복수의 데이터 신호 입력 단자(4)와, 복수의 주사 전극(21r)을 구동하는 주사 신호가 입력되는 복수의 주사 신호 입력 단자(도시 생략)를 구비한 R(적)용 액정 표시 패널(제1 표시 패널)(3r)과, 그 데이터 신호로 구동되는 복수의 데이터 전극(23g)과, 복수의 데이터 전극(23g)에 교차하여 형성되며 그 주사 신호로 구동되는 복수의 주사 전극(21g)을 구비하고，R용 액정 표시 패널(3r)에 적층된 G(녹)용 액정 표시 패널(제2 표시 패널)(3g)과, 그 데이터 신호로 구동되는 복수의 데이터 전극(23b)과, 복수의 데이터 전극(23b)에 교차하여 형성되며 그 주사 신호로 구동되는 복수의 주사 전극(21b)을 구비하고，R용 및 G용 액정 표시 패널(3r, 3g)에 적층된 B(녹)용 액정 표시 패널(제2 표시 패널)(3b)을 갖고 있다. B, G, R용 액정 표시 패널(3b, 3g, 3r)은, 표시면측으로부터 이 순서로 적층 적층되어 있다. R, G, B용 액정 표시 패널(3r, 3g, 3b)에 의해 적층형 액정 표시 패널(3)이 구성된다.
또한, 적층형 액정 표시 소자(1)는, 액정 표시 패널(3)의 비표시 영역에 형성되며 R, G, B용 액정 표시 패널(3r, 3g, 3b)의 데이터 전극(23r, 23g, 23b)과 복수의 데이터 신호 입력 단자(4)를 층간 접속하는 복수의 데이터 전극 층간 배선(2)과, 그 비표시 영역에 형성되며 R, G, B용 액정 표시 패널(3r, 3g, 3b)의 주사 전극(21r, 21g, 21b)과 복수의 주사 신호 입력 단자를 층간 접속하는 복수의 주사 전극 층간 배선(도시 생략) 중 적어도 한쪽을 갖고 있다. 데이터 전극 층간 배선(2) 은, 데이터 전극(23r, 23g, 23b)의 일단부가 각각 노출되는 R, G, B용 액정 표시 패널(3r, 3b, 3g)의 일측면(제1 측면)에 형성되어 있다. 주사 전극 층간 배선은, 데이터 전극(21r, 21g, 21b)의 일단부가 각각 노출되어 그 일측면과는 다른 타측면(제2 측면)에 형성되어 있다. 그 일측면과 그 타측면은 거의 직교하고 있다. 층간 접속이란, 액정 표시 패널간 또는 기판간에 걸쳐 소정의 전극끼리를 접속하는 것을 말한다.
R용 액정 표시 패널(3r)은, 복수의 데이터 전극(23r)이 형성되며 가요성을 구비한 데이터 전극 기판(9r)과, 복수의 주사 전극(21r)이 형성되며 데이터 전극(23r)과 주사 전극(21r)이 대향하도록 데이터 전극 기판(9r)에 대향 배치되고, 가요성을 구비한 주사 전극 기판(11r)과, 양 기판(9r, 11r)의 외주위에 형성되며 양 기판(9r, 11r)을 접합하기 위해서 이용되는 시일재(13r)를 갖고 있다. R용 액정 표시 패널(3r)은, 시일재(13r)의 내주측으로서 양 기판(9r, 11r) 사이에 협지된 R용 액정층(5r)을 갖고 있다. R용 액정층(5r)은, 광을 반사하는 반사 상태, 광을 투과하는 투과 상태 또는 그 반사 상태 및 그 투과 상태의 중간적인 중간 상태를 나타내어 적색의 광을 반사하도록 되어 있다. R용 액정층(5r)은, 적색을 선택적으로 반사하도록 평균 굴절률 n이나 나선 피치 p가 조정된 R용 콜레스테릭 액정을 갖고 있다.
R용 액정 표시 패널(3r)에 형성된 데이터 전극(23r) 및 주사 전극(21r)은, 예를 들면 띠 형상으로 형성되어 있다. 데이터 전극(23r) 및 주사 전극(21r)의 교차부에 R용 화소가 형성된다. 그 R용 화소는 매트릭스 형상으로 배열된다. 데이 터 전극(23r) 및 주사 전극(21r)의 형성 재료로서는, 예를 들면 인듐 주석 산화물(Indium Tin Oxide;ITO)이 대표적이지만, 그 밖에 인듐 아연 산화물(Indium Zic Oxide;IZO) 등의 투명 도전막이나 아몰퍼스 실리콘 등의 광 도전성막 등을 이용할 수 있다.
G, B용 액정 표시 패널(3g, 3b)은, 데이터 신호 입력 단자(4)를 구비하고 있지 않은 점과, 액정층이 적색과는 상이한 색의 광을 반사하는 점을 제외하고 R용 액정 표시 패널(3r)과 마찬가지의 구성을 갖고 있다. G용 액정 표시 패널(3g)은, R용 액정층(5r)이 반사하는 적색과는 상이한 녹색의 광을 반사하는 G용 액정층(5g)을 갖고 있다. G용 액정층(5g)은, 광을 반사하는 반사 상태, 광을 투과하는 투과 상태 또는 그들의 중간적인 중간 상태를 나타낸다. G용 액정층(5g)은, 녹색을 선택적으로 반사하도록 평균 굴절률 n이나 나선 피치 p가 조정된 G용 콜레스테릭 액정을 갖고 있다.
B용 액정 표시 패널(5b)은, R, G용 액정층(5r, 5g)이 각각 반사하는 적색 및 녹색과는 상이한 청색의 광을 반사하는 B용 액정층(5b)을 갖고 있다. B용 액정층(5b)은, 광을 반사하는 반사 상태, 광을 투과하는 투과 상태 또는 그들의 중간적인 중간 상태를 나타낸다. B용 액정층(5b)은, 청색을 선택적으로 반사하도록 평균 굴절률 n이나 나선 피치 p가 조정된 B용 콜레스테릭 액정을 갖고 있다.
G, B용 액정 표시 패널(3g, 3b)은, 데이터 전극(23r) 및 주사 전극(21r)과 마찬가지의 형성 재료로 마찬가지의 형상으로 형성된 데이터 전극(23g, 23b) 및 주사 전극(21g, 23b)의 각각의 교차부에 G, B용 화소를 각각 갖고 있다. 1조의 B, G, R 화소로 적층형 액정 표시 소자(1)의 1화소가 구성되어 있다. 적층형 액정 표시 소자(1)는, 그 1화소가 매트릭스 형상으로 배열되어 표시 화면을 형성한 단순 매트릭스 방식의 표시 장치이다. R, G, B용 액정 표시 패널(3r, 3b, 3g)은, 서로 다른 색의 광을 반사하는 액정층을 각각 갖고 있다. 이에 의해, 적층형 액정 표시 소자(1)는 컬러 화상 표시가 가능하게 된다.
R, G, B용 액정층(5r, 5g, 5b)을 구성하는 액정 조성물은, 네마틱 액정 혼합 물에 카이럴재를 10～40wt％ 첨가한 콜레스테릭 액정이다. 카이럴재의 첨가율은 네마틱 액정 성분과 카이럴재의 합계량을 100wt％로 하였을 때의 값이다. 네마틱 액정으로서는 종래 공지의 각종의 것을 이용할 수 있지만, 콜레스테릭 액정 조성물로서의 유전율 이방성 Δε이 20≤Δε≤50인 것이 바람직하다. 유전율 이방성 Δε이 20 이상이면, 사용 가능한 카이럴재의 선택 범위는 넓어진다. 또한, 유전율 이방성 Δε이 상기 범위보다 너무 낮으면, 각 액정층(5r, 5g, 5b)의 구동 전압이 높아지게 된다. 한편, 유전율 이방성 Δε이 상기 범위보다 너무 높으면, 액정 표시 소자(1)로서의 안정성이나 신뢰성이 저하되어 화상 결함이나 화상 노이즈가 발생하기 쉬워진다.
콜레스테릭 액정의 굴절률 이방성 Δn은 화질을 지배하는 중요한 물성이다. 굴절률 이방성 Δn의 값은, 0.18≤Δn≤0.24인 것이 바람직하다. 굴절률 이방성 Δn이 이 범위보다 작으면, 플래너 상태에서의 각 액정층(5r, 5g, 5b)의 반사율이 낮아지므로 밝기가 부족한 어두운 표시로 된다. 한편, 굴절률 이방성 Δn이 상기범위보다 크면, 각 액정층(5r, 5g, 5b)은 포컬 코닉 상태에서의 산란 반사가 커지 므로, 표시 화면의 색 순도 및 콘트라스트가 부족하여 희미해진 표시로 된다. 또한, 굴절률 이방성 Δn이 상기 범위보다 크면 점도가 높아지므로, 콜레스테릭 액정의 응답 속도는 저하된다.
콜레스테릭 액정의 비저항 ρ의 값은, 1010≤ρ≤1013(Ω?㎝)인 것이 바람직하다. 또한, 콜레스테릭 액정의 점성은 낮은 쪽이 저온 시의 전압 상승이나 콘트라스트 저하를 억제할 수 있으므로 바람직하다.
주사 전극 기판(9r, 9g, 9b) 및 데이터 전극 기판(11r, 11g, 11b)은, 투광성을 갖는 것이 필요하다. 각 전극 기판(9r, 9g, 9b, 11r, 11g, 11b)은, 폴리카보네이트(PC)나 폴리에틸렌테레프탈레이트(PET) 등으로 형성된 필름 기판이다. 본 실시 형태에서는, 각 전극 기판(9r, 9g, 9b, 11r, 11g, 11b)은 모두 투광성을 갖고 있지만, 최하층에 배치되는 R용 액정 표시 패널(103r)의 데이터 전극 기판(11r)은 불투광성이어도 된다.
적층형 액정 표시 소자(1)는, R용 액정 표시 패널(3r)의 데이터 전극 기판(11r)의 외면(이면)에 가시광 흡수층(19)을 갖고 있다. 이 때문에, R, G, B용 액정층(5r, 5g, 5b) 모두가 포컬 코닉 상태일 때에, 적층형 액정 표시 소자(1)의 표시 화면에는 흑색이 표시된다. 또한, 가시광 흡수층(19)은 필요에 따라서 형성하면 된다.
적층형 액정 표시 소자(1)는, ACF(8)를 개재하여 복수의 데이터 신호 입력 단자(4)에 접속된 액정 구동용 IC(33)가 탑재된 FPC(27)를 갖고 있다. 액정 구동 용 IC(33)는 데이터 전극(23r, 23g, 23b)을 구동하는 데이터 신호를 출력한다. 액정 구동용 IC(33)는 FPC(27)에 형성된 리드선(43)을 통하여 데이터 신호 입력 단자(4)에 접속되어 있다. 데이터 신호 입력 단자(4)는 데이터 전극 층간 배선(2)을 통하여 데이터 전극(23r, 23g, 23b)에 각각 접속되어 있다. 데이터 신호 입력 단자(4)는 R용 액정 표시 패널(3r)에 종결되어 있다. 이 때문에, 적층형 액정 표시 소자(1)는 1매의 FPC(27)를 이용하여 액정 구동용 IC(33)와 데이터 전극(23r, 23g, 23b)을 접속할 수 있다. 또한, 적층형 액정 표시 소자(1)는, 액정 구동용 IC(33)의 출력 단자수와 데이터 전극(23r, 23g, 23b)의 합계 개수가 동수이면, R, G, B용 액정 표시 패널(3r, 3g, 3b)에서 공통화할 수 있다. 따라서, 본 실시 형태의 적층형 액정 표시 소자(1)는, 종래의 적층형 액정 표시 소자(100)와 같이 액정 표시 패널(3r, 3g, 3b)마다 FPC나 데이터 전극 구동용의 액정 구동용 IC(33)를 설치할 필요가 없어, 부품 점수 및 접속 개소의 저감을 도모할 수 있다.
적층형 액정 표시 소자(1)는 복수의 주사 신호 입력 단자에 접속된 액정 구동용 IC가 탑재된 FPC(모두 도시 생략)를 갖고 있다. 그 액정 구동용 IC는 주사 전극(21r, 21g, 21b)을 구동하는 주사 신호를 출력한다. 주사 전극(21r, 21g, 21b)은 주사 전극 층간 배선을 통하여 주사 신호 입력 단자에 접속되어 있다. 주사 신호 입력 단자는 R용 액정 표시 패널(3r)에 종결되어 있다. 이 때문에, 적층형 액정 표시 소자(1)는 1매의 FPC를 이용하여 액정 구동용 IC와 주사 전극(21r, 21g, 21b)을 접속할 수 있다.
다음으로, 본 실시 형태에 따른 적층형 표시 소자의 제조 방법에 대하여 도 1 및 도 2를 이용하여 설명한다. 도 2는 본 실시 형태에 따른 적층형 표시 소자(1)의 제조 방법을 설명하는 도면이다. 도 2의 (a)는, 복수의 R용 액정 표시 패널(제1 표시 패널)(3r)을 구비한 R용 롤 형상 패널(제1 롤 형상 패널)(10r)을 도시하고, 도 2의 (b)는, 복수의 G용 액정 표시 패널(제2 표시 패널)(3g)을 구비한 G용 롤 형상 패널(제2 롤 형상 패널)(10g)을 도시하고, 도 2의 (c)는, 복수의 B용 액정 표시 패널(제2 표시 패널)(3b)을 구비한 B용 롤 형상 패널(제2 롤 형상 패널)(10b)을 도시하고, 도 2의 (d)는, R, G, B용 롤 형상 패널(10r, 10g, 10b)을 적층 접합하여 형성된 적층 롤 형상 패널을 도시하고 있다. 도 2의 (a) 내지 도 2의 (c)에서는, 이해를 용이하게 하기 위해서, 1개의 액정 표시 패널(3r, 3g, 3b)(단패널)만을 도시하고 있지만, 실제로는 다수개의 액정 표시 패널(3r, 3g, 3b)이 탑재된 롤 형상 패널이다. 또한, 이하에서는, 롤 형상 패널을 예로 들어 적층형 표시 소자(1)의 제조 방법을 설명하지만, 시트 형상 패널이어도 마찬가지의 제조 방법에 의해 적층형 액정 표시 소자(1)를 제조할 수 있다.
우선, 도 2의 (a)에 도시한 바와 같이, 복수의 R용 액정 표시 패널(3r)을 구비한 R용 롤 형상 패널(10r)을 형성한다. R용 롤 형상 패널(10r)은, 도 33의 (a)에 도시한 롤 형상의 상면 필름 기판(161)(주사 전극 기판)에 형성된 상면 전극(163)(주사 전극)의 형성 영역에 주상 스페이서 및 시일재(13r)를 형성하고, 하면 필름 기판(데이터 전극 기판)에 형성된 하면 전극(데이터 전극)에 스페이서를 산포하고, 양 기판을 접합하고 나서 적색을 선택 반사하는 콜레스테릭 액정을 주입하여 밀봉함으로써 형성된다. 다음으로, 도 2의 (b) 및 도 2의 (c)에 도시한 바와 같이, R용 롤 형상 패널(10r)과 마찬가지의 제조 방법에 의해, 복수의 G, B용 액정 표시 패널(3g, 3b)을 각각 구비한 G, B용 롤 형상 패널(10g, 10b)을 각각 형성한다.
다음으로，R, G, B용 롤 형상 패널(10r, 10g, 10b)을 R, G, B용 표시 패널(3r, 3b, 3c)이 겹치도록 적층 접합하여 롤 형상 적층 패널(12)을 형성한다. R, G, B용 롤 형상 패널(10r, 10g, 10b)은, 상측으로부터 B, G, R의 순으로 접착제 또는 접착 필름을 이용하여 적층 접착된다.
그 후, 도 2의 (d)에 도시한 바와 같이, 롤 형상 적층 패널에 형성된 적층형 액정 표시 패널(3)마다 패널 경계로 개별로 분할 절단하여 복수의 적층형 액정 표시 패널(3)을 형성한다. 절단 끝면에는, 주사 전극(21r, 21g, 21b) 및 데이터 전극(23r, 23g, 23b)이 노출된다. 각 전극(21r, 21g, 21b, 23r, 23g, 23b)의 노출부에 스크린 인쇄 혹은 잉크 제트법에 의해 도전 페이스트, 예를 들면 은의 나노 페이스트를 층간 접속하도록 노출 전극을 따라서 토출하여 도포하고 묘화 형성한다. 필요에 따라서 노출 전극면에 방습 보호막을 형성하여도 된다. 다음으로, 150℃～170℃에서 30분～2시간 동안, 적외선 등으로 소성한다. 이에 의해, 적층형 액정 표시 패널(3)의 R, G, B용 액정 표시 패널(3r, 3g, 3b) 사이의 층간 배선 접속이 이루어진다.
다음으로, 도 1에 도시한 바와 같이, 적층형 액정 표시 패널(3)의 측면과 마찬가지로 R용 액정 표시 패널(3r)의 하면에 도전성 페이스트에 의한 데이터 신호 입력 단자(4)를 배선한다. 데이터 신호 입력 단자(4)는 FPC(27)와의 접속에 이용 하는 외부 접속 단자로서 기능한다. 다음으로, 인출 전극(도전성 페이스트 전극)으로서의 데이터 신호 입력 단자(4)에 액정 구동용 IC가 탑재된 FPC(플렉시블 프린트 기판)를 접합한다. 데이터 신호 입력 단자(4)와 FPC는 ACF(이방성 도전 필름)를 이용하여 접합된다.
도 1에서는, 데이터 전극(23r, 23g, 23b)측의 데이터 신호 입력 단자(4)만이 도시되어 있지만, 데이터 신호 입력 단자(4)가 형성된 일단변에 대하여 90° 회전한 타단변 근방에는, 데이터 신호 입력 단자(4)와 마찬가지의 수순에 의해 주사 신호 입력 단자(외부 인출 단자)가 형성되고, 플렉시블 프린트 기판이 접속된다. 이렇게 하여, 도 1에 도시한 적층형 액정 표시 소자(1)가 완성된다.
이상 설명한 바와 같이, 본 실시예에 따르면, 플렉시블 프린트 기판은 2매(주사 전극측과 데이터 전극측), 액정 구동용 IC도 2개로 되고, ACF 접속도 2회로 된다. 이와 같이, 본 실시 형태의 적층형 표시 소자의 제조 방법은, 종래 기술 1과 비교하여 부품수가 대폭 삭감되고, ACF 압착의 반복 작업이 없어 압착 횟수도 2회로 되어, 공수가 대폭 삭감된다. 또한, 본 실시 형태에서는, 종래 기술 2와는 달리, 적층 공정까지 롤 상태 혹은 시트 상태에서의 다수개 취득을 행할 수 있기 때문에, 다수개 취득에 의한 설비의 삭감, 공수의 삭감을 할 수 있어, 코스트 다운을 더 도모할 수 있다.
종래 기술 1에서는, 적층형 액정 표시 소자(100)의 배선에 많은 FPC(127r, 127g, 127b, 125r, 125g, 125b) 및 중계 기판(FPC(125))이 이용되고 있다. 이것은 R, G, B용 액정 표시 패널(103, 103g, 103b)마다 접속 단자를 형성하고 있기 때문 이다. 종래 기술 1은, 액연이 좁고, 양품의 R, G, B용 액정 표시 패널(103, 103g, 103b)을 조합하는 것에 의한 제조 수율 향상이라고 하는 메리트를 갖고 있다. 한편, 종래 기술 1은 부품수의 많음, 액정 표시 패널과 FPC 사이의 접속 불량이 적층시에 발생하는 것, 접속 개소의 많음, 적층 상태에서의 다수개 취득의 곤란성, 공정의 많음이라고 하는 문제를 갖고 있다.
종래 기술 2와 같이 표시 패널을 적층한 후에 단자 접속하는 방법도 있다. 그러나, 종래 기술 2는, 상기와 같이 접속 부위에 단차 노출부를 형성하기 때문에, 액연 영역이 넓어진다고 하는 문제를 갖고 있다. 한편, 종래 기술 3은, 관통 배선에 의해 층간 접속을 행하기 때문에, 부품수의 많음 및 접속 개소의 많음이라고 하는 문제는 해소된다. 그러나, 종래 기술 3은, 화소 내에 관통 배선부가 3개소 있다. 관통 배선부는 표시에 기여하지 않기 때문에, 표시에 기여하는 화소 면적이 감소한다. 이에 의해, 종래 기술 3은 표시 화면이 어두워지고, 또한, 종래 기술 3은 층간 배선이 액정에 접촉하는 것에 의한 불필요한 전위의 발생이라고 하는 문제도 있다. 또한, 종래 기술 3은 기판의 표리면에 전극을 형성하는 것, 및 적층 후에 액정을 주입하여 적층형 액정 표시 소자가 완성되기 때문에, 제조 수율의 저하라고 하는 문제가 있다.
본 실시예에서는, 적층형 액정 표시 소자(1)는 필름 기판인 주사 전극 기판(21r, 21g, 21b) 및 데이터 전극 기판(23r, 23g, 23b)을 이용한 염가이며 신뢰성이 높은 적층 구조의 실현을 목적으로 하여 단순 매트릭스 구동의 적층형의 실장 구성을 제공할 수 있다.
종래 기술 3은, 층간 접합 및 화소 구동용 트랜지스터 어레이의 제조에 고온 프로세스를 수반하기 때문에 필름 기판은 이용할 수 없어 글래스 기판을 이용하고 있다. 본 실시예에서는, 주사 전극 기판(21r, 21g, 21b) 및 데이터 전극 기판(23r, 23g, 23b)에 필름 기판을 사용할 수 있도록, 저온에서의 층간 접합이 가능한 적층형 표시 소자의 제조 방법을 제공할 수 있다. 본 실시예에서는, 저온의 층간 배선법의 하나로서, 롤 형상 적층 패널 또는 시트 형상 적층 패널을 적층형 액정 표시 패널(3)마다 분할 절단하였을 때에 절단면에 노출되는 주사 전극 및 데이터 전극에 대하여 행하는 도전성 페이스트에 의한 측면 배선을 제시한다.
종래 기술 3은, RGB광의 흡수를 원리로 하는 게스트 호스트형 투과형 액정 표시 소자의 적층 구조를 이용하여, 반사층, λ/4판, 산란층 및 화소 구동용 트랜지스터 어레이층을 이용함으로써 반사형 표시로 하고 있다. 이 때문에, 종래 기술 3은 글래스판을 이용하지 않으면 안되고, 화소를 고밀도로 하면 화소 내 전극에 의한 밝기의 저하가 발생한다. 본 실시예에서는, 적층형 액정 표시 소자(1)는 단순 매트릭스 구동의 간섭 반사형 콜레스테릭 액정을 이용하고 있다. 이에 의해, 적층형 액정 표시 소자(1)는 부재가 적은 보다 간소하고 가요성을 갖는 적층 구조로 할 수 있고, 고밀도의 화소(고정밀화소)이어도 밝기의 저하가 생기지 않는 표시를 제공할 수 있다.
상기와 같이 본 실시예에 따른 적층형 표시 소자의 제조 방법은, 종래 기술 1에서의 압착의 반복 공정이 없고, 종래 기술 2에서의 액연 영역의 발생이 없으며, 또한 종래 기술 3과는 달리 필름 기판을 이용할 수 있다. 또한, 본 실시예에 따른 적층형 표시 소자의 제조 방법은, 롤 형상 또는 시트 형상으로 R, G, B용 표시 패널(3r, 3g, 3b)을 적층하여 분단한 후에 층간 배선을 행하므로 적층 공정까지는 다수개 취득을 할 수 있다.
층간 접속에서의 측면 배선을 저온에서 행하는 방법은 종래에서는 양호한 방법이 없었다. 본 실시예에서는, 최근 개발된 잉크 제트법 등에 의한 도전 페이스트 토출 도포 방법을 이용하고 있다. 이에 의해, 본 실시예에 따른 적층형 액정 표시 소자의 제조 방법은, 적층 패널을 분단한 후에 측면에 데이터 전극 층간 배선 및 주사 전극 층간 배선을 배선할 수 있다.
(실시예 2)
본 실시 형태의 실시예 2에 따른 적층형 표시 소자 및 그 제조 방법에 대하여 도 3을 이용하여 설명한다. 도 3은 본 실시예에 따른 적층형 액정 표시 소자(1)의 단면 구성을 모식적으로 도시하고 있다. 본 실시예 및 이하에서 설명하는 실시예에서, 실시예 1과 동일한 작용?기능을 발휘하는 구성 요소에는 동일한 부호를 붙이고 그 설명은 생략한다.
도 3에 도시한 바와 같이, 본 실시예에 따른 적층형 액정 표시 소자(1)는, 최하면, 즉 R용 액정 표시 패널(3r)의 데이터 전극 기판(11r)의 이면에 액정 구동용 IC(33), 제어용 IC(30) 및 전원 회로(도시 생략) 등의 개별 부품을 탑재한 점에 특징을 갖고 있다. 데이터 전극 기판(11r) 이면의 배선 영역(20)에는, 데이터 신호 입력 단자나 주사 신호 입력 단자가 형성되어 있다. 배선 영역(20)에 형성된 각종 배선은 도전 페이스트에 의한 인쇄 혹은 구리 도금 등에 의해 형성된다.
본 실시예에 따른 적층형 표시 소자의 제조 방법은, 데이터 전극 기판(11r)의 이면에 액정 구동용 IC(33) 등을 실장하는 것을 제외하고 상기 실시예 1과 마찬가지이므로, 설명은 생략한다.
본 실시예에 따르면, 적층형 액정 표시 소자(1)는, 종래의 적층형 액정 표시 소자(100)의 표시 제어 회로 기판(131)과 마찬가지의 기능을 갖는 회로를 데이터 전극 기판(11r) 이면에 갖고 있다. 이 때문에, 적층형 액정 표시 패널(3)에 접속된 FPC(26)는 도시하지 않은 시스템측 전자 기기에 접속된다. 시스템측 전자 기기로부터 출력되는 제어 신호 등의 신호수는 상대적으로 적기 때문에, 적층형 액정 표시 소자(1)는, 적은 배선수로 시스템측 전자 기기와 접속된다. 본 실시예에 따른 적층형 액정 표시 소자(1)는 시스템측 전자 기기에의 실장이 더욱 용이해진다.
(실시예 3)
본 실시 형태의 실시예 3에 따른 적층형 표시 소자 및 그 제조 방법에 대하여 도 4 및 도 5를 이용하여 설명한다. 도 4는 본 실시예에 따른 적층형 액정 표시 소자(1)의 개략 구성을 모식적으로 도시하고 있다. 도 4의 (a)는 적층형 액정 표시 소자(1)를 모식적으로 도시하는 사시도이고, 도 4의 (b)는 적층형 액정 표시 소자(1)를 모식적으로 도시하는 단면도이다. 도 4의 (a)에서는, 적층형 액정 패널(3)에 접속된 2개의 FPC의 도시를 생략하고 있다. 도 4의 (b)에서는, 이해를 용이하게 하기 위해서, FPC(27)는 원래 실장되는 위치에 대하여 데이터 전극 기판(11r)의 단부측에 어긋나게 하여 도시되어 있다.
도 4의 (a)에 도시한 바와 같이, 본 실시예에 따른 적층형 액정 표시 소 자(1)는, 최하면 기판인 데이터 전극 기판(11r)에 미리 형성된 데이터 신호 입력 단자(4) 및 주사 신호 입력 단자(6)(인출부)의 형태에 특징을 갖고 있다. 적층형 액정 표시 소자(1)는, 예를 들면 데이터 전극 기판(11r)에만 데이터 전극(23r)과 동층에 데이터 신호 입력 단자(4) 및 주사 신호 입력 단자(6)를 미리 설치해 두고, 상층의 5매의 각 전극 기판(9r, 9g, 9b, 11g, 11b)만을 절단한 후에 데이터 전극 층간 배선(2) 및 주사 전극 층간 배선(14)을 형성한다. 본 실시예에서는, 데이터 전극 기판(11r)의 데이터 전극(23r)의 형성면에 데이터 신호 입력 단자(4) 및 주사 신호 입력 단자(6)가 형성되어 있기 때문에, 상층의 5매의 각 전극 기판(9r, 9g, 9b, 11g, 11b)으로 절단되는 불필요 부분이 다소 발생하게 된다.
도 4의 (a)에 도시한 바와 같이, 적층형 액정 표시 소자(1)는, 데이터 전극 기판(11r)의 데이터 전극(23r) 형성면에 실장된 액정 구동용 IC(33, 34)를 갖고 있다. 복수의 데이터 신호 입력 단자(4)는, 복수의 데이터 전극 층간 배선(2)을 통하여 복수의 데이터 전극(23r, 23g, 23b)과 액정 구동용 IC(33)의 출력 단자를 접속하도록 되어 있다. 액정 구동용 IC(33)는 출력 단자에 각각 접속된 데이터 전극(23r, 23g, 23b)을 구동하기 위한 데이터 신호를 출력하도록 되어 있다. 액정 구동용 IC(33)의 입력 단자는, 데이터 전극 기판(11r)에 형성된 복수의 리드선(41)에 접속되어 있다. 도 4의 (b)에 도시한 바와 같이, 리드선(41)은 FPC(27)의 배선부(45)에 ACF(8)를 개재하여 접속되어 있다.
도 4의 (a)에 도시한 바와 같이, 복수의 주사 신호 입력 단자(6)는, 복수의 주사 전극 층간 배선(14)을 통하여 복수의 주사 전극(21r, 21g, 21b)과 액정 구동 용 IC(34)의 출력 단자를 접속하도록 되어 있다. 액정 구동용 IC(34)는 출력 단자에 각각 접속된 주사 전극(21r, 21g, 21b)을 구동하기 위한 주사 신호를 출력하도록 되어 있다. 액정 구동용 IC(34)의 입력 단자는, 데이터 전극 기판(11r)에 형성된 복수의 리드선(43)에 접속되어 있다. 리드선(43)은, 리드선(41)과 마찬가지로 도시하지 않은 FPC의 배선부에 ACF를 개재하여 접속되어 있다.
다음으로, 본 실시예에 따른 적층형 표시 소자의 제조 방법에 대하여 도 4 및 도 5를 이용하여 설명한다. 도 5는 본 실시예의 적층형 표시 소자의 제조 방법을 설명하는 도면이다. 도 5의 (a)는 복수의 R용 액정 표시 패널(제1 표시 패널)(3r)을 구비한 R용 롤 형상 패널(제1 롤 형상 패널)(10r)을 도시하고, 도 5의 (b)는 복수의 G용 액정 표시 패널(제2 표시 패널)(3g)을 구비한 G용 롤 형상 패널(제2 롤 형상 패널)(10g)을 도시하고, 도 5의 (c)는 복수의 B용 액정 표시 패널(제2 표시 패널)(3b)을 구비한 B용 롤 형상 패널(제2 롤 형상 패널)(10b)을 도시하고, 도 5의 (d)는 R, G, B용 롤 형상 패널(10r, 10g, 10b)을 적층 접합하여 형성된 적층 롤 형상 패널(12)을 도시하고, 도 5의 (e)는 적층 롤 형상 패널(12)을 적층형 액정 표시 패널(3)마다 분할한 상태를 도시하고 있다. 도 5의 (a) 내지 도 5의 (d)에서는, 이해를 용이하게 하기 위해서, 1개의 액정 표시 패널(3r, 3g, 3b)만을 도시하고 있지만, 실제로는 다수개의 액정 표시 패널(3r, 3g, 3b)이 탑재된 롤 형상 패널이다. 또한, 이하에서는, 롤 형상 패널을 예로 들어 적층형 표시 소자(1)의 제조 방법을 설명하지만, 시트 형상 패널이어도 마찬가지의 제조 방법에 의해 적층형 액정 표시 소자(1)를 제조할 수 있다.
본 실시예에 따른 적층형 표시 소자의 제조 방법은, 상기 실시예 1과 거의 마찬가지이므로 상이한 점에 대하여 간단하게 설명한다. 우선, 도 5의 (a) 내지 도 5의 (c)에 도시한 바와 같이, 상기 실시예 1과 마찬가지로 복수의 R, G, B용 액정 표시 패널(3r, 3g, 3b)을 각각 구비한 R, G, B용 롤 형상 패널(10r, 10g, 10b)을 각각 형성한다. 그 때, R용 롤 형상 패널(10r)에는, 하면 전극 기판에는 데이터 전극(23r), 일부가 데이터 전극(23r)에 접속된 데이터 신호 입력 단자(4), 주사 신호 입력 단자(6) 및 리드선(41, 43)이 형성된다.
다음으로, 도 5의 (d)에 도시한 바와 같이, R, G, B용 롤 형상 패널(10r, 10g, 10b)을 R, G, B용 표시 패널(3r, 3b, 3c)이 겹치도록 적층 접합하여 롤 형상 적층 패널(12)을 형성하고, 다음으로 롤 형상 적층 패널을 적층된 R, G, B용 액정 표시 패널(3r, 3g, 3b)마다 개별로 분할 절단한다. 다음으로, 도 5의 (e)에 도시한 바와 같이, 데이터 신호 입력 단자(4), 주사 신호 입력 단자(6) 및 리드선(41, 43)이 노출되도록, 주사 전극 기판(21r, 21g, 21b) 및 데이터 전극 기판(11g, 11b)의 단부를 절단한다.
다음으로, 도 4에 도시한 바와 같이, G, B용 액정 표시 패널(3g, 3b)의 데이터 전극(23g, 23b)과, 데이터 전극(23g, 23b)에 대응하는 데이터 신호 입력 단자(4)를 접속하기 위해서, 스크린 인쇄 혹은 잉크 제트법에 의해 도전 페이스트, 예를 들면 은의 나노 페이스트를 토출하여 데이터 전극 층간 배선(2)을 형성하여 층간 접속한다. 다음으로，R, G, B용 액정 표시 패널(3r, 3g, 3b)의 주사 전극(21r, 21g, 21b)과, 주사 전극(21r, 21g, 21b)에 대응하는 주사 신호 입력 단 자(6)를 접속하기 위해서, 데이터 전극 층간 배선(2)과 마찬가지의 방법에 의해 주사 전극 층간 배선(14)을 형성한다.
다음으로, 액정 구동용 IC(33, 34)를 데이터 전극 기판(23r)의 소정의 위치에 실장한다. 다음으로, 도 4의 (b)에 도시한 바와 같이, 리드선(41)과 FPC(27)를 접속하고, 리드선(43)과 FPC(도시 생략)를 접속하고, 이들 FPC와 도시하지 않은 표시 제어 회로 기판을 접속한다. 이에 의해, 적층형 액정 표시 소자(1)가 완성된다.
이상 설명한 바와 같이, 본 실시예에 따른 적층형 표시 소자 및 그 제조 방법에 의하면, 부품수나 접속 개소를 저감할 수 있으므로, 상기 실시예 1과 마찬가지의 효과가 얻어진다.
(실시예 4)
본 실시 형태의 실시예 4에 따른 적층형 표시 소자 및 그 제조 방법에 대하여 도 6 내지 도 8을 이용하여 설명한다. 도 6은 본 실시예에 따른 적층형 액정 표시 소자(1)의 데이터 전극 층간 배선(2) 및 데이터 신호 입력 단자(4)의 바람직한 형태의 개략 구성을 모식적으로 도시하고 있다. 도 6의 (a)는 적층형 액정 표시 소자(1)를 R, G, B용 액정 표시 패널(3r, 3g, 3b)로 분해함과 함께 주사 전극 기판(9r, 9g, 9b)을 제거한 데이터 기판(11r, 11g, 11g)의 평면도이다. 도 6의 (a)는, 도면 중 상측으로부터 B, G, R용 액정 표시 패널(3b, 3g, 3r)을 도시하고 있다. 도 6의 (b)는, 데이터 전극 층간 배선(2)이 형성된 적층형 액정 표시 소자(1)의 일측면(제1 측면)을 도시하고, 도 6의 (c)는, 데이터 전극 기판(11r) 이면 에 형성된 데이터 신호 입력 단자(4) 근방을 그 이면 법선 방향으로 본 도면이다.
도 6의 (a) 및 도 6의 (b)에 도시한 바와 같이, 본 실시예에 따른 적층형 액정 표시 소자(1)는, 예를 들면 시일재(13r, 13g, 13b)의 외주측의 비표시 영역에 형성된 인출 배선(47r, 47g, 47b)을 갖고 있다. 데이터 전극 기판(11b)에 형성된 복수의 인출 배선(47b)은, 복수의 데이터 전극(23b)에 각각 접속되고, 예를 들면 데이터 전극 기판(11b)의 도면 중 우측 상방에 소정의 간격으로 수속하도록 형성되어 있다. 데이터 전극 기판(11g)에 형성된 복수의 인출 배선(47g)은, 복수의 데이터 전극(23g)에 각각 접속되고, 예를 들면 데이터 전극 기판(11g)의 도면 중 우측 중앙에 소정의 간격으로 수속하도록 형성되어 있다. 데이터 전극 기판(11r)에 형성된 복수의 인출 배선(47r)은, 복수의 데이터 전극(23r)에 각각 접속되고, 예를 들면 데이터 전극 기판(11r)의 도면 중 우측 하방에 소정의 간격으로 수속하도록 형성되어 있다. 따라서, 인출 배선(47r, 47g, 47b)은, 데이터 전극 기판(11r, 11g, 11b)의 기판면 법선 방향에서 보아, 기판 단부에서 상하 겹치지 않도록 어긋나게 하여 형성된다.
도 6의 (b)에 도시한 바와 같이, 복수의 데이터 전극 층간 배선(2)은, 적층형 액정 표시 소자(1)의 일측면에 형성되어 있다. 데이터 전극 층간 배선(2)은 그 일측면에 노출된 복수의 인출 배선(47r, 47g, 47b)과, 데이터 전극 기판(11r) 이면에 형성된 복수의 데이터 신호 입력 단자(4)를 접속하고 있다. 인출 배선(47b)과 데이터 신호 입력 단자(4)를 접속하는 데이터 전극 층간 배선(2)은, R, G, B용 액정 표시 패널(3r, 3g, 3b)에 걸쳐 그 일측면에 형성되어 있다. 인출 배선(47g)과 데이터 신호 입력 단자(4)를 접속하는 데이터 전극 층간 배선(2)은, R, G용 액정 표시 패널(3r, 3g)에 걸쳐 그 일측면에 형성되어 있다. 인출 배선(47r)과 데이터 신호 입력 단자(4)를 접속하는 데이터 전극 층간 배선(2)은, R용 액정 표시 패널(3r)만의 그 일측면에 형성되어 있다.
도 6의 (c)에 도시한 바와 같이, 데이터 신호 입력 단자(4)는, 데이터 전극 기판(11r) 이면의 법선 방향에서 보아, 기판 단부측의 인출 배선(47r, 47g, 47b)과 겹치도록 데이터 전극 기판(11r)의 기판 단부에 형성되어 있다. 도 6의 (c)의 도면 중 상방에 배치된 데이터 신호 입력 단자(4)에는 B용 데이터 신호가 입력되고, 도면 중 중앙에 배치된 데이터 신호 입력 단자(4)에는 G용 데이터 신호가 입력되고, 도면 중 하방에 배치된 데이터 신호 입력 단자(4)에는 R용 데이터 신호가 입력된다.
도 7은 본 실시예에 따른 적층형 액정 표시 소자(1)의 주사 전극 층간 배선(14) 및 주사 신호 입력 단자(6)의 바람직한 형태의 개략 구성을 모식적으로 도시하고 있다. 도 7의 (a)는 적층형 액정 표시 소자(1)를 분해하여 도시하는 R, G, B용 액정 표시 패널(3r, 3g, 3b)의 평면도이고, 도 7의 (b)는 주사 전극 층간 배선(14)이 형성된 적층형 액정 표시 소자(1)의 타측면(제2 측면)을 도시하고, 도 7의 (c)는 데이터 전극 기판(11r) 이면에 형성된 주사 신호 입력 단자(6) 근방을 도시하고 있다. 도 7의 (a)는, 도면 중 좌측으로부터 B, G, R용 액정 표시 패널(3b, 3g, 3r)을 도시하고 있다.
도 7의 (a) 및 도 7의 (b)에 도시한 바와 같이, 본 실시예에 따른 적층형 액 정 표시 소자(1)는, 예를 들면 시일재(13r, 13g, 13b)의 외주측의 비표시 영역에 형성된 인출 배선(49r, 49g, 49b)을 갖고 있다. 주사 전극 기판(9b)에 형성된 복수의 인출 배선(49b)은, 복수의 주사 전극(21b)에 각각 접속되고, 예를 들면 주사 전극 기판(9b)의 일단변 중앙에 소정의 간격으로 수속하도록 형성되어 있다. 주사 전극 기판(9g)에 형성된 복수의 인출 배선(49g)은, 복수의 주사 전극(21g)에 각각 접속되고, 예를 들면 주사 전극 기판(9g)의 일단변 중앙에 소정의 간격으로 수속하도록 형성되어 있다. 주사 전극 기판(9r)에 형성된 복수의 인출 배선(49r)은, 복수의 주사 전극(21r)에 각각 접속되고, 예를 들면 주사 전극 기판(9r)의 일단변 중앙에 소정의 간격으로 수속하도록 형성되어 있다. 인출 배선(49r, 49g, 49b)은, 주사 전극 기판(9r, 9g, 9b)의 기판면 법선 방향에서 보아, 주사 전극 기판(9r, 9g, 9b) 기판 단부에서, 상하 겹치도록 형성되어 있다. 인출 배선(49r, 49g, 49b)은, 도 6의 (a)에 도시한 인출 배선(47r, 47g, 47b)의 인출 방향에 대하여 거의 직교하는 방향으로 인출되어 있다. 바꿔 말하면, 인출 배선(49r, 49g, 49b)은, 주사 전극 기판(9r, 9g, 9b) 기판면에 직교하는 중심축을 회전축으로 하여, 인출 배선(47r, 47g, 47b)의 인출 방향에 대하여 90° 회전한 방향으로 인출되어 있다.
도 7의 (b)에 도시한 바와 같이, 복수의 주사 전극 층간 배선(14)은, 데이터 전극 층간 배선(2)이 형성된 일측면과는 상이한 적층형 액정 표시 소자(1)의 타측면(제2 측면)에 형성되어 있다. 복수의 주사 전극 층간 배선(14)은, 그 타측면에 노출된 복수의 인출 배선(49r, 49g, 49b)과, 데이터 전극 기판(11r) 이면에 형성된 복수의 주사 신호 입력 단자(6)를 접속하도록 형성되어 있다. 인출 배선(49r, 49g, 49b)은, 기판면 법선 방향에서 보아, 서로 겹쳐서 형성되어 있다. 이 때문에, 기판면 법선 방향에서 보아 겹치는 인출 배선(49r, 49g, 49b)끼리는, 주사 전극 층간 배선(14)에 의해 공통 접속된다. 주사 전극 층간 배선(14)이 R, G, B용 액정 표시 패널(3r, 3g, 3b)에서 공통화되어 있으므로, 도 7의 (c)에 도시한 바와 같이, 주사 신호 입력 단자(6)도 R, G, B용 액정 표시 패널(3r, 3g, 3b)에서 공통화되어 있다.
다음으로, 본 실시예에 따른 적층형 표시 소자의 제조 방법에 대하여 도 6 및 도 7을 이용하여 설명한다. 본 실시예에 따른 적층형 액정 표시 소자(1)의 제조 방법은 상기 실시예 1과 거의 마찬가지이기 때문에 상이한 점을 간단히 설명한다. 우선, 예를 들면 도 6의 (a)에 도시한 데이터 전극(23r) 및 인출 배선(47r)이 형성된 R용의 롤 형상 하면 필름 기판과, 도 7의 (a)에 도시한 주사 전극(21r) 및 인출 배선(49r)이 형성된 R용의 롤 형상 상면 필름 기판을 접합한 R용 롤 형상 적층 패널을 형성한다. 마찬가지로, 도 6의 (a)에 도시한 데이터 전극(23g, 23b) 및 인출 배선(47g, 47b)이 각각 형성된 G, B용의 롤 형상 하면 필름 기판과, 도 7의 (a)에 도시한 주사 전극(21g, 21b) 및 인출 배선(49g, 49b)이 각각 형성된 G, B용의 롤 형상 상면 필름 기판을 접합한 G, B용 롤 형상 적층 패널을 각각 형성한다. 다음으로, 상기 실시예 1과 마찬가지의 제조 방법에 의해, 예를 들면 롤 형상 적층 패널을 적층된 R, G, B용 액정 표시 패널(3r, 3g, 3b)마다 패널 경계로 개별로 분할 절단하여 복수의 적층형 액정 표시 패널(3)을 형성한다.
다음으로, 도 6의 (b)에 도시한 바와 같이, 인출 배선(47r, 47g, 47b) 단부 의 노출부를 덮도록 데이터 전극 층간 배선(2)을 형성하여 층간 접속한다. 데이터 전극 층간 배선(2)을 적층형 액정 표시 패널(3)의 최하면인 데이터 전극 기판(23r)이면에까지 인출하여 데이터 신호 입력 단자(4)를 형성한다. 마찬가지로, 도 7의 (b)에 도시한 바와 같이, 인출 배선(49r, 49g, 49b) 단부의 노출부를 덮도록 주사 전극 층간 배선(14)을 형성하여 층간 접속한다. 주사 전극 층간 배선(14)을 데이터 전극 기판(23r) 이면에까지 인출하여 주사 신호 입력 단자(6)를 형성한다. 데이터 전극 층간 배선(2) 및 주사 전극 층간 배선(14)은, 잉크 제트법 등에 의해, 은, 구리 또는 금 등의 나노 페이스트를 토출 도포하고, 150～170℃에서 30분간 내지 2시간 정도 소성함으로써 형성된다. 그 후, 배선부에 방습 코트를 하는 것이 바람직하다. 여기서, 잉크 제트법 이외에 스크린 인쇄로 데이터 전극 층간 배선(2) 및 주사 전극 층간 배선(14)을 형성하여도 된다.
다음으로, 데이터 신호 입력 단자(4) 및 주사 신호 입력 단자(6)에 ACF를 개재하여 플렉시블 프린트 기판(모두 도시 생략)을 접속한다. 인출 배선(47r, 47g, 47b) 단부의 노출부 및 인출 배선(49r, 49g, 49b) 단부의 노출부에 ACF를 개재하여 플렉시블 프린트 기판을 직접 접합하는 것도 생각된다. 이 경우에는, 막 두께 1㎛ 이하인 그 노출부의 면적을 사전의 구리 도금 등에 의해 크게 해 두는 것이 필요하다. 다음으로, 적층형 액정 표시 패널(3)에 접속되어 있지 않은 측의 FPC 단부를 도시하지 않은 표시 제어 회로 기판에 접속한다. 이에 의해, 적층형 액정 표시 소자(1)가 완성된다.
다음으로, 본 실시예의 변형예에 따른 적층형 표시 소자에 대하여 도 8을 이 용하여 설명한다. 도 8은 본 변형예에 따른 적층형 액정 표시 소자(1)의 데이터 전극 층간 배선(2) 및 데이터 신호 입력 단자(4)의 개략 구성을 모식적으로 도시하고 있다. 도 8의 (a)는, 적층형 액정 표시 소자(1)를 R, G, B용 액정 표시 패널(3r, 3g, 3b)마다 분해함과 함께 주사 전극 기판(9r, 9g, 9b)을 제거한 데이터 전극 기판(11r, 11g, 11g)의 평면도이고, 도 8의 (b)는, 데이터 전극 층간 배선(2)이 형성된 적층형 액정 표시 소자(1)의 일측면을 도시하고, 도 8의 (c)는, 데이터 전극 기판(11r) 이면에 형성된 데이터 신호 입력 단자(4) 근방을 도시하고 있다.
도 6의 (a)에 도시한 인출 배선(47r, 47g, 47b)의 구조는 각 색을 정리하여 배선하기 위해서, 인출 배선(47r, 47g, 47b)을 한쪽으로 몰아 동여매기 때문에 액연 영역이 커진다고 하는 문제가 있다. 이에 대하여, 본 변형예에서는, 도 8의 (a) 및 도 8의 (b)에 도시한 바와 같이, 인출 배선(47r, 47g, 47b)은 포갤 수 있는 형상으로 배선된다. 이 때문에, 인출 배선(47r, 47g, 47b)은, B, G, R용 액정 표시 패널(3b, 3g, 3r)을 서로 겹치면, 데이터 전극 기판(11r)의 기판면 법선 방향에서 보아, B, G, R의 순으로 반복하여 배치된다. 인출 배선(47b)은, 데이터 전극(23b) 단부의 한쪽의 각부측(도면 중 상방)에 어긋나게 하여 배치되고, 인출 배선(47g)은, 데이터 전극(23b) 단부의 거의 중앙에 배치되고, 인출 배선(47r)은 데이터 전극(23r) 단부의 다른 쪽의 각부측(도면 중 하방)에 어긋나게 하여 배치되어 있다. 인출 배선(47r, 47g, 47b)은 데이터 전극(23r, 23g, 23b)의 연신 방향과 거의 평행한 방향으로 직선 형상으로 형성할 수 있다. 이에 의해, 인출 배선(47r, 47b, 47b)이 동여매지는 것이 적어져, 액연 영역을 보다 좁게 할 수 있다.
도 8의 (b)에 도시한 바와 같이, 본 변형예에서는, 데이터 전극 층간 배선(2)은, 적층형 액정 표시 소자(1)의 일측면에 노출된 인출 배선(47r, 47b, 47b)의 노출부와 데이터 신호 입력 단자 사이를 접속할 수 있는 필요 최소한의 길이로 형성되어 있다. 그러나, 데이터 전극 층간 배선(2)은 필요 최소한의 길이일 필요는 없다. 모든 데이터 전극 층간 배선(2)은, 예를 들면 스크린 인쇄에 의해 R, G, B용 액정 표시 패널(3r, 3g, 3b)에 걸쳐 연결하도록 형성되어도 물론 된다.
이상 설명한 바와 같이, 본 실시예 및 본 변형예에 따른 적층형 표시 소자 및 그 제조 방법에 따르면, 부품수나 접속 개소를 저감할 수 있으므로, 상기 실시예 1과 마찬가지의 효과가 얻어진다.
(실시예 5)
본 실시 형태의 실시예 5에 따른 적층형 표시 소자 및 그 제조 방법에 대하여 도 9를 이용하여 설명한다. 도 9는 본 실시예에 따른 적층형 액정 표시 소자(1) 및 그 제조 방법을 설명하는 도면이다. 도 9의 (a)는, 본 실시예에 따른 적층형 액정 표시 소자(1)를 구성하는 R용 액정 표시 패널(3r)의 데이터 전극 기판(11r)의 기판 단부를 도시하고, 도 9의 (b) 및 도 9의 (c)는, 데이터 전극 층간 배선(2)의 형성 방법을 도시하고 있다. 도 9의 (a) 내지 도 9의 (c)는, 데이터 전극 층간 배선(2)이 형성되는 데이터 전극 기판(11r)의 측면만을 도시하고 있지만, 데이터 전극 기판(11g, 11b) 및 주사 전극 기판(9r, 9g, 9b) 및 주사 전극 층간 배선이 형성되는 적층형 액정 표시 패널(3)의 측면도 마찬가지의 구성을 갖고 있다.
도 9의 (a)에 도시한 바와 같이, 본 실시예에 따른 적층형 액정 표시 소 자(1)는, 복수의 데이터 전극 층간 배선(2)을 형성하는 복수의 제1 배선 형성홈(51)을 일측면(제1 측면)에 갖고 있다. 제1 배선 형성홈(51)은, 데이터 전극 층간 배선(2)을 따르도록 형성되어 있다. 또한, 제1 배선 형성홈(51)은, 데이터 전극 기판(11r)의 기판면 법선 방향에서 보아, V자 형상으로 형성되어 있다. 이 때문에, 그 일측면에서의 데이터 전극(23r)의 노출부의 면적은 커진다. 또한, 데이터 전극 층간 배선(2)은 제1 배선 형성홈(51)을 매립하여 형성되어 있다. 이 때문에, 본 실시예는, 상기 실시예 1 내지 4와 비교하여, 데이터 전극 층간 배선(2)과 데이터 전극(23r)의 접촉 면적이 커진다. 또한, 제1 배선 형성홈(51)은 잉크 제트 도포에서의 데이터 전극 층간 배선(2)의 인접 배선간에서의 단락 방지의 효과가 있다.
또한, 도시는 생략하지만, 적층형 액정 표시 소자(1)는, 복수의 주사 전극 층간 배선을 형성하는 복수의 제2 배선 형성홈을 주사 전극이 노출되어 그 일측면과는 상이한 타측면(제2 측면)에 갖고 있다. 제2 배선 형성홈은 제1 배선 형성홈(51)과 마찬가지로 V자 형상으로 형성되어 있다. 이에 의해, 제2 배선 형성홈은, 제1 배선 형성홈(51)과 마찬가지의 효과가 얻어진다.
다음으로, 본 실시예에 따른 적층형 액정 표시 소자(1)의 제조 방법에 대하여 설명한다. 본 실시예에 따른 적층형 액정 표시 소자(1)의 제조 방법은, 제1 및 제2 배선 형성홈을 형성하고, 제1 및 제2 배선 형성홈에 데이터 전극 층간 배선 및 주사 전극 층간 배선을 형성하는 것을 제외하고, 상기 실시예 1과 마찬가지이다. 따라서, 이하에서는, 제1 배선 형성홈의 형성 및 데이터 전극 층간 배선의 형성 방 법만 설명한다. 또한, 제2 층간 배선 및 주사 전극 층간 배선의 형성 방법은, 제1 배선 형성홈의 형성 및 데이터 전극 층간 배선의 형성 방법과 마찬가지이기 때문에 설명은 생략한다.
예를 들면 롤 형상 적층 패널을 적층형 액정 표시 패널(3)마다 분할한 후에, 도 9의 (b)에 도시한 바와 같이, 홈을 갖는 형을 이용하여 V홈의 선단이 데이터 전극(23r) 및 도시되어 있지 않은 데이터 전극(23g, 23b) 패턴의 중앙과 거의 일치하도록 적층형 액정 표시 패널(3)을 위치 정렬하고, 다음으로 절단한다. 이에 의해, 제1 배선 형성홈(51)이 형성된다. 다음으로, 도 9의 (c)에 도시한 바와 같이, 제1 배선 형성홈(51)을 솔질에 의해 도전 페이스트(53)를 매립하고 150℃에서 소성한다. 이 단계에서는, 적층형 액정 표시 패널(3)의 일측면 전체면에 도전 페이스트(53)가 형성되어 있으므로, 데이터 전극(23r, 23g, 23b)끼리는 단락하고 있는 상태로 된다. 다음으로, 도 9의 (c)에 일점쇄선 A-A로 나타내는 부분을 직선형상의 형으로 절단한다. 이에 의해, 도 9의 (a)에 도시한 바와 같이, 데이터 전극 층간 배선(2)의 인접 배선간에는 전기적 분리대가 형성되어, 데이터 전극 층간 배선(2)만이 액정 표시 패널(3)의 적층 방향을 따라서 결합하고, 인접하는 데이터 전극 층간 배선(2) 및 데이터 전극(23r, 23g, 23b)끼리는 절연된다. 이와 같이 하여, 데이터 전극 층간 배선(2)은 형성된다.
제1 배선 형성홈(51)의 형상은 V자 형상에 한정되지 않고, U자 형상이나 파형 형상이어도 된다. 또한, 도전 페이스트 형성은 스크린 인쇄법, 잉크 제트법 또는 도금법에 의해 형성되어도 된다. 또한, 제1 배선 형성홈(51)을 형성하고, 직선 형상의 형으로 절단하여 전기적 분리대를 형성하고, 그 후에 도전 부재를 제1 배선 형성홈(51)에 매립하여 데이터 전극 층간 배선(2)을 형성하여도 된다. 또한, 제1 배선 형성홈(51)은, 형에 의한 절단 이외에 레이저(탄산 가스, YAG)에 의해 절단 형성할 수 있다.
상기 실시예 1 내지 4에 따른 적층형 표시 소자는, 적층 내부의 데이터 전극 및 주사 전극이 절단면에 노출되지만, 양 전극의 노출부의 면적이 작다고 하는 문제가 있다. 이에 대하여, 본 실시예에 따르면, 적층형 액정 표시 소자(1)는, 절단면에 예를 들면 V자 형상의 제1 및 제2 배선 형성홈을 갖고 있으므로, 데이터 전극 및 주사 전극의 노출부의 면적을 증가시킬 수 있다. 따라서, 본 실시예에 따르면, 적층형 액정 표시 소자(1)는, 데이터 전극과 데이터 전극 층간 배선의 전기적 접속 및 주사 전극과 주사 전극 층간 배선의 전기적 접속을 더욱 용이하게 확보할 수 있다.
(실시예 6)
본 실시 형태의 실시예 6에 따른 적층형 표시 소자 및 그 제조 방법에 대하여 도 10 및 도 11을 이용하여 설명한다. 우선, 본 실시예에 따른 적층형 액정 표시 소자(1)의 개략 구성에 대하여 도 10 및 도 11을 이용하여 설명한다. 도 10은 본 실시예에 따른 적층형 액정 표시 소자(1)의 평면도이다. 도 10은 이해를 용이하게 하기 위해서, 원래 접속되어 있는 FPC의 도시를 생략하고 있다. 도 11은 본 실시예에 따른 적층형 액정 표시 소자(1)의 단면도이다. 도 11의 (a)는 도 10에 도시한 A-A선으로 절단한 단면도이고, 도 11의 (b)는 도 10에 도시한 B-B선으로 절 단한 단면도이며, 도 11의 (c)는 도 10에 도시한 C-C선으로 절단한 단면도이다.
도 10 및 도 11에 도시한 바와 같이, 본 실시예에 따른 적층형 액정 표시 소자(1)는 데이터 신호 층간 배선(2)이 형성된 일측면(제1 측면)이 경사져 형성되어 있는 점에 특징을 갖고 있다. 데이터 전극(23r, 23g, 23b)의 연신 방향의 길이는, B용 액정 표시 패널(3b)이 가장 길고, 다음으로 G용 액정 표시 패널(3g)이 길고, R용 액정 표시 패널(3r)가 가장 짧다. 또한, 주사 전극 기판(9r)은 데이터 전극 기판(11r)보다 데이터 전극(23r)의 연신 방향의 길이가 길게 형성되어 있다. 마찬가지로, 주사 전극 기판(9g)은 데이터 전극 기판(11g)보다 데이터 전극(23g)의 연신 방향의 길이가 길게 형성되어 있다. 마찬가지로, 주사 전극 기판(9b)은 데이터 전극 기판(11b)보다 데이터 전극(23b)의 연신 방향의 길이가 길게 형성되어 있다.
해당 일측면을 비스듬하게 경사시켜 형성하면, 데이터 전극(23r, 23g, 23b)의 노출 면적의 실질적 확대로 된다. 또한, 도 11의 (a) 내지 도 11의 (c)에 도시한 바와 같이, 단면에서, 데이터 전극 층간 배선(2)과 데이터 신호 입력 단자(4)가 이루는 각도는 둔각으로 된다. 이에 의해, 데이터 전극 층간 배선(2) 및 데이터 신호 입력 단자(4)는 잉크 제트 도포에 의해 연속적으로 형성할 수 있다.
데이터 전극(23r, 23g, 23b) 및 주사 전극(21r, 21g, 21b)의 각각의 전극 형성면은 두께가 수㎛인 R, G, B용 액정층(5r, 5g, 5b)의 상하면에 각각 배치되어 있다. 시일재(13r, 13g, 13b)의 외주위의 비표시 영역은 두께가 수㎛인 공기층으로 되어 있다. 잉크 제트법으로 도포된 도전 페이스트는 기본적으로는 데이터 전극 기판(11r, 11g, 11b)과 주사 전극 기판(9r, 9g, 9b)의 간극(공기층)에 들어가 기판 면내 방향으로 퍼진다. 이에 의해 도전 페이스트로 형성된 데이터 전극 층간 배선(2)은 데이터 전극(23r, 23g, 23b)과의 전기적인 접촉이 확보된다.
도 11의 (a) 내지 도 11의 (c)에 도시한 바와 같이, 도전 페이스트(데이터 전극 층간 배선(2))의 도포 영역은, 예를 들면 데이터 전극(23r, 23g, 23b)으로부터 데이터 전극 기판(11r) 이면까지 형성되어 있으면 된다. 그러나, 도전 페이스트는, 데이터 전극(23r, 23g, 23b)의 노출부로부터 주사 전극 기판(9b)까지의 영역αr, αg, αb에 각각 도포되어 있어도 된다.
주사 전극(21r, 21g, 21b)이 노출되는 타측면(제2 측면)은, 데이터 전극 층간 배선(2)이 형성되는 일측면과 마찬가지로 경사져 형성되어 있어도 된다. 이에 의해, 주사 전극(21r, 21g, 21b)의 노출 면적의 실질적 확대로 된다. 또한, 주사 전극(21r, 21g, 21b)의 연신 방향으로 평행하게 주사 전극 기판(9r, 9g, 9b)을 절단한 단면에서, 주사 전극 층간 배선과 주사 신호 입력 단자가 이루는 각도는 둔각으로 된다. 이에 의해, 주사 전극 층간 배선 및 주사 신호 입력 단자는 잉크 제트 도포에 의해 연속적으로 형성할 수 있다.
본 실시예에 따른 적층형 표시 소자의 제조 방법은, 데이터 전극 또는 주사 전극 중 적어도 한쪽의 노출부를 비스듬하게 경사시켜 절단하는 것을 제외하고 상기 실시예 4와 마찬가지이기 때문에 설명은 생략한다.
이상 설명한 바와 같이, 본 실시예에 따르면, 적층형 액정 표시 소자(1)는, 비스듬히 경사진 일측면 및/또는 타측면을 갖고 있으므로, 데이터 전극 및/또는 주사 전극의 노출부의 면적을 증가시킬 수 있어, 상기 실시예 5와 마찬가지의 효과가 얻어진다.
(실시예 7)
본 실시 형태의 실시예 7에 따른 적층형 표시 소자 및 그 제조 방법에 대하여 도 12 및 도 13을 이용하여 설명한다. 우선, 본 실시예에 따른 적층형 액정 표시 소자(1)의 개략 구성에 대하여 도 12를 이용하여 설명한다. 도 12는, 본 실시예에 따른 적층형 액정 표시 소자(1)로서, 데이터 전극(23b) 위를 데이터 전극(23b)의 연신 방향으로 절단한 단면도이다.
본 실시예에 따른 적층형 표시 소자는, 데이터 전극 층간 배선을 형성하는 측면이 경사져 있는 점과, 데이터 전극 층간 배선이 데이터 신호 입력 단자의 기능을 겸비하고 있는 점에 특징을 갖고 있다. 도 12에 도시한 바와 같이, 적층형 액정 표시 소자(1)는, ACF(8)를 개재하여 데이터 전극 배선(2)과 FPC(27)가 접속된 구성을 갖고 있다. FPC(27)는, 액정 구동용 IC(33)가 B용 액정 표시 패널(3b)측에 배치되도록 적층형 액정 표시 패널(3)에 접속되어 있다. 도시는 생략하지만, 데이터 전극(23r, 23g)에 각각 접속되는 데이터 전극 층간 배선(2)은, 데이터 전극(23b)에 접속되는 데이터 전극 층간 배선(2)과 마찬가지로, 예를 들면 R, G, B용 액정 표시 패널(3)에 걸쳐 형성되어 있다. 이에 의해, 모든 데이터 전극 층간 배선(2)과 FPC(27)의 기계적 및 전기적 접속을 충분히 확보할 수 있다.
도 13은 본 실시예의 변형예에 따른 적층형 액정 표시 소자(1)로서, 데이터 전극(23b) 위를 데이터 전극(23b)의 연신 방향으로 절단한 단면도이다. 본 변형예에 따른 적층형 액정 표시 소자(1)는, 액정 구동용 IC(33)가 R용 액정 표시 패 널(3r)측에 배치되도록 FPC(27)를 적층형 액정 표시 패널(3)에 접속한 점에 특징을 갖고 있다. 본 실시예 및 본 변형예에서，B용 액정 표시 패널(3b)측을 표시면으로 한 경우, 본 변형예에 따른 적층형 액정 표시 소자(1)는, 적층형 액정 표시 패널(3)을 껴안듯이 FPC(33)를 절곡할 수 있다. 이에 의해，FPC(33)는 데이터 전극 층간 배선(2)으로부터 벗겨지기 어렵게 된다.
본 실시예 및 본 변형예에서, 적층형 액정 표시 소자(1)는, 데이터 전극 층간 배선(2)이 형성되는 일측면과 마찬가지로, 주사 전극(21r, 21g, 21b)이 노출되는 타측면을 경사지게 형성하고, 그 타측면에 형성된 주사 전극 층간 배선에 FPC를 직접 접속한 구성을 갖고 있어도 된다.
본 실시예 및 본 변형예에 따른 적층형 표시 소자의 제조 방법은, FPC(33)를 데이터 전극 층간 배선(2)에 접속하는 점을 제외하고, 상기 실시예 6과 마찬가지이기 때문에 설명은 생략한다.
이상 설명한 바와 같이, 본 실시예 및 본 변형예에 따르면, 적층형 액정 표시 소자(1)는, 데이터 신호 입력 단자 및 주사 신호 입력 단자를 예를 들면 데이터 전극 기판(11r) 이면에 형성할 필요가 없으므로, 상기 실시예 1 내지 6과 비교하여 제조 공정수의 삭감을 도모할 수 있다.
(실시예 8)
본 실시 형태의 실시예 8에 따른 적층형 표시 소자 및 그 제조 방법에 대하여 도 14 내지 도 16을 이용하여 설명한다. 본 실시예에 따른 적층형 표시 소자는, 데이터 전극 층간 배선 및 주사 전극 층간 배선이 데이터 전극 기판 및 주사 전극 기판을 관통하여 형성된 관통 배선인 점에 특징을 갖고 있다. 또한, 그 관통 배선은 비표시 영역에 형성된다. 또한, 본 실시예에 따른 적층형 표시 소자는, 데이터 신호 입력 단자 및 주사 신호 입력 단자가 데이터 전극 기판 위에 형성된 구성을 갖고 있다.
도 14는 본 실시예에 따른 적층형 액정 표시 소자(1)의 데이터 전극 층간 배선(2) 근방을 모식적으로 도시하고 있다. 도 14의 (a) 내지 도 14의 (c)는, 적층형 액정 표시 소자(1)를 분해하여, B, G, R용 액정 표시 패널(3b, 3g, 3r)의 각각의 평면도이고, 도 14의 (d)는, 적층형 액정 표시 소자(1)의 데이터 전극 층간 배선(2) 근방의 평면도이고, 도 14의 (e)는, 도 14의 (d)의 A-A선으로 절단한 단면도이다. 도 14의 (a) 내지 도 14의 (d)에서는, 주사 전극 기판의 도시를 생략하고 있다. 도 14의 (c) 및 도 14의 (d)에서는, FPC(27)의 도시를 생략하고 있다.
도 14의 (e)에 도시한 바와 같이, 데이터 전극 층간 배선(2)은, 데이터 전극 기판(11g, 11b) 및 주사 전극 기판(9r, 9b, 9g)에 각각 개구된 관통 구멍 THg, THb에 도전 재료를 충전하여 형성되어 있다. R용 액정 표시 패널(제1 표시 패널)(3r)은, 데이터 전극 기판(11r) 및 주사 전극 기판(9r) 내의 표시면측에 배치된 주사 전극 기판(9r)에만 관통 구멍(58g, 58b)을 갖고 있다.
도 14의 (a)에 도시한 바와 같이, B용 액정 표시 패널(3b)은, 데이터 전극 기판(11b)의 기판면 법선 방향에서 보아, 복수의 데이터 전극(23b)에 각각 접속되어 기판 단부에 인출된 복수의 인출 전극(55b)을 갖고 있다. 인출 전극(55b)의 거의 중앙에는 관통 구멍(54b2)이 형성되어 있다. 또한, 도시하지 않은 주사 전극 기판(11b)은, 관통 구멍(54b2)에 겹치도록 형성된 관통 구멍(54b1)을 갖고 있다. 도 14의 (a) 및 도 14의 (e)에 도시한 바와 같이, 관통 구멍(54b1)의 직경 φ1은 약 0.16㎜이다. 관통 구멍(54b2)의 직경 φ3은 약 0.12㎜이다. 이 때문에, 인출 전극(55b)의 일부는 관통 구멍(54b1)에 노출되도록 되어 있다.
도 14의 (b)에 도시한 바와 같이, G용 액정 표시 패널(3g)은, 복수의 관통 구멍(54b1, 54b2)과 겹치는 위치에 형성된 복수의 관통 구멍(56b1, 56b2)을 갖고 있다. 관통 구멍(56b1)은 주사 전극 기판(9g)(도 14의 (e) 참조)에 형성되고, 관통 구멍(56b2)은 데이터 전극 기판(11g)에 형성되어 있다. 관통 구멍(56b1)의 직경은 관통 구멍(54b2)과 거의 동일한 길이로 형성되어 있다. 관통 구멍(56b2)의 직경 φ2는, 약 0.08㎜이다. 데이터 전극(23g)은 관통 구멍(56b1, 56b2)까지 연신하여 형성되어 있지 않다. 이 때문에 후에 설명하는 바와 같이, 데이터 전극 층간 배선(2)을 형성하여도, 데이터 전극(23g)은 데이터 전극(23b)과의 단락이 방지된다.
도 14의 (c)에 도시한 바와 같이, 데이터 전극 기판(11r)은, 복수의 인출 전극(55b)과 겹치는 위치에 형성된 복수의 접속 단자 배선부(57b)를 갖고 있다. 주사 전극 기판(9r)(도 14의 (e) 참조)은, 관통 구멍(54b1, 54b2, 56b1, 56b2)과 겹치는 위치에 형성된 관통 구멍(58b)을 갖고 있다. 관통 구멍(58b)은, 데이터 전극 기판(11r)의 기판면 법선 방향에서 보아, 접속 단자 배선부(57b) 위에 형성되어 있다. 관통 구멍(58b)의 직경은 관통 구멍(56b2)의 직경과 거의 동일한 길이로 형성되어 있다. 관통 구멍(54b1, 54b2, 56b1, 56b2, 58b)에 의해 관통 구멍 THb가 구 성된다. 도 14의 (e)에 도시한 바와 같이, 관통 구멍 THb에 도전 재료를 충전하여 데이터 전극 층간 배선(2)을 형성하면, 관통 구멍(54b1)에 노출된 인출 전극(55b)과 접속 단자 배선부(58b)가 전기적으로 접속된다. 접속 단자 배선부(58b)는 데이터 신호 입력 단자(4)에 접속되어 있다. 이에 의해，B용 액정 표시 패널(3b)의 데이터 전극(23b)은, 인출 전극(55b), 데이터 전극 층간 배선(2) 및 접속 단자 배선부(58b)를 개재하여 데이터 신호 입력 단자(4)에 접속된다. 또한, 관통 구멍(56b1, 56b2)의 주위에 데이터 전극(23g)이 형성되어 있지 않으므로, G용 액정 표시 패널(3g)은 데이터 전극 층간 배선(2)을 전기적으로 막힘없이 해 준다.
도 14의 (a)에 도시한 바와 같이, B용 액정 표시 패널(3b)은, 데이터 전극 기판(11b)의 기판면 법선 방향에서 보아, 복수의 데이터 전극(11b)과 복수의 인출 전극(55b) 사이에 각각 형성된 복수의 관통 구멍(54g1, 54g2)을 갖고 있다. 관통 구멍(54g1, 54g2)은, 동 기판면 법선 방향에서 보아, 겹쳐서 형성되어 있다. 관통 구멍(54g1)은 주사 전극 기판(9b)(도 14의 (e) 참조)에 형성되고, 관통 구멍(54g2)은 데이터 전극 기판(11b)에 형성되어 있다. 관통 구멍(54g1)의 직경 φ1은 약 0.16㎜이다. 관통 구멍(54g2)의 직경 φ3은 약 0.12㎜이다. 데이터 전극(23b)은 관통 구멍(54g1, 54g2)까지 연신하여 형성되어 있지 않다. 이 때문에 후에 설명하는 바와 같이, 데이터 전극 층간 배선(2)을 형성하여도, 데이터 전극(23b)은 데이터 전극(23g)과의 단락이 방지된다.
도 14의 (b)에 도시한 바와 같이, G용 액정 표시 패널(3g)은, 데이터 전극 기판(11g)의 기판면 법선 방향에서 보아, 복수의 관통 구멍(54g1, 54g2)과 겹치는 위치에 형성된 복수의 관통 구멍(56g1, 56g2)을 갖고 있다. 관통 구멍(56g1, 56g2)은, 동 기판면 법선 방향에서 보아, 겹쳐서 형성되어 있다. 복수의 데이터 전극(23g)은 복수의 관통 구멍(56g1, 56g2)까지 연신하여 각각 형성되어 있다. 관통 구멍(56g1)은 주사 전극 기판(9g)(도 14의 (e) 참조)에 형성되어 있다. 관통 구멍(56g2)은 데이터 전극 기판(11g)의 데이터 전극(23g)을 개구하여 형성되어 있다. 도 14의 (b) 및 도 14의 (e)에 도시한 바와 같이, 관통 구멍(56b1)의 직경은 관통 구멍(54g2)의 직경 φ3와 거의 동일한 길이로 형성되어 있다. 관통 구멍(56b2)의 직경 φ2는 약 0.08㎜이다. 이 때문에, 데이터 전극(23g)의 일부는 관통 구멍(56b1)에 노출되도록 되어 있다.
도 14의 (c)에 도시한 바와 같이, R용 액정 표시 패널(3r)은, 복수의 데이터 전극(23r)과 복수의 접속 단자 배선부(57b) 사이에 각각 배치된 복수의 접속 단자 배선부(57g)를 갖고 있다. 접속 단자 배선부(57g)는 데이터 전극 기판(11r) 위에 형성되어 있다. R용 액정 표시 패널(3r)은, 주사 전극 기판(9r) 및 데이터 전극 기판(11r) 중 적어도 한쪽에 데이터 전극 층간 배선을 형성하기 위한 관통 구멍을 갖고 있다. R용 액정 표시 패널(3r)은, 데이터 전극 기판(11r)의 기판면 법선 방향에서 보아, 접속 단자 배선부(57g)의 일부를 노출하는 관통 구멍(58g)을 갖고 있다. 관통 구멍(58g)은 주사 전극 기판(9r)(도 14의 (e) 참조)에 형성되어 있다. 관통 구멍(58g)은, 데이터 전극 기판(11r)의 기판면 법선 방향에서 보아, 복수의 관통 구멍(54g1, 54g2, 56g1, 56g2)과 겹치는 위치에 형성되어 있다. 관통 구멍(58g)의 직경은 관통 구멍(56g2)의 직경 φ2와 거의 동일한 길이이다. 관통 구 멍(54g1, 54g2, 56g1, 56g2, 58g)에 의해 관통 구멍 THg가 구성된다.
도 14의 (e)에 도시한 바와 같이, 관통 구멍 THb에 도전 재료를 충전하여 데이터 전극 층간 배선(2)을 형성하면, 관통 구멍(56g1)에 노출된 데이터 전극(23g)과 접속 단자 배선부(58g)가 전기적으로 접속된다. 접속 단자 배선부(58g)는 데이터 신호 입력 단자(4)에 접속되어 있다. 이에 의해，G용 액정 표시 패널(3g)의 데이터 전극(23g)은, 데이터 전극 층간 배선(2) 및 접속 단자 배선부(58g)를 개재하여 데이터 신호 입력 단자(4)에 접속된다. 또한, 관통 구멍(54g1, 54g2)의 주위에 데이터 전극(23b)이 형성되어 있지 않으므로, B용 액정 표시 패널(3b)은 데이터 전극 층간 배선(2)을 전기적으로 막힘없이 해 준다.
도 14의 (c)에 도시한 바와 같이, 데이터 전극 기판(11r)은, 인접하는 접속 단자 배선부(57g) 사이 및 인접하는 접속 단자 배선부(57b) 사이에 배치된 접속 단자 배선부(57r)를 갖고 있다. 접속 단자 배선부(57r)는, 데이터 전극(23r)과 데이터 신호 입력 단자(4)를 전기적으로 접속하고 있다.
도 14의 (c) 및 도 14의 (d)에 도시한 바와 같이, 적층형 액정 표시 소자(1)는, B, G, R용의 각각의 데이터 전극(11r, 11g, 11b)의 배선을 데이터 전극 층간 배선(2)에 의해 최하층의 R용 액정 표시 패널(3r)에 집결하는 구성을 갖고 있다. 도 14의 (d)에 도시한 바와 같이, R, G, B용 액정 표시 패널(3r, 3g, 3b)을 적층하면, 접속 단자 배선부(57r, 57g, 57b)는 G, B용 액정 표시 패널(3g, 3b)에 의해 덮여지고, 데이터 신호 입력 단자(4)만이 데이터 전극 기판(11r) 단부에 노출되도록 되어 있다. 도 14의 (e)에 도시한 바와 같이, FPC(27)는 ACF(8)를 개재하여 노출 된 데이터 신호 입력 단자(4)에 접속된다.
도 15 및 도 16은, 본 실시예에 따른 적층형 액정 표시 소자(1)의 주사 전극 층간 배선(14) 근방을 모식적으로 도시하고 있다. 도 15의 (a)는, 적층형 액정 표시 소자(1)의 주사 전극 층간 배선(14) 근방의 평면도이고, 도 15의 (b)는, 도 15의 (a)의 A-A선으로 절단한 단면도이다. 도 16의 (a) 내지 도 16의 (c)는, 적층형 액정 표시 소자(1)를 분해하여 나타내는 B, G, R용 액정 표시 패널(3b, 3g, 3r)로서, 주사 전극 기판(9b, 9g, 9r)의 각각의 평면도이고, 도 16의 (d)는, R용 액정 표시 패널(3r)의 데이터 전극 기판(11r)의 평면도이다. 도 16의 (a) 및 도 16의 (b)에서는, 데이터 전극 기판(11b, 11g)의 도시를 생략하고 있다. 도 15의 (a) 및 도 16의 (d)에서는, FPC(28)의 도시를 생략하고 있다.
주사 전극(21r, 21g, 21b)은, 데이터 전극(23r, 23g, 23b)과 직교하여 형성되어 있다. 이 때문에, 주사 전극 층간 배선(14)은, 적층형 액정 표시 소자(1)의 표시면에 직교하는 중심축을 회전축으로 하여 데이터 전극 층간 배선(2)과는 90도회전한 방향으로 형성되어 있다. 주사 전극(21r, 21g, 21b)은, 예를 들면 표시면측에 배치된 주사 전극 기판(9r, 9g, 9b)에 형성되어 있다.
도 15의 (b)에 도시한 바와 같이, 주사 전극 층간 배선(14)은, 데이터 전극 기판(11g, 11b) 및 주사 전극 기판(9r, 9b, 9g)에 각각 개구된 관통 구멍 TH에 도전 재료를 충전하여 형성되어 있다.
도 16의 (a)에 도시한 바와 같이, B용 액정 표시 패널(3b)은, 주사 전극 기판(9b)의 기판면 법선 방향에서 보아, 주사 전극 기판(9b), 주사 전극(21b) 및 데 이터 전극 기판(11b)을 각각 관통하여 형성된 복수의 관통 구멍(61b1, 61b2)을 갖고 있다. 관통 구멍(61b1)은 주사 전극 기판(9b)에 형성되고, 관통 구멍(61b2)은 데이터 전극 기판(11b)에 형성되어 있다. 관통 구멍(61b1, 61b2)은, 거의 동일한 길이의 직경을 갖고, 기판면 법선 방향에서 보아, 겹쳐서 형성되어 있다.
도 16의 (b)에 도시한 바와 같이, G용 액정 표시 패널(3g)은, 주사 전극 기판(9g)의 기판면 법선 방향에서 보아, 주사 전극 기판(9g), 주사 전극(21g) 및 데이터 전극 기판(11g)을 각각 관통하여 형성된 복수의 관통 구멍(61g1, 61g2)을 갖고 있다. 관통 구멍(61g1)은 주사 전극 기판(9g)에 형성되고, 관통 구멍(61g2)은 데이터 전극 기판(11g)에 형성되어 있다. 관통 구멍(61g1, 61g2)은, 거의 동일한 길이의 직경을 갖고, 기판면 법선 방향에서 보아, 겹쳐서 형성되어 있다. 또한, 관통 구멍(61g1, 61g2)은, 기판면 법선 방향에서 보아, 관통 구멍(61b1, 61b2)과 거의 겹치는 위치에 형성되어 있다. 관통 구멍(61g1, 61g2, 61b1, 61b2)은, 거의 동일한 길이의 직경을 갖고 있다.
R용 액정 표시 패널(3r)은, 주사 전극 기판(9r) 및 데이터 전극 기판(11r) 중 적어도 한쪽에 주사 전극 층간 배선을 형성하기 위한 관통 구멍을 갖고 있다. 도 16의 (c)에 도시한 바와 같이, R용 액정 표시 패널(3r)은, 주사 전극 기판(9r)의 기판면 법선 방향에서 보아, 주사 전극 기판(9r) 및 주사 전극(21r)을 각각 관통하여 형성된 복수의 관통 구멍(61r1)을 갖고 있다. 관통 구멍(61r1)은, 기판면 법선 방향에서 보아, 관통 구멍(61b1, 61b2, 61g1, 61g2)과 거의 겹치는 위치에 형성되어 있다. 관통 구멍(61r1)은, 관통 구멍(61b1, 61b2)과 거의 동일한 길이의 직경을 갖고 있다.
도 16의 (d)에 도시한 바와 같이, R용 액정 표시 패널(3r)은, 데이터 전극 기판(11r) 위에 형성된 복수의 주사 신호 입력 단자(6)를 갖고 있다. 주사 신호 입력 단자(6)는 데이터 전극(23r)의 배선 영역의 외측의 기판 단부에 형성되어 있다. 데이터 전극(11r)은, 데이터 전극 기판(11r)의 기판면 법선 방향에서 보아, 관통 구멍(61r1)에 거의 겹치도록 형성된 관통 구멍을 갖고 있어도 된다. 관통 구멍(61b1, 61b2, 61g1, 61g2, 61r1)에 의해 관통 구멍 TH가 구성된다.
도 15의 (a) 및 도 15의 (b)에 도시한 바와 같이, R, G, B용 액정 표시 패널(3r, 3g, 3b)을 적층하면, 관통 구멍(61b1, 61b2, 61g1, 61g2, 61r1)은 거의 겹치도록 배치된다. 또한, 데이터 전극 기판(11r)은 G, B용 액정 표시 패널(3g, 3b) 및 주사 전극 기판(9r) 단부로부터 돌출되어 적층된다. 데이터 전극 기판(11r)의이 돌출부에 주사 신호 입력 단자(6)가 노출된다. FPC(28)는 ACF(8)를 개재하여 노출된 주사 신호 입력 단자(6)에 접속된다.
주사 전극 층간 배선(14)은, 도전 재료를 관통 구멍 TH에 매립하여 형성되어 있다. 도 15의 (b)에 도시한 바와 같이, 관통 구멍 TH에 도전 재료가 충전되면, 그 도전 재료는 데이터 전극 기판(9b, 9g, 9r)과 주사 전극 기판(11b, 11g, 11r) 사이로 퍼진다. 이에 의해, 주사 전극(9b, 9g, 9r) 및 주사 신호 입력 단자(6)는 도전 재료를 개재하여 서로 전기적으로 접속된다. 기판면 법선 방향에서 보아 서로 겹치는 주사 전극(9r, 9g, 9b)은 주사 전극 층간 배선(14)에 의해 공통화되어 있다. 또한, 주사 전극 층간 배선(14)은 R, G, B용 액정 표시 패널(3)에서 공통 배선으로 할 수 있으므로, 관통 구멍 TH는 데이터 전극(23r)에 거의 평행하게 1열만으로 된다.
본 실시예에 따른 적층형 액정 표시 소자(1)는, 주사 전극 층간 배선(14)을 이용하여 주사 전극(21r, 21g, 21b)을 주사 신호 입력 단자(6)에 전기적으로 접속할 수 있다. 이 때문에, 적층형 액정 표시 소자(1)는, 주사 신호 입력 단자(6)를 데이터 전극 기판(11r)에만 집약시킨 구성으로 할 수 있다.
다음으로, 본 실시예에 따른 적층형 표시 소자의 제조 방법에 대하여 도 14 내지 도 16을 이용하여 설명한다. 이하에서는, 롤 형상 패널을 예로 들어 설명하지만, 시트 형상 패널이어도 마찬가지의 제조 방법에 의해 적층형 표시 소자를 제조할 수 있다. 우선, 도 14 내지 도 16에 도시한 전극 패턴의 G, B용 액정 표시 패널(3g, 3b)을 복수 구비한 G, B용 롤 형상 패널(제2 롤 형상 패널)을 각각 형성한다. G용 롤 형상 패널은, 롤 형상의 상면 필름 기판(주사 전극 기판)에 형성된 상면 전극(주사 전극)의 형성 영역에 주상 스페이서 및 시일재를 형성하고, 하면 필름 기판(데이터 전극 기판)에 형성된 하면 전극(데이터 전극)에 스페이서를 산포하고, 양 기판을 접합하고 나서 녹색의 광을 선택 반사하는 콜레스테릭 액정을 주입하여 밀봉함으로써 형성된다. B용 롤 형상 패널도 G용 롤 형상 패널과 마찬가지의 방법에 의해 형성된다.
다음으로, 도 14 및 도 15에 도시한 바와 같이, G, B용 롤 형상 패널에 형성된 G, B용 액정 표시 패널(제2 표시 패널)을 관통하는 관통 구멍(54g1, 54g2, 56g1, 56g2, 54b1, 54b2, 56b1, 56b2, 61g1, 61g2, 61b1, 61b2)을 각각 형성한다. 그 관통 구멍을 탄산 가스 레이저 등으로 개구한다.
다음으로, 도 15 및 도 16에 도시한 데이터 전극(23r) 및 주사 신호 입력 단자(6) 등의 하면 전극이 형성된 롤 형상 하면 필름 기판을 형성한다. 다음으로, 도 14 내지 도 16에 도시한 주사 전극(21r) 등의 상면 전극이 형성된 롤 형상 상면 필름 기판을 형성하고, 롤 형상 상면 필름 기판을 관통하는 관통 구멍(58g, 58b, 61r1)을 형성한다. 관통 구멍(58g, 58b, 61r1)은 예를 들면 탄산 가스 레이저로 형성된다. 다음으로，G, B용 롤 형상 패널과 마찬가지의 공정을 거쳐, 관통 구멍(58g, 58b, 61r1)이 형성된 롤 형상 상면 필름 기판과 롤 형상 하면 필름 기판을 접합한다. 이에 의해，R용 롤 형상 패널(제1 롤 형상 패널)이 형성된다. 롤 형상 상면 필름 기판과 롤 형상 하면 필름 기판은 관통 구멍을 형성하는 위치가 서로 다르기 때문에, 롤 형상 필름 기판의 상태에서 관통 구멍이 형성된다. 또한, 도 14 및 도 15에서, 데이터 전극 기판(11r)측에도 관통 구멍(58g, 58b, 61r1)과 겹치는 위치에 관통 구멍을 형성하는 경우에는, G, B용 롤 형상 패널과 마찬가지로，R용 롤 형상 패널을 형성한 후에 관통 구멍을 형성할 수 있다.
다음으로, 도 14 내지 도 15에 도시한 바와 같이 소정의 관통 구멍끼리가 겹치도록 얼라인먼트하여 적층 접합하여, 롤 형상 적층 패널을 형성한다. 다음으로, 관통 구멍에 잉크 제트법에 의해 도전성 페이스트를 충전하고, 적외선 등에 의해 국소 가열하여 소성한다. 이에 의해, 데이터 전극 층간 배선 및 주사 전극 층간 배선이 형성되어, 롤 형상 적층 패널 내에서 적층된 R, G, B용 액정 표시 패널(3r, 3g, 3b)끼리가 개별로 층간 접속된다. 다음으로，R, G, B용 액정 표시 패널(3r, 3g, 3b)마다 롤 형상 적층 패널을 개별로 분할한다. 이와 같이 하여, 다수개의 적층형 액정 표시 패널을 동시에 형성할 수 있다. 롤 형상 적층 패널의 분할 시에, 데이터 전극 기판(11r)이 G, B용 액정 표시 패널(3g, 3b) 및 주사 전극 기판(9r)으로부터 돌출되도록 롤 형상 적층 패널을 절단한다. 이에 의해, 도 14의 (d) 및 도 15의 (a)에 도시한 바와 같이, 데이터 신호 입력 단자(4) 및 주사 신호 입력 단자(6)가 데이터 전극 기판(11r) 위에 노출된다.
다음으로, 데이터 신호 입력 단자(4) 위에 FPC(27)를 실장하고, 주사 신호 입력 단자(6) 위에 FPC(28)를 실장한다. FPC(27, 28)와 도시하지 않은 표시 제어 회로 기판을 접속한다. 이에 의해, 적층형 액정 표시 소자(1)가 완성된다.
이상 설명한 바와 같이, 본 실시예에 따르면, 적층형 액정 표시 소자(1)는 비표시 영역에 관통 배선을 형성할 수 있다. 이 때문에, 적층형 액정 표시 소자(1)는, 표시에 기여하는 화소 면적을 크게 할 수 있어, 밝은 화상 표시가 가능하게 된다. 또한, 적층형 액정 표시 소자(1)는, 데이터 전극 기판(11r)에 형성된 접속 단자 배선부(57g, 57b)를 갖고 있다. 이 때문에, 데이터 전극 층간 배선(2)은 큰 면적으로 접속 단자 배선부(57g, 57b)와 접촉할 수 있다. 이에 의해, 데이터 전극 층간 배선(2)과 데이터 신호 입력 단자(4)의 전기적 접속은 충분히 확보된다. 또한, 데이터 전극 기판(11r)의 관통 구멍을 형성하지 않는 구조로 함으로써, 관통 구멍 THg, THb에 도전 재료를 매립하였을 때에, 그 도전 재료가 관통 구멍으로부터 유출되는 것을 방지할 수 있다. 또한, 데이터 신호 입력 단자(4) 및 주사 신호 입력단(6)은 데이터 전극 기판(11r)에만 형성되어 있으므로, 이들 입력 단자(4, 6)를 노출시키기 위해서 B용 액정 표시 패널(3b)측의 일 방향으로부터 롤 형상 적층 패널을 절단할 수 있기 때문에, 제조 공정수의 저감을 도모할 수 있다.
(실시예 9)
본 실시 형태의 실시예 9에 따른 적층형 표시 소자 및 그 제조 방법에 대하여 도 17을 이용하여 설명한다. 본 실시예에 따른 적층형 표시 소자는, 주사 전극 기판에 주사 신호 입력 단자를 구비한 점에 특징을 갖고 있다. 본 실시예에 따른 적층형 액정 표시 소자(1)는, 상기 특징점을 제외하고, 실시예 8에 따른 적층형 액정 표시 소자(1)와 마찬가지의 구성을 갖고 있으므로, 마찬가지의 구성에 대해서는 설명을 생략한다. 도 17은, 본 실시예에 따른 적층형 액정 표시 소자(1)의 주사 전극 층간 배선(14) 근방을 모식적으로 도시하고 있다. 도 17의 (a) 내지 도 17의 (c)는, 적층형 액정 표시 소자(1)를 분해하여 나타내는 B, G, R용 액정 표시 패널(3b, 3g, 3r)의 각각의 평면도이고, 도 17의 (d)는, B, G, R용 액정 표시 패널(3b, 3g, 3r)을 적층한 상태에서의 주사 전극 층간 배선(14) 근방의 평면도이고, 도 17의 (e)는, 도 17의 (d)의 A-A선으로 절단한 단면도이다. 도 17의 (a) 내지 도 17의 (d)에서는, 데이터 전극 기판(11r, 11g, 11b)의 도시를 생략하고 있다. 도 17의 (a) 및 도 17의 (d)에서는, FPC(28)의 도시를 생략하고 있다.
도 17의 (d) 및 (e)에 도시한 바와 같이, 주사 전극 층간 배선(14)은, 데이터 전극 기판(11g, 11b) 및 주사 전극 기판(9r, 9b, 9g)에 각각 개구된 관통 구멍 TH에 도전 재료를 충전하여 형성되어 있다. B용 액정 표시 패널(3b)의 주사 전극 기판(9b)은, R, G용 액정 표시 패널(3r, 3g) 및 데이터 전극 기판(11b)의 단부로부 터 돌출되어 형성되어 있다. 주사 전극 기판(9b)이 돌출된 영역에는, 주사 전극(21b)이 노출되어 있다. 이 주사 전극(21b)의 노출부는, 주사 신호 입력 단자(6)로서 기능하도록 되어 있다. FPC(28)는 ACF(8)를 개재하여 주사 신호 입력 단자(6)에 접속된다.
도 17의 (a)에 도시한 바와 같이, B용 액정 표시 패널(3b)은, 주사 전극 기판(9b)의 기판면 법선 방향에서 보아, 주사 전극 기판(9b), 주사 전극(21b) 및 데이터 전극 기판(11b)을 각각 관통하여 형성된 복수의 관통 구멍(61b1, 61b2)을 갖고 있다. 관통 구멍(61b1, 61b2)은, 기판 단부로부터 소정의 거리만큼 떨어져 형성되어 있다. 관통 구멍(61b1)은 주사 전극 기판(9b)에 형성되고, 관통 구멍(61b2)은 데이터 전극 기판(11b)에 형성되어 있다. 관통 구멍(61b1)은, 관통 구멍(61b2)보다 길이가 긴 직경을 갖고 있다. 관통 구멍(61b1, 61b2)은, 기판면 법선 방향에서 보아, 겹쳐서 형성되어 있다.
도 17의 (b)에 도시한 바와 같이, G용 액정 표시 패널(3g)은, 주사 전극 기판(9g)의 기판면 법선 방향에서 보아, 주사 전극 기판(9g), 주사 전극(21g) 및 데이터 전극 기판(11g)을 각각 관통하여 형성된 복수의 관통 구멍(61g1, 61g2)을 갖고 있다. 관통 구멍(61g1)은 주사 전극 기판(9g)에 형성되고, 관통 구멍(61g2)은 데이터 전극 기판(11g)에 형성되어 있다. 관통 구멍(61g1)은, 관통 구멍(61g2)보다 길이가 긴 직경을 갖고, 관통 구멍(61b2)과 거의 동일한 길이의 직경을 갖고 있다. 관통 구멍(61g1, 61g2)은, 기판면 법선 방향에서 보아, 겹쳐서 형성되어 있다. 또한, 관통 구멍(61g1, 61g2)은, 기판면 법선 방향에서 보아, 관통 구 멍(61b1, 61b2)과 거의 겹치는 위치에 배치되어 있다.
도 17의 (c)에 도시한 바와 같이, R용 액정 표시 패널(3r)은, 주사 전극 기판(9r)의 기판면 법선 방향에서 보아, 복수의 주사 전극 기판(9r)을 각각 관통하여 형성된 복수의 관통 구멍(61r1)을 갖고 있다. 관통 구멍(61r1)은, 기판면 법선 방향에서 보아, 관통 구멍(61b1, 61b2, 61g1, 61g2)과 거의 겹치는 위치에 형성되어 있다. 관통 구멍(61r1)은, 관통 구멍(61g2)과 거의 동일한 길이의 직경을 갖고 있다. 관통 구멍(61b1, 61b2, 61g1, 61g2, 61r1)에 의해, 관통 구멍 TH가 구성된다.
도 17의 (d) 및 도 17의 (e)에 도시한 바와 같이, R, G, B용 액정 표시 패널(3r, 3g, 3b)을 적층하였을 때에, 관통 구멍(61b1, 61b2, 61g1, 61g2, 61r1)을 거의 겹치게 할 필요가 있다. 이 때문에, 도 17의 (a) 내지 도 17의 (c)에 도시한 바와 같이, 관통 구멍(61b, 61b2)은, 주사 전극 기판(9b)이 돌출되어 있는 만큼 다른 관통 구멍(61g1, 61g2, 61r1)보다 기판 단부로부터 떨어져 형성되어 있다.
주사 전극 층간 배선(14)은, 도전 재료를 관통 구멍 TH에 매립하여 형성되어 있다. 도 17의 (e)에 도시한 바와 같이, 관통 구멍 TH에 충전된 도전 재료는, 데이터 전극 기판(9b, 9g, 9r)과 주사 전극 기판(11b, 11g, 11r) 사이로 퍼진다. 이에 의해, 주사 전극(21b, 21g, 21r) 및 주사 신호 입력 단자(6)는 도전 재료를 개재하여 서로 전기적으로 접속된다. 기판면 법선 방향에서 보아 서로 겹치는 주사 전극(21r, 21g, 21b)은 주사 전극 층간 배선(14)에 의해 공통화되어 있다. 또한, 주사 전극 층간 배선(14)은 R, G, B용 액정 표시 패널(3)에서 공통 배선으로 할 수 있으므로, 관통 구멍은 도시하지 않은 데이터 전극(23g)에 거의 평행하게 1열만으 로 된다.
본 실시예에 따른 적층형 표시 소자의 제조 방법은, 관통 구멍(61b1, 61b2, 61g1, 61g2, 61r1)의 형성 위치와, 데이터 전극 기판(11r)의 전극 패턴과, 주사 신호 입력 단자(6) 및 데이터 신호 입력 단자(4)가 노출되도록 롤 형상 적층 패널 또는 시트 형상 적층 패널을 절단하는 것을 제외하고, 상기 실시예 8과 마찬가지이므로, 설명은 생략한다.
이상 설명한 바와 같이, 본 실시예에 따르면, 적층형 액정 표시 소자(1)는 비표시 영역에 관통 배선을 형성할 수 있으므로, 상기 실시예 8과 마찬가지의 효과가 얻어진다.
(실시예 10)
본 실시 형태의 실시예 10에 따른 적층형 표시 소자 및 그 제조 방법에 대하여 도 18 및 도 19를 이용하여 설명한다. 본 실시예에 따른 적층형 액정 표시 소자(1)는, 관통 구멍의 형상에 특징을 갖고 있다. 본 실시예에 따른 적층형 액정 표시 소자(1)는, 관통 구멍의 형상이 상이한 점을 제외하고, 다른 구성은 상기 실시예 8 또는 9와 마찬가지이기 때문에, 설명은 생략한다.
도 18은 본 실시예에 따른 적층형 액정 표시 소자(1)의 관통 구멍 THb의 단면을 모식적으로 예시하고 있다. 또한, 상기 실시예 9에 설명한 다른 관통 구멍 THr, THg, TH도 관통 구멍 THb와 마찬가지의 구성을 갖고 있다. 도 18에 도시한 바와 같이, 관통 구멍(54b1, 54b2)의 직경은, 데이터 전극 기판(11b)과, 주사 전극 기판(9b)에서 서로 다르다. 예를 들면, 주사 전극 기판(9b)에 형성된 관통 구 멍(54b1)의 직경은, 데이터 전극 기판(11b)에 형성된 관통 구멍(54b2)의 직경보다 길게 형성되어 있다. 이에 의해, 데이터 신호 입력 단자(4)와 전기적으로 접속하고자 하는 데이터 전극(23b)은, 관통 구멍 THb에서의 노출 면적이 커진다. 이 때문에, 데이터 전극(23b)은 데이터 전극 층간 배선(2)과의 전기적 접촉 면적이 커진다. 이에 의해, 데이터 전극(23b)과 데이터 전극 층간 배선(2)의 접속 불량의 발생을 방지할 수 있다.
도 19는 본 실시예의 변형예에 따른 적층형 액정 표시 소자(1)의 관통 구멍 THb의 단면도를 모식적으로 예시하고 있다. 상기 실시예 9에 설명한 다른 관통 구멍 THr, THg, TH도 관통 구멍 THb와 마찬가지의 구성을 갖고 있다. 도 19에 도시한 바와 같이, 본 변형예에서는, 관통 구멍(54b1, 54b2, 56b1, 56b2, 58b)의 직경은, 상층측(표시면측)일수록 크게 되어 있다. 상층측에 배치된 각 전극 기판(9b, 11b, 9g, 11g, 9r)일수록 관통 구멍의 직경을 크게 함으로써, 관통 구멍 THb에 매립된 도전 페이스트의 돌아 들어감이 향상된다. 즉, 도 19에 도시한 바와 같이, 주사 전극 기판(9b, 9g, 9r)과 데이터 전극 기판 사이에 도전 페이스트가 퍼진 상태에서 데이터 전극 층간 배선(2)이 형성된다. 이에 의해, 데이터 전극(23b)은 데이터 전극 층간 배선(2)과의 전기적 접촉 면적이 커진다. 이에 의해, 데이터 전극(23b)과 데이터 전극 층간 배선(2)의 접속 불량의 발생을 방지할 수 있다.
본 실시예 및 변형예에 따른 적층형 표시 소자의 제조 방법은, 롤 형상 또는 시트 형상 상면 필름 기판과, 롤 형상 또는 시트 형상 하면 필름 기판을 접합하기 전에 관통 구멍을 각각 형성하는 점을 제외하고, 상기 실시예 9와 마찬가지이므로 설명은 생략한다.
이상 설명한 바와 같이, 본 실시예에 따르면, 데이터 전극 기판 및 주사 전극 기판에 각각 형성된 관통 구멍의 직경을 서로 다르게 함으로써, 관통 구멍에 노출되는 데이터 전극이나 주사 전극의 면적을 넓게 할 수 있다. 이에 의해, 데이터 전극과 데이터 전극 층간 배선의 전기적 접촉이나 주사 전극과 주사 전극 층간 배선의 전기적 접촉을 향상시킬 수 있다. 또한, 상층의 전극 기판에 형성된 관통 구멍의 직경을 길게 함으로써, 데이터 전극 기판과 주사 전극 기판 사이에 도전 재료부재를 돌아 들어가게 할 수 있다. 이에 의해, 도전 재료 부재가 관통 구멍 내에 안정적으로 매립되므로, 데이터 전극과 데이터 전극 층간 배선의 전기적 접촉이나 주사 전극과 주사 전극 층간 배선의 전기적 접촉을 향상시킬 수 있다.
(실시예 11)
본 실시 형태의 실시예 11에 따른 적층형 표시 소자 및 그 제조 방법에 대하여 도 20 및 도 21을 이용하여 설명한다. 본 실시예에 따른 적층형 표시 소자는, 3층으로 적층된 R, G, B용 액정 표시 패널을 관통하는 관통 구멍에 도전 페이스트를 매립하여 형성된 데이터 전극 층간 배선 및 주사 전극 층간 배선을 구비한 점에 특징을 갖고 있다. 또한, 적층형 표시 소자는, 액정 구동용 IC를 구비한 FPC가 범프 접속되어 있는 점에 특징을 갖고 있다.
도 20은 본 실시예에 따른 적층형 액정 표시 소자(1)의 데이터 전극 층간 배선(2) 근방을 모식적으로 도시하고 있다. 도 20의 (a)는 적층형 액정 표시 소자(1)의 데이터 전극 층간 배선(2) 근방의 모식적인 단면도이고, 도 20의 (b) 내지 도 20의 (d)는 적층형 액정 표시 소자(1)를 분해한 분해도로서, B, G, R용 액정 표시 패널(3b, 3g, 3r)의 각각의 평면도이며, 도 20의 (e)는 FPC(47)의 데이터 신호 출력 단자(43) 근방을 도시하는 평면도이다. 도 20의 (b) 내지 도 20의 (d)에서는, 주사 전극 기판의 도시를 생략하고 있다.
도 21은 본 실시예에 따른 적층형 액정 표시 소자(1)의 주사 전극 층간 배선(14) 근방을 모식적으로 도시하고 있다. 도 21의 (a)는 적층형 액정 표시 소자(1)의 주사 전극 층간 배선(14) 근방의 평면도이고, 도 21의 (b)는 도 21의 (a)의 A-A선으로 절단한 단면도이다. 도 21의 (c) 내지 도 21의 (e)는 적층형 액정 표시 소자(1)를 분해한 분해도로서, B, G, R용 액정 표시 패널(3b, 3g, 3r)의 각각의 평면도이다. 도 21의 (a)에서는, FPC(28)의 도시를 생략하고 있다. 도 21의 (c) 내지 도 21의 (e)에서는, 데이터 전극 기판(11b, 11g, 11r)의 도시를 생략하고 있다.
도 20 및 도 21에 도시한 바와 같이, 본 실시예에 따른 적층형 액정 표시 소자(1)는, 복수의 데이터 전극(21r)과, 복수의 데이터 전극(23r)에 각각 교차하여 형성된 복수의 주사 전극(23r)을 구비한 R용 액정 표시 패널(제1 표시 패널)(3r)과, 복수의 데이터 전극(23g)과, 복수의 데이터 전극(23g)에 각각 교차하여 형성된 복수의 주사 전극(21g)을 구비하여 R용 액정 표시 패널(3r)에 적층된 G용 액정 표시 패널(제2 표시 패널)(3g)과, 복수의 데이터 전극(23b)과, 복수의 데이터 전극(23b)에 각각 교차하여 형성된 복수의 주사 전극(21b)을 구비하여 R, G용 액정 표시 패널(3r, 3g)에 적층된 B용 액정 표시 패널(제2 표시 패널)(3b)을 갖고 있다. R, G, B용 액정 표시 패널(3r, 3g, 3b)에 의해 적층형 액정 표시 패널(3)이 구성된다.
또한, 적층형 액정 표시 소자(1)는, R, G, B용 액정 표시 패널(3r, 3g, 3b)의 데이터 전극(23r, 23g, 23b)을 각각 구동하는 데이터 신호가 출력되는 복수의 데이터 신호 출력 단자(43r, 43g, 43b)를 구비한 FPC(데이터 전극 구동 회로 기판)(47)와, R, G, B용 액정 표시 패널(3r, 3g, 3b)의 주사 전극(21r, 21g, 21b)을 각각 구동하는 주사 신호가 출력되는 복수의 주사 신호 출력 단자(44)를 구비한 FPC(주사 전극 구동 회로 기판)(48)와, R, G, B용 액정 표시 패널(3r, 3g, 3b)의 비표시 영역에 형성되며 R, G, B용 액정 표시 패널(3r, 3g, 3b)의 데이터 전극(23r, 23g, 23b)과 복수의 데이터 신호 출력 단자(43r, 43g, 43b)를 층간 접속하는 복수의 데이터 전극 층간 배선(2)과, 그 비표시 영역에 형성되며 R, G, B용 액정 표시 패널(3r, 3g, 3b)의 주사 전극(21r, 21g, 21b)과 복수의 주사 신호 출력 단자(44)를 층간 접속하는 복수의 주사 전극 층간 배선(14)을 갖고 있다. R, G, B용 액정 표시 패널(3r, 3g, 3b)의 구성은, 데이터 전극 층간 배선(2) 및 주사 전극 층간 배선(14)의 구성이 상이한 점을 제외하고, 상기 실시예 1과 마찬가지이기 때문에, 설명은 생략한다.
도 20의 (a)에 도시한 바와 같이, 데이터 전극 층간 배선(2)은, 적층형 액정 표시 패널(3)을 개구한 관통 구멍 THr, THg, THb에 도전 재료를 충전하여 형성되어 있다. R용 액정 표시 패널(3r)의 데이터 전극 기판(11r)의 이면에는 데이터 전극 층간 배선(2)이 노출되어 있다. 데이터 전극 층간 배선(2)의 노출부에 예를 들면 금 범프(18)가 각각 형성되어 있다. FPC(47)는 금 범프(18)을 개재하여 적층형 액정 표시 패널(3)에 접속되어 있다. FPC(47)는 R용 액정 표시 패널(3r)측이 아니라 B용 액정 표시 패널(3b)측에 배치하여도 된다.
도 20의 (b)에 도시한 바와 같이, B용 액정 표시 패널(3b)은, 데이터 전극 기판(11b)의 기판면 법선 방향에서 보아, 복수의 데이터 전극(23b)에 각각 접속되어 기판 단부에 인출된 복수의 인출 전극(55b)을 갖고 있다. 인출 전극(55b)의 거의 중앙에는 관통 구멍(54b2)이 형성되어 있다. 또한, 주사 전극 기판(9b)(도 20의 (a) 참조)은, 데이터 전극 기판(11b)의 기판면 법선 방향에서 보아, 관통 구멍(54b2)에 겹치도록 형성된 관통 구멍(54b1)을 갖고 있다. 관통 구멍(54b1, 54b2)은 거의 동일한 길이의 직경을 갖고 있다.
도 20의 (c)에 도시한 바와 같이, G용 액정 표시 패널(3g)은, 복수의 관통 구멍(54b1, 54b2)과 겹치는 위치에 형성된 복수의 관통 구멍(56b1, 56b2)을 갖고 있다. 관통 구멍(56b1)은 주사 전극 기판(9g)(도 20의 (a) 참조)에 형성되고, 관통 구멍(56b2)은 데이터 전극 기판(11g)에 형성되어 있다. 관통 구멍(56b1, 56b2)은, 거의 동일한 길이의 직경을 갖고 있다. 관통 구멍(56b1, 56b2)의 직경은, 관통 구멍(54b1, 54b2)의 직경과 거의 동일한 길이로 되어 있다. 데이터 전극(23g)은 관통 구멍(56b1, 56b2)까지 연신하여 형성되어 있지 않다. 이 때문에 후에 설명하는 바와 같이, 데이터 전극 층간 배선(2)을 형성하여도, 데이터 전극(23g)은 데이터 전극(23b)과 단락하지 않도록 되어 있다.
도 20의 (d)에 도시한 바와 같이, 데이터 전극 기판(11r)은, 데이터 전극 기 판(11r)의 기판면 법선 방향에서 보아, 복수의 인출 전극(55b)과 겹치는 위치에 형성된 복수의 접속 단자 배선부(57b)를 갖고 있다. R용 액정 표시 패널(3r)은, 관통 구멍(54b1, 54b2, 56b1, 56b2)과 겹치는 위치에 형성된 관통 구멍(58b1, 58b2)을 갖고 있다. 관통 구멍(58b1)은 주사 전극 기판(9r)(도 20의 (a) 참조)에 형성되고, 관통 구멍(58b2)은 데이터 전극 기판(11r)에 형성되어 있다. 관통 구멍(58b1, 58b2)은, 거의 동일한 길이의 직경을 갖고 있다. 관통 구멍(58b1, 58b2)의 직경은, 관통 구멍(56b1, 56b2)의 직경과 거의 동일한 길이로 되어 있다. 관통 구멍(54b1, 54b2, 56b1, 56b2, 58b1, 58b2)에 의해 관통 구멍 THb가 구성된다.
도 20의 (b)에 도시한 바와 같이, B용 액정 표시 패널(3b)은, 데이터 전극 기판(11b)의 기판면 법선 방향에서 보아, 복수의 데이터 전극(23b)과 복수의 인출 전극(55b) 사이에 각각 형성된 복수의 관통 구멍(54g1, 54g2)을 갖고 있다. 관통 구멍(54g1, 54g2)은, 동 기판면 법선 방향에서 보아, 겹쳐서 형성되어 있다. 관통 구멍(54g1)은 주사 전극 기판(9b)(도 20의 (a) 참조)에 형성되고, 관통 구멍(54g2)은 데이터 전극 기판(11b)에 형성되어 있다. 관통 구멍(54g1, 54g2)은 거의 동일한 길이의 직경을 갖고 있다. 데이터 전극(23b)은 관통 구멍(54g1, 54g2)까지 연신하여 형성되어 있지 않다. 이 때문에 후에 설명하는 바와 같이, 데이터 전극 층간 배선(2)을 형성하여도, 데이터 전극(23b)은 데이터 전극(23g)과 단락하지 않도록 되어 있다.
도 20의 (c)에 도시한 바와 같이, G용 액정 표시 패널(3g)은, 데이터 전극 기판(11g)의 기판면 법선 방향에서 보아, 복수의 관통 구멍(54g1, 54g2)과 겹치는 위치에 형성된 복수의 관통 구멍(56g1, 56g2)을 갖고 있다. 관통 구멍(56g1, 56g2)은, 동 기판면 법선 방향에서 보아, 겹쳐서 형성되어 있다. 복수의 데이터 전극(23g)은 복수의 관통 구멍(56g1, 56g2)까지 연신하여 각각 형성되어 있다. 관통 구멍(56g1)은 주사 전극 기판(9g)(도 20의 (a) 참조)에 형성되어 있다. 관통 구멍(56g2)은 데이터 기판(11g)의 데이터 전극(23g)을 개구하여 형성되어 있다. 관통 구멍(56g1, 56g2)은 거의 동일한 길이의 직경을 갖고 있다. 관통 구멍(56g1, 56g2)의 직경은, 관통 구멍(54g1, 54g2)의 직경과 거의 동일한 길이로 되어 있다.
도 20의 (d)에 도시한 바와 같이, R용 액정 표시 패널(3r)은, 복수의 데이터 전극(23r)과 복수의 접속 단자 배선부(57b) 사이에 각각 배치된 복수의 접속 단자 배선부(57g)를 갖고 있다. 접속 단자 배선부(57g)는 데이터 전극 기판(11r) 위에 형성되어 있다. R용 액정 표시 패널(3r)은, 데이터 전극 기판(11r)의 기판면 법선 방향에서 보아, 복수의 관통 구멍(56g1, 56g2)과 겹치는 위치에 형성된 관통 구멍(58g1, 58g2)을 갖고 있다. 관통 구멍(58g1)은 주사 전극 기판(9r)(도 20의 (a) 참조)에 형성되어 있다. 관통 구멍(58g2)은 접속 단자 배선부(57g)를 개구하여 데이터 전극 기판(11r)에 형성되어 있다. 관통 구멍(58g1, 58g2)은, 거의 동일한 길이의 직경을 갖고 있다. 관통 구멍(58g1, 58g2)의 직경은, 관통 구멍(56g1, 56g2)의 직경과 거의 동일한 길이로 되어 있다. 관통 구멍(54g1, 54g2, 56g1, 56g2, 58g1, 58g2)에 의해 관통 구멍 THg가 구성된다.
도 20의 (b)에 도시한 바와 같이, B용 액정 표시 패널(3b)은, 데이터 전극 기판(11b)의 기판면 법선 방향에서 보아, 복수의 인출 전극(55b)에 인접하여 기판 단부측에 각각 형성된 복수의 관통 구멍(54r1, 54r2)을 갖고 있다. 관통 구멍(54r1, 54r2)은, 동 기판면 법선 방향에서 보아, 겹쳐서 형성되어 있다. 관통 구멍(54r1)은 주사 전극 기판(9b)(도 20의 (a) 참조)에 형성되고, 관통 구멍(54r2)은 데이터 전극 기판(11b)에 형성되어 있다. 관통 구멍(54r1, 54r2)은 거의 동일한 길이의 직경을 갖고 있다. 인출 전극(55b)은 관통 구멍(54r1, 54r2)까지 연신하여 형성되어 있지 않다. 이 때문에 후에 설명하는 바와 같이, 데이터 전극 층간 배선(2)을 형성하여도, 데이터 전극(23b)은 데이터 전극(23r)과 단락하지 않도록 되어 있다.
도 20의 (c)에 도시한 바와 같이, G용 액정 표시 패널(3g)은, 데이터 전극 기판(11g)의 기판면 법선 방향에서 보아, 복수의 관통 구멍(54r1, 54r2)과 겹치는 위치에 형성된 복수의 관통 구멍(56r1, 56r2)을 갖고 있다. 관통 구멍(56r1, 56r2)은, 동 기판면 법선 방향에서 보아, 겹쳐서 형성되어 있다. 관통 구멍(56r1)은 주사 전극 기판(9g)(도 20의 (a) 참조)에 형성되어 있다. 관통 구멍(56r2)은 데이터 전극 기판(11g)에 형성되어 있다. 관통 구멍(56r1, 56r2)은 거의 동일한 길이의 직경을 갖고 있다. 관통 구멍(56r1, 56r2)의 직경은, 관통 구멍(54r1, 54r2)의 직경과 거의 동일한 길이로 되어 있다. 복수의 데이터 전극(23g)은 복수의 관통 구멍(56r1, 56r2)까지 연신하여 각각 형성되어 있지 않다. 이 때문에 후에 설명하는 바와 같이, 데이터 전극 층간 배선(2)을 형성하여도, 데이터 전극(23g)은 데이터 전극(23r)과 단락하지 않도록 되어 있다.
도 20의 (d)에 도시한 바와 같이, R용 액정 표시 패널(3r)은, 데이터 전극 기판(11r)의 기판면 법선 방향에서 보아, 복수의 접속 단자 배선부(57b)에 인접하여 기판 단부측에 형성된 복수의 접속 단자 배선부(57r)를 갖고 있다. 접속 단자 배선부(57r)는 데이터 전극(23r)에 접속되어 있다. 접속 단자 배선부(57r)는 데이터 전극 기판(11r) 위에 형성되어 있다. R용 액정 표시 패널(3r)은, 데이터 전극 기판(11r)의 기판면 법선 방향에서 보아, 복수의 관통 구멍(56r1, 56r2)과 겹치는 위치에 형성된 관통 구멍(58r1, 58r2)을 갖고 있다. 관통 구멍(58r1)은 주사 전극 기판(9r)(도 20의 (a) 참조)에 형성되어 있다. 관통 구멍(58r2)은 접속 단자 배선부(57r)를 개구하여 데이터 전극 기판(11r)에 형성되어 있다. 관통 구멍(58r1, 58r2)은, 거의 동일한 길이의 직경을 갖고 있다. 관통 구멍(58r1, 58r2)의 직경은, 관통 구멍(56r1, 56r2)의 직경과 거의 동일한 길이로 되어 있다. 도 20의 (a)에 도시한 관통 구멍 THr은, 관통 구멍(54r1, 54r2, 56r1, 56r2, 58r1, 58r2)에 의해 구성된다.
데이터 전극 층간 배선(2)은, 도전 재료를 관통 구멍 THr, THg, THb에 각각 매립하여 형성되어 있다. 도 20의 (a)에 도시한 바와 같이, 관통 구멍 THr, THg, THb에 도전 재료가 충전되면, 그 도전 재료는 데이터 전극 기판(9b, 9g, 9r)과 주사 전극 기판(11b, 11g, 11r) 사이로 퍼진다. 이에 의해, 데이터 전극(23r, 23g, 23b)과 데이터 전극 층간 배선(2)의 전기적 접속이 충분히 확보된다.
도 20의 (a) 및 도 20의 (e)에 도시한 바와 같이, FPC(47)는, 관통 구멍 THr, THg, THb와 겹치는 위치에 형성된 데이터 신호 출력 단자(44r, 44g, 44b)를 갖고 있다. 데이터 신호 출력 단자(44r, 44g, 44b)는 리드선(43)을 통하여 액정 구동용 IC(33)에 접속되어 있다. 데이터 전극 단자(44r, 44g, 44b)는 데이터 전극 층간 배선(2)을 통하여 데이터 전극(23r, 23g, 23b)에 각각 접속되어 있다. 이에 의해, 액정 구동용 IC(33)는 표시 화상에 대응한 데이터 신호를 소정의 데이터 전극(23r, 23g, 23b)에 출력할 수 있다. 도 20의 (e)에서, 도면 중 최상위에 배치된 리드선(43)에는 G용 데이터 신호가 입력되고, 그 리드선(43)에 인접하는 리드선(43)에는 B용 데이터 신호가 입력되고, 그 리드선(43)에 인접하는 리드선(43)에는 R용 데이터 신호가 입력된다. 이하 이 순으로, 리드선(43)에는 R, G, B용 데이터 신호가 입력된다.
주사 전극(21r, 21g, 21b)은, 데이터 전극(23r, 23g, 23b)과 직교하여 형성되어 있다. 이 때문에, 주사 전극 층간 배선(14)은, 적층형 액정 표시 소자(1)의 표시면에 직교하는 중심축을 회전축으로 하여 데이터 전극 층간 배선(2)과는 90도회전한 방향으로 형성되어 있다. 주사 전극(21r, 21g, 21b)은, 예를 들면 표시면측에 배치된 주사 전극 기판(9r, 9g, 9b)에 형성되어 있다.
도 21의 (b)에 도시한 바와 같이, 주사 전극 층간 배선(14)은, 적층형 액정 표시 패널(3)을 개구한 관통 구멍 TH에 도전 재료를 충전하여 형성되어 있다. R용 액정 표시 패널(3r)의 데이터 전극 기판(11r)의 이면에는 주사 전극 층간 배선(14)이 노출되어 있다. 주사 전극 층간 배선(14)의 노출부에 예를 들면 금 범프(18)가 각각 형성되어 있다. FPC(48)는 금 범프(18)를 개재하여 적층형 액정 표시 패널(3)에 접속되어 있다. FPC(48)는 R용 액정 표시 패널(3r)측이 아니라 B용 액정 표시 패널(3b)측에 배치하여도 된다.
도 21의 (c)에 도시한 바와 같이, B용 액정 표시 패널(3b)은, 주사 전극 기판(9b)의 기판면 법선 방향에서 보아, 주사 전극 기판(9b), 주사 전극(21b) 및 데이터 전극 기판(11b)을 각각 관통하여 형성된 복수의 관통 구멍(61b1, 61b2)을 갖고 있다. 관통 구멍(61b1)은 주사 전극 기판(9b)에 형성되고, 관통 구멍(61b2)은 데이터 전극 기판(11b)에 형성되어 있다. 관통 구멍(61b1, 61b2)은, 거의 동일한 길이의 직경을 갖고, 기판면 법선 방향에서 보아, 겹쳐서 형성되어 있다.
도 21의 (d)에 도시한 바와 같이, G용 액정 표시 패널(3g)은, 주사 전극 기판(9g)의 기판면 법선 방향에서 보아, 주사 전극 기판(9g), 주사 전극(21g) 및 데이터 전극 기판(11g)을 각각 관통하여 형성된 복수의 관통 구멍(61g1, 61g2)을 갖고 있다. 관통 구멍(61g1)은 주사 전극 기판(9g)에 형성되고, 관통 구멍(61g2)은 데이터 전극 기판(11g)에 형성되어 있다. 관통 구멍(61g1, 61g2)은, 거의 동일한 길이의 직경을 갖고, 기판면 법선 방향에서 보아, 겹쳐서 형성되어 있다. 또한, 관통 구멍(61g1, 61g2)은, 기판면 법선 방향에서 보아, 관통 구멍(61b1, 61b2)과 거의 겹치는 위치에 형성되어 있다. 관통 구멍(61g1, 61g2, 61b1, 61b2)은, 거의 동일한 길이의 직경을 갖고 있다.
도 21의 (e)에 도시한 바와 같이, R용 액정 표시 패널(3r)은, 주사 전극 기판(9r)의 기판면 법선 방향에서 보아, 주사 전극 기판(9r), 주사 전극(21r) 및 데이터 전극 기판(11r)을 각각 관통하여 형성된 복수의 관통 구멍(61r1, 61r2)을 갖고 있다. 관통 구멍(61r1)은 주사 전극 기판(9r)에 형성되고, 관통 구멍(61r2)은 데이터 전극 기판(11r)에 형성되어 있다. 관통 구멍(61r1, 61r2)은, 거의 동일한 길이의 직경을 갖고, 기판면 법선 방향에서 보아, 겹쳐서 형성되어 있다. 관통 구멍(61r1, 61r2)은, 기판면 법선 방향에서 보아, 관통 구멍(61b1, 61b2, 61g1, 61g2)과 거의 겹치는 위치에 형성되어 있다. 관통 구멍(61r1, 61r2)은, 관통 구멍(61b1, 61b2)과 거의 동일한 길이의 직경을 갖고 있다. 도 21의 (a) 및 도 21의 (b)에 도시한 관통 구멍 TH는, 관통 구멍(61b1, 61b2, 61g1, 61g2, 61r1, 61r2)에 의해 구성된다.
주사 전극 층간 배선(14)은, 도전 재료를 관통 구멍 TH에 매립하여 형성되어 있다. 도 21의 (b)에 도시한 바와 같이, 관통 구멍 TH에 도전 재료가 충전되면, 그 도전 재료는 데이터 전극 기판(9b, 9g, 9r)과 주사 전극 기판(11b, 11g, 11r) 사이로 퍼진다. 이에 의해, 주사 전극(21b, 21g, 21r) 및 주사 신호 입력 단자(6)는 도전 재료를 개재하여 서로 전기적으로 접속된다. 기판면 법선 방향에서 보아 서로 겹치는 주사 전극(21r, 21g, 21b)은, 주사 전극 층간 배선(14)에 의해 공통화되어 있다.
본 실시예에 따른 적층형 액정 표시 소자(1)는, 주사 전극 층간 배선(14)을 이용하여 주사 전극(21r, 21g, 21b)을 주사 신호 입력 단자(6)에 전기적으로 접속할 수 있다. 이 때문에, 적층형 액정 표시 소자(1)는, 주사 신호 입력 단자(6)를 데이터 전극 기판(11r)에만 집약시킨 구성으로 할 수 있다.
다음으로, 본 실시예에 따른 적층형 표시 소자의 제조 방법에 대하여 도 20 및 도 21을 이용하여 설명한다. 본 실시 형태에 따른 적층형 액정 표시 소자(1)의 제조 방법은, 상기 실시예 8과 거의 마찬가지이기 때문에, 상이한 점만을 간단히 설명한다. 이하에서는, 롤 형상 패널을 예로 들어 설명하지만, 시트 형상 패널이어도 마찬가지의 제조 방법에 의해 적층형 표시 소자를 제조할 수 있다. 우선, 도 20 및 도 21에 도시한 데이터 전극(23r, 23g, 23b)이나 주사 전극(21r, 21g, 21b) 등이 복수 형성된 R, G, B용 롤 패널을 적층하여 롤 형상 적층 패널을 형성한다. 다음으로, 예를 들면 탄산 가스 레이저를 이용하여, 적층된 R, G, B용 액정 표시 패널(3r, 3g, 3b)의 소정의 위치를 개구하여 관통 구멍 THr, THg, THb, TH를 각각 형성한다.
다음으로, 관통 구멍 THr, THg, THb, TH에 도전 재료 부재를 충전하여 데이터 전극 층간 배선(2) 및 주사 전극 층간 배선(14)을 형성한다. 예를 들면, 잉크 제트법에 의해 도전성 페이스트를 관통 구멍 THr, THg, THb, TH로 충전하고, 적외선 등에 의해 국소 가열하여 소성한다. 이에 의해，R, G, B용 액정 표시 패널(3r, 3g, 3b)은 층간 접속된다. 다음으로，R용 액정 표시 패널(3r)측에 노출된 데이터 전극 층간 배선(2) 및 주사 전극 층간 배선(14) 위에 금 범프(18)를 각각 형성한다. 금 범프(18)는, 롤 형상 적층 패널을 개별로 분할 절단한 후에 형성하여도 된다. 다음으로，층간 접속된 R, G, B용 액정 표시 패널(3r, 3g, 3b)마다 롤 형상 적층 패널을 개별로 분할 절단하여 적층형 액정 표시 패널(3)을 형성한다. 다음으로，FPC(47, 48)와 적층형 액정 표시 패널(3)을 금 범프(18)를 이용하여 압착 접속한다. 이하 상기 실시예 8과 마찬가지의 제조 공정을 거쳐 적층형 액정 표시 소자(1)가 완성된다.
이상 설명한 바와 같이, 본 실시예에 따르면, R, G, B용 액정 표시 패널(3r, 3g, 3b)에 구비된 모든 기판(9r, 11r, 9g, 11g, 9b, 11b)을 개구한 관통 구멍 THr, THg, THb, TH를 일괄하여 형성하여 관통 배선할 수 있다. 이 때문에, 1회의 공정에서 롤 형상 적층 패널 또는 시트 형상 적층 패널을 개개의 적층형 액정 표시 패널(3)로 분단할 수 있다. 상기 실시예 8에서는, 각 전극 기판(9r, 9g, 9b, 11g, 11b)을 데이터 전극 기판(11r)보다 작게 절단하기 때문에, 기판 절단 시에 데이터 전극 기판(11r)의 전극면에 손상을 입히게 될 우려가 있다. 이에 대하여, 본 실시예에서는, 모든 전극 기판(9r, 9g, 9b, 11r, 11g, 11b)을 동일한 크기로 절단하므로, 전극면의 손상을 방지할 수 있다. 또한, 종래 기술 2는, 전극 기판마다 관통 구멍을 형성하고, 적층 시에 그 관통 구멍끼리를 위치 정렬하여 적층할 필요가 있다. 이에 대하여, 본 실시예에서는, R, G, B용 롤 패널을 적층한 적층 후에 관통 구멍을 형성하는 가공 수단을 채용할 수 있다. 이에 의해, 관통 구멍의 위치 정렬을 하지 않아도 되므로, R, G, B용 롤 패널의 적층 공정이 용이하게 된다.
(실시예 12)
본 실시 형태의 실시예 12에 따른 적층형 표시 소자 및 그 제조 방법에 대하여 도 22 내지 도 25를 이용하여 설명한다. 본 실시예에 따른 적층형 액정 표시 소자(1)는, 복수의 데이터 전극 층간 배선(2) 사이에, 인접하는 데이터 전극끼리의 단락을 방지하는 데이터 전극 단락 방지 절연층과, 복수의 주사 전극 층간 배선(14) 사이에, 인접하는 주사 전극 배선끼리의 단락을 방지하는 주사 전극 단락 방지 절연층을 구비한 점에 특징을 갖고 있다.
상기 실시예 1 내지 11에 따른 적층형 액정 표시 소자(1)는, 데이터 전극 층 간 배선(2) 및 주사 전극 층간 배선(14)에 층간 접속 불량이 발생할 가능성을 갖고 있다고 하는 문제가 있다. 도 22는 스크린 인쇄법을 이용하여 적층형 액정 표시 패널(3)의 측면에 형성된 주사 전극 층간 배선(14)을 모식적으로 도시하고 있다. 도 22의 (a)는 적층형 액정 표시 패널(3)을 B용 액정 표시 패널(3b)측으로부터 본 평면도이고, 도 22의 (b)는 적층형 액정 표시 패널(3)을 주사 전극 층간 배선(14)측으로부터 본 측면도이다. 도 22의 (a)에서는, 이해를 용이하게 하기 위해서 주사 전극 기판(9b)을 투과적으로 도시하고 있다. 도 22의 (b)에서는, R용 액정 표시 패널(3r)의 도시가 생략되어 있다.
데이터 전극 기판(11b, 11g) 및 주사 전극 기판(9b, 9g)의 기판 두께는, 약 125㎛이다. 데이터 전극(23b, 23g)의 전극 두께는 1㎛ 이하이다. B, G용 액정층(5b, 5g)의 셀 갭은 약 5㎛이다. 따라서, 시일재(도시 생략)의 외주위에 배치되어 액정이 충전되어 있지 않은 비표시 영역의 기판간 거리(공극층의 두께)는 약 5㎛로 된다. 접착층(17)의 두께는 수㎛이다. 또한, 주사 전극 층간 배선(14)의 전극폭은, 화상 영역의 해상도에 따라서 서로 다르지만 예를 들면 100㎛～800㎛이다.
도 22의 (a) 및 도 22의 (b)에 도시한 바와 같이, 적층형 액정 표시 패널(3)의 측면에 도전 페이스트를 도포하면, 도전 페이스트는, 그 측면으로부터 양 전극 기판(9b, 11b) 사이 및 양 전극 기판(9g, 11g) 사이에 유입된다. 이에 의해, 도전 페이스트는 주사 전극(21b, 21g)의 어느 정도의 영역을 덮으므로, 주사 전극(21b, 21g)끼리를 전기적으로 접속할 수 있다. 그런데, 도 22의 (a) 및 도 22의 (b)의 도면 중 중앙의 주사 전극 층간 배선(14)과 같이, 도전 재료가 인접하는 주사 전극 까지 유입되게 되어 인접하는 주사 전극(9b)끼리가 단락하게 될 가능성이 있다. 또한, 도전 페이스트의 유입이 부족하면, 도 22의 (a)의 도면 중 좌측의 주사 전극 층간 배선(14)과 같이, 주사 전극 층간 배선(14)과 주사 전극(21b)이 전기적으로 접속되지 않는다고 하는 접속 불량이 발생할 가능성이 있다. 주사 전극 기판(9b)과 데이터 전극(11b) 사이의 공극층이나 주사 전극 기판(9g)과 데이터 전극(11g) 사이의 공극층이 5㎛보다 짧아져 공극이 찌부러지게 되면, 도전 재료가 공극층에 들어갈 수 없는 경우도 있다. 이들 문제를 해결하기 위해서, 본 실시 형태에 따른 적층형 표시 소자는, 도전 재료를 형성하는 영역의 주위에 절연벽을 배치하는 구성을 갖고 있다. 이에 의해, 주사 전극과 주사 전극 층간 배선이 양호하게 접속되고, 데이터 전극과 데이터 전극 층간 배선이 양호하게 접속되게 된다.
도 23은 본 실시예에 따른 적층형 액정 표시 소자(1)의 주요부를 모식적으로 도시하고 있다. 도 23의 (a)는 적층형 액정 표시 소자(1)를 B용 액정 표시 패널(3b)측으로부터 본 평면도이고, 도 23의 (b)는 적층형 액정 표시 소자(1)를 주사 전극 층간 배선(14)측으로부터 본 측면도이다. 도 23의 (a)에서는, 이해를 용이하게 하기 위해서 주사 전극 기판(9b)을 투과적으로 도시하고 있다. 도 23의 (b)에서는, R용 액정 표시 패널(3r)의 도시가 생략되어 있다.
도 23의 (a) 및 도 23의 (b)에 도시한 바와 같이, 적층형 액정 표시 소자(1)는, 복수의 주사 전극 층간 배선(14) 사이에 배치되어 인접하는 주사 전극끼리의 단락을 방지하는 복수의 절연벽(주사 전극 단락 방지 절연층)(66)을 갖고 있다. 절연벽(66)은, 액정층의 두께 및 공극층의 두께와 거의 동일한 두께를 갖고 있다. 절연벽(66)은 데이터 전극 기판(11b) 및 주사 전극 기판(9b) 사이와, 데이터 전극 기판(11g) 및 주사 전극 기판(9g) 사이에 각각 배치되어 있다. 절연벽(66)은, 액정층의 셀 갭을 유지하기 위해서 이용되는 벽면 구조체(벽부재)와 동일 재료로 동일 층에 동시에 형성된다. 절연벽(66)은 벽면 구조체와 함께 셀 갭을 소정의 두께로 유지하고 있다.
절연벽(66)은, 인접하는 주사 전극(21r)의 일부를 각각 덮고, 그 인접하는 주사 전극(21r) 사이에 배치되어 있다. 절연벽(66)은 액정층의 두께와 동일한 약 5㎛의 두께를 갖고, 인접하는 주사 전극(21r, 21g)의 패턴간 갭 5㎛～50㎛ 이상의 폭을 갖고 있다.
절연벽(66)을 형성한 롤 형상 적층 패널을 작성하고, 절연벽(66) 패턴을 가로질러 적층 패널을 절단한다. 절단면에는 절연벽(66)과 공극층이 나타난다. 공극층에는 주사 전극(21b, 21g)이 노출되어 있으므로, 주사 전극(21b, 21g, 21r)의 노출부를 따라서 도전성 페이스트를 배선 도포한다. 그렇게 하면, 도 23의 (a)에 도시한 바와 같이, 도전 페이스트는 공극층에 충분히 들어갈 수 있다. 이 때문에, 도 22의 (a)에 도시한 주사 전극(21b, 21g)과 주사 전극 층간 배선(14)의 접속 불량이나, 도 22의 (b)에 도시한 인접하는 주사 전극(21b)끼리나 인접하는 주사 전극(21g)끼리의 각각에 단락 불량이 발생하지 않게 된다. 도 23의 (a) 및 도 23의 (b)에 도시한 바와 같이, 본 실시예에 따른 적층형 액정 표시 소자(1)는 접속 불량이나 단락 불량이 없는 양호한 전기적 접속이 얻어진다. 또한, 도전 페이스트를 잉크 제트법을 이용하여 도포하여도 마찬가지의 효과가 얻어진다.
도 23의 (b)에서 도시가 생략된 R용 액정 표시 패널(3r)도 G, B용 액정 표시 패널(3g, 3b)과 마찬가지의 구성의 절연벽을 갖고 있다. 또한，R, G, B용 액정 표시 패널(3r, 3g, 3b)은, 절연벽(66)과 마찬가지의 구성?기능을 갖는 절연벽(데이터 전극 단락 방지 절연층)을 데이터 전극(23r, 23g, 23b)측에도 갖고 있다.
본 실시예에 따른 적층형 액정 표시 소자(1)의 제조 방법은, 절연벽(66)을 형성하는 점을 제외하고 상기 실시예 8과 마찬가지이기 때문에, 설명은 생략한다.
이상 설명한 바와 같이, 본 실시예에 따르면, 적층형 액정 표시 소자(1)는, 절연벽(66)을 갖고 있으므로, 인접하는 데이터 전극끼리의 단락이나 인접하는 주사 전극끼리의 단락을 방지할 수 있다. 또한, 적층형 액정 표시 소자(1)는, 데이터 전극과 데이터 전극 층간 배선의 접속 불량의 발생이나 주사 전극과 주사 전극 층간 배선의 접속 불량의 발생을 방지할 수 있다. 이에 의해, 적층형 액정 표시 소자(1)의 제조 수율이 향상되어, 제조 코스트의 저코스트화를 도모할 수 있다. 또한, 절연벽(66)은 데이터 전극 기판과 주사 전극 기판을 접착하는 접착층으로서도 기능하므로, 적층형 액정 표시 소자(1)의 기계적 강도의 향상을 도모할 수 있다.
다음으로, 본 실시예의 변형예에 따른 적층형 액정 표시 소자 및 그 제조 방법에 대하여 도 24 및 도 25를 이용하여 설명한다. 도 24 및 도 25는, 본 변형예에 따른 적층형 액정 표시 소자(1)의 주요부를 모식적으로 도시하고 있다. 도 24의 (a)는 주사 전극 기판(9b)의 전극 형성면의 평면도이고, 도 24의 (b)는 주사 전극 기판(9b)의 전극 형성면의 사시도이다. 도 25의 (a)는 주사 전극 층간 배선(14)이 형성되는 적층형 액정 표시 소자(1)의 측면을 도시하고, 도 25의 (b)는 도 25의 (a)의 도면 중에 도시한 A-A선으로 절단한 단면을 도시하고 있다.
도 24의 (a) 및 도 24의 (b)에 도시한 바와 같이, 본 변형예에 따른 적층형 액정 표시 소자(1)에 구비된 절연벽(66)은 빗살 형상으로 형성되어 있다. 절연벽(66)은, 주사 전극 기판(9b) 중앙측이 막혀 있다. 이 때문에, 적층형 액정 표시 소자(1)는, 양 전극 기판(9b, 11b) 및 인접하는 절연벽(66)으로 둘러싸여져 적층형 액정 표시 패널(3)의 측면에 개구하는 개구부로부터 도전 부재를 모세관 현상에 의해 흡인하여, 주사 전극 층간 배선(14)을 형성할 수 있다(도 25의 (b) 참조). 또한，R, G용 액정 표시 패널(3r, 3g)도 빗살 형상의 절연벽(66)을 갖고 있다. 도시는 생략하지만, R, G, B용 액정 표시 패널(3r, 3g, 3b)은, 빗살 형상의 절연벽(66)을 데이터 전극(23r, 23g, 23b)측에도 갖고 있다.
다음으로, 본 변형예에 따른 적층형 표시 소자의 제조 방법에 대하여 도 25를 이용하여 설명한다. 절연벽(66)이 형성된 롤 형상 적층 패널을 절연벽(66)이 노출되도록 절단하여 적층형 액정 표시 패널(3)을 형성한다. 다음으로, 도 25의 (a) 및 도 25의 (b)에 도시한 바와 같이, 양 전극 기판(9b, 11b) 등 및 인접하는 절연벽(66)으로 둘러싸여진 개구부로부터 도전 부재를 흡인하고, 다음으로 건조하고, 다음으로 페이킹을 행한다. 다음으로, 도전 부재가 노출되는 측면에 ACF(8)를 형성하고，ACF(8)를 개재하여 FPC(28)를 적층형 액정 표시 패널(3)에 전기적으로 접속한다. 다음으로，FPC(28)를 표시 제어 회로 기판(도시 생략)에 접속하여 적층형 액정 표시 소자(1)가 완성된다.
이상 설명한 바와 같이, 본 변형예에 따르면, 적층형 액정 표시 소자(1)는, 모세관 현상을 이용하여 도전 부재를 적층형 액정 표시 패널(3) 내부에 흡인하여 주사 전극 층간 배선(14)이나 데이터 전극 층간 배선(2)을 형성할 수 있다. 이 때문에, 본 변형예에 따르면, 스크린 인쇄법이나 잉크 제트 도포를 이용하여 주사 전극 층간 배선(14)이나 데이터 전극 층간 배선(2)을 형성할 필요가 없으므로, 제조 공정의 간소화를 도모할 수 있다.
(실시예 13)
본 실시 형태의 실시예 13에 따른 적층형 표시 소자 및 그 제조 방법에 대하여 도 26을 이용하여 설명한다. 도 26은 본 실시예에 따른 적층형 액정 표시 소자(1)의 주요부를 모식적으로 도시하고 있다. 도 26의 (a)는 적층형 액정 표시 소자(1)를 B용 액정 표시 패널(3b)측으로부터 본 평면도이고, 도 26의 (b)는 적층형 액정 표시 소자(1)를 주사 전극 층간 배선(14)측으로부터 본 측면도이다. 도 26의 (a)에서는, 이해를 용이하게 하기 위해서 주사 전극 기판(9b)을 투과적으로 도시하고 있다. 도 26의 (b)에서는, R용 액정 표시 패널(3r)의 도시가 생략되어 있다.
도 26의 (a) 및 도 26의 (b)에 도시한 바와 같이, 본 실시예에 따른 적층형 액정 표시 소자(1)는, 관통 배선 구조의 주사 전극 층간 배선(14)과, 상기 실시예 12와 마찬가지의 기능을 발휘하는 절연벽(66)을 갖고 있다. 본 실시예에 따른 적층형 액정 표시 소자(1)는, 인접하는 주사 전극(21b)의 패턴 갭을 덮고 또한 관통 구멍(61b1)을 둘러싸도록 형성된 절연벽(66)을 갖고 있다. 관통 구멍 TH에 매립된 도전성 부재는, 주사 전극 기판(9b), 데이터 전극 기판(11b) 및 인접하는 절연벽(66) 사이에서, 관통 구멍 TH의 주위에 어느 정도 유입된다. 마찬가지로, 도전 성 부재는, 주사 전극 기판(9g), 데이터 전극 기판(11g) 및 인접하는 절연벽(66)의 사이에서, 관통 구멍 TH의 주위에 어느 정도 유입된다. 이 때문에, 도전성 부재를 건조시켜 형성된 주사 전극 층간 배선(14)은 상대적으로 넓은 면적에서 주사 전극(21b, 21g)과 접촉한다. 이에 의해, 주사 전극 층간 배선(14)과 주사 전극(21b, 21g)의 전기적 접속은 양호해진다. 또한, 절연벽(66)은 인접하는 주사 전극(21b)의 단락을 방지하므로, 적층형 액정 표시 소자(1)의 제조 수율의 향상을 도모할 수 있다.
다음으로, 본 실시예에 따른 적층형 액정 표시 소자(1)의 제조 방법에 대하여 설명한다. 본 실시예에 따른 적층형 액정 표시 소자(1)의 제조 방법은, 상기 실시예 12와 거의 마찬가지이기 때문에, 상이한 점에 대하여 간단히 설명한다. 예를 들면 롤 형상 상면 필름 기판에 셀 갭을 유지하기 위한 벽면 구조체를 형성하는 공정에서, 인접하는 주사 전극의 패턴 갭을 덮고 또한 관통 구멍의 형성 위치를 둘러싸도록 절연벽을 형성한다. 다음으로, 롤 형상 상면 필름 기판과, 데이터 전극이 형성된 롤 형상 하면 필름 기판을 접합한 R, G, B용 롤 형상 패널을 적층하여 접착하여 롤 형상 적층 패널을 형성한다. 다음으로, 절연벽(66) 사이의 주사 전극(3b, 3g) 위의 거의 중앙에 레이저 등을 이용하여 관통 구멍 TH를 형성한다. 다음으로, 도전성 부재를 관통 구멍 TH에 매립한다. 이 때, 도 26의 (a) 및 도 26의 (b)에 도시한 바와 같이, 관통 구멍 TH의 주위에 도전성 부재가 어느 정도 유입된다. 다음으로, 도전성 부재를 건조하여 주사 전극 층간 배선(14)을 형성한다. 이하, 상기 실시예 8과 마찬가지의 제조 공정을 거쳐 적층형 액정 표시 소자(1)가 완 성된다.
약 5㎛의 셀 갭을 갖는 액정 표시 패널에서는, 시일재의 외측의 영역은 공간으로 되어 있다. 그 공간에는 데이터 전극이나 주사 전극이 노출되어 있다. 이 때문에, 그 공간을 관통하여 형성된 관통 구멍에 페이스트 형상의 도전성 부재를 매립하면, 도전성 부재가 이 공간으로 퍼지는 경우가 있다. 그렇게 하면, 인접하는 데이터 전극끼리나 인접하는 주사 전극끼리가 도전성 부재에 의해 단락하는 경우가 있다.
본 실시예에 따르면, 적층형 액정 표시 소자(1)는, 관통 구멍의 주위에 배치되는 절연벽을 갖고 있다. 이 때문에, 절연벽은 도전성 재료가 인접하는 데이터 전극간 또는 인접하는 주사 전극간에 걸쳐 형성되는 것을 방지할 수 있다. 이에 의해, 적층형 액정 표시 소자(1)는 데이터 전극간의 단락 또는 주사 전극간의 단락의 발생을 방지할 수 있다. 또한, 본 실시예에 따른 적층형 액정 표시 소자(1)의 제조 방법에 따르면, 절연벽은 셀 갭의 유지에 이용하는 벽면 구조체와 동일 재료로 동일 층에 동시에 형성할 수 있다. 따라서, 본 실시예에 따르면, 제조 공정수가 증가하지 않아, 제조 수율의 향상을 도모할 수 있다.
(실시예 14)
본 실시 형태의 실시예 14에 따른 적층형 표시 소자 및 그 제조 방법에 대하여 도 27 및 도 28을 이용하여 설명한다. 본 실시예에 따른 적층형 표시 소자는, 비표시 영역의 데이터 전극 위 및 주사 전극 위에 형성된 금속 도전층을 구비하고 있는 점에 특징을 갖고 있다. 본 실시예에 따른 적층형 표시 소자는, 비표시 영역 에서, 데이터 전극 또는 주사 전극과 금속 도전층이 중첩된 2층의 배선 구조를 갖고 있다.
데이터 전극 층간 배선 및 주사 전극 층간 배선을 적층형 액정 표시 패널(3)의 측면에 형성한 측면 배선의 경우에는, 적층형 액정 표시 패널(3)의 측면에 노출되는 투명 전극(데이터 전극(23r, 23g, 23b) 및 주사 전극(21r, 21g, 21b))은, 막 두께가 1㎛ 이하이다. 이 때문에, 적층형 액정 표시 소자(1)는, 데이터 전극(23r, 23g, 23b)과 데이터 전극 층간 배선(2)의 전기적 접촉 면적이나 주사 전극(21r, 21g, 21b)과 주사 전극 층간 배선(14)의 전기적 접촉 면적이 좁아진다.
또한，R, G, B용의 데이터 전극(23r, 23g, 23b)을 인출하는 경우, 인출부의 전극 폭은 표시 영역의 전극 폭에 대하여 1/3 이하로 좁게 해야만 한다. 그 인출부가 적층형 액정 표시 패널(3)의 측면에 노출되므로, 노출부의 면적은 더욱 작아진다. 이 때문에, 데이터 전극(23r, 23g, 23b)과 데이터 전극 층간 배선(2)의 전기적 접촉 면적이나 주사 전극(21r, 21g, 21b)과 주사 전극 층간 배선(14)의 전기적 접촉 면적은 더욱 좁아진다. 데이터 전극(23r, 23g, 23b) 및 주사 전극(21r, 21g, 21b)의 단면적이 작아짐으로써, 인출부의 저항은 높아진다.
그런데, 종래의 액티브 매트릭스형 액정 표시 패널은, 표시 영역 내에 화소TFT를 구동하기 위한 금속 등의 불투명 도전 부재를 갖고 있다. 한편, 종래의 단순 매트릭스형 액정 표시 패널은 표시 영역 내외에 특별한 금속층이 형성되어 있지 않다. 단순 매트릭스형 액정 표시 패널을 이용하여 본 실시 형태와 같은 적층형의 배선 구조로 한 경우, ITO 배선인 데이터 전극이나 주사 전극을 동여매어 배선 폭 을 좁게 하여 취득부를 형성할 필요가 있다. 이 때문에, ITO 배선층만으로는, 배선의 저항값이 높아지게 된다고 하는 문제가 있다. 이 때문에, 단순 매트릭스형 액정 표시 패널을 적층한 적층 구조에서는, 데이터 전극이나 주사 전극의 배선 저항을 저감하면서 동여맨 영역의 배선 폭을 작게 하는 궁리가 필요하게 된다.
따라서, 표시 영역 외에서의 동여맨 영역의 ITO 배선층 위에 금속 배선이 형성된다. 금속 배선은 동일한 단면적을 갖는 ITO 배선보다 저항값을 작게 할 수 있다. 또한, 동여맨 영역에서의 ITO 배선은 데이터 전극 또는 주사 전극의 일단부이기 때문에, 막 두께를 두껍게 할 수 없다. 이에 대하여, 금속 배선은, 액정층의 두께 이하이면 ITO 배선보다 막 두께를 두껍게 할 수 있다. 이 때문에, 금속 배선은 동여맨 영역의 배선 저항을 더욱 저감할 수 있다. 또한, 금속 배선의 막 두께를 두껍게 하면, 금속 배선은 측면 배선 구조 또는 관통 배선 구조의 데이터 전극 층간 배선 및 주사 전극 층간 배선과의 접촉 면적을 크게 할 수 있다. 이하에서는, 그 금속 배선을 갖는 적층형 액정 표시 소자 및 그 제조 방법에 대하여 설명한다.
도 27 및 도 28은, 본 실시예에 따른 적층형 액정 표시 소자(1)의 주요부를 모식적으로 도시하고 있다. 도 27의 (a)는 적층형 액정 표시 소자(1)의 데이터 전극 기판(11b)의 평면도이고, 도 27의 (b)는 도 27의 (a)에 도시한 파선 α부의 확대도이고, 도 27의 (c)는 도 27의 (b)에 도시한 A-A선으로 절단한 단면도이다. 도 28은 데이터 전극 층간 배선(2)이 형성된 적층형 액정 표시 소자(1)의 측면도이다.
도 27의 (a) 내지 도 27의 (c) 및 도 28에 도시한 바와 같이, 본 실시예에 따른 적층형 액정 표시 소자(1)는, 비표시 영역의 데이터 전극(23r, 23g, 23b) 위에 형성된 금속 도전층(68)을 갖고 있다. 금속 도전층(68)은, R, G, B용 액정층(5r, 5g, 5b)과 거의 동일한 두께를 갖고, 비표시 영역에서의 데이터 전극(23r, 23g, 23g)과 거의 동일한 전극 폭을 갖고 있다. 금속 도전층(68)은, 투명 전극층인 데이터 전극(23r, 23g, 23b) 위에 형성된 막 두께 약 4㎛의 Ni(니켈)/Cu(구리)의 피막층이다. 금속 도전층(68)은, Ni/Cu 이외에, Ni/Au(금)나 Ti(티탄)/Cu의 피막층이어도 된다. 금속 도전층(68)의 막 두께는, R, G, B용 액정층(5r, 5g, 5b)의 두께와 동일한 정도인 것이 바람직하지만, R, G, B용 액정층(5r, 5g, 5b)의 두께보다 얇아도 된다.
또한, 도 27의 (a) 내지 도 27의 (c) 및 도 28에 도시한 바와 같이, 적층형 액정 표시 소자(1)는, 금속 도전층(68)의 양측에 인접하는 데이터 전극끼리의 단락을 방지하기 위한 절연벽(66)을 갖고 있어도 된다. 도 28에 도시한 바와 같이, 금속 도전층(68)은 적층형 액정 표시 소자(1)의 측면에 상대적으로 넓은 면적으로 노출된다. 이 때문에, 잉크 제트법을 이용하여 도전 재료를 금속 도전층(68) 위에 도포하여 형성된 데이터 전극 층간 배선(2)은 금속 도전층(68)과 상대적으로 넓은 면적에서 접촉한다. 이에 의해, 적층형 액정 표시 소자(1)는 접속 불량이 없는 양호한 배선을 실현할 수 있다.
도시는 생략하지만, 마찬가지의 구성의 금속 도전층을 주사 전극(21r, 21g, 21b)측에 형성함으로써, 적층형 액정 표시 소자(1)는, 주사 전극 층간 배선(14)과 주사 전극(21r, 21g, 21b)의 접속 불량을 방지할 수 있다. 또한, 상기 실시예 8 내지 11 및 13에 의한 적층형 액정 표시 소자(1)와 같이 관통 배선 구조의 데이터 전극 층간 배선 및 주사 전극 층간 배선이어도, 관통 구멍이 형성된 인출 배선부에 금속 도체층을 형성함으로써 데이터 전극 및 주사 전극의 막 두께를 실질적으로 두껍게 할 수 있다. 이에 의해, 적층형 액정 표시 소자(1)는, 데이터 전극과 데이터 전극 층간 배선의 전기적 접촉 면적이나 주사 전극과 주사 전극 층간 배선의 전기적 접촉 면적이 증대하므로 접속 불량을 방지할 수 있다.
다음으로, 본 실시예에 따른 적층형 표시 소자의 제조 방법에 대하여 설명한다. 본 실시예에 따른 적층형 액정 표시 소자(1)의 제조 방법은, 상기 실시예 1과 거의 마찬가지이기 때문에 상이한 점만 간단히 설명한다. 예를 들면 롤 형상 하면 필름 기판의 형성 시에, Ni/Cu 도금에 의해 금속 도전층(68)을 형성한다. Cu 도금으로서 비도금부를 커버한 소위 선택 도금을 이용할 수 있다. 그 후, 상기 실시예 1과 마찬가지의 제조 공정을 거쳐, 적층형 액정 표시 소자(1)가 완성된다. 도금층은 Ni/Au 도금이어도 된다. 또한 증착법이나 스퍼터링법 등에 의해 금속 도전층(68)을 형성하여도 된다.
금속 도전층(68)의 막 두께는, 형성 방법에 따라 적절한 두께가 있지만, R, G, B용 액정층(5r, 5g, 5b)의 두께와 동일한 정도로 함으로써 적층형 액정 표시 패널(3)의 강도에 부담이 걸리지 않도록 할 수 있다.
이상 설명한 바와 같이, 본 실시예에 따르면, 데이터 전극(23r, 23g, 23b)과 데이터 전극 층간 배선의 접속 불량이나 주사 전극(21r, 21g, 21b)과 주사 전극 층간 배선(14)의 접속 불량을 방지할 수 있으므로, 적층형 액정 표시 소자(1)의 제조 수율의 향상을 도모할 수 있다. 이에 의해, 적층형 액정 표시 소자(1)의 제조 코스트의 저코스트화를 도모할 수 있다.
본 발명은, 상기 실시 형태에 한하지 않고 다양한 변형이 가능하다.
상기 실시 형태에서는, 표시 소자로서 액정 표시 소자를 예로 들어 설명하였지만, 본 발명은 이에 한정되지 않는다. 적층 구조를 갖는 표시 소자이면, 예를 들면 전기 영동 방식, 트위스트 볼 방식 또는 유기 EL 표시 소자이어도 적용할 수 있다.
또한, 상기 실시 형태에서는, 콜레스테릭 액정을 이용한 단순 매트릭스형 액정 표시 소자를 예로 들어 설명하였지만, 본 발명은 이에 한정되지 않는다. 예를 들면, 액티브 매트릭스형의 표시 소자에도 적용할 수 있다.
적층된 복수의 표시 소자끼리의 층간 배선에 적용할 수 있다.

Claims (20)

  1. 제1 데이터 전극과, 상기 제1 데이터 전극에 교차하여 형성된 제1 주사 전극과, 상기 제1 데이터 전극을 구동하는 제1 데이터 신호가 입력되는 복수의 데이터 신호 입력 단자 및 상기 제1 주사 전극을 구동하는 제1 주사 신호가 입력되는 복수의 주사 신호 입력 단자 중 적어도 한쪽을 구비한 제1 표시 패널과,
    제2 데이터 신호에 의해 구동되는 제2 데이터 전극과, 상기 제2 데이터 전극에 교차하여 형성되며 제2 주사 신호로 구동되는 제2 주사 전극을 구비하고, 상기 제1 표시 패널에 적층된 제2 표시 패널과,
    상기 제1 및 상기 제2 표시 패널의 비표시 영역에 형성되며 상기 제1 및 상기 제2 표시 패널의 상기 제1 및 상기 제2 데이터 전극과 상기 복수의 데이터 신호 입력 단자를 층간 접속하는 복수의 데이터 전극 층간 배선과,
    상기 비표시 영역에 형성되며 상기 제1 및 상기 제2 표시 패널의 상기 제1 및 상기 제2 주사 전극과 상기 복수의 주사 신호 입력 단자를 층간 접속하는 복수의 주사 전극 층간 배선
    을 갖는 것을 특징으로 하는 적층형 표시 소자.
  2. 제1항에 있어서,
    상기 제1 및 상기 제2 표시 패널의 상기 제1 및 상기 제2 데이터 전극을 각각 구동하는 상기 제1 및 상기 제2 데이터 신호가 출력되는 복수의 데이터 신호 출 력 단자를 구비한 데이터 전극 구동 회로 기판과,
    상기 제1 및 상기 제2 표시 패널의 상기 제1 및 상기 제2 주사 전극을 각각 구동하는 상기 제1 및 상기 제2 주사 신호가 출력되는 복수의 주사 신호 출력 단자를 구비한 주사 전극 구동 회로 기판
    을 더 갖는 것을 특징으로 하는 적층형 표시 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 및 상기 제2 표시 패널은, 광을 반사하는 반사 상태, 상기 광을 투과하는 투과 상태 또는 상기 반사 상태 및 상기 투과 상태의 중간적인 중간 상태를 각각 나타내어 서로 다른 색의 광을 반사하는 액정층을 각각 갖는 것을 특징으로 하는 적층형 표시 소자.
  4. 제1항 또는 제2항에 있어서,
    상기 제1 및 상기 제2 표시 패널은, 상기 제1 및 상기 제2 데이터 전극이 형성되고 가요성을 구비한 제1 및 제2 데이터 전극 기판과, 상기 제1 및 상기 제2 주사 전극이 형성되고 상기 제1 및 상기 제2 데이터 전극과 상기 제1 및 상기 제2 주사 전극이 대향하도록 상기 제1 및 상기 제2 데이터 전극 기판에 각각 대향 배치되고, 가요성을 구비한 제1 및 제2 주사 전극 기판을 각각 갖는 것을 특징으로 하는 적층형 표시 소자.
  5. 제1항 또는 제2항에 있어서,
    상기 데이터 전극 층간 배선은, 상기 제1 및 상기 제2 표시 패널의 제1 측면에 형성되어 있고,
    상기 주사 전극 층간 배선은, 상기 제1 및 상기 제2 표시 패널의 상기 제1 측면과는 상이한 제2 측면에 형성되어 있는 것을 특징으로 하는 적층형 표시 소자.
  6. 제5항에 있어서,
    상기 제1 측면은, 상기 데이터 전극 층간 배선을 형성하는 제1 배선 형성홈을 갖고,
    상기 제2 측면은, 상기 주사 전극 층간 배선을 형성하는 제2 배선 형성홈을 갖는 것을 특징으로 하는 적층형 표시 소자.
  7. 제4항에 있어서,
    상기 데이터 전극 층간 배선 및 상기 주사 전극 층간 배선은, 상기 제1 및 상기 제2 데이터 전극 기판 및 상기 제1 및 상기 제2 주사 전극 기판 중 적어도 한쪽을 관통하여 형성되어 있는 것을 특징으로 하는 적층형 표시 소자.
  8. 제7항에 있어서,
    상기 데이터 전극 층간 배선 및 상기 주사 전극 층간 배선은, 상기 제1 및 상기 제2 데이터 전극 기판과 상기 제1 및 상기 제2 주사 전극 기판 중 적어도 한쪽을 개구한 관통 구멍에 도전 재료를 충전하여 형성되어 있는 것을 특징으로 하는 적층형 표시 소자.
  9. 제5항에 있어서,
    상기 제1 및 상기 제2 표시 패널은, 복수의 상기 제1 및 상기 제2 데이터 전극과, 복수의 상기 데이터 전극 층간 배선과, 복수의 상기 제1 및 상기 제2 상기 주사 전극과, 복수의 상기 주사 전극 층간 배선을 각각 갖고,
    복수의 상기 데이터 전극 층간 배선간에 인접하는 상기 제1 데이터 전극끼리의 단락 및 복수의 상기 데이터 전극 층간 배선간에 인접하는 상기 제2 데이터 전극끼리의 단락을 각각 방지하는 데이터 전극 단락 방지 절연층과,
    복수의 상기 주사 전극 층간 배선간에 인접하는 상기 제1 주사 전극끼리의 단락 및 복수의 상기 주사 전극 층간 배선간에 인접하는 상기 제2 주사 전극끼리의 단락을 각각 방지하는 주사 전극 단락 방지 절연층을 더 갖는 것을 특징으로 하는 적층형 표시 소자.
  10. 복수의 제1 표시 패널을 구비한 제1 롤 형상 패널 또는 제1 시트 형상 패널을 형성하고,
    복수의 제2 표시 패널을 구비한 제2 롤 형상 패널 또는 제2 시트 형상 패널을 형성하고,
    상기 제1 및 제2 롤 형상 패널 또는 상기 제1 및 제2 시트 형상 패널을 상기 제1 및 제2 표시 패널이 겹치도록 적층 접합하여 롤 형상 적층 패널 또는 시트 형상 적층 패널을 형성하고,
    상기 롤 형상 적층 패널 또는 상기 시트 형상 적층 패널을 적층된 상기 제1 및 제2 표시 패널마다 개별로 분할 절단하여 복수의 적층 표시 패널을 형성하고,
    상기 적층 표시 패널의 상기 제1 및 제2 표시 패널끼리를 도전 재료에 의해 층간 접속하고,
    상기 적층 표시 패널을 구동하는 구동 회로를 구비한 플렉시블 프린트 기판을 상기 제1 표시 패널에 접합하는 것
    을 특징으로 하는 적층형 표시 소자의 제조 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020097019177A 2007-03-20 2007-03-20 적층형 표시 소자 및 그 제조 방법 KR101120924B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/055629 WO2008114404A1 (ja) 2007-03-20 2007-03-20 積層型表示素子及びその製造方法

Publications (2)

Publication Number Publication Date
KR20100005021A KR20100005021A (ko) 2010-01-13
KR101120924B1 true KR101120924B1 (ko) 2012-03-13

Family

ID=39765526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097019177A KR101120924B1 (ko) 2007-03-20 2007-03-20 적층형 표시 소자 및 그 제조 방법

Country Status (6)

Country Link
US (1) US8269923B2 (ko)
EP (1) EP2138892A4 (ko)
JP (1) JPWO2008114404A1 (ko)
KR (1) KR101120924B1 (ko)
CN (1) CN101636689A (ko)
WO (1) WO2008114404A1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
US9060429B2 (en) * 2010-03-12 2015-06-16 Sharp Kabushiki Kaisha Circuit board, substrate module, and display device
JP5499923B2 (ja) * 2010-06-14 2014-05-21 セイコーエプソン株式会社 表示シートの製造方法
JP5669492B2 (ja) * 2010-09-14 2015-02-12 セイコーインスツル株式会社 ３次元映像液晶表示装置
JP5647887B2 (ja) * 2010-12-24 2015-01-07 株式会社スマートセンシング 多重構造液晶光学素子及びその製造方法
US10261370B2 (en) 2011-10-05 2019-04-16 Apple Inc. Displays with minimized border regions having an apertured TFT layer for signal conductors
US9286826B2 (en) 2011-10-28 2016-03-15 Apple Inc. Display with vias for concealed printed circuit and component attachment
US9226347B2 (en) 2012-06-25 2015-12-29 Apple Inc. Displays with vias
US9214507B2 (en) 2012-08-17 2015-12-15 Apple Inc. Narrow border organic light-emitting diode display
US9454025B2 (en) 2012-08-31 2016-09-27 Apple Inc. Displays with reduced driver circuit ledges
KR101967717B1 (ko) * 2012-12-27 2019-08-13 삼성전자주식회사 멀티 레이어 디스플레이 장치
US8890408B2 (en) * 2013-01-18 2014-11-18 Nokia Corporation Method and apparatus for coupling an active display portion and substrate
US8994042B2 (en) * 2013-05-20 2015-03-31 Lg Electronics Inc. Display panel and display device
JP6324672B2 (ja) * 2013-06-24 2018-05-16 パナソニック液晶ディスプレイ株式会社 表示装置
CN104678625A (zh) * 2013-11-28 2015-06-03 启耀光电股份有限公司 矩阵电路基板、显示装置及矩阵电路基板的制造方法
KR20170065462A (ko) * 2013-11-28 2017-06-13 지오 옵토일렉트로닉스 코퍼레이션 매트릭스 회로 기판, 디스플레이 장치, 및 매트릭스 회로 기판의 제조 방법
JP2015175969A (ja) * 2014-03-14 2015-10-05 日本放送協会 タイル型ディスプレイ及びその作製方法
KR101395310B1 (ko) * 2014-04-15 2014-05-16 이승해 디스플레이 기기의 글라스 열전사 장치 및 방법
CN105278132A (zh) * 2014-05-28 2016-01-27 台湾巴可科技股份有限公司 矩阵电路基板及显示装置的制造方法
TWI587768B (zh) * 2014-09-12 2017-06-11 友達光電股份有限公司 顯示裝置
KR102304632B1 (ko) * 2015-07-17 2021-09-24 엘지디스플레이 주식회사 디스플레이 장치
KR102403671B1 (ko) * 2015-09-18 2022-05-27 엘지디스플레이 주식회사 디스플레이 장치
KR102378891B1 (ko) * 2015-09-18 2022-03-24 엘지디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
CN105977279B (zh) * 2016-07-07 2020-12-01 京东方科技集团股份有限公司 有机电致发光二极管基板及其制备方法、显示装置
CN108574158B (zh) * 2017-03-14 2020-10-09 群创光电股份有限公司 显示装置及其制造方法
CN109949708A (zh) * 2018-08-22 2019-06-28 京东方科技集团股份有限公司 显示面板以及制备显示面板的方法
WO2020072394A1 (en) * 2018-10-04 2020-04-09 Corning Incorporated Systems and methods for forming displays including recessed side electrodes
KR102612390B1 (ko) 2018-12-19 2023-12-12 엘지디스플레이 주식회사 표시 패널 및 표시 장치
KR102605376B1 (ko) * 2018-12-31 2023-11-23 삼성디스플레이 주식회사 표시 장치
CN111432047B (zh) * 2019-01-09 2021-11-30 群创光电股份有限公司 电子装置
CN111755620A (zh) * 2019-03-27 2020-10-09 力晶积成电子制造股份有限公司 半导体封装
KR20210016237A (ko) * 2019-08-02 2021-02-15 삼성디스플레이 주식회사 표시 장치, 그것의 제조 방법, 및 멀티 표시 장치
US11126823B2 (en) * 2019-11-27 2021-09-21 Himax Technologies Limited Optical film stack, changeable light source device, and face sensing module
DE102020202170A1 (de) 2020-02-20 2021-08-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches modul und scheinwerfer mit einem optoelektronischen modul
DE102021210501B4 (de) * 2020-10-13 2023-11-02 Japan Display Inc. Flüssigkristallvorrichtung
CN113009742A (zh) * 2021-02-26 2021-06-22 昆山龙腾光电股份有限公司 一种视角可切换的显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133449A (ja) * 1998-10-20 2000-05-12 Rohm Co Ltd 有機ｅｌ素子の積層構造
JP2002169489A (ja) * 2000-11-30 2002-06-14 Optrex Corp 液晶表示装置およびその製造方法
JP2006100711A (ja) * 2004-09-30 2006-04-13 Seiko Epson Corp 回路基板の接地構造及び該接地構造を備えた記録装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729312A (en) * 1994-03-18 1998-03-17 Sharp Kabushiki Kaisha LCD and method for producing the same in which a larger number of substrate gap control materials is larger in the polymer walls than in the liquid crystal regions
JPH11281983A (ja) 1998-03-31 1999-10-15 Sharp Corp 液晶表示装置
CN1186683C (zh) * 1999-09-08 2005-01-26 松下电器产业株式会社 显示装置及其制造方法
JP2001306000A (ja) 2000-04-21 2001-11-02 Minolta Co Ltd 積層型表示パネル及びその製造方法
JP2001311952A (ja) 2000-04-28 2001-11-09 Fuji Xerox Co Ltd 表示素子
JP2002072243A (ja) * 2000-08-24 2002-03-12 Rohm Co Ltd 液晶表示装置
JP2002169490A (ja) 2000-12-01 2002-06-14 Minolta Co Ltd 積層型表示パネル及び表示装置
JP2003177684A (ja) * 2001-09-21 2003-06-27 Seiko Epson Corp 電気光学パネル、電気光学装置及び電子機器
JP2004157495A (ja) * 2002-09-12 2004-06-03 Sharp Corp 液晶表示装置
JP4352834B2 (ja) * 2003-09-24 2009-10-28 セイコーエプソン株式会社 実装構造体、電気光学装置、電子機器、および実装構造体の製造方法
JP4678151B2 (ja) * 2004-07-21 2011-04-27 ソニー株式会社 調光装置およびその製造方法ならびに撮像装置
JP2006106516A (ja) 2004-10-08 2006-04-20 Seiko Epson Corp 電気光学装置用基板、電気光学装置及びその製造方法、並びに電子機器
EP1862845A4 (en) * 2005-03-18 2008-11-05 Fujitsu Ltd LIQUID CRYSTAL DISPLAY DEVICE
KR100908559B1 (ko) * 2005-03-18 2009-07-20 후지쯔 가부시끼가이샤 표시 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133449A (ja) * 1998-10-20 2000-05-12 Rohm Co Ltd 有機ｅｌ素子の積層構造
JP2002169489A (ja) * 2000-11-30 2002-06-14 Optrex Corp 液晶表示装置およびその製造方法
JP2006100711A (ja) * 2004-09-30 2006-04-13 Seiko Epson Corp 回路基板の接地構造及び該接地構造を備えた記録装置

Also Published As

Publication number Publication date
WO2008114404A1 (ja) 2008-09-25
US20100097551A1 (en) 2010-04-22
US8269923B2 (en) 2012-09-18
KR20100005021A (ko) 2010-01-13
CN101636689A (zh) 2010-01-27
EP2138892A4 (en) 2010-08-11
JPWO2008114404A1 (ja) 2010-07-01
EP2138892A1 (en) 2009-12-30

Similar Documents

Publication Publication Date Title
KR101120924B1 (ko) 적층형 표시 소자 및 그 제조 방법
US7852439B2 (en) Multi-layer display element and manufacturing method for the same
JP5525589B2 (ja) 有機発光表示装置及びその製造方法
US7486353B2 (en) Color filter substrate, method for manufacturing the same, liquid crystal display panel, and electronic equipment
TWI657289B (zh) 顯示面板
CN112987360B (zh) 显示面板及显示装置
US6515729B1 (en) Reflection-type color liquid crystal display device
US20130050622A1 (en) Liquid crystal display apparatus and method of fabricating the same
US8004646B2 (en) Reflective liquid crystal display and manufacturing method of the same
JPWO2007004286A1 (ja) 液晶表示素子
CN113156676A (zh) 显示装置
TW200839356A (en) Layered display device and fabrication method of the same
US20050062687A1 (en) Display device
KR101839325B1 (ko) 액정표시장치
WO2008075419A1 (ja) 液晶表示素子及びそれを用いた電子ペーパー
US7053971B2 (en) Liquid crystal display panel
JP5333585B2 (ja) 液晶表示装置
JP2001242480A (ja) 液晶表示装置及びその製造方法並びに電子機器
JP2002108249A (ja) 表示パネル及び表示装置
JP2001311960A (ja) 液晶装置及びこれを用いた電子機器
US6542214B1 (en) Reflection color liquid crystal display
US20050179845A1 (en) Liquid crystal display device and method of manufacturing the same
KR100228460B1 (ko) 액정 표시 장치 및 그 구동 방법
US20110102718A1 (en) Liquid crystal display apparatus
JP2001242481A (ja) 液晶装置及びこれを用いた電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee