KR20150080825A - 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법 - Google Patents

표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20150080825A
KR20150080825A KR1020140000327A KR20140000327A KR20150080825A KR 20150080825 A KR20150080825 A KR 20150080825A KR 1020140000327 A KR1020140000327 A KR 1020140000327A KR 20140000327 A KR20140000327 A KR 20140000327A KR 20150080825 A KR20150080825 A KR 20150080825A
Authority
KR
South Korea
Prior art keywords
output
pads
pad
disposed
output pads
Prior art date
Application number
KR1020140000327A
Other languages
English (en)
Inventor
모상문
김략현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140000327A priority Critical patent/KR20150080825A/ko
Priority to US14/460,133 priority patent/US9634034B2/en
Publication of KR20150080825A publication Critical patent/KR20150080825A/ko
Priority to US15/459,347 priority patent/US10095075B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 패널은 영상이 표시 되는 표시 영역과 상기 표시 영역에 인접하여 배치되는 주변영역을 포함한다. 상기 주변 영역은 복수의 출력 패드들이 배치되는 패드 영역을 포함하고, 상기 출력 패드들은 M행*N렬(M, N은 자연수이며, M은 3이상의 자연수)로 배열된다. 상기 각각의 출력 패드는 상기 출력 패드의 중심이 상기 행 방향인 제1 방향으로 이웃하는 출력 패드의 중심과 거리(D)만큼 이격되고, 상기 각각의 출력 패드는 상기 제1 방향과 수직한 제2 방향으로 이웃하는 출력 패드와 간격만큼 이격된다. 상기 각각의 출력 패드는 상기 출력 패드의 중심이 상기 제2 방향으로 이웃하는 출력 패드의 중심과 상기 제1 방향으로 피치(P)만큼 이격된다. P < D/(M-1) 를 만족한다.

Description

표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법{DISPLAY PANEL, DISPLAY APPARATUS HAVING THE SAME AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 패널, 상기 표시 패널을 포함하는 표시 장치 및 상기 표시 패널의 제조 방법에 관한 것으로, 보다 상세하게는 액정 표시 장치용 표시 패널, 상기 표시 패널을 포함하는 표시 장치 및 상기 표시 패널의 제조 방법에 관한 것이다.
최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 액정 표시 장치가 주목을 받고 있다.
상기 액정 표시 장치는 액정의 특정한 분자 배열에 전압을 인가하여 분자 배열을 변환시키고, 이러한 분자 배열의 변환에 의해 발광하는 액정셀의 복굴절성, 선광성, 2색성 및 광산란 특성 등의 광학적 성질의 변화를 시각 변화로 변환하여 영상을 표시하는 디스플레이 장치이다.
상기 액정 표시 장치는 표시 패널 및 상기 표시 패널에 구동 신호를 인가하는 구동부를 포함한다. 특히, 기판 상에 구동칩을 직접 실장하는 COG(chip on glass)구조를 갖는 표시 패널에 있어서, 상기 구동칩을 실장할 때, 이방성 도전 필름의 수지의 유동이 원활하지 못하는 경우, 전기적인 접촉 특성이 저하되는 문제가 있었다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 구동칩과 출력 패드 간의 전기적인 접촉 특성이 향상되는 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널을 포함하는 표시 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 표시 패널의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널은 영상이 표시 되는 표시 영역과 상기 표시 영역에 인접하여 배치되는 주변영역을 포함한다. 상기 주변 영역은 복수의 출력 패드들이 배치되는 패드 영역을 포함하고, 상기 출력 패드들은 M행*N렬(M, N은 자연수이며, M은 3이상의 자연수)로 배열된다. 상기 각각의 출력 패드는 상기 출력 패드의 중심이 상기 행 방향인 제1 방향으로 이웃하는 출력 패드의 중심과 거리(D)만큼 이격되고, 상기 각각의 출력 패드는 상기 제1 방향과 수직한 제2 방향으로 이웃하는 출력 패드와 간격만큼 이격된다. 상기 각각의 출력 패드는 상기 출력 패드의 중심이 상기 제2 방향으로 이웃하는 출력 패드의 중심과 상기 제1 방향으로 피치(P)만큼 이격된다. P < D/(M-1) 를 만족한다.
본 발명의 일 실시예에 있어서, 상기 표시 패널은 상기 출력 패드들에 대응하는 복수의 출력 범프들을 포함하는 구동칩, 및 상기 출력 패드들과 상기 출력 범프들 사이에 배치되어, 상기 출력 범프와 상기 출력 패드를 전기적으로 연결하는 이방성 도전 필름(anisotropic conductive film ACF)을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 출력 패드들은 상기 패드 영역의 중심에서 상기 제2 방향을 따라 연장되는 선을 기준으로 좌우 대칭으로 배치될 수 있다.
본 발명의 일 실시예에 있어서, 각각의 상기 출력 패드는 상기 제2 방향으로 연장되어 상기 제1 방향으로 폭을 가질 수 있다. 각각의 상기 출력 패드는 제1 길이를 갖는 제1 변 및 상기 제1 변과 평행하고 상기 제1 변 보다 짧은 제2 길이를 갖는 제2 변을 가질 수 있다.
본 발명의 일 실시예에 있어서, 각각의 상기 출력 패드는 육각형 형상을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 출력 패드들은 3행으로 배열되고(M=3)될 수 있다. 상기 거리는 33μm (마이크로미터)이고, 상기 피치는 11 μm 일 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널은 제1 베이스 기판, 상기 제1 베이스 기판 상에 배치되는 제1 출력 패턴, 상기 제1 출력 패턴이 형성된 상기 제1 베이스 기판 상에 배치되는 제1 절연층, 상기 제1 절연층 상에 배치되는 제2 출력 패턴, 및 상기 제2 출력 패턴이 배치된 상기 제1 절연층 상에 배치되는 제2 절연층을 더 포함할 수 있다.
상기 출력 패드들은 상기 제2 절연층 상에 배치되며,
상기 각각의 출력 패드는 상기 제1 출력 패턴 또는 상기 제1 출력 패턴과 상기 제1 절연층 및 상기 제2 절연층을 통해 형성되는 콘택홀을 통해 전기적으로 연결되는 것
본 발명의 일 실시예에 있어서, 상기 출력 패드들은 투명 절연 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 영역에는, 상기 제1 베이스 기판 상에 배치되는 게이트 전극, 상기 게이트 전극과 중첩하는 채널부 및 상기 채널부 상에 배치되는 소스 전극 및 상기 소스 전극과 이격되는 드레인 전극을 포함하는 스위칭 소자 및 상기 스위칭 소자와 전기적으로 연결되는 화소 전극이 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 전극과 상기 제1 출력 패턴은 동일한 층으로부터 형성될 수 있다. 상기 소스 전극, 상기 드레인 전극 및 상기 제2 출력 패턴은 동일한 층으로부터 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 전극과 상기 출력 패드는 동일한 층으로부터 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 출력 패턴 및 상기 제2 출력 패턴은 상기 제1 방향으로 번갈아가며 배치될 수 있다.
본 발명의 일 실시예에있어서, 상기 주변 영역은 상기 출력 패드들과 상기 표시 영역 사이에 상기 출력 패드들로부터 상기 표시 영역으로 팬 아웃 되는 복수의 출력 라인들이 배치되는 출력 팬 아웃 영역을 더 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 및 상기 표시 패널을 수납하는 수납용기를 포함한다. 상기 표시 패널은 영상이 표시 되는 표시 영역과 상기 표시 영역에 인접하여 배치되는 주변영역을 포함한다. 상기 주변 영역은 복수의 출력 패드들이 배치되는 패드 영역을 포함하고, 상기 출력 패드들은 M행*N렬(M, N은 자연수이며, M은 3이상의 자연수)로 배열된다. 상기 각각의 출력 패드는 상기 출력 패드의 중심이 상기 행 방향인 제1 방향으로 이웃하는 출력 패드의 중심과 거리(D)만큼 이격되고, 상기 각각의 출력 패드는 상기 제1 방향과 수직한 제2 방향으로 이웃하는 출력 패드와 간격만큼 이격된다. 상기 각각의 출력 패드는 상기 출력 패드의 중심이 상기 제2 방향으로 이웃하는 출력 패드의 중심과 상기 제1 방향으로 피치(P)만큼 이격된다. P < D/(M-1) 를 만족한다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 입력 신호를 생성하는 구동부, 및 상기 표시 패널과 상기 구동부를 전기적으로 연결하는 연결부를 더 포함할 수 있다. 상기 표시 패널의 상기 패드 영역에는 복수의 입력 패드들이 배치되고, 상기 연결부는 상기 입력 패드들과 전기적으로 연결되어 상기 구동부의 입력 신호를 상기 입력 패드들에 전달할 수 있다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 제조 방법은 회로 배선 및 출력 패드들을 형성하는 단계, 및 상기 출력 패드 상에 출력 범프를 포함하는 구동칩를 실장하는 단계를 포함한다. 상기 출력 패드들은 M행*N렬(M, N은 자연수이며, M은 3이상의 자연수)로 배열된다. 상기 각각의 출력 패드는 상기 출력 패드의 중심이 상기 행 방향인 제1 방향으로 이웃하는 출력 패드의 중심과 거리(D)만큼 이격되고, 상기 각각의 출력 패드는 상기 제1 방향과 수직한 제2 방향으로 이웃하는 출력 패드와 간격만큼 이격된다. 상기 각각의 출력 패드는 상기 출력 패드의 중심이 상기 열 방향으로 이웃하는 출력 패드의 중심과 상기 제1 방향으로 제1 피치(P)만큼 이격된다. P ≤ D/N 를 만족하도록 형성된다.
본 발명의 일 실시예에 있어서, 상기 구동칩을 실장하는 단계는 상기 출력 패드들 상에 이방성 도전 필름(anisotropic conductive film; ACF)을 형성하는 단계, 및 상기 이방성 도전 필름 상에 상기 구동칩을 위치시키고, 상기 구동칩을 가압하여 상기 구동칩의 상기 출력 범프가 상기 출력 패드와 전기적으로 연결되도록 하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 회로 배선 및 출력 패드들을 형성하는 단계는 게이트 라인, 게이트 전극 및 제1 출력 패턴을 포함하는 게이트 패턴을 형성하는 단계, 상기 게이트 패턴 상에 제1 절연층을 형성하는 단계, 및 상기 제1 절연층 상에 화소 전극 및 상기 출력 패드들을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 회로 배선 및 출력 패드들을 형성하는 단계는, 상기 제1 절연층을 형성하는 단계 및 상기 화소 전극 및 상기 출력 패드들을 형성하는 단계 사이에, 상기 제1 절연층 상에 소스 라인, 소스 전극 및 드레인 전극을 포함하는 데이터 패턴을 형성하는 단계, 및 상기 데이터 패턴 상에 제2 절연층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 출력 패턴 및 상기 제2 출력 패턴은 상기 제1 방향으로 번갈아가며 배치될 수 있다.
본 발명의 실시예들에 따른 에 따르면, 표시 패널은 특정한 배열로 배치되는 복수의 출력 패드들을 포함하는 패드 영역을 포함한다. 제1 방향(D1)을 기준으로, 1행에 배치되고 인접하는 두 출력 패드들 사이에, 다른 행에 배치되고 동일 열에 배치되는 출력 패드들이 위치하므로, 이방성 도전 필름의 수지가 원활 하게 유동할 수 있다. 따라서, 상기 이방성 도전 필름의 도전볼들이 상기 패드 영역에 균일하게 분포될 수 있고, 구동칩의 출력 및 입력 범프들, 상기 출력 패드들, 입력 패드들, 및 상기 도전볼들의 전기적인 접촉이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 사시도이다.
도 2는 도 1의 패드 영역의 입력 및 출력 패드들의 배치를 설명하기 위한 평면도이다.
도 3 내지 5는 도 2의 출력 패드들의 다양한 실시예에 따른 형태를 나타낸 평면도들이다.
도 6는 도 1의 I-I'선을 따라 절단한 표시 패널의 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 표시 패널의 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 표시 패널의 주변부의 패드 영역의 입력 및 출력 패드들의 배치를 설명하기 위한 평면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 패널의 주변부의 패드 영역의 입력 및 출력 패드들의 배치를 설명하기 위한 평면도이다.
도 10a 내지 도14는 도 1의 표시 패널의 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.
도 15a 및 도 15b는 도 1의 표시 패널의 제조 방법을 추가적으로 설명하기 위한 평면도들 및 단면도들이다.
도 16은 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 17은 도 16의 II-II'선을 따라 절단한 표시 패널의 단면도이다.
도 18은 도 16의 III-III'선을 따라 절단한 표시 패널의 단면도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 사시도이다.
도 1을 참조하면, 표시 패널(100)은 표시 영역(DA) 및 주변 영역(PA)를 포함한다.
상기 표시 영역(DA)에는 영상이 표시되며, 상기 영상을 표시 하기 위한 회로 배선들이 배치된다. 상기 주변 영역(PA)은 상기 표시 영역(DA)에 제1 방향(D1)으로 인접하여 배치된다. 상기 주변 영역(PA)은 패드 영역(A1), 출력 팬 아웃 영역(A2) 및 입력 영역(A3)을 포함한다.
상기 패드 영역(A1)은 상기 표시 영역(DA)와 이격되어 배치되고, 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 길게 연장되어 형성된다. 상기 패드 영역(A1)에는 구동칩(200)과 전기적으로 연결되는 복수의 출력 패드들 및 입력 패드들이 배치된다. (도2 참조)
상기 출력 팬 아웃 영역(A2)은 상기 주변 영역(PA)의 상기 패드 영역(A1)과 상기 표시 영역(DA) 사이에 배치된다. 상기 출력 팬 아웃 영역(A2)에는 상기 표시 영역(DA)의 상기 회로 배선들과 상기 주변 영역(PA)의 상기 패드 영역(A1)의 상기 출력 패드들을 전기적으로 연결하는 복수의 출력 라인들(OL)이 배치된다. 상기 출력 라인들(OL)은 상기 구동칩(200)으로부터 출력 신호를 수신하여 상기 표시 영역(DA)의 상기 회로 배선들에 전달하다. 상기 출력 라인들(OL)은 상기 출력 패드들로부터 상기 표시 영역(DA)쪽으로 팬 아웃(fan-out)되어 상기 출력 라인들(OL)의 상기 제2 방향(D2)으로의 폭이 확장된다.
상기 입력 영역(A3)은 상기 주변 영역(PA)의 상기 패드 영역(A1)에 인접하여, 상기 패드 영역(A1)을 기준으로 상기 출력 팬 아웃 영역(A2)의 반대 방향에 배치된다. 상기 입력 영역(A3)에는 상기 패드 영역(A1)의 상기 입력 패드들과 전기적으로 연결되는 복수의 입력 라인들(IL)이 배치된다. 상기 입력 라인들(IL)은 별도의 구동부(도 16의 60 참조)로부터 생성되는 입력 신호를 수신하여, 상기 패드 영역(A1)의 상기 입력 패드들에 전달한다.
상기 구동칩 (200)이 상기 주변 영역(PA)의 상기 패드 영역(A1) 상에 실장된다. 상기 구동칩(200)은 상기 표시 영역(DA)에 영상을 표시하기 위해, 상기 회로 배선들을 구동하기 위한 신호들을 처리한다. 상기 구동칩(200)은 상기 출력 패드들 및 상기 입력 패드들의 각각의 위치에 대응하여 형성되는 복수의 출력 범프들 및 입력 범프들을 포함한다. 상기 구동칩(200) 및 상기 출력 및 입력 패드들 사이에는 이방성 도전 필름(anisotropic conductive film; ACF)이 배치되어 상기 출력 패드들과 상기 출력 범프들을 전기적으로 연결하고, 상기 입력 패드들과 상기 입력 범프들을 전기적으로 연결한다. 이에 따라, 상기 구동칩(200)은 상기 입력 패드들을 통해 상기 입력 신호를 수신하고 상기 입력 신호를 처리하여, 상기 출력 패드들을 통해 상기 출력 신호, 예를 들면 게이트 구동 신호 및 데이터 구동 신호를 출력한다.
도 2는 도 1의 패드 영역의 입력 및 출력 패드들의 배치를 설명하기 위한 평면도이다.
도 2를 참조하면, 표시 패널의 패드 영역에는 복수의 출력 패드들(300) 및 복수의 입력 패드들(400)이 배치된다.
상기 출력 패드들(300)은 제1 출력 패드(301), 제2 출력 패드(302) 및 제3 출력 패드(303)를 포함한다. 상기 제1 출력 패드(301), 상기 제2 출력 패드(302) 및 상기 제3 출력 패드(303)는 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 배열된다. 상기 제1 출력 패드(301)로부터 상기 제1 방향(D1)으로 복수의 출력 패드들이 일정간격으로 배열된다. 상기 제2 출력 패드(302)로부터 상기 제1 방향(D1)으로 복수의 출력 패드들이 일정간격으로 배열된다. 상기 제3 출력 패드(303)로부터 상기 제1 방향(D1)으로 복수의 출력 패드들이 일정간격으로 배열된다. 이에 따라, 상기 복수의 출력 패드들(300)은 M행*N렬의 매트릭스 형태로 배열되며, M은 3인 경우가 도시되어 있다.
상기 제1 출력 패드(301), 상기 제2 출력 패드(302) 및 상기 제3 출력 패드(303)는 상기 제1 방향(D1)으로 서로 동일한 간격만큼 이격되어 배치된다. 즉 상기 제1 출력 패드(301), 상기 제2 출력 패드(302) 및 상기 제3 출력 패드(303)는 상기 제2 방향(D2)에 대해 일정 각도를 갖는 경사진 방향으로 배열된다.
구동칩(도 1의 200 참조)이 상기 출력 패드들 상에 실장될 때, 상기 구동칩과 상기 출력 패드들 사이에 배치된 이방성 도전 필름의 수지가 상기 패드 영역의 외부로 유동한다. 이 때, 상기 출력 패드들의 경사진 배열에 의해, 상기 수지가 원활하게 유동할 수 있다. 따라서, 상기 이방성 도전 필름의 도전볼들이 상기 패드 영역에 균일하게 분포될 수 있고, 상기 구동칩의 출력 및 입력 범프들(도 6의 210, 220 참조), 상기 출력 및 입력 패드들, 및 상기 도전볼들의 전기적인 접촉이 향상될 수 있다.
상기 입력 패드들(400)은 상기 패드 영역 내에 상기 출력 범프들(300)과 상기 제2 방향(D2)으로 이격되어 배치된다. 상기 입력 패드들(400)은 상기 제1 방향(D1)으로 배열된다.
도 3 내지 5는 도 2의 출력 패드들의 다양한 실시예에 따른 형태를 나타낸 평면도들이다.
도 3을 참고하면, 출력 패드들은 제1 출력 패드(301), 제2 출력 패드(302) 및 제3 출력 패드(303)를 포함한다. 상기 제1 출력 패드(301), 상기 제2 출력 패드(302) 및 상기 제3 출력 패드(303)는 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 배열된다. 상기 제1 출력 패드(301)로부터 상기 제1 방향(D1)으로 복수의 출력 패드들이 일정간격으로 배열된다. 상기 제2 출력 패드(302)로부터 상기 제1 방향(D1)으로 복수의 출력 패드들이 일정간격으로 배열된다. 상기 제3 출력 패드(303)로부터 상기 제1 방향(D1)으로 복수의 출력 패드들이 일정간격으로 배열된다. 이에 따라, 상기 복수의 출력 패드들(300)은 M행*N렬의 매트릭스 형태로 배열되며, M은 3인 경우가 도시되어 있다.
상기 제1 출력 패드(301)는 상기 제2 방향(D2)으로 연장되어, 길이(L)를 갖는다. 상기 제1 출력 패드(301)는 상기 제1 방향(D1)으로 폭(W)을 갖는다. 상기 각각의 출력 패드들은 상기 제1 출력 패드(301)와 동일한 모양을 갖는다.
상기 제1 출력 패드(301)의 중심은 상기 제1 방향(D1)으로 이웃하는 출력 패드의 중심과 거리(D)만큼 이격되어 배치된다. 상기 제1 출력 패드(301)는 상기 제2 출력 패드(302)와 상기 제2 방향(D2)으로 간격(S)만큼 이격되어 배치된다. 상기 제1 출력 패드(301)의 중심과 상기 제2 출력 패드(302)의 중심은 상기 제1 방향(D1)으로 피치(P)만큼 이격된다. 상기 제3 출력 패드(303)는 상기 제2 출력 패드(302)와 상기 제2 방향으로 상기 간격(S)만큼 이격된다. 상기 제2 출력 패드(302)의 중심은 상기 제1 방향으로 상기 제3 출력 패드(303)의 중심과 상기 피치(P)만큼 이격된다. 즉, 상기 제1 출력 패드(301), 상기 제2 출력 패드(302) 및 상기 제3 출력 패드(303)는 상기 제2 방향(D2)에 대해 일정 각도를 갖는 경사진 방향으로 배열된다.
상기 피치(P), 상기 거리(D) 및 상기 행(M)은 P < D/(M-1) 를 만족한다. 예를 들면, 상기 행(M)이 3인 경우, 상기 피치(P)는 D/3 일 수 있다. 즉, 상기 제2 출력 패드(302) 및 상기 제3 출력 패드(303)는 상기 제1 방향(D1)으로 상기 제1 출력 패드(301) 및 상기 제1 출력 패드(303)와 상기 제1 방향(D1)으로 인접한 출력 패드 사이에 배치된다.
상기 폭(W), 상기 길이(L), 상기 거리(D), 상기 피치(P) 및 상기 간격(S)는 상기 출력 패드들의 배열에 따라 다양한 값을 가질 수 있다. 예를 들면, 상기 행(M)이 3인 경우, 상기 폭(W)은 약 16μm(마이크로미터), 상기 길이(L)는 약 57μm, 상기 거리(D)는 약 33μm, 상기 피치(P)는 약 11μm, 상기 간격(S)는 약 39μm 일 수 있다.
본 실시예에 따르면, 상기 제1 방향(D1)을 기준으로, 1행에 배치되고 인접하는 두 출력 패드들 사이에, 2행의 출력 패드 및 3행의 출력 패드가 위치하므로, 도면상에 도시된 화살표 방향으로 이방성 도전 필름의 수지가 유동할 수 있다. 따라서, 상기 이방성 도전 필름의 도전볼들이 패드 영역에 균일하게 분포될 수 있고, 구동칩의 출력 및 입력 범프들, 상기 출력 패드들, 입력 패드들, 및 상기 도전볼들의 전기적인 접촉이 향상될 수 있다.
도 4을 참고하면, 출력 패드들은 제1 출력 패드(301), 제2 출력 패드(302) 및 제3 출력 패드(303)를 포함한다. 상기 제1 출력 패드(301), 상기 제2 출력 패드(302) 및 상기 제3 출력 패드(303)는 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 배열된다. 상기 제1 출력 패드(301)로부터 상기 제1 방향(D1)으로 복수의 출력 패드들이 일정간격으로 배열된다. 상기 제2 출력 패드(302)로부터 상기 제1 방향(D1)으로 복수의 출력 패드들이 일정간격으로 배열된다. 상기 제3 출력 패드(303)로부터 상기 제1 방향(D1)으로 복수의 출력 패드들이 일정간격으로 배열된다. 이에 따라, 상기 복수의 출력 패드들(300)은 M행*N렬의 매트릭스 형태로 배열되며, M은 3인 경우가 도시되어 있다.
상기 제1 출력 패드(301)는 상기 제2 방향(D2)으로 연장된다. 상기 제1 출력 패드(302)는 상기 제1 방향으로 폭(W)을 갖고, 상기 제2 방향(D2)으로 연장되고 제1 길이(L1)를 갖는 제1 변 및 상기 제1 변과 평행하고 제2 길이(L2)를 갖는 제2 변을 포함한다. 상기 제1 길이(L1)는 상기 제2 길이(L2)보다 크다. 즉, 상기 제1 출력 패드(301)는 상기 폭(W)방향의 일 변이 기울어진 사다리꼴 형상을 갖는다.
상기 제1 출력 패드(301)의 중심은 상기 제1 방향(D1)으로 이웃하는 출력 패드의 중심과 거리(D)만큼 이격되어 배치된다. 상기 제1 출력 패드(301)는 상기 제2 출력 패드(302)와 상기 제2 방향(D2)으로 간격(S)만큼 이격되어 배치된다. 상기 제1 출력 패드(301)의 중심과 상기 제2 출력 패드(302)의 중심은 상기 제1 방향(D1)으로 피치(P)만큼 이격된다. 상기 제3 출력 패드(303)는 상기 제2 출력 패드(302)와 상기 제2 방향으로 상기 간격(S)만큼 이격된다. 상기 제2 출력 패드(302)의 중심은 상기 제1 방향으로 상기 제3 출력 패드(303)의 중심과 상기 피치(P)만큼 이격된다. 즉, 상기 제1 출력 패드(301), 상기 제2 출력 패드(302) 및 상기 제3 출력 패드(303)는 상기 제2 방향(D2)에 대해 일정 각도를 갖는 경사진 방향으로 배열된다.
상기 피치(P), 상기 거리(D) 및 상기 행(M)은 P < D/(M-1) 를 만족한다. 예를 들면, 상기 행(M)이 3인 경우, 상기 피치(P)는 D/3 일 수 있다. 즉, 상기 제2 출력 패드(302) 및 상기 제3 출력 패드(303)는 상기 제1 방향(D1)으로 상기 제1 출력 패드(301) 및 상기 제1 출력 패드(303)와 상기 제1 방향(D1)으로 인접한 출력 패드 사이에 배치된다.
상기 폭(W), 상기 제1 길이(L1), 상기 제2 길이(L2), 상기 거리(D), 상기 피치(P)는 상기 출력 패드들의 배열에 따라 다양한 값을 가질 수 있다. 예를 들면, 상기 행(M)이 3인 경우, 상기 폭(W)은 약 16μm(마이크로미터), 상기 제1 길이(L1)는 약 61μm, 상기 제2 길이(L2)는 약 53μm, 상기 거리(D)는 약 33μm, 상기 피치(P)는 약 11μm일 수 있다.
상기 제2 변은 상기 제1 출력 패드(301)의 중심을 기준으로 상기 제2 출력 패드(302)가 배치된 방향의 변이다. 따라서, 상기 사다리꼴 형상의 기울어진 변은 상기 제1 출력 패드(301), 상기 제2 출력 패드(302) 및 상기 제3 출력 패드(303)가 배열되는 방향으로 경사진다. 도면상에 도시된 화살표 방향으로 이방성 도전 필름의 수지가 유동할 수 있다. 이 때, 상기 출력 패드들은 상기 기울어진 변을 포함하므로, 상기 이방성 도전 필름의 상기 수지가 원활하게 유동할 수 있다.
도 5을 참고하면, 출력 패드들은 각각의 출력 패드의 형태를 제외하고, 도 3의 출력 패드들과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
상기 출력 패드들(300)은 제1 출력 패드(301), 제2 출력 패드(302) 및 제3 출력 패드(303)를 포함한다. 상기 제1 출력 패드(301), 상기 제2 출력 패드(302) 및 상기 제3 출력 패드(303)는 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 배열된다. 상기 제1 출력 패드(301)로부터 상기 제1 방향(D1)으로 복수의 출력 패드들이 일정간격으로 배열된다. 상기 제2 출력 패드(302)로부터 상기 제1 방향(D1)으로 복수의 출력 패드들이 일정간격으로 배열된다. 상기 제3 출력 패드(303)로부터 상기 제1 방향(D1)으로 복수의 출력 패드들이 일정간격으로 배열된다. 이에 따라, 상기 복수의 출력 패드들(300)은 M행*N렬의 매트릭스 형태로 배열되며, M은 3인 경우가 도시되어 있다.
상기 각각의 출력 패드들은 상기 제2 방향(D2)의 양 끝에 모서리가 형성되는 육각형 형상을 가진다. 도면상에 도시된 화살표 방향으로 이방성 도전 필름의 수지가 유동할 수 있다. 이 때, 상기 출력 패드는 상기 제2 방향(D2)의 양 끝에 모서리가 형성되는 육각형 형상을 가지므로, 상기 이방성 도전 필름의 상기 수지가 원활하게 유동할 수 있다.
도 6는 도 1의 I-I'선을 따라 절단한 표시 패널의 단면도이다.
표시 패널은 표시 영역(DA) 및 주변 영역(PA)를 포함한다.
상기 표시 영역(DA)에서는 상기 표시 패널은 제1 기판, 상기 제1 기판과 대향하는 제2 기판 및 상기 제1 기판 및 상기 제2 기판 사이에 배치되는 액정층(130)을 포함한다.
상기 제1 기판은 제1 베이스 기판 (110), 게이트 전극(GE), 제1 절연층(112), 채널층(CH), 소스 전극(SE), 드레인 전극(DE), 제2 절연층(114) 및 화소 전극(PE)을 포함한다.
상기 제1 베이스 기판 (110)은 투명한 절연기판이다. 예를 들어, 상기 제1 베이스 기판(110)은 유리기판 또는 투명한 플라스틱 기판일 수 있다.
상기 게이트 전극(GE)은 상기 제1 베이스 기판(110) 상에 배치된다. 상기 게이트 전극(GE)은 게이트 라인(미도시)과 전기적으로 연결된다. 상기 게이트 전극(GE)은 구리(Cu) 및 구리 산화물(CuOx)을 포함할 수 있다. 또한, 상기 게이트 전극(GE)은 갈륨 도핑된 아연 산화물(gallium doped zinc oxide: GZO), 인듐 도핑된 아연 산화물(indium doped zinc oxide: GZO) 또는 구리-망간 합금(CuMn)을 포함할 수 있다.
상기 제1 절연층(112)은 상기 게이트 라인 및 상기 게이트 전극(GE)이 배치된 상기 제1 베이스 기판(110) 상에 배치되며, 상기 게이트 라인 및 상기 게이트 전극(GE)을 전기적으로 절연한다. 상기 제1 절연층(110)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx)을 포함할 수 있다.
상기 채널층(CH)은 상기 제1 절연층(110) 상에 배치되고, 상기 게이트 전극(GE)과 중첩한다. 상기 채널층(CH)은 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 채널층(CH)은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 보다 구체적으로는, 인듐(In), 아연(Zn) 및 갈륨(Ga)을 포함하는 비정질 산화물, 또는 인듐(In), 아연(Zn) 및 하프늄(Hf)을 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체에 산화인듐아연(InZnO), 산화인듐갈륨(InGaO), 산화인듐주석(InSnO), 산화아연주석(ZnSnO), 산화갈륨주석(GaSnO) 및 산화갈륨아연(GaZnO) 등의 산화물이 포함될 수 있다. 예를 들면, 상기 액티브층(ACT)은 인듐 갈륨 아연 산화물(indium gallium zinc oxide: IGZO)을 포함할 수 있다.
상기 소스 전극(SE)은 상기 채널층(CH) 상에 배치되고, 상기 게이트 라인과 교차하는 데이터 라인(미도시)과 전기적으로 연결된다. 상기 소스 전극(SE)은 구리(Cu) 및 구리 산화물(CuOx)을 포함할 수 있다.
상기 드레인 전극(DE)은 상기 채널층(CH)상에 배치된다. 상기 드레인 전극(DE)은 상기 소스 전극(SE)과 이격된다. 상기 드레인 전극(DE)은 구리(Cu) 및 구리 산화물(CuOx)을 포함할 수 있다.
상기 게이트 전극(GE), 상기 채널층(CH), 상기 소스 전극(SE), 상기 드레인 전극(DE)은 스위칭 소자를 구성한다.
상기 제2 절연층(114)이 상기 스위칭 소자가 형성된 상기 제1 절연층(112) 상에 배치된다. 상기 제2 절연층(114)은 상기 스위칭 소자를 전기적으로 절연한다. 상기 제2 절연층(114)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx)을 포함할 수 있다.
상기 화소 전극(PE) 상기 제2 절연층(114) 상에 배치된다. 상기 제 화소 전극(PE)은 상기 제2 절연층(114) 상에 형성되어 상기 드레인 전극(DE)을 일부 노출 시키는 콘택홀을 통해 상기 드레인 전극(DE)과 연결된다. 상기 화소 전극(PE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 화소 전극(PE)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 화소 전극(PE)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 제2 기판은 제2 베이스 기판(120), 블랙 매트릭스(BM), 컬러 필터(CF), 오버 코팅층(122) 및 공통 전극(CE)을 포함한다.
상기 제2 베이스 기판(120)은 투명한 절연기판이다. 예를 들어, 상기 제2 베이스 기판(120)은 유리기판 또는 투명한 플라스틱 기판일 수 있다.
상기 블랙 매트릭스(BM)는 상기 제2 베이스 기판(120) 상에 배치된다. 상기 블랙 매트릭스(BM)는 영상이 표시되는 화소 영역 외의 영역에 대응되어 배치되고, 광을 차단한다. 즉, 상기 블랙 매트릭스(BM)는 상기 스위칭 소자, 상기 데이터 라인 및 상기 게이트 라인과 중첩한다. 본 실시예에서는 상기 블랙 매트릭스(BM)가 상기 스위칭 소자, 상기 데이터 라인 및 상기 게이트 라인과 중첩하게 배치되는 것으로 설명하였으나, 상기 블랙 매트릭스(BM)는 광을 차단하기 위해 필요한 곳에 배치될 수 있다.
상기 컬러 필터(CF)는 상기 블랙 매트릭스(BM) 및 상기 제2 베이스 기판(120) 상에 배치된다. 상기 컬러 필터(CF)는 상기 액정층(130)을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러 필터(CF)는 적색 컬러 필터(red), 녹색 컬러 필터(green), 및 청색 컬러 필터(blue)일 수 있다. 상기 컬러 필터(CF)는 각각의 상기 화소 영역에 대응하여 제공되며, 서로 인접한 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러 필터(CF)는 서로 인접한 화소 영역의 경계에서 일부가 인접한 컬러 필터(CF)에 의해 중첩되거나, 또는 서로 인접한 화소 영역의 경계에서 이격될 수 있다.
상기 오버 코팅층(122)은 상기 블랙 매트릭스(BM) 및 상기 컬러 필터(CF) 상에 배치된다. 상기 오버 코팅층(122)은 상기 컬러 필터(CF)를 평탄화하면서 보호하는 역할 및 절연하는 역할을 하며 아크릴계 에폭시 재료를 이용하여 형성될 수 있다.
상기 공통 전극(CE)은 상기 오버 코팅층(122) 상에 배치된다. 상기 공통 전극(CE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 공통 전극(CE)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 화소 전극(PE)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 액정층(130)은 상기 제1 기판 및 상기 제2 기판 사이에 배치된다. 상기 액정층(130)은 광학적 이방성을 갖는 액정 분자들을 포함한다. 상기 액정 분자들은 전계에 의해 구동되어 상기 액정층(130)을 지나는 광을 투과시키거나 차단시켜 영상을 표시한다.
상기 주변 영역(PA)에서는 상기 표시 패널은 상기 제1 기판을 포함한다. 상기 제1 기판은 상기 제1 베이스 기판(110), 제1 출력 라인(OL1), 제1 출력 패턴(OP1), 제1 입력 패턴(IP1), 제1 입력 라인(IL1), 상기 제1 절연층(112), 제2 출력 라인(OL2), 제2 출력 패턴(OP2), 제2 입력 패턴(IP2), 제2 입력 라인(IL2), 상기 제2 절연층(112), 복수의 출력 패드들(300), 복수의 입력 패드들(400), 이방성 도전 필름(350) 및 구동칩(200)을 포함한다.
상기 주변 영역(PA)은 패드 영역(A1), 출력 팬 아웃 영역(A2) 및 입력 영역(A3)을 포함한다.
상기 제1 출력 라인(OL1), 상기 제1 출력 패턴(OP1), 상기 제1 입력 패턴(IP1) 및 상기 제1 입력 라인(IL1)이 상기 제1 베이스 기판(110) 상에 배치된다. 상기 제1 출력 라인(OL1)은 상기 출력 팬 아웃 영역(A2)에 배치된다. 상기 제1 출력 패턴(OP1) 및 상기 제1 입력 패턴(IP1)은 상기 패드 영역(A1)에 배치된다. 상기 제1 입력 라인(IL1)은 상기 입력 영역(A3)에 배치된다.
이에 따라 상기 게이트 전극(GE), 상기 게이트 라인, 상기 제1 출력 라인(OL1), 상기 제1 출력 패턴(OP1), 상기 제1 입력 패턴(IP1) 및 상기 제1 입력 라인(IL1)은 동일한 금속층으로부터 형성되어, 동일한 층에 배치될 수 있다.
상기 제2 출력 라인(OL2), 상기 제2 출력 패턴(OP2), 상기 제2 입력 패턴(IP2), 상기 제2 입력 라인(IL2)이 상기 제1 절연층(112) 상에 배치된다. 상기 제2 출력 라인(OL2) 상기 출력 팬 아웃 영역(A2)에 배치된다. 상기 제2 출력 패턴(OP2) 및 상기 제2 입력 패턴(IP2)은 상기 패드 영역(A1)에 배치된다. 상기 제2 입력 라인(IL2)은 상기 입력 영역(A3)에 배치된다.
이에 따라 상기 소스 및 드레인 전극들(SE, DE), 상기 데이터 라인, 상기 제2 출력 라인(OL2), 상기 제2 출력 패턴(OP2), 상기 제2 입력 패턴(IP2), 상기 제2 입력 라인(IL2)이 동일한 금속층으로부터 형성되어, 동일한 층에 배치될 수 있다.
평면에서 볼 때, 상기 제1 출력 라인(OL1) 및 상기 제2 출력 라인(OL2)은 번갈아서 배치된다. 따라서, 한정된 공간에 복수개의 출력 라인들을 효율적으로 배치할 수 있다.
평면에서 볼 때, 상기 제1 출력 패턴(OP1) 및 상기 제2 출력 패턴(OP2)은 번갈아서 배치된다. 따라서, 한정된 공간에 복수개의 출력 패턴들을 효율적으로 배치할 수 있다. 또한, 평면에서 볼 때, 상기 제1 입력 패턴(IP1) 및 상기 제2 입력 패턴(IP2)은 번갈아서 배치된다. 따라서, 한정된 공간에 복수개의 입력 패턴들을 효율적으로 배치할 수 있다.
평면에서 볼 때, 상기 제1 입력 라인(IL1) 및 상기 제2 입력 라인(IL2)은 번갈아서 배치된다. 따라서, 한정된 공간에 복수개의 입력 라인들을 효율적으로 배치할 수 있다.
상기 출력 패드들(300) 및 상기 입력 패드들(400)은 상기 제2 절연층(114) 상에 배치된다. 상기 제2 절연층(114)을 통해 또는 상기 제1 및 제2 절연층들(112, 114)을 통해 복수의 콘택홀들이 형성된다. 각각의 상기 콘택홀들은 각각의 상기 제1 출력 패턴(OP1), 상기 제2 출력 패턴(OP2), 상기 제1 입력 패턴(IP1), 상기 제2 입력 패턴(IP2)을 노출시킨다. 각각의 상기 출력 패드들(300)은 상기 콘택홀을 통해, 상기 제1 출력 패턴(OP1) 또는 상기 제2 출력 패턴(OP2)과 전기적으로 연결된다. 각각의 상기 입력 패드들(400)은 상기 콘택홀을 통해, 상기 제1 입력 패턴(IP1) 또는 상기 제2 입력 패턴(IP2)과 전기적으로 연결된다.
이에 따라, 상기 화소 전극(PE) 및 상기 출력 패드들(300) 및 상기 입력 패드들(400)은 동일한 투명 도전 층으로부터 형성되어, 동일한 층에 배치될 수 있다.
상기 구동칩(200)은 상기 출력 패드들(300) 및 상기 입력 패드들(400)의 각각의 위치에 대응하여 형성되는 복수의 출력 범프들(210) 및 입력 범프들(220)을 포함한다.
상기 이방성 도전 필름(350)은 상기 구동칩(200)의 상기 출력 및 입력 범프들(210, 220) 및 상기 출력 및 입력 패드들(300, 400) 사이에 배치된다. 상기 이방성 도전 필름(350)은 도전볼들(351) 및 수지(352)를 포함한다. 상기 도전볼은 상기 구동칩(200)의 상기 출력 및 입력 범프들(210, 220)과 상기 출력 및 입력 패드들(300, 400)을 전기적으로 연결한다. 상기 수지(352)는 상기 구동칩(200)을 상기 표시 패널 상에 고정시킨다.
도 7은 본 발명의 다른 실시예에 따른 표시 패널의 단면도이다.
도 7을 참고하면, 표시 패널은 출력 라인(OL), 출력 패턴(OP), 입력 패턴(IP) 및 입력 라인(IL)을 제외하고 도 6의 표시 패널과 실질적으로 동일하다. 따라서 중복되는 설명은 간략히 하거나 생략한다.
상기 표시 패널은 표시 영역(DA) 및 주변 영역(PA)를 포함한다.
상기 표시 영역(DA)에서는 상기 표시 패널은 제1 기판, 상기 제1 기판과 대향하는 제2 기판 및 상기 제1 기판 및 상기 제2 기판 사이에 배치되는 액정층(130)을 포함한다.
상기 제1 기판은 제1 베이스 기판 (110), 게이트 전극(GE), 제1 절연층(112), 채널층(CH), 소스 전극(SE), 드레인 전극(DE), 제2 절연층(114) 및 화소 전극(PE)을 포함한다. 상기 제2 기판은 제2 베이스 기판(120), 블랙 매트릭스(BM), 컬러 필터(CF), 오버 코팅층(122) 및 공통 전극(CE)을 포함한다. 상기 표시 패널의 상기 표시 영역(DA)은 도 6의 표시 패널의 표시 영역과 실질적으로 동일하다
상기 주변 영역(PA)에서는 상기 표시 패널은 상기 제1 기판을 포함한다. 상기 제1 기판은 상기 제1 베이스 기판(110), 출력 라인(OL), 출력 패턴(OP), 입력 패턴(IP), 입력 라인(IL), 상기 제1 절연층(112), 상기 제2 절연층(112), 복수의 출력 패드들(300), 복수의 입력 패드들(400), 이방성 도전 필름(350) 및 구동칩(200)을 포함한다.
상기 주변 영역(PA)은 패드 영역(A1), 출력 팬 아웃 영역(A2) 및 입력 영역(A3)을 포함한다.
상기 출력 라인(OL), 상기 출력 패턴(OP), 상기 입력 패턴(IP) 및 상기 입력 라인(IL)이 상기 제1 베이스 기판(110) 상에 배치된다. 상기 출력 라인(OL)은 상기 출력 팬 아웃 영역(A2)에 배치된다. 상기 출력 패턴(OP) 및 상기 입력 패턴(IP)은 상기 패드 영역(A1)에 배치된다. 상기 입력 라인(IL)은 상기 입력 영역(A3)에 배치된다.
이에 따라 상기 게이트 전극(GE), 게이트 라인, 상기 출력 라인(OL), 상기 출력 패턴(OP), 상기 입력 패턴(IP) 및 상기 입력 라인(IL)은 동일한 금속층으로부터 형성되어, 동일한 층에 배치될 수 있다.
각각의 상기 출력 패드들(300)은 상기 제1 및 제2 절연층(112, 114)을 통해 형성된 콘택홀을 통해 상기 출력 패턴(OP)과 전기적으로 연결된다. 각각의 상기 입력 패드들(400)은 상기 제1 및 제2 절연층(112, 114)을 통해 형성된 콘택홀을 통해 상기 입력 패턴(IP)과 전기적으로 연결된다.
도 8은 본 발명의 다른 실시예에 따른 표시 패널의 주변부의 패드 영역의 입력 및 출력 패드들의 배치를 설명하기 위한 평면도이다.
도 8을 참조하면, 표시 패널의 패드 영역(도 1의 A1 참조)에는 복수의 출력 패드들(300) 및 복수의 입력 패드들(400)이 배치된다. 상기 출력 패드들(300)은 제1 출력 패드(301), 제2 출력 패드(302) 및 제3 출력 패드(303)를 포함한다.
상기 출력 패드들(300)은 상기 패드 영역의 중심에서 제2 방향(D2)을 따라 연장되는 선을 기준으로 좌우 대칭으로 배치된다.
즉, 상기 출력 패드들(300)은 좌측부(LP)에서는 1행 에서 3행 방향으로 갈 수록 상기 중심에서 멀어지는 방향으로 경사지게 배치된다. 상기 우측부(RP)에서는 상기 패드 영역의 중심에서 제2 방향(D2)을 따라 연장되는 선을 기준으로 상기 좌측부(LP)와 대칭되게 배치된다.
이에 따라, 상기 패드 영역의 중심 부분의 이방성 도전 필름의 수지가 상기 패드 영역의 주변 부분으로 원활하게 유동할 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 패널의 주변부의 패드 영역의 입력 및 출력 패드들의 배치를 설명하기 위한 평면도이다.
도 9를 참조하면, 표시 패널의 패드 영역(도 1의 A1 참조)에는 복수의 출력 패드들(300) 및 복수의 입력 패드들(400)이 배치된다.
상기 출력 패드들(300)은 제1 출력 패드(301), 제2 출력 패드(302), 제3 출력 패드(303) 및 제3 출력 패드(304)를 포함한다. 상기 제1 출력 패드(301), 상기 제2 출력 패드(302), 상기 제3 출력 패드(303) 및 상기 제4 출력 패드(304)는 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 배열된다. 상기 제1 출력 패드(301)로부터 상기 제1 방향(D1)으로 복수의 출력 패드들이 일정간격으로 배열된다. 상기 제2 출력 패드(302)로부터 상기 제1 방향(D1)으로 복수의 출력 패드들이 일정간격으로 배열된다. 상기 제3 출력 패드(303)로부터 상기 제1 방향(D1)으로 복수의 출력 패드들이 일정간격으로 배열된다. 상기 제4 출력 패드(304)로부터 상기 제1 방향(D1)으로 복수의 출력 패드들이 일정간격으로 배열된다. 이에 따라, 상기 복수의 출력 패드들(300)은 M행*N렬의 매트릭스 형태로 배열되며, M은 4인 경우가 도시되어 있다.
상기 제1 출력 패드(301), 상기 제2 출력 패드(302), 상기 제3 출력 패드(303) 및 상기 제4 출력 패드(304)는 상기 제1 방향(D1)으로 서로 동일한 간격만큼 이격되어 배치된다. 즉 상기 제1 출력 패드(301), 상기 제2 출력 패드(302), 상기 제3 출력 패드(303) 및 상기 제4 출력 패드(304)는 상기 제2 방향(D2)에 대해 일정 각도를 갖는 경사진 방향으로 배열된다.
도 10a 내지 도14는 도 1의 표시 패널의 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.
도 10a 및 도 10b를 참조하면, 게이트 패턴이 제1 베이스 기판(110) 상에 형성된다. 상기 게이트 패턴은 제1 출력 패턴(OP1), 제3 출력 패턴(OP3) 및 제1 입력 패턴(IP1)을 포함한다. 상기 제1 베이스 기판 (110)은 투명한 절연기판이다. 예를 들어, 상기 제1 베이스 기판(110)은 유리기판 또는 투명한 플라스틱 기판일 수 있다. 상기 제1 출력 패턴(OP1), 상기 제3 출력 패턴(OP3) 및 상기 제1 입력 패턴(IP1)은 상기 표시 영역(DA)과 인접하는 주변 영역(PA)의 패드 영역(A1)에 형성된다.
예를 들면, 상기 제1 베이스 기판(110) 상에 게이트 금속층을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 게이트 금속층을 패터닝 하여 상기 제1 출력 패턴(OP1), 상기 제3 출력 패턴(OP3) 및 상기 제1 입력 패턴(IP1)을 포함하는 상기 게이트 패턴을 형성한다.
상기 게이트 금속층이 형성된 상기 제1 베이스 기판(110) 상에 제1 절연층(112)을 형성한다. 상기 제1 절연층(112)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다.
상기 게이트 패턴은 제 2n-1(n는 정수) 출력 패턴들을 더 포함할 수 있다. (OP5, OP9, OP11 등) 상기 게이트 패턴은 제 2n-1(n는 정수) 입력 패턴들을 더 포함할 수 있다. (IP3 등)
도 11a 및 도 11b를 참조하면, 데이터 패턴이 상기 제1 절연층(112) 상에 형성된다. 상기 데이터 패턴은 제2 출력 패턴(OP2) 및 제2 입력 패턴(IP2)을 포함한다. 상기 제2 출력 패턴(OP2) 및 상기 제2 입력 패턴(IP2)은 상기 표시 영역(DA)과 인접하는 주변 영역(PA)의 패드 영역(A1)에 형성된다.
예를 들면, 상기 제1 절연층(112) 상에 데이터 금속층을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 데이터 금속층을 패터닝 하여 상기 제2 출력 패턴(OP2) 및 상기 제2 입력 패턴(IP2)을 포함하는 상기 데이터 패턴을 형성한다.
상기 데이터 금속층이 형성된 상기 제1 절연층(112) 상에 제2 절연층(114)을 형성한다. 상기 제2 절연층(114)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다.
상기 데이터 패턴은 제 2n(n는 정수) 출력 패턴들을 더 포함할 수 있다. (OP4, OP6, OP8 등) 상기 게이트 패턴은 제 2n(n는 정수) 입력 패턴들을 더 포함할 수 있다. (IP4 등)
이에 따라, 평면에서 볼 때, 상기 게이트 패턴의 제 2n-1 출력 패턴들은 상기 데이터 패턴의 제 2n 출력 패턴들과 번갈아가며 배치되게 된다.
도 12a 및 도 12b를 참조하면, 상기 제1 및 제2 절연층(112, 114)을 통해 또는 상기 제2 절연층(114)을 통해 복수의 콘택홀들(CT)을 형성한다. 각각의 상기 콘택홀들(CT)은 각각의 출력 패턴들 또는 입력 패턴들을 노출시킨다.
상기 콘택홀들(CT)이 형성된 제2 절연층(114) 상에 복수의 출력 패드들 및 복수의 입력 패드들을 형성한다. 상기 출력 및 입력 패드들은 상기 콘택홀들(CT)을 통해 각각 상기 출력 또는 입력 패턴에 전기적으로 연결된다.
예를 들면, 상기 제2 절연층(114) 상에 투명 도전 층을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 투명 도전층을 패터닝 하여 상기 출력 및 입력 패드들을 형성한다. 상기 투명 도전 층은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 투명 도전 층은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 화소 전극(PE)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
이에 따라, 순차적으로 배치되는 복수의 출력 패드들(301, 302, 303, 304, 305, 306 등) 및 복수의 입력 패드들(401, 402, 403, 404 등)을 형성할 수 있다.
도 13을 참조하면, 이방성 도전 필름(350)이 상기 출력 패드들(301, 302, 303) 및 상기 입력 패드들 (401, 402) 상에 형성된다. 상기 이방성 도전 필름(350)은 도전볼들(351) 및 수지(352)를 포함한다. 상기 이방성 도전 필름(350)은 접착제 타입으로 상기 출력 패드들(301, 302, 303) 및 상기 입력 패드들 (401, 402) 상에 발릴 수 있다. 또한, 상기 이방성 도전 필름(350)은 접착 필름 타입으로 상기 출력 패드들(301, 302, 303) 및 상기 입력 패드들 (401, 402) 상에 부착될 수 있다.
도 14를 참조하면, 상기 이방성 도전 필름(350) 상에 구동칩(200)이 형성된다. 상기 구동칩(200)은 상기 출력 패드들(300) 및 상기 입력 패드들(400)의 각각의 위치에 대응하여 형성되는 복수의 출력 범프들(210) 및 입력 범프들(220)을 포함한다. 상기 구동칩(200)을 상기 이방성 도전 필름(350) 상에 위치시킨 후, 상기 제1 베이스 기판(110) 방향으로 상기 구동칩(200)을 가압하여 상기 구동칩(200)을 상기 표시 패널에 실장할 수 있다.
도 15a 및 도 15b는 도 1의 표시 패널의 제조 방법을 추가적으로 설명하기 위한 평면도들 및 단면도들이다.
도 15a 및 도 15b를 참고하면, 표시 패널(100)은 표시 영역(DA) 및 주변 영역(PA)를 포함한다.
상기 표시 영역(DA)에는 영상이 표시되며, 상기 영상을 표시 하기 위한 회로 배선들이 배치된다. 상기 주변 영역(PA)은 상기 표시 영역(DA)에 제1 방향(D1)으로 인접하여 배치된다. 상기 주변 영역(PA)은 패드 영역(A1), 출력 팬 아웃 영역(A2) 및 입력 영역(A3)을 포함한다.
상기 표시 영역(DA)에서는 상기 표시 패널은 제1 기판, 상기 제1 기판과 대향하는 제2 기판 및 상기 제1 기판 및 상기 제2 기판 사이에 배치되는 액정층(130)을 포함한다. 상기 제1 기판은 제1 베이스 기판 (110), 게이트 전극(GE), 제1 절연층(112), 채널층(CH), 소스 전극(SE), 드레인 전극(DE), 제2 절연층(114) 및 화소 전극(PE)을 포함한다. 상기 제2 기판은 제2 베이스 기판(120), 블랙 매트릭스(BM), 컬러 필터(CF), 오버 코팅층(122) 및 공통 전극(CE)을 포함한다. 상기 액정층(130)은 실런트(135)에 의해 상기 제1 기판 및 상기 제2 기판 사이에 수용될 수 있다.
상기 출력 팬 아웃 영역(A2)은 상기 주변 영역(PA)의 상기 패드 영역(A1)과 상기 표시 영역(DA) 사이에 배치된다. 상기 출력 팬 아웃 영역(A2)에는 상기 표시 영역(DA)의 상기 회로 배선들과 상기 주변 영역(PA)의 상기 패드 영역(A1)의 상기 출력 패드들을 전기적으로 연결하는 복수의 출력 라인들(OL)이 배치된다. 상기 출력 라인들(OL)은 상기 구동칩(200)으로부터 출력 신호를 수신하여 상기 표시 영역(DA)의 상기 회로 배선들에 전달하다. 상기 출력 라인들(OL)은 상기 출력 패드들로부터 상기 표시 영역(DA)쪽으로 팬 아웃(fan-out)되어 상기 출력 라인들(OL)의 상기 제2 방향(D2)으로의 폭이 확장된다. 상기 출력 라인들(OL)은 제1 베이스 기판(110) 및 제1 절연층(112) 사이에 배치되는 제1 출력 라인(OL1) 및 상기 제1 절연층(112) 및 상기 제2 절연층(114) 사이에 배치되는 제2 출력 라인(OL2)을 포함한다.
상기 게이트 전극(GE) 및 상기 제1 출력 라인(OP1)은 게이트 금속층(도 10b 참조)으로부터 형성될 수 있다. 상기 소스 전극(SE), 상기 드레인 전극(SE) 및 상기 제2 출력 라인(OP2)은 데이터 금속층(도 11b 참조)으로부터 형성될 수 있다.
따라서, 상기 게이트 금속층으로부터 형성되는 출력 라인과 상기 데이터 금속층으로부터 형성되는 출력 라인은 평면에서 볼 때, 번갈아 가며 배치된다.
도 16은 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다. 도 17은 도 16의 II-II'선을 따라 절단한 표시 패널의 단면도이다. 도 18은 도 16의 III-III'선을 따라 절단한 표시 패널의 단면도이다.
도 16 내지 도 17을 참조하면, 표시 장치는 수납용기, 백라이트 어셈블리(20), 광학 부재(30), 몰드 프레임(40), 표시 패널(100) 및 구동부(60)를 포함한다.
상기 수납용기는 바텀 샤시(10) 및 탑 샤시(50)를 포함한다. 상기 수납 용기는 상기 백라이트 어셈블리(20), 상기 광학 부재(30), 상기 몰드 프레임(40), 상기 표시 패널(100) 및 상기 구동부(60)를 수납한다.
표시 패널(100)은 제1 기판, 상기 제1 기판과 마주보는 제2 기판 및 상기 제1 기판 및 상기 제2 기판 사이에 배치되는 액정층을 포함한다. 상기 제1 기판에는 구동칩(200)이 실장된다. 상기 표시 패널은 도 1에 나타난 표시 패널과 실질적으로 동일하므로 자세한 설명은 생략한다.
상기 백라이트 어셈블리(20)는 상기 표시 패널(100) 하부에 배치되며, 광을 발생하여 상기 표시 패널(100)에 공급한다. 상기 백라이트 어셈블리(20)는 도광판 및 광원부를 포함할 수 있다. 상기 광원부는 상기 광을 발생시켜 상기 도광판으로 상기 광을 공급한다. 상기 도광판은 상기 광원부에 인접하여 배치되며, 상기 광을 상기 표시 패널(100)방향의 면광원으로 방출한다.
상기 광학 부재(30)는 상기 표시 패널(100) 및 상기 백라이트 어셈블리 사이에 배치된다. 상기 광학 부재(30)는 상기 백라이트 어셈블리(100)로부터 발생한 광의 휘도를 균일하게 한다. 상기 광학 부재(30)는 하나 이상의 광학 시트를 포함할 수 있다. 예를 들어 상기 광학 부재(30)는 보호 시트, 프리즘 시트 및 확산 시트를 포함할 수 있다. 한편, 상기 광학 부재(30)는 이에 한정되지 않고, 다양한 광학 시트를 포함할 수 있다.
상기 몰드 프레임(40)은 상기 수납용기 내에 상기 표시 패널(100), 상기 광학 부재(30), 상기 백라이트 어셈블리(20)를 고정시킨다.
상기 구동부(60)는 상기 바텀 샤시(10) 및 상기 백라이트 어셈블리(20) 사이에 배치될 수 있다. 상기 구동부(60)는 연결부(62)를 통해, 상기 표시 패널의 입력 라인(도 1의 DL 참조)에 전기적으로 연결된다. 상기 구동부는 상기 입력 라인에 입력 신호를 공급할 수 있다. 상기 연결부(62)는 상기 몰드 프레임(40)을 통해 형성된 개구(42)를 통해 상기 표시 패널(100)과 상기 구동부(60)를 연결할 수 있다.
본 발명의 실시예들에 따른 에 따르면, 표시 패널은 특정한 배열로 배치되는 복수의 출력 패드들을 포함하는 패드 영역을 포함한다. 제1 방향(D1)을 기준으로, 1행에 배치되고 인접하는 두 출력 패드들 사이에, 다른 행에 배치되고 동일 열에 배치되는 출력 패드들이 위치하므로, 이방성 도전 필름의 수지가 원활 하게 유동할 수 있다. 따라서, 상기 이방성 도전 필름의 도전볼들이 상기 패드 영역에 균일하게 분포될 수 있고, 구동칩의 출력 및 입력 범프들, 상기 출력 패드들, 입력 패드들, 및 상기 도전볼들의 전기적인 접촉이 향상될 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 DA: 표시 영역
PA: 주변 영역 A1: 패드 영역
A2: 출력 팬 아웃 영역 A3: 입력 영역
200: 구동칩 300: 출력 패드
400: 입력 패드

Claims (20)

  1. 영상이 표시 되는 표시 영역과 상기 표시 영역에 인접하여 배치되는 주변영역을 포함하고,
    상기 주변 영역은 복수의 출력 패드들이 배치되는 패드 영역을 포함하고, 상기 출력 패드들은 M행*N렬(M, N은 자연수이며, M은 3이상의 자연수)로 배열되고,
    상기 각각의 출력 패드는 상기 출력 패드의 중심이 상기 행 방향인 제1 방향으로 이웃하는 출력 패드의 중심과 거리(D)만큼 이격되고, 상기 각각의 출력 패드는 상기 제1 방향과 수직한 제2 방향으로 이웃하는 출력 패드와 간격만큼 이격되고,
    상기 각각의 출력 패드는 상기 출력 패드의 중심이 상기 제2 방향으로 이웃하는 출력 패드의 중심과 상기 제1 방향으로 피치(P)만큼 이격되고,
    P < D/(M-1) 를 만족하는 표시 패널.
  2. 제1항에 있어서,
    상기 출력 패드들에 대응하는 복수의 출력 범프들을 포함하는 구동칩; 및
    상기 출력 패드들과 상기 출력 범프들 사이에 배치되어, 상기 출력 범프와 상기 출력 패드를 전기적으로 연결하는 이방성 도전 필름(anisotropic conductive film ACF)을 더 포함하는 것을 특징으로 하는 표시 패널.
  3. 제1항에 있어서,
    상기 출력 패드들은 상기 패드 영역의 중심에서 상기 제2 방향을 따라 연장되는 선을 기준으로 좌우 대칭으로 배치되는 것을 특징으로 하는 표시 패널.
  4. 제1항에 있어서,
    각각의 상기 출력 패드는 상기 제2 방향으로 연장되어 상기 제1 방향으로 폭을 갖고,
    각각의 상기 출력 패드는 제1 길이를 갖는 제1 변 및 상기 제1 변과 평행하고 상기 제1 변 보다 짧은 제2 길이를 갖는 제2 변을 갖는 것을 특징으로 하는 표시 패널.
  5. 제1항에 있어서,
    각각의 상기 출력 패드는 육각형 형상을 갖는 것을 특징으로 하는 표시 패널.
  6. 제1항에 있어서,
    상기 출력 패드들은 3행으로 배열되고(M=3),
    상기 거리는 33μm (마이크로미터)이고, 상기 피치는 11 μm 인 것을 특징으로 하는 표시 패널.
  7. 제1항에 있어서,
    제1 베이스 기판;
    상기 제1 베이스 기판 상에 배치되는 제1 출력 패턴;
    상기 제1 출력 패턴이 형성된 상기 제1 베이스 기판 상에 배치되는 제1 절연층;
    상기 제1 절연층 상에 배치되는 제2 출력 패턴; 및
    상기 제2 출력 패턴이 배치된 상기 제1 절연층 상에 배치되는 제2 절연층을 더 포함하고,
    상기 출력 패드들은 상기 제2 절연층 상에 배치되며,
    상기 각각의 출력 패드는 상기 제1 출력 패턴 또는 상기 제1 출력 패턴과 상기 제1 절연층 및 상기 제2 절연층을 통해 형성되는 콘택홀을 통해 전기적으로 연결되는 것을 특징으로 하는 표시 패널.
  8. 제7항에 있어서,
    상기 출력 패드들은 투명 절연 물질을 포함하는 것을 특징으로 하는 표시 패널.
  9. 제7항에 있어서,
    상기 표시 영역에는, 상기 제1 베이스 기판 상에 배치되는 게이트 전극, 상기 게이트 전극과 중첩하는 채널부 및 상기 채널부 상에 배치되는 소스 전극 및 상기 소스 전극과 이격되는 드레인 전극을 포함하는 스위칭 소자 및 상기 스위칭 소자와 전기적으로 연결되는 화소 전극이 배치되는 것을 특징으로 하는 표시 패널.
  10. 제9항에 있어서,
    상기 게이트 전극과 상기 제1 출력 패턴은 동일한 층으로부터 형성되고,
    상기 소스 전극, 상기 드레인 전극 및 상기 제2 출력 패턴은 동일한 층으로부터 형성되는 것을 특징으로 하는 표시 패널.
  11. 제9항에 있어서,
    상기 화소 전극과 상기 출력 패드는 동일한 층으로부터 형성되는 것을 특징으로 하는 표시 패널.
  12. 제7항에 있어서,
    상기 제1 출력 패턴 및 상기 제2 출력 패턴은 상기 제1 방향으로 번갈아가며 배치되는 것을 특징으로 하는 표시 패널.
  13. 제1항에 있어서,
    상기 주변 영역은 상기 출력 패드들과 상기 표시 영역 사이에 상기 출력 패드들로부터 상기 표시 영역으로 팬 아웃 되는 복수의 출력 라인들이 배치되는 출력 팬 아웃 영역을 더 포함하는 것을 특징으로 하는 표시 패널.
  14. 표시 패널; 및
    상기 표시 패널을 수납하는 수납용기를 포함하고,
    상기 표시 패널은
    영상이 표시 되는 표시 영역과 상기 표시 영역에 인접하여 배치되는 주변영역을 포함하고,
    상기 주변 영역은 복수의 출력 패드들이 배치되는 패드 영역을 포함하고, 상기 출력 패드들은 M행*N렬(M, N은 자연수이며, M은 3이상의 자연수)로 배열되고,
    상기 각각의 출력 패드는 상기 출력 패드의 중심이 상기 행 방향인 제1 방향으로 이웃하는 출력 패드의 중심과 거리(D)만큼 이격되고, 상기 각각의 출력 패드는 상기 제1 방향과 수직한 제2 방향으로 이웃하는 출력 패드와 간격만큼 이격되고,
    상기 각각의 출력 패드는 상기 출력 패드의 중심이 상기 제2 방향으로 이웃하는 출력 패드의 중심과 상기 제1 방향으로 피치(P)만큼 이격되고,
    P < D/(M-1) 를 만족하는 표시 장치.
  15. 제14항에 있어서,
    입력 신호를 생성하는 구동부; 및
    상기 표시 패널과 상기 구동부를 전기적으로 연결하는 연결부를 더 포함하고,
    상기 표시 패널의 상기 패드 영역에는 복수의 입력 패드들이 배치되고, 상기 연결부는 상기 입력 패드들과 전기적으로 연결되어 상기 구동부의 입력 신호를 상기 입력 패드들에 전달하는 것을 특징으로 하는 표시 장치.
  16. 회로 배선 및 출력 패드들을 형성하는 단계; 및
    상기 출력 패드 상에 출력 범프를 포함하는 구동칩를 실장하는 단계를 포함하고,
    상기 출력 패드들은 M행*N렬(M, N은 자연수이며, M은 3이상의 자연수)로 배열되고,
    상기 각각의 출력 패드는 상기 출력 패드의 중심이 상기 행 방향인 제1 방향으로 이웃하는 출력 패드의 중심과 거리(D)만큼 이격되고, 상기 각각의 출력 패드는 상기 제1 방향과 수직한 제2 방향으로 이웃하는 출력 패드와 간격만큼 이격되고,
    상기 각각의 출력 패드는 상기 출력 패드의 중심이 상기 열 방향으로 이웃하는 출력 패드의 중심과 상기 제1 방향으로 제1 피치(P)만큼 이격되고,
    P ≤ D/N 를 만족하도록 형성되는 것을 특징으로 하는 표시 패널의 제조 방법.
  17. 제16항에 있어서,
    상기 구동칩을 실장하는 단계는
    상기 출력 패드들 상에 이방성 도전 필름(anisotropic conductive film; ACF)을 형성하는 단계; 및
    상기 이방성 도전 필름 상에 상기 구동칩을 위치시키고, 상기 구동칩을 가압하여 상기 구동칩의 상기 출력 범프가 상기 출력 패드와 전기적으로 연결되도록 하는 단계를 포함하는 것을 특징으로 하는 표시 패널의 제조 방법.
  18. 제17항에 있어서,
    상기 회로 배선 및 출력 패드들을 형성하는 단계는
    게이트 라인, 게이트 전극 및 제1 출력 패턴을 포함하는 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴 상에 제1 절연층을 형성하는 단계; 및
    상기 제1 절연층 상에 화소 전극 및 상기 출력 패드들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 패널의 제조 방법.
  19. 제18항에 있어서,
    상기 회로 배선 및 출력 패드들을 형성하는 단계는,
    상기 제1 절연층을 형성하는 단계 및 상기 화소 전극 및 상기 출력 패드들을 형성하는 단계 사이에,
    상기 제1 절연층 상에 소스 라인, 소스 전극 및 드레인 전극을 포함하는 데이터 패턴을 형성하는 단계; 및
    상기 데이터 패턴 상에 제2 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 패널의 제조 방법.
  20. 제18항에 있어서,
    상기 제1 출력 패턴 및 상기 제2 출력 패턴은 상기 제1 방향으로 번갈아가며 배치되는 것을 특징으로 하는 표시 패널의 제조 방법.
KR1020140000327A 2014-01-02 2014-01-02 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법 KR20150080825A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140000327A KR20150080825A (ko) 2014-01-02 2014-01-02 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법
US14/460,133 US9634034B2 (en) 2014-01-02 2014-08-14 Display panel, display apparatus having the same and method of manufacturing the same
US15/459,347 US10095075B2 (en) 2014-01-02 2017-03-15 Display panel, display apparatus having the same and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140000327A KR20150080825A (ko) 2014-01-02 2014-01-02 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150080825A true KR20150080825A (ko) 2015-07-10

Family

ID=53482739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140000327A KR20150080825A (ko) 2014-01-02 2014-01-02 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (2) US9634034B2 (ko)
KR (1) KR20150080825A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180015331A (ko) * 2016-08-02 2018-02-13 삼성디스플레이 주식회사 표시장치
KR20190020230A (ko) * 2017-08-17 2019-02-28 삼성디스플레이 주식회사 표시장치
KR20190044948A (ko) * 2017-10-23 2019-05-02 엘지디스플레이 주식회사 표시패널 및 표시장치
US11730028B2 (en) 2020-07-31 2023-08-15 Samsung Display Co., Ltd. Display apparatus

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6698369B2 (ja) * 2016-02-10 2020-05-27 シナプティクス・ジャパン合同会社 表示ドライバ及び表示パネルモジュール
KR20180024081A (ko) * 2016-08-25 2018-03-08 엘지디스플레이 주식회사 표시패널 및 표시장치
KR102518426B1 (ko) 2016-09-09 2023-04-05 삼성디스플레이 주식회사 표시 장치
KR102420079B1 (ko) 2017-06-16 2022-07-13 삼성디스플레이 주식회사 디스플레이 장치
KR102377527B1 (ko) * 2017-09-01 2022-03-24 삼성디스플레이 주식회사 입력감지유닛 및 이를 구비한 표시장치
KR102449218B1 (ko) * 2017-09-19 2022-09-30 삼성디스플레이 주식회사 디스플레이 장치
KR102503732B1 (ko) * 2017-11-30 2023-02-27 삼성디스플레이 주식회사 표시 장치
CN109613776B (zh) * 2019-01-16 2020-12-04 惠科股份有限公司 阵列基板以及显示装置
KR20200110490A (ko) * 2019-03-13 2020-09-24 삼성디스플레이 주식회사 표시 장치
KR20210002285A (ko) * 2019-06-28 2021-01-07 삼성디스플레이 주식회사 표시장치 및 그 제조방법
JP7448564B2 (ja) * 2019-10-23 2024-03-12 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法、表示装置
CN110689847B (zh) * 2019-11-12 2021-03-05 京东方科技集团股份有限公司 显示面板、显示装置
KR20210086474A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치
US11978743B2 (en) * 2020-12-01 2024-05-07 Everdisplay Optronics (Shanghai) Co., Ltd TFT array substrate and display panel including the same
CN117280398A (zh) * 2021-06-24 2023-12-22 夏普显示科技株式会社 显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3730037B2 (ja) 1998-11-20 2005-12-21 株式会社 日立ディスプレイズ 液晶表示装置
TW484172B (en) 2001-02-15 2002-04-21 Au Optronics Corp Metal bump
JP2003303852A (ja) 2002-04-10 2003-10-24 Seiko Epson Corp 半導体チップの実装構造、配線基板、電気光学装置及び電子機器
US6861749B2 (en) 2002-09-20 2005-03-01 Himax Technologies, Inc. Semiconductor device with bump electrodes
KR20040075377A (ko) * 2003-02-20 2004-08-30 삼성전자주식회사 구동 아이씨 및 이를 갖는 디스플레이 장치
KR100583311B1 (ko) * 2003-10-14 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
KR101000455B1 (ko) * 2004-01-15 2010-12-13 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
JP2005353882A (ja) 2004-06-11 2005-12-22 Matsushita Electric Ind Co Ltd 半導体装置
KR100807214B1 (ko) * 2005-02-14 2008-03-03 삼성전자주식회사 향상된 감도를 갖는 이미지 센서 및 그 제조 방법
JP2006237364A (ja) 2005-02-25 2006-09-07 Seiko Instruments Inc 半導体装置
KR20060112521A (ko) 2005-04-27 2006-11-01 한국과학기술원 접속 범프와 기판도전막 패턴 간의 안정적인 접촉저항을갖는 액정구동회로 칩 접속 범프 구조 설계 및 이방성 전도접착제를 사용한 칩온글라스/칩온플렉스 접속 방법
US7432213B2 (en) * 2005-08-04 2008-10-07 Au Optronics Corporation Electrical connection pattern in an electronic panel
JP4739895B2 (ja) 2005-09-30 2011-08-03 オプトレックス株式会社 半導体集積回路
JP2008098402A (ja) 2006-10-12 2008-04-24 Renesas Technology Corp 半導体装置およびその製造方法
KR101076446B1 (ko) * 2007-04-13 2011-10-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 구비하는 평판 표시장치
JP5291917B2 (ja) * 2007-11-09 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI373107B (en) 2008-04-24 2012-09-21 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
JP5395407B2 (ja) 2008-11-12 2014-01-22 ルネサスエレクトロニクス株式会社 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
US8867010B2 (en) * 2010-08-31 2014-10-21 Sharp Kabushiki Kaisha Display panel and method for producing the same
JP2012060029A (ja) 2010-09-10 2012-03-22 Seiko Instruments Inc 電子機器
JP2012191015A (ja) 2011-03-10 2012-10-04 Seiko Instruments Inc 電子装置
KR101420479B1 (ko) * 2011-10-31 2014-07-17 엘지디스플레이 주식회사 유기발광 표시장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180015331A (ko) * 2016-08-02 2018-02-13 삼성디스플레이 주식회사 표시장치
KR20190020230A (ko) * 2017-08-17 2019-02-28 삼성디스플레이 주식회사 표시장치
US11315988B2 (en) 2017-08-17 2022-04-26 Samsung Display Co., Ltd. Display device
KR20190044948A (ko) * 2017-10-23 2019-05-02 엘지디스플레이 주식회사 표시패널 및 표시장치
US11730028B2 (en) 2020-07-31 2023-08-15 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
US20150187803A1 (en) 2015-07-02
US9634034B2 (en) 2017-04-25
US20170184904A1 (en) 2017-06-29
US10095075B2 (en) 2018-10-09

Similar Documents

Publication Publication Date Title
KR20150080825A (ko) 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법
US11262630B2 (en) Display panel and method of manufacturing the same
KR102492786B1 (ko) 액정 표시 장치
CN114839803B (zh) 显示设备及其制造方法
CN104749805B (zh) 显示装置
US9798203B2 (en) Semiconductor device and display device
KR100602062B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US9971215B2 (en) Display device
US9595544B2 (en) Thin film transistor substrate and display device
TWI533055B (zh) 顯示面板
KR20170025816A (ko) 액정 표시장치
JP2016071340A (ja) 表示パネルと表示装置
KR20150017527A (ko) 표시 패널 및 이의 제조 방법
US8355087B2 (en) Pixel array substrate, conductive structure and display panel
KR101631620B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20150045677A (ko) 표시 패널 및 이의 제조 방법
KR20200145985A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20150072509A (ko) 액정표시장치 및 그의 제조방법
KR101904979B1 (ko) 네로우 베젤 타입 액정표시장치
CN111856825B (zh) 阵列基板及其制备方法、显示面板及显示装置
JP2021139937A (ja) 表示装置
KR20210028773A (ko) 표시 장치
CN219958034U (zh) 显示装置
US20240168325A1 (en) Display Panel and Preparation Method Therefor, and Display Device
US8900026B2 (en) Method of manufacturing liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination