KR101018239B1 - 질화물계 이종접합 전계효과 트랜지스터 - Google Patents
질화물계 이종접합 전계효과 트랜지스터 Download PDFInfo
- Publication number
- KR101018239B1 KR101018239B1 KR1020080110295A KR20080110295A KR101018239B1 KR 101018239 B1 KR101018239 B1 KR 101018239B1 KR 1020080110295 A KR1020080110295 A KR 1020080110295A KR 20080110295 A KR20080110295 A KR 20080110295A KR 101018239 B1 KR101018239 B1 KR 101018239B1
- Authority
- KR
- South Korea
- Prior art keywords
- gan layer
- type gan
- layer
- effect transistor
- nitride
- Prior art date
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 38
- 230000000694 effects Effects 0.000 title description 5
- 230000005669 field effect Effects 0.000 claims abstract description 35
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 11
- 229910052594 sapphire Inorganic materials 0.000 description 9
- 239000010980 sapphire Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 4
- POFFJVRXOKDESI-UHFFFAOYSA-N 1,3,5,7-tetraoxa-4-silaspiro[3.3]heptane-2,6-dione Chemical compound O1C(=O)O[Si]21OC(=O)O2 POFFJVRXOKDESI-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 질화물계 이종접합 전계효과 트랜지스터에 관한 것으로서, 기판 상에 형성된 제1 n형 GaN층; 상기 제1 n형 GaN층의 중앙부 상에 형성된 언도프트 GaN층; 상기 언도프트 GaN층이 형성되지 않은 상기 제1 n형 GaN층의 일부 상에 형성된 드레인전극; 상기 언도프트 GaN층 상에 차례로 형성되고, 상기 언도프트 GaN층의 중앙부를 노출시키는 홈을 구비하는 p형 GaN층, AlGaN층 및 제2 n형 GaN층; 상기 제2 n형 GaN층의 일부 상에 형성된 소스전극; 및 상기 홈의 표면을 따라 형성된 게이트전극;을 포함하는 질화물계 이종접합 전계효과 트랜지스터를 제공한다.
이종접합 전계효과 트랜지스터(hetero-junction field effect transistor: HFET), 인핸스먼트 모드(enhancement mode)
Description
본 발명은 질화물계 이종접합 전계효과 트랜지스터에 관한 것으로서, 보다 상세하게는, 언도프트 GaN층 상에 상기 언도프트 GaN층의 일부를 노출시키는 홈을 구비하는 p형 GaN층, AlGaN층 및 n형 GaN층이 차례로 형성되고, 상기 홈의 내부 표면을 따라 게이트전극이 형성된 인핸스먼트 모드 질화물계 이종접합 전계효과 트랜지스터에 관한 것이다.
최근에 이종접합 전계효과 트랜지스터(hetero-junction field effect transistor: HFET)는 고주파수, 고출력 전기소자로서의 요구에 만족하도록 질화물계 화합물 반도체로 제조되고 있다. 일반적으로, 질화물 반도체는 Si 또는 GaAs와 같은 통상의 반도체 재료에 비해, 넓은 에너지 밴드갭과, 높은 열적, 화학적 안정도 및 높은 전자포화속도를 가지므로, 광소자뿐만 아니라 고주파, 고출력 전기소자로 널리 적용되고 있다.
상기 질화물계 이종접합 전계효과 트랜지스터는 높은 항복전계(약 ∼3 ×106V/㎝), 높은 전자포화속도(약 ∼3 ×107㎝/sec) 및 높은 열적/화학적 안정도 등의 다양한 장점을 갖는다. 또한, 상기 질화물계 전계효과 트랜지스터에 구현되는 AlGaN/GaN의 이종접합구조는 접합계면의 큰 밴드불연속성에 기인하여 높은 농도의 전자가 유기될 수 있으므로, 전자이동도를 보다 향상시킬 수 있다.
종래의 일반적인 질화물계 이종접합 전계효과 트랜지스터는, 저온버퍼층이 형성된 사파이어 기판을 포함한다. 상기 버퍼층 상에는 언도프트 GaN층 및 AlGaN층이 차례로 형성된다. 상기 AlGaN층 상면의 양단에는 소스와 드레인전극이 제공되고, 그 사이에 게이트전극이 제공된다.
이러한 종래의 HFET 구조는, 상이한 밴드갭을 갖는 언도프트 GaN층과 AlGaN층의 이종접합에 의해 2차원 전자가스(2DEG)라는 채널(channel)이 형성된다. 즉, 종래의 HFET는 게이트전극에 전압을 인가하지 않아도 채널이 형성되는 공핍 모드(depletion mode)로 구동된다.
그러나, 대부분의 응용 회로에서는 게이트에 전압을 인가할 경우 채널이 형성되는 인핸스먼트 모드(enhancement mode) 소자로 구성되어 있기 때문에, GaN계 HFET 소자가 상용화되기 위해서는 인핸스먼트 모드 소자의 개발이 요구되고 있는 실정이다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은, 인핸스먼트 모드 질화물계 이종접합 전계효과 트랜지스터를 제공하는데 있다.
또한, 본 발명의 다른 목적은 게이트전극을 3차원(3D) 구조로 구현하여 대전류 구동이 가능한 질화물계 이종접합 전계효과 트랜지스터를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 제1 실시예에 의한 질화물계 이종접합 전계효과 트랜지스터는, 기판 상에 형성된 제1 n형 GaN층; 상기 제1 n형 GaN층의 중앙부 상에 형성된 언도프트 GaN층; 상기 언도프트 GaN층이 형성되지 않은 상기 제1 n형 GaN층의 일부 상에 형성된 드레인전극; 상기 언도프트 GaN층 상에 차례로 형성되고, 상기 언도프트 GaN층의 중앙부를 노출시키는 홈을 구비하는 p형 GaN층, AlGaN층 및 제2 n형 GaN층; 상기 제2 n형 GaN층의 일부 상에 형성된 소스전극; 및 상기 홈의 표면을 따라 형성된 게이트전극;을 포함할 수 있다.
여기서, 상기 게이트전극과 상기 홈 사이에 형성된 게이트절연막;을 더 포함할 수 있다.
그리고, 상기 드레인전극은 상기 제1 n형 GaN층 상의 외측 가장자리를 따라 형성될 수 있다.
또한, 상기 드레인전극과 상기 언도프트 GaN층 사이의 상기 제1 n형 GaN층 상에 형성된 절연막;을 더 포함할 수 있다.
또한, 상기 소스전극은 상기 제2 n형 GaN층 상의 외측 가장자리를 따라 형성될 수 있다.
또한, 상기 드레인전극과 상기 제1 n형 GaN층 사이에 형성된 오믹콘택층;을 더 포함할 수 있다.
또한, 상기 소스전극과 상기 제2 n형 GaN층 사이에 형성된 오믹콘택층;을 더 포함할 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 제2 실시예에 의한 질화물계 이종접합 전계효과 트랜지스터는, 기판 상에 형성된 제1 n형 GaN층; 상기 제1 n형 GaN층의 중앙부 상에 형성된 언도프트 GaN층; 상기 언도프트 GaN층이 형성되지 않은 상기 제1 n형 GaN층의 일부 상에 형성된 드레인전극; 상기 언도프트 GaN층의 중앙부 상에 차례로 형성된 p형 GaN층, AlGaN층 및 제2 n형 GaN층; 상기 제2 n형 GaN층의 중앙부 상에 형성된 소스전극; 및 상기 소스전극이 형성되지 않은 상기 제2 n형 GaN층의 상면으로부터 상기 제2 n형 GaN층, AlGaN층 및 p형 GaN층의 측면까지 하부로 연장형성된 게이트전극;을 포함할 수 있다.
여기서, 상기 게이트전극은, 상기 제2 n형 GaN층 상의 외측 가장자리를 따라 형성될 수 있다.
또한, 상기 게이트전극과, 상기 제2 n형 GaN층, AlGaN층 및 p형 GaN층 사이에 형성된 게이트절연막;을 더 포함할 수 있다.
또한, 상기 드레인전극은 상기 제1 n형 GaN층 상의 외측 가장자리를 따라 형성될 수 있다.
또한, 상기 드레인전극과 상기 언도프트 GaN층 사이의 상기 제1 n형 GaN층 상에 형성된 절연막;을 더 포함할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 질화물계 이종접합 전계효과 트랜지스터는, AlGaN층과 언도프트 GaN층 사이에 p형 GaN층을 추가로 형성하고, 상기 p형 GaN층과 상기 AlGaN층에 구비되는 홈의 내부 표면을 따라 게이트전극을 형성함으로써, 상기 게이트전극에 전압이 인가되지 않을 때에는 전류가 흐르지 않고, 전압이 인가될 때에만 전류가 흐르는 인핸스먼트 모드로 구동될 수 있다.
또한, 본 발명은 상기 게이트전극을 3차원(3D) 구조로 구현함으로써, 채널 면적을 증가시킬 수 있는 바, 대전류 구동이 가능한 질화물계 이종접합 전계효과 트랜지스터를 제공할 수 있는 효과가 있다.
본 발명에 따른 질화물계 이종접합 전계효과 트랜지스터의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 질화물계 이종접합 전계효과 트랜지스터에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 질화물계 이종접합 전계효과 트랜지스터의 구조를 나타낸 평면도이고, 도 2는 도 1의 I-I'를 따라 자른 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 질화물계 이종접합 전계효과 트랜지스터는, 사파이어 기판(100)과, 상기 사파이어 기판(100) 상에 형성된 제1 n형 GaN층(110a)과, 상기 제1 n형 GaN층(110a)의 중앙부 상에 형성된 언도프트 GaN층(120)과, 상기 언도프트 GaN층(120) 상에 차례로 형성되고, 상기 언도프트 GaN층(120)의 중앙부를 노출시키는 홈(200)을 구비하는 p형 GaN층(130), AlGaN층(140) 및 제2 n형 GaN층(110b)을 포함한다.
상기 기판(100)은 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 상기한 사파이어 기판(100) 이외에도, 실리콘 카바네이트(SiC) 기판과 같은 이종 기판 또는 질화물 기판과 같은 동종 기판이 사용될 수 있다.
상기 사파이어 기판(100) 상에 상기 제1 n형 GaN층(110a)을 성장시키기 전에, 상기 사파이어 기판(100)과의 격자정합을 향상시키기 위한 버퍼층(도면 미도시)이 형성되어 있을 수 있으며, 상기 버퍼층은 GaN 등으로 형성될 수 있다.
상기 제1 및 제2 n형 GaN층(110a,110b)은 n형 불순물이 도핑된 GaN층으로서 상기 n형 불순물로는 Si 등이 사용될 수 있다.
상기 p형 GaN층(130)은 p형 불순물이 도핑된 GaN층으로서 상기 p형 불순물로는 Mg 등이 사용될 수 있다.
상기 제1 n형 GaN층(110a) 상에 순차로 형성되어 있는 상기 언도프트 GaN층(120), p형 GaN층(130), AlGaN층(140) 및 제2 n형 GaN층(110b)은, 상기 제1 n형 GaN층(110a) 상에 차례로 성장된 후, 그 외측 가장자리 부분이 메사 식각(mesa etching)으로 제거되어, 상기한 바와 같이 상기 제1 n형 GaN층(110a)의 중앙부 상에만 형성되어 있고, 상기 제1 n형 GaN층(110a)의 외측 가장자리 상면은 드러내고 있다.
상기 메사 식각에 의해 드러난 제1 n형 GaN층(110a), 즉 상기 언도프트 GaN층(120)이 형성되지 않은 상기 제1 n형 GaN층(110a)의 일부 상에는 드레인(drain)전극(180)이 형성되어 있다.
이때 상기 드레인전극(180)은 상기 제1 n형 GaN층(110a) 상의 외측 가장자리를 따라 상기 메사 식각에 의해 제거되지 않은 상기 언도프트 GaN층(120)을 둘러싸는 구조로 형성되어 있다.
여기서, 상기 드레인전극(180)과 상기 언도프트 GaN층(120) 사이의 상기 제1 n형 GaN층(110a) 상에는 절연막(190)이 형성되어 있다. 상기 절연막(190)은 도면에 도시된 바와 같이 상기 드레인전극(180)의 상면 일부를 덮도록 형성될 수 있다.
또한, 본 발명의 제1 실시예에 따르면, 상기 언도프트 GaN층(120) 상에 순차로 형성되어 있는 상기 p형 GaN층(130), AlGaN층(140) 및 제2 n형 GaN층(110b)은 그 일부분이 제거되어, 상술한 바와 같이 상기 언도프트 GaN층(120)의 중앙부를 노출시키는 홈(200)이 구비되어 있다.
상기 p형 GaN층(130), AlGaN층(140) 및 제2 n형 GaN층(110b) 내에 구비된 상 기 홈(200)의 표면에는 게이트절연막(150) 및 게이트전극(160)이 차례로 형성되어 있다.
그리고, 상기 홈(200)이 형성되지 않은 상기 제2 n형 GaN층(110b)의 일부 상에는 소스(source)전극(170)이 형성되어 있다. 이때 상기 소스전극(170)은 상기 제2 n형 GaN층(110b) 상의 외측 가장자리를 따라 상기 게이트전극(160)을 둘러싸는 구조로 형성되어 있다.
상기 게이트전극(160)과 상기 홈(200) 사이에 형성된 상기 게이트절연막(150)은, 상기 홈(200)의 상부에서 외측으로 연장되어, 상기 제2 n형 GaN층(110b) 상에 형성된 상기 소스전극(170)의 상면 일부를 덮도록 형성될 수 있다.
한편, 도면에 도시하지는 않았으나, 상기 소스전극(170)과 상기 제2 n형 GaN층(110b) 사이에는 이들의 접촉 저항을 감소시키기 위한 오믹콘택(ohmic contact)층(도면 미도시)이 추가로 형성되어 있을 수 있다.
또한, 상기 드레인전극(180)과 상기 제1 n형 GaN층(110a) 사이에도 오믹콘택층(도면 미도시)이 추가로 형성되어 있을 수 있다.
상술한 바와 같은 본 발명의 제1 실시예에 따른 질화물계 이종접합 전계효과 트랜지스터는, AlGaN층(140)과 언도프트 GaN층(120) 사이에 p형 GaN층(130)을 추가로 형성하고, 상기 p형 GaN층(130)과 AlGaN층(140) 내에 구비되는 홈(200)의 내부 표면을 따라 게이트전극(160)을 형성함으로써, 상기 게이트전극(160)에 전압이 인가되지 않을 때에는 전류가 흐르지 않고, 전압이 인가될 때에는 상기 게이트전극(160)과 이에 인접하는 제1 n형 GaN층(110b), AlGaN층(140), p형 GaN층(130) 및 언도프트 GaN층(120) 사이에 채널(channel)이 형성되도록 할 수 있다.
즉, 본 실시예에 따른 질화물계 이종접합 전계효과 트랜지스터는 상기 게이트전극(160)에 전압이 인가되지 않을 때에는 상기 p형 GaN층(130)에 의해 전류 흐름이 방지되고, 전압이 인가될 때에만 전류가 상기 소스전극(170)으로부터 드레인전극(180)으로 흐르는 바, 인핸스먼트 모드(enhancement mode)로 구동될 수 있는 것이다.
특히, 본 발명의 제1 실시예에 따르면 상기 게이트전극(160)이 홈(200)의 내부 표면을 따라 3차원 구조로 형성되고, 상기 소스전극(170) 및 드레인 전극(180)은 상기 게이트전극(160) 주변을 둘러싸는 구조로 형성됨으로써, 상기 게이트전극(160) 주변에 형성되는 채널 면적을 획기적으로 증가시킬 수 있는 장점이 있다. 따라서, 본 발명은 대전류 구동이 가능한 질화물계 이종접합 전계효과 트랜지스터를 제공할 수 있는 효과가 있다.
이하, 도 3 및 도 4를 참조하여 본 발명의 제2 실시예에 따른 질화물계 이종접합 전계효과 트랜지스터에 대하여 상세히 설명한다.
도 3은 본 발명의 제2 실시예에 따른 질화물계 이종접합 전계효과 트랜지스터의 구조를 나타낸 평면도이고, 도 4는 도 3의 Ⅱ-Ⅱ'를 따라 자른 단면도이다.
도 3 및 도 4에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 질화물계 이종접합 전계효과 트랜지스터는, 상술한 바와 같은 본 발명의 제1 실시예에 따른 질화물계 이종접합 전계효과 트랜지스터와 대부분의 구성이 동일하고, 다만, 상기 p형 GaN층(130), AlGaN층(140) 및 제2 n형 GaN층(110b)이, 상기 언도프트 GaN층(120)의 중앙부를 노출시키는 홈(도 2의 도면부호 '200' 참조)을 구비하는 대신에, 도 4에 도시된 바와 같이, 상기 언도프트 GaN층(120)의 외측 가장자리 상면을 드러내도록 상기 언도프트 GaN층(120)의 중앙부 상에만 형성된다는 점에서 본 발명의 제1 실시예와 다르다.
그리고, 상기 소스전극(170)은 상기 제2 n형 GaN층(110b)의 외측 가장자리를 따라 형성되는 대신 상기 제2 n형 GaN층(110b)의 중앙부 상에 형성되며, 상기 게이트전극(160)은 상기 소스전극(170)이 형성되지 않은 상기 제2 n형 GaN층(110b)의 외측 가장자리 상면으로부터 상기 제2 n형 GaN층(110b), AlGaN층(140) 및 p형 GaN층(130)의 측면까지 하부로 연장형성된다.
즉, 본 발명의 제2 실시예에 따른 질화물계 이종접합 전계효과 트랜지스터는, 사파이어 기판(100)과, 상기 사파이어 기판(100) 상에 형성된 제1 n형 GaN층(110a)과, 상기 제1 n형 GaN층(110a)의 중앙부 상에 형성된 언도프트 GaN층(120)과, 상기 언도프트 GaN층(120)의 중앙부 상에 차례로 형성된 p형 GaN층(130), AlGaN층(140) 및 제2 n형 GaN층(110b)을 포함한다.
상기 제1 n형 GaN층(110a) 상에 순차로 형성되어 있는 상기 언도프트 GaN층(120), p형 GaN층(130), AlGaN층(140) 및 제2 n형 GaN층(110b)은, 상기 제1 n형 GaN층(110a) 상에 차례로 성장된 후, 그 외측 가장자리 부분이 메사 식각에 의해 제거되어, 상기한 바와 같이 상기 제1 n형 GaN층(110a)의 중앙부 상에만 형성되어 있고, 상기 제1 n형 GaN층(110a)의 외측 가장자리 상면은 드러내고 있다.
상기 메사 식각에 의해 드러난 제1 n형 GaN층(110a), 즉 상기 언도프트 GaN층(120)이 형성되지 않은 상기 제1 n형 GaN층(110a)의 일부 상에는 드레인(drain)전극(180)이 형성되어 있다.
이때 상기 드레인전극(180)은 상기 제1 n형 GaN층(110a) 상의 외측 가장자리를 따라 상기 메사 식각에 의해 제거되지 않은 상기 언도프트 GaN층(120)을 둘러싸는 구조로 형성되어 있다.
여기서, 상기 드레인전극(180)과 상기 언도프트 GaN층(120) 사이의 상기 제1 n형 GaN층(110a) 상에는 절연막(190)이 형성되어 있다.
그리고, 상기 언도프트 GaN층(120) 상에 순차로 형성되어 있는 상기 p형 GaN층(130), AlGaN층(140) 및 제2 n형 GaN층(110b)은 그 외측 가장자리 부분이 제거되어, 상술한 바와 같이 상기 언도프트 GaN층(120)의 중앙부 상에만 형성되고, 상기 언도프트 GaN층(120)의 외측 가장자리 상면은 드러내고 있다.
상기 제2 n형 GaN층(110b)의 중앙부 상에는 소스(source)전극(170)이 형성되어 있다.
또한, 상기 소스전극(170)이 형성되지 않은 상기 제2 n형 GaN층(110b) 상에는 게이트절연막(150) 및 게이트전극(160)이 차례로 형성되어 있다. 이때, 상기 게이트절연막(150) 및 상기 게이트전극(160)은 상기 제2 n형 GaN층(110b) 상의 외측 가장자리를 따라 상기 소스전극(170)을 둘러싸는 구조로 형성되며, 상기 제2 n형 GaN층(110b)의 외측 가장자리 상면으로부터 상기 제2 n형 GaN층(110b), AlGaN층(140) 및 p형 GaN층(130)의 측면까지 하부로 연장형성되어 있다.
그리고, 상기 게이트전극(160) 하부에 형성된 상기 게이트절연막(150)은, 상기 제2 n형 GaN층(110b)의 상면에서 내측으로 연장되어 상기 소스전극(170)의 외측 가장자리 상면을 일부 덮도록 형성될 수 있다.
이러한 본 발명의 제2 실시예에 따른 질화물계 이종접합 전계효과 트랜지스터는, 상기 AlGaN층(140)과 상기 언도프트 GaN층(120) 사이에 p형 GaN층(130)을 추가로 형성하고, 상기 p형 GaN층(130), AlGaN층(140) 및 제2 n형 GaN층(110b)의 외측 표면을 따라 3차원 구조의 게이트전극(160)을 형성함으로써, 상술한 본 발명의 제1 실시예와 동일한 작용 및 효과를 얻을 수 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 제1 실시예에 따른 질화물계 이종접합 전계효과 트랜지스터의 구조를 나타낸 평면도.
도 2는 도 1의 I-I'를 따라 자른 단면도.
도 3은 본 발명의 제2 실시예에 따른 질화물계 이종접합 전계효과 트랜지스터의 구조를 나타낸 평면도.
도 4는 도 3의 Ⅱ-Ⅱ'를 따라 자른 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100: 사파이어 기판 110a: 제1 n형 GaN층
110b: 제2 n형 GaN층 120: 언도프트 GaN층
130: p형 GaN층 140: AlGaN층
150: 게이트절연막 160: 게이트전극
170: 소스전극 180: 드레인전극
190: 절연막 200: 홈
Claims (12)
- 기판 상에 형성된 제1 n형 GaN층;상기 제1 n형 GaN층의 중앙부 상에 형성된 언도프트 GaN층;상기 언도프트 GaN층이 형성되지 않은 상기 제1 n형 GaN층의 일부 상에 형성된 드레인전극;상기 언도프트 GaN층 상에 차례로 형성되고, 상기 언도프트 GaN층의 중앙부를 노출시키는 홈을 구비하는 p형 GaN층, AlGaN층 및 제2 n형 GaN층;상기 제2 n형 GaN층의 일부 상에 형성된 소스전극; 및상기 홈의 표면을 따라 형성된 게이트전극;을 포함하는 질화물계 이종접합 전계효과 트랜지스터.
- 제1항에 있어서,상기 게이트전극과 상기 홈 사이에 형성된 게이트절연막;을 더 포함하는 질화물계 이종접합 전계효과 트랜지스터.
- 제1항에 있어서,상기 드레인전극은 상기 제1 n형 GaN층 상의 외측 가장자리를 따라 형성된 질화물계 이종접합 전계효과 트랜지스터.
- 제1항에 있어서,상기 드레인전극과 상기 언도프트 GaN층 사이의 상기 제1 n형 GaN층 상에 형성된 절연막;을 더 포함하는 질화물계 이종접합 전계효과 트랜지스터.
- 제1항에 있어서,상기 소스전극은 상기 제2 n형 GaN층 상의 외측 가장자리를 따라 형성된 질화물계 이종접합 전계효과 트랜지스터.
- 제1항에 있어서,상기 드레인전극과 상기 제1 n형 GaN층 사이에 형성된 오믹콘택층;을 더 포함하는 질화물계 이종접합 전계효과 트랜지스터.
- 제1항에 있어서,상기 소스전극과 상기 제2 n형 GaN층 사이에 형성된 오믹콘택층;을 더 포함 하는 질화물계 이종접합 전계효과 트랜지스터.
- 기판 상에 형성된 제1 n형 GaN층;상기 제1 n형 GaN층의 중앙부 상에 형성된 언도프트 GaN층;상기 언도프트 GaN층이 형성되지 않은 상기 제1 n형 GaN층의 일부 상에 형성된 드레인전극;상기 언도프트 GaN층의 중앙부 상에 차례로 형성된 p형 GaN층, AlGaN층 및 제2 n형 GaN층;상기 제2 n형 GaN층의 중앙부 상에 형성된 소스전극; 및상기 소스전극이 형성되지 않은 상기 제2 n형 GaN층의 상면으로부터 상기 제2 n형 GaN층, AlGaN층 및 p형 GaN층의 측면까지 하부로 연장형성된 게이트전극;을 포함하는 질화물계 이종접합 전계효과 트랜지스터.
- 제8항에 있어서,상기 게이트전극은, 상기 제2 n형 GaN층 상의 외측 가장자리를 따라 형성된 질화물계 이종접합 전계효과 트랜지스터.
- 제8항에 있어서,상기 게이트전극과, 상기 제2 n형 GaN층, AlGaN층 및 p형 GaN층 사이에 형성된 게이트절연막;을 더 포함하는 질화물계 이종접합 전계효과 트랜지스터.
- 제8항에 있어서,상기 드레인전극은 상기 제1 n형 GaN층 상의 외측 가장자리를 따라 형성된 질화물계 이종접합 전계효과 트랜지스터.
- 제8항에 있어서,상기 드레인전극과 상기 언도프트 GaN층 사이의 상기 제1 n형 GaN층 상에 형성된 절연막;을 더 포함하는 질화물계 이종접합 전계효과 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080110295A KR101018239B1 (ko) | 2008-11-07 | 2008-11-07 | 질화물계 이종접합 전계효과 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080110295A KR101018239B1 (ko) | 2008-11-07 | 2008-11-07 | 질화물계 이종접합 전계효과 트랜지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100051240A KR20100051240A (ko) | 2010-05-17 |
| KR101018239B1 true KR101018239B1 (ko) | 2011-03-03 |
Family
ID=42277039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080110295A KR101018239B1 (ko) | 2008-11-07 | 2008-11-07 | 질화물계 이종접합 전계효과 트랜지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101018239B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8933446B2 (en) | 2012-07-19 | 2015-01-13 | Samsung Electronics Co., Ltd. | High electron mobility transistors and methods of manufacturing the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101322642B1 (ko) * | 2011-12-16 | 2013-10-28 | 경북대학교 산학협력단 | 질화물 반도체 소자 및 그 소자의 제조 방법 |
| CN104638010B (zh) * | 2015-01-21 | 2018-06-05 | 中山大学 | 一种横向导通的GaN常关型MISFET器件及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008198787A (ja) * | 2007-02-13 | 2008-08-28 | Rohm Co Ltd | ＧａＮ系半導体素子 |
| JP2008205199A (ja) * | 2007-02-20 | 2008-09-04 | Rohm Co Ltd | ＧａＮ系半導体素子の製造方法 |
-
2008
- 2008-11-07 KR KR1020080110295A patent/KR101018239B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008198787A (ja) * | 2007-02-13 | 2008-08-28 | Rohm Co Ltd | ＧａＮ系半導体素子 |
| JP2008205199A (ja) * | 2007-02-20 | 2008-09-04 | Rohm Co Ltd | ＧａＮ系半導体素子の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8933446B2 (en) | 2012-07-19 | 2015-01-13 | Samsung Electronics Co., Ltd. | High electron mobility transistors and methods of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100051240A (ko) | 2010-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6161910B2 (ja) | 半導体装置 | |
| JP6381881B2 (ja) | 高電子移動度トランジスタ及びその駆動方法 | |
| KR101562879B1 (ko) | 반도체 장치 | |
| JP5589850B2 (ja) | 半導体装置及びその製造方法 | |
| JP3940699B2 (ja) | 電力用半導体素子 | |
| JP5885750B2 (ja) | バッファ降伏電圧が増大されたｈｅｍｔ | |
| WO2011024367A1 (ja) | 窒化物半導体装置 | |
| JP5668085B2 (ja) | セグメント化ゲートを有するパワートランジスタ | |
| JP6395502B2 (ja) | 半導体装置 | |
| JP2007103451A (ja) | 半導体装置及びその製造方法 | |
| JP7195306B2 (ja) | 窒化物半導体装置 | |
| JP2009009993A (ja) | 半導体装置 | |
| WO2013085748A1 (en) | VERTICAL GaN JFET WITH GATE AND SOURCE ELECTRODES ON REGROWN GATE | |
| KR20140011791A (ko) | 고전자이동도 트랜지스터 및 그 제조방법 | |
| KR20140042470A (ko) | 노멀리 오프 고전자이동도 트랜지스터 | |
| JP2008021689A (ja) | 半導体装置 | |
| JP2011109131A (ja) | 窒化物半導体装置 | |
| JP2008118044A (ja) | 電界効果トランジスタ及びその製造方法 | |
| KR101018239B1 (ko) | 질화물계 이종접합 전계효과 트랜지스터 | |
| JP2007027440A (ja) | 半導体装置 | |
| KR101180068B1 (ko) | ＡｌＧａＮ계 ＨＦＥＴ | |
| US9391179B2 (en) | Vertical GaN JFET with low gate-drain capacitance and high gate-source capacitance | |
| KR20140020043A (ko) | 고전자이동도 트랜지스터 | |
| TWI732813B (zh) | 半導體裝置，電子部件，電子設備及用於製造半導體裝置之方法 | |
| KR101200274B1 (ko) | 인헨스먼트 노멀리 오프 버티컬 질화물 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 5 |