KR101015335B1 - ２마스크를 이용한 액정표시소자 제조방법 - Google Patents
２마스크를 이용한 액정표시소자 제조방법 Download PDFInfo
- Publication number
- KR101015335B1 KR101015335B1 KR1020030099329A KR20030099329A KR101015335B1 KR 101015335 B1 KR101015335 B1 KR 101015335B1 KR 1020030099329 A KR1020030099329 A KR 1020030099329A KR 20030099329 A KR20030099329 A KR 20030099329A KR 101015335 B1 KR101015335 B1 KR 101015335B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- forming
- photoresist pattern
- semiconductor layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 37
- 238000004519 manufacturing process Methods 0.000 title abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 79
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 3
- 238000000059 patterning Methods 0.000 claims description 7
- 238000004380 ashing Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 109
- 239000010409 thin film Substances 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000010408 film Substances 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000012780 transparent material Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 액정표시소자 제조방법에 관한 것으로써 특히, 2마스크를 적용하여 액정표시소자를 제조하는 공정에 관한 것이다. 기판 상에 제 1회절 마스크를 적용하여 기판 상에 투명전극, 제 1도전층, 제 1 반도체층을 연속하여 형성하는 단계, 상기 고농도 불순물층 상에 제 1 감광막 패턴을 형성하는 단계, 상기 제 1 감광막 패턴을 적용하여 소스 전극, 드레인 전극 및 화소전극을 형성하는 단계, 상기 소스 전극, 드레인 전극, 화소전극 상에 제 2 반도체층, 절연층 및 제 2 도전층을 형성하는 단계, 상기 제 2 도전층 상에 제 2 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 적용하여 액티브층 및 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하며 저 마스크에 의해 액정표시소자를 제조함으로써 생산량 향상, 공정 단축 등의 효과를 얻을 수 있다.
2마스크, 슬릿 노광, 비정질 실리콘층
Description
도 1은 종래 액정표시소자의 구조를 나타내는 평면도.
도 2는 도 1의 I-I'선 단면도.
도 3a∼도 3i는 종래 액정표시소자의 제조방법을 나타내는 도면.
도 4는 본 발명의 액정표시소자의 단위화소의 일부를 나타내는 평면도.
도 5a~5g는 본 발명의 일 실시 예에 의한 액정표시소자 제조공정을 나타내는 수순도.
**************도면의 주요부분에 대한 부호의 설명*****************
501:기판 502:투명 전극
503, 507:도전층 504,505:반도체층
503b:소스 전극 503a:드레인 전극
510a,510b:마스크 520,530:마스크
507a:게이트 전극
본 발명은 액정표시소자에 관한 것으로, 특히 2 마스크를 이용하여 액정표시소자를 제조하는 방법에 관한 것이다.
표시소자들, 특히 액정표시소자(Liquid Crystal Display Device)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동하는데, 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 한다. 이러한 액티브 매트릭스방식에서는 상기한 능동소자가 매트릭스형식으로 배열된 각각의 화소에 배치되어 해당 화소를 구동하게 된다.
도 1은 액티브 매트릭스방식의 액정표시소자를 나타내는 도면이다. 도면에 도시된 구조의 액정표시소자는 능동소자로서 박막트랜지스터(Thin Film Transistor;10)를 사용하는 박막트랜지스터 액정표시소자이다. 도면에 도시된 바와 같이, 종횡으로 N×M개의 화소가 배치된 박막트랜지스터 액정표시소자의 각 화소에는 외부의 구동회로로부터 주사신호가 인가되는 게이트라인(3)과 화상신호가 인가되는 데이터라인(5)의 교차영역에 형성된 박막트랜지스터(10)를 포함하고 있다. 박막트랜지스터는 상기 게이트라인(3)과 연결된 게이트 전극(11)과, 상기 게이트 전극(11) 위에 형성되어 게이트 전극(11)에 주사신호가 인가됨에 따라 활성화되는 반도체층(12)과, 상기 반도체층(12) 위에 형성된 소스전극(13) 및 드레인 전극(14)으로 구성된다. 상기 화소의 표시영역에는 상기 소스전극(13) 및 드레인 전극(14)과 연결되어 반도체층(12)이 활성화됨에 따라 상기 소스전극(13) 및 드레인 전극(14)을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소전극(16) 이 형성되어 있다.
도 2는 도 1의 I-I'선 단면도로서, 상기 도면을 참조하여 액정표시소자의 구조를 더욱 상세히 설명한다.
도면에 도시된 바와 같이, 박막트랜지스터(10)는 유리와 같은 투명한 물질로 이루어진 제1기판(20) 위에 형성되어 있다. 상기 박막트랜지스터(10)는 제1기판(20) 위에 형성된 게이트 전극(11)과, 상기 게이트 전극(11)이 형성된 제1기판(20) 전체에 걸쳐 적층된 게이트절연층(22)과, 상기 절연층(22)위에 형성된 반도체층(12)과, 상기 반도체층(12) 위에 형성된 소스전극(13) 및 드레인 전극(14)과, 상기 제1기판(120) 전체에 걸쳐 적층된 보호층(passivation layer;24)으로 구성된다. 상기 보호층(24) 위에는 보호층(24)에 형성된 컨택홀(26)을 통해 박막트랜지스터(10)의 드레인 전극(14)에 접속되는 화소전극(16)으로 구성된다.
한편, 유리와 같은 투명한 물질로 이루어진 제2기판(30)에는 박막트랜지스터(10) 형성영역이나 화소와 화소 사이와 같은 화상 비표시영역에 형성되어 상기 화상비표시영역으로 광이 투과하는 것을 방지하는 블랙매트릭스(32)와, 적, 녹, 청색으로 이루어져 실제 컬러를 구현하는 컬러필터층(34)이 형성되어 있으며, 상기 제1기판(20) 및 제2기판(30)이 합착되고 그 사이에 액정층(40)이 형성되어 액정표시소자를 완성한다.
이러한 액정표시소자는 주로 마스크를 이용한 포토리소그래피공정과 같은 복잡한 공정에 의해 제작되는데, 도 3에 액정표시소자 제조방법이 도시되어 있다.
우선, 도 3a에 도시된 바와 같이, 제1기판(20) 위에 금속을 적층하여 금속층(11a)을 형성한 후 그 위에 감광성의 포토레지스트층(photoresist;60a)을 형성한다. 도면에는 도시하지 않았지만, 적층된 포토레지스트층(60a)은 일정한 온도에서 베이킹된다. 그후, 상기 포토레지스트층(60a) 위에 마스크(70)를 위치시킨 상태에서 자외선(Ultraviolet light)과 같은 광을 조사하고 현상액을 작용하면, 도 3b에 도시된 바와 같이 금속층(11a)위에는 포토레지스트패턴(60)이 형성된다. 이때, 상기 포토레지스트는 네거티브(negative) 포토레지스트로서, 자외선이 조사되지 않은 영역이 현상액에 의해 제거된다.
이어서, 상기 포토레지스트패턴(60)으로 금속층(11a)의 일부를 블로킹한 상태에서 상기 금속층(11a)에 식각액를 인가하면, 도 3c에 도시된 바와 같이, 제1기판(20) 위에 게이트 전극(11)이 형성된다.
그후, 도 3d에 도시된 바와 같이, 제1기판(20) 전체에 걸쳐서 게이트절연층(22)을 형성한 후 그 위에 반도체층(12a)을 형성한다. 상기와 같이 적층된 반도체층(12a) 위에 포토레지스층을 적층하고 마스크를 위치시킨 후 자외선을 조사하고 현상액을 작용하면, 반도체층(12a) 위에는 포토레지스트패턴(62)이 형성된다. 상기 포토레지스트패턴(62)으로 반도체층(12a)의 일부를 블로킹한 상태에서 식각액를 작용하면, 도 3e에 도시된 바와 같이, 게이트 전극(11) 위에 반도체층(12)이 형성된다.
이어서, 도 3f에 도시된 바와 같이, 제1기판(20) 전체에 걸쳐서 금속을 적층한 후 마스크로 포토레지스트패턴을 형성하고 상기 포토레지스트패턴을 이용하여 상기 금속을 식각하여 반도체층(12) 위에 소스전극(13) 및 드레인 전극(14)을 형성 함으로써 제1기판(20) 위에 박막트랜지스터를 완성한다.
한편, 도 3g에 도시된 바와 같이, 소스전극(13) 및 드레인 전극(14)이 형성된 제1기판(20)에는 보호층(24)이 적층되어 상기 박막트랜지스터를 보호한다. 이후, 상기와 같은 포토공정(즉, 마스크를 이용한 포토레지스트공정)에 의해 박막트랜지스터의 드레인 전극(14) 위의 보호층(24)을 식각하여 컨택홀(contact hole;26)을 형성한다.
이어서, 도 3h에 도시된 바와 같이, 상기 보호층(24) 위에 ITO(Indium Tin Oxide)와 같은 투명물질을 적층한 후 포토공정에 의해 식각하여 상기 보호층(24) 위에 화소전극(16)을 형성한다. 이때, 상기 화소전극(16)은 보호층(24)에 형성된 컨택홀(26)을 통해 박막트랜지스터의 드레인 전극(14)에 전기적으로 접속된다.
한편, 도 3i에 도시된 바와 같이, 제2기판(30) 상에 블랙매트릭스(32)와 컬러필터층(34)을 형성한 후, 상기 제1기판(20) 및 제2기판(30)을 합착한 후 그 사이에 액정층(40)을 형성하여 액정표시소자를 완성한다.
상기한 바와 같이, 종래 액정표시소자의 제조방법에서는 포토레지스트를 이용한 포토공정에 의해 전극이나 반도체층을 형성한다. 그러나, 포토레지스트를 이용한 포토공정은 다음과 같은 단점이 있다.
첫째, 제조공정이 복잡하게 된다. 상술한 바와 같이, 포토레지스트패턴은 포토레지스트 도포, 베이킹, 노광, 현상을 거쳐 형성된다. 따라서, 제조공정이 복잡하게 된다. 더욱이, 포토레지스트를 베이킹하기 위해서는 특정 온도에서 실행되는 소프트베이킹 공정과 상기 소프트베이킹 온도보다 높은 온도에서 실행되는 하드베 이킹공정을 거쳐야만 하기 때문에, 공정이 더욱 복잡하게 된다.
둘째, 제조비용이 상승한다는 것이다. 통상적으로 트랜지스터와 같이 복수개의 패턴(혹은 전극)으로 이루어진 전기소자공정에서는 하나의 패턴을 형성하기 위해 포토레지스트공정이 진행되고, 다른 패턴을 형성하기 위해 또 다른 포토레지스트공정이 진행되어야만 한다. 이것은 제조라인에서 각 패턴라인 사이마다 고가의 포토레지스트 공정라인이 필요하다는 것을 의미한다. 따라서, 전기소자의 제작시 제조비용이 상승하게 된다. 예를 들어, 액정표시소자의 박막트랜지스터 제작시, 포토레지스트공정의 비용이 총 비용의 약 40∼45％를 차지하게 된다.
셋째, 환경을 오염시킨다는 것이다. 일반적으로 포토레지스트의 도포는 스핀코팅에 의해 이루어지기 때문에, 도포시 폐기되는 포토레지스트가 많게 된다. 이러한 포토레지스트의 폐기는 전기소자의 제조비용을 증가시키는 요인이 될 뿐만 아니라 폐기되는 포토레지스트에 의해 환경이 오염되는 원인도 되는 것이다.
넷째, 전기제품에 불량이 발생한다는 것이다. 일반적으로 포토레지스트층은 스핀코팅(spin coating)에 의해 도포되는데, 상기 스핀코팅에 의해서는 포토레지스트층의 두께를 제어하기가 힘들다. 따라서, 포토레지스트층이 불균일하게 형성되어 패턴형성시 패턴의 표면에는 미제거된(non-stripped) 포토레지스트가 잔류하게 되며, 이것은 전기소자에 불량이 발생하는 원인이 된다.
현재 포토공정의 수를 감소함으로써 상기와 같은 단점을 극복할 수 있는 방법이 연구되고 있지만, 실질적으로 포토공정을 감소시키는데에는 한계가 있었을 뿐만 아니라 공정이 감소하는 경우에는 제작된 액정표시소자의 특성이 저하되는 문제 가 있었다.
본 발명은 상기와 같이 다수의 마스크를 적용하여 액정표시소자를 제조하는 종래의 액정표시소자 제조방법에서 소자제조시 불량 및 제조비용상승의 가장 큰 문제로 대두되는 마스크 공정을 줄이고자 하는 것을 목적으로 한다. 특히 본 발명은 2마스크만 적용하고서도 액정표시소자를 제조하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명의 액정표시소자 제조공정은 기판 상에 화소전극, 제 1도전층, 제 1 반도체층을 연속하여 형성하는 단계; 상기 고농도 불순물층 상에 제 1 감광막패턴을 형성하는 단계; 상기 제 1 감광막을 적용하여 소스 전극, 드레인 전극 및 화소전극을 형성하는 단계; 상기 소스 전극, 드레인 전극, 화소전극 상에 제 2 반도체층, 절연층 및 제 2 도전층을 형성하는 단계; 상기 제 2 도전층 상에 제 2 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 적용하여 액디브층 및 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
특히, 본 발명은 박막트랜지스터를 형성하기 위하여 단 2개의 마스크만을 적용하는 것을 특징으로 한다.
이하, 도 4를 참조하여 본 발명의 액정표시소자의 구조를 살펴보고 도 5a~5g를 참조하여 본 발명의 박막트랜지스터의 제조공정을 살펴본다.
도 4에 도시된 바와 같이, 본 발명의 액정표시소자의 단위화소는 게이트 라인(550)과 상기 게이트 라인과 수직 교차하는 데이터 라인(560)에 의해 정의되는 단위화소 영역 내에 화소전극(502)이 형성되며 상기 게이트 라인(550)과 데이터 라인(560)의 교차영역에 박막트랜지스터가 형성된다.
상기 박막트랜지스터는 반도체층으로 구성되는 액티브층(505a)을 구비하며 상기 액티브층(505a)의 일 측은 소스 전극(503b)과 연결되며 상기 액티브층의 다른 일 측은 상기 화소전극(502)과 연결된다.
특히, 상기 화소전극(502)은 기판과 직접 접하여 형성되며 상기 액티브층(505a)과의 사이에 도전층(미도시)을 개재하여 액티브층(505a)과 연결된다.
또한, 상기 소스 전극(503b)은 상기 액티브층(505a) 아래에 형성되며 도전층(미도시)을 개재하여 상기 액티브층(505a)과 서로 연결되어 있다.
한편, 상기 액티브층(505a) 상에는 게이트 전극(507a)이 형성되어 게이트 라인으로부터 주사신호를 박막트랜지스터에 인가한다.
이하, 상기 구조를 가지는 본 발명의 액정표시소자를 2 마스크를 적용하여 형성하는 공정을 살펴본다.
도 5a~5g는 도 4의 K-K'선을 절단선으로 할 경우 나타나는 단면도를 중심으로 본 발명의 액정표시소자 제조공정을 살펴본다.
먼저, 도 5a에 도시된 바와 같이, 투명한 기판((501)상에 투명전극(502)과 제 1 도전층과 제 1 반도체층을 연속하여 형성한다.
상기 투명전극(502)은 화소전극을 형성하기 위한 전극으로 투명하며 전기의 도통이 가능한 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등으로 구성될 수 있으며 스퍼터링 방법에 의해 기판 상에 소정두께로 형성될 수 있다.
또한, 상기 제 1 도전층(503)은 금속막 또는 고농도 불순물이 주입되어 메탈화된 실리콘층 등일 수 있으며 금속막으로는 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr)등의 금속막을 사용할 수 있다.
또한, 상기 제 1 도전층(503)상에 형성되는 제 1 반도체층(504)은 n+ 형 등의 고농도 불순물이 포함된 반도체층으로 소스전극과 액티브층의 오믹 컨택특성을 향상시키기 위하여 형성한다.
상기 고농도 불순물층을 불순물 이온이 혼합된 분위기 속에서 PECVD방식 등에 의해 증착하는 방법에 의해 형성될 수 있다.
다음으로, 상기 공통전극, 제 1 도전층 및 제 1 반도체층이 형성된 기판 전면에 감광막을 도포한다.
상기 감광막을 제 1 마스크(510a)를 적용하고 노광공정 및 현상공정을 진행하여 일정한 마스크 패턴을 형성한다.
상기에서 적용되는 제 1 마스크(510a)는 슬릿 마스크로써 마스크에 의해 감광막이 비노광부, 슬릿 노광부및 완전 노광부로 나뉘어 질 수 있으며, 도 5b에 도시된 바와 같이, 소스 및 드레인 영역은 비노광 되고, 화소영역은 슬릿노광 되며 채널영역은 완전 노광되도록 한다.
노광 및 현상공정 결과, 도 5b에 도시된 바와 같이, 채널 영역은 오픈 되고 나머지 영역은 마스크에 의해 가려진다.
상기 제 1 감광막 패턴(520)을 마스크로 적용하여 채널 영역에 형성된 제 1 반도체층(504), 제 1 도전층(503)및 투명전극(502)을 각각 제거한다.
상기 제 1 반도체층(504)은 건식식각방법에 의해 효과적으로 제거될 수 있고, 금속층 등으로 구성되는 제 1 도전층(503) 및 투명전극(502)은 습식각에 의해 제거될 수 있다. 그러나 건식식각 및 습식식각은 형성되는 박막의 종류 및 재질에 따라 선택될 수 있다.
상기 제 1 감광막 패턴(520)을 마스크로 적용하고 채널 영역을 오픈 한 다음, 상기 제 1 감광막 패턴(520)을 에싱한다.
상기 에싱공정은 산화 활성종이 포함된 플라즈마 가스를 상기 제 1 감광막에 분사하여 상기 제 1 감광막의 일부를 산화시키고 제거하는 공정으로 에싱 결과, 상기 제 1 감광막 패턴은 전체적으로 부피가 감소함과 아울러 일부 감광막은 제거된다. 제 1 감광막 패턴(520)은 슬릿 노광에 의해 형성된 것으로 소스 영역 및 드레인 영역상부의 감광막은 다른 영역에 비해 두껍게 형성되어 있다. 그러므로 상기 에싱 결과, 일부 감광막이 산화되어 제거되더라도 상대적으로 두껍게 형성된 소스 및 드레인 영역상의 감광막은 패턴으로 남고, 상기 화소영역 상의 감광막 패턴은 제거되어 화소전극 형성부의 투명전극을 노출시킨다.
상기 결과를 도 5c를 통하여 확인할 수 있다.
다음으로, 도 5c에 도시된 바와 같이, 상기 에싱된 감광막 패턴(520a)을 마스크로 적용하여 화소영역 위에 형성된 제 1 반도체층(504)과 제 1 도전층(503)을 식각하여 제거하고 화소전극(502)을 노출시킨다.
이후, 소스 및 드레인 영역 위에 남은 감광막 패턴을 스트립(strip)공정을 통해 제거하고 소스 영역 및 드레인 영역의 도전막을 노출시킨다.
다음으로, 도 5e에 도시된 바와 같이, 상기 결과물에 제 2 반도체층(505)과 절연층(506)과 제 2 도전층(507)을 연속하여 형성한다.
상기 제 2 반도체층(505)은 비정질의 실리콘층으로 구성될 수 있으며 패터닝 된 후, 액티브층을 형성하기 위하여 PECVD방법에 의해 증착된다. 특히, 상기 제 2 반도체층(505)은 채널영역에 증착되어 채널로서 작용한다.
한편, 상기 제 2 반도체층(505) 상에 형성되는 절연층(506)은 층간 절연을 위한 절연층으로 실리콘 산화막(SiO2)또는 실리콘 질화막(SiNx)으로 구성되거나 실리콘 산화막 또는 실리콘 질화막의 적층으로 구성될 수 있다.
다음으로 상기 절연층(506) 상에 형성되는 제 2 도전층(507)은 금속 등의 도전성 물질을 사용할 수 있으며 패터닝된 후, 게이트 라인 및 게이트 전극을 구성한다.
다음으로, 상기 제 2 도전층(507) 상에 감광막을 스핀 코팅방법등에 의해 도포한 다음, 제 2 슬릿 마스크(510b)를 적용하여 노광공정을 실시한다.
상기 제 2 슬릿 마스크를 적용하여 노광한 결과, 기판 상에 도포된 상기 감광막은 채널영역은 비노광되고 소스 및 드레인 영역은 슬릿 노광되며 나머지 영역은 완전 노광된다. 노광된 상기 감광막을 현상액을 적용하여 패터닝하면, 소스 및 드레인 영역 및 채널 영역 상부에 제 2 감광막 패턴(530)이 상기 도 5e에 도시된 바와 같이, 단차진 형상으로 형성된다.
상기 제 2 감광막(530)패턴을 마스크로 적용하여 감광막이 형성되지 않은 영 역의 제 2 도전층(507)과 절연층(506)과 제 2 반도체층(505)을 각각 식각하여 제거한다. 상기 제 2 도전층(507)이 금속으로 구성될 경우, 습식각에 의해 효과적으로 식각될 수 있고, 상기 절연층(506) 및 제 2 반도체층(505)은 건식각에 의해 효과적으로 제거될 수 있다.
특히, 본 발명에서는 상기 제 2 감광막 패턴을 이용하여 소스 및 드레인 영역상에 형성된 제 1 반도체층(503a)을 더 식각하여 제 1 도전층(503a)을 노출시킨다. 이때 도면에는 도시되지 않았지만 데이터 패드부가 노출될 수 있다.
상기 결과, 도 5f에 도시된 바와 같이, 액티브층(505a)이 형성되며 상기 액티브층(505a)상에는 절연층(506)이 개재된 도전층 패턴이 형성된다. 상기 도전층 패턴 상에는 제 2 감광막 패턴이 형성되어 있는데, 상기 감광막 패턴을 산소 활성종을 포함하는 플라즈마가스 분위기에서 에싱하여 상기 제 2 감광막 패턴(503)의 일부를 제거한다. 그 결과, 상기 제 2 감광막 패턴(530)은 채널 영역 상에만 남게 되면서 상기 소스 및 드레인 영역 상부의 제 2 도전층(507)은 노출된다.
에싱 후, 상기 채널 영역 상부에 형성되는 감광막 패턴(507a)을 마스크로 적용하여 상기 제 2 도전층(507)을 식각하여 게이트 전극(507a)을 형성한다. 상기 게이트 전극은 도면에는 도시되지 않았지만 게이트 라인과 연결되며 게이트 라인을 통하여 주시신호를 박막트랜지스터에 공급한다.
상기 결과, 제 1 마스크를 통하여 화소전극 및 소스/드레인 전극을 형성하고 제 2 마스크를 통하여 액티브층 및 게이트 전극을 형성하여 단 두 번의 마스크 공정을 통하여 액정표시소자의 구동소자로서 박막트랜지스터를 형성할 수 있다.
상기와 같이 본 발명에 의해 액정표시소자를 제조함으로써 액정표시소자를 제조하는 공정을 획기적으로 줄일 수 있어 생산량을 늘일 수 있다. 또한, 불량이 많이 초래하는 마스크 공정을 줄임으로써 불량 발생을 근본적으로 차단할 수 있으며, 마스크 공정을 위하여 사용되는 화학 용액의 사용을 줄일 수 있어 환경친화적 액정표시소자 제조공정의 구현이 가능하다.
Claims (10)
- 소스영역, 채널영역, 드레인영역 및 화소영역이 정의된 기판을 제공하는 단계;상기 기판 상에 투명전극, 제 1도전층, 제 1 반도체층을 연속하여 형성하는 단계;상기 제1 반도체층 상에 제1 감광막을 형성하는 단계;제1 슬릿 마스크를 이용하여 상기 제1 감광막을 패터닝하여 상기 소스영역, 드레인영역 및 화소영역과 대응하는 상기 제1 반도체층 상에 제 1 감광막 패턴을 형성하는 단계;상기 제 1 감광막 패턴을 마스크로 상기 제1 반도체층, 제1 도전층 및 투명전극을 순차적으로 패터닝하여 소스 전극, 드레인 전극 및 화소전극을 형성하는 단계;상기 제1 감광막 패턴을 제거하는 단계;상기 소스 전극, 드레인 전극 및 화소전극을 포함한 기판 전면에 제 2 반도체층, 절연층 및 제 2 도전층을 연속해서 형성하는 단계;상기 제 2 도전층 상에 제2 감광막을 형성하는 단계;제2 슬릿 마스크를 이용하여 상기 제2 감광막을 패터닝하여 상기 소스영역, 채널영역 및 드레인영역에 대응하는 상기 제2 도전층 상에 제 2 감광막 패턴을 형성하는 단계;상기 제2 감광막 패턴을 마스크로 상기 제2 도전층, 절연층 및 제2 반도체층을 순차적으로 패터닝하여 제2 도전층패턴, 게이트절연막 및 액티브층을 형성하는 단계; 및상기 제2 도전층패턴을 패터닝하여 상기 채널영역과 대응하는 상기 게이트절연막 상에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
- 제 1항에 있어서, 상기 제 1 감광막 패턴을 형성하는 단계는상기 제 1 슬릿 마스크를 적용하여 소스 및 드레인 영역은 비노광되고 채널영역은 완전 노광되며 화소영역은 슬릿 노광되어 형성되는 것을 특징으로 하는 액정표시소자 제조방법.
- 제 1 항에 있어서, 상기 제 1 감광막 패턴을 적용하여 소스 전극, 드레인 전극 및 화소전극을 형성하는 단계는상기 제 1 감광막 패턴을 적용하여 채널영역 상의 제 1 반도체층, 제 1 도전층 및 투명전극을 제거하는 단계;상기 소스영역 및 드레인영역과 대응되는 상기 제1 반도체층에만 남도록 상기 제1 감광막 패턴을 에싱하여 상기 화소영역과 대응하는 제1 반도체층을 노출시키는 단계;상기 에싱된 제1 감광막 패턴을 마스크로 상기 노출된 제1 반도체층과 그 아래의 제1 도전층을 제거하여 상기 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
- 삭제
- 제 1항에 있어서, 상기 제 1 반도체층은 고농도 불순물 이온이 주입된 것을 특징으로 하는 액정표시소자 제조방법.
- 제 1 항에 있어서, 상기 제 2 반도체층은 비정질 실리콘인 것을 특징으로 하는 액정표시소자 제조방법.
- 제 1 항에 있어서, 상기 제 2 감광막 패턴을 형성하는 단계는상기 제2 슬릿 마스크를 적용하여 채널영역은 비노광하고, 소스 및 드레인 영역은 슬릿 노광하는 단계;상기 감광막을 현상하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
- 제 1항에 있어서, 상기 게이트 전극을 형성하는 단계는상기 채널영역과 대응되는 제2 도전층 상에만 남도록 상기 제 2 감광막 패턴을 에싱하는 단계;상기 에싱된 제 2 감광막 패턴을 마스크로 적용하여 상기 제 2 도전층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
- 제 1 항에 있어서, 상기 액티브층을 형성하는 단계는상기 제 2 감광막 패턴을 마스크로 적용하여 상기 제 2 도전층, 절연층 및 제 2 반도체층을 식각하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030099329A KR101015335B1 (ko) | 2003-12-29 | 2003-12-29 | ２마스크를 이용한 액정표시소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030099329A KR101015335B1 (ko) | 2003-12-29 | 2003-12-29 | ２마스크를 이용한 액정표시소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050068167A KR20050068167A (ko) | 2005-07-05 |
| KR101015335B1 true KR101015335B1 (ko) | 2011-02-15 |
Family
ID=37258760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030099329A KR101015335B1 (ko) | 2003-12-29 | 2003-12-29 | ２마스크를 이용한 액정표시소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101015335B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111180471A (zh) * | 2020-03-02 | 2020-05-19 | 南京中电熊猫平板显示科技有限公司 | 阵列基板及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980073049A (ko) * | 1997-03-11 | 1998-11-05 | 구자홍 | 티(t)형 게이트 제조방법 |
| JP2001196589A (ja) * | 2000-01-04 | 2001-07-19 | Internatl Business Mach Corp <Ibm> | トップゲート型ｔｆｔ構造及びその製造方法 |
| KR20010104278A (ko) * | 2000-05-12 | 2001-11-24 | 야마자끼 순페이 | 반도체 장치 및 그 제작 방법 |
-
2003
- 2003-12-29 KR KR1020030099329A patent/KR101015335B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980073049A (ko) * | 1997-03-11 | 1998-11-05 | 구자홍 | 티(t)형 게이트 제조방법 |
| JP2001196589A (ja) * | 2000-01-04 | 2001-07-19 | Internatl Business Mach Corp <Ibm> | トップゲート型ｔｆｔ構造及びその製造方法 |
| KR20010104278A (ko) * | 2000-05-12 | 2001-11-24 | 야마자끼 순페이 | 반도체 장치 및 그 제작 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050068167A (ko) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101266273B1 (ko) | 액정표시소자의 제조방법 | |
| US7157319B2 (en) | Method of patterning a thin film transistor that includes simultaneously forming a gate electrode and a pixel electrode | |
| JP4994014B2 (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
| US8563980B2 (en) | Array substrate and manufacturing method | |
| KR100865451B1 (ko) | 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법 | |
| US8053295B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR101241129B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20090044119A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20060133834A (ko) | 산화아연을 박막트랜지스터의 액티브층으로 사용하는액정표시소자의 제조방법 | |
| KR100640211B1 (ko) | 액정표시장치의 제조방법 | |
| WO2013143321A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| KR100595454B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100309925B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 | |
| KR101172666B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101268388B1 (ko) | 액정표시소자 제조방법 | |
| KR101015335B1 (ko) | ２마스크를 이용한 액정표시소자 제조방법 | |
| KR20060125137A (ko) | Ｔｆｔ 어레이 기판의 제조방법 | |
| KR20010109681A (ko) | 프린지 필드 구동 액정 표시장치의 제조방법 | |
| KR20090100046A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR101227408B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| KR101271527B1 (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| KR100548780B1 (ko) | 패턴형성방법 및 이를 이용한 전기소자 제조방법 | |
| CN117637772A (zh) | 阵列基板及其制作方法、显示面板 | |
| KR20070072277A (ko) | 액정표시소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150127 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 9 |