CN117637772A - 阵列基板及其制作方法、显示面板 - Google Patents

阵列基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN117637772A
CN117637772A CN202311703436.2A CN202311703436A CN117637772A CN 117637772 A CN117637772 A CN 117637772A CN 202311703436 A CN202311703436 A CN 202311703436A CN 117637772 A CN117637772 A CN 117637772A
Authority
CN
China
Prior art keywords
layer
photoresist
electrode
protective layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311703436.2A
Other languages
English (en)
Inventor
骆官水
张宁
唐诗
谢忠憬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202311703436.2A priority Critical patent/CN117637772A/zh
Publication of CN117637772A publication Critical patent/CN117637772A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请公开了一种阵列基板及其制作方法、显示面板。阵列基板的制作方法包括：在衬底上形成桥接金属层和栅极；在衬底上形成栅极绝缘层、半导体层、第二金属层以及第一保护层，栅极绝缘层覆盖栅极和桥接金属层；在第一保护层上形成厚度不同的三段式光刻胶，并以三段式光刻胶为掩模板，对第一保护层、第二金属层、半导体层和栅极绝缘层进行图案化，图案化后，第一保护层上剩余部分光刻胶；继续在衬底上形成透明导电连接层；剥离剩余部分光刻胶，以使透明导电连接层形成间隔设置的导电连接层和像素电极；对未被导电连接层和像素电极覆盖的第一保护层和第二金属层进行刻蚀。本申请旨在减少生产阵列基板所需的光罩数量，简化工艺流程，降低生产成本。

Description

阵列基板及其制作方法、显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及其制作方法、显示面板。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)已成为主流显示器之一，其中，TFT阵列基板的制备工序对面板制备成本的影响较大。TFT阵列基板的制备工序包含成膜、曝光、显影、刻蚀等步骤，薄膜晶体管(Thin FilmTransistor，TFT)的栅极、栅极绝缘层、半导体层、源极、漏极和保护层等膜层都需要进行图案化处理，在图案化处理中，需要对各膜层进行多次曝光，而多次曝光需要用到多道光罩。
TFT阵列基板的制备工艺经历了从7道光罩技术到目前的5道或4道光罩技术的发展过程，5道或4道光罩技术已成为TFT阵列基板制备的主流工艺。然而，显示面板市场对TFT阵列基板产能效率的要求日趋严格，而现有TFT阵列基板的制备需用到5道或4道光罩，光罩数量较多，导致工艺流程复杂，生产成本较高。
故，有必要提出一种新的技术方案，以解决上述技术问题。
发明内容
本申请的目的在于提供一种阵列基板及其制作方法、显示面板，旨在减少生产阵列基板所需的光罩数量，简化工艺流程，降低生产成本。
为解决上述问题，本申请的技术方案如下：
本申请提出了一种阵列基板的制作方法，阵列基板的制作方法包括以下步骤：
在衬底上形成第一金属层；
对所述第一金属层进行图案化，形成桥接金属层和栅极；
在所述衬底上依次形成层叠的栅极绝缘层、半导体层、第二金属层以及第一保护层，所述栅极绝缘层覆盖所述栅极和所述桥接金属层；
在所述第一保护层上形成厚度不同的三段式光刻胶，并以所述三段式光刻胶为掩模板，对所述第一保护层、所述第二金属层、所述半导体层以及所述栅极绝缘层进行图案化，图案化后，所述第一保护层上剩余部分光刻胶；
继续在所述衬底上形成透明导电层；
剥离所述剩余部分光刻胶，以使所述透明导电层形成间隔设置的导电连接层和像素电极；以及
对未被所述导电连接层和所述像素电极覆盖的所述第一保护层和所述第二金属层进行刻蚀。
在本申请的一实施例中，所述在所述第一保护层上形成厚度不同的三段式光刻胶，并以所述三段式光刻胶为掩模板，对所述第一保护层、所述第二金属层、所述半导体层以及所述栅极绝缘层进行图案化，图案化后，所述第一保护层上剩余部分光刻胶的步骤包括：
在所述第一保护层上形成所述厚度不同的三段式光刻胶，所述三段式光刻胶包括镂空部、第一光阻部、第二光阻部以及第三光阻部，所述第一光阻部的厚度小于所述第二光阻部的厚度，所述第二光阻部的厚度小于所述第三光阻部的厚度，所述镂空部暴露所述第一保护层的一部分；
对所述第一保护层暴露于所述镂空部的部分进行刻蚀，在所述第一保护层中形成所述第一过孔和所述第二过孔；
剥离所述第一光阻部；
在所述第一过孔内和所述第二过孔内形成第二保护层，所述第二保护层覆盖所述第一过孔和所述第二过孔所暴露的所述第二金属层；
以所述第二光阻部、所述第三光阻部和所述第二保护层为掩模板，对经所述第一光阻部暴露的所述第一保护层、所述第二金属层、所述半导体层以及所述栅极绝缘层进行图案化；以及
剥离所述第二保护层和所述第二光阻部。
在本申请的一实施例中，所述在所述第一保护层上形成厚度不同的三段式光刻胶的步骤包括：
在所述第一保护层上形成光阻膜；
对所述光阻膜进行刻蚀，形成间隔设置的两个所述第一光阻部、位于两所述第一光阻部之间的所述第三光阻部、连接在所述第三光阻部和两所述第一光阻部之间的两个第二光阻部以及两所述第二光阻部中的所述镂空部，其中一个所述第一光阻部位于所述桥接金属层的上方，所述第三光阻部与所述栅极对应。
在本申请的一实施例中，所述对未被所述导电连接层和所述像素电极覆盖的所述第一保护层和所述第二金属层进行刻蚀的步骤包括：
对未被所述导电连接层和所述像素电极覆盖的所述第一保护层进行刻蚀，形成间隔设置的第一电极保护层和第二电极保护层；和
对经所述第一电极保护层和所述第二电极保护层暴露的所述第二金属层进行刻蚀，形成间隔设置的第一电极和第二电极。
本申请提出了一种阵列基板的制作方法，阵列基板的制作方法包括以下步骤：
在衬底上形成第一金属层；
对所述第一金属层进行图案化，形成桥接金属层和栅极；
在所述衬底上依次形成层叠的栅极绝缘层、半导体层、第二金属层以及第一保护层，所述栅极绝缘层覆盖所述栅极和所述桥接金属层；
在所述第一保护层上形成厚度不同的二段式光刻胶，并以所述二段式光刻胶为掩模板，对所述第一保护层、所述第二金属层、所述半导体层以及所述栅极绝缘层进行图案化，图案化后，所述第一保护层上剩余部分光刻胶；
继续在所述衬底上形成透明导电层；
剥离所述剩余部分光刻胶，以使所述透明导电层形成间隔设置的导电连接层和像素电极；以及
对未被所述导电连接层和所述像素电极覆盖的所述第一保护层和所述第二金属层进行刻蚀。
在本申请的一实施例中，所述在所述第一保护层上形成厚度不同的二段式光刻胶，并以所述二段式光刻胶为掩模板，对所述第一保护层、所述第二金属层、所述半导体层以及所述栅极绝缘层进行图案化，图案化后，所述第一保护层上剩余部分光刻胶的步骤包括：
在所述第一保护层上形成所述厚度不同的二段式光刻胶，所述二段式光刻胶包括镂空部、第二光阻部以及第三光阻部，所述第二光阻部的厚度小于所述第三光阻部的厚度，所述镂空部暴露所述第一保护层的部分；
对所述第一保护层暴露于所述镂空部的部分进行刻蚀，在所述第一保护层中形成第一过孔、第二过孔、第三过孔以及第四过孔；
在所述第一过孔内和所述第二过孔内形成第二保护层，所述第二保护层覆盖所述第一过孔和所述第二过孔所暴露的所述第二金属层；
以所述第二光阻部、所述第三光阻部和所述第二保护层为掩模板，对经所述第三过孔和所述第四过孔暴露的所述第二金属层、所述半导体层以及所述栅极绝缘层进行图案化；以及
剥离所述第二保护层和所述第二光阻部。
在本申请的一实施例中，所述在所述第一保护层上形成所述厚度不同的二段式光刻胶的步骤包括：
在所述第一保护层上形成光阻膜；
对所述光阻膜进行刻蚀，形成与所述栅极对应的所述第三光阻部和连接在所述第三光阻部两侧的两个所述第二光阻部，在每一所述第二光阻部上均形成有两个间隔设置的所述镂空部，其中一个所述镂空部位于所述桥接金属层的上方。
本申请提出了一种阵列基板，包括：衬底；第一金属层，设于所述衬底上，包括间隔设置的桥接金属层和栅极；栅极绝缘层，设于所述衬底上，并覆盖所述桥接金属层和所述栅极；半导体层，所述半导体层设于所述栅极绝缘层上；第一电极和第二电极，所述第一电极和所述第二电极间隔设于所述半导体层上；第一保护层，设置于所述第一电极和所述第二电极上，所述第一保护层在与所述第一电极对应的位置处设有第一过孔，所述第一保护层在与所述第二电极对应的位置处设有第二过孔；导电连接层，设置于所述第一保护层上，所述导电连接层与所述桥接金属层连接，且经所述第一过孔与所述第一电极连接；以及像素电极，设置于所述第一保护层上，所述像素电极经所述第二过孔与所述第二电极连接，所述像素电极的部分延伸设置于所述栅极绝缘层上，且像素电极设于所述栅极绝缘层上的部分到所述衬底的距离等于所述第一金属层的厚度。
在本申请的一实施例中，所述第一保护层包括第一电极保护层和第二电极保护层，所述第一电极保护层在所述衬底上的投影与所述第一电极在所述衬底上的投影重叠，所述第二电极保护层在所述衬底上的投影与所述第二电极在所述衬底上的投影重叠。
本申请提出了一种显示面板，包括阵列基板，所述阵列基板包括：衬底；第一金属层，设于所述衬底上，包括间隔设置的桥接金属层和栅极；栅极绝缘层，设于所述衬底上，并覆盖所述桥接金属层和所述栅极；半导体层，所述半导体层设于所述栅极绝缘层上；第一电极和第二电极，所述第一电极和所述第二电极间隔设于所述半导体层上；第一保护层，设置于所述第一电极和所述第二电极上，所述第一保护层在与所述第一电极对应的位置处设有第一过孔，所述第一保护层在与所述第二电极对应的位置处设有第二过孔；导电连接层，设置于所述第一保护层上，所述导电连接层与所述桥接金属层连接，且经所述第一过孔与所述第一电极连接；以及像素电极，设置于所述第一保护层上，所述像素电极经所述第二过孔与所述第二电极连接，所述像素电极的部分延伸设置于所述栅极绝缘层上，且像素电极设于所述栅极绝缘层上的部分到所述衬底的距离等于所述第一金属层的厚度。
在本申请中，阵列基板的制备仅需用到2道光罩，相较于现有阵列基板制程需用到5道或4道光罩的技术方案，本申请的阵列基板的制作方法大幅减少了生产阵列基板所需的光罩数量，简化了阵列基板生产的工艺流程，提高了阵列基板的生产效率，降低了阵列基板的生产成本。
附图说明
图1是本申请的阵列基板的制作方法的第一流程图；
图2是本申请的阵列基板的示意图；
图3A-图3S是本申请的阵列基板的制作方法的第一流程图中步骤101-107的示意图；
图4是本申请的阵列基板的制作方法的第二流程图；
图5A-图5R是本申请的阵列基板的制作方法的第二流程图中步骤201-207的示意图。
具体实施方式
本说明书和权利要求书中使用到的术语的含义与本申请所属领域的普通技术人员通常理解的含义相对应。本说明书和权利要求书中使用的术语仅为便于叙述和理解本申请，而并非意图把本申请限制于说明书和权利要求书中使用到的特定术语的狭义解释。
参照图1，本申请提出了一种阵列基板100的制作方法，阵列基板100的制作方法包括以下步骤：
步骤101：在衬底10上形成第一金属层20。
具体来说，请参阅图3A，衬底10可以是玻璃衬底10，也可以是聚酰亚胺(Polyimide，PI)衬底10。第一金属层20的材质可以是铜、金、银、铂、钯、铱、钨、钼等金属或黄铜、铸铁、铝钨合金、钼铝合金等合金材料。
形成第一金属层20后，继续执行步骤102：对所述第一金属层20进行图案化，形成桥接金属层21和栅极22。
具体来说，请参阅图3B，首先在第一金属层20上涂覆光刻胶85；然后如图3C，采用第一张预设的掩模板对光刻胶85进行曝光、显影，去除对应位于桥接金属层21和栅极22之外的光刻胶85；然后如图3D，刻蚀去除未被光刻胶85覆盖的第一金属层20，完成对第一金属层20的图案化以形成桥接金属层21和栅极22。其中，桥接金属层21和栅极22间隔设置在衬底10上。最后如图3E所示，通过显影去除覆盖在桥接金属层21和栅极22上的光刻胶85。
在通过刻蚀去除未被光刻胶85覆盖的第一金属层20的过程中，当第一金属层20的材质为Al(Aluminum，铝)时，采用湿法刻蚀对第一金属层20进行刻蚀，其中，刻蚀液的有效成分包括硝酸、磷酸、醋酸以及去离子水。当第一金属层20的材质为Cu(Copper，铜)时，采用湿法刻蚀对第一金属层20进行刻蚀，其中，刻蚀液的有效成分包括过氧化氢、亚氨基二乙酸、5-氨基四氮唑、氟化氢以及水。
形成间隔设置的桥接金属层21和栅极22以后，继续执行步骤103：在所述衬底10上依次形成层叠的栅极绝缘层30、半导体层40、第二金属层50以及第一保护层60，其中，所述栅极绝缘层30覆盖所述栅极22和所述桥接金属层21。
请参阅图3F，在桥接金属层21和栅极22上形成栅极绝缘层30，栅极绝缘层30覆盖栅极22和桥接金属层21；在栅极绝缘层30上形成半导体层40；在半导体层40上形成第二金属层50；在第二金属层50上形成第一保护层60。
其中，栅极绝缘层30的材质为氮化硅、氧化硅或氮氧化硅中的一种，或者，栅极绝缘层30为氮化硅/氧化硅、氮化硅/氧化硅/氧化铝等叠层结构中的一种。半导体层40的材质可选用高迁高稳定性的结晶、非晶氧化物半导体或其他类型半导体，如单晶硅、单晶非金属或IGZO、IGTO、IGO、IZO、AIZO、ATZO等漏电流较低的金属氧化物，半导体层40与第一电极51和第二电极52(图2中示出)欧姆接触，形成沟道。第二金属层50的材质可以是铜、金、银、铂、钯、铱、钨、钼等金属或黄铜、铸铁、铝钨合金、钼铝合金等合金材料。在形成半导体层40的过程中，可对半导体层40进行离子注入：进行重掺杂离子注入，形成源极或漏极重掺杂区，具体是，将重掺杂离子注入至第一电极51和第二电极52的下方，形成源极或漏极重掺杂区。
形成层叠设置的栅极绝缘层30、半导体层40、第二金属层50以及第一保护层60后，继续执行步骤104：在所述第一保护层60上形成厚度不同的三段式光刻胶，并以所述三段式光刻胶为掩模板，对所述第一保护层60、所述第二金属层50、所述半导体层40以及所述栅极绝缘层30进行图案化，图案化后，所述第一保护层60上剩余部分光刻胶。
具体来说，请参阅图3G，首先在第一保护层60上涂覆光刻胶，形成光阻膜80；然后如图3H，采用第二张预设的掩模板对光阻膜80进行曝光、显影，去除光刻胶的部分，并形成厚度不同的三段式光刻胶；然后如图3I所示，以三段式光刻胶为掩模板，对第一保护层60进行图案化；然后如图3J至图3L所示，对第二金属层50进行图案化；然后如图3M所示，对半导体层40进行图案化；然后如图3N所示，对栅极绝缘层30进行图案化；图案化后，如图3O所示，剥离部分光刻胶后在第一保护层60上形成剩余部分光刻胶。
其中，在对第一保护层60进行图案化的过程中，采用干法刻蚀对第一保护层60进行刻蚀，其中，刻蚀剂可以是六氟化硫气体、三氟化氮气体和氯气中的一种。
如图3I所示，在对第一保护层60进行图案化的过程中，在第一保护层60中形成第一过孔61和第二过孔62，第一过孔61暴露第二金属层50的部分，第二过孔62暴露第二金属层50的部分，第一过孔61和第二过孔间隔设置。
在对第一保护层60进行图案化的过程中，在第一保护层60、第二金属层50、半导体层40和栅极绝缘层30中形成第三过孔63和第四过孔64，第三过孔63暴露栅极绝缘层的部分，第四过孔64暴露桥接金属层21的部分。其中，第三过孔63的底壁到衬底10的距离等于第一金属层20的厚度。
在以三段式光刻胶为掩模板，对所述第一保护层60、所述第二金属层50、所述半导体层40以及所述栅极绝缘层30进行图案化的过程中，会进行多次灰化的步骤，依次去除三段式光刻胶中厚度较小的部分光刻胶，从而继续以剩余部分光刻胶为掩模板，对各膜层进行刻蚀。
对第一保护层60、第二金属层50、半导体层40以及栅极绝缘层30图案化后，继续执行步骤105：继续在所述衬底10上形成透明导电层70。
具体来说，请参阅图3P，在阵列基板100背离衬底10的一表面镀上一层透明导电层70，透明导电层70的材质包括氧化铟锡(ITO)，其中，氧化铟锡可以为透明氧化铟锡，透明导电层70也可以是氧化铟锡/银/氧化铟锡(ITO/Ag/ITO)叠层。
透明导电层70覆盖在第一保护层60上的部分经第一过孔61和第二过孔62与第二金属层50连接，透明导电层70的一部分经第三过孔63延伸设置在栅极绝缘层30上，透明导电层70的另一部分经第四过孔64与桥接金属层21连接，透明导电层70的剩余部分覆盖在剩余部分光刻胶上。
在衬底10上形成透明导电层70后，继续执行步骤106：剥离所述剩余部分光刻胶，以使所述透明导电层70形成间隔设置的导电连接层71和像素电极72。
具体来说，请参阅图3Q，剥离剩余部分光刻胶和覆盖在剩余部分光刻胶表面的部分透明导电层，形成间隔设置的导电连接层71和像素电极72，其中，导电连接层71经第一过孔61和第四过孔64连接第二金属层50和桥接金属层21，像素电极72的第一部分覆盖在第一保护层60上，像素电极72的第二部分经第二过孔62与第二金属层50连接，像素电极72的第三部分经第三过孔63延伸至栅极绝缘层30。
在剥离所述剩余部分光刻胶后，继续执行步骤107：对未被所述导电连接层71和所述像素电极72覆盖的所述第一保护层60和所述第二金属层50进行刻蚀。
具体来说，请参阅图3R和图3S，在剥离剩余部分光刻胶后，第一保护层60的部分暴露于透明导电层70。对暴露于透明导电层70的部分第一保护层60进行刻蚀，在第一保护层60和第二金属层50中形成第五过孔65。
第一方面，第五过孔65使第一保护层60形成间隔设置的第一电极保护层66和第二电极保护层67，其中，第一电极保护层66中设有第一过孔61，第二电极保护层67中设有第二过孔62，第一电极保护层66和第二电极保护层67间隔设置在第二金属层50上。
第二方面，第五过孔65使第二金属层50形成间隔设置的第一电极51和第二电极52，其中，第一电极保护层66设置在第一电极51上，第一过孔61暴露第一电极51的至少部分，第二电极保护层67设置在第二电极52上，第二过孔62暴露第二电极52的至少部分。导电连接层71连接第一电极51和桥接金属层21，像素电极72经第二过孔62连接第二电极52。
第五过孔65暴露半导体层40的一部分，在一实施例中，对半导体层40暴露于第五过孔65的部分进行氧化处理，在半导体层40暴露于第五过孔65的部分上形成氧化膜，提高薄膜晶体管结构的稳定性。第一电极51作为薄膜晶体管的源极或漏极的二者之一，第二电极52作为薄膜晶体管的源极或漏极的二者之另一。
在制作阵列基板100的过程中，仅在步骤102和步骤104中用到两道光罩，相较于现有阵列基板100制程需用到5道或4道光罩的技术方案，本申请的阵列基板100的制作方法大幅减少了生产阵列基板100所需的光罩数量，简化了阵列基板100生产的工艺流程，提高了阵列基板100的生产效率，降低了阵列基板100的生产成本。
在本申请的一实施例中，所述在所述第一保护层60上形成厚度不同的三段式光刻胶，并以所述三段式光刻胶为掩模板，对所述第一保护层60、所述第二金属层50、所述半导体层40以及所述栅极绝缘层30进行图案化，图案化后，所述第一保护层60上剩余部分光刻胶的步骤包括：
步骤104a：在所述第一保护层60上形成所述厚度不同的三段式光刻胶，其中，所述三段式光刻胶包括镂空部81、第一光阻部82、第二光阻部83以及第三光阻部84，所述第一光阻部82的厚度小于所述第二光阻部83的厚度，所述第二光阻部83的厚度小于所述第三光阻部84的厚度，所述镂空部81暴露所述第一保护层60的一部分。
具体来说，请参阅图3G和图3H，在第一保护层60上涂覆光刻胶，形成光阻膜80。
采用第二张预设的掩模板对光阻膜80进行曝光、显影，第二张预设的掩模板为三段式光罩，三段式光罩包括遮光部分、第一透射部分、第二透射部分以及全透射部分，其中，全透射部分的透光量大于第一透射部分的透光量，第一透射部分的透光量大于第二透射部分的透光量，第二透射部分的透光量大于遮光部分的透光量；通过三段式光罩调整光阻膜80各个部分的透光量，对光阻膜80进行曝光、显影，形成镂空部81以及高度存在差异的第一光阻部82、第二光阻部83以及第三光阻部84。其中，全透射部分的透光量最大，对应在光阻膜80形成镂空部81；第一透射部分的透光量较大，对应在光阻膜80形成厚度较薄的第一光阻部82；第二透射部分的透光量较小，对应在光阻膜80形成厚度较厚的第二光阻部83；遮光部分的透光量最小，对应在光阻膜80形成厚度最厚的第三光阻部84。
在第一保护层60上形成厚度不同的三段式光刻胶后，继续执行步骤104b：对所述第一保护层60暴露于所述镂空部81的部分进行刻蚀，在所述第一保护层60中形成所述第一过孔61和所述第二过孔62。
具体来说，请参阅图3H和3I，光阻膜80包括至少两个间隔设置的镂空部81，对第一保护层60暴露于两个间隔设置的镂空部81的部分进行刻蚀，在第一保护层60中形成第一过孔61和第二过孔62，第一过孔61和第二过孔62分别暴露第二金属层50的部分。
在第一保护层60中形成第一过孔61和第二过孔62后，继续执行步骤104c：剥离所述第一光阻部82。
具体来说，请参阅图3J，对三段式光刻胶进行第一次灰化，去除厚度相对较小的第一光阻部82，从而使原第一光阻部82覆盖的部分第一保护层60暴露于光阻膜80。在第一次灰化过程中，第二光阻部83和第三光阻部84的厚度均会相应减小，但第二光阻部83的厚度仍小于第三光阻部84的厚度。
剥离第一光阻部82后，继续执行步骤104d：在所述第一过孔61内和所述第二过孔62内形成第二保护层90，其中，所述第二保护层90覆盖所述第一过孔61和所述第二过孔62所暴露的所述第二金属层50。
具体来说，请参阅图3J，通过喷墨打印技术(Inkjet Printing，IJP)在第一过孔61内和第二过孔62内形成第二保护层90，第二保护层90的材质为有机材质，可以是PFA(Polymer Film on Array)，PFA固化成型后呈透明状态，可代替第一保护层60起到绝缘作用。
在第一过孔61和第二过孔62内形成第二保护层90后，继续执行步骤104e：以所述第二光阻部83、所述第三光阻部84和所述第二保护层90为掩模板，对经所述第一光阻部82暴露的所述第一保护层60、所述第二金属层50、所述半导体层40以及所述栅极绝缘层30进行图案化。
具体来说，请参阅图3K、图3L、图3M和图3N，对第一保护层60暴露于第二光阻部83、第三光阻部84和第二保护层90的部分进行刻蚀，在第一保护层60的上表面形成间隔设置的第三过孔63和第四过孔64，其中，第三过孔63和第四过孔64分别暴露第二金属层50的一部分，第四过孔64位于第一过孔61远离第二过孔62的一侧，第三过孔63位于第二过孔62远离第一过孔61的一侧。
请参阅图3L，对所述第二金属层50暴露于所述第三过孔63的部分和所述第二金属层50暴露于所述第四过孔64的部分进行刻蚀，以使所述第三过孔63和所述第四过孔64延伸至分别暴露所述半导体层40的一部分。
请参阅图3M，对所述半导体层40暴露于所述第三过孔63的部分和所述半导体层40暴露于所述第四过孔64的部分进行刻蚀，以使所述第三过孔63和所述第四过孔64延伸至分别暴露所述栅极绝缘层30的一部分。
请参阅图3N，对所述栅极绝缘层30暴露于所述第四过孔64的部分进行刻蚀，以使所述第四过孔64延伸至暴露所述桥接金属层21的至少一部分，对所述栅极绝缘层30暴露于所述第三过孔63的部分进行刻蚀，以使所述第三过孔63延伸至所述栅极绝缘层30内，此时第三过孔63底壁到衬底10的距离等于桥接金属层21的厚度。
由于工艺制程的精度受到限制，实际产品中，第三过孔63底壁到衬底10的距离基本等于桥接金属层21的厚度，其中，基本等于指的是第三过孔63底壁到衬底10的距离与桥接金属层21的厚度的比值处于0.9至1.1的范围内。
在对第一保护层60、第二金属层50、半导体层40以及栅极绝缘层30进行图案化后，继续执行步骤104f：剥离所述第二保护层90和所述第二光阻部83。
具体来说，请参阅图3O，步骤104f1：对第二保护层90进行刻蚀，去除覆盖在第一过孔61和第二过孔62内的第二保护层90。可通过干法刻蚀去除第二保护层90，也可以通过灰化处理去除第二保护层90。
步骤104f2：对第二光阻部83和第三光阻部84进行第二次灰化，去除厚度小于第三光阻部84的第二光阻部83，从而使原第二光阻部83覆盖的部分第一保护层60暴露于光阻膜80，在第二次灰化过程中，第三光阻部84的厚度也会相应减小，但第三光阻部84不会在第二次灰化过程中被去除，第二次灰化后，第三光阻部84仍具有一定厚度。此外，当步骤104f1中第二保护层90有残余时，第二次灰化可将第二保护层90的残余清除干净。
在一可选的实施例中，也可以不执行步骤104f1而仅仅执行步骤104f2，此时，第二次灰化可一并去除第二保护层90。
或者，在一可选的实施例中，也可以不执行步骤104f2而仅仅执行步骤104f1，即在采用灰化处理去除第二保护层90时，同时剥离第二光阻部83。
对于步骤106：剥离所述剩余部分光刻胶，以使所述透明导电层形成间隔设置的导电连接层和像素电极。
具体来说，请参阅图3O，步骤106a：对第三光阻部84进行植绒处理，以使第三光阻部84表面出现粗糙结构，粗糙结构包括多个纳米柱，纳米柱的高度处于100nm-200nm的范围内。具体地，第三光阻部84表面的粗糙结构为绒面。
在对第三光阻部84进行植绒处理后，继续执行步骤106b：在所述第一过孔61内、所述第二过孔62内、所述第三过孔63内、所述第四过孔64内、所述第一保护层60上表面以及所述第三光阻部84的外表面形成透明导电层70。
具体来说，请参阅图3P，透明导电层70的材质包括氧化铟锡(ITO)，其中，氧化铟锡可以为透明氧化铟锡，透明导电层70也可以是氧化铟锡/银/氧化铟锡(ITO/Ag/ITO)叠层，在透明导电层70沉积在第三光阻部84的过程中，由于第三光阻部84表面形成有由多个纳米柱组成的粗糙结构，部分透明导电层70附着在纳米柱上而无法落入第三光阻部84的表面，使得第三光阻部84外表面上的大部分面积未被透明导电层70覆盖，从而便于剥离第三光阻部84和位于第三光阻部84表面上的透明导电层70。
在形成透明导电层70后，继续执行步骤106c：剥离所述第三光阻部84，以使所述透明导电层70形成间隔设置的导电连接层71和像素电极72。
其中，第三光阻部84为上文中的剩余部分光刻胶。具体来说，请参阅图3Q，由于第三光阻部84表面的粗糙结构由多个纳米柱形成，多个纳米柱之间存在大量间隙，显影液或刻蚀液容易通过间隙与第三光阻部84充分接触并发生作用，从而完成已沉积透明导电层70的第三光阻部84的剥离。完成第三光阻部84的剥离后，原第三光阻部84覆盖的第一保护层60暴露于光阻膜80，且透明导电层70形成间隔设置的导电连接层71和像素电极72。
在本申请的一实施例中，所述在所述第一保护层60上形成厚度不同的三段式光刻胶的步骤包括：
步骤104a1：在所述第一保护层60上形成光阻膜80。
具体来说，请参照图3G，在第一保护层60上涂覆光刻胶，形成光阻膜80。
在第一保护层60上形成光阻膜80后，继续执行步骤104a2：对所述光阻膜80进行刻蚀，形成间隔设置的两个所述第一光阻部82、位于两所述第一光阻部82之间的所述第三光阻部84、连接在所述第三光阻部84和两所述第一光阻部82之间的两个第二光阻部83以及两所述第二光阻部83中的所述镂空部81，其中一个所述第一光阻部82位于所述桥接金属层21的上方，所述第三光阻部84与所述栅极22对应。
具体来说，请参照图3H，在所述光阻膜80上设置三段式光罩，所述三段式光罩包括遮光部分、第一透射部分、第二透射部分以及全透射部分，所述遮光部分用于遮蔽预设波段的光线，所述第一透射部分、所述第二透射部分以及所述全透射部分用于透射至少部分所述光线，所述全透射部分的透光量大于所述第一透射部分的透光量，所述第一透射部分的透光量大于所述第二透射部分的透光量，所述第二透射部分的透光量大于所述遮光部分的透光量；
三段式光罩各部分的透光量不同，通过三段式光罩调整光阻膜80各个部分的曝光量。
对所述光阻膜80进行曝光、显影，在所述光阻膜80对应所述全透射部分形成暴露部分所述第一保护层60的所述镂空部81，在所述光阻膜80对应所述第一透射部分形成所述第一光阻部82，在所述光阻膜80对应所述第二透射部分形成所述第二光阻部83，在所述光阻膜80对应所述遮光部分形成所述第三光阻部84。
预设波段的光线透过三段式光罩的全透射部分、第一透射部分、第二透射部分和遮光部分对光阻膜80进行曝光；将三段式光罩曝光后的光阻膜80进行显影，形成镂空部81和厚度不同的第一光阻部82、第二光阻部83以及第三光阻部84。
在本申请的一实施例中，所述对未被所述导电连接层71和所述像素电极72覆盖的所述第一保护层60和所述第二金属层50进行刻蚀的步骤包括：
步骤107a：对未被所述导电连接层71和所述像素电极72覆盖的所述第一保护层60进行刻蚀，形成间隔设置的第一电极保护层66和第二电极保护层67。
具体来说，请参阅图3Q和图3R，所述第一电极保护层66设有所述第一过孔61，所述第二电极保护层67设有所述第二过孔62。
在对未被导电连接层71和像素电极72覆盖的第一保护层60进行刻蚀后，继续执行步骤107b：对经所述第一电极保护层66和所述第二电极保护层67暴露的所述第二金属层50进行刻蚀，形成间隔设置的第一电极51和第二电极52。
具体来说，请参阅图3S，在第一保护层60和第二金属层50中形成第五过孔65。
第一方面，第五过孔65使第一保护层60形成间隔设置的第一电极保护层66和第二电极保护层67，其中，第一电极保护层66中设有第一过孔61，第二电极保护层67中设有第二过孔62，第一电极保护层66和第二电极保护层67间隔设置在第二金属层50上。
第二方面，第五过孔65使第二金属层50形成间隔设置的第一电极51和第二电极52，其中，第一电极保护层66设置在第一电极51上，第一过孔61暴露第一电极51的至少部分，第二电极保护层67设置在第二电极52上，第二过孔62暴露第二电极52的至少部分。导电连接层71连接第一电极51和桥接金属层21，像素电极72经第二过孔62连接第二电极52。
为了提高薄膜晶体管结构的稳定性，在完成步骤107b后，可在半导体层40上方通入臭氧，经过臭氧处理半导体层40上方会形成一层氧化物保护层，提高薄膜晶体管结构的稳定性。
参照图4，本申请还提出了一种阵列基板的制作方法，该制作方法包括以下步骤：
步骤201：在衬底10上形成第一金属层20。
具体来说，请参阅图5A，衬底10可以是玻璃衬底10，也可以是聚酰亚胺(Polyimide，PI)衬底10；第一金属层20的材质可以是铜、金、银、铂、钯、铱、钨、钼等金属或黄铜、铸铁、铝钨合金、钼铝合金等合金材料。
形成第一金属层20后，继续执行步骤202：对所述第一金属层20进行图案化，形成桥接金属层21和栅极22。
具体来说，请参阅图5B，首先在第一金属层20上涂覆光刻胶85；然后如图5C，采用第一张预设的掩模板对光刻胶85进行曝光、显影，去除对应位于桥接金属层21和栅极22之外的光刻胶85；然后如图5D，刻蚀去除未被光刻胶85覆盖的第一金属层20，完成对第一金属层20的图案化以形成桥接金属层21和栅极22。其中，桥接金属层21和栅极22间隔设置在衬底10上。最后如图5E所示，通过显影去除覆盖在桥接金属层21和栅极22上的光刻胶85。
在通过刻蚀去除未被光刻胶85覆盖的第一金属层20的过程中，当第一金属层20的材质为Al(Aluminum，铝)时，采用湿法刻蚀对第一金属层20进行刻蚀，其中，刻蚀液的有效成分包括硝酸、磷酸、醋酸以及去离子水。当第一金属层20的材质为Cu(Copper，铜)时，采用湿法刻蚀对第一金属层20进行刻蚀，其中，刻蚀液的有效成分包括过氧化氢、亚氨基二乙酸、5-氨基四氮唑、氟化氢以及水。
形成间隔设置的桥接金属层21和栅极22以后，继续执行步骤203：在所述衬底10上依次形成层叠的栅极绝缘层30、半导体层40、第二金属层50以及第一保护层60，其中，所述栅极绝缘层30覆盖所述栅极22和所述桥接金属层21。
请参阅图5F，在桥接金属层21和栅极22上形成栅极绝缘层30，栅极绝缘层30覆盖栅极22和桥接金属层21；在栅极绝缘层30上形成半导体层40；在半导体层40上形成第二金属层50；在第二金属层50上形成第一保护层60。
其中，栅极绝缘层30的材质为氮化硅、氧化硅或氮氧化硅中的一种，或者，栅极绝缘层30为氮化硅/氧化硅、氮化硅/氧化硅/氧化铝等叠层结构中的一种。半导体层40的材质可选用高迁高稳定性的结晶、非晶氧化物半导体或其他类型半导体，如单晶硅、单晶非金属或IGZO、IGTO、IGO、IZO、AIZO、ATZO等漏电流较低的金属氧化物，半导体层40与第一电极51和第二电极52欧姆接触，形成沟道。第二金属层50的材质可以是铜、金、银、铂、钯、铱、钨、钼等金属或黄铜、铸铁、铝钨合金、钼铝合金等合金材料。在形成半导体层40的过程中，可对半导体层40进行离子注入：进行重掺杂离子注入，形成源极或漏极重掺杂区，具体是，将重掺杂离子注入至第一电极51和第二电极52的下方，形成源极或漏极重掺杂区。
形成层叠设置的栅极绝缘层30、半导体层40、第二金属层50以及第一保护层60后，继续执行步骤204：在所述第一保护层60上形成厚度不同的二段式光刻胶，并以所述二段式光刻胶为掩模板，对所述第一保护层60、所述第二金属层50、所述半导体层40以及所述栅极绝缘层30进行图案化，图案化后，所述第一保护层60上剩余部分光刻胶。
具体来说，请参阅图5G，首先在第一保护层60上涂覆光刻胶，形成光阻膜80；然后如图5H，采用第二张预设的掩模板对光阻膜80进行曝光、显影，去除光刻胶的部分，并形成厚度不同的二段式光刻胶；然后如图5I所示，以二段式光刻胶为掩模板，对第一保护层60进行图案化；然后如图5J和图5K所示，对第二金属层50进行图案化；然后如图5L所示，对半导体层40进行图案化；然后如图5M所示，对栅极绝缘层30进行图案化；图案化后，如图5N所示，剥离部分光刻胶后在第一保护层60上剩余部分光刻胶。
其中，在对第一保护层60进行图案化的过程中，采用干法刻蚀对第一保护层60进行刻蚀，其中，刻蚀剂可以是六氟化硫气体、三氟化氮气体和氯气中的一种。
如图5I所示，在对第一保护层60进行图案化的过程中，在第一保护层60中形成第一过孔61和第二过孔62，第一过孔61暴露第二金属层50的部分，第二过孔62暴露第二金属层50的部分，第一过孔61和第二过孔间隔设置。
在对第一保护层60进行图案化的过程中，在第一保护层60、第二金属层50、半导体层40和栅极绝缘层30中形成第三过孔63和第四过孔64，第三过孔63暴露栅极绝缘层的部分，第四过孔64暴露桥接金属层21的部分。其中，第三过孔63的底壁到衬底10的距离等于第一金属层20的厚度。
由于工艺制程的精度受到限制，实际产品中，第三过孔63底壁到衬底10的距离基本等于桥接金属层21的厚度，其中，基本等于指的是第三过孔63底壁到衬底10的距离与桥接金属层21的厚度的比值处于0.9至1.1的范围内。
对第一保护层60、第二金属层50、半导体层40以及栅极绝缘层30图案化后，继续执行步骤205：继续在所述衬底10上形成透明导电层70。
具体来说，请参阅图5O，在阵列基板100背离衬底10的一表面镀上一层透明导电层70，透明导电层70的材质包括氧化铟锡(ITO)，其中，氧化铟锡可以为透明氧化铟锡，透明导电层70也可以是氧化铟锡/银/氧化铟锡(ITO/Ag/ITO)叠层。
透明导电层70覆盖在第一保护层60上的部分经第一过孔61和第二过孔62与第二金属层50连接，透明导电层70的一部分经第三过孔63延伸设置在栅极绝缘层30上，透明导电层70的另一部分经第四过孔64与桥接金属层21连接，透明导电层70的剩余部分覆盖在剩余部分光刻胶上。
在衬底10上形成透明导电层70后，继续执行步骤206：剥离所述剩余部分光刻胶，以使所述透明导电层70形成间隔设置的导电连接层71和像素电极72。
具体来说，请参阅图5P，剥离剩余部分光刻胶和覆盖在剩余部分光刻胶表面的部分透明导电层，形成间隔设置的导电连接层71和像素电极72，其中，导电连接层71经第一过孔61和第四过孔64连接第二金属层50和桥接金属层21，像素电极72的第一部分覆盖在第一保护层60上，像素电极72的第二部分经第二过孔62与第二金属层50连接，像素电极72的第三部分经第三过孔63延伸至栅极绝缘层30。
在剥离所述剩余部分光刻胶后，继续执行步骤207：对未被所述导电连接层71和所述像素电极72覆盖的所述第一保护层60和所述第二金属层50进行刻蚀。
具体来说，请参阅图5Q和图5R，在剥离剩余部分光刻胶后，第一保护层60的部分暴露于透明导电层70。对暴露于透明导电层70的部分第一保护层60进行刻蚀，在第一保护层60和第二金属层50中形成第五过孔65。
第一方面，第五过孔65使第一保护层60形成间隔设置的第一电极保护层66和第二电极保护层67，其中，第一电极保护层66中设有第一过孔61，第二电极保护层67中设有第二过孔62，第一电极保护层66和第二电极保护层67间隔设置在第二金属层50上。
第二方面，第五过孔65使第二金属层50形成间隔设置的第一电极51和第二电极52，其中，第一电极保护层66设置在第一电极51上，第一过孔61暴露第一电极51的至少部分，第二电极保护层67设置在第二电极52上，第二过孔62暴露第二电极52的至少部分。导电连接层71连接第一电极51和桥接金属层21，像素电极72经第二过孔62连接第二电极52。
第五过孔65暴露半导体层40的一部分，在一实施例中，对半导体层40暴露于第五过孔65的部分进行氧化处理，在半导体层40暴露于第五过孔65的部分上形成氧化膜，提高薄膜晶体管结构的稳定性。第一电极51作为薄膜晶体管的源极或漏极的二者之一，第二电极52作为薄膜晶体管的源极或漏极的二者之另一。
在制作阵列基板100的过程中，仅在步骤202和步骤204中用到两道光罩，相较于现有阵列基板100制程需用到5道或4道光罩的技术方案，本申请的阵列基板100的制作方法大幅减少了生产阵列基板100所需的光罩数量，简化了阵列基板100生产的工艺流程，提高了阵列基板100的生产效率，降低了阵列基板100的生产成本。
在本申请的一实施例中，所述在所述第一保护层60上形成厚度不同的二段式光刻胶，并以所述二段式光刻胶为掩模板，对所述第一保护层60、所述第二金属层50、所述半导体层40以及所述栅极绝缘层30进行图案化，图案化后，所述第一保护层60上剩余部分光刻胶的步骤包括：
步骤204a：在所述第一保护层60上形成所述厚度不同的二段式光刻胶，其中，所述二段式光刻胶包括镂空部81、第二光阻部83以及第三光阻部84，所述第二光阻部83的厚度小于所述第三光阻部84的厚度，所述镂空部81暴露所述第一保护层60的一部分。
具体来说，请参阅图5G和图5H，在第一保护层60上涂覆光刻胶，形成光阻膜80。
采用第二张预设的掩模板对光阻膜80进行曝光、显影，第二张预设的掩模板为二段式光罩，二段式光罩包括遮光部分、半透射部分以及全透射部分，其中，全透射部分的透光量大于半透射部分的透光量，半透射部分的透光量大于遮光部分的透光量。通过二段式光罩调整光阻膜80各个部分的透光量，对光阻膜80进行曝光、显影，形成镂空部81以及高度存在差异的第二光阻部83和第三光阻部84。其中，全透射部分的透光量最大，对应在光阻膜80形成镂空部81；半透射部分的透光量较小，对应在光阻膜80形成厚度较厚的第二光阻部83；遮光部分的透光量最小，对应在光阻膜80形成厚度最厚的第三光阻部84。
在第一保护层60上形成厚度不同的二段式光刻胶后，继续执行步骤204b：对所述第一保护层60暴露于所述镂空部81的部分进行刻蚀，在所述第一保护层60中形成第一过孔61、第二过孔62、第三过孔63以及第四过孔64；
具体来说，请参阅图5H和图5I，光阻膜80包括至少四个间隔设置的镂空部81，对第一保护层60暴露于四个间隔设置的镂空部81的部分进行刻蚀，在第一保护层60的上表面形成间隔设置的第一过孔61、第二过孔62、第三过孔63和第四过孔64，其中，第一过孔61、第二过孔62、第三过孔63、第四过孔64分别暴露第二金属层50的部分，第四过孔64位于第一过孔61远离第二过孔62的一侧，第三过孔63位于第二过孔62远离第一过孔61的一侧。
在第一保护层60的上表面形成第一过孔61、第二过孔62、第三过孔63和第四过孔64后，继续执行步骤204c：在所述第一过孔61内和所述第二过孔62内形成第二保护层90，其中，所述第二保护层90覆盖所述第一过孔61和所述第二过孔62所暴露的所述第二金属层50。
具体来说，请参阅图5J，通过喷墨打印技术(Inkjet Printing，IJP)在第一过孔61内和第二过孔62内形成第二保护层90，第二保护层90的材质为有机材质，可以是PFA(Polymer Film on Array)，PFA固化成型后呈透明状态，可代替第一保护层60起到绝缘作用。
在第一过孔61和第二过孔62内形成第二保护层90后，继续执行步骤204d：以所述第二光阻部83、所述第三光阻部84和所述第二保护层90为掩模板，对经所述第三过孔63和所述第四过孔64暴露的所述第二金属层50、所述半导体层40以及所述栅极绝缘层30进行图案化。
具体来说，请参阅图5K，对所述第二金属层50暴露于所述第三过孔63的部分和所述第二金属层50暴露于所述第四过孔64的部分进行刻蚀，以使所述第三过孔63和所述第四过孔64延伸至分别暴露所述半导体层40的一部分。
请参阅图5L，对所述半导体层40暴露于所述第三过孔63的部分和所述半导体层40暴露于所述第四过孔64的部分进行刻蚀，以使所述第三过孔63和所述第四过孔64延伸至分别暴露所述栅极绝缘层30的一部分。
请参阅图5M，对所述栅极绝缘层30暴露于所述第四过孔64的部分进行刻蚀，以使所述第四过孔64延伸至暴露所述桥接金属层21的至少一部分，对所述栅极绝缘层30暴露于所述第三过孔63的部分进行刻蚀，以使所述第三过孔63延伸至所述栅极绝缘层30内，此时第三过孔63底壁到衬底10的距离等于桥接金属层21的厚度。
由于工艺制程的精度受到限制，实际产品中，第三过孔63底壁到衬底10的距离基本等于桥接金属层21的厚度，其中，基本等于指的是第三过孔63底壁到衬底10的距离与桥接金属层21的厚度的比值处于0.9至1.1的范围内。
在对第一保护层60、第二金属层50、半导体层40以及栅极绝缘层30进行图案化后，继续执行步骤204e：剥离所述第二保护层90和所述第二光阻部83。
具体来说，请参阅图5N，步骤204e1：对第二保护层90进行刻蚀，去除覆盖在第一过孔61和第二过孔62内的第二保护层90。可通过干法刻蚀去除第二保护层90，也可以通过灰化处理去除第二保护层90。
步骤204e2：对第二光阻部83和第三光阻部84进行灰化，去除厚度小于第三光阻部84的第二光阻部83，从而使原第二光阻部83覆盖的部分第一保护层60暴露于光阻膜80，在灰化过程中，第三光阻部84的厚度也会相应减小，但第三光阻部84不会在灰化过程中被去除，灰化后，第三光阻部84仍具有一定厚度。此外，当步骤204e1中第二保护层90有残余时，灰化可将第二保护层90的残余清除干净。
在一可选的实施例中，也可以不执行步骤204e1而仅仅执行204e2，此时，灰化可一并去除第二保护层90。
或者，在一可选的实施例中，也可以不执行步骤204e2而仅仅执行步骤204e1，即在采用灰化处理去除第二保护层90时，同时剥离第二光阻部83。
对于步骤206：剥离所述剩余部分光刻胶，以使所述透明导电层形成间隔设置的导电连接层和像素电极。
具体来说，请参阅图5N，步骤206a：对第三光阻部84进行植绒处理，以使第三光阻部84表面出现粗糙结构，粗糙结构包括多个纳米柱，纳米柱的高度处于100nm-200nm的范围内。具体地，第三光阻部84表面的粗糙结构为绒面。
在对第三光阻部84进行植绒处理后，继续执行步骤206b：在所述第一过孔61内、所述第二过孔62内、所述第三过孔63内、所述第四过孔64内、所述第一保护层60上表面以及所述第三光阻部84的外表面形成透明导电层70。
具体来说，请参阅图5O，透明导电层70的材质包括氧化铟锡(ITO)，其中，氧化铟锡可以为透明氧化铟锡，透明导电层70也可以是氧化铟锡/银/氧化铟锡(ITO/Ag/ITO)叠层，在透明导电层70沉积在第三光阻部84的过程中，由于第三光阻部84表面形成有由多个纳米柱组成的粗糙结构，部分透明导电层70附着在纳米柱上而无法落入第三光阻部84的表面，使得第三光阻部84外表面上的大部分面积未被透明导电层70覆盖，从而便于剥离第三光阻部84和位于第三光阻部84表面上的透明导电层70。
在形成透明导电层70后，继续执行步骤206c：剥离所述第三光阻部84，以使所述透明导电层70形成间隔设置的导电连接层71和像素电极72。
其中，第三光阻部84为上文中的剩余部分光刻胶。具体来说，请参阅图5P，由于第三光阻部84表面的粗糙结构由多个纳米柱形成，多个纳米柱之间存在大量间隙，显影液或刻蚀液容易通过间隙与第三光阻部84充分接触并发生作用，从而完成已沉积透明导电层70的第三光阻部84的剥离。完成第三光阻部84的剥离后，原第三光阻部84覆盖的第一保护层60暴露于光阻膜80，且透明导电层70形成间隔设置的导电连接层71和像素电极72。
在本申请的一实施例中，所述在所述第一保护层60上形成所述厚度不同的二段式光刻胶的步骤包括：
步骤204a1：在所述第一保护层60上形成光阻膜80；
具体来说，请参照图5G，在第一保护层60上涂覆光刻胶，形成光阻膜80。
在第一保护层60上形成光阻膜80后，继续执行步骤204a2：对所述光阻膜80进行刻蚀，形成与所述栅极22对应的所述第三光阻部84和连接在所述第三光阻部84两侧的两个所述第二光阻部83，在每一所述第二光阻部83上均形成有两个间隔设置的所述镂空部81，其中一个所述镂空部81位于所述桥接金属层21的上方。
具体来说，请参阅图5H，采用第二张预设的掩模板对光阻膜80进行曝光、显影，第二张预设的掩模板为半色调掩模板，半色调掩模板包括遮光部分、半透射部分以及全透射部分，其中，全透射部分的透光量大于半透射部分的透光量，半透射部分的透光量大于遮光部分的透光量；通过半色调掩模板调整光阻膜80各个部分的透光量，对光阻膜80进行曝光、显影，形成镂空部81以及高度存在差异的第二光阻部83和第三光阻部84。其中，全透射部分的透光量最大，对应在光阻膜80形成镂空部81；半透射部分的透光量较大，对应在光阻膜80形成厚度较薄的第二光阻部83；遮光部分的透光量最小，对应在光阻膜80形成厚度最厚的第三光阻部84。
所述对所述光阻膜80进行刻蚀的步骤包括：
在所述光阻膜80上设置半色调掩模板，所述半色调掩模板包括遮光部分、半透射部分以及全透射部分，所述遮光部分用于遮蔽预设波段的光线，所述半透射部分用于透射部分所述光线，所述全透射部分用于全透射所述光线，所述全透射部分的透光量大于所述半透射部分的透光量；
半色调掩模板各部分的透光量不同，通过半色调掩模板调整光阻膜80各个部分的曝光量。
对所述光阻膜80进行曝光、显影，在所述光阻膜80对应所述全透射部分形成暴露部分所述第一保护层60的所述镂空部81，在所述光阻膜80对应所述半透射部分形成所述第二光阻部83，在所述光阻膜80对应所述遮光部分形成所述第三光阻部84。
预设波段的光线透过半色调掩模板的全透射部分、半透射部分和遮光部分对光阻膜80进行曝光；将半色调掩模板曝光后的光阻膜80进行显影，形成镂空部81和厚度不同的第二光阻部83以及第三光阻部84。
参照图2，本申请提出了一种阵列基板100，包括衬底10、第一金属层20、栅极绝缘层30、半导体层40、第一电极51和第二电极52、第一保护层60、导电连接层71以及像素电极72。第一金属层20设于所述衬底10上，包括间隔设置的桥接金属层21和栅极22；栅极绝缘层30设于所述衬底10上，并覆盖所述桥接金属层21和所述栅极22；半导体层40设于所述栅极绝缘层30上；第一电极51和第二电极52间隔设于所述半导体层40上；第一保护层60设置于所述第一电极51和所述第二电极52上，所述第一保护层60在与所述第一电极51对应的位置处设有第一过孔61，所述第一保护层60在与所述第二电极52对应的位置处设有第二过孔62；导电连接层71设置于所述第一保护层60上，所述导电连接层71与所述桥接金属层21连接，且经所述第一过孔61与所述第一电极51连接；像素电极72设置于所述第一保护层60上，所述像素电极72经所述第二过孔62与所述第二电极52连接，所述像素电极72的部分延伸设置于所述栅极绝缘层30上，且像素电极72设于所述栅极绝缘层30上的部分到所述衬底10的距离等于所述第一金属层20的厚度。
本申请中的阵列基板100，仅需通过2道光罩就能制成，相较于现有阵列基板100制程需用到5道或4道光罩的技术方案，本申请的阵列基板100大幅减少了生产阵列基板100所需的光罩数量，简化了阵列基板100生产的工艺流程，提高了阵列基板100的生产效率，降低了阵列基板100的生产成本。
其中，像素电极72设于栅极绝缘层30上的部分到衬底10的距离等于第一金属层20的厚度，此处的等于是指两者的长度基本相等，因为在生产过程中，存在工艺误差，无法保证两者的厚度绝对相等。其中，基本相等具体指像素电极72设于栅极绝缘层30上的部分到衬底10的距离与第一金属层20的厚度的比值处于0.9至1.1的范围内。
像素电极72设于栅极绝缘层30上的部分位于第三过孔63(图2中示出)内，像素电极72经第二过孔62完成与薄膜晶体管漏极的连接。
参照图2，在本申请的一实施例中，所述第一保护层60包括第一电极保护层66和第二电极保护层67，所述第一电极保护层66在所述衬底10上的投影与所述第一电极51在所述衬底10上的投影重叠，所述第二电极保护层67在所述衬底10上的投影与所述第二电极52在所述衬底10上的投影重叠。
具体来说，第一电极保护层66设于所述第一电极51上，所述第一电极保护层66设有第一过孔61，所述第一过孔61暴露所述第一电极51的部分，所述导电连接层71的一端穿过所述第一过孔61连接所述第一电极51。第二电极保护层67设于所述第二电极52上，所述第二电极保护层67设有第二过孔62，所述第二过孔62暴露所述第二电极52的部分，所述像素电极72经所述第二过孔62连接所述第二电极52；其中，所述第一电极保护层66、第一电极51和所述第二电极保护层67、第二电极52之间形成有第五过孔65，所述第五过孔65暴露所述半导体层40的一部分。
在本申请的一实施例中，所述第五过孔65内设有第三保护层，所述第三保护层覆盖所述第五过孔65暴露的部分所述半导体层40。
由于第五过孔65会暴露部分半导体层40，导致薄膜晶体管结构的稳定性降低。为了提高薄膜晶体管结构的稳定性，会向第五过孔65通入臭氧，经过臭氧处理可在暴露的半导体层40上形成一层氧化物膜层，氧化物膜层即形成上述的第三保护层，从而提高薄膜晶体管结构的稳定性。
本申请提出了一种显示面板，显示面板可以是LCD，可以是LED，也可以是OLED，还可以是MLED，该显示面板包括阵列基板100。
以上对本申请的具体实施方式作了详细说明。本申请所描述的上述实施方式仅是本申请的优选实施方式，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出许多变形和改进。这些变形和改进均落入本申请的权利要求书所限定的保护范围内。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，所述阵列基板的制作方法包括以下步骤：
在衬底上形成第一金属层；
对所述第一金属层进行图案化，形成桥接金属层和栅极；
在所述衬底上依次形成层叠的栅极绝缘层、半导体层、第二金属层以及第一保护层，所述栅极绝缘层覆盖所述栅极和所述桥接金属层；
在所述第一保护层上形成厚度不同的三段式光刻胶，并以所述三段式光刻胶为掩模板，对所述第一保护层、所述第二金属层、所述半导体层以及所述栅极绝缘层进行图案化，图案化后，所述第一保护层上剩余部分光刻胶；
继续在所述衬底上形成透明导电层；
剥离所述剩余部分光刻胶，以使所述透明导电层形成间隔设置的导电连接层和像素电极；以及
对未被所述导电连接层和所述像素电极覆盖的所述第一保护层和所述第二金属层进行刻蚀。
2.如权利要求1所述的阵列基板的制作方法，其特征在于，所述在所述第一保护层上形成厚度不同的三段式光刻胶，并以所述三段式光刻胶为掩模板，对所述第一保护层、所述第二金属层、所述半导体层以及所述栅极绝缘层进行图案化，图案化后，所述第一保护层上剩余部分光刻胶的步骤包括：
在所述第一保护层上形成所述厚度不同的三段式光刻胶，所述三段式光刻胶包括镂空部、第一光阻部、第二光阻部以及第三光阻部，所述第一光阻部的厚度小于所述第二光阻部的厚度，所述第二光阻部的厚度小于所述第三光阻部的厚度，所述镂空部暴露所述第一保护层的一部分；
对所述第一保护层暴露于所述镂空部的部分进行刻蚀，在所述第一保护层中形成所述第一过孔和所述第二过孔；
剥离所述第一光阻部；
在所述第一过孔内和所述第二过孔内形成第二保护层，所述第二保护层覆盖所述第一过孔和所述第二过孔所暴露的所述第二金属层；
以所述第二光阻部、所述第三光阻部和所述第二保护层为掩模板，对经所述第一光阻部暴露的所述第一保护层、所述第二金属层、所述半导体层以及所述栅极绝缘层进行图案化；以及
剥离所述第二保护层和所述第二光阻部。
3.如权利要求2所述的阵列基板的制作方法，其特征在于，所述在所述第一保护层上形成厚度不同的三段式光刻胶的步骤包括：
在所述第一保护层上形成光阻膜；
对所述光阻膜进行刻蚀，形成间隔设置的两个所述第一光阻部、位于两所述第一光阻部之间的所述第三光阻部、连接在所述第三光阻部和两所述第一光阻部之间的两个第二光阻部以及两所述第二光阻部中的所述镂空部，其中一个所述第一光阻部位于所述桥接金属层的上方，所述第三光阻部与所述栅极对应。
4.如权利要求1所述的阵列基板的制作方法，其特征在于，所述对未被所述导电连接层和所述像素电极覆盖的所述第一保护层和所述第二金属层进行刻蚀的步骤包括：
对未被所述导电连接层和所述像素电极覆盖的所述第一保护层进行刻蚀，形成间隔设置的第一电极保护层和第二电极保护层；和
对经所述第一电极保护层和所述第二电极保护层暴露的所述第二金属层进行刻蚀，形成间隔设置的第一电极和第二电极。
5.一种阵列基板的制作方法，其特征在于，所述阵列基板的制作方法包括以下步骤：
在衬底上形成第一金属层；
对所述第一金属层进行图案化，形成桥接金属层和栅极；
在所述衬底上依次形成层叠的栅极绝缘层、半导体层、第二金属层以及第一保护层，所述栅极绝缘层覆盖所述栅极和所述桥接金属层；
在所述第一保护层上形成厚度不同的二段式光刻胶，并以所述二段式光刻胶为掩模板，对所述第一保护层、所述第二金属层、所述半导体层以及所述栅极绝缘层进行图案化，图案化后，所述第一保护层上剩余部分光刻胶；
继续在所述衬底上形成透明导电层；
剥离所述剩余部分光刻胶，以使所述透明导电层形成间隔设置的导电连接层和像素电极；以及
对未被所述导电连接层和所述像素电极覆盖的所述第一保护层和所述第二金属层进行刻蚀。
6.如权利要求5所述的阵列基板的制作方法，其特征在于，所述在所述第一保护层上形成厚度不同的二段式光刻胶，并以所述二段式光刻胶为掩模板，对所述第一保护层、所述第二金属层、所述半导体层以及所述栅极绝缘层进行图案化，图案化后，所述第一保护层上剩余部分光刻胶的步骤包括：
在所述第一保护层上形成所述厚度不同的二段式光刻胶，所述二段式光刻胶包括镂空部、第二光阻部以及第三光阻部，所述第二光阻部的厚度小于所述第三光阻部的厚度，所述镂空部暴露所述第一保护层的部分；
对所述第一保护层暴露于所述镂空部的部分进行刻蚀，在所述第一保护层中形成第一过孔、第二过孔、第三过孔以及第四过孔；
在所述第一过孔内和所述第二过孔内形成第二保护层，所述第二保护层覆盖所述第一过孔和所述第二过孔所暴露的所述第二金属层；
以所述第二光阻部、所述第三光阻部和所述第二保护层为掩模板，对经所述第三过孔和所述第四过孔暴露的所述第二金属层、所述半导体层以及所述栅极绝缘层进行图案化；以及
剥离所述第二保护层和所述第二光阻部。
7.如权利要求6所述的阵列基板的制作方法，其特征在于，所述在所述第一保护层上形成所述厚度不同的二段式光刻胶的步骤包括：
在所述第一保护层上形成光阻膜；
对所述光阻膜进行刻蚀，形成与所述栅极对应的所述第三光阻部和连接在所述第三光阻部两侧的两个所述第二光阻部，在每一所述第二光阻部上均形成有两个间隔设置的所述镂空部，其中一个所述镂空部位于所述桥接金属层的上方。
8.一种阵列基板，其特征在于，包括：
衬底；
第一金属层，设于所述衬底上，包括间隔设置的桥接金属层和栅极；
栅极绝缘层，设于所述衬底上，并覆盖所述桥接金属层和所述栅极；
半导体层，所述半导体层设于所述栅极绝缘层上；
第一电极和第二电极，所述第一电极和所述第二电极间隔设于所述半导体层上；
第一保护层，设置于所述第一电极和所述第二电极上，所述第一保护层在与所述第一电极对应的位置处设有第一过孔，所述第一保护层在与所述第二电极对应的位置处设有第二过孔；
导电连接层，设置于所述第一保护层上，所述导电连接层与所述桥接金属层连接，且经所述第一过孔与所述第一电极连接；以及
像素电极，设置于所述第一保护层上，所述像素电极经所述第二过孔与所述第二电极连接，所述像素电极的部分延伸设置于所述栅极绝缘层上，且像素电极设于所述栅极绝缘层上的部分到所述衬底的距离等于所述第一金属层的厚度。
9.如权利要求8所述的阵列基板，其特征在于，所述第一保护层包括第一电极保护层和第二电极保护层，所述第一电极保护层在所述衬底上的投影与所述第一电极在所述衬底上的投影重叠，所述第二电极保护层在所述衬底上的投影与所述第二电极在所述衬底上的投影重叠。
10.一种显示面板，其特征在于，包括如权利要求8-9中任一项所述的阵列基板。
CN202311703436.2A 2023-12-12 2023-12-12 阵列基板及其制作方法、显示面板 Pending CN117637772A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311703436.2A CN117637772A (zh) 2023-12-12 2023-12-12 阵列基板及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311703436.2A CN117637772A (zh) 2023-12-12 2023-12-12 阵列基板及其制作方法、显示面板

Publications (1)

Publication Number Publication Date
CN117637772A true CN117637772A (zh) 2024-03-01

Family

ID=90018175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311703436.2A Pending CN117637772A (zh) 2023-12-12 2023-12-12 阵列基板及其制作方法、显示面板

Country Status (1)

Country Link
CN (1) CN117637772A (zh)

Similar Documents

Publication Publication Date Title
JP5079392B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板構造及びその製造方法
US7636135B2 (en) TFT-LCD array substrate and method for manufacturing the same
US8236628B2 (en) Array substrate and manufacturing method
US8040452B2 (en) Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island
USRE40028E1 (en) Liquid crystal display device and method of manufacturing the same
US7351618B2 (en) Method of manufacturing thin film transistor substrate
US7687330B2 (en) TFT-LCD pixel structure and manufacturing method thereof
US8441592B2 (en) TFT-LCD array substrate and manufacturing method thereof
US6436740B1 (en) Tri-layer process for forming TFT matrix of LCD with reduced masking steps
KR100640211B1 (ko) 액정표시장치의 제조방법
KR20060133834A (ko) 산화아연을 박막트랜지스터의 액티브층으로 사용하는액정표시소자의 제조방법
US6274400B1 (en) Tri-layer process for forming TFT matrix of LCD with reduced masking steps
KR20100000643A (ko) 평판 표시장치용 어레이 기판 및 그의 제조방법
US6406928B1 (en) Back-channel-etch process for forming TFT matrix of LCD with reduced masking steps
TWI383502B (zh) 畫素結構及其製造方法
US8420420B2 (en) Method of manufacturing thin film transistor array substrate and structure thereof
US7125756B2 (en) Method for fabricating liquid crystal display device
US6448117B1 (en) Tri-layer process for forming TFT matrix of LCD with gate metal layer around pixel electrode as black matrix
CN110176462B (zh) 一种透明oled显示器制作方法及显示器
CN110729250A (zh) 阵列基板的制造方法及阵列基板
CN117637772A (zh) 阵列基板及其制作方法、显示面板
KR20150141452A (ko) 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법
US6387740B1 (en) Tri-layer process for forming TFT matrix of LCD with reduced masking steps
KR100837884B1 (ko) 액정표시장치의 제조방법
KR101369257B1 (ko) 하프-톤 마스크를 이용한 박막 트랜지스터 액정표시장치의제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination