KR20010104278A - 반도체 장치 및 그 제작 방법 - Google Patents
반도체 장치 및 그 제작 방법 Download PDFInfo
- Publication number
- KR20010104278A KR20010104278A KR1020010025783A KR20010025783A KR20010104278A KR 20010104278 A KR20010104278 A KR 20010104278A KR 1020010025783 A KR1020010025783 A KR 1020010025783A KR 20010025783 A KR20010025783 A KR 20010025783A KR 20010104278 A KR20010104278 A KR 20010104278A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- conductive film
- wiring
- semiconductor film
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 109
- 238000004519 manufacturing process Methods 0.000 title abstract description 13
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims description 76
- 238000005530 etching Methods 0.000 claims description 60
- 239000000463 material Substances 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 229910045601 alloy Inorganic materials 0.000 claims description 12
- 239000000956 alloy Substances 0.000 claims description 12
- 230000001413 cellular effect Effects 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 abstract description 13
- 239000010408 film Substances 0.000 description 160
- 239000000758 substrate Substances 0.000 description 25
- 239000003990 capacitor Substances 0.000 description 12
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- AZWHFTKIBIQKCA-UHFFFAOYSA-N [Sn+2]=O.[O-2].[In+3] Chemical compound [Sn+2]=O.[O-2].[In+3] AZWHFTKIBIQKCA-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 229910000039 hydrogen halide Inorganic materials 0.000 description 1
- 239000012433 hydrogen halide Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
액티브 매트릭스형 액정 표시 장치로 대표되는 전기 광학 장치에 있어서, TFT의 공정수를 삭감하여 제조 코스트 저감 및 제품 비율 향상을 실현하는 것을 목적으로 한다. 동일한 절연 표면 상에 제 1 도전막으로 형성되는 제 1 배선 및 제 2 배선과, 상기 제 1 배선 및 제 2 배선에 대응하여 해당 제 1 및 제 2 배선 상에 형성된 한 도전형인 제 1 반도체막과, 상기 한 도전형인 제 1 반도체막 상층에 형성되어 상기 제 1 배선 및 제 2 배선에 걸쳐 형성된 제 2 반도체막과, 상기 제 2 반도체막 상에 형성된 절연막과, 상기 절연막 상에 형성된 제 3 도전막을 갖는 것을 특징으로 하고 있다.
Description
본 발명은 반도체막을 이용한 박막 트랜지스터(이하, TFT라 기술한다)를 사용하여 제작되는 반도체 장치 및 그 제작 방법에 관한 것이다. 특히 본 발명은 액정 표시 장치로 대표되는 전기 광학 장치 및 그러한 전기 광학 장치를 탑재한 전자 장치에 적합하게 이용할 수 있는 기술을 제공한다. 더구나, 본 명세서에 있어서, 반도체 장치란 반도체 특성을 이용함으로써 기능하는 장치 전반을 가리키며, 상기 전기 광학 장치 및 그 전기 광학 장치를 탑재한 전자 장치도 범주에 포함한다.
노트형 퍼스널 컴퓨터(노트 퍼스널 컴퓨터)나 휴대형 정보 단말에 있어서, 화상이나 문자 정보를 표시하기 위해 액정 표시 장치가 이용되고 있다. 패시브형 액정 표시 장치에 비해 액티브 매트릭스형 액정 표시 장치는 고정밀 화상이 얻어지기 때문에, 상기 용도에 있어서는 후자가 적합하게 사용되도록 되어 있다. 액티브 매트릭스형 액정 표시 장치는 화소부에 있어서 능동 소자인 TFT를 개개의 화소에 대응하여 매트릭스 형상으로 배치하고 있다. TFT에는 통상 n채널형 TFT가 사용되며, 스위칭 소자로서 액정에 인가하는 전압을 화소마다 제어하여 소망하는 화상 표시를 행하고 있다.
비정질 실리콘으로 대표되는 비정질 반도체로 TFT를 제작하는 기술은 300℃ 이하의 저온에서 대면적 기판 상에 형성 가능하기 때문에 양산에 적합한 재료라 생각되고 있다. 그러나, 비정질 실리콘으로 활성층을 형성한 TFT는 전계 효과 이동도가 작아 1cm2/Vsec 이상의 값을 얻을 수 없다. 그 때문에, 화소부에 설치하는 스위칭 소자로 특화하여 이용되고 있다.
이러한 액티브 매트릭스형 액정 표시 장치는 휴대형 정보 단말, 노트 퍼스널 컴퓨터뿐만 아니라 액정 텔레비젼 수신기에까지 그 용도가 넓어져, 화면 사이즈의 대면적화와 동시에 화상 품위 향상을 위해 고세밀화나 고개구율화의 요구가 점점 더 높아지고 있다.
액티브 매트릭스형 액정 표시 장치는 게이트선, 데이터선, 화소 전극 등을 정밀도 좋게 마주 겹쳐 배치하기 때문에, 광 노광 프로세스에 의해 복수의 포토마스크를 사용하여 제작하고 있다. 그러나, 생산성을 향상시키고 또한 제품 비율을 향상시키기 위해서는 포토마스크 수를 가능한 한 삭감하여, 공정수를 줄이는 것이 유효한 수단으로서 생각된다.
포토마스크는 포토리소그래피 기술에 있어서, 에칭 공정의 마스크로 하는 포토레지스트 패턴을 기판 상에 형성하기 위해 사용한다. 이 포토마스크를 1장 사용함으로써, 레지스트 도포, 프리 베이크, 노광, 현상, 포스트 베이크 등의 공정과, 그 전후 공정에 있어서 피막 성막 및 에칭 등의 공정, 더욱이 레지스트 박리, 세정 공정, 건조 공정 등이 부가되어 번잡한 것이 된다.
본 발명은 이러한 배경을 비추어 이루어진 것으로, 액티브 매트릭스형 액정 표시 장치로 대표되는 전기 광학 장치에 있어서, TFT 공정수를 삭감하여 제조 코스트 저감 및 제품 비율 향상을 실현하는 것을 과제로 하고 있다.
상기 과제를 해결하기 위해, 본 발명은 2장의 포토마스크로 TFT를 제작한다. 구체적으로는 데이터선 및 화소 전극을 형성하기 위한 제 1 포토마스크와, 게이트 전극이 형상하는 제 2 포토마스크 2장으로 형성할 수 있다. 제 2 포토마스크에 의해 형성되는 레지스트 패턴은 게이트 전극 이외에 n형 제 1 반도체막, 채널을 형성하기 위한 제 2 반도체막, 배리어 메탈의 에칭 처리에도 적용된다.
이러한 본 발명의 반도체 장치는 절연 표면 상에 제 1 도전막으로 형성되는 제 1 배선 및 제 2 배선과, 상기 제 1 배선 및 제 2 배선에 대응하여 해당 배선 상에 형성된 한 도전형인 제 1 반도체막과, 상기 한 도전형인 제 1 반도체막 상층에 형성되어 상기 제 1 배선 및 제 2 배선에 걸쳐 형성된 제 2 반도체막과, 상기 제 2 반도체막 상에 형성된 절연막과, 상기 절연막 상에 형성된 제 3 도전막을 갖는 것을 특징으로 하고 있다.
또, 다른 발명의 구성은 절연 표면 상에 제 1 도전막으로 형성되는 제 1 배선 및 제 2 배선과, 상기 제 1 배선 및 제 2 배선에 대응하여 해당 배선 상에 형성된 제 2 도전막과, 상기 제 2 도전막 상에 형성된 한 도전형인 제 1 반도체막과, 상기 한 도전형인 제 1 반도체막 상층에 형성되어 상기 제 1 배선 및 제 2 배선에 걸쳐 형성된 제 2 반도체막과, 상기 제 2 반도체막 상에 형성된 절연막과, 상기 절연막 상에 형성된 제 3 도전막을 가지며, 상기 제 2 반도체막의 끝 부분은 상기 제 2 도전막의 끝 부분 안쪽에 설치되어 있는 것을 특징으로 하고 있다.
또, 다른 발명의 구성은 절연 표면 상에 형성된 데이터선과 화소 전극과, 상기 데이터선 및 화소 전극에 대응하여 형성된 한 도전형인 제 1 반도체막과, 상기한 도전형인 제 1 반도체막 상층에 형성되며, 상기 데이터선과 상기 화소 전극에 걸쳐 형성된 제 2 반도체막과, 상기 제 2 반도체막 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 게이트 전극을 갖는 것을 특징으로 하고 있다.
또, 다른 발명의 구성은 절연 표면 상에 형성된 데이터선과 화소 전극과, 상기 데이터선 및 화소 전극에 대응하여 형성된 배리어 메탈과, 상기 배리어 메탈 상에 형성된 한 도전형인 제 1 반도체막과, 상기 한 도전형인 제 1 반도체막 상층에 형성되어, 상기 데이터선과 상기 화소 전극에 걸쳐 형성된 제 2 반도체막과, 상기 제 2 반도체막 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 게이트 전극을 가지며, 상기 제 2 반도체막의 끝 부분은 상기 배리어 메탈의 끝 부분 안쪽에 설치되어 있는 것을 특징으로 하고 있다.
2장의 포토마스크로 제작하는 본 발명의 반도체 장치의 제작 방법은 제 1 포토마스크를 사용하여 제 1 노광에 의해 제 1 마스크를 형성하는 공정과, 상기 제 1 마스크를 사용하여 제 1 에칭 처리에 의해 한 도전형인 제 1 반도체막과 제 2 도전막과 제 1 도전막을 에칭하는 공정과, 제 2 포토마스크를 사용하여 제 2 노광에 의해 제 2 마스크를 형성하는 공정과, 상기 제 2 마스크를 사용하여 제 2 에칭 처리에 의해 제 3 도전막을 에칭하는 공정과, 상기 제 2 에칭 처리 후에 제 3 에칭 처리에 의해 절연막과 제 2 반도체막과 상기 제 1 반도체막과 상기 제 2 도전막을 에칭하는 공정을 갖는 것을 특징으로 하고 있다.
또, 다른 발명의 구성은 절연 표면 상에 제 1 도전막을 형성하는 공정과, 상기 제 1 도전막 상에 제 2 도전막을 형성하는 공정과, 상기 제 2 도전막 상에 한도전형인 제 1 반도체막을 형성하는 공정과, 제 1 포토마스크를 사용하여 제 1 노광에 의해 제 1 마스크를 형성하는 공정과, 상기 제 1 마스크를 사용하여 제 1 에칭 처리에 의해 상기 한 도전형인 제 1 반도체막과 제 2 도전막과 제 1 도전막을 에칭하는 제 1 에칭 공정과, 상기 제 1 에칭 공정 후에 제 2 반도체막을 형성하는 공정과, 상기 제 2 반도체막 상에 절연막을 형성하는 공정과, 상기 절연막 상에 제 3 도전막을 형성하는 공정과, 제 2 포토마스크를 사용하여 제 2 노광에 의해 제 2 마스크를 형성하는 공정과, 상기 제 2 마스크를 사용하여 제 2 에칭 처리에 의해 상기 제 3 도전막을 에칭하는 제 2 에칭 공정과, 상기 제 2 에칭 공정 후에, 제 3 에칭 처리에 의해 상기 절연막과 제 2 반도체막과 제 1 반도체막과 제 2 도전막을 에칭하는 제 3 에칭 공정을 갖는 것을 특징으로 하고 있다.
본 발명에 의하면, 2장의 포토마스크로 TFT를 형성하는 것이 가능하여, 해당 TFT를 사용하여 액티브 매트릭스형 액정 표시 장치로 대표되는 전기 광학 장치를 제작할 수 있다.
도 1은 본 발명의 TFT 단면도.
도 2는 본 발명의 게이트선과 데이터선의 교차부 구조를 설명하는 단면도.
도 3a 내지 도 3e는 실시예 1의 TFT 제작 공정을 설명하는 단면도.
도 4a 및 도 4b는 실시예 1의 TFT 제작 공정을 설명하는 상면도.
도 5는 실시예 3의 액정 표시 장치 구조를 설명하는 단면도.
도 6a 내지 도 6c는 실시예 3의 입력 단자부의 상면도 및 단면도.
도 7a 및 도 7b는 실시예 3의 액정 표시 장치의 화소부와 입력 단자부 배치를 설명하는 상면도.
도 8은 실시예 4의 프론트 라이트를 사용한 반사형 액정 표시 장치 구성을 설명하는 도면.
도 9a 내지 도 9e는 실시예 5의 반도체 장치 예를 설명하는 도면.
도 10a 내지 도 10c는 실시예 5의 반도체 장치 예를 설명하는 도면.
*도면의 주요 부분에 대한 부호의 설명*
107, 110 : 제 1 도전막 121 : 배리어 메탈
122, 123 : 소스 또는 드레인 영역 125 : 게이트 절연막
이하, 본 발명의 실시예를 첨부 도면에 근거하여 상술한다.
도 1은 2장의 포토마스크로 제작되는 TFT의 단면도로, 액정 표시 장치의 n채널형 TFT로서 사용하기 위한 구조를 도시하고 있다. TFT는 절연 표면을 갖는 기판(101) 상에 형성되어 있다. 데이터선(107), 화소 전극(110)은 알루미늄(Al)을 주성분으로 하는 도전성 재료로 동일면 상에 형성되어 있다. 121은 티타늄(Ti), 탄탈(Ta), 질화 티타늄(TiN), 질화 탄탈(TaN) 등으로 형성되는 배리어 메탈로, 데이터선(107), 화소 전극(110)을 형성하는 Al을 주성분으로 하는 도전성 재료와 반도체막이 반응하여 합금화하는 것을 막고 있다.
50 내지 100nm 두께인 n형 제 1 반도체막(122, 123)은 소스 또는 드레인 영역을 형성하며, 채널을 형성용 제 2 반도체막(124)은 이 양자에 걸쳐 형성되어 있다. 반도체막(124)은 50 내지 250nm 두께로 형성되어 있다. 이 n형 제 1 반도체막(122, 123) 및 제 2 반도체막(124)은 비정질 규소 또는 미결정 규소에 의해 형성되어 있다. 산화 규소 또는 질화 규소로 이루어지는 절연막(125)은 100 내지 200nm 두께로 반도체막(124) 상에 형성되어, 게이트 절연막으로서 사용한다. 더욱이, 게이트 전극(126)이 그 위에 설치되어 있다. 게이트 전극은 적합하게는 텅스텐(W)을 사용하여 형성한다. 화소 TFT(201)는 이들이 일체가 되어 형성되는 것이다. 도 1에서 도시되는 TFT 구조는 순 스태거형이라고도 불리고 있다.
화소 전극(110) 일부에는 보존 용량(202)이 형성되어 있다. 구체적으로는 화소 전극(110) 상에 배리어 메탈(127), n형 제 1 반도체막(128), 제 2 반도체막(129), 절연막(130), 용량 배선(131)이 적층되어 있다. 보존 용량(202)은 화소 전극(110)이 한쪽 전극으로서, 용량 배선(131)이 다른쪽 전극으로서 형성되어 있다. (도 2 참조)
도 1에서 도시하는 TFT 구조는 데이터선 및 화소 전극을 형성하기 위한 제 1 포토마스크와, 게이트 전극이 형성하는 제 2 포토마스크 2장으로 제작할 수 있다. 제 2 포토마스크에 의해 형성되는 레지스트 패턴은 게이트 전극뿐만 아니라, n형 제 1 반도체막, 채널을 형성용 반도체막, 배리어 메탈의 에칭 처리에도 적용된다.게이트 전극 상에는 패시베이션막을 형성해도 된다. 그러나, 그 경우에는 화소 전극이나 단자부를 노출시키기 위해 포토마스크가 1장 추가가 된다.
화소 전극을 알루미늄을 주성분으로 하는 도전성 재료로 형성함으로써 반사형 액정 표시 장치를 제작할 수 있다. 한편, 이것을 산화 인듐이나 산화 주석 혹은 산화 아연 등을 사용한 투명 도전막 재료로 형성하면 투과형 액정 표시 장치를 제작할 수 있다. 어쨌든, 포토마스크는 2장으로 되기 때문에 공정은 꽤 삭감된다. 그러나, 도 1에 도시하는 본 발명의 TFT 구조를 얻기 위해서는 화소 전극을 형성하는 재료와 그 상층에 형성하는 반도체막이나 절연막 재료 사이에서 선택 에칭할 수 있는 것이 전제가 된다. 상기 재료에 의한 조합은 선택적인 에칭 가공이 가능하여, 에칭 처리 모두를 드라이 에칭에 의해 행할 수 있다.
[실시예 1]
도 1에서 도시하는 TFT를 제작하기 위한 공정을 설명한다. 도 3a에 있어서, 기판(101)에는 코닝사의 #7059 유리나 #1737 유리 등으로 대표되는 바륨 붕규산 유리나 알루미늄 붕규산 유리 등의 유리 기판을 사용할 수 있다. 그 외에, 표면에 산화 실리콘막이나 질화 실리콘막 등을 형성한 스테인리스 기판이나 세라믹 기판 등을 사용할 수도 있으며, 폴리에테르 설폰(PES), 폴리에틸렌 테레프탈레이트 (PET), 폴리에틸렌 나프탈렌(PEN) 등의 유기 수지 기판을 사용할 수 있다.
기판(101) 상에는 Ti를 0.1 내지 2중량% 포함하는 Al으로 이루어지는 제 1 도전막(102)을 300nm 두께로, Ti를 사용하여 형성하는 제 2 도전막(103)을 100nm 두께로 스퍼터법에 의해 형성한다. 제 2 도전막(103)은 배리어 메탈로서 설치한다. n형 제 1 반도체막(104)은 스퍼터법이나 플라즈마 CVD법에 의한 비정질 규소막을 사용하여 80nm 두께로 형성한다. n형 제 1 반도체막(104)은 미결정 규소막으로 치환하는 것도 가능하며, 막 중에는 n형 불순물(도너)로서 인이 0.5 내지 1원자% 포함되며, 1×10-4내지 1×101S/cm의 전기 전도도를 갖고 있다. 제 1 도전막은 Ti 외에 Sc, Si, Cu, Nd를 함유하는 Al으로 형성해도 된다.
다음으로, 도 3b에서 도시하는 제 1 에칭 처리를 행한다. 이것은 제 1 노광 프로세스에 의해 제 1 포토마스크를 사용하여, 레지스트에 의한 마스크(105, 1O6)를 형성하며, n형 제 1 반도체막(104), 제 2 도전막(1O3), 제 1 도전막(102)을 에칭한다.
광 노광 프로세스는 기판 상에 레지스트를 도포하여 포토마스크를 통해 노광한 후, 레지스트를 현상액에 담가 현상하는 프로세스이다. 레지스트는 기판에 도포한 후 80 내지 160℃ 정도로 복수 회의 베이킹 처리를 필요로 하며, 현상도 현상액에서의 처리나 수세 및 건조 등의 처리가 필요시되고 있다.
n형 제 1 반도체막에 대해서는 CF4와 O2의 혼합 가스, 상기 제 1 및 제 2 도전막에 대해서는 Cl2또는 BCl3을 에칭 가스로서 사용하여, 반응성 이온 에칭에 의해 행한다. 이 때, 끝 부분에 5 내지 45도 각도로 테이퍼부가 형성되도록 에칭한다. 이렇게 하여, 제 1 도전막(1O7)과 배리어 메탈(108)과 n형 제 1 반도체막 (109)으로 이루어지는 데이터선의 원형과, 제 1 도전막(110)과 배리어 메탈(111)과 n형 제 1 반도체막(112)으로 이루어지는 화소 전극의 원형을 형성한다. 그 후 마스크(105, 1O6)는 제거한다.
도 4a는 이 상태의 상면도를 도시하며, 도면 중에 도시하는 A-A'선이 도 3b에 도시하는 단면도에 대응하고 있다.
이 위에 제 2 반도체막(113), 절연막(114), 제 3 도전막(115)을 순차 형성한다. 제 2 반도체막(113)은 플라즈마 CVD법이나 스퍼터법 등의 방법으로 50 내지 200nm(바람직하게는 100 내지 150nm) 두께로 비정질 구조를 갖는 반도체막을 형성한다. 대표적으로는 플라즈마 CVD법으로 SiH4로부터 제작되는 수소화 비정질 실리콘(a-Si:H)막을 사용하여, 150nm 두께로 형성한다. 그 외에도 미결정 반도체막, 비정질 실리콘 게르마늄막 등의 비정질 구조를 갖는 화합물 반도체막을 적용하는 것도 가능하다. 제 2 반도체막(113)은 1×10-6S/cm 이하의 전기 전도도를 가지고, 도너 또는 억셉터로서 알려지는 불순물을 의도적으로 첨가하지 않고 형성한다.
절연막(114)은 플라즈마 CVD법 또는 스퍼터법을 사용하여, 막 두께를 100 내지 200nm 두께로 형성한다. 적합한 재료는 플라즈마 CVD법으로 SiH4, NH3, N2로 제작되는 질화 실리콘으로, 150nm 두께로 형성한다. 그 외에도, 산화 실리콘막, 산화 질화 실리콘막, 산화 탄탈막 등의 다른 절연막을 사용하여 형성해도 된다. 예를 들면, 산화 실리콘막을 사용할 경우에는 플라즈마 CVD법으로 오토 규산 테트라 에틸(Tetraethyl 0rtho Silicate: TEOS)과 02를 사용하여 제작한다.
제 3 도전막(115)은 Ta, Ti, W로부터 선택된 원소 또는 상기 원소를 성분으로 하는 합금이나 상기 원소를 조합시킨 합금막으로 20O 내지 400nm 두께로 형성한다. 예를 들면, W를 게이트 전극 및 게이트선으로서 형성할 경우에는 W를 타깃으로 한 스퍼터법으로, Ar 가스를 도입하여 3OOnm 두께로 형성한다. W를 제 3 도전막(115)으로서 사용하기 위해서는 저저항화를 도모할 필요가 있으며, 그 저항율은 20μΩcm 이하로 하는 것이 바람직하다. W막은 결정 입자를 크게 함으로써 저저항율화를 도모할 수 있지만, W 중에 산소 등의 불순물 원소가 많을 경우에는 결정화가 저해되어 고저항화한다. 이로써, 스퍼터법에 의한 경우, 순도 99.9999%의 W타깃을 사용하며, 더욱이 성막 시에 기상 중으로부터의 불순물 혼입이 없도록 충분히 배려하여 W막을 형성한다. 특히 산소 농도에 관해서는 3Oppm 이하로 하면 좋았다. 예를 들면, W는 산소 농도를 30ppm 이하로 함으로써 20μΩcm 이하의 비저항치를 실현할 수 있다.
이어서, 도 3d에 도시하는 제 2 에칭 처리를 행한다. 우선, 제 2 광 노광 프로세스에 의해, 제 2 포토마스크를 사용하여 레지스트에 의한 마스크(116, 117)를 형성한다. 그리고, 끝 부분에 15 내지 45도 각도의 테이퍼부가 형성되도록 제 3 도전막(115)을 에칭한다. 제 3 도전막(115)인 W를 CF4과 Cl2와 O2의 혼합 가스를 사용한 반응성 이온 에칭에 의해 행한다. 또는 W와 같은 딱딱한 재료를 고속으로 또한 정밀도 좋게 에칭하며, 더욱이 끝 부분을 테이퍼 형상으로 하기 위해서는, 고밀도 플라즈마를 사용한 드라이 에칭법이 적합하다. 고밀도 플라즈마를 얻는 수법에는 마이크로파나 유도 결합 플라즈마(Inductively Coupled Plasma: ICP)를 사용한 에칭 장치가 좋다. 특히, ICP 에칭 장치는 플라즈마 제어가 용이하여, 처리 기판의 대면적화에도 대응할 수 있다.
이렇게 하여, 도 3d에 도시하는 바와 같이 게이트선의 원형(118)과 용량선의 원형(119)이 형성된다. 끝 부분을 테이퍼 형상으로 형성하기 위한 에칭은 레지스트에 의한 마스크도 에칭하여, 그 끝 부분을 후퇴시키면서 행한다. 그 때문에 이 에칭 과정에서는 하층에 있는 절연막(120) 표면도 5 내지 50nm 정도 에칭되어 있다.
도 3e에 도시하는 제 3 에칭 처리는 데이터선 및 화소 전극 표면을 노출시켜, TFT에 형상을 확정하기 위해 행한다. 에칭은 상술한 반응성 이온 에칭이나 ICP 에칭 등의 드라이 에칭에 의해 행한다. 에칭 가스는 처음에 CF4와 Cl2를 도입하여 제 3 도전막(115)인 W를 에칭하며, 그 끝 부분을 후퇴시키면서 절연막(12O)을 동시에 에칭한다. 그리고, 제 2 반도체막(113) 표면이 노출하면 에칭 가스를 CF4과 02의 혼합 가스로 전환된다. 이렇게 하여 제 2 반도체막(113) 및 제 1 반도체막 (112)을 에칭했으면, 에칭 가스를 CF4만으로서, Ti로 형성된 블로킹층(111)을 에칭한다. 제 1 도전막(110)은 Al을 주성분으로 하는 재료로 형성되어 있어, 이것은 CF4로 거의 에칭되지 않기 때문에 선택 가공을 용이하게 할 수 있다.
이렇게 하여, 도 3e에 도시하는 형상이 형성된다. 기판(101) 상에는 제 1 도전막(102)으로 형성되는 데이터선(107)과 화소 전극(110), 제 2 도전막(1O3)으로 형성되는 배리어 메탈(121), n형 제 1 반도체막(1O4)으로 형성되는 소스 또는 드레인 영역(122, 123), 제 2 반도체막(103)으로 형성되는 채널 형성용 반도체막(124), 절연막으로 형성되는 게이트 절연막(125), 제 3 도전막(115)으로 형성되는 게이트전극(126)이 형성된다. 또, 화소 전극(110) 상에는 배리어 메탈(127), 제 1 반도체막(128), 제 2 반도체막(129), 절연막(13O), 용량 배선(131)이 적층되어 있는 영역을 갖고 있다.
도 3d에서 도시하는 공정에서 형성한 레지스트에 의한 마스크도 에칭되어 132, 133에서 도시하는 바와 같이 축소한다. 이 레지스트를 제거하면, 도 1에서 설명한 화소 TFT와 201과 보존 용량(202)을 완성시킬 수 있다. 도 4b는 이 상태의 상면도로, 도면 중에 도시하는 A-A'선이 도 1에 도시하는 단면도에 대응하고 있다. 또, B-B'선에 대응하는 단면도를 도 2에 도시하며, 게이트선(13O)과 데이터선(107)과의 교차부에는 제 2 도전막(126), 제 1 반도체막(128), 제 2 반도체막(129), 절연막(130)이 형성되어 양자가 접촉하여 단락하는 것을 막고 있다.
이상과 같이, 2장의 포토마스크를 사용하여, 3회의 에칭 처리에 의해 TFT를 제작할 수 있으며, 도 1 내지 도 4b에서 설명한 바와 같이 액정 표시 장치의 화소 TFT와 보존 용량을 형성할 수 있다. 본 실시예에서는 화소 전극이 Al으로, 따라서 반사형 액정 표시 장치를 얻을 수 있다. 이렇게 적은 광 노광 프로세스에 의해, TFT 제작 공정은 꽤 삭감되어, 간략화할 수 있다. 그 결과, 이물 부착, 오염 등에 의한 공정 중의 불량 발생 확률을 저감시킬 수 있다.
[실시예 2]
실시예 1에 있어서, 제 1 도전막을 산화 인듐(In2O3)이나 산화 인듐 산화 주석 합금(In203-SnO2, ITO라 약기한다) 등의 투명 도전막 재료를 사용하면 투과형액정 표시 장치를 제작할 수 있다. 이것은 스퍼터법이나 진공 증착법 등을 사용하여 형성한다. 이러한 재료의 에칭 처리는 옥화 수소(Hl), 취화 수소(BrH)에 의해 드라이 에칭으로 행한다. 그러나, 특히 ITO의 에칭은 잔사(殘渣)가 발생하기 쉽기 때문에, 에칭 가공성을 개선하기 위해 산화 인듐 산화 아연 합금(In203-ZnO)을 사용해도 된다. 산화 인듐 산화 아연 합금은 표면 평활성에 뛰어나, ITO와 비교하여 열 안정성에도 뛰어나기 때문에, 단자(104)를 Al막으로 형성해도 부식 반응을 하는 것을 방지할 수 있다. 마찬가지로, 산화 아연(ZnO)도 적합한 재료로, 더욱이 가시광 투과율이나 도전율을 높이기 위해 갈륨(Ga)을 첨가한 산화 아연(ZnO:Ga) 등을 사용할 수 있다.
[실시예 3]
본 실시예에서는 실시예 1에서 제작한 TFT 기판으로부터 액티브 매트릭스형 액정 표시 장치를 제작하는 공정을 설명한다. 도 5에 도시하는 바와 같이, 도 1의 상태의 TFT 기판에 대해, 배향막(206)을 형성한다. 통상 액정 표시 소자의 배향막에는 폴리이미드 수지가 많이 사용되고 있다. 또, 도 5에서는 화소부(203)에 형성된 화소 TFT(201)와 보존 용량(202) 상에 질화 규소막으로 패시베이션막(204)을 형성하고 있다. 보호막(204)은 TFT의 신뢰성을 높이는 가운데 중요하지만, 필수인 것이 아니라 필요에 따라서 적당히 설치하면 된다.
대향 측 대향 기판(207)에 투명 도전막(208)과 배향막(209)이 형성된다. 또, 도시하고 있지 않지만, 차광막이나 컬러 필터를 화소 TFT 배치에 맞추어 형성해 두어도 된다. 배향막을 형성한 후, 러빙 처리를 실시하여 액정 분자가 어느 일정 프리틸트각을 가지고 배향하도록 한다.
그리고, TFT 기판과 대향 기판을 공지의 셀 공정에 의해 스페이서(211)를 내포하는 실제(210)에 의해 점착시킨다. 이 양 기판 사이에는 스페이서(도시하지 않는다)가 살포되어, 일정 간격을 보존하도록 하고 있다. 이 갭에 주입하는 액정 재료(212)는 공지의 재료를 적용하면 되며, 대표적으로는 TN 액정을 사용한다. 액정 재료를 주입한 후 주입구는 수지 재료로 봉지한다.
단자부(2O5)는 대향 기판(207) 바깥 측에 형성된다. 이 부분의 상세함은 도 6에 도시되며, 도 6a는 이 상태의 게이트선 단자(605)와 데이터선 단자(606)의 상면도를 각각 도시하고 있다. 이들은 게이트선(604)과 데이터선(602) 끝 부분에 형성된다. 또한 601은 화소 전극이다.
도 6b는 도 6a 중의 C-C'선을 따른 단면도를 도시하고 있다. 게이트선 단자(605)는 제 3 도전막(604), 절연막(603), 제 2 반도체막(607), 제 1 반도체막 (608), 제 2 도전막(609), 제 1 도전막(610)이 적층되어 형성되어 있다. 제 1 도전막(608)은 실시예 1에서 설명하는 제 1 포토마스크에 의해 패턴 형성되며, 이 단자부 기판과의 밀착성을 높이고 있다. 또, 도 6c는 도 6a 중 D-D'선을 따른 단면도를 도시하고 있다. 데이터선 단자(606)는 제 1 도전막으로 형성되어 있다.
도 7a 및 도 7b는 이러한 액티브 매트릭스형 액정 표시 장치의 화소부와 입력 단자부 배치를 설명하는 상면도이다. 도 7a에 있어서, 기판(701) 상의 화소부(702)는 게이트선(707)과 소스 배선(708) 및 용량선(7O9)이 교차하여 형성되어 있다. 이들 배선은 화소 밀도에 따라서 복수 개 설치되는 것으로, 그 개수는화소 밀도가 XGA 클래스인 경우에는 768개의 게이트선과 1024개의 데이터선이 형성된다. UXGA 클래스에서는 12OO개의 게이트선과 1600개의 데이터선이 필요해진다. 화소부(702) 바깥 측에는 게이트선에 신호(주사 신호)를 입력하는 입력 단자부(705), 해당 단자부와 게이트선을 접속하는 접속부(706)와, 데이터선에 신호(화상 신호)를 입력하는 입력 단자부(703), 해당 입력 단자부와 데이터선을 접속하는 접속부(7O4)가 형성되어 있다. 화상 표시를 행하기 위한 구동 회로는 LSI 칩으로 형성되며, TAB(tape automated bonding) 방식이나 COG(chip on glass) 방식으로 실장된다.
화소(711)의 등가 회로는 도 7b에 도시되며, 게이트선(712)과 데이터선(713)의 교차부에 화소 TFT(715)가 형성된다. 보존 용량(716)은 한쪽이 용량 배선(714)과 다른쪽이 화소 TFT와 접속하고 있다. 이 화소(711)의 구조는 도 1의 단면도 및 도 4b의 상면도에 도시되어 있다. 또, 717은 화소 전극과 액정층과 대향 전극으로 이루어지는 액정 소자부를 나타내고 있다.
이러한 액티브 매트릭스형 액정 표시 장치는 실시예 1 또는 실시예 2에 의해 제작된다. 그리고, 퍼스널 컴퓨터나 휴대 전화를 비롯하여, 30형 클래스까지의 TV 시스템에도 이용할 수 있다.
[실시예 4]
도 8은 반사형 액티브 매트릭스형 액정 표시 장치의 일례를 도시하며, 실시예 1에 의해 제작되는 TFT 기판(8O1)에는 화소부(802)가 형성되며, 실재(806)에 의해 대향 기판(803)이 접착되며, 그 사이에 액정층(8O4)이 설치되어 있다.
도 8의 구성은 프론트 라이트를 사용한 반사형 액정 표시 장치의 예로, 편광판(805) 상에 프론트 라이트(808)를 설치한다. 프론트 라이트는 LED 또는 냉음극관에 의한 광원(806), 도광판(807) 등의 부재로 구성되어 있다. 이러한 반사형 액정 표시 장치는 주간 밝은 장소에서는 외광을 이용하여 화상 표시를 행하지만, 야간 등 충분한 외광을 도입할 수 없을 경우에는 프론트 라이트를 사용하여 표시를 행하는 방식을 채용할 수 있다. 이러한 반사형 액정 표시 장치는 휴대 전화나 모빌 컴퓨터 등의 휴대형 정보 통신 기기에 적합하게 이용할 수 있다.
[실시예 5]
본 실시예에서는 본 발명의 표시 장치를 설치한 반도체 장치에 대해서 도시한다. 이러한 반도체 장치에는 휴대 정보 단말(전자 수첩, 모빌 컴퓨터, 휴대 전화 등), 비디오 카메라, 스틸 카메라, 퍼스널 컴퓨터, 텔레비젼 등을 들 수 있다. 그들 일례를 도 9a 내지 도 9e와 도 10a 내지 도 1Oc에 도시한다.
도 9a는 휴대 전화로, 표시용 패널(2701), 조작용 패널(27O2), 접속부(2703)로 이루어지며, 표시용 패널(27O1)에는 이미지 센서 내장 디스플레이(27O4), 음성 출력부(2705), 안테나(27O9) 등이 설치되어 있다. 조작 패널(27O2)에는 조작 키(2706), 전원 스위치(27O7), 음성 입력부(27O8) 등이 설치되어 있다. 본 발명은 이미지 센서 내장 디스플레이(2704)에 적용할 수 있으며, 특히, 실시예 4에서 도시하는 반사형 액정 표시 장치를 사용하여, 프론트 라이트를 필요한 경우만, 혹은 소정 시간 점등한 후 자동적으로 소등하도록 프로그램해 둠으로써 저소비 전력화를 실현할 수 있다.
도 9b는 비디오 카메라로, 본체(9101), 표시 장치(91O2), 음성 입력부 (9103), 조작 스위치(9104), 배터리(91O5), 수상부(91O6)로 이루어져 있다. 본 발명은 표시 장치(9102)에 적용할 수 있다. 특히, 실시예 4에서 도시하는 반사형 액정 표시 장치는 저소비 전력화 관점에서 적합하다.
도 9c는 모빌 컴퓨터 혹은 휴대형 정보 단말로, 본체(9201), 카메라부 (9202), 수상부(9203), 조작 스위치(92O4), 표시 장치(92O5)로 구성되어 있다. 본 발명은 표시 장치(9205)에 적용할 수 있다. 특히, 실시예 4에서 도시하는 반사형 액정 표시 장치는 저소비 전력화 관점에서 적합하다.
도 9d는 텔레비젼 수상기로, 본체(9401), 스피커(9402), 표시 장치(9403), 수신 장치(94O4), 증폭 장치(9405) 등으로 구성된다. 본 발명은 표시 장치(9403)에 적용할 수 있다. 특히, 실시예 4에서 도시하는 반사형 액정 표시 장치는 저소비 전력화 관점에서 적합하다.
도 9e는 휴대 서적으로, 본체(9501), 표시 장치(9503), 기억 매체(9504), 조작 스위치(9505), 안테나(9506)로 구성되어 있으며, 미니 디스크(MD)나 DVD에 기억된 데이터나 안테나로 수신한 데이터를 표시하는 것이다. 직시형 표시 장치(9503)는 특히, 실시예 4에서 도시하는 반사형 액정 표시 장치는 저소비 전력화 관점에서 적합하다.
도 10a는 퍼스널 컴퓨터로, 본체(9601), 화상 입력부(96O2), 표시 장치 (9603), 키보드(9604)로 구성된다. 본 발명은 표시 장치(9603)에 적용할 수 있다. 특히, 실시예 4에서 도시하는 반사형 액정 표시 장치는 저소비 전력화 관점에서 적합하다.
도 10b는 프로그램을 기록한 기록 매체(이하, 기록 매체라 부른다)를 사용하는 플레이어로, 본체(9701), 표시 장치(9702), 스피커부(97O3), 기록 매체(9704), 조작 스위치(9705)로 구성된다. 또한, 이 장치는 기록 매체로서 DVD(Digtial Versatile Disc), CD 등을 사용하여, 음악 감상이나 영화 감상이나 게임이나 인터넷을 행할 수 있다. 본 발명은 표시 장치(97O2)에 적용할 수 있다. 특히, 실시예 4에서 도시하는 반사형 액정 표시 장치는 저소비 전력화 관점에서 적합하다.
도 10c는 디지털 카메라로, 본체(9801), 표시 장치(9802), 접안부(9803), 조작 스위치(9804), 수상부(도시하지 않는다)로 구성된다. 본 발명은 표시 장치 (9802)에 적용할 수 있다. 특히, 실시예 4에서 도시하는 반사형 액정 표시 장치는 저소비 전력화 관점에서 적합하다.
또, 여기서는 도시하지 않았지만, 본 발명은 그 외에도 네비게이션 시스템을 비롯하여 냉장고, 세탁기, 전자 레인지, 고정 전화기 등에 설치하는 표시 장치로서도 적용하는 것도 가능하다. 이렇게 본 발명의 적용 범위는 극히 넓어, 각종 제품에 적용할 수 있다.
본 발명을 사용함으로써, 2장의 포토마스크를 사용하여 3회의 에칭 처리에 의해 TFT를 제작할 수 있다. 그 결과, TFT의 공정수를 삭감하여 제조 코스트 저감 및 제품 비율 향상을 실현할 수 있다. 그리고, 이 TFT를 사용하여 액티브 매트릭스형 액정 표시 장치를 제작할 수 있다.
Claims (29)
- 절연 표면 상에 제 1 도전막으로 형성되는 제 1 배선 및 제 2 배선과,상기 제 1 배선 및 제 2 배선에 대응하여 해당 제 1 및 제 2 배선 상에 형성된 한 도전형인 제 1 반도체막과,상기 제 1 반도체막 상층에 형성되어 상기 제 1 배선 및 제 2 배선에 걸쳐 형성된 제 2 반도체막과,상기 제 2 반도체막 상에 형성된 절연막과,상기 절연막 상에 형성된 제 3 도전막을 포함하는, 반도체 장치.
- 절연 표면 상에 제 1 도전막으로 형성되는 제 1 배선 및 제 2 배선과,상기 제 1 배선 및 제 2 배선에 대응하여 해당 제 1 및 제 2 배선 상에 형성된 제 2 도전막과,상기 제 2 도전막 상에 형성된 한 도전형인 제 1 반도체막과,상기 제 1 반도체막 상층에 형성되어 상기 제 1 배선 및 제 2 배선에 걸쳐 형성된 제 2 반도체막과,상기 제 2 반도체막 상에 형성된 절연막과,상기 절연막 상에 형성된 제 3 도전막을 포함하며,상기 제 2 반도체막의 끝 부분은 상기 제 2 도전막의 끝 부분 안쪽에 설치되어 있는, 반도체 장치.
- 절연 표면 상에 형성된 데이터선과 화소 전극과,상기 데이터선 및 화소 전극에 대응하여 형성된 한 도전형인 제 1 반도체막과,상기 제 1 반도체막 상층에 형성되어, 상기 데이터선과 상기 화소 전극에 걸쳐 형성된 제 2 반도체막과,상기 제 2 반도체막 상에 형성된 게이트 절연막과,상기 게이트 절연막 상에 형성된 게이트 전극을 포함하는, 반도체 장치.
- 절연 표면 상에 형성된 데이터선과 화소 전극과,상기 데이터선 및 화소 전극에 대응하여 형성된 배리어 메탈과,상기 배리어 메탈 상에 형성된 한 도전형인 제 1 반도체막과,상기 제 1 반도체막 상층에 형성되어, 상기 데이터선과 상기 화소 전극에 걸쳐 형성된 제 2 반도체막과,상기 제 2 반도체막 상에 형성된 게이트 절연막과,상기 게이트 절연막 상에 형성된 게이트 전극을 포함하며,상기 제 2 반도체막의 끝 부분은 상기 배리어 메탈의 끝 부분 안쪽에 설치되어 있는, 반도체 장치.
- 제 1 항에 있어서,상기 제 1 배선 및 제 2 배선 각각은 알루미늄을 포함하는, 반도체 장치.
- 제 3 항에 있어서,상기 데이터선과 화소 전극 각각은 알루미늄을 포함하는, 반도체 장치.
- 제 1 항에 있어서,상기 제 1 배선 및 제 2 배선 각각은 산화물 도전막을 포함하는, 반도체 장치.
- 제 3 항에 있어서,상기 데이터선과 화소 전극 각각은 산화물 도전막을 포함하는, 반도체 장치.
- 제 1 항에 있어서,상기 제 3 도전막은 Ta, Ti, W로부터 선택된 적어도 하나의 원소 또는 상기 원소를 성분으로 하는 합금을 포함하는, 반도체 장치.
- 제 3 항에 있어서,상기 게이트 전극은 Ta, Ti, W로부터 선택된 적어도 하나의 원소 또는 상기 원소를 성분으로 하는 합금을 포함하는, 반도체 장치.
- 제 1 항에 있어서,상기 반도체 장치는 휴대 전화, 비디오 카메라, 휴대형 정보 단말, 액정 텔레비젼 수신기, 휴대 서적, 퍼스널 컴퓨터, DVD 플레이어, 디지털 스틸 카메라로부터 선택된 하나인, 반도체 장치.
- 제 1 포토마스크를 사용하여 제 1 노광 프로세스에 의해 제 1 마스크를 형성하는 공정과,상기 제 1 마스크를 사용하여 제 1 에칭 처리에 의해 한 도전형인 제 1 반도체막과 제 2 도전막과 제 1 도전막을 에칭하는 공정과,제 2 포토마스크를 사용하여 제 2 노광 프로세스에 의해 제 2 마스크를 형성하는 공정과,상기 제 2 마스크를 사용하여 제 2 에칭 처리에 의해 제 3 도전막을 에칭하는 공정과,상기 제 2 에칭 처리 후에, 제 3 에칭 처리에 의해 절연막과 제 2 반도체막과 상기 제 1 반도체막과 상기 제 2 도전막을 에칭하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제작 방법.
- 절연 표면 상에 제 1 도전막을 형성하는 공정과,상기 제 1 도전막 상에 제 2 도전막을 형성하는 공정과,상기 제 2 도전막 상에 한 도전형인 제 1 반도체막을 형성하는 공정과,제 1 포토마스크를 사용하여 제 1 노광 프로세스에 의해 제 1 마스크를 형성하는 공정과,상기 제 1 마스크를 사용하여 제 1 에칭 처리에 의해 상기 한 도전형인 제 1 반도체막과 제 2 도전막과 제 1 도전막을 에칭하는 제 1 에칭 공정과,상기 제 1 에칭 공정 후에, 제 2 반도체막을 형성하는 공정과,상기 제 2 반도체막 상에 절연막을 형성하는 공정과,상기 절연막 상에 제 3 도전막을 형성하는 공정과,제 2 포토마스크를 사용하여 제 2 노광 프로세스에 의해 제 2 마스크를 형성하는 공정과,상기 제 2 마스크를 사용하여 제 2 에칭 처리에 의해 상기 제 3 도전막을 에칭하는 제 2 에칭 공정과,상기 제 2 에칭 공정 후에, 제 3 에칭 처리에 의해 상기 절연막과 제 2 반도체막과 제 1 반도체막과 제 2 도전막을 에칭하는 제 3 에칭공정을 포함하는, 반도체 장치의 제작 방법.
- 제 12 항에 있어서,상기 제 1 도전막은 알루미늄을 주성분으로 하는 재료를 포함하는, 반도체 장치의 제작 방법.
- 제 12 항에 있어서,상기 제 1 도전막은 산화물 도전막 재료를 포함하는, 반도체 장치의 제작 방법.
- 제 12 항에 있어서,상기 제 3 도전막은 Ta, Ti, W로부터 선택된 원소 중 적어도 하나, 또는 상기 원소를 성분으로 하는 합금을 포함하는, 반도체 장치의 제작 방법.
- 제 12 항에 있어서,상기 반도체 장치는 휴대 전화, 비디오 카메라, 휴대형 정보 단말, 액정 텔레비젼 수신기, 휴대 서적, 퍼스널 컴퓨터, DVD 플레이어, 디지털 스틸 카메라로부터 선택된 하나인, 반도체 장치의 제작 방법.
- 제 13 항에 있어서,상기 제 1 도전막은 산화물 도전막 재료를 포함하는, 반도체 장치의 제작 방법.
- 제 13 항에 있어서,상기 제 3 도전막은 Ta, Ti, W로부터 선택된 원소 중 적어도 하나, 또는 상기 원소를 성분으로 하는 합금을 포함하는, 반도체 장치의 제작 방법.
- 제 13 항에 있어서,상기 반도체 장치는 휴대 전화, 비디오 카메라, 휴대형 정보 단말, 액정 텔레비젼 수신기, 휴대 서적, 퍼스널 컴퓨터, DVD 플레이어, 디지털 스틸 카메라로부터 선택된 하나인, 반도체 장치의 제작 방법.
- 제 2 항에 있어서,상기 제 1 배선 및 제 2 배선 각각은 알루미늄 포함하는, 반도체 장치.
- 제 2 항에 있어서,상기 제 1 배선 및 제 2 배선 각각은 산화물 도전막을 포함하는, 반도체 장치.
- 제 2 항에 있어서,상기 제 3 도전막은 Ta, Ti, W로부터 선택된 적어도 하나의 원소, 또는 상기 원소를 성분으로 하는 합금을 포함하는, 반도체 장치.
- 제 2 항에 있어서,상기 반도체 장치는 휴대 전화, 비디오 카메라, 휴대형 정보 단말, 액정 텔레비젼 수신기, 휴대 서적, 퍼스널 컴퓨터, DVD 플레이어, 디지털 스틸 카메라로부터 선택된 하나인, 반도체 장치.
- 제 3 항에 있어서,상기 반도체 장치는 휴대 전화, 비디오 카메라, 휴대형 정보 단말, 액정 텔레비젼 수신기, 휴대 서적, 퍼스널 컴퓨터, DVD 플레이어, 디지털 스틸 카메라로부터 선택된 하나인, 반도체 장치.
- 제 4 항에 있어서,상기 데이터선과 화소 전극 각각은 알루미늄을 포함하는, 반도체 장치.
- 제 4 항에 있어서,상기 데이터선과 화소 전극 각각은 산화물 도전막을 포함하는, 반도체 장치.
- 제 4 항에 있어서,상기 게이트 전극은 Ta, Ti, W로부터 선택된 적어도 하나의 원소, 또는 상기 원소를 성분으로 하는 합금을 포함하는, 반도체 장치.
- 제 4 항에 있어서,상기 반도체 장치는 휴대 전화, 비디오 카메라, 휴대형 정보 단말, 액정 텔레비젼 수신기, 휴대 서적, 퍼스널 컴퓨터, DVD 플레이어, 디지털 스틸 카메라로부터 선택된 하나인, 반도체 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000140592 | 2000-05-12 | ||
| JP2000-140592 | 2000-05-12 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060042564A Division KR100843506B1 (ko) | 2000-05-12 | 2006-05-11 | 반도체 장치 및 그 제작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010104278A true KR20010104278A (ko) | 2001-11-24 |
| KR100817001B1 KR100817001B1 (ko) | 2008-03-27 |
Family
ID=18647853
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010025783A KR100817001B1 (ko) | 2000-05-12 | 2001-05-11 | 반도체 장치 및 그 제조 방법 |
| KR1020060042564A KR100843506B1 (ko) | 2000-05-12 | 2006-05-11 | 반도체 장치 및 그 제작 방법 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060042564A KR100843506B1 (ko) | 2000-05-12 | 2006-05-11 | 반도체 장치 및 그 제작 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6774397B2 (ko) |
| KR (2) | KR100817001B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101015335B1 (ko) * | 2003-12-29 | 2011-02-15 | 엘지디스플레이 주식회사 | ２마스크를 이용한 액정표시소자 제조방법 |
| KR101257927B1 (ko) * | 2006-08-18 | 2013-04-24 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| KR20200120762A (ko) * | 2009-12-25 | 2020-10-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6864628B2 (en) * | 2000-08-28 | 2005-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device comprising light-emitting layer having triplet compound and light-emitting layer having singlet compound |
| US6559506B1 (en) * | 2002-04-03 | 2003-05-06 | General Electric Company | Imaging array and methods for fabricating same |
| JP4497869B2 (ja) * | 2003-09-04 | 2010-07-07 | キヤノン株式会社 | 回路基板の製造方法 |
| JP4447304B2 (ja) * | 2003-12-22 | 2010-04-07 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| US7259106B2 (en) * | 2004-09-10 | 2007-08-21 | Versatilis Llc | Method of making a microelectronic and/or optoelectronic circuitry sheet |
| US7875506B2 (en) * | 2004-10-13 | 2011-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Etching method and manufacturing method of semiconductor device |
| KR20060059728A (ko) * | 2004-11-29 | 2006-06-02 | 삼성에스디아이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| EP1770788A3 (en) | 2005-09-29 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| US8149346B2 (en) | 2005-10-14 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| US7564229B2 (en) * | 2006-03-01 | 2009-07-21 | Power Integrations, Inc. | Method and apparatus for power conversion and regulation in a power converter having a plurality of outputs |
| KR20080030798A (ko) * | 2006-10-02 | 2008-04-07 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR101303578B1 (ko) * | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| KR20100009385A (ko) * | 2008-07-18 | 2010-01-27 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| JP5515281B2 (ja) * | 2008-12-03 | 2014-06-11 | ソニー株式会社 | 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法 |
| US8441007B2 (en) * | 2008-12-25 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| JP4752927B2 (ja) * | 2009-02-09 | 2011-08-17 | ソニー株式会社 | 薄膜トランジスタおよび表示装置 |
| WO2011027676A1 (en) | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR20190006091A (ko) | 2009-10-29 | 2019-01-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR20220070577A (ko) * | 2010-02-05 | 2022-05-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US8461630B2 (en) * | 2010-12-01 | 2013-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101970783B1 (ko) | 2012-05-07 | 2019-04-23 | 삼성디스플레이 주식회사 | 반도체 장치 |
| KR102023924B1 (ko) * | 2012-05-24 | 2019-09-23 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터를 구비한 표시장치용 어레이기판 그리고 그 제조방법 |
| US10239516B2 (en) | 2016-12-14 | 2019-03-26 | Bendix Commercial Vehicle Systems Llc | Front end motor-generator system and hybrid electric vehicle operating method |
| US10343677B2 (en) | 2016-12-14 | 2019-07-09 | Bendix Commercial Vehicle Systems Llc | Front end motor-generator system and hybrid electric vehicle operating method |
| US10486690B2 (en) | 2016-12-14 | 2019-11-26 | Bendix Commerical Vehicle Systems, Llc | Front end motor-generator system and hybrid electric vehicle operating method |
| US10220830B2 (en) | 2016-12-14 | 2019-03-05 | Bendix Commercial Vehicle Systems | Front end motor-generator system and hybrid electric vehicle operating method |
| US10308240B2 (en) | 2016-12-14 | 2019-06-04 | Bendix Commercial Vehicle Systems Llc | Front end motor-generator system and hybrid electric vehicle operating method |
| US10479180B2 (en) | 2016-12-14 | 2019-11-19 | Bendix Commercial Vehicle Systems Llc | Front end motor-generator system and hybrid electric vehicle operating method |
| US10630137B2 (en) | 2016-12-14 | 2020-04-21 | Bendix Commerical Vehicle Systems Llc | Front end motor-generator system and modular generator drive apparatus |
| US10532647B2 (en) | 2016-12-14 | 2020-01-14 | Bendix Commercial Vehicle Systems Llc | Front end motor-generator system and hybrid electric vehicle operating method |
| US10363923B2 (en) | 2016-12-14 | 2019-07-30 | Bendix Commercial Vehicle Systems, Llc | Front end motor-generator system and hybrid electric vehicle operating method |
| US10220831B2 (en) | 2016-12-14 | 2019-03-05 | Bendix Commercial Vehicle Systems Llc | Front end motor-generator system and hybrid electric vehicle operating method |
| US10640103B2 (en) | 2016-12-14 | 2020-05-05 | Bendix Commercial Vehicle Systems Llc | Front end motor-generator system and hybrid electric vehicle operating method |
| US10112603B2 (en) | 2016-12-14 | 2018-10-30 | Bendix Commercial Vehicle Systems Llc | Front end motor-generator system and hybrid electric vehicle operating method |
| US11807112B2 (en) | 2016-12-14 | 2023-11-07 | Bendix Commercial Vehicle Systems Llc | Front end motor-generator system and hybrid electric vehicle operating method |
| US10543735B2 (en) | 2016-12-14 | 2020-01-28 | Bendix Commercial Vehicle Systems Llc | Hybrid commercial vehicle thermal management using dynamic heat generator |
| US10895286B2 (en) | 2018-06-14 | 2021-01-19 | Bendix Commercial Vehicle Systems, Llc | Polygonal spring coupling |
| US10663006B2 (en) | 2018-06-14 | 2020-05-26 | Bendix Commercial Vehicle Systems Llc | Polygon spring coupling |
| US12034050B1 (en) * | 2020-08-24 | 2024-07-09 | National Technology & Engineering Solutions Of Sandia, Llc | CMOS compatible low-resistivity Al—Sc metal etch stop |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2584117B2 (ja) * | 1990-09-21 | 1997-02-19 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法 |
| JP2871262B2 (ja) * | 1992-02-04 | 1999-03-17 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| KR940012653A (ko) * | 1992-11-09 | 1994-06-24 | 이헌조 | 박막트랜지스터 제조방법 |
| US5528082A (en) * | 1994-04-28 | 1996-06-18 | Xerox Corporation | Thin-film structure with tapered feature |
| JPH08220562A (ja) * | 1994-12-14 | 1996-08-30 | Toshiba Corp | 表示装置用アレイ基板およびその製造方法 |
| TW354380B (en) * | 1995-03-17 | 1999-03-11 | Hitachi Ltd | A liquid crystal device with a wide visual angle |
| DE19712233C2 (de) * | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Flüssigkristallanzeige und Herstellungsverfahren dafür |
| JP2798066B2 (ja) * | 1996-08-05 | 1998-09-17 | 日本電気株式会社 | 薄膜トランジスター、その製造方法および表示装置 |
| JPH1062816A (ja) * | 1996-08-26 | 1998-03-06 | Toppan Printing Co Ltd | 液晶表示装置用電極板 |
| JP3082679B2 (ja) * | 1996-08-29 | 2000-08-28 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| KR100212284B1 (ko) * | 1996-11-13 | 1999-08-02 | 윤종용 | 채널 보호형 박막 트랜지스터 기판 |
| JPH10189977A (ja) | 1996-12-20 | 1998-07-21 | Nec Corp | 薄膜トランジスタ素子 |
| KR100333180B1 (ko) | 1998-06-30 | 2003-06-19 | 주식회사 현대 디스플레이 테크놀로지 | Tft-lcd제조방법 |
-
2001
- 2001-04-05 US US09/826,416 patent/US6774397B2/en not_active Expired - Lifetime
- 2001-05-11 KR KR1020010025783A patent/KR100817001B1/ko not_active IP Right Cessation
-
2004
- 2004-06-04 US US10/860,057 patent/US7095047B2/en not_active Expired - Fee Related
-
2006
- 2006-05-11 KR KR1020060042564A patent/KR100843506B1/ko not_active IP Right Cessation
- 2006-08-03 US US11/498,168 patent/US7335597B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101015335B1 (ko) * | 2003-12-29 | 2011-02-15 | 엘지디스플레이 주식회사 | ２마스크를 이용한 액정표시소자 제조방법 |
| KR101257927B1 (ko) * | 2006-08-18 | 2013-04-24 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| KR20200120762A (ko) * | 2009-12-25 | 2020-10-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US11676975B2 (en) | 2009-12-25 | 2023-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020020875A1 (en) | 2002-02-21 |
| US6774397B2 (en) | 2004-08-10 |
| US7095047B2 (en) | 2006-08-22 |
| US7335597B2 (en) | 2008-02-26 |
| US20060270123A1 (en) | 2006-11-30 |
| KR20060082827A (ko) | 2006-07-19 |
| US20040232419A1 (en) | 2004-11-25 |
| KR100817001B1 (ko) | 2008-03-27 |
| KR100843506B1 (ko) | 2008-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100817001B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US9786687B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100892575B1 (ko) | 액정 표시 장치 제조 방법 | |
| JP4393662B2 (ja) | 液晶表示装置の作製方法 | |
| JP4118485B2 (ja) | 半導体装置の作製方法 | |
| JP4118706B2 (ja) | 液晶表示装置の作製方法 | |
| JP2002033331A (ja) | 半導体装置及びその作製方法 | |
| JP2006259757A (ja) | 液晶表示装置、アクティブマトリクス型液晶ディスプレイ、及びパーソナルコンピュータ | |
| JPH03116778A (ja) | アクティブマトリクス基板の製造方法と表示装置の製造方法 | |
| JP2003234354A (ja) | 半導体装置の作製方法 | |
| JP3954086B2 (ja) | 液晶表示装置、及びパーソナルコンピュータ | |
| JP2006227639A (ja) | 液晶表示装置、アクティブマトリクス型液晶ディスプレイ、及びパーソナルコンピュータ | |
| JP2006215579A (ja) | 液晶表示装置、アクティブマトリクス型液晶ディスプレイ、及びパーソナルコンピュータ | |
| JP2012168567A (ja) | 液晶表示装置、パーソナルコンピュータ、ディスプレイ、電子書籍 | |
| JP2010049288A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130219 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140220 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150224 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160218 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |