KR101002336B1 - 나노 디바이스, 이를 포함하는 트랜지스터, 나노 디바이스및 이를 포함하는 트랜지스터의 제조 방법 - Google Patents

나노 디바이스, 이를 포함하는 트랜지스터, 나노 디바이스및 이를 포함하는 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR101002336B1
KR101002336B1 KR1020080011398A KR20080011398A KR101002336B1 KR 101002336 B1 KR101002336 B1 KR 101002336B1 KR 1020080011398 A KR1020080011398 A KR 1020080011398A KR 20080011398 A KR20080011398 A KR 20080011398A KR 101002336 B1 KR101002336 B1 KR 101002336B1
Authority
KR
South Korea
Prior art keywords
substrate
nanotubes
seed layer
source electrode
surface energy
Prior art date
Application number
KR1020080011398A
Other languages
English (en)
Other versions
KR20090085478A (ko
Inventor
홍영준
이규철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080011398A priority Critical patent/KR101002336B1/ko
Priority to EP08712382.4A priority patent/EP2247528B1/en
Priority to CN200880127716.0A priority patent/CN101959789B/zh
Priority to JP2010545802A priority patent/JP5378417B2/ja
Priority to PCT/KR2008/000731 priority patent/WO2009099259A1/en
Priority to US12/866,208 priority patent/US8357922B2/en
Priority to EP15171114.0A priority patent/EP2940733B1/en
Publication of KR20090085478A publication Critical patent/KR20090085478A/ko
Application granted granted Critical
Publication of KR101002336B1 publication Critical patent/KR101002336B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2203—Cd X compounds being one element of the 6th group of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Abstract

나노 디바이스, 이를 포함하는 트랜지스터, 나노 디바이스 및 이를 포함하는 트랜지스터의 제조 방법을 제공한다. 나노 디바이스는, i) 기판, ii) 기판 위에 위치하고 하나 이상의 개구부를 가지는 마스크층, 및 iii) 개구부의 가장자리를 따라 기판의 판면에 실질적으로 수직인 방향으로 뻗은 나노벽 또는 나노 튜브를 포함한다.
나노벽, 나노 튜브, 나노 디바이스. 트랜지스터

Description

나노 디바이스, 이를 포함하는 트랜지스터, 나노 디바이스 및 이를 포함하는 트랜지스터의 제조 방법 {NANODEVICE, TRANSISTOR COMPRISING THE NANODEVICE, METHOD FOR MANUFACTURING THE NANODEVICE, AND METHOD FOR MANUFACTURING THE TRANSISTOR}
본 발명은 나노 디바이스, 이를 포함하는 트랜지스터, 나노 디바이스 및 이를 포함하는 트랜지스터의 제조 방법에 관한 것이다. 더욱 상세하게는, 본 발명은 기판에 형성한 패턴을 이용하여 원하는 위치에 원하는 형상으로 제조된 나노 튜브 또는 나노벽을 포함하는 나노 디바이스, 이를 포함하는 트랜지스터, 나노 디바이스 및 이를 포함하는 트랜지스터의 제조 방법에 관한 것이다.
쌓아가기(bottom-up) 방법을 이용한 나노 구조체의 제조 방법이 주목을 받고 있다. 쌓아가기 방법에 의해 제조된 나노 구조체는 기판과의 격자 상수 차이에도 불구하고 매우 낮은 전위 밀도를 가진 우수한 결정질로 성장한다. 따라서 광식각공정(photolithography)에 의한 깎아내기(top-down) 방식으로 제조된 나노 구조체보다 우수한 결정성을 가지므로, 전기적 성질 및 광학적 성질이 우수하다. 나노 구조체로는 영차원 구조를 가진 나노 입자, 1차원 구조를 가진 나노 막대 및 2차원 구조를 가지는 나노벽 구조체가 있다. 예를 들면, 탄소 단원자층 (monolayer)인 그래핀(graphene)은 2차원 나노 구조체이다.
여기서, 2차원 나노 구조체는 나노 입자 및 나노 막대에 비해 넓은 표면적을 가질 뿐만 아니라 종횡비(aspect ratio)가 커서 1차원 나노 소재보다 소자 제조 및 제어가 용이하다. 그러나 2차원 나노 구조체는 원하는 형상으로 제조하기 어렵다.
2차원 나노 소재를 이용하여 원하는 위치에 원하는 형상으로 제조할 수 있는 나노 디바이스를 제공하고자 한다.
또한, 전술한 나노 디바이스를 포함하는 트랜지스터를 제공하고자 한다.
그리고 전술한 나노 디바이스의 제조 방법을 제공하고자 한다.
또한, 전술한 트랜지스터의 제조 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 나노 디바이스는, i) 기판, ii) 기판 위에 위치하고 하나 이상의 개구부를 가지는 마스크층, 및 iii) 개구부의 가장자리를 따라 개구부를 관통하여 기판 위에 형성되고, 기판의 판면에 실질적으로 수직인 방향으로 뻗은 나노 튜브를 포함한다.
기판은, 나노 튜브와 접하는 제1 기판부, 및 제1 기판부에 의해 둘러싸인 제2 기판부를 포함할 수 있다. 제1 기판부의 표면 에너지는 제2 기판부의 표면 에너지보다 크고, 제1 기판부의 표면 에너지 및 제2 기판부의 표면 에너지의 차이는 0.1J/m2 내지 5J/m2일 수 있다.
기판의 결정 구조 및 나노 튜브의 결정 구조는 실질적으로 동일할 수 있다. 나노 튜브는 산화아연(ZnO), 산화아연마그네슘(MgZnO), 산화아연 마그네슘카드뮴(CdZnO), 산화아연베릴륨(ZnBeO), 및 산화아연마그네슘베릴륨 (ZnMgBeO)으로 이 루어진 군에서 선택된 하나 이상의 원소를 포함 할 수 있다. 기판은 실리콘, 산화알루미늄, 비소화갈륨, 스피넬, 실리콘, 인화인듐, 인화갈륨, 인화알루미늄, 질화갈륨, 질화인듐, 질화알루미늄, 산화아연, 산화마그네슘, 실리콘카바이드, 산화티타늄, 쿼츠, 파이렉스, 고분자, 금속으로부터 선택된 하나 이상의 원소를 포함할 수 있다. 나노 튜브를 판면에 평행인 방향으로 자른 단면의 형상은 원 또는 다각형이며, 기판은 공간을 통하여 외부로 노출될 수 있다.
본 발명의 일 실시예에 따른 나노 디바이스는, 기판 및 마스크층의 사이에 위치한 씨드층을 더 포함하고, 나노 튜브는 씨드층에 접할 수 있다. 씨드층은, 나노 튜브와 접하는 제1 씨드층부, 및 제1 기판부에 의해 둘러싸인 제2 씨드층부를 포함할 수 있다. 씨드층은 실리콘, 산화알루미늄, 비소화갈륨, 스피넬, 실리콘, 인화인듐, 인화갈륨, 인화알루미늄, 질화갈륨, 질화인듐, 질화알루미늄, 산화아연, 산화마그네슘, 실리콘카바이드, 및 산화티타늄으로부터 선택된 하나 이상의 원소를 포함하고, 나노 튜브는 질화갈륨 및 산화아연으로 이루어진 군에서 선택된 하나 이상의 소재를 포함할 수 있다.
하나 이상의 개구부는 복수의 개구부들을 포함하고, 복수의 개구부들간의 거리는 10nm 내지 100㎛일 수 있다. 복수의 개구부들은 서로 상이한 직경들을 가지는 둘 이상의 개구부들을 포함할 수 있다. 나노 디바이스는 발광 소자 또는 바이오 센서로 사용될 수 있다.
본 발명의 다른 실시예에 따른 나노 디바이스는, i) 기판, ii) 기판 위에 위치하고 하나 이상의 개구부를 가지는 마스크층, 및 iii) 개구부를 관통하여 기판 위에 형성되고, 기판의 판면에 실질적으로 수직인 방향으로 뻗은 나노벽을 포함한다.
기판은, 나노벽과 접하는 제1 기판부, 및 제1 기판부에 의해 둘러싸인 제2 기판부를 포함할 수 있다. 제1 기판부의 표면 에너지는 제2 기판부의 표면 에너지보다 크고, 제1 기판부의 표면 에너지 및 제2 기판부의 표면 에너지의 차이는 0.1J/m2 내지 5J/m2일 수 있다.
하나 이상의 개구부는 복수의 개구부들을 포함하고, 복수의 개구부들은 제1 개구부 및 제2 개구부를 포함하며, 제1 개구부 및 제2 개구부는 상호 교차할 수 있다. 본 발명의 다른 실시예에 따른 나노 디바이스는 기판 및 마스크층의 사이에 위치한 씨드층을 더 포함하고, 나노벽은 씨드층에 접할 수 있다. 씨드층은, 나노벽과 접하는 제1 씨드층부, 및 제1 기판부에 의해 둘러싸인 제2 씨드층부를 포함할 수 있다.
본 발명의 일 실시예에 따른 트랜지스터는, i) 소스 전극, ii) 소스 전극 위에 위치하고 하나 이상의 개구부를 가지는 마스크층, iii) 개구부의 가장자리를 따라 개구부를 관통하여 소스 전극 위에 형성되고, 소스 전극의 판면에 실질적으로 수직인 방향으로 뻗은 복수의 나노 튜브들, iv) 복수의 나노 튜브들 사이에 형성된 절연층, v) 절연층의 상부 및 나노 튜브의 표면을 덮는 유전체층, vi) 나노 튜브의 내부에 유전체층을 덮으면서 형성된 게이트 전극, 및 vii) 게이트 전극 위에 위치한 드레인 전극을 포함한다.
소스 전극은, 복수의 나노 튜브들과 접하는 제1 소스 전극부, 및 제1 소스 전극부에 의해 둘러싸인 제2 소스 전극부를 포함할 수 있다. 제1 소스 전극부의 표면 에너지는 제2 소스 전극부의 표면 에너지보다 크고, 제1 소스 전극부의 표면 에너지 및 제2 소스 전극부의 표면 에너지의 차이는 0.1J/m2 내지 5 J/m2일 수 있다.
본 발명의 일 실시예에 따른 나노 디바이스의 제조 방법은, i) 기판을 제공하는 단계, ii) 기판 위에 하나 이상의 개구부를 가지는 마스크층을 형성하는 단계, 및 iii) 개구부의 가장자리를 따라 개구부를 관통하여 기판 위에 나노 튜브를 성장시키는 단계를 포함한다. 나노 튜브를 성장시키는 단계에서, 나노 튜브는 기판의 판면에 실질적으로 수직인 방향으로 뻗어 성장한다.
나노 튜브를 성장시키는 단계에서, 기판은, 나노 튜브가 접하여 그 위에서 성장하는 제1 기판부, 및 제1 기판부에 의해 둘러싸인 제2 기판부를 포함할 수 있다. 제1 기판부의 표면 에너지는 제2 기판부의 표면 에너지보다 크고, 제1 기판부의 표면 에너지 및 제2 기판부의 표면 에너지의 차이는 0.1J/m2 내지 5J/m2일 수 있다.
본 발명의 일 실시예에 따른 나노 디바이스의 제조 방법은, 기판 및 마스크층의 사이에 씨드층을 형성하는 단계를 더 포함하고, 기판 위에 나노 튜브를 성장시키는 단계에서, 나노 튜브는 씨드층 바로 위에서 성장할 수 있다. 나노 튜브를 성장시키는 단계에서, 씨드층은, i) 나노 튜브가 접하여 그 위에서 성장하는 제1 씨드층부, 및 ii) 제1 씨드층부에 의해 둘러싸인 제2 씨드층부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 나노 디바이스의 제조 방법은, i) 기판을 제공하는 단계, ii) 기판 위에 하나 이상의 선형 개구부를 가지는 마스크층을 형성하는 단계, 및 iii) 개구부를 관통하여 기판 위에 나노벽을 성장시키는 단계를 포함한다. 나노벽을 성장시키는 단계에서, 나노벽은 기판의 판면에 실질적으로 수직인 방향으로 뻗어 성장한다.
나노벽을 성장시키는 단계에서, 기판은, 나노벽이 접하여 그 위에서 성장하는 제1 기판부, 및 제1 기판부에 의해 둘러싸인 제2 기판부를 포함할 수 있다. 제1 기판부의 표면 에너지는 제2 기판부의 표면 에너지보다 크고, 제1 기판부의 표면 에너지 및 제2 기판부의 표면 에너지의 차이는 0.1J/m2 내지 5J/m2일 수 있다.
본 발명의 다른 실시예에 따른 나노 디바이스의 제조 방법은, 기판 및 마스크층의 사이에 씨드층을 형성하는 단계를 더 포함하고, 기판 위에 나노벽을 성장시키는 단계에서, 나노벽은 씨드층 바로 위에서 성장할 수 있다. 나노벽을 성장시키는 단계에서, 씨드층은, 나노벽이 접하여 그 위에서 성장하는 제1 씨드층부, 및 제1 씨드층부에 의해 둘러싸인 제2 씨드층부를 포함할 수 있다.
본 발명의 일 실시예에 따른 트랜지스터의 제조 방법은, i) 소스 전극을 제공하는 단계, ii) 소스 전극 위에 하나 이상의 개구부를 가지는 마스크층을 형성하는 단계, iii) 개구부의 가장자리를 따라 개구부를 관통하여 소스 전극 위에 복수의 나노 튜브들을 성장시키는 단계, iv) 복수의 나노 튜브들 사이에 절연층을 형성하는 단계, v) 절연층의 상부 및 나노 튜브의 표면을 유전체층으로 덮는 단계, vi) 나노 튜브의 내부에 유전체층을 덮어서 게이트 전극을 형성하는 단계, 및 vii) 게이트 전극 위에 드레인 전극을 형성하는 단계를 포함한다. 복수의 나노 튜브들을 성장시키는 단계에서, 나노 튜브는 소스 전극의 판면에 실질적으로 수직인 방향으로 뻗어 성장한다.
나노 튜브를 성장시키는 단계에서, 소스 전극은, 나노 튜브가 접하여 그 위에서 성장하는 제1 소스 전극부, 및 제1 소스 전극부에 의해 둘러싸인 제2 소스 전극부를 포함할 수 있다. 제1 소스 전극부의 표면 에너지는 제2 소스 전극부의 표면 에너지보다 크고, 제1 소스 전극부의 표면 에너지 및 제2 소스 전극부의 표면 에너지의 차이는 0.1J/m2 내지 5J/m2일 수 있다.
본 발명의 일 실시예에 따른 트랜지스터의 제조 방법은, 소스 전극 및 마스크층의 사이에 씨드층을 형성하는 단계를 더 포함하고, 소스 전극 위에 나노 튜브를 성장시키는 단계에서, 나노 튜브는 씨드층 바로 위에서 성장할 수 있다. 나노 튜브를 성장시키는 단계에서, 씨드층은, 나노 튜브가 접하여 그 위에서 성장하는 제1 씨드층부, 및 제1 씨드층부에 의해 둘러싸인 제2 씨드층부를 포함할 수 있다.
원하는 형상 및 크기를 가지는 나노 튜브 또는 나노벽을 원하는 위치에 성장시킨 나노 디바이스를 제공할 수 있다. 따라서 나노 디바이스의 집적도를 높일 수 있다. 또한, 금속 촉매를 사용하지 않으므로 불순물을 적게 함유하는 고순도 및 고품질의 나노 디바이스를 제공할 수 있다. 그리고 원하는 위치에 수직으로 배향된 나노 튜브 또는 나노벽을 포함하는 나노 디바이스를 대량으로 생산할 수 있다. 더욱이, 나노 디바이스는 넓은 표면적을 가지므로, 나노 디바이스를 전자 소자 뿐만 아니라 생화학 센서 등의 다양한 소자로 응용할 수 있다. 그리고 나노 디바이스를 이용하여 3차원 구조를 가지는 나노 구조체를 용이하게 제조할 수 있다.
어느 부분이 다른 부분의 "위에" 있다고 언급하는 경우, 이는 바로 다른 부분의 위에 있을 수 있거나 그 사이에 다른 부분이 수반될 수 있다. 대조적으로 어느 부분이 다른 부분의 "바로 위에" 있다고 언급하는 경우, 그 사이에 다른 부분이 개재되지 않는다.
제1, 제2 및 제3 등의 용어들은 다양한 부분, 성분, 영역, 층 및/또는 섹션들을 설명하기 위해 사용되나 이들에 한정되지 않는 것을 이해할 수 있다. 이들 용어들은 어느 부분, 성분, 영역, 층 또는 섹션을 다른 부분, 성분, 영역, 층 또는 섹션과 구별하기 위해서만 사용된다. 따라서, 이하에서 서술하는 제1 부분, 성분, 영역, 층 또는 섹션은 본 발명의 범위를 벗어나지 않는 범위 내에서 제2 부분, 성분, 영역, 층 또는 섹션으로 언급될 수 있다.
여기서 사용되는 전문용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다. 명세서에서 사용되는 "포함하는"의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또 는 성분을 구체화하며, 다른 특정 특성, 영역, 정수, 단계, 동작, 요소, 성분 및/또는 군의 존재나 부가를 제외시키는 것은 아니다.
"아래", "위" 등의 상대적인 공간을 나타내는 용어는 도면에서 도시된 한 부분의 다른 부분에 대한 관계를 좀더 쉽게 설명하기 위해 사용될 수 있다. 이러한 용어들은 도면에서 의도한 의미와 함께 사용중인 장치의 다른 의미나 동작을 포함하도록 의도된다. 예를 들면, 도면중의 장치를 뒤집으면, 다른 부분들의 "아래"에 있는 것으로 설명된 어느 부분들은 다른 부분들의 "위"에 있는 것으로 설명된다. 따라서 "아래"라는 예시적인 용어는 위와 아래 방향을 전부 포함한다. 장치는 90°회전 또는 다른 각도로 회전할 수 있고, 상대적인 공간을 나타내는 용어도 이에 따라서 해석된다.
다르게 정의하지는 않았지만, 여기에 사용되는 기술용어 및 과학용어를 포함하는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미와 동일한 의미를 가진다. 보통 사용되는 사전에 정의된 용어들은 관련기술문헌과 현재 개시된 내용에 부합하는 의미를 가지는 것으로 추가 해석되고, 정의되지 않는 한 이상적이거나 매우 공식적인 의미로 해석되지 않는다.
사시도 및 단면도를 참조하여 설명된 본 발명의 실시예는 본 발명의 이상적인 실시예를 구체적으로 나타낸다. 그 결과, 도해의 다양한 변형, 예를 들면 제조 방법 및/또는 사양의 변형이 예상된다. 따라서 실시예는 도시한 영역의 특정 형태에 국한되지 않으며, 예를 들면 제조에 의한 형태의 변형도 포함한다. 예를 들면, 편평하다고 도시되거나 설명된 영역은 일반적으로 거칠거나/거칠고 비선형인 특성 을 가질 수 있다. 또한, 날카로운 각도를 가지는 것으로 도시된 부분은 라운드질 수 있다. 따라서 도면에 도시된 영역은 원래 대략적인 것에 불과하며, 이들의 형태는 영역의 정확한 형태를 도시하도록 의도된 것이 아니고, 본 발명의 범위를 좁히려고 의도된 것이 아니다.
명세서에 기재된 "나노"라는 용어는 나노스케일을 의미한다. 또한, 명세서에 기재된 "나노 튜브"라는 용어는 그 중심이 비어 있는 나노 스케일의 구조체를 의미한다. 그리고 "나노벽"은 벽 형상을 가지는 나노 스케일의 구조체를 의미한다.
이하에서는 도 1 내지 도 19를 참조하여 본 발명의 실시예를 설명한다. 이러한 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다.
도 1은 본 발명의 제1 실시예에 따른 나노 디바이스(100)를 포함하는 트랜지스터(1000)를 개략적으로 나타낸다. 또한, 도 1에는 트랜지스터(1000)의 입체 단면 구조를 나타낸다. 도 1의 트랜지스터(1000)는 나노 크기를 가져서 실제로는 매우 작으므로, 도 1에는 이를 확대하여 나타낸다. 도 1에는 4개의 나노 디바이스들(100)만 도시하였지만, 이는 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다. 따라서 트랜지스터(1000)는 복수의 나노 디바이스들을 포함할 수 있다.
도 1에 도시한 바와 같이, 트랜지스터(1000)는 나노 디바이스(100), 절연체(60), 드레인 전극(70), 유전체층(80), 및 게이트 전극(90)을 포함한다. 여기 서, 나노 디바이스(100)는 기판(10), 마스크층(40), 및 나노 튜브(50)를 포함한다. 기판(10)은 소스 전극으로서 작용한다.
기판(10)의 소재로는 질화갈륨, 산화아연, 단결정 사파이어, 비소화갈륨, 스피넬, 실리콘, 실리콘카바이드, 인화인듐, 쿼츠, 또는 파이렉스를 사용할 수 있다. 단결정 실리콘 내지는 쿼츠, 파이렉스로 된 기판(10)을 사용하는 경우, 대면적의 기판을 사용할 수 있어 나노 디바이스(100)의 제조 비용을 낮출 수 있다. 특히, 단결정 실리콘 기판을 사용하는 경우, 기판(10)의 전기전도도 조절이 용이하여 다양한 응용 디바이스를 제조할 수 있다. 또한, 기판(10)을 패터닝하여 하나의 트랜지스터(1000)에 하나의 소스 전극을 형성할 수 있다. 그 결과, 소스 전극들은 상호 전기적으로 절연되므로, 각각의 트랜지스터(1000)의 소스 전극에 인가되는 전압을 조절할 수 있다.
마스크층(40)은 기판(10) 위에 위치한다. 마스크층(40)에는 식각 등의 방법에 의해 개구부(401)가 형성된다. 나노 튜브(50)는 개구부(401)의 가장자리를 따라 형성된다. 나노 튜브(50)는 기판(10)의 판면(101)에 실질적으로 수직인 방향, 즉 z축 방향으로 뻗어 있다. 나노 튜브(50)의 직경 및 형상은 제어된다.
기판(10)의 판면(101)은 제1 기판부(1011) 및 제2 기판부(1013)를 포함한다. 제1 기판부(1011)는 나노 튜브(50)와 접한다. 제2 기판부(1013)는 나노 튜브(50)과 접하지 않는 부분으로써, 제1 기판부(1011)에 의해 둘러싸인다. 여기서, 제1 기판부(1011)의 표면 에너지는 제2 기판부(1013)의 표면 에너지보다 크다. 따라서 나노 튜브(50)는 제1 기판부(1011) 바로 위에만 형성되고, 제2 기판부(1013)에는 형성되지 않는다. 제1 기판부(1011)의 표면 에너지 및 제2 기판부(1013)의 표면 에너지의 차이는 그 표면의 곡률 반경에 기인한다. 제1 기판부(1011)는 마스크층(40)에 접해 있으므로, 매우 작은 곡률 반경을 가진다. 반면에, 제2 기판부(1013)는 기판 표면으로서 그 곡률 반경이 무한대이므로 그 표면 에너지가 제1 기판부보다 작다. 전술한 에너지 차이로 인해 나노벽 또는 나노 튜브는 기판(10)과 개구부(401)의 경계인 제1 기판부(1011)를 따라 성장한다.
여기서, 제1 기판부(1011)의 표면 에너지 및 제2 기판부(1013)의 표면 에너지의 차이는 0.1J/m2 내지 5J/m2일 수 있다. 양 기판부들(1011, 1013)의 표면 에너지가 너무 작거나 너무 크면 나노 튜브 또는 나노벽이 성장할 수 없다.
나노튜브(50)는 산화아연(ZnO), 산화아연 마그네슘(MgZnO), 산화아연마그네슘카드뮴(CdZnO), 산화아연베릴륨(ZnBeO), 또는 산화아연마그네슘베릴륨(ZnMgBeO)으로 제조할 수 있다.
기판(10)을 질화갈륨으로 제조하는 경우, 나노 튜브(50)는 산화아연으로 제조할 수 있다. 또한, 기판(10) 및 나노 튜브(50)를 모두 산화아연으로 제조하거나 모두 질화갈륨으로 제조할 수도 있다. 나노 튜브(50)가 기판(10) 위에서 에피텍시로 잘 성장할 수 있는 경우, 기판(10) 위에 씨드층을 별도로 형성하지 않아도 된다. 나노 튜브(50)는 유기금속 화학기상증착법(metal organic chemical vapor deposition, MOCVD)을 이용하여 기판(10) 위에 증착할 수 있다.
복수의 나노 튜브들(50) 사이에는 절연체(60)를 형성한다. 따라서 나노 디 바이스들(100)은 상호 전기적으로 절연된다. 또한, 절연체(60)는 소스 전극으로 작용하는 기판(10)과 드레인 전극 (70)사이를 전기적으로 절연시킨다. 따라서 각각의 나노 디바이스(100)의 동작을 제어할 수 있다. 나노 튜브(50) 및 절연체(60) 위에는 드레인 전극(70)이 위치한다. 드레인 전극(70) 및 나노 튜브(50)의 내부 측면에는 유전체층(80)이 형성된다. 유전체층(80)은 기판(10)과 게이트 전극(90) 사이 그리고 드레인 전극(70)과 게이트 전극(90) 사이를 상호 전기적으로 절연시킨다.
도 1의 트랜지스터(1000)를 전원에 연결하는 경우, 소스 전극으로서 기능하는 기판(10)으로부터 드레인 전극(70)으로 전자가 흐른다. 이 전자를 게이트 전극(90)에 전압을 인가하여 나노 튜브(50)에 전기장을 생성함으로써 채널의 저항을 변화시켜서 다수의 캐리어들의 흐름을 제어할 수 있다.
도 1의 나노 튜브(50)는 z축 방향으로 뻗어서 넓은 게이트 면적을 가지므로, 스위치 성능이 매우 우수한 트랜지스터(1000)를 제조할 수 있다. 이하에서는 도 2와 도 3 내지 도 13를 통하여 트랜지스터(1000)의 제조 과정을 설명한다.
도 2는 도 1의 트랜지스터(1000)의 제조 방법을 개략적으로 나타낸 순서도이다. 도 3 내지 도 13은 도 1의 트랜지스터의 제조 방법의 각 단계별 공정을 개략적으로 나타낸다. 이하에서는 도 2의 각 단계를 도 3 내지 도 13를 참조하여 함께 설명한다.
도 2에 나타낸 바와 같이, 단계(S10)에서는 기판(10)을 준비한다. 기판(10)에 씨드층을 형성할 수도 있다. 도 3에 도시한 바와 같이, 기판(10)의 판면(101) 은 z축 방향과 실질적으로 수직을 이룬다.
다음으로, 도 2의 단계(S20)에서는 기판(10) 위에 마스크층(40)을 형성한다. 마스크층(40)은 비정질 산화실리콘 또는 질화실리콘으로 제조할 수 있다. 도 4에 도시한 바와 같이, 플라즈마 화학기상증착법(plasma-enhanced chemical vapor deposition, CVD)을 사용하여 기판(10)의 판면(101) 위에 마스크층(40)을 형성할 수 있다. 마스크층(40)의 두께는 10nm 내지 300nm일 수 있다.
도 2의 단계(S30)에서는 마스크층(40) 위에 포토리지스트층(45)을 형성한다. 포토리지스트층(45)으로는 PMMA(polymethyl methacrylate, 폴리메틸 메타크릴레이트) 리지스트(resist)를 사용할 수 있다. 도 5에 도시한 바와 같이, 포토리지스트층(45)을 마스크층(40) 위에 스핀 코팅법으로 형성한 후 가열 (baking)한다.
다음으로, 도 2의 단계(S40)에서는 광 또는 전자빔을 포토리지스트층(45)에 조사하여 패턴을 형성한다. 도 6에 도시한 바와 같이, 광 또는 전자빔을 포토리지스트층(45)에 조사하여 원하는 형상의 패턴을 형성할 수 있다.
도 2의 단계(S50)에서는 포토리지스트층(45)을 현상액으로 식각하여 광 또는 전자빔에 노출된 부분만 제거한다. 따라서 도 7에 도시한 바와 같이, 마스크층(40)이 전술한 패턴을 통하여 외부로 노출된다.
다음으로, 도 2의 단계(S60)에서는 마스크층(40)을 식각하여 전술한 패턴에 대응하는 개구부(401)를 형성한다. 마스크층(40)은 플라스마를 이용한 물리적 식각 방법이나 화학 용액을 이용한 화학적 식각 방법을 식각할 수 있다. 다음으로, 유기 용매를 이용하여 포토리지스트층(45)을 제거하면, 도 8에 도시한 바와 같이, 기판(10)이 마스크(40)의 개구부(401)를 통하여 외부로 노출된다.
도 2의 단계(S70)에서는 반응 전구체를 반응기에 주입하여 개구부(401)에 나노 튜브(50)를 형성한다. 유기금속 비촉매화학증착법에 의해 마스크층(40)으로 인해 나노 튜브(50)는 개구부(401) 위에서만 성장한다. 반응 전구체로는 DEZn(Diethyl Zinc, 다이에틸 징크) 및 산소(O2)를 사용할 수 있다. 반응 전구체 주입 시, 한쪽에서는 DEZn를 수송 기체로 실어 보내고, 다른 쪽에서는 산소(O2)를 불어 넣는다. 그러면, 도 9에 도시한 바와 같이, TMGa의 Ga와 암모니아(NH3)의 N이 반응하여 GaN으로 된 나노튜브가 개구부(401)의 가장자리를 따라 형성될 수 있다.
다음으로, 도 2의 단계(S80)에서는 복수의 나노 튜브들(50) 사이에 절연체(60)를 형성한다. 즉, 도 10에 도시한 바와 같이, 절연체(60)를 형성하여 나노 튜브들(50)을 상호 전기적으로 절연시킨다. 또한, 절연체(60)는 소스 전극으로 작용하는 기판(10)과 드레인 전극(70)을 상호 전기적으로 절연시킨다. 절연체(60)는 비도전성 소재를 사용하여 제조할 수 있다.
도 2의 단계(S90)에서는 절연체(60) 및 나노 튜브들(50) 위에 드레인 전극(70)을 형성한다. 도 11에 도시한 바와 같이, 경사각 회전 증착 방법을 이용하여 드레인 전극(70)을 형성한다. 도 11의 확대원에는 점선으로 표시한 원을 x축 방향을 따라 자른 단면을 나타낸다. 도 11의 확대원에 도시한 바와 같이, 나노 튜브(50)의 상부에만 드레인 전극(70)이 형성된다.
다음으로, 도 2의 단계(S100)에서는 드레인 전극(70)의 상부 및 나노 튜 브(50)의 내부에 유전체층(80)을 형성한다. 도 12의 확대원에는 점선으로 표시한 원을 x축 방향을 따라 자른 단면을 나타낸다. 도 12의 확대원에 도시한 바와 같이, 나노 튜브(50)의 내면 및 드레인 전극(70) 상부에 유전체층(80)이 형성된다. 유전체층(80)은 나노 튜브(50)의 내부 전면에 걸쳐서 형성된다. 또한, 유전체층(80)은 드레인 전극(70)과 게이트 전극(90)을 상호 절연시킨다.
마지막으로, 도 2의 단계(S110)에서는 나노 튜브(50)의 내부에 게이트 전극(90)을 형성한다. 도 13에 도시한 바와 같이, 게이트 전극(90)을 형성함으로써 트랜지스터(1000)를 제조할 수 있다. 도 13의 확대원에는 점선으로 표시한 원을 x축 방향을 따라 자른 단면을 나타낸다. 도 13의 확대원에 도시한 바와 같이, 게이트 전극(90) 및 드레인 전극(70)을 사용하여 트랜지스터(1000)를 제조할 수 있다. 기판(10)을 전원에 연결하면, 기판(10)을 통해 복수의 캐리어들이 유입되어 드레인 전극(70)으로 이동한다. 복수의 캐리어들의 소스 전극 및 드레인 전극(70) 사이의 전류는 게이트 전극(90)에 인가되는 전압에 의해 제어된다.
도 14는 본 발명의 제1 실시예에 따른 나노 디바이스(100)를 포함하는 발광 소자(2000)를 개략적으로 나타낸다. 도 14의 발광 소자(2000)의 구조는 도 1의 트랜지스터(1000)의 구조와 유사하므로, 동일한 부분에는 동일한 도면 부호를 사용하며, 그 상세한 설명은 생략한다.
도 14에 도시한 바와 같이, 복수의 나노 튜브들(50) 사이에 절연체(60)를 형성한다. 복수의 나노 튜브들(50) 위에 전극(12)을 형성함으로써, 전극(12)이 복수의 나노 튜브들(50)과 접한다. 따라서 전극(12) 및 기판(10)에 전원(14)을 연결하 고, 전압을 인가하면 나노 튜브(50)로부터 광이 방출된다. 전자는 z축 방향으로 길게 뻗은 나노 튜브(50)를 통하여 이송되므로, 그 이송 효율이 우수하다.
나노 튜브(50)는 외면(501) 및 내면(503)을 포함하므로, 그 표면적이 매우 넓다. 따라서 나노 튜브(50)의 표면에 이종 구조 또는 양자 우물 구조의 발광층을 제조하면, 발광층의 면적이 넓어져 발광 효율이 매우 높아진다. 또한, 나노 튜브(50)의 하단부(505)만 기판(10)과 접하고 있으므로, 그 접촉 면적이 상당히 작다. 따라서 발광 소자(2000)에 동일한 전압을 인가하더라도 전류 밀도가 커져서 작은 전력으로도 광출력을 최대화할 수 있다. 또한, 발광 소자(2000)의 전력 소모가 적으므로, 발광 소자(2000)의 에너지 효율이 매우 높다. 전술한 바와 동일한 원리를 이용하여 발광 다이오드(light emitting diode, LED)를 제조할 수 있다.
도 15는 본 발명의 제1 실시예에 따른 나노 디바이스(100)를 포함하는 바이오 센서(3000)를 개략적으로 나타낸다. 도 15의 바이오 센서(3000)의 구조는 도 14의 발광 소자(2000)의 구조와 유사하므로, 동일한 부분에는 동일한 도면 부호를 사용하며, 그 상세한 설명은 생략한다.
도 15에 도시한 바와 같이, 나노 튜브(50)의 외면(501)에 특정 효소에만 반응하는 반응성 물질(16)을 형성할 수 있다. 반응성 물질(16)은 효소와 반응하여 나노 튜브(50)에 전압 변화를 유도한다. 나노 튜브(50) 위에 형성된 전극(12)과 기판(10)은 표시부(18)에 연결되어 있으므로, 나노 튜브(50)의 전압 변화는 표시부(18)에 표시된다. 전술한 원리를 이용하여 특정 효소에만 반응하는 바이오 센서(3000)를 제조할 수 있다. 특히, 나노 튜브(50)가 넓은 표면적을 가지므로, 검 출 효율이 매우 우수하다. 그 결과, 나노 튜브(50)를 바이오 센서(3000)에 사용하기에 적합하다.
도 16은 본 발명의 제2 실시예에 따른 나노 디바이스(200)를 개략적으로 나타낸다. 도 16의 확대원에는 나노 디바이스(200)의 내부 단면을 확대하여 나타낸다. 도 16의 나노 디바이스(200)의 구조는 도 1의 트랜지스터(1000)에 포함된 나노 디바이스(100)의 구조와 유사하므로, 동일한 부분에는 동일한 도면 부호를 사용하며 그 상세한 설명을 생략한다.
도 16에 도시한 바와 같이, 나노 디바이스(200)는 기판(10), 버퍼층(20), 씨드층(30), 마스크층(40) 및 나노 튜브(52)를 포함한다. 기판(10)으로는 (111) 결정면을 가지는 단결정 실리콘을 사용할 수 있다. 씨드층(30)의 결정성을 조절하기 위하여 또는 버퍼층(20) 내지 씨드층(30)을 사용하지 않기 위해 기판(10)을 다양한 소재로 제조할 수 있다. 기판(10)은 xy 평면 방향에 평행한 판면(101)을 가진다.
버퍼층(20)은 기판(10) 위에 형성된다. 버퍼층(20)은 바로 위에 형성되는 씨드층(30)과 기판(10)과의 격자상수 차이에 의한 응력을 상호 완충시킨다. 버퍼층(20)은 예를 들면 질화 알루미늄으로 제조할 수 있다.
버퍼층(20) 위에는 씨드층(30)을 형성한다. 씨드층(30)은 화학기상증착법(chemical vapor deposition, CVD), 유기금속 화학기상증착법(metal organic chemical vapor deposition, MOCVD), 스퍼터링(sputtering), 전자빔 진공증착법(electron beam evaporization), 가열식 진공증착법(thermal evaporization), 펄스 레이저 진공증착법(pulsed laser deposition), 분자빔 증착법(molecular beam epitaxy), 화학빔 진공 증착법(chemical beam evaporization), 또는 수열합성법(hydrothermal synthesis) 등을 사용하여 증착될 수 있다. 씨드층(30)은 예를 들면 질화 갈륨 에피텍시 박막(epitaxial thin film) 으로 제조할 수 있다.
도 2에 나타낸 방법과 동일한 방법을 이용하여 씨드층(30) 위에 마스크층(40) 및 포토리지스트층(미도시)을 형성 및 식각함으로써, 마스크층(40)에 사각형 형태의 개구부(402)를 형성한다. 포토리지스트층(미도시)은 개구부(402)를 형성한 후 제거된다. 마스크층(40)은 산화 실리콘을 증착하여 제조할 수 있으며, 그 두께는 수 nm 내지 수십 ㎛일 수 있다. 마스크층(40)은 나노 튜브(52)에 대해 선택 성장 특성을 가지는 소재로 제조할 수 있다.
다음으로, 반응 전구체를 반응기에 주입하여 개구부(402)를 통해 z축 방향으로 뻗은 나노 튜브(52)를 형성한다. 반응 전구체로서, 디메틸아연(DEZn) 및 O2를 반응기에 주입한다. 디메틸아연은 아연 소스로 작용하므로, 아연 및 O2가 화합하여 산화 아연으로 된 나노 튜브(52)가 씨드층(30) 위에 생성된다. 나노 튜브(52)는 선택 성장 특성을 나타내면서 씨드층(30)의 특정 부분에서만 성장한다. 씨드층(30)의 이방적 표면 에너지를 이용하여 씨드층(30)의 특정 부분에서만 나노 튜브(52)를 성장시킬 수 있다. 따라서 나노 튜브(52)는 기판(10)의 판면(101)에 수직인 방향으로 성장한다.
질화 갈륨 및 산화 아연의 결정 구조는 상호 동일하고, 산화 아연의
Figure 112008009224346-pat00001
결정면과
Figure 112008009224346-pat00002
결정면의 표면 에너지는 {0001}의 표면 에너지보다 낮 다. 따라서 산화 아연으로 된 나노 튜브(52)의 비촉매 성장은 섬유아연석(wurtzite) 결정 구조의 표면 에너지의 이방성이 큰 것에 기인한다. 이러한 표면 에너지의 이방성은 산화 아연으로 된 나노 튜브(52)를 [0001] 방향으로 성장시킨다. 씨드층(30)의 소재인 질화 갈륨과 나노 튜브(52)의 소재인 산화 아연은 그 결정 구조가 상호 실질적으로 동일하고 격자 상수의 차가 1.9% 정도로 작다. 따라서 고품질의 에피텍시로 제조되어 단결정성을 가지는 나노 디바이스를 제조할 수 있다.
전술한 바와 같이, 질화 갈륨으로 된 씨드층(30)과 산화 아연으로 된 나노 튜브(52)를 구비한 나노 디바이스를 제조할 수 있지만, 이는 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다. 따라서 다른 소재를 이용하여 씨드층 및 나노 튜브를 각각 제조할 수도 있다. 전술한 나노 튜브는 나노벽으로 이뤄져 있으므로 나노벽으로 호칭할 수도 있다.
나노 튜브(52)는 씨드층(30)과의 에피텍시 관계에 따라 z축 방향으로 뻗어 있으므로, 씨드층(30)에 의해 견고하게 지지된다. 따라서 나노 튜브(52)를 안정적으로 제조할 수 있다. 나노 튜브(52)는 개구부(402)의 가장자리를 따라 씨드층(30) 위에 형성된다. 그 결과, 나노 튜브(52)는 사각형 형상을 가진다.
도 16의 확대원에 도시한 바와 같이, 나노 튜브(52)는 씨드층(30) 위에서 성장한다. 나노 튜브(52)의 외부 측면은 마스크층(402)에 접한다. 개구부(402)를 통하여 외부로 노출된 씨드층(30)은 제1 씨드층부(301) 및 제2 씨드층부(303)를 포함한다. 여기서, 제1 씨드층부(301)는 나노 튜브(52)의 바로 아래에 위치하는 부 분을 의미한다. 제1 씨드층부(301)는 마스크층(40)에 이웃한다. 또한, 제2 씨드층부(303)는 제1 씨드층부(301)에 의해 둘러싸인 부분을 의미한다.
제1 씨드층부(301)는 마스크층(40)에 이웃하여 위치하므로, 제1 씨드층부(301)의 표면 에너지는 제2 씨드층부(303)의 표면 에너지보다 크다. 이는 개구부(402)가 하나 이상의 변을 가지는 것에 기인한다. 따라서 나노 튜브(52)는 표면 에너지가 높은 제1 씨드층부(301) 위에만 형성된다.
도 17은 본 발명의 제3 실시예에 따른 나노 디바이스(300)를 개략적으로 나타낸다. 도 17의 나노 디바이스(300)의 구조는 나노 튜브(53)을 제외하고는 도 16의 나노 디바이스(200)의 구조와 유사하므로, 동일한 부분에는 동일한 도면 부호를 사용하며 그 상세한 설명을 생략한다.
도 17에 도시한 바와 같이, 삼각 기둥 형상을 가지는 나노 튜브(53)를 제조한다. 개구부(403)를 삼각형 형상으로 형성하는 경우, 개구부(403)의 가장자리를 따라 나노 튜브(53)가 성장하므로, 삼각 기둥 형상을 가지는 복수의 나노 튜브들(53)이 제조된다.
전술한 바와 같이, 개구부의 형상을 원이나 다각형으로 형성함으로써 원하는 형상의 나노 튜브를 자유롭게 제조할 수 있다. 따라서 원하는 형상의 나노 튜브를 제조하여, 나노 튜브를 각종 소자에 적용할 수 있다. 그리고 복수의 나노 튜브들간의 거리도 원하는 대로 조절할 수 있으므로, 각종 소자에 적용하기에 적합하다.
이와 대조적으로, 종래에는 나노 튜브의 형상 및 배치를 원하는 대로 조절할 수 없으므로, 소자 응용에 한계가 있었다. 반면에, 본 발명의 실시예에서는 나노 튜브를 원하는 형상으로 형성 및 배치할 수 있으므로, 전술한 문제점을 쉽게 해결할 수 있다.
도 18은 본 발명의 제4 실시예에 따른 나노 디바이스(400)를 개략적으로 나타낸다. 도 18의 나노 디바이스(400)는 나노벽(54)을 제외하고는 도 16의 나노 디바이스(200)와 유사하므로, 동일한 부분에는 동일한 도면 부호를 사용하며 그 상세한 설명을 생략한다.
도 18에 도시한 바와 같이, 마스크층(40)을 씨드층(30) 위에 형성한 후, 선형 개구부(404)를 마스크층(40)에 형성한다. 따라서 유기금속 화학기상증착법을 사용하는 경우, 나노벽(54)은 개구부(404)를 통해서만 성장한다. 그 결과, 나노벽(54)을 용이하게 제조할 수 있다. 여기서, 개구부(404)는 X자 형태를 가지므로, X자 형태의 나노벽(54)을 제조할 수 있다.
도 19는 본 발명의 본 발명의 제5 실시예에 따른 나노 디바이스(500)를 개략적으로 나타낸다. 도 19의 나노 디바이스(500)는 나노벽(55)을 제외하고는 도 18의 나노 디바이스(400)와 유사하므로, 동일한 부분에는 동일한 도면 부호를 사용하며 그 상세한 설명을 생략한다.
도 19에 도시한 바와 같이, 개구부(405)를 물결 형태의 선형으로 형성함으로써 물결 형상을 가지는 나노벽(55)을 제조한다. 따라서 개구부(405)의 형상을 원하는 대로 조절하여 다양한 형상의 나노벽(55)을 형성할 수 있다. 또한, 나노벽(55)의 배치 형태를 원하는 대로 조절한다. 따라서 나노벽(55)간의 간격을 원하는 대로 조절할 수 있다.
이와 대조적으로, 종래에는 나노벽(55)의 형상 및 배치를 원하는 대로 조절할 수 없으므로, 소자 응용에 한계가 있었다. 반면에, 본 발명의 실시예에서는 나노벽(55)을 원하는 형상으로 형성 및 배치할 수 있으므로, 이러한 문제점이 없다.
이하에서는 실험예를 통하여 본 발명을 좀더 상세하게 설명한다. 이러한 실험예는 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다.
제1 실험예
단결정 실리콘 기판 위에 질화갈륨으로 된 씨드층을 형성하였다. 유기금속 화학기상증착법을 이용하여 질화갈륨 에피텍시 씨드층을 제조하기 위하여 버퍼층으로서 질화알루미늄을 10nm 내지 50nm로 형성하였다. 다음으로, 씨드층을 버퍼층 위에 형성하였다.
씨드층을 패터닝하기 위해 마스크층으로서 비정질 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 씨드층 위에 증착하였다. 이 경우, 플라스마 화학기상증착법(plasma-enhanced chemical vapor deposition)을 사용하였다. 그 결과, 약 20nm 내지 300nm 두께의 마스크층이 씨드층 위에 형성되었다. 마스크층 위에 스핀 코팅법으로 감광 수지를 형성한 후 베이킹하였다. 감광 수지로는 PMMA(polymethyl methacrylate, 폴리메틸 메타크릴레이트) 리지스트(resist)를 사용하였다.
감광 수지를 마스크층 위에 형성한 후 가열하였다. 그리고 감광 수지를 광 내지는 전자빔에 원하는 패턴으로 노출시켰다. 다음으로, 감광 수지를 현상액으로 식각하여 광에 노출된 부분만 제거함으로써, 마스크층 일부를 외부로 노출시켰다. 그리고 외부로 노출된 마스크층을 식각하여 감광 수지의 패턴 그대로 마스크층을 식각하여 씨드층을 외부로 노출시켰다. 다음으로, 유기 용매를 사용하여 감광 수지를 제거하였다.
도 20은 씨드층이 마스크층을 통하여 원하는 패턴대로 외부에 노출된 상태를 나타낸 주사전자현미경 사진이다. 여기서, 흑색은 마스크층을 나타내고, 회색은 씨드층들이다.
도 20에 도시한 바와 같이, 흑색의 마스크층의 개구부를 통하여 삼각형, 사각형 및 원형의 씨드층들이 외부로 노출되었다. 상하로 크기가 다른 삼각형, 사각형 및 원형의 씨드층을 형성하였다. 다음으로, 유기금속 화학기상증착법을 이용하여 씨드층 위에 산화아연으로 된 나노 튜브를 형성하였다.
도 21 및 도 22는 각각 도 20의 씨드층 위에 형성된 나노 튜브의 평면 주사전자현미경 사진 및 입체 주사전자현미경 사진을 나타낸다.
도 21 및 도 22에 도시한 바와 같이. 개구부의 가장자리를 따라 삼각형, 사각형 및 원형의 나노 튜브가 형성되었다. 개구부의 크기를 조절함으로써 상호 크기가 다른 삼각형, 사각형 및 원형의 나노 튜브들을 제조할 수 있다. 따라서 제1 실험예에서는 나노 튜브의 크기를 원하는 대로 조절할 수 있다.
도 23 내지 도 25는 씨드층 및 나노 튜브의 에피텍시 관계를 나타내는 고분해능 방사광 가속기의 X선 회절 그래프이다. 여기서, X선으로서 1.54Å의 단색광을 사용하였다.
도 23에 도시한 바와 같이, ω-2θ 회절 스캔에 따른 X선 강도를 분석하였다. 이 경우, 실리콘으로 된 기판이 (111) 방향의 피크를 나타내었고, 질화알루미늄으로 된 버퍼층이 (0002) 방향의 피크를 나타내었다. 그리고 질화갈륨(GaN)으로 된 씨드층과 산화아연(ZnO)으로 된 나노 튜브가 모두 (0004) 결정면의 피크를 나타내었다. 따라서 씨드층 및 나노 튜브가 동일한 방향으로 배향되었다는 것을 알 수 있었다.
도 24는 도 23의 X선 회절 피크 중 XXIV 부분에 해당하는 피크를 확대하여 나타낸 그래프이다. 도 24에 도시한 바와 같이, 질화갈륨(GaN)으로 된 씨드층의 피크와 산화아연(ZnO)으로 된 나노 튜브의 피크가 잘 분리되어 나타났다.
도 25는 씨드층 및 나노 튜브의 에피텍시 관계를 나타내는 방위각(Φ) 스캔 회절 강도이다.
도 25에 도시한 바와 같이, 질화갈륨으로 된 씨드층의
Figure 112008009224346-pat00003
회절 피크에서 방위각을 360°회전시킨 경우,
Figure 112008009224346-pat00004
에 해당하는 피크 6개가 관찰되었다. 그리고 나노 튜브의
Figure 112008009224346-pat00005
회절 피크에서 방위각을 360° 회전시킨 경우, 동일한 Φ 위치에서 회절 피크가 관찰되었다. 이는 나노 튜브가 씨드층 위에서 에피텍시로 성장된 것을 의미한다.
도 26 내지 도 28은 각각 나노 튜브의 투과전자현미경 분석 사진들이다. 도 26은 나노 튜브의 투과전자현미경 사진이고, 도 27은 나노 튜브의 전자회절패턴을 나타내는 투과전자현미경 분석 사진이며, 도 28은 고분해능의 투과전자현미경 확대 사진이다.
도 26에 도시한 바와 같이, 나노 튜브의 약 15nm의 균일한 두께를 가지고, 일방향으로 성장하였다. 또한, 도 27에 도시한 나노 튜브의 전자회절패턴은 도 26에서 얻어진 회절패턴으로 규칙적인 회절패턴을 보여주어 나노튜브가 단결정으로 성장하였음을 보여준다. 도 27의 회절패턴에는 대표적인 결정면의 회절 패턴을 나타내었다. 도 26 및 도 27은 나노튜브가 [0001] 결정방향으로 단결정으로서 성장하였음을 나타낸다. 그리고 도 28에 도시한 바와 같이, 나노 튜브에는 전위 또는 적층 결함 등이 관찰되지 않아서 결정 결함이 없는 나노 튜브가 제조되었다는 것을 나타낸다.
도 29는 저온 및 상온 광발광 분광(photoluminescence spectrum) 측정에 의한 나노 튜브의 발광 스펙트럼 그래프를 나타낸다. 여기서, 저온은 10K 정도를 의미한다.
도 29에 도시한 바와 같이, 10K의 저온 광발광 분광에 의해 3.29eV(도 30에 도시), 3.317eV, 3.358eV 및 3.451eV의 광자 에너지 위치에서 주요 피크가 관찰되었다. 여기서, 3.29eV 및 3.317eV의 발광 피크는 도너-억셉터 쌍전이(donor-acceptor pair transition)에 의한 발광에 대응한다. 또한, 3.358eV의 발광 피크는 산화아연 나노 튜브의 뉴트럴 도너에 결합된 여기자에 의한 발광에 대응한다. 그리고 3.451eV의 발광 피크는 질화갈륨 씨드층에서 뉴트럴 도너에 결합된 여기자의 발광에 대응한다.
산화아연 나노 튜브의 발광 유효 체적은 질화갈륨 씨드층의 발광 유효 체적 의 약 7/1000 임에도 불구하고 그 발광 강도가 높아 광학적 특성이 상당히 우수하였다. 이는 고순도의 전구체 및 기체를 사용한 비촉매 유기금속 화학기상증착법에 의하여 고순도 단결정을 가지는 높은 품질의 나노 튜브가 제조되었음을 나타낸다.
도 30은 상온의 광발광 분광 결과이다. 3.29eV에서 NBE(Near-band-edge) 발광이 뚜렷하게 관찰되었다. 또한, 결정 결함에 의해 발광되는 2.2eV의 발광이 관찰되지 않아 우수한 결정성을 가지는 나노 튜브라는 것을 입증한다.
실험예 2
실험예 2에서는 전술한 실험예 1의 방법과 동일한 방법을 이용하여 복수의 나노 튜브들을 형성하였다. 실험예 2에서는 개구부들의 간격을 각각 2.4㎛, 1.6㎛, 1.2㎛, 및 0.8㎛로 조절하여 원형 단면을 가지는 복수의 나노 튜브들을 제조하였다.
도 31 내지 도 34는 복수의 나노 튜브들간의 간격을 각각 각각 2.4㎛, 1.6㎛, 1.2㎛, 및 0.8㎛로 조절하여 제조한 나노 디바이스들의 입체 주사전자현미경 사진들이다. 또한, 도 35 내지 도 38은 복수의 나노 튜브들간의 간격을 각각 각각 2.4㎛, 1.6㎛, 1.2㎛, 및 0.8㎛로 조절하여 제조한 나노 디바이스들의 평면 주사전자현미경 사진들이다. 따라서 도 31은 도 35에 대응하고, 도 32는 도 36에 대응하며, 도 33은 도 37에 대응하고, 도 34는 도 38에 대응한다.
도 31 내지 도 38에 나타낸 바와 같이, 본 발명의 실험예 2에서는 복수의 나노 튜브들간의 간격을 원하는 대로 조절할 수 있었다. 따라서 복수의 나노 튜브들을 규칙적으로 배열함으로써 집적도가 높은 나노 소자를 제조할 수 있다.
실험예 3
실험예 3에서는 전술한 실험예 2의 방법과 동일한 방법을 이용하여 복수의 나노튜브들을 형성하였다. 실험예 3에서는 나노 튜브의 직경을 각각 200nm, 400nm, 600nm, 및 800nm로 조절하여 원형 단면을 가지는 복수의 나노 튜브들을 제조하였다.
도 39 내지 도 42는 복수의 나노튜브들의 직경을 각각 200nm, 400nm, 600nm, 및 800nm로 조절하여 제조한 나노 디바이스들의 입체 주사전자현미경 사진들이다. 또한, 도 43 내지 도 46은 복수의 나노 튜브들의 직경을 각각 200nm, 400nm, 600nm, 및 800nm로 조절하여 제조한 나노 디바이스들의 평면 주사전자현미경 사진들이다. 따라서 도 39는 도 43에 대응하고, 도 40은 도 44에 대응하며, 도 41은 도 45에 대응하고, 도 42는 도 46에 대응한다.
도 39 내지 도 46에 나타낸 바와 같이, 본 발명의 실험예 3에서는 복수의 나노 튜브들의 직경을 원하는 대로 조절할 수 있었다. 따라서 복수의 나노 튜브들의 직경을 조절함으로써 성능이 다양한 나노 소자를 제조할 수 있다.
실험예 4
본 발명의 실험예 4에서는 전술한 본 발명의 실험예 1의 방법과 동일한 방법을 사용하여 나노 디바이스를 제조하였다. 다만, 개구부를 선형 내지는 곡선형으로 형성하여 씨드층 위에 나노벽을 제조하였다.
도 47 및 도 48은 각각 POSTECH이라는 글자로 형성된 나노 디바이스의 평면 주사전자현미경 사진 및 입체 주사전자현미경 사진이다. 도 47 및 도 48에 도시한 바와 같이, 개구부를 다양한 선의 형태로 형성함으로써 원하는 형상을 가지는 나노벽을 형성할 수 있다. 따라서 본 발명의 실험예 4에서는 나노벽의 위치 및 형상을 원하는 대로 조절할 수 있었다.
실험예 5
전술한 실험예 1 내지 실험예 3과 동일한 방법을 이용하여 나노 디바이스를 제조하였다. 800㎛×800㎛ 크기의 기판에 약 200㎛의 직경 및 약 2.8㎛의 길이를 가지는 복수의 나노 튜브를 제조하였다. 여기서, 복수의 나노 튜브들간의 간격을 각각 1㎛, 2㎛, 3㎛, 6㎛, 9㎛ 및 12㎛로 하여 육각형 형태로 배열하였다. 이러한 방법을 이용하여 제조한 나노 튜브의 상단에 전극을 설치하고, 전극 및 기판을 전원에 연결하였다. 따라서 나노 튜브들에 전계를 인가하는 경우, 나노 튜브들로부터 광이 방출되는 발광 소자들을 제조하였다. 여기서, 발광 소자의 구조는 도 14의 발광 소자의 구조와 동일하였다.
도 49는 발광 소자에 인가하는 전계에 따라 발광 소자들로부터 방출되는 전류 밀도를 나타낸 그래프이다.
도 49에 도시한 바와 같이, 복수의 나노 튜브들간의 간격이 커질수록 방출 전류 밀도가 증가하는 것을 알 수 있었다. 따라서 복수의 나노 튜브들간의 간격이 6㎛가 될 때까지는 방출 전류 밀도가 증가하였다. 그러나 복수의 나노 튜브들간의 간격이 더 커지면 방출 전류 밀도는 감소하였다.
도 50은 도 49를 파울러-노드하임(Fowler-Nordheim) 변환한 그래프이다.
도 50에 도시한 바와 같이, 복수의 나노 튜브들간의 간격이 커짐에 따라 베 타값이 증가되었다. 여기서, 베타값은 나노 튜브에 인가되는 국부 전계를 나타내는 척도이다. 베타값이 높아질수록 방출 전류 밀도는 높아진다. 따라서 나노 튜브들간의 간격이 커짐에 따라 발광 소자의 전계 방출 성능이 향상된다. 따라서 나노 튜브들의 위치를 조절하여 발광 효율이 높은 전계 방출 발광 소자를 제조할 수 있다는 것이 입증되었다.
도 51은 나노 튜브들간의 간격이 6㎛인 발광 소자의 방출 전류 밀도의 안정성을 나타낸 그래프이다.
도 51은 도 50의 x축에서 약 10V/㎛의 전계를 인가시의 방출 전류 밀도를 시간에 따라 측정한 결과를 나타낸다. 도 51에 도시한 바와 같이, 약 4000초 동안 발광 소자의 방출 전류 밀도는 일정하게 유지되었다. 따라서 발광 소자의 방출 전류 밀도가 거의 변하지 않으므로, 발광 소자가 안정적으로 작동하는 것을 확인할 수 있었다.
도 52 및 도 53은 각각 암실 및 실내 조명을 구비한 방에서 촬영한 발광 소자의 발광 사진들이다.
도 52에 나타낸 바와 같이, 발광 소자들은 암실에서 광을 잘 방출하였다. 또한, 도 53에 나타낸 바와 같이, 발광 소자들은 실내 조명을 구비한 방에서도 광을 충분히 방출하였다. 따라서 발광 소자들이 장소에 관계없이 광을 잘 방출하므로, 발광 소자들을 디스플레이 장치에 사용할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 나노 디바이스를 포함하는 트랜지스터의 개략적인 입체 단면도이다.
도 2는 도 1의 트랜지스터의 제조 방법을 개략적으로 나타낸 순서도이다.
도 3 내지 도 13은 도 1의 트랜지스터의 제조 방법의 각 단계별 공정을 개략적으로 나타낸 도면들이다.
도 14는 본 발명의 제1 실시예에 따른 나노 디바이스를 포함하는 발광 소자를 개략적으로 나타낸 도면이다.
도 15는 본 발명의 제1 실시예에 따른 나노 디바이스를 포함하는 바이오 센서를 개략적으로 나타낸 도면이다.
도 16은 본 발명의 제2 실시예에 따른 나노 디바이스를 개략적으로 나타낸 도면이다.
도 17은 본 발명의 제3 실시예에 따른 나노 디바이스를 개략적으로 나타낸 도면이다.
도 18은 본 발명의 제4 실시예에 따른 나노 디바이스를 개략적으로 나타낸 도면이다.
도 19는 본 발명의 제5 실시예에 따른 나노 디바이스를 개략적으로 나타낸 도면이다.
도 20은 씨드층이 마스크층을 통하여 외부에 노출된 상태를 나타낸 주사전자현미경 사진이다.
도 21 및 도 22는 각각 도 20의 씨드층 위에 형성된 나노 튜브의 평면 주사전자현미경 사진 및 입체 주사전자현미경 사진이다.
도 23은 씨드층 및 나노 튜브의 에피텍시 관계를 나타내는 고분해능 방사광 가속기의 X선 회절 그래프이다.
도 24는 도 23의 X선 회절 피크 중 XXIV 부분에 해당하는 피크를 확대하여 나타낸 그래프이다.
도 25는 씨드층 및 나노 튜브의 에피텍시 관계를 나타내는 또다른 고분해능 방사광 가속기의 X선 회절 그래프이다.
도 26 내지 도 28은 각각 나노 튜브의 투과전자현미경 분석 사진들이다.
도 29는 저온 및 상온 광발광 분광 측정에 의한 나노 튜브의 발광 스펙트럼 그래프이다.
도 30은 상온의 광발광 분광 측정에 의한 나노 튜브의 발광 스펙트럼 그래프이다.
도 31 내지 도 34는 복수의 나노 튜브들간의 간격을 각각 2.4㎛, 1.6㎛, 1.2㎛, 및 0.8㎛로 조절하여 제조한 나노 디바이스들의 입체 주사전자현미경 사진들이다.
도 35 내지 도 38은 복수의 나노 튜브들간의 간격을 각각 2.4㎛, 1.6㎛, 1.2㎛, 및 0.8㎛로 조절하여 제조한 나노 디바이스들의 평면 주사전자현미경 사진들이다.
도 39 내지 도 42는 복수의 나노튜브들의 직경을 각각 200nm, 400nm, 600nm, 및 800nm로 조절하여 제조한 나노 디바이스들의 입체 주사전자현미경 사진들이다.
도 43 내지 도 46은 복수의 나노튜브들의 직경을 각각 200nm, 400nm, 600nm, 및 800nm로 조절하여 제조한 나노 디바이스들의 평면 주사전자현미경 사진들이다.
도 47 및 도 48은 각각 POSTECH이라는 글자로 형성된 나노 디바이스의 평면 주사전자현미경 사진 및 입체 주사전자현미경 사진이다.
도 49는 발광 소자에 인가하는 전계에 따라 발광 소자들로부터 방출되는 전류 밀도를 나타낸 그래프이다.
도 50은 도 49를 파울러-노드하임 변환한 그래프이다.
도 51은 나노 튜브들간의 간격이 6㎛인 발광 소자의 방출 전류 밀도의 안정성을 나타낸 그래프이다.
도 52 및 도 53은 각각 암실 및 실내 조명을 구비한 방에서 촬영한 발광 소자의 발광 사진들이다.

Claims (36)

  1. 기판,
    상기 기판 위에 위치하고 하나 이상의 개구부를 가지는 마스크층, 및
    상기 개구부의 가장자리를 따라 상기 개구부를 관통하여 상기 기판 위에 형성되고, 상기 기판의 판면에 실질적으로 수직인 방향으로 뻗은 나노 튜브
    를 포함하고,
    상기 기판은,
    상기 나노 튜브와 접하는 제1 기판부, 및
    상기 제1 기판부에 의해 둘러싸인 제2 기판부
    를 포함하는 나노 디바이스.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 기판부의 표면 에너지는 상기 제2 기판부의 표면 에너지보다 크고, 상기 제1 기판부의 표면 에너지 및 상기 제2 기판부의 표면 에너지의 차이는 0.1J/m2 내지 5J/m2인 나노 디바이스.
  4. 제1항에 있어서,
    상기 기판의 결정 구조 및 상기 나노 튜브의 결정 구조는 실질적으로 동일한 나노 디바이스.
  5. 제4항에 있어서,
    상기 나노 튜브는 산화아연(ZnO), 산화아연마그네슘(MgZnO), 산화아연 마그네슘카드뮴(CdZnO), 산화아연베릴륨(ZnBeO), 및 산화아연마그네슘베릴륨 (ZnMgBeO)으로 이루어진 군에서 선택된 하나 이상의 원소를 포함하는 나노 디바이스.
  6. 제4항에 있어서,
    상기 기판은 실리콘, 산화알루미늄, 비소화갈륨, 스피넬, 실리콘, 인화인듐, 인화갈륨, 인화알루미늄, 질화갈륨, 질화인듐, 질화알루미늄, 산화아연, 산화마그네슘, 실리콘카바이드, 산화티타늄, 쿼츠, 파이렉스, 고분자, 금속으로부터 선택된 하나 이상의 원소를 포함하는 나노 디바이스.
  7. 제1항에 있어서,
    상기 나노 튜브를 상기 판면에 평행인 방향으로 자른 단면의 형상은 원 또는 다각형이며, 상기 기판은 상기 나노 튜브 내부의 공간을 통하여 외부로 노출된 나노 디바이스.
  8. 제1항에 있어서,
    상기 기판 및 상기 마스크층의 사이에 위치한 씨드층을 더 포함하고, 상기 나노 튜브는 상기 씨드층에 접하는 나노 디바이스.
  9. 제8항에 있어서,
    상기 씨드층은,
    상기 나노 튜브와 접하는 제1 씨드층부, 및
    상기 제1 기판부에 의해 둘러싸인 제2 씨드층부
    를 포함하는 나노 디바이스.
  10. 제8항에 있어서,
    상기 씨드층은 실리콘, 산화알루미늄, 비소화갈륨, 스피넬, 실리콘, 인화인듐, 인화갈륨, 인화알루미늄, 질화갈륨, 질화인듐, 질화알루미늄, 산화아연, 산화마그네슘, 실리콘카바이드, 및 산화티타늄으로부터 선택된 하나 이상의 원소를 포함하고, 상기 나노 튜브는 질화갈륨 및 산화아연으로 이루어진 군에서 선택된 하나 이상의 소재를 포함하는 나노 디바이스.
  11. 제1항에 있어서,
    상기 하나 이상의 개구부는 복수의 개구부들을 포함하고, 상기 복수의 개구부들간의 거리는 10nm 내지 100㎛인 나노 디바이스.
  12. 제11항에 있어서,
    상기 복수의 개구부들은 서로 상이한 직경들을 가지는 둘 이상의 개구부들을 포함하는 나노 디바이스.
  13. 제1항에 있어서,
    상기 나노 디바이스는 발광 소자 또는 바이오 센서로 사용되는 나노 디바이스.
  14. 기판,
    상기 기판 위에 위치하고 하나 이상의 개구부를 가지는 마스크층, 및
    상기 개구부를 관통하여 상기 기판 위에 형성되고, 상기 기판의 판면에 실질적으로 수직인 방향으로 뻗은 나노벽
    을 포함하고,
    상기 기판은,
    상기 나노벽과 접하는 제1 기판부, 및
    상기 제1 기판부에 의해 둘러싸인 제2 기판부
    를 포함하는 나노 디바이스.
  15. 삭제
  16. 제14항에 있어서,
    상기 제1 기판부의 표면 에너지는 상기 제2 기판부의 표면 에너지보다 크고, 상기 제1 기판부의 표면 에너지 및 상기 제2 기판부의 표면 에너지의 차이는 0.1J/m2 내지 5J/m2인 나노 디바이스.
  17. 제14항에 있어서,
    상기 하나 이상의 개구부는 복수의 개구부들을 포함하고, 상기 복수의 개구부들은 제1 개구부 및 제2 개구부를 포함하며, 상기 제1 개구부 및 상기 제2 개구부는 상호 교차하는 나노 디바이스.
  18. 제14항에 있어서,
    상기 기판 및 상기 마스크층의 사이에 위치한 씨드층을 더 포함하고, 상기 나노벽은 상기 씨드층에 접하는 나노 디바이스.
  19. 제18항에 있어서,
    상기 씨드층은,
    상기 나노벽과 접하는 제1 씨드층부, 및
    상기 제1 기판부에 의해 둘러싸인 제2 씨드층부
    를 포함하는 나노 디바이스.
  20. 소스 전극,
    상기 소스 전극 위에 위치하고 하나 이상의 개구부를 가지는 마스크층,
    상기 개구부의 가장자리를 따라 상기 개구부를 관통하여 상기 소스 전극 위에 형성되고, 상기 소스 전극의 판면에 실질적으로 수직인 방향으로 뻗은 복수의 나노 튜브들,
    상기 복수의 나노 튜브들 사이에 형성된 절연층,
    상기 절연층의 상부 및 상기 나노 튜브의 표면을 덮는 유전체층,
    상기 나노 튜브의 내부에 상기 유전체층을 덮으면서 형성된 게이트 전극, 및
    상기 게이트 전극 위에 위치한 드레인 전극
    을 포함하고,
    상기 소스 전극은,
    상기 복수의 나노 튜브들과 접하는 제1 소스 전극부, 및
    기 제1 소스 전극부에 의해 둘러싸인 제2 소스 전극부
    를 포함하는 트랜지스터.
  21. 제20항에 있어서,
    상기 제1 소스 전극부의 표면 에너지는 상기 제2 소스 전극부의 표면 에너지보다 크고, 상기 제1 소스 전극부의 표면 에너지 및 상기 제2 소스 전극부의 표면 에너지의 차이는 0.1J/m2 내지 5J/m2인 트랜지스터.
  22. 기판을 제공하는 단계,
    상기 기판 위에 하나 이상의 개구부를 가지는 마스크층을 형성하는 단계, 및
    상기 개구부의 가장자리를 따라 상기 개구부를 관통하여 상기 기판 위에 나노 튜브를 성장시키는 단계
    를 포함하고,
    상기 나노 튜브를 성장시키는 단계에서, 상기 나노 튜브는 상기 기판의 판면에 실질적으로 수직인 방향으로 뻗어 성장하며,
    상기 나노 튜브를 성장시키는 단계에서,
    상기 기판은,
    상기 나노 튜브가 접하여 그 위에서 성장하는 제1 기판부, 및
    상기 제1 기판부에 의해 둘러싸인 제2 기판부
    를 포함하는 나노 디바이스의 제조 방법.
  23. 삭제
  24. 제22항에 있어서,
    상기 제1 기판부의 표면 에너지는 상기 제2 기판부의 표면 에너지보다 크고, 상기 제1 기판부의 표면 에너지 및 상기 제2 기판부의 표면 에너지의 차이는 0.1J/m2 내지 5J/m2인 나노 디바이스의 제조 방법.
  25. 제22항에 있어서,
    상기 기판 및 상기 마스크층의 사이에 씨드층을 형성하는 단계를 더 포함하고, 상기 기판 위에 나노 튜브를 성장시키는 단계에서, 상기 나노 튜브는 상기 씨드층 바로 위에서 성장하는 나노 디바이스의 제조 방법.
  26. 제25항에 있어서,
    상기 나노 튜브를 성장시키는 단계에서,
    상기 씨드층은,
    상기 나노 튜브가 접하여 그 위에서 성장하는 제1 씨드층부, 및
    상기 제1 씨드층부에 의해 둘러싸인 제2 씨드층부
    를 포함하는 나노 디바이스의 제조 방법.
  27. 기판을 제공하는 단계,
    상기 기판 위에 하나 이상의 선형 개구부를 가지는 마스크층을 형성하는 단계, 및
    상기 개구부를 관통하여 상기 기판 위에 나노벽을 성장시키는 단계
    를 포함하고,
    상기 나노벽을 성장시키는 단계에서, 상기 나노벽은 상기 기판의 판면에 실질적으로 수직인 방향으로 뻗어 성장하며,
    상기 기판은,
    상기 나노벽이 접하여 그 위에서 성장하는 제1 기판부, 및
    상기 제1 기판부에 의해 둘러싸인 제2 기판부
    를 포함하는 나노 디바이스의 제조 방법.
  28. 삭제
  29. 제27항에 있어서,
    상기 제1 기판부의 표면 에너지는 상기 제2 기판부의 표면 에너지보다 크고, 상기 제1 기판부의 표면 에너지 및 상기 제2 기판부의 표면 에너지의 차이는 0.1J/m2 내지 5J/m2인 나노 디바이스의 제조 방법.
  30. 제27항에 있어서,
    상기 기판 및 상기 마스크층의 사이에 씨드층을 형성하는 단계를 더 포함하고, 상기 기판 위에 나노벽을 성장시키는 단계에서, 상기 나노벽은 상기 씨드층 바 로 위에서 성장하는 나노 디바이스의 제조 방법.
  31. 제30항에 있어서,
    상기 나노벽을 성장시키는 단계에서,
    상기 씨드층은,
    상기 나노벽이 접하여 그 위에서 성장하는 제1 씨드층부, 및
    상기 제1 씨드층부에 의해 둘러싸인 제2 씨드층부
    를 포함하는 나노 디바이스의 제조 방법.
  32. 소스 전극을 제공하는 단계,
    상기 소스 전극 위에 하나 이상의 개구부를 가지는 마스크층을 형성하는 단계,
    상기 개구부의 가장자리를 따라 상기 개구부를 관통하여 상기 소스 전극 위에 복수의 나노 튜브들을 성장시키는 단계
    상기 복수의 나노 튜브들 사이에 절연층을 형성하는 단계,
    상기 절연층의 상부 및 상기 나노 튜브의 표면을 유전체층으로 덮는 단계,
    상기 나노 튜브의 내부에 상기 유전체층을 덮어서 게이트 전극을 형성하는 단계, 및
    상기 게이트 전극 위에 드레인 전극을 형성하는 단계
    를 포함하고,
    상기 복수의 나노 튜브들을 성장시키는 단계에서, 상기 나노 튜브는 상기 소스 전극의 판면에 실질적으로 수직인 방향으로 뻗어 성장하며,
    상기 소스 전극은,
    상기 나노 튜브가 접하여 그 위에서 성장하는 제1 소스 전극부, 및
    상기 제1 소스 전극부에 의해 둘러싸인 제2 소스 전극부
    를 포함하는 트랜지스터의 제조 방법.
  33. 삭제
  34. 제32항에 있어서,
    상기 제1 소스 전극부의 표면 에너지는 상기 제2 소스 전극부의 표면 에너지보다 크고, 상기 제1 소스 전극부의 표면 에너지 및 상기 제2 소스 전극부의 표면 에너지의 차이는 0.1J/m2 내지 5J/m2인 트랜지스터의 제조 방법.
  35. 제32항에 있어서,
    상기 소스 전극 및 상기 마스크층의 사이에 씨드층을 형성하는 단계를 더 포함하고, 상기 소스 전극 위에 나노 튜브를 성장시키는 단계에서, 상기 나노 튜브는 상기 씨드층 바로 위에서 성장하는 트랜지스터의 제조 방법.
  36. 제35항에 있어서,
    상기 나노 튜브들을 성장시키는 단계에서,
    상기 씨드층은,
    상기 나노 튜브가 접하여 그 위에서 성장하는 제1 씨드층부, 및
    상기 제1 씨드층부에 의해 둘러싸인 제2 씨드층부
    를 포함하는 트랜지스터의 제조 방법.
KR1020080011398A 2008-02-04 2008-02-04 나노 디바이스, 이를 포함하는 트랜지스터, 나노 디바이스및 이를 포함하는 트랜지스터의 제조 방법 KR101002336B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020080011398A KR101002336B1 (ko) 2008-02-04 2008-02-04 나노 디바이스, 이를 포함하는 트랜지스터, 나노 디바이스및 이를 포함하는 트랜지스터의 제조 방법
EP08712382.4A EP2247528B1 (en) 2008-02-04 2008-02-05 Nanodevice, transistor comprising the nanodevice, method for manufacturing the nanodevice, and method for manufacturing the transistor
CN200880127716.0A CN101959789B (zh) 2008-02-04 2008-02-05 纳米器件、包括该纳米器件的晶体管、用于制造该纳米器件的方法,以及用于制造该晶体管的方法
JP2010545802A JP5378417B2 (ja) 2008-02-04 2008-02-05 ナノデバイス、これを含むトランジスタ、ナノデバイス及びこれを含むトランジスタの製造方法
PCT/KR2008/000731 WO2009099259A1 (en) 2008-02-04 2008-02-05 Nanodevice, transistor comprising the nanodevice, method for manufacturing the nanodevice, and method for manufacturing the transistor
US12/866,208 US8357922B2 (en) 2008-02-04 2008-02-05 Nanodevice, transistor comprising the nanodevice, method for manufacturing the nanodevice, and method for manufacturing the transistor
EP15171114.0A EP2940733B1 (en) 2008-02-04 2008-02-05 Nanodevice, transistor comprising the nanodevice, method for manufacturing the nanodevice, and method for manufacturing the transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080011398A KR101002336B1 (ko) 2008-02-04 2008-02-04 나노 디바이스, 이를 포함하는 트랜지스터, 나노 디바이스및 이를 포함하는 트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090085478A KR20090085478A (ko) 2009-08-07
KR101002336B1 true KR101002336B1 (ko) 2010-12-20

Family

ID=40952317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080011398A KR101002336B1 (ko) 2008-02-04 2008-02-04 나노 디바이스, 이를 포함하는 트랜지스터, 나노 디바이스및 이를 포함하는 트랜지스터의 제조 방법

Country Status (6)

Country Link
US (1) US8357922B2 (ko)
EP (2) EP2940733B1 (ko)
JP (1) JP5378417B2 (ko)
KR (1) KR101002336B1 (ko)
CN (1) CN101959789B (ko)
WO (1) WO2009099259A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2932608B1 (fr) * 2008-06-13 2011-04-22 Centre Nat Rech Scient Procede de croissance de nitrure d'elements du groupe iii.
US20140021444A1 (en) * 2010-05-31 2014-01-23 Snu R&Db Foundation Electronic device and manufacturing method thereof
WO2012067926A1 (en) * 2010-11-15 2012-05-24 The Government of the United State of America, as represented by the Secretary of the Navy Perforated contact electrode on vertical nanowire array
KR101634338B1 (ko) * 2012-04-26 2016-06-28 광주과학기술원 발광 다이오드 및 이의 제조방법
US8653599B1 (en) * 2012-11-16 2014-02-18 International Business Machines Corporation Strained SiGe nanowire having (111)-oriented sidewalls
US11216871B2 (en) 2013-09-27 2022-01-04 Insperity Services, L.P. Method, apparatus and system for automated funding
CN105374680B (zh) * 2014-08-26 2018-06-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9484469B2 (en) 2014-12-16 2016-11-01 International Business Machines Corporation Thin film device with protective layer
KR102410666B1 (ko) 2015-01-09 2022-06-20 삼성전자주식회사 반도체 소자의 계측 방법, 및 이를 이용한 반도체 소자의 제조방법
EP3101695B1 (en) * 2015-06-04 2021-12-01 Nokia Technologies Oy Device for direct x-ray detection
EP3206235B1 (en) 2016-02-12 2021-04-28 Nokia Technologies Oy Method of forming an apparatus comprising a two dimensional material
CN110970528A (zh) * 2019-12-06 2020-04-07 中国科学院长春光学精密机械与物理研究所 一种ZnMgGaO四元合金薄膜的制备方法及ZnMgGaO四元合金薄膜
US20210249618A1 (en) * 2020-02-10 2021-08-12 Lawrence Livermore National Security, Llc Electrically gated nanostructure devices

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009244A (ja) 2000-06-21 2002-01-11 Hitachi Ltd 半導体集積回路および半導体集積回路の設計方法
KR100360476B1 (ko) * 2000-06-27 2002-11-08 삼성전자 주식회사 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
JP2002270516A (ja) * 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
JP4770079B2 (ja) * 2001-07-12 2011-09-07 株式会社デンソー 半導体装置の製造方法
KR100790859B1 (ko) * 2002-11-15 2008-01-03 삼성전자주식회사 수직 나노튜브를 이용한 비휘발성 메모리 소자
JP4251268B2 (ja) 2002-11-20 2009-04-08 ソニー株式会社 電子素子及びその製造方法
US7211143B2 (en) 2002-12-09 2007-05-01 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube
WO2004105140A1 (ja) * 2003-05-22 2004-12-02 Fujitsu Limited 電界効果トランジスタ及びその製造方法
JP4329014B2 (ja) * 2003-09-05 2009-09-09 ソニー株式会社 微細構造体の製造方法および微細構造体、表示装置、ならびに記録装置の製造方法および記録装置
US7122827B2 (en) * 2003-10-15 2006-10-17 General Electric Company Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
JP3944201B2 (ja) * 2004-07-30 2007-07-11 株式会社東芝 端末装置
KR20060027425A (ko) * 2004-09-22 2006-03-28 주식회사 하우솔 접착력이 강화된 폴리고널 코아 및 하니컴 복합판넬제조방법
JP5074663B2 (ja) * 2005-02-14 2012-11-14 勝 堀 燃料電池構造の製造方法
US7485024B2 (en) * 2005-10-12 2009-02-03 Chunghwa Picture Tubes, Ltd. Fabricating method of field emission triodes
KR100767284B1 (ko) * 2006-03-27 2007-10-17 학교법인 포항공과대학교 산화아연계 미세 구조물 및 그 제조방법
KR100822799B1 (ko) * 2006-04-25 2008-04-17 삼성전자주식회사 나노크기의 도전성 구조물을 위한 선택적인 촉매 형성 방법및 선택적인 나노크기의 도전성 구조물 형성 방법
KR100799570B1 (ko) * 2006-06-15 2008-01-31 한국전자통신연구원 도넛 형태의 촉매 금속층을 이용한 실리콘 나노튜브 제조방법
US8003883B2 (en) * 2007-01-11 2011-08-23 General Electric Company Nanowall solar cells and optoelectronic devices

Also Published As

Publication number Publication date
KR20090085478A (ko) 2009-08-07
EP2940733B1 (en) 2020-10-28
EP2247528A1 (en) 2010-11-10
EP2940733A1 (en) 2015-11-04
CN101959789A (zh) 2011-01-26
US8357922B2 (en) 2013-01-22
JP2011518424A (ja) 2011-06-23
CN101959789B (zh) 2014-04-02
WO2009099259A1 (en) 2009-08-13
EP2247528B1 (en) 2016-05-11
US20110017973A1 (en) 2011-01-27
JP5378417B2 (ja) 2013-12-25
EP2247528A4 (en) 2012-10-31

Similar Documents

Publication Publication Date Title
KR101002336B1 (ko) 나노 디바이스, 이를 포함하는 트랜지스터, 나노 디바이스및 이를 포함하는 트랜지스터의 제조 방법
KR100972842B1 (ko) 나노막대를 포함하는 나노디바이스 및 그 제조 방법
US10861696B2 (en) Compositions comprising epitaxial nanowires on graphene substrates and methods of making thereof
Nikoobakht et al. Scalable synthesis and device integration of self-registered one-dimensional zinc oxide nanostructures and related materials
US9306099B2 (en) Material including graphene and an inorganic material and method of manufacturing the material
CN104145340B (zh) 具有石墨烯顶部电极和底部电极的纳米线装置以及制造该装置的方法
Tsivion et al. Guided growth of horizontal ZnO nanowires with controlled orientations on flat and faceted sapphire surfaces
KR101217209B1 (ko) 발광소자 및 그 제조방법
KR101030531B1 (ko) 전계방출장치, 전계방출 표시장치 및 그 제조 방법
US8810009B2 (en) Method of fabricating a planar semiconductor nanowire
Wang et al. Manufacturing strategies for wafer-scale two-dimensional transition metal dichalcogenide heterolayers
Ryu et al. Two-dimensional material templates for van der Waals epitaxy, remote epitaxy, and intercalation growth
Chen et al. Well-aligned single-crystalline GaN nanocolumns and their field emission properties
KR101309308B1 (ko) 전자소자와 그 제조방법
KR101564241B1 (ko) 핵 생성 동역학 조절을 이용한 2차원 전이금속-칼코겐 화합물의 제조 방법
US20140021444A1 (en) Electronic device and manufacturing method thereof
Yoon et al. Position-controlled selective growth of ZnO nanostructures and their heterostructures
Oh et al. Initial Growth Behavior in Catalyst-Free-Grown Vertical ZnO Nanorods on c-Al2O3, as Observed Using Synchrotron Radiation X-ray Scattering
Pham et al. Wide Bandgap Nanowires: Synthesis, Properties, and Applications
Kauser et al. Pole figure Analysis of GaAs/GaAsSb Nanowire using XRD
Johar Growth and Characterization of GaN-based Nanowires for Optical and Energy Harvesting Applications
MINRUI Selected zinc chalcogenide nanomaterials with novel structure and functionality
ZHAI et al. ONE-DIMENSIONAL NANOSTRUCTURES
Lebedev et al. Fabrication of one‐dimensional “trenched” GaN nanowires and their interconnections

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 9