JP4251268B2 - 電子素子及びその製造方法 - Google Patents

電子素子及びその製造方法 Download PDF

Info

Publication number
JP4251268B2
JP4251268B2 JP2002335879A JP2002335879A JP4251268B2 JP 4251268 B2 JP4251268 B2 JP 4251268B2 JP 2002335879 A JP2002335879 A JP 2002335879A JP 2002335879 A JP2002335879 A JP 2002335879A JP 4251268 B2 JP4251268 B2 JP 4251268B2
Authority
JP
Japan
Prior art keywords
carbon
electronic device
molecule
cylindrical
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002335879A
Other languages
English (en)
Other versions
JP2004171903A (ja
Inventor
竜一郎 丸山
誠文 阿多
誠司 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002335879A priority Critical patent/JP4251268B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to AU2003277560A priority patent/AU2003277560A1/en
Priority to US10/535,927 priority patent/US7719032B2/en
Priority to PCT/JP2003/014117 priority patent/WO2004047183A1/ja
Priority to CN200380103349.8A priority patent/CN1711645B/zh
Priority to KR1020057007390A priority patent/KR101062240B1/ko
Publication of JP2004171903A publication Critical patent/JP2004171903A/ja
Priority to US12/274,977 priority patent/US7790539B2/en
Application granted granted Critical
Publication of JP4251268B2 publication Critical patent/JP4251268B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221Carbon nanotubes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02606Nanotubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/701Organic molecular electronic devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/762Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938Field effect transistors, FETS, with nanowire- or nanotube-channel region
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/949Radiation emitter using nanostructure

Description

【0001】
【発明の属する技術分野】
本発明は、炭素分子からなる電子素子及びその製造方法に関するものである。
【0002】
【従来の技術】
ベンゼン環を形成する炭素原子の6員環だけを平面状に連結した6角形の網目構造(蜂の巣構造)は、グラフェンシートと呼ばれる。このシートを何層にも積み重ねた構造がグラファイトの結晶である。グラファイトは、6角形の網構造の炭素鎖に沿って形成された共役系を介して、非局在化したπ電子が移動できるため、金属と同様の高い電気伝導度を示す(以下、本明細書では、金属ではない物質が、非局在化したπ電子等の移動等によって、金属と同程度の高い電気伝導度を示す場合、「その物質は金属性である」ということにする。)。
【0003】
一方、1枚の長方形のグラフェンシートを円筒状に丸め、長方形の辺を継ぎ目がないようにつなげると、単層のカーボンナノチューブが作られる。このとき、シートの丸め方によって分子構造が微妙に異なるカーボンナノチューブができ、これらの電気的性質は、半導体性であるものから金属性であるものまで変化する。以下、この点について説明する。
【0004】
図8は、カーボンナノチューブの分子構造を定義するための展開図(グラフェンシートの一部分)を示している。このシートを6員環51が6員環52に重なるように丸めて、単層のカーボンナノチューブを作るものとする。つまり、6員環51上の点Aから6員環52上の点Aに対応する点A′に向かって引いた線分A−A′が、円筒の外周になるようにグラフェンシートを丸めるものとする。
【0005】
このカーボンナノチューブの分子構造は、円筒の円周方向に並ぶ6員環の数と向きによって決まる。これを具体的に示すには、
【数1】
Figure 0004251268
と表したときの整数の組(n、m)によって示す。
【0006】
例えば、図8の例では、
【数2】
Figure 0004251268
であるから、このカーボンナノチューブの構造を特定する整数の組は、(8、2)である。
【0007】
電子は波としての性質をもち、分子内の電子の波が、位相の関係で強め合う場合と弱め合う場合とがある。どのような電子の波が強め合い、どのような電子の波が弱め合うかは、分子構造に依存する。この結果、カーボンナノチューブの構造が異なると、許される電子の状態が変化し、電気的性質も変化する。
【0008】
量子力学計算によると、カーボンナノチューブの電気的性質は、上記の整数の組(n、m)に大きく依存することが示され、これは実験的にも確認されている(田中一義編,「カーボンナノチューブ」,化学同人(2001)、p.19-46)。
【0009】
即ち、電子の最高被占軌道(HOMO)と最低空軌道(LUMO)とのエネルギー差であるバンドギャップは、nが大きくなると徐々に小さくなり、グラファイトのバンドギャップに近づく。しかも特別な場合として、(2n+m)が3の倍数である場合には、最高被占軌道(HOMO)と最低空軌道(LUMO)が縮退してバンドギャップは0となり、カーボンナノチューブは金属性を示す。
【0010】
以上をまとめると、iを整数として
2n+m = 3×i の場合・・・カーボンナノチューブは金属性
2n+m ≠ 3×i の場合・・・カーボンナノチューブは半導体性
であり、半導体性カーボンナノチューブのバンドギャップは、nが大きいほど小くなる。
【0011】
このように、カーボンナノチューブは、電子特性がシートの大きさや丸め方によって半導体性から金属性まで変化し、しかも、半導体デバイスの性能を左右するバンドギャップを制御できる可能性のある、極めて魅力的な電子材料である。
【0012】
カーボンナノチューブの構造を制御して電気特性を自在に操れるようになれば、多くのエレクトロニクス部品に使われている半導体と金属をカーボンナノチューブで置き換え得る可能性もある。
【0013】
上述した特異な電子特性の他にも、カーボンナノチューブには優れた性質が多い。例えば、カーボンナノチューブのように非常に微細な線構造では、電子や正孔が散乱されずに伝導するバリスティック伝導と呼ばれる現象が起き、高速に移動する可能性がある。これを利用すると、エレクトロニクス部品を飛躍的に高速に動作させることができる。
【0014】
また、カーボンナノチューブの熱伝導率は、すべての物質の中で最大である。高集積化或いは高速化するほど、LSI(大規模集積回路)の発熱量が増え、誤動作しやすくなるという問題を解決できるかもしれない。
【0015】
更に、カーボンナノチューブは、引っ張りや曲げに対する強度が既存の材料より飛び抜けて優れている。これはボトムアップ的な微細加工を行う上で好都合な性質である。
【0016】
以上のようなことから、カーボンナノチューブは、LSI等の微細化及び高速化の限界が見えつつある、従来のシリコン等の無機材料を中心とする半導体技術にかわって、その壁を打ち破る材料として期待されている。
【0017】
このようなカーボンナノチューブを用いて、トランジスタ等の電子装置を作製する研究が既に始まっている。その中で、最近、多層カーボンナノチューブの特徴を生かした電界効果トランジスタが提案された(非特許文献1(化学工業日報2002年2月28日付))。
【0018】
カーボンナノチューブには、1枚のグラフェンシートが丸まった単層カーボンナノチューブと、直径の異なる円筒状のカーボンナノチューブが何層にも入れ子状に積層した、多層カーボンナノチューブがある。
【0019】
多層カーボンナノチューブにおいて、内側の層と外側の層が密着して形成された場合、2層間の距離は0.3〜0.4nmである。この2層の間の空間は、それぞれの層の6員環を形成する炭素原子のπ電子雲で満たされており、内側の層と外側の層は同心円状に一定の距離を保っている。
【0020】
この2層間の抵抗の大きさは、各層におけるグラフェンシートの面方向の抵抗の大きさの100倍から10000倍になるので、この2層の間の空間もしくは複数層の間をゲート絶縁層として利用することにより、絶縁ゲート型電界効果トランジスタを作製することができる。
【0021】
図9は、非特許文献1に報告された、2層カーボンナノチューブを用いて作製された電界効果トランジスタ(以下、比較例という。)の構造を示す概略説明図である。
【0022】
この電界効果トランジスタでは、内側の半導体性カーボンナノチューブ1が外側の金属性カーボンナノチューブ2で部分的に覆われた2層カーボンナノチューブ61を用いる。そして、金属からなるソース電極3及びドレイン電極5を半導体性カーボンナノチューブ層1に接触させ、金属からなるゲート電極4を金属性カーボンナノチューブ層2に接触させる。
【0023】
トランジスタとして動作させる場合には、ソース電極3とドレイン電極5との間の半導体性カーボンナノチューブ1にドレイン・ソース間電圧VDS を加えながら、ゲート電極4を通じて金属性カーボンナノチューブ2に制御用のゲート電圧VG を印加する。
【0024】
ゲート電圧の印加によって、半導体性カーボンナノチューブ層1への誘起電荷注入を行い、ソース電極3とドレイン電極5との間の半導体性カーボンナノチューブ層1の導電性を制御して、トランジスタ動作を行わせる。この時、半導体性カーボンナノチューブ層1と金属性カーボンナノチューブ層2との間の空間が、通常の絶縁ゲート型電界効果トランジスタにおける絶縁層として機能する。
【0025】
【非特許文献1】
化学工業日報(The Chemical Daily)、化学工業日報社、2002年2月28日、p.1
【0026】
【発明が解決しようとする課題】
図2に、比較例の電界効果トランジスタのドレイン電流ID−ドレイン・ソース間電圧VDS 特性を示す。ゲート電圧VG を一定に保ってドレイン・ソース間電圧VDS を増加させていくと、ドレイン電流ID は、VDS が小さい領域ではVDS の増加につれて増加するが、やがて飽和し始め、VDS がある値をこえるとVDS によらず本質的に一定となる。
【0027】
この飽和領域で流れるドレイン電流ID は、ゲート電圧VG の増加によって増加するから、ゲート電圧VG(ゲート電極4に印加する制御電圧)によってドレイン電流ID が変調されるトランジスタとしての動作が発揮される。
【0028】
しかしながら、比較例の電界効果トランジスタでは、飽和時に流れるドレイン電流ID が小さく、その結果として、ゲート電圧VG の変化による増加率も小さい。このため、ゲート電圧印加によるドレイン電流の増幅効果が低くなり、結果として消費電力が大きくなる。
【0029】
この原因は、図9に示すように、比較例のトランジスタでは、ソース電極3とドレイン電極5との間の半導体性カーボンナノチューブ層1の中に、金属性カーボンナノチューブ層2に内包されず、ゲート電圧VG が作用しない領域62が存在し、ソース電極3とドレイン電極5との間に均一に連続したチャネルが形成できないためと考えられる。
【0030】
次に、ゲート電圧VG が作用しない領域62には、トンネル効果を利用して電流を流すことで、比較例のトランジスタをトランジスタ動作させる可能性について検討してみる。具体的には、ゲート電圧VG が作用しない領域62の長さ(ソース電極3又はドレイン電極5と金属性カーボンナノチューブ層2との距離)をLmとおいて、電子がトンネル効果によって長さLmの領域62を透過する確率を、バイアス電圧Eを変えながら計算する。
【0031】
単層カーボンナノチューブの仕事関数は5.15eV(M.Shiraishi and M. Ata, Carbon, 39, 1913-1917 (2001))、バンドギャップは0.1〜1.4eVである(C.H.Olk and J.P.Heremans, J. Material Res., 9, 259 (1994)、C.T.White, D.H.Roberston and J.W.Mintmire, Phys. Rev. B, 47, 5485 (1993))。今回の計算では、半導体性カーボンナノチューブ1のバンドギャップは、0.4eVであると仮定した。
【0032】
電極材料として金を用いるとすると、金の仕事関数は5.05eVである。従って、半導体性カーボンナノチューブ1が真性半導体であると仮定すると、金電極と半導体性カーボンナノチューブ1との間に、0.1eVのエネルギー障壁V0 が存在する。
【0033】
ここで、図10(a)に示すように、電子は、金電極に一定のバイアス電圧Eを加えた条件下で、厚さLm、高さV0eVのエネルギー障壁をトンネル効果によって透過するものとすると、透過の確率Tは、
【数3】
Figure 0004251268
で与えられる。但し、
【数4】
Figure 0004251268
Figure 0004251268
であり、mは電子の質量9.1×10 31kgである。
【0034】
E<Vの場合、κiは虚数になり、式(1)のTは、Lが大きくなるにつれて指数関数的に減少する。つまり、距離Lが大きい場合には、電子は、半導体性カーボンナノチューブ1の領域に少しは侵入できるものの、最終的には全反射されてしまう。今回の計算では、電子がトンネル効果でエネルギー障壁0.01eVを透過するためには、即ち、式(1)が収束するための厚さ(coherence length)は、約2nmであった。
【0035】
そこで、Lを1.5nm、1nm及び0.5nmとした場合について、電子に対する障壁の高さ(V−E)の変化に対する透過率Tの変化を計算した。その結果を、図10(b)及び表1に示す。図10(b)及び表1から、トンネル効果による透過率Tは、エネルギー障壁の高さ(V−E)及び障壁の長さLが大きくなるにつれて減少することがわかる。そして、50%程度の透過率Tを実現するには、Lは1nm程度に抑える必要があることがわかる。
【0036】
【表1】
Figure 0004251268
【0037】
以上のように、ゲート電圧VG が作用しない領域62が存在する問題点を、トンネル効果を利用して改善するためには、領域62の長さLを少なくとも約2nm以下、好ましくは1nm程度以下に抑える必要があり、この実現は加工精度上困難であると思われる。
【0038】
なお、非特許文献1の記事によると、半導体性カーボンナノチューブ層1として、金属原子含有フラーレンを内包させた半導体性カーボンナノチューブが用いられ、導電性の改善が行われている。しかし、ゲート電圧の印加による効果は、半導体性カーボンナノチューブ層1の表面付近のごく薄い層に対して作用するものであることを考えると、フラーレンの内包による改善の効果は小さいものと考えられる。
【0039】
本発明は、上記のような事情に鑑みてなされたものであって、その目的は、従来の炭素分子からなる電子素子の欠点を克服して、それを上回る性能を有する超小型の電子素子、及びその製造方法を提供することにある。
【0040】
【課題を解決するための手段】
即ち、本発明は、
導電性を有する内側の第1の筒状炭素分子と、
前記第1の筒状炭素分子とほぼ平行に配置され、前記第1の筒状炭素分子の一部を被 覆し、半導体性を有する外側の第2の筒状炭素分子と、
前記第1の筒状炭素分子と前記第2の筒状炭素分子との間に存在する少なくとも空間 からなる絶縁層と、
前記第2の筒状炭素分子で被覆されていない前記第1の筒状炭素分子の非被覆部位に おいて前記第1の筒状炭素分子に電圧を印加する電圧印加手段と、
前記第2の筒状炭素分子に電流を入力する電流入力手段と、
前記第2の筒状炭素分子から電流を出力する電流出力手段と
を有し、前記電圧印加手段によって前記第1の筒状炭素分子に電圧を印加することによって、この印加電圧とは逆極性の電荷を前記絶縁層に面する前記第2の筒状炭素分子に誘起し、前記第2の筒状炭素分子に流れる電流を制御するように構成された電子素子(第1の電子素子)に係わり、また、
内側が空洞になっている半導体性の炭素分子と、
前記炭素分子に一部分が内包されている導電体と、
前記導電体と前記炭素分子との間に存在する少なくとも空間からなる絶縁層と、前記 炭素分子で被覆されていない前記導電体の非被覆部位において前記導電体に電圧を印加 する電圧印加手段と
を有し、前記電圧印加手段によって前記導電体に電圧を印加することによって前記炭素分子の電気的状態を制御するように構成された電子素子(第の電子素子)に係わる。
【0041】
また、本発明は、導電性を有する内側の第1の筒状炭素分子と、前記第1の筒状炭素分子とほぼ平行に配置された半導体性を有する外側の第2の筒状炭素分子とが積層された筒状炭素分子積層体を用いて電子素子製造する方法であって、
前記第2の筒状炭素分子の一部に電流を流して、前記第2の筒状炭素分子の一部分を 除去する工程と、
この除去によって露出した前記第1の筒状炭素分子の露出部位に電圧印加手段を設け る工程と、
前記第2の筒状炭素分子に電流入力手段及び電流出力手段を設ける工程と
を有する電子素子の製造方法(第1の電子素子の製造方法)に係わり、また、導電性を有する内側の第1の筒状炭素分子と、前記第1の筒状炭素分子とほぼ平行に配置された半導体性を有する外側の第2の筒状炭素分子とが積層された筒状炭素分子積層体を用いて電子素子製造する方法であって、
前記第1の筒状炭素分子の一部を前記第2の筒状炭素分子に対して軸方向に引き出す 工程と、
この引き出しによって露出した前記第1の筒状炭素分子の露出部位に電圧印加手段を 設ける工程と、
前記第2の筒状炭素分子に電流入力手段及び電流出力手段を設ける工程と
を有する電子素子の製造方法(第の電子素子の別の製造方法)に係わり、また、内側が空洞になっている半導体性の炭素分子内に、導電体が内包された構造体を用いて電子素子を製造する方法であって、
前記炭素分子の一部に電流を流して、前記炭素分子の一部分を除去する工程と、
この除去によって露出した前記導電体の露出部位電圧印加手段を設ける工程と
を有する電子素子の製造方法(第の電子素子の製造方法)に係わり、更に、内側が空洞になっている半導体性の炭素分子内に、導電体が内包された構造体を用いて電子素子を製造する方法であって、
前記導電体の一部を前記炭素分子に対して軸方向に引き出す工程と、
この引き出しによって露出した前記導電体の露出部位に電圧印加手段を設ける工程と
を有する、電子素子の製造方法(第2の電子素子の別の製造方法)に係わる。
【0042】
本発明によれば、外側に位置する第1の筒状炭素分子又はカーボンナノチューブ又は半導体性の炭素分子(以下、半導体性の第1の構造体と称する。)の電気的状態が、この第1の構造体によって一部が被覆、内包された第2の筒状炭素分子又はカーボンナノチューブ又は導電体(以下、第2の構造体と称する。)に印加される前記電圧によって効果的に制御される。
【0043】
ここで、第1の電子素子では、前記第1及び前記第2の構造体は前記筒状炭素分子、特に各カーボンナノチューブからなり、の電子素子では、前記第1の構造体は前記内側が空洞になっている半導体性の炭素分子からなり、前記第2の構造体は前記導電体からなる。
【0044】
このため、前記電圧を印加する電圧印加手段を前記第2の構造体に設け、電流を入力する電流入力手段と電流を出力する電流出力手段とを前記第1の構造体に設けた場合、前記第1の構造体の入出力電流は、前記電圧によって効果的に制御される。
【0045】
本発明の第1の電子素子の製造方法は、少なくとも2層からなる多層カーボンナノチューブを構成する各カーボンナノチューブを材料として用いるのがよい。第1の電子素子の製造方法では、前記外側のカーボンナノチューブの一部に電流を流して、部分的に層を除去する工程を行い、内側のカーボンナノチューブを露出させ、或いは、内側のカーボンナノチューブの一部を軸方向に引き出す工程を行い、内側のカーボンナノチューブを露出させてよい
【0046】
いずれも、前記少なくとも2層からなる多層カーボンナノチューブを構成するカーボンナノチューブから、前記第1及び前記第2の構造体に適したカーボンナノチューブを選別して用いる、容易に能率良く電子素子を作製できる製造方法である。
【0047】
本発明の第の電子素子の製造方法は、円筒形のカーボンナノチューブばかりでなく、カップスタック型のカーボンナノチューブやカーボンナノホーンなど、内側に空洞を有する様々な前記炭素分子に適用可能である。
【0048】
【発明の実施の形態】
本発明において、前記第1及び第2の筒状炭素分子はカーボンナノチューブであるのがよい。
【0049】
また、前記電子素子は、第2の筒状炭素分子のうち、前記第1の筒状炭素分子を被覆する部分に、前記電流入力手段及び前記電流出力手段の少なくとも一方を備えるのがよい。
【0050】
本発明において、前記電子素子は、前記炭素分子に電流を入力する入力手段と、前記炭素分子から電流を出力する出力手段とを有するのがよい。
【0051】
このとき、前記炭素分子の前記入力手段接続位置と前記出力手段接続位置との間の全ての領域の前記電気的性質を制御したい場合には、前記導電体を内包している領域において、前記炭素分子に前記入力手段及び前記出力手段を設ける。
【0052】
一方、前記炭素分子の前記入力手段接続位置と前記出力手段接続位置との間の一部の領域の前記電気的性質を制御したい場合には、前記導電体を内包している領域において、前記炭素分子に前記入力手段及び前記出力手段の一方を設ける。
【0053】
より具体的には、前記電子素子は、前記導電体に印加される電圧によって、前記炭素分子を流れる電流が制御される電子素子、例えば、絶縁ゲート型電界効果トランジスタとして構成された電子素子であるのがよい。
【0054】
即ち、前記炭素分子にソース電極及びドレイン電極を設け、前記導電体にゲート電極を設け、前記炭素分子と前記導電体との間の空間をゲート絶縁層として絶縁ゲート型電界効果トランジスタを形成した場合、前記炭素分子のソース電極接合部からドレイン電極接合部までの全チャネル領域がゲート電圧の作用下にあり、伝導チャネルが制御性良く形成されるため、トランジスタとしての良好な電流・電圧特性が得られる。
【0055】
本発明において、前記電子素子は、前記炭素分子の前記空洞内に中心軸を一致させて前記導電体が内包されているのがよい。前記炭素分子と前記導電体の両者が軸対称の対称性をもち、中心軸を一致させて配置されている構造であれば、中心軸のまわりの前記電子素子の前記電気的性質に偏りがない。また、機械的に安定な配置になるため、配置の変動によって、前記炭素分子に対する前記導電体の作用が変動することがない。
【0056】
本発明において、前記炭素分子としては、半導体性であれば原理的には何でもよい。例えば、円筒形のカーボンナノチューブばかりでなく、カップスタック型のカーボンナノチューブやカーボンナノホーンなどのナノカーボンと呼ばれる物質群であってよい。
【0057】
また、前記導電体としては、導電性であれば原理的には何でもよい。例えば、金属性のカーボンナノチューブや、場合によっては、前記炭素分子の空洞内に設けられた金属等の導電性材料のナノワイヤであってもよい。
【0058】
ただ、現在における材料の量産性や加工のしやすさを考えると、前記炭素分子としては、半導体性のカーボンナノチューブを用い、前記導電体としては、金属性のカーボンナノチューブを用い、多層カーボンナノチューブを構成する各カーボンナノチューブ層からこれらを選別して用いるのがよい。
【0059】
より具体的に説明すると、多層カーボンナノチューブの各層の中から、半導体性カーボンナノチューブ層を1つ前記炭素分子として選択し、その内側にあり、1層若しくは複数の半導体性カーボンナノチューブ層で隔てられた金属性カーボンナノチューブ層を前記導電体として選択すればよい。
【0060】
この場合、選択した2層以外の層は、残したままでよく、取り除く必要はない。従って、原料のカーボンナノチューブは、2層カーボンナノチューブに限られるのではなく、3層以上からなる多層カーボンナノチューブであってよい。
【0061】
前記選択した2層の間に半導体性カーボンナノチューブ層が含まれる多層カーボンナノチューブを用いて絶縁ゲート型電界効果トランジスタを作製する場合には、この半導体性カーボンナノチューブ層も含めて、前記選択した2層の間をゲート絶縁層として利用する。
【0062】
半導体性のカーボンナノチューブ層と金属性のカーボンナノチューブ層との識別・選別は、走査型トンネル分光プローブ法(STSプローブ法)及び顕微ラマン分光法によって行うのがよい。
【0063】
電極等の取り付け等に好都合な形状に加工するには、前記炭素分子及び前記導電体の一方を選別した後に、前記カーボンナノチューブ層を部分的に除去する工程を少なくとも1回行うのがよく、具体的には、前記カーボンナノチューブ層を通電による加熱下で酸化除去するのがよい。
【0064】
あるいは、多層カーボンナノチューブを構成する内側のカーボンナノチューブ層の少なくとも1層を、走査型プローブ顕微鏡のプローブを用いて、部分的に軸方向に引き出して露出させる工程を行った後、露出している各カーボンナノチューブ層から、前記炭素分子及び前記導電体を選別するのがよい。
【0065】
次に、本発明の好ましい実施の形態を図面参照下に具体的に説明する。
【0066】
実施の形態1:絶縁ゲート型電界効果トランジスタ
図1は、本発明の好ましい実施の形態1に基づく絶縁ゲート型電界効果トランジスタの構造を示す概略説明図である。
【0067】
この電界効果トランジスタでは、内側の金属性カーボンナノチューブ層2が外側の半導体性カーボンナノチューブ層1で部分的に覆われた多層カーボンナノチューブ10を用いる。そして、金属からなるソース電極3及びドレイン電極5を半導体性カーボンナノチューブ1の両端に接触させ、金属からなるゲート電極4を金属性カーボンナノチューブ2に接触させる。
【0068】
トランジスタとして動作させる場合には、ソース電極を接地して、ソース電極3とドレイン電極5との間の半導体性カーボンナノチューブ層1(チャネル領域)にドレイン・ソース間電圧VDS を加えながら、ゲート電極4を通じて金属性カーボンナノチューブ層2に制御用のゲート電圧VG を印加する。なお、半導体性カーボンナノチューブ1の導電型がp型の場合には、正のゲート電圧を印加する。
【0069】
ゲート電圧が印加されると、半導体性カーボンナノチューブ層1の表面に可動電子を含む負の電荷を持った薄い層が誘起され、ソース・ドレイン間に伝導チャネルが形成される。この時、金属性カーボンナノチューブ層2と半導体性カーボンナノチューブ層1との間の空間が、通常の絶縁ゲート型トランジスタにおける絶縁層として機能する。
【0070】
図2は、実施の形態1の電界効果トランジスタのドレイン電流ID−ドレイン・ソース間電圧VDS 特性を示すグラフである。ゲート電圧VG を一定に保ってドレイン・ソース間電圧VDS を増加させていくと、ドレイン電流ID は、VDS が小さい領域ではVDS の増加につれて増加するが、やがて飽和し始め、VDS がある値をこえるとVDS によらず本質的に一定となる。
【0071】
この飽和領域で流れるドレイン電流ID は、ゲート電圧VG の増加によって増加するから、ゲート電圧VG(ゲート電極4に印加する制御電圧)によってドレイン電流ID が変調されるトランジスタとしての動作が発揮される。
【0072】
実施の形態1の電界効果トランジスタの電流・電圧特性を、同じ図2に示した比較例の電界効果トランジスタの電流・電圧特性と比べると、飽和時に流れるドレイン電流ID が増加し、その結果として、ゲート電圧VG の変化による増加率(増幅率)も大きくなっていることがわかる。これは、本実施の形態のトランジスタでは、ドレイン・ソース間のチャネル領域の全てがゲート電圧の作用下にあり、伝導チャネルが制御性良く形成されるためと考えられる。
【0073】
変形例として、半導体性と金属性の性質がミックスしたカーボンナノチューブ層を金属性カーボンナノチューブ層2のかわりに用いた場合でも、トランジスタ動作は可能となる。しかし、この場合には、ゲート層の伝導率が減少するため、ゲート電圧印加による電荷注入効率は減少する。
【0074】
実施の形態2:絶縁ゲート型電界効果トランジスタの作製
ここでは、実施の形態1に示した絶縁ゲート型電界効果トランジスタの作製工程を説明する。
【0075】
<多層カーボンナノチューブ原料の作製>
原料となる多層カーボンナノチューブは、公知の方法によって作製する。例えば、熱CVD(Chemical Vapor Deposition;化学的気相成長)法を用いる場合には、触媒をゼオライト等に担持して反応管内に配置し、反応温度600〜1300℃で炭化水素系の原料ガスを流し、触媒を起点として多層カーボンナノチューブを成長させる。
【0076】
この時、触媒として、鉄やニッケル、コバルトなどの遷移金属系の微粒子粉末を用いる。これらの微粒子は、例えば、酢酸鉄及び酢酸コバルトの混合溶液中にゼオライトを分散させ、ゼオライトの表面に酢酸鉄及び酢酸コバルトを吸着させた後、乾燥させることによってゼオライト表面に担持する。
【0077】
反応ガスはアセチレンC2H2 等の炭化水素ガスが望ましく、さらにはアルゴンガスで希釈されるのがよい。
【0078】
他の合成法として、炭素電極を用いた真空中でのアーク放電を利用するアーク放電法や、グラファイトをレーザーで照射して昇華させるレーザーアブレーション法等で多層カーボンナノチューブを製造することができる。
【0079】
<カーボンナノチューブの加工と電極の取り付け>
上記の絶縁ゲート型電界効果トランジスタを作製するには、内側の金属性カーボンナノチューブ層2が外側の半導体性カーボンナノチューブ層1で部分的に覆われた多層カーボンナノチューブ10が必要である。ここでは、原料に含まれる種々の多層カーボンナノチューブの中から、上記トランジスタの作製に適した多層カーボンナノチューブを選び出し、加工する方法について、図3と図4とを用いて説明する。
【0080】
なお、カーボンナノチューブは、真空中で随時、電子線観察顕微鏡を用いて観察しながら加工する。また、原料の中には多くの異なる整数の組(n、m)を持つカーボンナノチューブ層が含まれるため、半導体性ナノチューブ層1と金属性カーボンナノチューブ層2との識別及び選択は、走査型トンネル分光プローブ法(STSプローブ法)及び顕微ラマン分光法によって行う。
【0081】
工程1:多層カーボンナノチューブ10の選別
まず、多数の多層カーボンナノチューブを基板上に分散させ、図3(a)に示すように、外側の層に第1プローブ11をあてがうなどして、走査型トンネル分光プローブ法(STSプローブ法)及び顕微ラマン分光法により、外層が半導体性カーボンナノチューブ層1である多層カーボンナノチューブ10を選別する。
【0082】
工程2:半導体性カーボンナノチューブ層1の一部の除去
次に、図3(b)に示すように、半導体性カーボンナノチューブ層1のうち、チャネル領域6として残す部分を除いて、除去したい部分7の両端に第1プローブ11及び第2プローブ12を接触させる。この状態で、両プローブ間に電圧を印加して除去部分7に電流を流してジュール熱によって加熱し、除去部分7を選択的に酸化除去して、外側から数えて2層目のカーボンナノチューブ層8を露出させる(図3(c))。
【0083】
工程3:カーボンナノチューブ層8の選別
図4(d)に示すように、工程2によって新たに露出した2層目のカーボンナノチューブ層8に対し、工程1と同様にして、走査型トンネル分光プローブ法(STSプローブ法)及び顕微ラマン分光法により、半導体性カーボンナノチューブ層1であるか、金属性カーボンナノチューブ層2であるか、識別する。カーボンナノチューブ層8が金属性カーボンナノチューブ層2である場合には、ここで多層カーボンナノチューブ10の加工を終了する。
【0084】
工程4:工程2と工程3との繰り返し
内側層8が半導体性カーボンナノチューブ層1である場合には、工程2と工程3を繰り返す。即ち、カーボンナノチューブ層8に対して工程2と同様の部分的な酸化除去を行い、外側から数えて3層目のカーボンナノチューブ層9を露出させる(図4(e))。続いて、カーボンナノチューブ層9に対して、半導体性カーボンナノチューブ層1であるか、金属性カーボンナノチューブ層2であるか、識別する工程を行う。
【0085】
工程2と工程3は、金属性カーボンナノチューブ層2が現れるまで繰り返し、外側から1層ずつ半導体性カーボンナノチューブ層を酸化除去してゆく。この時、多層カーボンナノチューブ10の導電率をモニターしながら酸化除去を行うのがよい。導電率は、時間に対して階段(ステップ)状に減少してゆくが、この各ステップの終了が観察される時点が、カーボンナノチューブの1層もしくは数層が除去された時点に対応する。
【0086】
工程5:電極の取り付け
最後に、図4(f)に示すように、加工されたカーボンナノチューブ10に電極を取り付けて、電界効果型トランジスタを完成する。ここでは、走査型トンネル分光法で表面状態を観察しながらプローブを接触させ、その後STSプローブを測定装置から切り離して、電極として用いる。即ち、外側の半導体性カーボンナノチューブ層1に対しては両端部にソース用プローブ3及びドレイン用プローブ5を接触させ、内側の金属性カーボンナノチューブ層2にはゲート用プローブ4を接触させる。
【0087】
図4(f)は、外側から数えて3層目のカーボンナノチューブ層9が金属性カーボンナノチューブ層2である例を示している。この場合、外側から数えて2層目の半導体性カーボンナノチューブ8も含めて、半導体性カーボンナノチューブ層1のチャネル領域6と金属性カーボンナノチューブ層2との間をゲート絶縁層として利用する。
【0088】
ここでは、予め外側の層が半導体性カーボンナノチューブ層1である多層カーボンナノチューブ10を選別して用いたが、外側の層が金属性カーボンナノチューブ層である多層カーボンナノチューブに対しては、工程2と同様にして、半導体性カーボンナノチューブ層が露出するまで、外側の金属性カーボンナノチューブ層の一部又は全部を酸化除去する工程を行い、その後、この多層カーボンナノチューブを多層カーボンナノチューブ10と同様に用いてもよい。
【0089】
実施の形態2に基づく絶縁ゲート型電界効果トランジスタの製造方法は、多層カーボンナノチューブを利用しているため、容易に、歩留まり良く絶縁ゲート型電界効果トランジスタを作製することができる。
【0090】
また、必要な2つの層以外の層に対する加工を最小限に抑えることができるため、工程数が少なく、歩留まりの良い、生産性の高い絶縁ゲート型電界効果トランジスタの製造方法である。
【0091】
また、実施の形態2に基づく絶縁ゲート型電界効果トランジスタの製造方法は、円筒形のカーボンナノチューブばかりでなく、カップスタック型のカーボンナノチューブやカーボンナノホーンなど、内側に空洞を有する様々な多層ナノカーボンに適用可能な製造方法である。
【0092】
実施の形態3:絶縁ゲート型電界効果トランジスタの作製
ここでは、内側の金属性カーボンナノチューブ層2が外側の半導体性カーボンナノチューブ層1で部分的に覆われた多層カーボンナノチューブを作成する別の方法を、図5を用いて説明する。
【0093】
まず、任意の多層カーボンナノチューブ20を選択する。
【0094】
次に、多層カーボンナノチューブ20の最外層を固定する。真空チャンバ内で、多層カーボンナノチューブ20の最外層に、第1プローブ11をナノチューブ20の軸方向と平行に接触させ、放置する。真空チャンバ内部の、カーボンを含む不純物が接触部分に付着し堆積することにより、多層カーボンナノチューブ20の最外層は第1プローブ11に固着する。
【0095】
次に、上記と同様の方法で多層カーボンナノチューブ20の内側の層に第2プローブ12を固着させた後、第1プローブ11と第2プローブ12とを引き離していくと、図5(b)のような内側層を引き出された多層カーボンナノチューブ21を作ることができる。
【0096】
図5(b)のままでも電界効果トランジスタを作製できるが、必要な場合には、電子線又はイオンビームの照射、又は切断部分の両側にプローブを接触させ電流を流すことによる加熱等により、図5(b)に示す断面B−B′で切断して、図5(c)の構造を作製することができる。
【0097】
以上の工程で成形された多層カーボンナノチューブ22の構造の中で、実施の形態1の工程1と同様にして、走査型トンネル分光プローブ法(STSプローブ法)及び顕微ラマン分光法により、外側に半導体性カーボンナノチューブ層1があり、内側に金属性カーボンナノチューブ層2がある2層を選択する。
【0098】
選択された2層に対し、実施の形態1の作製工程の工程5と同様にして電極を取り付けることにより、実施の形態1と同様の絶縁ゲート型電界効果トランジスタを作製することができる。
【0099】
ここでも、実施の形態1の工程1と同様に、まず、多数の多層カーボンナノチューブを基板上に分散させ、その中から外側の層が半導体性カーボンナノチューブ層1である多層カーボンナノチューブを選別し、その選別した多層カーボンナノチューブに対して本実施の形態の方法を適用してもよい。
【0100】
実施の形態3に基づく絶縁ゲート型電界効果トランジスタの製造方法は、多層カーボンナノチューブを利用しているため、容易に、歩留まり良く絶縁ゲート型電界効果トランジスタを作製することができる。
【0101】
また、工程数の少ない、生産性の高い絶縁ゲート型電界効果トランジスタの製造方法である。
【0102】
実施の形態4
図6は、本発明の好ましい実施の形態4に基づく電流変調素子37である。実施の形態1の電界効果トランジスタの作製に用いた多層カーボンナノチューブ10と異なり、ここで用いる多層カーボンナノチューブ30では、金属性カーボンナノチューブ層2は、半導体性カーボンナノチューブ層1の一部までしか届いていないことに注意してほしい。このような多層カーボンナノチューブ30は、実施の形態に示した方法で作製することができる。
【0103】
また、電極31及び電極32を半導体性カーボンナノチューブ層1に接触させ、電極33を金属性カーボンナノチューブ層2に接触させる。ここで、電極32は、金属性カーボンナノチューブ層2を内包する領域に設けられているが、電極31は、金属性カーボンナノチューブ層2を内包していない領域に設けられている。
【0104】
この電流変調素子37では、電極31と電極32との間に電圧を加えながら、電極33に制御電圧を印加する。半導体性カーボンナノチューブ層1がp型である場合には、電極33には、正の電圧を印加する。
【0105】
電極33を通じて金属性カーボンナノチューブ層2に正の電圧が印加されると、半導体性カーボンナノチューブ層1の対向する部分に負電荷34が誘起され、p型の半導体性カーボンナノチューブ層35に接してn型化した領域36が形成される。
【0106】
n型化した領域36の導電性は、制御電圧に依存するので、電極31と電極32の間を流れる電流は制御電圧によって変調される。
【0107】
実施の形態5
図7は、本発明の好ましい実施の形態5に基づくナノサイズのコンデンサ44である。基本構造として、実施の形態1の電界効果トランジスタの作製に用いた多層カーボンナノチューブ10を用いている。多層カーボンナノチューブ10の半導体性カーボンナノチューブ層1の表面を導電性材料41でコーティングし、電極42をその導電性材料41に電極42を接続し、金属性カーボンナノチューブ層2に電極43を接続している。
【0108】
コンデンサ44は、極微小サイズのコンデンサとして機能する。
【0109】
以上、本発明を実施の形態に基づいて説明したが、本発明はこれらの例に何ら限定されるものではなく、発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。
【0110】
【発明の作用効果】
本発明によれば、外側に位置する半導体性の第1の構造体の電気的状態が、この第1の構造体によって一部が被覆、内包された第2の構造体に印加される電圧によって制御されるので、第1の構造体の前記電気的状態が、第2の構造体に印加される電圧によって効果的に制御される。
【0111】
このため、電圧を印加する電圧印加手段を第2の構造体に設け、電流を入力する電流入力手段と電流を出力する電流出力手段とを第1の構造体に設けた場合、第1の構造体の入出力電流は、前記電圧によって効果的に制御される。
【0112】
本発明の第1の電子素子の製造方法は、特に、少なくとも2層からなる多層カーボンナノチューブを構成する各カーボンナノチューブを材料として用い、外側のカーボンナノチューブの一部に電流を流して、部分的に層を除去する工程を行い、内側のカーボンナノチューブを露出させる。或いは、内側のカーボンナノチューブの一部を軸方向に引き出す工程を行い、内側のカーボンナノチューブを露出させる。
【0113】
いずれも、少なくとも2層からなる多層カーボンナノチューブを構成するカーボンナノチューブから、第1及び第2の構造体に適したカーボンナノチューブを選別して用いるので、容易に能率良く電子素子を作製できる製造方法である。
【0114】
本発明の第の電子素子の製造方法は、円筒形のカーボンナノチューブばかりでなく、カップスタック型のカーボンナノチューブやカーボンナノホーンなど、内側に空洞を有する様々な炭素分子に適用可能である。
【図面の簡単な説明】
【図1】本発明の実施の形態1に基づく絶縁ゲート型電界効果トランジスタの構造を示す概略説明図である。
【図2】本発明の実施の形態1及び比較例の電界効果型トランジスタのドレイン電流ID−ドレイン・ソース間電圧VDS特性を示すグラフである。
【図3】本発明の実施の形態2に基づく絶縁ゲート型電界効果トランジスタの作製工程を示す概略斜視図である。
【図4】同、絶縁ゲート型電界効果トランジスタの作製工程を示す概略斜視図である。
【図5】本発明の実施の形態3に基づく絶縁ゲート型電界効果トランジスタの作製工程の一部を示す概略斜視図及び平面図である。
【図6】本発明の実施の形態4に基づく電流変調素子の構造を示す概略斜視図(a)及び平面図(b)である。
【図7】本発明の実施の形態5に基づくコンデンサの構造を示す概略説明図である。
【図8】カーボンナノチューブの分子構造を定義するための展開図(グラフェンシートの一部分)である。
【図9】比較例の電界効果トランジスタの構造を示す概略説明図である。
【図10】比較例の電界効果トランジスタの、ゲート電圧が作用しない領域62におけるトンネル効果を表す説明図(a)と、透過率とエネルギー障壁の大きさの関係を示すグラフ(b)である。
【符号の説明】
1…半導体性カーボンナノチューブ層、2…金属性カーボンナノチューブ層、
3…ソース電極、4…ゲート電極、5…ドレイン電極、
6…半導体性カーボンナノチューブ層1のチャネル領域、
7…半導体性カーボンナノチューブ層1の除去する部分、
8…外側から数えて2層目のカーボンナノチューブ層、
9…外側から数えて3層目のカーボンナノチューブ層、
10…外側が半導体性カーボンナノチューブ層1である、多層カーボンナノチューブ、11…第1プローブ、12…第2プローブ、
20…多層カーボンナノチューブ、
21…内側層を引き出された多層カーボンナノチューブ、
22…成形された多層カーボンナノチューブ、
30…多層カーボンナノチューブ、31、32、33…電極、
34…誘起された負電荷、35…p型領域、36…誘起されたn型領域、
37…電流変調素子、41…導電性材料、42、43…電極、
44…コンデンサ、51、52…6員環、61…2層カーボンナノチューブ、
62…ゲート電圧VG が作用しない領域

Claims (29)

  1. 導電性を有する内側の第1の筒状炭素分子と、
    前記第1の筒状炭素分子とほぼ平行に配置され、前記第1の筒状炭素分子の一部を被 覆し、半導体性を有する外側の第2の筒状炭素分子と、
    前記第1の筒状炭素分子と前記第2の筒状炭素分子との間に存在する少なくとも空間 からなる絶縁層と、
    前記第2の筒状炭素分子で被覆されていない前記第1の筒状炭素分子の非被覆部位に おいて前記第1の筒状炭素分子に電圧を印加する電圧印加手段と、
    前記第2の筒状炭素分子に電流を入力する電流入力手段と、
    前記第2の筒状炭素分子から電流を出力する電流出力手段と
    を有し、前記電圧印加手段によって前記第1の筒状炭素分子に電圧を印加することによって、この印加電圧とは逆極性の電荷を前記絶縁層に面する前記第2の筒状炭素分子に誘起し、前記第2の筒状炭素分子に流れる電流を制御するように構成された電子素子。
  2. 前記第1及び第2の筒状炭素分子はカーボンナノチューブである、請求項1に記載した電子素子。
  3. 前記第2の筒状炭素分子のうち、前記第1の筒状炭素分子を被覆する部分に、前記電流入力手段及び前記電流出力手段の少なくとも一方を備える、請求項1に記載した電子素子。
  4. 導電性を有する内側の第1の筒状炭素分子と、前記第1の筒状炭素分子とほぼ平行に配置された半導体性を有する外側の第2の筒状炭素分子とが積層された筒状炭素分子積層体を用いて電子素子を製造する方法であって、
    前記第2の筒状炭素分子の一部に電流を流して、前記第2の筒状炭素分子の一部分を 除去する工程と、
    この除去によって露出した前記第1の筒状炭素分子の露出部位に電圧印加手段を設け る工程と、
    前記第2の筒状炭素分子に電流入力手段及び電流出力手段を設ける工程と
    を有する、電子素子の製造方法。
  5. 前記除去する工程は、前記第2の筒状炭素分子の一部分を通電による加熱下で酸化除去することにより行う、請求項に記載した電子素子の製造方法。
  6. 導電性を有する内側の第1の筒状炭素分子と、前記第1の筒状炭素分子とほぼ平行に配置された半導体性を有する外側の第2の筒状炭素分子とが積層された筒状炭素分子積層体を用いて電子素子製造する方法であって、
    前記第1の筒状炭素分子の一部を前記第2の筒状炭素分子に対して軸方向に引き出す 工程と、
    この引き出しによって露出した前記第1の筒状炭素分子の露出部位に電圧印加手段を 設ける工程と、
    前記第2の筒状炭素分子に電流入力手段及び電流出力手段を設ける工程と
    を有する、電子素子の製造方法。
  7. 前記筒状炭素分子積層体として多層カーボンナノチューブを用いる、請求項4又は6に記載した電子素子の製造方法。
  8. 前記第2の筒状炭素分子のうち、前記第1の筒状炭素分子を被覆する部分に、前記電流入力手段及び前記電流出力手段の少なくとも一方を設ける、請求項4又は6に記載した電子素子の製造方法。
  9. 内側が空洞になっている半導体性の炭素分子と、
    前記炭素分子に一部分が内包されている導電体と、
    前記導電体と前記炭素分子との間に存在する少なくとも空間からなる絶縁層と、
    前記炭素分子で被覆されていない前記導電体の被覆部位において前記導電体に電圧を 印加する電圧印加手段と
    を有し、前記電圧印加手段によって前記導電体に電圧を印加することによって前記炭素分子の電気的状態を制御するように構成された電子素子。
  10. 前記炭素分子に電流を入力する電流入力手段と、前記炭素分子から電流を出力する電流出力手段とを有する、請求項9記載した電子素子。
  11. 前記導電体を内包している領域において、前記炭素分子に前記電流入力手段及び前記電流出力手段の少なくとも一方を備える、請求項10に記載した電子素子。
  12. 前記電圧印加手段によって前記導電体に電圧を印加することによって、この印加電圧とは逆極性の電荷を前記絶縁層に面する前記炭素分子に誘起し、前記炭素分子流れる電流制御するように構成され、請求項に記載した電子素子。
  13. 前記導電体をゲート電極、前記絶縁層をゲート絶縁層、前記炭素分子をチャネルとする絶縁ゲート型電界効果トランジスタとして構成された、請求項12に記載した電子素子。
  14. 前記炭素分子の前記空洞内に中心軸を一致させて前記導電体が内包されている、請求項9に記載した電子素子。
  15. 前記炭素分子が半導体性のカーボンナノチューブであ前記導電体が金属性のカーボンナノチューブである、請求項9に記載した電子素子。
  16. 前記炭素分子及び前記導電体が、多層カーボンナノチューブを構成する各カーボンナノチューブ層から選別された層である、請求項15に記載した電子素子。
  17. 内側が空洞になっている半導体性の炭素分子内に、導電体が内包された構造体を用いて電子素子を製造する方法であって、
    前記炭素分子の一部に電流を流して、前記炭素分子の一部分を除去する工程と、
    この除去によって露出した前記導電体の露出部位に電圧印加手段を設ける工程と
    を有する、電子素子の製造方法。
  18. 前記除去する工程は、前記炭素分子の一部分を通電による加熱下で酸化除去することにより行う、請求項17に記載した電子素子の製造方法。
  19. 内側が空洞になっている半導体性の炭素分子内に、導電体が内包された構造体を用いて電子素子を製造する方法であって、
    前記導電体の一部を前記炭素分子に対して軸方向に引き出す工程と、
    この引き出しによって露出した前記導電体の露出部位に電圧印加手段を設ける工程と
    を有する、電子素子の製造方法。
  20. 前記構造体としての多層カーボンナノチューブを構成する各カーボンナノチューブ層から、前記炭素分子及び前記導電体にそれぞれ相当するカーボンナノチューブ層を選別する、請求項17に記載した電子素子の製造方法。
  21. 走査型トンネル分光プローブ法(STSプローブ法)及び/又は顕微ラマン分光法によって前記選別を行う、請求項20に記載した電子素子の製造方法。
  22. 前記炭素分子及び前記導電体の一方を選別した後に、前記カーボンナノチューブ層を部分的に除去する工程を少なくとも1回行う、請求項20に記載した電子素子の製造方法。
  23. 前記構造体としての多層カーボンナノチューブを構成する内側のカーボンナノチューブ層を、外側のカーボンナノチューブ層から部分的に軸方向に引き出して露出させた後、これらの各カーボンナノチューブ層から、前記炭素分子及び前記導電体に相当するカーボンナノチューブ層を選別する、請求項19に記載した電子素子の製造方法。
  24. 前記内側のカーボンナノチューブ層の引き出し工程を走査型プローブ顕微鏡のプローブを用いて行い、前記選別を走査型トンネル分光プローブ法(STSプローブ法)及び/又は顕微ラマン分光法によって行う、請求項23に記載した電子素子の製造方法。
  25. 前記炭素分子に電流を入力する電流入力手段を設ける工程と、前記炭素分子から電流を出力する電流出力手段を設ける工程とを有する、請求項17又は19に記載した電子素子の製造方法。
  26. 前記導電体を内包している領域において、前記炭素分子に、前記電流入力手段及び前記電流出力手段の少なくとも一方を設ける、請求項17又は19に記載した電子素子の製造方法。
  27. 前記導電体をゲート電極、前記導電体と前記炭素分子との間に存在する少なくとも空間をゲート絶縁層、前記炭素分子をチャネルとする絶縁ゲート型電界効果トランジスタを製造する、請求項17又は19に記載した電子素子の製造方法。
  28. 前記炭素分子の前記空洞内に中心軸を一致させて前記導電体を内包させる、請求項17又は19に記載した電子素子の製造方法。
  29. 前記炭素分子として半導体性のカーボンナノチューブを用い、前記導電体として金属性のカーボンナノチューブを用いる、請求項17又は19に記載した電子素子の製造方法。
JP2002335879A 2002-11-20 2002-11-20 電子素子及びその製造方法 Expired - Fee Related JP4251268B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002335879A JP4251268B2 (ja) 2002-11-20 2002-11-20 電子素子及びその製造方法
US10/535,927 US7719032B2 (en) 2002-11-20 2003-11-05 Electronic device and its manufacturing method
PCT/JP2003/014117 WO2004047183A1 (ja) 2002-11-20 2003-11-05 電子素子及びその製造方法
CN200380103349.8A CN1711645B (zh) 2002-11-20 2003-11-05 电子器件及其制造方法
AU2003277560A AU2003277560A1 (en) 2002-11-20 2003-11-05 Electronic device and its manufacturing method
KR1020057007390A KR101062240B1 (ko) 2002-11-20 2003-11-05 전자소자 및 그 제조 방법
US12/274,977 US7790539B2 (en) 2002-11-20 2008-11-20 Electronic device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002335879A JP4251268B2 (ja) 2002-11-20 2002-11-20 電子素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004171903A JP2004171903A (ja) 2004-06-17
JP4251268B2 true JP4251268B2 (ja) 2009-04-08

Family

ID=32321785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002335879A Expired - Fee Related JP4251268B2 (ja) 2002-11-20 2002-11-20 電子素子及びその製造方法

Country Status (6)

Country Link
US (2) US7719032B2 (ja)
JP (1) JP4251268B2 (ja)
KR (1) KR101062240B1 (ja)
CN (1) CN1711645B (ja)
AU (1) AU2003277560A1 (ja)
WO (1) WO2004047183A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635546B1 (ko) * 2004-12-24 2006-10-17 학교법인 포항공과대학교 전계 효과 트랜지스터 채널 구조를 갖는 스캐닝 프로브마이크로 스코프의 탐침 및 그 제조 방법
JP2006181699A (ja) * 2004-12-28 2006-07-13 Kumamoto Technology & Industry Foundation 炭素分子構造体の製造方法、並びに炭素分子構造体、ダイオード、能動素子および集積回路
US8759811B2 (en) * 2006-02-14 2014-06-24 Raytheon Company Particle encapsulated nanoswitch
JP5029600B2 (ja) 2006-03-03 2012-09-19 富士通株式会社 カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ
WO2007116434A1 (ja) 2006-03-30 2007-10-18 Fujitsu Limited カーボンナノチューブの製造方法
US20080173864A1 (en) * 2007-01-20 2008-07-24 Toshiba America Research, Inc. Carbon nanotube transistor having low fringe capacitance and low channel resistance
US7875878B2 (en) * 2007-11-29 2011-01-25 Xerox Corporation Thin film transistors
US7482652B1 (en) * 2008-01-02 2009-01-27 International Business Machines Corporation Multiwalled carbon nanotube memory device
KR101002336B1 (ko) 2008-02-04 2010-12-20 엘지디스플레이 주식회사 나노 디바이스, 이를 포함하는 트랜지스터, 나노 디바이스및 이를 포함하는 트랜지스터의 제조 방법
US8022393B2 (en) * 2008-07-29 2011-09-20 Nokia Corporation Lithographic process using a nanowire mask, and nanoscale devices fabricated using the process
US20100072458A1 (en) * 2008-08-05 2010-03-25 Green Alexander A Methods For Sorting Nanotubes By Wall Number
US8193455B2 (en) 2008-12-30 2012-06-05 Hitachi Global Storage Technologies Netherlands B.V. Graphene electronics fabrication
KR101694877B1 (ko) * 2009-10-16 2017-01-11 삼성전자주식회사 그라핀 소자 및 그 제조 방법
CN102815667B (zh) * 2012-07-03 2014-05-28 清华大学 一种碳纳米管线轴及其制备方法与编织方法
CN106272448A (zh) * 2015-05-27 2017-01-04 鸿富锦精密工业(深圳)有限公司 机器人
KR101878335B1 (ko) * 2016-03-10 2018-07-13 울산과학기술원 그래핀 시트, 이의 제조 방법, 및 이를 포함하는 전자 소자
CN112786715B (zh) * 2019-11-08 2022-11-22 清华大学 太阳能电池
CN112786678B (zh) 2019-11-08 2022-11-22 清华大学 半导体结构及半导体器件
CN112786714B (zh) * 2019-11-08 2022-11-22 清华大学 光电探测器
CN112786755B (zh) 2019-11-08 2023-03-17 清华大学 发光二极管

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100277881B1 (ko) * 1998-06-16 2001-02-01 김영환 트랜지스터
KR100360476B1 (ko) * 2000-06-27 2002-11-08 삼성전자 주식회사 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
US6423583B1 (en) * 2001-01-03 2002-07-23 International Business Machines Corporation Methodology for electrically induced selective breakdown of nanotubes
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
JP4207398B2 (ja) * 2001-05-21 2009-01-14 富士ゼロックス株式会社 カーボンナノチューブ構造体の配線の製造方法、並びに、カーボンナノチューブ構造体の配線およびそれを用いたカーボンナノチューブデバイス
US6897098B2 (en) * 2003-07-28 2005-05-24 Intel Corporation Method of fabricating an ultra-narrow channel semiconductor device
US7339184B2 (en) * 2004-07-07 2008-03-04 Nanosys, Inc Systems and methods for harvesting and integrating nanowires
US7544978B2 (en) * 2005-01-24 2009-06-09 Lawrence Livermore National Security, Llc Lipid nanotube or nanowire sensor
JP5029600B2 (ja) * 2006-03-03 2012-09-19 富士通株式会社 カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ

Also Published As

Publication number Publication date
WO2004047183A1 (ja) 2004-06-03
CN1711645A (zh) 2005-12-21
US20060205105A1 (en) 2006-09-14
JP2004171903A (ja) 2004-06-17
AU2003277560A1 (en) 2004-06-15
US7719032B2 (en) 2010-05-18
KR101062240B1 (ko) 2011-09-05
US20090075407A1 (en) 2009-03-19
US7790539B2 (en) 2010-09-07
KR20050071636A (ko) 2005-07-07
CN1711645B (zh) 2011-06-22

Similar Documents

Publication Publication Date Title
JP4251268B2 (ja) 電子素子及びその製造方法
Avouris et al. Carbon nanotube electronics
Lu et al. Semiconducting graphene: converting graphene from semimetal to semiconductor
Avouris Graphene: electronic and photonic properties and devices
Zhang et al. Selective etching of metallic carbon nanotubes by gas-phase reaction
Wei et al. Controllable synthesis of graphene and its applications
Dekker Carbon nanotubes as molecular quantum wires
US8951609B2 (en) CNT devices, low-temperature fabrication of CNT and CNT photo-resists
Liu et al. Aligned carbon nanotubes: from controlled synthesis to electronic applications
Sarto et al. Comparative analysis of TL models for multilayer graphene nanoribbon and multiwall carbon nanotube interconnects
JP2004517489A (ja) ナノストラクチャの電気誘発性破壊のためのシステムおよび方法
JP2007049084A (ja) スイッチ素子、メモリ素子および磁気抵抗効果素子
JP4984498B2 (ja) 機能素子及びその製造方法
Krive et al. Carbon “peapods”—a new tunable nanoscale graphitic structure
Li et al. Photoluminescent semiconducting graphene nanoribbons via longitudinally unzipping single-walled carbon nanotubes
Otsuka et al. On-chip sorting of long semiconducting carbon nanotubes for multiple transistors along an identical array
Nakar et al. Few-wall carbon nanotube coils
Ahlskog et al. Multiwalled carbon nanotubes as building blocks in nanoelectronics
Zhou et al. Laser-assisted nanofabrication of carbon nanostructures
JP2006228864A (ja) T型構造のナノチューブおよび電界効果トランジスタ並びにそれらの製造方法
JP6158798B2 (ja) ナノ構造を含む装置及びその製造方法
Cha et al. Perspectives on nanotechnology for RF and terahertz electronics
Vijayaraghavan Bottom‐up assembly of nano‐carbon devices by dielectrophoresis
El-Sherbiny et al. Carbon nanotube antennas analysis and applications
KR101319612B1 (ko) 탄소나노튜브 수평성장방법 및 이를 이용한 전계 효과 트랜지스터

Legal Events

Date Code Title Description
RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081225

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees