KR100819097B1

KR100819097B1 - 랜덤 에지 샘플링을 이용한 클럭 및 데이터 복원회로 및그 복원방법

Info

Publication number: KR100819097B1
Application number: KR1020060122267A
Authority: KR
Inventors: 배승준
Original assignee: 삼성전자주식회사
Priority date: 2006-12-05
Filing date: 2006-12-05
Publication date: 2008-04-02
Also published as: US20080130810A1; US7957497B2

Abstract

본 발명은 랜덤 에지 샘플링을 이용한 클럭 및 데이터 복원회로 및 그 복원방법에 관한 것으로, 본 발명에 따른 클럭 및 데이터 복원 회로(CDR)는, 일정위상차를 유지하며 서로 다른 위상을 갖는 복수의 데이터 클럭신호들에 각각 응답하여 입력되는 직렬데이터를 일정 간격으로 각각 래치하여 복수의 샘플링 데이터를 출력하는 데이터 샘플링부와; 일정위상차를 유지하며 서로 다른 위상을 갖되 상기 데이터 클럭신호들과도 각각 다른 위상을 갖는 복수개의 에지 클럭신호들 중에서 일정 데이터 주기마다 하나씩 랜덤하게 선택되어 입력되는 선택에지클럭신호에 응답하여 상기 직렬데이터의 에지정보를 샘플링한 에지샘플링신호를 출력하는 에지 샘플링부와; 상기 에지 샘플링부에서 출력된 상기 에지샘플링신호에 대응되며 서로 연속되는 적어도 두개이상의 선택 샘플링 데이터를, 복수의 샘플링 데이터 중에서 선택하는 데이터 선택부와; 상기 선택 샘플링데이터와 상기 에지 샘플링 신호를 논리 연산하여 상기 데이터 선택부에서 상기 선택 샘플링 데이터들의 트랜지션 정보 신호 및 상기 에지정보에 대한 위상 컨트롤신호를 출력하는 디코딩부를 구비한다. 본 발명에 따르면, 전류소모를 줄일 수 있으며, 회로가 차지하는 면적을 줄일 수 있다.

CDR, 위상, 클럭, 인터리브, 데이터, 복원

Description

랜덤 에지 샘플링을 이용한 클럭 및 데이터 복원회로 및 그 복원방법{Clock and Data recovery circuits using random edge sampling and method for recovering therefore}

도 1은 종래의 일반적인 클럭 및 데이터 복원회로의 블록도이고,

도 2는 도 1의 동작타이밍도이며,

도 3은 도 1의 종래의 위상검출기의 블록도이고,

도 4는 도 3의 디코더의 구현회로도이고,

도 5는 도 3의 가산기의 구현회로도이고,

도 6은 본 발명의 일 실시예에 따른 클럭 및 데이터 복원회로의 블록도이고,

도 7은 도 6의 구현회로도이고,

도 8은 도 7의 디코딩부의 구현회로도이고,

도 9는 본 발명의 다른 실시예에 따른 클럭 및 데이터 복원회로의 블록도이고,

도 10은 도 9의 구현회로도이고,

도 11은 도 10의 제2디코딩부의 구현회로도이고,

도 12는 도 10의 동작타이밍도이다.

*도면의 주요 부분에 대한 부호의 설명*

110 : 데이터 샘플링부 120 : 데이터 선택부

130 : 디코딩부 140 : 에지 샘플링부

150 : 랜덤 에지 클럭 발생부

본 발명은 클럭 및 데이터 복원회로 및 그에 따른 복원방법에 관한 것으로, 더욱 구체적으로는 일정 데이터 주기마다 하나씩 랜덤하게 에지 샘플링을 수행하여 클럭 및 데이터 복원을 수행하는 클럭 및 데이터 복원회로 및 그 복원방법 에 관한 것이다.

최근, 통신 기술이 발달함에 따라 데이터의 전송 속도가 초당 수십에서 수백 기가 비트에 이르게 되었다. 일반적으로, 이러한 초고속 통신에서는 병렬 인터페이스 장치보다는 직렬 인터페이스 장치가 많이 사용된다. 그 이유는, 송수신되는 데이터의 각 비트들간의 크로스 토크(crosstalk), 노이즈 커플링(noise coupling) 등에 의해 병렬 인터페이스 장치의 최대 전송거리 및 전송 속도가 제한되기 때문이다.

직렬 인터페이스 장치는 병렬 형식의 데이터를 직렬 형식으로 변환하여 전송하고, 직렬 형식으로 전송된 직렬 형식의 데이터를 수신하여 다시 병렬 형식으로 변환한다.

이러한 직렬 인터페이스 장치는 클럭과 데이터를 동시에 각각 전송하는 병렬 인터페이스 장치와는 달리, 클럭 정보를 포함하는 데이터 신호만을 전송한다. 그 이유는, 초고속 통신에서 데이터들의 단위 간격(unit interval)이 보통 1ns이하로 매우 짧고, 전송 거리가 길기 때문에, 클럭과 데이터를 동시에 전송하면 수신단에서 클럭과 데이터에 스큐가 발생될 수 있기 때문이다. 따라서, 송신단에서는 클럭 정보를 포함하는 데이터로 변환하여 전송하고, 수신단에서는 수신된 데이터로부터 클럭과 데이터를 추출해야 한다. 여기에서, 클럭 정보를 포함하는 데이터 신호로부터 클럭과 데이터를 추출하는 기능을 수행하는 것이 클럭 및 데이터 복원 회로(CDR;Clock and Data Recovery)이다.

이러한 종래의 클럭 및 데이터 복원회로의 예가 도 1에 블록도로써 나타나있다.

도 1에 도시된 바와 같이, 종래의 클럭 및 데이터 복원회로는 위상검출기(PD;Phase Detector)(10), 필터회로(Filter)(20), 및 전압제어발진기(VCO;Voltage Controled Oscillator)(30)을 구비한다.

상기 위상검출기(10)는 데이터 신호(Data)와 전압제어발진기(30)에서 발생되는 클럭신호(CLK)의 위상을 비교하여 오차신호들(Up,Down)을 발생한다.

상기 필터회로(20)는 전하펌프(charge pump)회로를 포함할 수 있으며, 상기 오차신호들(Up,Down)을 수신하고, 업 신호(Up) 인 경우에는 전압제어신호(Vctrl)의 레벨을 증가시키고, 반대로 다운신호(Down) 인 경우에는 전압제어신 호(Vctrl)의 레벨을 감소시킨다.

상기 전압제어발진기(30)는 전압제어신호(Vctrl)의 전압레벨에 따라 클럭신호(CLK)의 위상을 컨트롤한다. 상기 전압제어신호(Vctrl)의 레벨이 증가하면 상기 클럭신호(CLK)의 위상 또는 주파수를 증가시키고, 상기 전압제어신호(Vctrl)의 레벨이 감소하면, 상기 클럭신호(CLK)의 위상 또는 주파수를 감소시킨다.

시간이 경과함에 따라 상기 위상검출기(10)는 상기 데이터 신호(Data)와 상기 클럭신호(CLK)의 위상차를 줄이게 되고, 계속적인 피드백 과정을 거쳐서 결국 상기 데이터 신호(Data)와 상기 클럭신호(CLK)의 위상이 정확히 일치하면 그 상태를 유지한다. 이때부터 상기 데이터 신호(Data)와 상기 클럭신호(CLK)는 동기되었다고 일컬어지며 유효한 데이터를 수신하게 된다.

도 2는 종래의 데이터 복원과정을 설명하기 위한 동작 타이밍도이다.

도 2에서 도시된 바와 같이, 하나의 클럭(CK) 주기에 4비트(4개)의 데이터를 전송하는 경우를 예로들면 다음과 같다.

데이터를 복원하기 위하여, 먼저 데이터의 중앙에 위치하는 데이터 클럭(Data0,Data1,Data2,Data3)과 데이터의 에지 정보를 추출하는 에지클럭(Edge0,Edge1,Edge2,Edge3)을 포함하는 두 종류의 클럭들을 발생한다.

상기 데이터 클럭(Data0,Data1,Data2,Data3)과 상기 에지클럭(Edge0,Edge1,Edge2,Edge3)은 서로 연속되는 경우 항상 데이터 주기의 절반값의 위상차를 가지도록 유지된다. 예를 들어, 데이터 클럭(Data0)과 에지클럭(Edge1)은 데이터 주기의 절반에 해당되는 위상차를 가진다. 따라서, 에지클 럭(Edge0,Edge1,Edge2,Edge3)이 정확하게 데이터 에지에 락(lock)되도록 클럭의 위상이 컨트롤 되는 경우에 상기 데이터 클럭(Data0,Data1,Data2,Data3)은 항상 데이터 에지들 사이의 정 중앙 즉 데이터 값의 정 중앙부위에 위치되므로 최대마진을 가지게 된다. 여기서 데이터 주기란 데이터가 직렬로 연속하여 전송되는 경우에 1비트의 데이터가 전송되는 시간을 말하는 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 이미 잘 알려져 있다.

상기 두 종류의 클럭들을 이용하여 수신되는 데이터를 일정간격으로 래치하고, 상기 데이터 클럭(Data0,Data1,Data2,Data3)에 의해 래치된 데이터를 유효데이터로써 출력한다.

이상적으로는 실시간으로 매 데이터 주기마다 에지정보를 추출하고 그 결과에 따라 클럭의 위상을 움직이면, 데이터에 발생되는 지터(jitter)를 최대한 줄일 수 있으나 실제로는 회로의 피드백에 의한 지연시간에 의해 클럭의 위상을 움직일 수 있는 속도에 한계가 있다.

따라서, 매 데이터 주기마다 위상정보를 추출하고 그 결과를 여러 데이터 주기 동안 종합해서 클럭의 위상변화를 결정하는 방식이 채용되었다. 즉 도 2를 예로 들면, 4 데이터 주기 동안 종합한 위상정보를 토대로 하여 클럭의 위상변화를 결정하는 것이다.

이는 도 1에 도시된 위상검출기(10)를 도 3 내지 도 5에 도시된 바와 같이 구현함에 의해 가능하였다. 이하, 4 데이터 주기의 클럭의 위상변화를 종합하는 경우를 가정하여 종래의 위상검출기의 구성 및 동작을 설명한다.

도 3에 도시된 바와 같이, 종래의 클럭 및 데이터 복원회로를 구성하는 위상검출기(10)는 데이터 샘플링을 위한 4개의 D 플립플롭(F0,F1,F2,F3), 에지 샘플링을 위한 4개의 D 플립플롭(F4,F5,F6,F7), 디코더(12), 및 가산기(16))를 구비한다.

상기 데이터 샘플링을 위한 4개의 D 플립플롭(F0,F1,F2,F3)은 각각 90도의 위상차를 유지하며 서로 다른 위상을 갖는 데이터 클럭신호들(CLK0,CLK90,CLK180,CLK270)에 각각 응답하여, 입력되는 직렬 데이터를 일정간격으로 래치하여 샘플링 데이터(Data0,Data1,Data2,Data3)를 발생시킨다.

상기 에지 샘플링을 위한 4개의 D 플립플롭(F4,F5,F6,F7) 또한 각각 90도의 위상차를 유지하며 서로 다른 위상을 갖는 에지클럭신호들(CLK45,CLK135,CLK225,CLK315)에 각각 응답하여 동작한다. 상기 에지클럭신호들(CLK45,CLK135,CLK225,CLK315)은 입력되는 직렬 데이터의 에지를 일정간격으로 래치하여 에지 샘플링 신호(Edge0,Edge1,Edge2,Edge3)를 발생시킨다.

상기 데이터 클럭신호들(CLK0,CLK90,CLK180,CLK270)과 상기 에지클럭신호들(CLK45,CLK135,CLK225,CLK315)의 최소 위상차는 45도이다. 상기 데이터 클럭신호들(CLK0,CLK90,CLK180,CLK270)과 상기 에지클럭신호들(CLK45,CLK135,CLK225,CLK315)은 도 1의 클럭 및 데이터 복원회로를 구성하거나 추가되는 PLL회로나 DLL회로에서 공급될 수도 있고, 상기 전압제어발진기(30)를 통하여 제공될 수도 있다.

상기 디코더(12)는 샘플링 데이터(Data0,Data1,Data2,Data3)와 에지 샘 플링 신호(Edge0,Edge1,Edge2,Edge3)를 입력으로 하여 상기 샘플링 데이터(Data0,Data1,Data2,Data3)의 트랜지션 여부 및 상기 에지 샘플링 신호(Edge0,Edge1,Edge2,Edge3)의 에지정보를 추출한다. 이는 도 3에서 설명한다.

도 4는 상기 디코더(12)의 회로구성을 나타낸 것으로, 상기 디코더(12)는 복수개의 XOR 논리 회로들(XO12,XO14,XO16,XO18,XO20,XO22,XO24,XO26), 인버터회로들(I12,I14,I16,I18,I20,I22,I24,I26), 및 앤드회로들(A12,A14,A16,A18,A20,A22,A24,A26)을 구비하여 도 3에 도시된 바와 같은 결선 구조를 가진다.

상기 디코더(12)는 상기 에지 샘플링 신호(Edge0,Edge1,Edge2,Edge3) 수만큼의 부디코더회로(12a,12b,12c,12d)를 구비한다. 이들 중 하나의 부디코더 회로(12a)를 예로 하여 그 구성 및 동작을 설명한다.

하나의 부디코더회로(12a)는 서로 연속되는 두개의 샘플링 데이터(Data0,Data1)와, 이들 두개의 샘플링 데이터(Data0,Data1)와 가장 근접한 위치의 에지샘플링 신호(Edge0)를 각각 선택하여 논리 연산을 수행한다. 즉 선택된 상기 샘플링 데이터(Data0,Data1)가 데이터 클럭신호들(CLK0,CLK90)에 대응되는 경우 이들의 중간위상값을 가지는 에지 클럭신호(CLK45)에 대응되는 에지 샘플링 신호(Edge0)가 선택되는 것이다.

선택된 두개의 샘플링 데이터(Data0,Data1)는 제1XOR회로(XO12)에 입력되어 트랜지션 여부가 판정된다. 예를 들어, 샘플링 데이터(Data0)가 '0'이고 샘플링 데이터(Data1)가 '1'인 경우 또는 그 반대의 경우에 트랜지션이 발생되었다고 판정 되며, 서로의 데이터가 동일한 경우에는 트랜지션이 발생되지 않은 것이다. 즉 제1XOR회로(XO12)의 출력신호가 '1'의 값을 가지는 경우에는 트랜지션이 발생된 것이고, '0'의 값을 가지는 경우에는 트랜지션이 발생되지 않은 것이다. 트랜지션이 발생되지 않은 경우에는 홀드신호(Hold0)가 발생된다.

샘플링 데이터(Data0,Data1) 간에 트랜지션이 발생된 경우에, 두개의 샘플링 데이터(Data0,Data1) 중 하나의 샘플링 데이터(Data1)와 상기 에지 샘플링 신호(Edge0)는 제2XOR회로(XO14)에 의하여 논리 연산된다. 그리고, 상기 제2XOR회로(XO14)의 출력신호와 제1XOR회로(XO12)의 출력신호에 대한 논리 연산을 수행하여 에지정보를 추출한다. 즉 상기 제2XOR회로(XO14)의 출력신호와 제1XOR회로(XO12)의 출력신호를 앤드 연산하거나, 상기 제2XOR회로(XO14)의 출력신호의 인버팅 신호와 제1XOR회로(XO12)의 출력신호를 앤드 연산하여 에지 정보를 추출한다. 상기 제2XOR회로(XO14)의 출력신호와 제1XOR회로(XO12)의 출력신호를 앤드 연산한 제1앤드회로(A12)의 출력신호(Early0) 및 상기 제2XOR회로(XO14)의 출력신호의 인버팅 신호와 제1XOR회로(XO12)의 출력신호를 앤드 연산한 제2앤드회로(A14)의 출력신호(Late0)를 통하여 에지가 정확히 검출되었는지에 대한 에지 정보를 검출한다. 상기 에지정보는 상기 샘플링 데이터(Data0,Data1) 간의 에지정보에 대한 것이고 나머지 샘플링 데이터(Data1와Data2,Data2와Data3,Data3와Data0) 간의 에지 정보 또한 나머지 3개의 부디코더 회로를 통하여 검출된다.

상기 디코더(12)에서 출력되는 샘플링 데이터(Data0,Data1,Data2,Data3)의 트랜지션 정보(Hold0,Hold1,Hold2,Hold3) 및 에지 정 보(Early0,Early1,Early2,Early3,Late0,Late1,Late2,Late3)는 도 3에 도시된 바와 같이 상기 가산기(16)에 입력된다. 상기 가산기(16)에서는 상기 에지 정보를 평균하여 상기 데이터 클럭신호 및 에지 클럭신호의 위상변화 방향을 결정한다.

상기 가산기(16)의 구성 및 동작은 도 5에서 설명한다.

상기 가산기(16)는 복수개의 시프터(shifter)(S0,S1,S2,S3)를 구비하여 도 5에 도시된 바와 같은 결선 구조를 가진다.

도 5에 도시된 바와 같이, 상기 시프터들(S0,S1,S2,S3) 각각은 상기 디코더(12)에서 출력되는 트랜지션 정보(Hold0,Hold1,Hold2,Hold3) 및 에지 정보(Early0,Early1,Early2,Early3,Late0,Late1,Late2,Late3) 및 에지정보를 입력으로 하여 가산을 수행한다. 상기 시프터들(S0,S1,S2,S3)은 미리 입력되어 있는 '11110000'정보에 대하여 상기 에지 정보(Early0,Early1,Early2,Early3,Late0,Late1,Late2,Late3)가 입력되는 경우에 1비트씩 시프트 시킨다. 예를 들어, 에지 정보(Early0='1' Late='0')으로 입력되는 경우 제0시프터(S0)에서는 상기 '11110000'정보를 시프트하여 '11100000'으로 출력한다. 반대로 에지 정보(Early0='0' Late='1')로 입력되는 경우 제0시프터(S0)에서는 '11111000'으로 출력하게 된다. 물론 이와 반대로 동작하는 것도 가능하다.

이런 방식으로 하여 에지정보가 모두 입력되고 이들을 종합한 출력신호인 마지막 시프터(S3)의 출력을 논리 연산하여 그 결과를 출력하게 된다. 즉 인버터회로(I42)의 출력이 '1'인 경우 클럭의 위상을 다운시키고, XOR(XO42)의 출력신호가'1'인 경우에는 위상을 고정시키며, 업(UP) 신호가 발생되는 경우에는 클럭의 우상 을 업 시킨다. 상기 가산기(16)의 출력신호는 도 1의 전압제어발진기(30)에 입력되어 클럭의 위상을 컨트롤 하게 된다.

이상과 같이, 종래의 클럭 및 데이터 복원회로는 매 데이터 주기마다 위상정보를 추출하고 그 결과를 여러 주기 동안 종합해 클럭의 위상변화 방향을 결정하게 된다. 그러나 이러한 종래의 클럭 및 데이터 복원회로는 데이터 및 에지의 샘플링을 위해 빠른 속도로 데이터를 판별해야 하기 때문에 회로의 수도 더 많이 필요하고 전류 소모도 많은 단점이 있다.

따라서, 본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 클럭 및 데이터 복원회로 및 그에 따른 복원방법을 제공하는 데 있다.

본 발명의 다른 목적은 전류소모를 줄일 수 있는 클럭 및 데이터 복원회로 및 그에 따른 복원방법을 제공하는 데 있다.

본 발명의 또 다른 목적은 회로 면적을 줄일 수 있는 클럭 및 데이터 복원회로 및 그에 따른 복원방법을 제공하는 데 있다.

상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 구체화에 따른 클럭 및 데이터 복원 회로(CDR)는, 일정위상차를 유지하며 서로 다른 위상을 갖는 복수의 데이터 클럭신호들에 각각 응답하여 입력되는 직렬데이터를 일정 간격으로 각각 래치하여 복수의 샘플링 데이터를 출력하는 데이터 샘플링부와; 일정위상차를 유지하며 서로 다른 위상을 갖되 상기 데이터 클럭신호들과도 각각 다른 위상을 갖 는 복수개의 에지 클럭신호들 중에서 일정 데이터 주기마다 하나씩 랜덤하게 선택되어 입력되는 선택에지클럭신호에 응답하여 상기 직렬데이터의 에지정보를 샘플링한 에지샘플링신호를 출력하는 에지 샘플링부와; 상기 에지 샘플링부에서 출력된 상기 에지샘플링신호에 대응되며 서로 연속되는 적어도 두개이상의 선택 샘플링 데이터를, 복수의 샘플링 데이터 중에서 선택하는 데이터 선택부와; 상기 선택 샘플링데이터와 상기 에지 샘플링 신호를 논리 연산하여 상기 데이터 선택부에서 상기 선택 샘플링 데이터들의 트랜지션 정보 신호 및 상기 에지정보에 대한 위상 컨트롤신호를 출력하는 디코딩부를 구비한다.

상기 복수개의 에지클럭신호들 중에서 일정 데이터 주기마다 랜덤하게 하나씩 선택한 상기 선택에지클럭신호를 발생시키는 랜덤 에지클럭 발생부를 더구비할 수 있다. 상기 랜덤 에지클럭 발생부는, 상기 선택 에지클럭신호를 일정 데이터 주기마다 하나씩 랜덤하게 발생시키기 위한 에지클럭 선택신호를 발생시키는 랜덤신호 발생기와; 상기 에지클럭 선택신호에 응답하여 상기 복수개의 에지클럭신호들 중 하나의 에지클럭신호를 선택하는 먹스회로를 구비할 수 있다.

상기 데이터 선택부는, 상기 선택에지클럭신호와 위상차가 가장 적은 적어도 두개 이상의 데이터 클럭신호들 각각에 응답하여 발생되는 적어도 두개 이상의 샘플링 데이터를, 상기 에지클럭 선택신호에 응답하여 선택하는 먹스회로들을 구비할 수 있으며, 상기 데이터 클럭신호들 및 상기 에지 클럭신호들 각각은 상기 데이터 주기만큼의 위상차를 가질 수 있으며, 상기 데이터 클럭신호들과 상기 에지클럭신호들은 상기 데이터 주기의 절반값의 위상차를 서로 교대로 가지는 클럭신호들 일 수 있다.

상기 데이터 샘플링부는, 상기 데이터 클럭신호들 각각에 응답하여 입력되는 직렬데이터를 일정 간격으로 각각 래치하기 위한 복수개의 D플립플롭들을 구비할 수 있으며, 상기 에지 샘플링부는, 상기 선택에지클럭신호에 응답하여 상기 에지 샘플링신호를 출력하는 하나의 D-플립플롭회로를 구비할 수 있다.

상기 디코딩부는, 상기 데이터 선택부에서 선택된 적어도 두개이상의 선택 샘플링 데이터를 논리연산하는 제1XOR회로와; 상기 데이터 선택부에서 선택된 적어도 두개이상의 선택 샘플링 데이터 중 어느 하나의 선택 샘플링 데이터와 상기 에지 샘플링 신호를 논리 연산하는 제2XOR회로와; 상기 제1XOR회로의 출력신호와 상기 제2XOR회로의 출력신호를 논리 연산하여 제1위상컨트롤 신호를 출력하는 제1AND회로와; 상기 제1XOR회로의 출력신호와 상기 제2XOR회로의 출력신호의 인버팅 신호를 를 논리 연산하여 제2위상컨트롤 신호를 출력하는 제2AND회로와; 상기 제1XOR회로의 출력신호를 인버팅하여 선택샘플링데이터의 트랜지션 정보를 가지는 홀드신호를 출력하는 인버터 회로를 구비할 수 있다. 상기 위상 컨트롤 신호는, 상기 클럭 및 데이터 복원회로가 채용된 반도체 장치의 컨트롤러에 입력되어 상기 직렬데이터의 입력 위상을 컨트롤하도록 하거나, PLL회로에 입력되어 상기 데이터 클럭신호들 및 상기 에지클럭신호들의 위상을 컨트롤할 수 있다.

상기 에지 샘플링부는, 제1동작구간에서 입력되는 상기 선택에지 클럭신호에 응답하여 제1에지 샘플링 신호를 출력하는 제1에지 샘플링부와, 상기 제1동작구간에 연속되는 제2동작구간에서 입력되는 상기 선택에지클럭신호에 응답하여 제2에 지 샘플링 신호를 출력하는 제2에지 샘플링부를 구비할 수 있으며, 상기 제1동작구간과 상기 제2동작구간 각각은 상기 일정데이터 주기만큼의 시간구간을 각각 구비하여 서로 교대로 반복되는 동작구간일 수 있다.

상기 데이터 선택부는, 상기 제1동작구간에서 동작되며, 상기 제1에지샘플링신호에 대응되며 서로 연속되는 적어도 두개이상의 샘플링 데이터를, 복수의 샘플링 데이터 중에서 선택하는 제1데이터 선택부와; 상기 제2동작구간에서 동작되며, 상기 제2에지샘플링신호에 대응되며 서로 연속되는 적어도 두개이상의 샘플링 데이터를, 복수의 샘플링 데이터 중에서 선택하는 제2데이터 선택부를 구비할 수 있다. 상기 제1데이터 선택부는 상기 제1동작구간에서 입력되는 상기 선택에지클럭신호와 위상차가 가장 적은 적어도 두개 이상의 데이터 클럭신호들 각각에 응답하여 발생되는 적어도 두개 이상의 샘플링 데이터를 선택하는 먹스회로들을 구비하며, 상기 제2데이터 선택부는 상기 제2동작구간에서 입력되는 상기 선택 에지클럭신호와 위상차가 가장 적은 적어도 두개 이상의 데이터 클럭신호들 각각에 응답하여 발생되는 적어도 두개 이상의 샘플링 데이터를 선택하는 먹스회로들을 구비할 수 있다.

상기 디코딩부는, 상기 제1동작구간에서 동작되며, 상기 제1데이터 선택부에서 선택된 선택 샘플링 데이터들의 트랜지션 정보신호 및 위상 컨트롤신호를 출력하는 제1디코딩부와; 상기 제2동작구간에서 동작되며, 상기 제2데이터 선택부에서 선택된 선택 샘플링 데이터들의 트랜지션 정보신호 및 위상 컨트롤신호를 출력하는 제2디코딩부를 구비할 수 있으며, 상기 제1디코딩부는, 상기 제1데이터 선택부에서 선 택된 적어도 두개이상의 샘플링 데이터를 논리연산하는 XOR회로와; 상기 제1데이터 선택부에서 선택된 적어도 두개이상의 샘플링 데이터 중 어느 하나의 샘플링 데이터와 상기 제1에지 샘플링 신호를 논리 연산하는 XOR회로와; 상기 XOR회로들의 출력신호들을 서로 논리 연산하여 제1위상컨트롤 신호를 출력하는 AND회로와; 상기 XOR회로들 중 어느 하나의 출력신호와 나머지 XOR회로의 출력신호의 인버팅 신호를 논리 연산하여 제2위상컨트롤 신호를 출력하는 AND회로와; 상기 제1데이터 선택부에서 선택된 적어도 두개이상의 샘플링 데이터를 논리연산하는 상기 XOR회로의 출력신호를 인버팅하여 선택샘플링 데이터의 트랜지션 정보를 가지는 홀드 신호를 출력하는 인버터 회로를 구비하며, 상기 제2디코딩부는 상기 제1디코딩부와 동일구조로 상기 제2데이터 선택부에서 선택된 선택샘플링 데이터와 상기 제2에지샘플링 신호를 입력으로 하여 구성될 수 있다.

상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 구체화에 따른 클럭 및 데이터 복원방법은, 일정위상차를 유지하며 서로 다른 위상을 갖는 복수의 에지클럭신호들 중 일정 데이터 주기마다 하나씩 랜덤하게 선택되어 입력되는 선택에지클럭신호에 응답하여 직렬 데이터의 에지정보를 샘플링한 에지샘플링신호를 출력하고, 상기 직렬데이터를 일정 간격으로 각각 래치하여 복수의 샘플링 데이터를 출력하는 단계와; 상기 에지클럭신호와 가장적은 위상차를 가지는 두개의 샘플링 데이터를 상기 복수의 샘플링 데이터중에서 선택하여 상기 에지샘플링신호와 논리연산함에 의하여, 선택된 선택샘플링 데이터의 트랜지션 정보신호 및 상기 에지정보에 대한 위상 컨트롤 신호를 발생시키는 단계와; 상기 직렬 데이터의 입력 위상을 컨 트롤하거나, 상기 에지 클럭신호들 및 데이터 샘플링을 위한 데이터 클럭신호들의 위상을 컨트롤하는 단계를 구비한다.

상기 일정데이터 주기마다 반복적으로 출력되는 에지샘플링신호들은 상기 일정데이터 주기만큼의 시간구간을 각각 구비하여 서로 교대로 반복되는 동작구간인 제1동작구간과 제2동작구간에서 서로 독립적으로 발생될 수 있으며, 상기 일정데이터 주기마다 반복적으로 출력되는 위상컨트롤 신호들은 상기 일정데이터 주기만큼의 시간구간을 각각 구비하여 서로 교대로 반복되는 동작구간인 제1동작구간과 제2동작구간에서 서로 독립적으로 발생될 수 있다.

상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 구체화에 따른 클럭 및 데이터 복원방법은, 입력되는 직렬데이터의 에지 정보 추출을 일정데이터 주기마다 랜덤하게 발생되는 에지클럭신호에 응답하여 인터리브 방식으로 수행함을 특징으로 한다.

상기한 구성에 따르면, 전류소모를 줄일 수 있으며, 회로가 차지하는 면적을 줄일 수 있다.

이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.

도 6은 본 발명의 일 실시예에 따른 클럭 및 데이터 복원회로의 블록도를 나타낸 것이다.

도 6에 도시된 바와 같이, 본 발명의 일 실시예에 따른 클럭 및 데이터 복원회로(100)는, 데이터 샘플링부(110), 데이터 선택부(120), 에지 샘플링부(140), 디코딩부(130)를 구비한다. 추가적으로 랜덤 에지 클럭 발생부(150)를 구비한다.

상기 데이터 샘플링부(110)는 일정위상차를 유지하며 서로 다른 위상을 갖는 복수의 데이터 클럭신호들에 각각 응답하여 입력되는 직렬데이터를 일정 간격으로 각각 래치하여 복수의 샘플링 데이터(Data0 내지 Data n)를 출력한다.

예를 들어 한 클럭(CK) 주기에 4비트의 데이터를 전송하는 경우에, 상기 데이터 클럭 신호들은 90도의 위상차를 가지는 4개의 클럭 신호들(CLK_0,CLK90,CLK180,CLK270)이 이용될 수 있으며, 상기 데이터 클럭 신호들을 이용하여 4개의 샘플링 데이터를 출력한다. 상기 데이터 샘플링부(110)는 데이터를 래치하기 위한 래치회로들이 다양하게 구비될 수 있다.

상기 에지 샘플링부(140)는 일정위상차를 유지하며 서로 다른 위상을 갖되 상기 데이터 클럭신호들과도 각각 다른 위상을 갖는 복수개의 에지 클럭신호들 중에서 일정 데이터 주기마다 하나씩 랜덤하게 선택되어 입력되는 선택에지클럭신호(CLK_edge_1)에 응답하여 상기 직렬데이터의 에지정보를 샘플링한 에지샘플링신호(Edge_1)를 출력한다. 여기서 상기 선택에지 클럭신호(CLK_edge_1)는 랜덤 에지 클럭 발생부(150)에서 선택 발생되어 상기 에지 샘플링부(140)로 입력된다.

예를 들어, 한 클럭(CK) 주기에 4비트의 데이터를 전송하는 경우에, 상기 데이터 클럭 신호들(CLK_0,CLK90,CLK180,CLK270)과 45도의 위상차를 가지는 에지 클럭신호들(CLK_45,CLK_135,CLK_225,CLK_315) 중에서 랜덤하게 하나의 에지 클럭신호(CLK_edge_1)가 선택되어 상기 에지 샘플링부(140)로 입력된다. 이 경우 4 데이터 주기마다 하나씩 상기 선택 에지 클럭신호(CLK_edge_1)가 선택되는 것으로 가정한다.

상기 에지 샘플링부(140)에서는 4데이터 주기마다 입력되는 상기 선택에지클럭신호(CLK_edge_1)에 응답하여 상기 직렬데이터의 에지정보를 샘플링한 에지샘플링신호(Edge_1)를 4 데이터 주기마다 출력한다.

상기 데이터 선택부(120)는 상기 에지 샘플링부(140)에서 출력된 상기 에지샘플링신호(Edge_1)에 대응되며 서로 연속되는 적어도 두개이상의 샘플링 데이터를, 복수의 샘플링 데이터(Data0 내지 Data n) 중에서 선택한다. 상기 샘플링 데이터의 선택은 상기 에지 샘플링 신호(Edge_1)를 발생시키기 위한 선택에지 클럭신호(CLK_edge_1)와 위상차가 가장 적은 데이터 클럭신호에 대응되어 샘플링된 샘플링 데이터가 선택될 수 있다. 예를 들어, 상기 에지 클럭신호가 45도의 위상을 가지는 에지클럭신호(CLK_45)일 경우에, 상기 에지 클럭신호(CLK_45)와 가장 적은 위상차를 가지는 데이터 클럭신호들(CLK_0,CLK_90)에 응답하여 발생된 선택 샘플링 데이터(Data_S1,Data_S2)가 선택된다.

상기 디코딩부(130)는 상기 데이터 선택부(120)에서 선택된 선택샘플링 데이터(Data_S1,Data_S2)와 상기 에지 샘플링 신호(Edge_1)를 논리 연산하여 상기 선택 샘플링 데이터(Data_S1,Data_S2)의 트랜지션 정보 신호(Hold_1) 및 에지 정보에 대한 위상컨트롤 신호(Early_1,Late_1)를 출력한다. 상기 위상 컨트롤 신 호(Early_1,Late_1)는 상기 데이터 클럭 신호들(CLK_0,CLK90,CLK180,CLK270)과 에지클럭신호들(CLK_45,CLK_135,CLK_225,CLK_315)의 위상을 컨트롤하기 위한 신호이다. 즉 상기 위상 컨트롤 신호는 별도의 PLL회로나 상기 도 1에서와 같은 전압제어발진기에 입력되어 상기 데이터 클럭 신호들(CLK_0,CLK90,CLK180,CLK270)과 에지클럭신호들(CLK_45,CLK_135,CLK_225,CLK_315)의 위상을 컨트롤 할 수 있다. 그러나, 상기 위상 컨트롤 신호(Early_1,Late_1)는 상기 클럭 및 데이터 복원회로(100)가 채용된 반도체 장치의 컨트롤러에 입력되어 상기 직렬데이터의 입력 위상을 컨트롤하도록 할 수 있다. 즉 상기 데이터 클럭 신호들(CLK_0,CLK90,CLK180,CLK270)과 에지클럭신호들(CLK_45,CLK_135,CLK_225,CLK_315)의 위상은 그대로 두고 상기 직렬데이터의 입력속도를 조절함에 의해 데이터를 복원하도록 할 수도 있다.

도 7은 도 6의 구현회로도(100a)이다. 도 7은 도 6의 하나의 예에 불과하지만 이해의 편의를 위하여 각 구성블록들의 부호를 동일하게 표현하였다.

도 7의 구현회로도는 한 클럭(CK) 주기에 4비트의 직렬데이터를 전송하는 경우로써 4데이터 주기마다 하나씩 랜덤하게 에지 클럭신호(CLK_edge_1)가 선택되는 경우의 구현예이다. 다른 예로 한 클럭(CK) 주기에 복수비트의 데이터를 전송하는 경우를 가정할 수도 있으며, 4데이터 주기가 아닌 그 이상 또는 그 이하의 주기마다 상기 에지 클럭신호(CLK_edge_1)가 선택되는 경우도 도 7을 토대로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 구현 가능하다.

도 7에 도시된 바와 같이, 상기 데이터 샘플링부(110)는 4개의 D플립플롭회로들(F112,F114,F116,F118)을 구비하여 서로 다른 위상을 가지는 데이터 클럭 신 호들(CLK_0,CLK90,CLK180,CLK270) 각각에 응답하여 동작한다. 즉, 데이터 클럭 신호들(CLK_0,CLK90,CLK180,CLK270)각각에 응답하여 전송되는(입력되는) 데이터(Data)를 90도 위상 간격으로 래치하여 샘플링한다. 상기 D플립플롭회로들(F112,F114,F116,F118)은 각각 하나씩 4개의 샘플링 데이터(Data0,Data1,Data2,Data3)를 출력한다.

상기 에지 샘플링부(140)는 상기 랜덤에지 클럭 발생부(150)에서 선택되어 출력되는 선택 에지클럭신호(CLK_edge_1)에 응답하여 상기 직렬데이터(Data)의 에지를 샘플링한 에지 샘플링 신호(Edge_1)를 출력한다. 상기 에지 샘플링부(140)는 상기 선택에지 클럭신호(CLK_edge_1)에 응답하는 하나의 D플립플롭(F142)으로 구현될 수 있다.

상기 랜덤에지 클럭 발생부(150)는 상기 에지 클럭신호들(CLK_45,CLK_135,CLK_225,CLK_315) 중에서 일정 데이터 주기(4데이터 주기)마다 하나의 선택 에지 클럭신호(CLK_edge_1)를 랜덤하게 선택한다. 이를 위해 상기 랜덤 에지클럭 발생부(150)는, 랜덤신호 발생기(randomizer)(152)와 먹스회로(M152)를 구비한다.

상기 랜덤신호 발생기(152)는 상기 선택 에지클럭신호(CLK_edge_1)를 일정 데이터 주기마다 하나씩 랜덤하게 발생시키기 위한 에지클럭 선택신호(DS1)를 발생시킨다. 상기 랜덤신호 발생기(152)는 랜덤데이터 발생기 또는 데이터 패턴 발생기라고 불리는 PRBS(Pseudo Random Binary Sequency)(154)와, 신호디코더(156)를 구비한다.

상기 PRBS(154)는 랜덤하게 바이너리 코드를 발생시키는 회로로써 여기서는 2비트의 신호를 기본 클럭신호(CK)의 한주기 마다 하나씩 랜덤하게 발생시킨다. 상기 선택에지클럭신호(CLK_edge_1)가 4개중에서 하나 선택되는 구성이 아니라 8개 중에서 하나 선택되는 구성인 경우에는 상기 PRBS(152)는 3비트의 신호를 랜덤하게 발생시키게 된다.

상기 신호 디코더(156)는 상기 PRBS(152)에서 발생되는 바이너리 코드를 디코딩한 에지클럭 선택신호(DS1)를 출력한다.

상기 먹스회로(M152)는 상기 에지클럭 선택신호(DS1)에 응답하여 입력되는 4개의 에지클럭 신호들(CLK_45,CLK_135,CLK_225,CLK_315) 중에서 하나의 에지클럭신호를 선택하여 선택에지클럭신호(CLK_edge_1)로 출력한다. 여기서는 선택에지클럭신호를 어느 것이라고 명확하게 정의할 수 없기 때문에 선택 에지 클럭신호(CLK_edge_1)의 부호를 달리 표현하여 특정하지 아니하였다.

상기 데이터 선택부(120)는, 상기 선택 에지클럭신호(CLK_edge_1)와 위상차가 가장 적은 적어도 두개 이상의 데이터 클럭신호들 각각에 응답하여 발생되는 적어도 두개 이상의 샘플링 데이터(Data_S1,Data_S2)를 선택하기 위한 먹스회로들(M122,M124)을 구비한다. 상기 먹스회로들(M122,M124)은 상기 에지클럭 선택신호(DS1)에 응답하여 두개의 샘플링 데이터(Data_S1,Data_S2)를 선택한다.

예를 들어, 상기 선택 에지클럭신호(CLK_edge_1)가 45도 위상의 에지클럭신호(CLK_45)인 경우에, 상기 에지 클럭신호(CLK_45)와 가장 작은 위상차를 가지는 데이터 클럭신호들은 0도 위상의 데이터 클럭신호(CLK_0)와 90도 위상의 데이터 클 럭신호(CLK_90)이다. 따라서 이에 응답하여 발생되는 샘플링 데이터(Data0, Data1)가 상기 데이터 선택부(120)에서 선택된다.

만약, 상기 선택 에지클럭신호(CLK_edge_1)가 135도 위상의 에지클럭신호(CLK_135)인 경우에는 샘플링 데이터(Data1, Data2)가 선택되고, 상기 선택 에지클럭신호(CLK_edge_1)가 225도 위상의 에지클럭신호(CLK_225)인 경우에는 샘플링 데이터(Data2, Data3)가 선택되고, 상기 선택 에지클럭신호(CLK_edge_1)가 315도 위상의 에지클럭신호(CLK_315)인 경우에는 샘플링 데이터(Data3, Data0)가 선택되어 이들은 선택 샘플링 데이터(Data_S1,Data_S2)로 출력되는 것이다. 여기서도 선택 샘플링 데이터(Data_S1,Data_S2)는 상기 선택 에지클럭신호(CLK_edge_1)에 대응되어 선택되므로 특정될 수 없으므로 부호를 달리하여 표현하였다.

상기 디코딩부(130)의 구현예는 도 8에 도시된다.

도 8에 도시된 바와 같이, 상기 디코딩부(130)는 제1XOR 회로(X132), 제2XOR 회로(X134), 제1AND회로(A132), 제2AND회로(A134), 및 인버터 회로들(I132,I134)을 구비한다.

상기 제1XOR 회로(X132)는 상기 데이터 선택부(120)에서 선택된 적어도 두개이상의 샘플링 데이터(Data_S1,Data_S2)를 논리 연산한 결과를 출력한다. 즉 상기 샘플링 데이터(Data_S1,Data_S2)의 데이터 값이 서로 다른 값을 가지는 경우에는 '1'을 출력하고, 서로 같은 값을 갖는 경우에는 '0'을 출력하여 서로 연속되는 샘플링 데이터(Data_S1,Data_S2)의 트랜지션 여부를 판단한다.

상기 제2XOR 회로(X134)는 상기 데이터 선택부(120)에서 선택된 적어도 두개 이상의 선택샘플링 데이터(Data_S1,Data_S2) 중 어느 하나의 선택샘플링 데이터(Data_S2)와 상기 에지 샘플링 신호(Edge_1)를 논리 연산하여 그 결과를 출력한다. 즉 상기 선택 샘플링 데이터(Data_S2)와 상기 에지 샘플링 신호(Edge_1)가 서로 다른 값을 가지는 경우에는 '1'을 출력하고, 서로 같은 값을 갖는 경우에는 '0'을 출력한다.

상기 제1AND회로(A132)는 상기 제1XOR회로(X132)의 출력신호와 상기 제2XOR회로(X134)의 출력신호를 논리 연산하여 제1위상컨트롤 신호(Early_1)를 출력한다.

상기 제1위상컨트롤 신호(Early_1)가 '1'의 값을 가지는 경우에는 위상이 입력되는 데이터에 비하여 빠르다/느리다는 의미를 가질 수 있다.

상기 제2AND회로(A134)는 상기 제1XOR회로(X132)의 출력신호와 상기 제2XOR회로(X134)의 출력신호의 인버팅 신호를 논리 연산하여 제2위상컨트롤 신호(Late_1)를 출력한다. 이를 위해 인버터 회로(I134)가 더 구비될 수 있다.

상기 제2위상컨트롤 신호(Late_1)가 '1'의 값을 가지는 경우에는 위상이 입력되는 데이터에 비하여 느리다/빠르다는 의미를 가질 수 있다.

상기 인버터 회로(I132)는 상기 제1XOR회로(X132)의 출력신호를 인버팅하여 선택 샘플링데이터(Data_S1,Data_S2)의 트랜지션 정보를 가지는 홀드신호(Hold_1)를 출력한다.

상기 홀드신호(Hold_1)가 '1'의 값을 가지는 경우에는 상기 선택 샘플링 데이터(Data_S1,Data_S2)가 트랜지션이 일어나지 않았다는 것을 의미하며, '0'의 값을 가지는 경우 트랜지션이 일어났다는 것을 의미할 수 있다.

상기 위상 컨트롤 신호(Early_1,Late_1)는 후에 도 3에서와 같은 가산기(16)를 통하여 종합되어 이용될 수 있다.

상술한 바와 같이 종래의 경우에는 데이터 주기 마다 에지 정보를 추출하도록 하고 있으나, 본 발명의 경우에는 일정 데이터 주기(예를 들면 N데이터 주기)마다 한번씩만 에지정보를 추출하도록 하고 있다. 따라서 종래의 경우보다 1/N 정도 전류소모를 줄일 수 있게 된다. 이 경우 종래에 비하여 추출되는 에지정보의 수가 적어 클럭 및 데이터 복원회로의 성능에 영향을 미칠 수 있다. 그러나, 예를 들어 100 주기 에지정보의 평균값이나 이의 1/4로써 랜덤하게 추출된 25 주기의 에지정보의 평균값은 거의 동일하다고 판단할 수 있다. 그러므로 평균값의 차이가 크지 않을 정도의 수로써의 N 데이터 주기마다 한번씩만 에지정보를 추출하더라도 그 성능에 많은 영향을 미치지는 않을 것으로 판단된다. 따라서 에지 샘플링 수를 감소시켜 전력소모를 최소화하면서 종래의 성능을 유지할 수 있게 될 수 있다.

도 9는 본 발명의 다른 실시예에 따른 클럭 및 데이터 복원회로의 블록도를 나타낸 것이다. 이는 도 6의 본 발명의 일 실시예로서 제시된 클럭 및 데이터 복원회로의 경우에 서로 연속되는 에지클럭신호가 선택되는 경우에, 선택된 에지클럭신호가 하나의 에지 샘플러에 클럭의 주파수가 너무 높아져 동작에 어려움이 발생될 수 있다. 예를 들어, 선택에지클럭신호(CLK_edge_1)로써 4데이터 주기 동안 315도의 위상을 가지는 위상클럭신호(CLK_315)가 선택되고 다음 4데이터 주기동안 45도의 위상을 가지는 위상클럭신호(CLK_45)가 선택되어 하나의 에지 샘플러(F142)에 인가되는 경우에 동작에 있어 문제가 발생될 여지가 있다. 따라서 이를 개선하고자 하는 것이다.

도 9에 도시된 바와 같이, 본 발명의 일 실시예에 따른 클럭 및 데이터 복원회로(200)는 데이터 샘플링부(210), 데이터 선택부(225), 에지 샘플링부(245), 디코딩부(235)를 구비한다. 추가적으로 랜덤 에지 클럭 발생부(250)를 구비한다.

상기 데이터 샘플링부(210)는 일정위상차를 유지하며 서로 다른 위상을 갖는 복수의 데이터 클럭신호들에 각각 응답하여 입력되는 직렬데이터를 일정 간격으로 각각 래치하여 복수의 샘플링 데이터(Data0 내지 Data n)를 출력한다. 상기 데이터 샘플링부(210)의 동작 및 구성은 도 6에서와 동일하다.

상기 에지 샘플링부(245)는 서로 교대로 동작하는 제1에지 샘플링부(280) 및 제2에지 샘플링부(240)를 구비한다.

상기 제1에지 샘플링부(280)는 제1동작구간에서 입력되는 선택 에지 클럭신호(CLK_edge_1)에 응답하여 제1에지 샘플링 신호(Edge_1)를 출력한다.

상기 제2에지 샘플링부(240)는 상기 제1동작구간에 연속되는 제2동작구간에서 입력되는 선택 에지 클럭신호(CLK_edge_2)에 응답하여 제2에지 샘플링 신호(Edge_2)를 출력한다.

여기서 상기 제1동작구간과 제2동작구간은 서로 연속되는 구간으로 일정데이터 주기(예를 들면 4데이터 주기)마다 교대로 반복되어 나타나는 구간이다. 제1동작구간은 상기 제1에지 샘플링부(280)가 동작하는 구간이며, 제2동작구간은 제2에지샘플링부(240)가 동작하는 구간일 수 있다. 따라서 상기 제1에지 샘플링부(280) 및 제2에지샘플링부(240)는 일정 데이터 주기가 반복될 때마다 교대로 동 작을 반복하게 된다. 즉 인터리브(interleave)방식으로 동작한다.

상기 데이터 선택부(225)는 제1데이터 선택부(220) 및 제2데이터 선택부(260)을 구비한다.

상기 제1데이터 선택부(220)는 상기 제1동작구간에서 동작되며, 상기 제1에지샘플링신호(Edge_1)에 대응되며 서로 연속되는 적어도 두개이상의 샘플링 데이터(Data_S1, Data_S2)를, 복수의 샘플링 데이터(Data0 내지 Data n) 중에서 선택한다. 샘플링 데이터(Data_S1, Data_S2) 선택의 기본적인 동작은 도 6 및 도 7에서와 동일하다.

상기 제2데이터 선택부(260)는 상기 제2동작구간에서 동작되며, 상기 제2에지샘플링신호(Edge_2)에 대응되며 서로 연속되는 적어도 두개이상의 샘플링 데이터(Data_S3, Data_S4)를, 복수의 샘플링 데이터(Data0 내지 Data n) 중에서 선택한다. 샘플링 데이터(Data_S3, Data_S4) 선택의 기본적인 동작은 도 6 및 도 7에서와 동일하다.

제1데이터 선택부(220) 및 제2데이터 선택부(260)는 상기 제1동작구간과 제2동작구간이 반복될 때마다 교대로 동작을 반복하게 된다. 즉 인터리브(interleave)방식으로 동작한다.

상기 디코딩부(235)는, 제1디코딩부(230) 및 제2디코딩부(270)를 구비한다.

상기 제1디코딩부(230)는 상기 제1동작구간에서 동작되며, 상기 제1데이터 선택부(220)에서 선택된 선택 샘플링 데이터(Data_S1, Data_S2)의 트랜지션 정보신 호(Hold_1) 및 위상 컨트롤신호(Early_1,Late_1)를 출력한다.

상기 제2디코딩부(270)는 상기 제2동작구간에서 동작되며, 상기 제2데이터 선택부(260)에서 선택된 선택 샘플링 데이터(Data_S3, Data_S4)의 트랜지션 정보신호(Hold_2) 및 위상 컨트롤신호(Early_2,Late_2)를 출력한다.

상기 제1디코딩부(230) 및 제2디코딩부(270)는 상기 제1동작구간과 제2동작구간이 반복될 때마다 교대로 동작을 반복하게 된다. 즉 인터리브(interleave)방식으로 동작한다. 이외의 상기 제1디코딩부(230) 및 제2디코딩부(270)의 구성 및 동작은 도 6 내지 도 8에서 설명된 바와 같다.

상기 랜덤 에지 클럭 발생부(250)는 일정위상차를 유지하며 서로 다른 위상을 가지는 위상클럭신호들 중에서 랜덤하게 일정 데이터 주기마다 하나씩 선택한 선택위상클럭신호(CLK_edge_1,CLK-edge_2)를 발생시킨다. 상기 선택위상클럭신호(CLK_edge_1,CLK-edge_2) 중 제1선택위상클럭신호(CLK_edge_1)는 상기 제1동작구간에서 발생되는 것이고, 제2선택위상클럭신호(CLK-edge_2)는 상기 제2동작구간에서 발생되는 것이다. 상기 선택위상클럭신호들(CLK_edge_1,CLK-edge_2)은 그 선택에 제한이 없으며 랜덤하게 복수의 위상 클럭신호들 중에서 하나씩 선택된다.

도 10은 도 9의 구현회로도(200a)이다. 도 10은 도 9의 하나의 예에 불과하지만 이해의 편의를 위하여 각 구성블록들의 부호를 동일하게 표현하였다.

도 10의 구현회로도는 한 클럭(CK) 주기에 4비트의 직렬데이터를 전송하는 경우로써 4데이터 주기마다 제1동작구간 및 제2동작구간이 교대로 반복되며, 각 동작 구간마다 하나씩 랜덤하게 에지 클럭신호(CLK_edge_1,CLK_edge_2)가 선택되는 경우의 구현 예이다. 다른 예로 한 클럭(CK) 주기에 복수비트의 데이터를 전송하는 경우를 가정할 수도 있으며, 제1동작구간 및 제2동작구간을 4데이터 주기가 아닌 그 이상 또는 그 이하의 주기로 정하는 것은 도 10을 토대로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 구현 가능하다.

도 10에 도시된 바와 같이, 상기 데이터 샘플링부(210)는 4개의 D플립플롭회로들(F210,F212,F214,F216)을 구비하여 서로 다른 위상을 가지는 데이터 클럭 신호들(CLK_0,CLK90,CLK180,CLK270) 각각에 응답하여 동작한다. 이하 도 8에서와 그 동작이 동일하다.

상기 제1에지 샘플링부(280)는 상기 랜덤에지 클럭 발생부(250)에서 선택되어 출력되는 제1선택 에지클럭신호(CLK_edge_1)에 응답하여 상기 직렬데이터(Data)의 에지를 샘플링한 에지 샘플링 신호(Edge_1)를 출력한다. 상기 제1에지 샘플링부(280)는 상기 제1선택에지 클럭신호(CLK_edge_1)에 응답하는 하나의 D플립플롭(F282)으로 구현될 수 있다.

상기 제2에지 샘플링부(240)는 상기 랜덤에지 클럭 발생부(250)에서 선택되어 출력되는 제2선택 에지클럭신호(CLK_edge_2)에 응답하여 상기 직렬데이터(Data)의 에지를 샘플링한 에지 샘플링 신호(Edge_2)를 출력한다. 상기 제2에지 샘플링부(240)는 상기 제2선택에지 클럭신호(CLK_edge_2)에 응답하는 하나의 D플립플롭(F242)으로 구현될 수 있다.

상기 랜덤에지 클럭 발생부(250)는 복수의 에지 클럭신호들(CLK_45,CLK_135,CLK_225,CLK_315) 중에서 일정 데이터 주기(4데이터 주기)마다 하나의 에지클럭신호를 랜덤하게 선택하되 제1동작구간에서는 제1선택에지클럭신호 (CLK_edge_1)가 발생되고 제2동작구간에서는 상기 제2선택에지 클럭신호(CLK_edge_2)가 발생된다.. 이를 위해 상기 랜덤 에지클럭 발생부(250)는, 랜덤신호 발생기(randomizer)(252)와 먹스회로들(M252,M254)), 및 앤드회로들(A252,A254)를 구비한다.

상기 랜덤신호 발생기(252)는 제1동작구간에서는 상기 제1선택 에지클럭신호(CLK_edge_1)를 발생시키기 위한 제1에지클럭 선택신호(DS1)를 발생시키고, 제2동작구간에서는 상기 제2선택에지클럭신호(CLK_edge_2)를 발생시키기 위한 제2에지클럭 선택신호(DS2)를 발생시킨다. 상기 랜덤데이터 발생기(252)는 상기 도 7의 랜덤신호 발생기와 그 구성이 동일하다.

상기 먹스회로(M254)는 상기 제1에지클럭 선택신호(DS1)에 응답하여 입력되는 4개의 에지클럭 신호들(CLK_45,CLK_135,CLK_225,CLK_315) 중에서 하나의 에지클럭신호를 선택하여 앤드회로(A254)로 출력한다.

상기 먹스회로(M252)는 상기 제2에지클럭 선택신호(DS2)에 응답하여 입력되는 4개의 에지클럭 신호들(CLK_45,CLK_135,CLK_225,CLK_315) 중에서 하나의 에지클럭신호를 선택하여 앤드회로(A252)로 출력한다.

여기서는 선택에지클럭신호를 어느 것이라고 명확하게 정의할 수 없기 때문에 선택 에지 클럭신호(CLK_edge_1,CLK_edge_2))의 부호를 상기 에지클럭신호(CLK_45,CLK_135,CLK_225,CLK_315)와는 달리 표현하여 특정하지 아니하였다.

상기 앤드회로(A254)는 상기 먹스회로(M254)에서 출력되는 에지 클럭신호 와 기준클럭(CK)의 2배의 주기를 갖는 신호(CK/2)와 논리연산을 수행한다. 상기 제1선택에지클럭신호(CLK_edge_1)는 상기 앤드 회로(A254)의 출력신호로써 상기 기준클럭(CK)의 2배의 주기를 갖는 신호(CK/2)가 하이레벨 또는 '1'의 레벨을 가지는 경우에 출력된다. 즉 상기 제1선택에지클럭신호(CLK_edge_1)는 제1동작구간에서 출력된다.

상기 앤드회로(A252)는 상기 먹스회로(M252)에서 출력되는 에지 클럭신호와 기준클럭(CK)의 2배의 주기를 갖는 신호(CK/2)와 논리연산을 수행한다. 상기 제2선택에지클럭신호(CLK_edge_2)는 상기 앤드 회로(A252)의 출력신호로써 상기 기준클럭(CK)의 2배의 주기를 갖는 신호(CK/2)가 로우레벨 또는 '0'의 레벨을 가지는 경우에 출력된다. 즉 상기 제2선택에지클럭신호(CLK_edge_2)는 제2동작구간에서 출력된다.

상기 제1데이터 선택부(220)는, 상기 제1선택 에지클럭신호(CLK_edge_1)와 위상차가 가장 적은 적어도 두개 이상의 데이터 클럭신호들 각각에 응답하여 발생되는 적어도 두개 이상의 샘플링 데이터(Data_S1,Data_S2)를 선택하기 위한 먹스회로들(M222,M224)을 구비한다. 상기 먹스회로들(M222,M224)은 상기 제1에지클럭 선택신호(DS1)에 응답하여 두개의 샘플링 데이터(Data_S1,Data_S2)를 선택할 수 있다.

예를 들어, 상기 선택 에지클럭신호(CLK_edge_1)가 45도 위상의 에지클럭신호(CLK_45)인 경우에, 상기 에지 클럭신호(CLK_45)와 가장 작은 위상차를 가지는 데이터 클럭신호들은 0도 위상의 데이터 클럭신호(CLK_0)와 90도 위상의 데이터 클 럭신호(CLK_90)이다. 따라서 이에 응답하여 발생되는 샘플링 데이터(Data0, Data1)가 상기 선택샘플링 데이터(Data_S1,Data_S2)로써 선택되는 것이다.

만약, 상기 선택 에지클럭신호(CLK_edge_1)가 135도 위상의 에지클럭신호(CLK_135)인 경우에는 샘플링 데이터(Data1, Data2)가 선택되고, 상기 선택 에지클럭신호(CLK_edge_1)가 225도 위상의 에지클럭신호(CLK_225)인 경우에는 샘플링 데이터(Data2, Data3)가 선택되고, 상기 선택 에지클럭신호(CLK_edge_1)가 315도 위상의 에지클럭신호(CLK_315)인 경우에는 샘플링 데이터(Data3, Data0)가 선택되어 이들은 선택 샘플링 데이터(Data_S1,Data_S2)로 출력되는 것이다. 여기서도 선택 샘플링 데이터(Data_S1,Data_S2)는 상기 제1선택 에지클럭신호(CLK_edge_1)에 대응되어 선택되므로 특정될 수 없으므로 부호를 달리하여 표현하였다.

상기 제2데이터 선택부(260)는, 상기 제2선택 에지클럭신호(CLK_edge_2)와 위상차가 가장 적은 적어도 두개 이상의 데이터 클럭신호들 각각에 응답하여 발생되는 적어도 두개 이상의 샘플링 데이터(Data_S3,Data_S4)를 선택하기 위한 먹스회로들(M262,M264)을 구비한다. 상기 먹스회로들(M262,M264)은 상기 제2에지클럭 선택신호(DS2)에 응답하여 두개의 샘플링 데이터(Data_S3,Data_S4)를 선택할 수 있다. 이하의 동작은 상기 제1데이터 선택부(220)의 동작과 유사하다.

상기 제1디코딩부(230)는 제1동작구간에서 동작한다는 것을 제외하고는 도 8에 도시된 디코딩부와 그 구성 및 동작이 동일하므로 그 설명을 생략한다. 상기 제2디코딩부(270)는 그 구성 및 동작이 유사하나 도 11에서 그 구현예가 도시된다.

도 11에 도시된 바와 같이, 상기 제2디코딩부(270)는 XOR 회로(X276,X278), AND회 로(A276,A278), 및 인버터 회로들(I276,I278)을 구비한다. 상기 제2디코딩부(270)는 상기 제2동작구간에서 동작한다.

XOR 회로(X276)는 상기 제2데이터 선택부(260)에서 선택된 적어도 두개이상의 샘플링 데이터(Data_S3,Data_S4)를 논리 연산한 결과를 출력한다. 즉 상기 샘플링 데이터(Data_S3,Data_S4)의 데이터 값이 서로 다른 값을 가지는 경우에는 '1'을 출력하고, 서로 같은 값을 갖는 경우에는 '0'을 출력하여 서로 연속되는 샘플링 데이터(Data_S3,Data_S4)의 트랜지션 여부를 판단한다.

XOR 회로(X278)는 상기 제2데이터 선택부(260)에서 선택된 적어도 두개이상의 선택샘플링 데이터(Data_S3,Data_S4) 중 어느 하나의 선택샘플링 데이터(Data_S4)와 상기 제2에지 샘플링 신호(Edge_2)를 논리 연산하여 그 결과를 출력한다. 즉 상기 선택 샘플링 데이터(Data_S4)와 상기 제2에지 샘플링 신호(Edge_2)가 서로 다른 값을 가지는 경우에는 '1'을 출력하고, 서로 같은 값을 갖는 경우에는 '0'을 출력한다.

AND회로(A276)는 상기 XOR회로(X276)의 출력신호와 상기 XOR회로(X278)의 출력신호를 논리 연산하여 제1위상컨트롤 신호(Early_2)를 출력한다.

상기 제1위상컨트롤 신호(Early_2)가 '1'의 값을 가지는 경우에는 위상이 입력되는 데이터에 비하여 빠르다/느리다는 의미를 가질 수 있다.

상기 AND회로(A278)는 상기 XOR회로(X276)의 출력 신호와 상기 XOR회로(X278)의 출력신호의 인버팅 신호를 논리 연산하여 제2위상컨트롤 신호(Late_2)를 출력한다. 이를 위해 인버터 회로(I278)가 더 구비될 수 있다.

상기 인버터 회로(I276)는 상기 XOR회로(X276)의 출력신호를 인버팅하여 선택 샘플링데이터(Data_S3,Data_S4)의 트랜지션 정보를 가지는 홀드신호(Hold_2)를 출력한다.

상기 홀드신호(Hold_2)가 '1'의 값을 가지는 경우에는 상기 선택 샘플링 데이터(Data_S3,Data_S4)가 트랜지션이 일어나지 않았다는 것을 의미하며, '0'의 값을 가지는 경우 트랜지션이 일어났다는 것을 의미할 수 있다.

상기 위상 컨트롤 신호(Early_2,Late_2)는 후에 도 3에서와 같은 가산기(16)를 통하여 종합되어 위상 컨트롤 정보로 이용될 수 있다.

도 12는 도 10의 동작타이밍도를 나타낸 것이다. 도 12는 에지 샘플링 신호의 발생까지만을 나타낸 것이다.

도 12에 도시된 바와 같이, 제1동작구간은 기준클럭(CK)의 2배주기를 가지는 클럭신호(CK/2)의 하이레벨 구간을 나타내며, 제2동작구간은 상기 클럭신호(CK/2)의 로우레벨 구간을 나타낸다.

이때 기준클럭(CK)의 1주기동안 4비트의 데이터가 전송된다. 여기서, 상기 기준클럭(CK)의 한주기는 4데이터 주기에 해당된다. 데이터의 샘플링은 종래와 동일하게 수행되므로 도 2에 도시된 바와 같이 샘플링이 수행된다.

제1동작구간에서 복수의 에지 클럭신호들(CLK_45, CLK_135,CLK_225,CLK_315) 중에서 랜덤하게 선택된 135도의 위상을 갖는 에지 클럭신호(CLK_135)가 선택되어 제1선택 에지클럭신호(CLK_edge_1)로써 발생된다. 이에 따라 제1에지샘플링 신호(Edge_1)가 발생된다. 상기 제1에지 샘플링 신호(Edge_1)는 상기 에지 클럭신호들(CLK_45, CLK_135,CLK_225,CLK_315) 중에서 135도의 위상을 가지는 에지 클럭신호(CLK_135)가 선택되었으므로 도 2에 도시된 바와 같이'Edge1' 이 발생되며, 이는 제0데이터(Data0)와 제1데이터(Data1) 간의 에지정보를 가진다.

다음으로 제2동작구간에서 복수의 에지 클럭신호들(CLK_45, CLK_135,CLK_225,CLK_315) 중에서 랜덤하게 선택된 315도의 위상을 갖는 에지 클럭신호(CLK_315)가 선택되어 제2선택 에지클럭신호(CLK_edge_2)로써 발생된다. 이에 따라 제2에지샘플링 신호(Edge_2)가 발생된다. 상기 제2에지 샘플링 신호(Edge_2)는 상기 에지 클럭신호들(CLK_45, CLK_135,CLK_225,CLK_315) 중에서 315도의 위상을 가지는 에지 클럭신호(CLK_315)가 선택되었으므로 도 2에 도시된 바와 같이'Edge3' 이 발생되며, 이는 제2데이터(Data2)와 제3데이터(Data3) 간의 에지정보를 가진다. 이후 다시 제1동작구간 및 제2동작구간으로서의 동작이 반복적으로 진행된다.

상술한 바와 같이, 에지 샘플링을 인터리브 방식으로 수행함에 의해 동작의 효율성을 가질 수 있으며, 종래에 비하여 전력소모를 최소화하면서 종래의 성능을 유지할 수 있게 될 수 있다.

상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발 명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.

이상 설명한 바와 같이, 본 발명에 따르면, 에지 샘플링을 인터리브 방식으로 수행함에 의해 동작의 효율성을 가질 수 있으며, 종래에 비하여 전력소모를 최소화하면서 종래의 성능을 유지할 수 있게 될 수 있다. 또한 회로가 차지하는 면적을 줄일 수 있게 된다.

Claims

클럭 및 데이터 복원 회로(CDR)에 있어서:

일정위상차를 유지하며 서로 다른 위상을 갖는 복수의 데이터 클럭신호들에 각각 응답하여 입력되는 직렬데이터를 일정 간격으로 각각 래치하여 복수의 샘플링 데이터를 출력하는 데이터 샘플링부와;

일정위상차를 유지하며 서로 다른 위상을 갖되 상기 데이터 클럭신호들과도 각각 다른 위상을 갖는 복수개의 에지 클럭신호들 중에서 일정 데이터 주기마다 하나씩 랜덤하게 선택되어 입력되는 선택에지클럭신호에 응답하여 상기 직렬데이터의 에지정보를 샘플링한 에지샘플링신호를 출력하는 에지 샘플링부와;

상기 에지 샘플링부에서 출력된 상기 에지샘플링신호에 대응되며 서로 연속되는 적어도 두개이상의 선택 샘플링 데이터를, 복수의 샘플링 데이터 중에서 선택하는 데이터 선택부와;

상기 선택 샘플링데이터와 상기 에지 샘플링 신호를 논리 연산하여 상기 데이터 선택부에서 상기 선택 샘플링 데이터들의 트랜지션 정보 신호 및 상기 에지정보에 대한 위상 컨트롤신호를 출력하는 디코딩부를 구비함을 특징으로 하는 클럭 및 데이터 복원회로.
제1항에 있어서,

상기 복수개의 에지클럭신호들 중에서 일정 데이터 주기마다 랜덤하게 하나씩 선택한 상기 선택에지클럭신호를 발생시키는 랜덤 에지클럭 발생부를 구비함을 특징으로 하는 클럭 및 데이터 복원회로.
제2항에 있어서, 상기 랜덤 에지클럭 발생부는,

상기 선택 에지클럭신호를 일정 데이터 주기마다 하나씩 랜덤하게 발생시키기 위한 에지클럭 선택신호를 발생시키는 랜덤신호 발생기와;

상기 에지클럭 선택신호에 응답하여 상기 복수개의 에지클럭신호들 중 하나의 에지클럭신호를 선택하는 먹스회로를 구비함을 특징으로 하는 클럭 및 데이터 복원회로.
제3항에 있어서, 상기 데이터 선택부는,

상기 선택에지클럭신호와 위상차가 가장 적은 적어도 두개 이상의 데이터 클럭신호들 각각에 응답하여 발생되는 적어도 두개 이상의 샘플링 데이터를, 상기 에지클럭 선택신호에 응답하여 선택하는 먹스회로들을 구비함을 특징으로 하는 클럭 및 데이터 복원회로.
제4항에 있어서,

상기 데이터 클럭신호들 및 상기 에지 클럭신호들 각각은 상기 데이터 주기만큼의 위상차를 가짐을 특징으로 하는 클럭 및 데이터 복원회로.
제5항에 있어서,

상기 데이터 클럭신호들과 상기 에지클럭신호들은 상기 데이터 주기의 절반값의 위상차를 서로 교대로 가지는 클럭신호들 임을 특징으로 하는 클럭 및 데이터 복원회로.
제6항에 있어서, 상기 데이터 샘플링부는,

상기 데이터 클럭신호들 각각에 응답하여 입력되는 직렬데이터를 일정 간격으로 각각 래치하기 위한 복수개의 D플립플롭들을 구비함을 특징으로 하는 클럭 및 데이터 복원회로.
제7항에 있어서, 상기 에지 샘플링부는,

상기 선택에지클럭신호에 응답하여 상기 에지 샘플링신호를 출력하는 하나의 D-플립플롭회로를 구비함을 특징으로 하는 클럭 및 데이터 복원회로.
제8항에 있어서, 상기 디코딩부는,

상기 데이터 선택부에서 선택된 적어도 두개이상의 선택 샘플링 데이터를 논리연산하는 제1XOR회로와;

상기 데이터 선택부에서 선택된 적어도 두개이상의 선택 샘플링 데이터 중 어느 하나의 선택 샘플링 데이터와 상기 에지 샘플링 신호를 논리 연산하는 제2XOR회로와;

상기 제1XOR회로의 출력신호와 상기 제2XOR회로의 출력신호를 논리 연산하여 제1위상컨트롤 신호를 출력하는 제1AND회로와;

상기 제1XOR회로의 출력신호와 상기 제2XOR회로의 출력신호의 인버팅 신호를 를 논리 연산하여 제2위상컨트롤 신호를 출력하는 제2AND회로와;

상기 제1XOR회로의 출력신호를 인버팅하여 선택샘플링데이터의 트랜지션 정보를 가지는 홀드신호를 출력하는 인버터 회로를 구비함을 특징으로 하는 클럭 및 데이터 복원회로.
제1항에 있어서,

상기 위상 컨트롤 신호는, 상기 클럭 및 데이터 복원회로가 채용된 반도체 장치의 컨트롤러에 입력되어 상기 직렬데이터의 입력 위상을 컨트롤하도록 하거나, PLL회로에 입력되어 상기 데이터 클럭신호들 및 상기 에지클럭신호들의 위상을 컨트롤함을 특징으로 하는 클럭 및 데이터 복원회로.
제2항에 있어서, 상기 에지 샘플링부는,

제1동작구간에서 입력되는 상기 선택에지 클럭신호에 응답하여 제1에지 샘플링 신호를 출력하는 제1에지 샘플링부와, 상기 제1동작구간에 연속되는 제2동작구간에서 입력되는 상기 선택에지클럭신호에 응답하여 제2에지 샘플링 신호를 출력하는 제2에지 샘플링부를 구비함을 특징으로 하는 클럭 및 데이터 복원회로.
제11항에 있어서,

상기 제1동작구간과 상기 제2동작구간 각각은 상기 일정데이터 주기만큼의 시간구간을 각각 구비하여 서로 교대로 반복되는 동작구간임을 특징으로 하는 클럭 및 데이터 복원회로.
제12항에 있어서, 상기 데이터 선택부는,

상기 제1동작구간에서 동작되며, 상기 제1에지샘플링신호에 대응되며 서로 연속되는 적어도 두개이상의 샘플링 데이터를, 복수의 샘플링 데이터 중에서 선택 하는 제1데이터 선택부와;

상기 제2동작구간에서 동작되며, 상기 제2에지샘플링신호에 대응되며 서로 연속되는 적어도 두개이상의 샘플링 데이터를, 복수의 샘플링 데이터 중에서 선택하는 제2데이터 선택부를 구비함을 특징으로 하는 클럭 및 데이터 복원회로.
제13항에 있어서,

상기 제1데이터 선택부는 상기 제1동작구간에서 입력되는 상기 선택에지클럭신호와 위상차가 가장 적은 적어도 두개 이상의 데이터 클럭신호들 각각에 응답하여 발생되는 적어도 두개 이상의 샘플링 데이터를 선택하는 먹스회로들을 구비하며, 상기 제2데이터 선택부는 상기 제2동작구간에서 입력되는 상기 선택 에지클럭신호와 위상차가 가장 적은 적어도 두개 이상의 데이터 클럭신호들 각각에 응답하여 발생되는 적어도 두개 이상의 샘플링 데이터를 선택하는 먹스회로들을 구비함을 특징으로 하는 클럭 및 데이터 복원회로.
제13항에 있어서, 상기 디코딩부는,

상기 제1동작구간에서 동작되며, 상기 제1데이터 선택부에서 선택된 선택 샘플링 데이터들의 트랜지션 정보신호 및 위상 컨트롤신호를 출력하는 제1디코딩부와;

상기 제2동작구간에서 동작되며, 상기 제2데이터 선택부에서 선택된 선택 샘플링 데이터들의 트랜지션 정보신호 및 위상 컨트롤신호를 출력하는 제2디코딩부를 구비함을 특징으로 하는 클럭 및 데이터 복원회로.
제15항에 있어서,

상기 제1디코딩부는, 상기 제1데이터 선택부에서 선택된 적어도 두개이상의 샘플링 데이터를 논리연산하는 XOR회로와; 상기 제1데이터 선택부에서 선택된 적어도 두개이상의 샘플링 데이터 중 어느 하나의 샘플링 데이터와 상기 제1에지 샘플링 신호를 논리 연산하는 XOR회로와; 상기 XOR회로들의 출력신호들을 서로 논리 연산하여 제1위상컨트롤 신호를 출력하는 AND회로와; 상기 XOR회로들 중 어느 하나의 출력신호와 나머지 XOR회로의 출력신호의 인버팅 신호를 논리 연산하여 제2위상컨트롤 신호를 출력하는 AND회로와; 상기 제1데이터 선택부에서 선택된 적어도 두개이상의 샘플링 데이터를 논리연산하는 상기 XOR회로의 출력신호를 인버팅하여 선택샘플링 데이터의 트랜지션 정보를 가지는 홀드 신호를 출력하는 인버터 회로를 구비하며, 상기 제2디코딩부는 상기 제1디코딩부와 동일구조로 상기 제2데이터 선택부에서 선택된 선택샘플링 데이터와 상기 제2에지샘플링 신호를 입력으로 함을 특징으로 하는 클럭 및 데이터 복원회로.
클럭 및 데이터 복원방법에 있어서:

일정위상차를 유지하며 서로 다른 위상을 갖는 복수의 에지클럭신호들 중 일정 데이터 주기마다 하나씩 랜덤하게 선택되어 입력되는 선택에지클럭신호에 응답하여 직렬 데이터의 에지정보를 샘플링한 에지샘플링신호를 출력하고, 상기 직렬데이터를 일정 간격으로 각각 래치하여 복수의 샘플링 데이터를 출력하는 단계와;

상기 에지클럭신호와 가장적은 위상차를 가지는 두개의 샘플링 데이터를 상기 복수의 샘플링 데이터중에서 선택하여 상기 에지샘플링신호와 논리연산함에 의하여, 선택된 선택샘플링 데이터의 트랜지션 정보신호 및 상기 에지정보에 대한 위상 컨트롤 신호를 발생시키는 단계와;

상기 직렬 데이터의 입력 위상을 컨트롤하거나, 상기 에지 클럭신호들 및 데이터 샘플링을 위한 데이터 클럭신호들의 위상을 컨트롤하는 단계를 구비함을 특징으로 하는 클럭 및 데이터 복원방법.
제17항에 있어서,

상기 일정데이터 주기마다 반복적으로 출력되는 에지샘플링신호들은 상기 일정데이터 주기만큼의 시간구간을 각각 구비하여 서로 교대로 반복되는 동작구간인 제1동작구간과 제2동작구간에서 서로 독립적으로 발생됨을 특징으로 하는 클럭 및 데이터 복원방법.
제18항에 있어서,

상기 일정데이터 주기마다 반복적으로 출력되는 위상컨트롤 신호들은 상기 일정데이터 주기만큼의 시간구간을 각각 구비하여 서로 교대로 반복되는 동작구간인 제1동작구간과 제2동작구간에서 서로 독립적으로 발생됨을 특징으로 하는 클럭 및 데이터 복원방법.
클럭 및 데이터 복원방법에 있어서:

입력되는 직렬데이터의 에지 정보 추출을 일정데이터 주기마다 랜덤하게 발생되는 에지클럭신호에 응답하여 인터리브 방식으로 수행함을 특징으로 하는 클럭 및 데이터 복원방법.