KR100978697B1 - 본딩방법 및 그 장치 - Google Patents

본딩방법 및 그 장치 Download PDF

Info

Publication number
KR100978697B1
KR100978697B1 KR1020047016361A KR20047016361A KR100978697B1 KR 100978697 B1 KR100978697 B1 KR 100978697B1 KR 1020047016361 A KR1020047016361 A KR 1020047016361A KR 20047016361 A KR20047016361 A KR 20047016361A KR 100978697 B1 KR100978697 B1 KR 100978697B1
Authority
KR
South Korea
Prior art keywords
resin
substrate
temperature
mounting member
cooling
Prior art date
Application number
KR1020047016361A
Other languages
English (en)
Other versions
KR20050000499A (ko
Inventor
야마우치아키라
Original Assignee
토레 엔지니어링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토레 엔지니어링 가부시키가이샤 filed Critical 토레 엔지니어링 가부시키가이샤
Publication of KR20050000499A publication Critical patent/KR20050000499A/ko
Application granted granted Critical
Publication of KR100978697B1 publication Critical patent/KR100978697B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명의 본딩장치에 의하면, 수지를 통하여 칩을 기판에 실장하는 공정에서, 헤드에 의한 기판에의 칩의 가열압착이 종료하면, 헤드 내부에 설치된 제1 유로에 공기를 공급하고, 이 제1 유로의 아래쪽에 있는 세라믹 히터를 칩 실장에 사용하는 수지의 유리전이점까지 냉각한다. 헤드를 윗쪽의 대기위치로 복귀시켜서 칩에의 가압을 해제한다. 따라서, 헤드의 냉각에 수반하여 수지 자체도 유리전이점까지 냉각되어 거의 완전하게 경화하므로, 수지 내부에 함유되는 공기의 팽창에 의해 발생하는 보이드(Void)를 방지할 수가 있다.
본딩, 유리 기판, 유리전이점, 실장, 아웃가스

Description

본딩방법 및 그 장치{BONDING METHOD AND BONDING DEVICE}
본 발명은, 수지(樹脂) 기판이나 유리(Glass) 기판 등의 기판상에 반도체소자나 표면실장부품 등의 실장부재(實裝部材)를 실장하기 위한 본딩(Bonding)방법 및 그 장치에 관한 것이고, 특히 기판상에 실장(實裝)부재를 정밀도 좋게 실장하는 기술에 관한 것이다.
종래, 기판(예를들면, 액정, EL(Electro Luminescence), 플라즈마 디스플레이(Plasma Display) 등의 플랫(Plat) 표시 패널(Panel))의 제조공정에 있어서, 실장부재(예를들면, 반도체 칩(Chip) 등)를 기판에 실장하고 있다. 실장부재(이하, 간단히 「칩」이라 함)를 기판에 실장하는 본딩방법으로서는, 기판과 칩 사이에 수지, 예를들면 이방도전성막(ACF : Anisotropic Conductive Film)이나 비도전성수지(NCP : Non-Conductive Paste) 등을 개재시키고, 가열압착수단을 칩 윗쪽에서 압압(押壓)시키면서, 수지를 가열경화하여 칩을 기판에 가열압착하고 있다.
그러나, 이와같은 본딩방법의 경우에는, 다음과 같은 문제가 있다. 예를들면, ACF나 NCP 등을 가열하면서 가열경화하여 칩을 기판에 실장한 경우, 고온에서 수지를 경화시키면, 수지로부터 아웃가스(Outgas)가 발생하고, 도 15 및 도 16의 칩 실장의 단면도에 도시된 바와 같이, 범프(Bump, 31)의 주변을 덮는 보이드 (Void, 32, 도 15에 도시함)나, 범프(31)와 기판전극(33) 사이에 걸치는 보이드(32, 도 16에 도시함)가 발생한다. 이 보이드(32)가 존재함으로써 결합력이 저하하여 도통불량(導通不良)이 일어나거나, 온도 상승시에 이 보이드(32)가 폭발되거나 한다고 하는 문제가 있다. 또한, 보이드뿐만 아니라 균열이나 틈이 발생하여 저항값이 증대하고, 도통불량을 발생시킨다고 하는 문제도 있다.
또한, 도 17의 칩 실장의 단면도 및 도 18에 도시하는 도 17의 A-A선 단면도와 같이, 한번 도전입자(導電粒子)를 통하여 압접(壓接)된 것이, 수지가 완전 경화(유리전이점 이하로 온도가 저하)하기 전에 가압(加壓)이 제거된 것에 의해, 수지가 느슨해져서 칩(4)이 부상(浮上)하고, 범프(31)와의 사이에서 틈(35)이 생기거나 접촉저항이 증대하거나 하는 문제도 있다.
또한, 칩 실장시의 가열에 의해, 칩(4) 및 기판(2)의 양쪽이 가열되고 있다. 이 가열후에 상온까지 냉각될 때, 양쪽 부재의 선팽창계수의 차에 의해 기판(2) 자체가 도 19의 화살표로 표시되는 윗쪽으로 휘어져 버린다. 이 때, 유리전이점 이상의 온도에서는, 수지가 느슨해져서 도전입자(導電粒子, 34)와 범프(31) 사이에 틈이 생기거나 기판전극(33)과 범프(31) 사이에 개재하는 도전입자(34)의 접합면적이 변화하거나 하여, 범프(31)와 기판전극(33) 사이에서의 저항값이 증대한다.
본 발명은, 이러한 사정을 감안하여 된 것으로서, 기판에 실장부재를 정밀도 좋게 실장하는 본딩방법 및 그 장치를 제공하는 것을 주된 목적으로 한다.
종래의 칩 실장시에서의 보이드의 발생원인은, 수지가 발하는 아웃가스나, 공기의 빨려들어감이라고 하는 것이 업계에서의 일반상식으로 되어 있다. 그래서, 당업계에서는, 이 보이드의 발생을 방지하기 위하여, 다음과 같은 대책을 취하고 있다.
(1)아웃가스의 발생을 방지하는 대책은, 수지 경화온도를 저온에서 행함으로써 아웃가스의 발생을 억제하고 있다.
(2)공기의 빨려들어감을 방지하는 대책은, 수지의 점도를 높히고, 수지내에 공기가 빨려들어가는 것을 어렵게 하고 있다.
그러나, 상술한 대책을 행하여도 보이드의 발생을 충분히 방지할 수 없는 것이 현 상황이다.
그래서, 보이드의 발생을 방지하기 위하여 유리 기판에 본딩중의 수지의 경화상태를 하부에서 현미경으로 관찰할 수 있는 장치를 개발하여, 다면적으로 검토한 결과, 이하의 현상이 발생한다고 하는 발견을 본 발명자는 얻을 수 있었다. 또한, 실험에는 경화온도 220℃, 유리전이점이 120℃인 NCP나 ACF의 수지를 사용하였다.
가열압착수단으로부터 220℃의 열을 항시 부여하여 칩을 기판에 가열압착하고 있는 단계에서는, 아직도 수지가 연화상태로 있다. 이와같은 수지가 경화하지 않은 연화상태인 채로 가압수단에 의한 가압을 해제하면, 압력을 해제한 순간에 수지 내부에 압력이 가해진 상태로 있는 공기가 순시에 팽창(수십배로 팽창)하여 범프 주위를 덮도록 한 보이드(32, 도 15에 도시함)나, 범프와 범프 사이에 걸치는 보이드(32, 도 20 및 도 20의 X방향의 도 21에 도시함)가 발생하는 일이 확인되었 다. 이 보이드(32)에 수분 등이 잔류하거나 쇼트(Shot)한다고 하는 문제가 있었다.
또한, ACF나 ACP(Anisotropic Conductive Paste)를 사용한 경우에는, 칩 윗쪽에서의 가압에 의해 범프 부분에 있는 도전입자(폴리머 표면에 금이나 니켈 등을 도금가공한 것)가 탄성변형하면서 범프에 먹혀들어간 상태에서 전기적 접속이 유지되고 있다. 그러나, 가압수단에 의한 가압을 해제한 직후에서는 수지가 아직도 연화상태로 있으므로, 기판이 휘어진 경우에는 가압에 의해 평탄하게 연장되어 있던 것이, 원래대로 복원하려고 하여 기판 탄성응력에 수지점도가 떨어져 버리고, 범프와 전극 사이에 틈이 증대하는 부분으로 되버린다. 이 틈의 증대에 따라, 도 17 및 도 18에 도시한 바와 같이, 도전입자의 탄성변형이 복원한다.
구체적으로는, 도전입자가 먹혀들어감으로써 형성된 범프 부분의 요(凹)부와, 도전입자(34)와의 사이에 공간의 발생, 또는 이 공간에 수지가 유입하고, 접촉면적이 감소하고, 그 결과, 저항 증대로 된다. 다시말하여, 보이드의 발생이나 입자 압접상태의 문제는, 유리전이점(Tg온도) 이전의 수지가 연화상태에 있는 시점에서 가압해제함으로써 일어난다는 것을 알 수 있었다.
다시말하여, 수지를 가열경화할 때, 칩 윗쪽에서의 가압을 해제하여도 수지 내부에 포함되는 공기를 팽창시키는 일이 없고, 더욱이 ACF 등의 경우에는 가압을 해제한 때의 도전입자의 복원에 의한 탄성응력으로 수지점도가 떨이지는 일이 없도록 Tg온도 이하로 수지를 냉각한 후에, 가압해제하도록 하였다.
즉, 본 발명의 본딩방법은, 실장부재와 기판 사이에 수지를 개재시켜서 실장 부재를 기판에 실장하는 본딩방법에 있어서, 가압수단으로 실장부재를 기판에 가압하는 과정에서, 수지가 가열경화하도록 실장부재 또는 기판의 적어도 어느 일측을 가열수단으로 가열하는 가열압착과정과, 실장부재를 가압한 상태에서 가열수단을 냉각하는 냉각과정을 구비하고, 더욱이, 가열수단의 냉각 종료후에 가압수단에 의한 실장부재의 가압을 해제하는 것을 특징으로 하는 것이다.
본 발명의 본딩방법에 의하면, 실장부재(예를들면, 칩 등)와 기판 사이에 수지를 개재시키고, 가압수단에 의해 실장부재를 기판에 가압하는 과정에서, 실장부재 또는 기판의 적어도 어느 일측을 가열수단으로 가열하면서 수지를 가열경화시켜서 실장부재를 기판에 가열압착한다. 실장부재가 기판에 가열압착되면, 가열수단이 냉각되고, 그 후에 칩 윗쪽에서의 가압수단에 의한 가압이 해제된다. 즉, 가열수단의 냉각에 따라 수지 자체도 냉각된다. 따라서, 수지가 실질적으로 경화한 상태에서 칩 윗쪽에서의 가압이 해제되므로, 가압된 상태에서 수지 내부에 포함되어 있는 공기의 외압(外壓)이 제거되는 것에 의한 팽창을 억제할 수가 있다. 그 결과, 공기의 팽창에 의해 범프 주위나 범프와 범프 사이에 걸쳐서 발생한 보이드를 방지할 수 있으므로, 보이드의 발생에 의한 범프와 기판전극과의 도통불량이나 범프 사이의 쇼트 등을 방지할 수가 있다.
또한, 본 발명의 본딩방법은, 냉각과정은, 사용하는 수지의 유리전이점 근방까지 냉각하는 것이 바람직하다.
다시말하여, 냉각과정에서는, 냉각수단을 냉각하고, 기판과 실장부재를 접합하는 수지가 유리전이점까지 냉각된다. 따라서, 수지가 거의 완전하게 경화한 상 태에서 가압수단의 가압이 해제되므로, 가압된 상태에서 수지 내부에 포함되어 있는 공기의 외압이 제거되는 것에 의한 팽창을 억제할 수가 있다. 그 결과, 공기의 팽창에 의해 범프 주위나 범프와 범프 사이에 걸쳐서 발생한 보이드를 방지할 수 있으므로, 보이드의 발생에 의한 범프와 기판전극과의 도통불량이나, 범프 사이의 쇼트 등을 방지할 수가 있다.
또한, 본 발명의 본딩방법은, 냉각과정은, 수지를 유리전이점 근방으로 냉각할 때, 수지의 온도가 유리전이점 근방이고, 더욱이 기판과 실장부재의 실온에서의 열팽창량이 거의 동등하게 되도록 기판과 실장부재의 적어도 어느 한쪽의 온도를 조절하는 것이 바람직하다.
다시말하여, 냉각과정에서는 수지온도가 유리전이점 근방으로 되고, 이 때에 기판과 실장부재의 실온에서의 열팽창량이 거의 동등하게 되도록 기판과 실장부재의 적어도 어느 한쪽의 온도조절이 행하여 진다. 따라서, 기판과 실장부재의 수축량의 차에 의해 실장부재와 기판이 휘어져서 발생하는 접합불량이나 저항값 불량을 회피할 수가 있다. 더욱이, 여기서 말하는 기판의 열팽창량이란, 예를들면 실장부재로서의 칩의 길이에 대응하는 기판부분의 열팽창량을 말한다.
또한, 본 발명의 본딩방법에 있어서, 기판과 실장부재의 온도의 조절은, 실장부재의 냉각 또는 기판의 가열의 적어도 어느 한쪽을 행하는 것이 바람직하다.
다시말하여, 실장부재측으로부터 직접 가열하여 실장부재를 기판에 실장할 때, 가열수단으로부터 거리가 가까운 순으로, 즉, 실장부재, 수지, 기판의 순번대로 온도가 높아지게 된다. 또한, 기판측을 가열하지 않으므로, 기판 자체가 방열 효과를 갖고, 실장부재와 기판과의 온도차는 크게 된다. 이 경우, 실장부재측을 적극적으로 냉각하거나, 또는 기판측을 대기(大氣) 개방상태의 자연냉각 또는 적극적으로 냉각하면서 기판을 가열하여 수지온도가 유리전이점 근방에 있어서 실장부재와 기판의 열팽창차를 없게 하도록 양쪽 부재의 온도를 조절한다. 따라서, 상술한 바와 같은 효과를 이룰 수가 있다.
또한, 본 발명의 본딩방법에 있어서, 냉각과정은, 사용하는 수지의 유리전이점의 +20℃ 이하로 되도록 가열수단을 냉각하는 것이 바람직하다.
다시말하여, 실장부재와 기판 사이에 수지를 개재시켜서 가압수단으로 가압하고, 더욱이 가열수단으로 가열하면서 실장부재를 기판에 가열압착한다. 실장부재를 기판에 가열압착한 후, 가열수단이, 사용하는 수지의 유리전이점의 +20℃ 이하까지 냉각된다. 이 냉각에 따라 수지 자체도 냉각되어, 거의 경화상태에 도달한다. 따라서, 상술한 바와 같은 효과를 이룰 수가 있다.
본 발명의 본딩방법은, 실장부재와 기판 사이에 수지를 개재시켜서 실장부재를 기판에 실장하는 본딩방법에 있어서, 가열에 의해 수지 자체가 가스를 발생하는 온도에 못 미치는 온도에서 수지를 가열하는 제1 가열과정과, 제1 가열과정에서 소정시간, 수지를 가열한 후, 제1 가열과정의 설정온도보다 높은 온도에서 수지를 가열하는 제2 가열과정을 구비한 것을 특징으로 하는 것이다.
본 발명의 본딩방법에 의하면, 가열에 의한 수지 자체가 가스를 발생하는 온도에 못 미치는 온도에서 수지를 가열한 후, 이 가열온도보다 높은 온도에서 수지를 가열경화한다. 따라서, 가스가 발생하지 않는 상태에서 수지가 거의 경화상태 로 되고 점도가 높은 상태에서 온도가 올라가게 된다. 이 때, 가스가 발생하더라도 가스발생 응력보다 점도가 높아지게 되므로, 보이드 등의 발생을 방지할 수가 있다.
또한, 본 발명의 본딩방법에 있어서, 제1 가열과정의 설정온도는 190℃ 미만이고, 제2 가열과정의 설정온도가 190℃ 이상인 것이 바람직하다. 또한, 제1 가열과정에서 제2 가열과정까지의 소정시간이 20초 이내인 것이 바람직하다.
이와같이, 제1 가열과정의 온도를 190℃ 미만, 제2 가열과정의 온도를 190℃ 이상으로 되도록 설정하고, 또는 제1 가열과정에서 제2 가열과정까지의 시간을 20초 이내로 설정함으로써, 가스가 발생하지 않는 상태에서 수지가 거의 경화상태로 되고 점도가 높은 상태에서 온도가 올라가게 된다. 그 결과, 가스가 발생하더라도 가스발생 응력보다 점도가 높아지게 되므로, 보이드 등의 발생을 방지할 수가 있다.
또한, 본 발명의 본딩방법에 있어서, 제2 가열과정의 후, 수지를 유리전이점 근방까지 냉각하는 것이 바람직하다.
제2 가열과정의 후에, 가열된 수지가 유리전이점까지 냉각된다. 따라서, 실장부재로서, 예를들면, 칩의 경우에 발생하여 있는 범프 주위나 범프 사이에 발생하여 있는 보이드를 가압 해제시에 팽창시키거나 왜곡에 의해 수지에 균열을 발생시키거나 하는 일이 없이 수지를 완전하게 경화할 수가 있다.
또한, 본 발명의 본딩방법에 있어서, 실장부재를 기판에 실장하여 수지를 가열경화하여 실장부재를 기판에 고착시키기 까지의 과정에서, 기판에 실장부재를 가 압착(假壓着)하는 가압착과정과, 수지를 거의 완전하게 경화하여 기판에 실장부재를 고착하는 본압착(本壓着)과정으로 분할하고, 가압착과정을 제1 가열과정으로 하고, 본압착과정을 제2 가열과정으로 하는 것이 바람직하다.
가압착과정과 본압착과정으로 분할함으로써, 생산성을 향상시킬 수가 있다. 또한, 본압착을 멀티헤드(Multi-Head)화함으로써, 한층 더 생산성의 향상을 도모할 수가 있다.
또한, 본 발명의 본딩방법은, 실장부재와 기판 사이에 수지를 개재시켜서 실장부재를 기판에 실장하는 본딩방법에 있어서, 기판상에 수지를 도포한 소정 개소(個所)에 실장부재를 실장할 때, 그 개소에 도포되어 있는 수지를 미리 가열하여 연화한 상태에서 실장부재를 가압착하는 가압착과정과, 가압착한 실장부재 접합부의 수지를 더 가열하여 경화시켜서 기판에 실장부재를 고착시키는 본압착과정을 구비한 것을 특징으로 하는 것이다.
기판상에 도포한 수지를 미리 가열한 상태에서 실장부재가 실장된다. 다시말하여, 수지는 가열에 의해 연화하여 있으므로, 수지에 실장부재를 압압하면서 실장하면, 실장시에 빨려 들어가는 공기가 실장부재와 수지 사이에서 빠져나가기 쉽게 된다. 따라서, 실장부재의 실장시 에 빨려 들어가는 공기를 저감할 수가 있다.
또한, 본 발명의 본딩방법에 있어서, 가압착과정에서의 수지의 가열온도를 60℃에서 120℃의 범위로 설정하거나, 가압착과정에서의 수지의 가열은 기판의 이면(裏面)측으로부터 행하거나, 가압착과정에서의 수지의 가열은 기판의 윗쪽으로부터 열풍 블로우(Blow)를 수지로 향하여 공급하거나, 더욱이는 가압착과정과 본압착 과정을 연속 또는 분리하여 구비하거나 하는 것이 바람직하다.
또한, 본 발명의 본딩방법은, 실장(實裝)부재와 기판 사이에 수지를 개재시켜서 실장부재를 기판에 실장하는 본딩방법에 있어서, 상기 기판상에 수지를 도포한 소정 개소에 실장부재를 실장할 때의 접지속도를 10mm/s 이하로 설정하는 것을 특징으로 하는 것이다.
본 발명의 본딩방법에 의하면, 실장부재의 기판에의 접지속도를 10mm/s 이하로 기판상의 수지를 도포한 소정 개소에 실장부재가 실장되고, 실장부재가 수지에 천천히 압압되므로, 이 압압되는 과정에서 실장부재와 수지 사이에 빨려 들어가는 공기가 빠져나가기 쉽게 된다.
또한, 본 발명의 본딩방법에 있어서, 수지는 도전입자를 혼입한 수지인 것이 바람직하다.
다시말하여, 실장부재(예를들면, 칩)를 기판에 가열압착할 때, 칩측의 범프와 기판전극 사이에 있는 도전입자가 탄성변형된다. 이 상태인 채로 수지가 냉각되어 거의 경화상태로 되므로, 도전입자의 탄성변형의 복원을 방지할 수가 있고, 칩과 기판에 대한 도전입자의 접촉면적을 일정하게 유지할 수가 있다.
또한, 본 발명의 본딩장치는, 실장부재와 기판 사이에 수지를 개재시켜서 실장부재를 기판에 실장하는 본딩장치에 있어서, 기판을 재치(載置) 유지하는 유지 테이블(Table)과, 유지된 기판의 소정 개소에 실장부재를 가압하는 가압수단과, 가압된 상태의 실장부재를 가열하고, 수지를 가열경화하는 가열수단과, 실장부재를 가압상태에 있는 가열수단을 냉각하는 냉각수단을 구비한 것을 특징으로 하는 것이 다.
다시말하여, 유지 테이블상에 재치 유지된 기판상의 소정 개소에 수지를 통하여, 실장부재가 가압수단에 의해 가압되고, 더욱이 가열수단에 의해 가열되면서 기판에 압착된다. 그 후, 실장부재를 가열하는 가열수단을 냉각하면서 실장부재의 가압이 해제된다. 따라서, 가열수단의 냉각에 따라 수지 자체도 냉각되고, 거의 완전하게 경화하므로, 공기의 팽창에 의해 범프 주위나 범프와 범프 사이에 걸쳐서 발생한 보이드를 방지할 수 있으므로, 보이드의 발생에 의한 범프와 기판전극과의 도통불량이나, 범프 사이의 쇼트 등을 방지할 수가 있다.
또한, 본 발명의 본딩장치에 있어서, 냉각수단에 의한 냉각속도를, 사용하는 수지마다의 유리전이점의 +20℃ 이하로 되도록 제어하는 온도제어수단을 구비하는 것이 바람직하다.
다시말하여, 냉각수단의 냉각이 사용하는 수지마다의 유리전이점의 +20℃ 이하로 되도록 온도제어되어, 상술한 효과를 이룰 수가 있다.
또한, 본 발명의 본딩장치에 의하면, 냉각수단은, 가열수단에 공기유로로 되는 관통공을 설치하고, 외부에서 공기를 불어넣는 송풍수단이나, 가열수단의 내부에 설치한 제1 유로와, 이 제1 유로에 공기를 공급하는 공기공급수단으로 구성되거나, 가열수단의 외주에 부착한 방열용의 냉각부재이거나, 가열수단의 내부에 설치된 제2 유로와, 이 제2 유로에 냉각수를 공급하는 냉각수 공급수단으로 구성되거나, 더욱이 제2 유로가 히터패턴(Heater Pattern)을 내장한 히터부재에 면(面)하거나 하는 것이 바람직하다.
또한, 본 발명의 본딩장치에 있어서, 유지 테이블측에 가열수단을 구비하고, 더욱이 유지 테이블에 유지되어 있는 기판온도가 사용하는 수지마다의 유리전이점의 +20℃ 이하로 되도록 가열수단의 온도를 제어하는 것이 바람직하다.
다시말하여, 유지 테이블측에 설치된 가열수단에 의해, 유지 테이블에 재치 유지된 기판이 가열된다. 다시말하여, 유지 테이블이 실장부재를 실장하는데 사용하는 수지마다의 유리전이점의 +20℃ 이하로 되도록 설정되므로, 냉각시에서의 실장부재와 기판의 온도차가 없게 되고, 양 부재의 선팽창계수의 차에 의해 발생하는 기판의 휨을 방지할 수가 있다.
또한, 본 발명의 본딩장치에 있어서, 수지를 유리전이점 근방으로 냉각할 때, 수지의온도가 유리전이점 근방이고, 더욱이 기판과 실장부재의 실온으로부터의 열팽창량이 거의 동등하게 되도록 기판과 실장부재의 적어도 어느 한쪽의 온도를 조절하도록, 실장부재와 기판의 온도에 근거하여 냉각수단과 유지 테이블측의 가열수단을 제어하는 온도제어수단을 구비하는 것이 바람직하다.
다시말하여, 냉각과정에서 수지온도가 유리전이점 근방으로 되고, 이 때에 기판과 실장부재의 실온으로부터의 열팽창량이 거의 동등하게 되도록, 양쪽 부재의 온도가 조절된다. 따라서, 이 온도제어하는 방법으로서는, 예를들면 실장부재, 기판, 및 수지의 각 온도를 사전 테스트에 의해 얻은 기준값과, 냉각시에 검출하는 실측값과의 비교에 의해 구해지는 온도편차에 근거하여 제어하도록 미리 조건설정하여 있다.
또한, 본 발명의 본딩장치는, 실장부재와 기판 사이에 수지를 개재시켜서 실 장부재를 기판에 실장하는 본딩장치에 있어서, 기판을 재치 유지하는 유지 테이블과, 유지 테이블에 재치 유지된 기판상의 수지가 도포된 소정 개소에 실장부재의 위치결정을 하여 실장하는 실장수단과, 실장부재를 기판에 실장할 때의 실장수단의 접지속도를 10mm/초 이하로 조절하는 속도제어수단을 구비한 것을 특징으로 하는 것이다.
다시말하여, 유지 테이블에 유지된 기판상의 수지가 도포된 소정 개소에, 실장수단에 의해 실장부재가 위치결정 실장된다. 이 실장부재가 기판에 실장되면, 실장수단의 접지속도가 10mm/초 이하로 되도록 속도제어수단에 의해 제어된다. 따라서, 상술한 효과를 이룰 수가 있다.
도 1은, 제1 실시예에 관계하는 본압착장치의 개략적인 구성을 나타낸 사시도이고,
도 2는, 제1 실시예 장치에 관계하는 헤드의 요부 구성을 나타낸 정면도이고,
도 3은, 제1 실시예 장치에 관계하는 헤드의 요부 구성을 나타낸 측면도이고,
도 4는, 세라믹 히터의 요부 구성을 나타낸 사시도이고,
도 5는, 본딩방법을 나타낸 플로우챠트(Flowchart)흐름도이고,
도 6은, 헤드의 온도제어 프로파일(Profile)을 나타낸 도면이고,
도 7은, 제2 실시예 장치에 관계하는 본딩장치의 개략적인 구성을 나타낸 사 시도이고,
도 8은, 제2 실시예 장치에 관계하는 헤드 주위의 요부 구성을 나타낸 정면도이고,
도 9는, 제2 실시예 장치를 사용한 본딩방법을 나타낸 플로우챠트이고,
도 10은, 헤드의 온도제어 프로파일을 나타낸 도면이고,
도 11은, 제1 변형예의 헤드의 요부 구성을 나타낸 사시도이고,
도 12는, 제1 변형예의 헤드의 요부 구성을 나타낸 측면도이고,
도 13은, 제2 변형예의 헤드의 요부 구성을 나타낸 정면도이고,
도 14는, 제3 변형예의 헤드의 요부 구성을 나타낸 측면도이고,
도 15는, 종래방법에 의해 칩을 기판에 본딩하였을 때의 단면도이고,
도 16은, 종래방법에 의해 칩을 기판에 본딩하였을 때의 단면도이고,
도 17은, 종래방법에 의해 칩을 기판에 본딩하였을 때의 단면도이고,
도 18은, 도 17의 A-A선 단면도이고,
도 19는, 종래방법에 의해 칩을 기판에 본딩하였을 때의 단면도이고,
도 20은, 종래방법에 의해 칩을 기판에 본딩하였을 때의 평면의 단면도이고,
도 21은, 종래방법에 의해 칩을 기판에 본딩하였을 때의 도 20에서의 화살표 X방향에서 바라 본 때의 종단면도이고,
도 22는, 실시예 장치를 사용하여 행한 실험결과를 나타낸 도면이다.
종래의 문제점을 해결하기 위한 형태로서, 이하의 것이 있다.
본 발명의 일실시예에 대하여 도면을 참조하면서 설명한다.
〈제1 실시예〉
본 실시예에서는 ACP, ACF, NCP(Non-Conductive Film) 등의 열경화성수지를 사용하여 실장부재인 칩을 기판에 실장하는 경우를 예로 채택하여 설명한다.
더욱이, 본 발명에서의 「실장부재」로서는, 예를들면, IC 칩, 반도체 칩, 광소자, 표면실장부품, 칩, 웨이퍼(Wafer), TCP(Tape Carrier Package), FPC(Flexible Printed Circuit) 등의 종류나 크기에 관계없이, 기판과 접합시키는 측의 모든 형태를 나타내고, 플랫 표시 패널로의 칩 본딩인 COG(Chip On Glass)나 TCP, 및 FPC의 본딩인 OLB(Outer Lead Bonding)가 고려된다.
또한, 본 발명에서의 「기판」이란, 예컨대, 수지기판, 유리기판, 필름기판, 칩, 웨이퍼 등의 종류에 관계없이, 설치부재와 접합시키는 측의 모든 형태를 나타낸다.
먼저, 본 실시예에 사용하는 장치에 대하여 도면을 참조하여 구체적으로 설명한다.
도 1은 본 발명에 관계하는 본딩장치인 본압착장치의 개략구성을 도시한 사시도, 도 2는 실시예 장치의 헤드부분의 요부 구성을 도시한 정면도, 도 3은 실시예 장치의 헤드 부분의 요부 구성을 도시한 측면도이다.
도 1에 도시한 바와 같이, 본 발명에서의 본압착장치(1)는, 도시하지 않은 가압착(假壓着)유닛으로부터 반송되는 기판(2)을 수평유지하는 가동테이블(3)과, 기판상의 칩(4)을 가열압착하는 헤드(5)와, 칩(4)을 기판(2)에 가열압착할 때에 기 판(2)을 아래쪽으로부터 지지하는 유리 백업(Glass Back Up, 6)으로 구성되어 있다.
가동테이블(3)은, 도 1에 도시한 바와 같이, 기판(2)을 흡착유지하는 기판유지 스테이지(7)를 구비하고, 이 기판유지 스테이지(7)가 수평 2축(X, Y)방향, 상하 (Z)방향, 및 Z축 주위(θ)방향으로, 각각 이동 자유롭게 구성되어 있다.
헤드(5)는, 도 2에 도시한 바와 같이, 금속제의 툴(Tool)로 되는 본체(8)의 하부로부터 순차적으로 세라믹제의 세라믹 홀더(Ceramic Holder, 9), 세라믹 히터(Heater, 10), 및 세라믹 압자(壓子, 11)로 구성되어 있다. 더욱이, 세라믹 홀더(9)는 볼트(Bolt, 12)로 본체(8)에 장착되어 있음과 동시에, 세라믹 히터(10) 및 세라믹 압자(11)는, 세라믹 홀더(9)에 소결(燒結)되어 있다.
또한, 세라믹 압자(11)에는, 온도검출수단(13)으로서, 예컨대, 열전쌍, 측온저항체(測溫抵抗體) 등이 설치되어 있다. 즉, 세라믹 압자(11)가 세라믹 히터(10)로부터 받은 열을 온도검출수단(13)에서 검출하고, 그 검출결과를 온도제어부(21)에 송신한다.
세라믹 홀더(9)는, 도 3에 도시한 바와 같이, 세라믹 히터(10)의 발열부분의 상단면에 공기가 유통하여 배출되는 제1 유로(15)가 세라믹 홀더(9)의 하단부의 길이방향(도 3에서는 X방향)으로 관통하고 있다. 또한, 이 제1 유로(15)에는, 툴 본체(8)로부터 공기를 공급하는 공기공급유로(16)와 연통접속되어 있다. 더욱이, 이 공기공급유로(16)의 타단에는, 도 2에 도시한 바와 같이, 연통접속된 밸브(V)를 구비한 내압호스(17)을 통하여 공기공급수단(18)로부터 공기가 공급된다.
즉, 공기공급수단(18)로부터 공급된 공기는, 공기공급유로(16), 공기유로(15)의 순을 거쳐서 제1 유로(15) 양단의 개구부(15a)로부터 배출된다. 따라서, 세라믹 히터(10)의 발열부(10a)로부터 발생되는 열이 공기순환에 의해 빼앗기고, 세라믹 히터(10) 및 세라믹 압자(11)의 양쪽을 급속히 냉각할 수가 있다.
세라믹 히터(10)는, 도 4에 도시한 바와 같이, 발열부(10a)와 단자부(10b)를 T자 형상으로 배치한 소정 두께(예컨대, 1mm정도)의 패널체(Pannel Body)에 형성되어 있다. 더욱이, 세라믹 히터(10)는, 전기절연체재인 세라믹재로 발열체(19)를 피복한 구성이고, 더욱이 단자부(10b)로부터 발열체(19)의 단자(20)를 돌출시키고 있다.
더욱이, 세라믹 홀더(9), 세라믹 히터(10)의 세라믹재 및 세라믹 압자(11)는, 질화규소에 소정량의 유리 등이 첨가된 재질로 구성되어 있다. 또한, 세라믹 홀더(9)의 선팽창계수는, 세라믹 히터(10) 및 세라믹 압자(11)의 선팽창계수와 동등한 것이 바람직하다. 더욱이, 그들의 열전도율은, 세라믹 히터(10)를 기점으로 하여 세라믹 압자(11)의 가압면측(加壓面側, 도 2에서는 아래쪽)으로 향할 정도로 큼과 동시에, 그것과 반대측(도 2에서는 윗쪽)의 세라믹 홀더(9)의 설치면측으로 향할 만큼 작게 되도록 하는 것이 바람직하다.
온도제어부(21)는, 사용하는 수지 마다에 따른 설정 조건, 예컨대, 가열시간, 세라믹 히터(10)의 냉각온도로서의 유리전이점 등이 미리 도시하지 않은 외부입력장치로부터 입력되어 있다. 이들 입력조건과 온도검출수단으로부터 검출되는 검출결과에 근거하여, 세라믹 히터(10)의 온도제어를 행하고 있다. 예컨대, 미리 설정입력된 유리전이점과 온도검출수단(13)으로부터 전송되는 실측값을 비교하고, 구해지는 온도편차에 따라 세라믹 히터(10)의 온도를 제어한다. 구체적으로는, 밸브(V)를 열어 공기를 공급하여 온도가 Tg 이하로 되면, 밸브(V)를 닫아서 헤드를 상승시킨다.
다음에, 상술한 실시예 장치를 사용하여 칩을 기판에 실장하는 일련의 동작을 도 5의 플로우 챠트에 따라 설명한다. 더욱이, 본 실시예에서는, 수지의 경화 온도를 220℃、유리전이점(Tg)을 120℃로 미리 설정한 것으로 한다. 또한, 본 실시예에서는, 이전 공정의 가압착공정에서 칩이 기판에 미리 가압착된 상태에서 반송된 것에 대하여, 기판에 칩을 완전히 본압착(本壓着)하는 경우를 예로 들어 설명한다.
<스텝 S1> 기판의 위치맞춤
전단(前段)의 가압착공정에서 수지를 통하여 칩(4)이 가압착된 기판(2)이, 도시하지 않은 반송기구에 의해, 본압착장치(1)로 반송된다. 이 기판(4)은, 가동테이블(3)의 기판유지 스테이지(7)로 이동배치되어서 흡착유지된다. 기판유지 스테이지(7)는 도시하지 않은 구동기구에 의해, 전방(도 1의 Y방향)인, 헤드(5)와 유리 백업(6) 사이로 향하여 이동하고, 헤드(5)와 유리 백업(6)으로 칩(4)을 상하 방향으로부터 끼워넣도록 기판(4)의 위치맞춤을 행한다.
<스텝 S2> 칩의 가열압착 개시
기판(2)의 위치맞춤이 종료하면, 도시하지 않은 구동기구에 의해 헤드(5)가 하강하고, 이 헤드(5)와 기판(2)의 아래쪽에 있는 유리 백업(6)으로 칩(4)이 끼워 진다. 헤드(5)는, 기판(2)에의 칩(4)의 가열압착을 개시한다. 이 때, 헤드(5)에 구비된 세라믹 히터(10)는, 도 6에 도시한 바와 같이, 칩(4)의 가열압착의 개시시점(tO)에 있어서 온도제어부(21)에 의해, 220℃로 설정되어 있다. 가열압착 개시와 동시에 개시시점(tO)으로부터 가열종료시점(t1)의 소정 시간, 온도제어부(21)에 의해 세라믹 히터(10)의 온도를 220℃로 유지하면서 칩(4)을 기판(2)에 가열압착하고, 그 결과, 칩(4)으로부터의 열전달에 의해 수지가 가열경화하기 시작한다.
<스텝 S3> 냉각 개시
가열종료시점(t1)에 도달하면, 메인(Main) 제어부(M)로부터 가열 OFF신호가 온도제어부(21)로 전송되고, 이 신호에 근거하여 온도제어부(21)로부터의 명령신호가 밸브(V)에 송신되어 밸브(V)가 개방된다. 밸브(V)의 개방에 의해 공기공급수단(18)으로부터 공기의 공급이 개시된다. 공기는 내압호스(17), 공기공급유로(16)를 거쳐서 제1 유로(15)로 유입된다. 이 유입된 공기가 제1 유로(15)의 양단 개구부(15a)로 향하여 유통하여 배출되고, 그 결과, 제1 유로(15)의 아래쪽으로 배치된 세라믹 히터(10) 및 세라믹 압자(11)를 급속히 냉각한다.
<스텝 S4> 유리전이점에 도달하였는가?
냉각이 개시됨과 동시에, 세라믹 압자(11)에 설치된 온도검출수단(13)에 의해 축차적(逐次的)으로 헤드(5)의 온도가 검출되고, 그 실측값이 온도제어부(21)로 전송된다. 온도제어부(21)에서는, 세라믹 히터(10)의 냉각온도로서 미리 설정 입력된 유리전이점(Tg)과 실측값 비교 처리가 축차적으로 실행된다. 여기에서, 검출결과가 유리전이점(Tg)에 도달하지 않으면, 이 Tg와 실측값의 비교 처리를 반복하 면서 하면서 냉각을 계속한다. 반대로, 실측값이 Tg에 도달(도 6에 도시하는 시점t2)하면, 스텝 S5로 진행한다.
즉, 세라믹 히터(10)의 온도를 Tg까지 냉각함으로써, 헤드(5)에 의해 가열되는 칩(4)도 냉각되고, 나아가서는 칩(4)을 기판(2)에 고착시키는 수지도 냉각한다.특히, 이 냉각에 따라 수지온도가 유리전이점(Tg)까지 냉각되는 것으로, 수지가 거의 완전히 경화한다.
더욱이, 본 실시예에서는 세라믹 히터(10)의 냉각온도를 수지의 유리전이점(Tg)으로 설정하고 있지만, 이 냉각온도는, 사용하는 수지의 종류에 따른 유리전이점(Tg)의 +20℃이하의 범위내로 설정할 수도 있다.
<스텝 S5> 가압 해제
냉각온도가 Tg에 도달하면, 칩(4)에의 가압을 해제하고, 헤드(5)를 윗쪽 대기(待機)위치로 복귀시킨다. 이 때, 온도제어부(21)로부터의 명령신호에 의해 밸브(V)가 닫혀짐과 동시에, 다음의 칩(4)을 기판(2)에 고착하기 위하여, 세라믹 히터(10)의 온도를 220℃(도 6에 도시하는 시점t3)까지 상승하도록 온도제어를 행한다.
즉, 수지가 Tg까지 냉각되어 거의 완전히 경화한 상태에서 칩(4) 윗쪽으로부터의 가압이 해제되므로, 수지내의 공기의 팽창이 방지된다. 다시말해서, 수지경화에 의해 공기의 팽창을 억제할 수 있고, 범프 주위등의 보이드(Void)의 발생을 방지할 수가 있다.
또한, 헤드(5)의 가압에 의해 탄성변형하여 접촉면적이 확장된 상태에서 범 프와 기판전극과의 사이에 개재하여 있는 도전입자(導電粒子)의 탄성복귀를, 수지경화에 의해 억제할 수 있다. 즉, 수지가 경화함으로써 도전입자의 탄성변형의 복원시에서의 탄성응력에 대하여 수지점도가 상회하여 도전입자의 탄성변형 상태를 유지할 수 있다. 그 결과, 범프와 도전입자 사이에 발생하였던 보이드를 해소 할 수가 있다.
<스텝 S6> 기판의 취출(取出)
헤드(5)의 가압이 해제되면, 기판유지 스테이지(7)가 기판 주고 받기 위치까지 이동한다. 주고 받기 위치로 이동한 기판(2)은, 도시하지 않은 기판반송기구에 의해 기판수납유닛으로 반송되어서 기판회수 매거진(Magazine)에 수납된다.
이상으로서 1장의 기판(2)에 대하여 칩(4)의 본딩이 종료한다.
상술한 바와 같이, 칩(4)을 기판(2)에 가열압착하면서 수지를 가열경화한 후에, 세라믹 히터(10)를 사용하는 수지마다의 유리전이점(Tg)까지 공기에 의해 급속히 냉각함으로써 헤드 전체가 Tg까지 냉각되고, 나아가서는 기판(2)에 칩(4)을 고착하는 수지도 Tg까지 냉각할 수가 있다.
따라서, 수지가 거의 완전히 경화한 상태로 되므로，이 상태에서 칩 윗쪽으로부터의 가압을 해제함으로써, 본 발명자에 의해 확인된 종래부터의 문제의 발생 원인을 해소할 수가 있었다.
구체적으로는, 종래법에서는 수지가 경화하기 전의 연화상태에서 헤드(5)를 상승시켜서 가압 해제하였을 때, 수지내에 있는 공기의 급격한 팽창에 의해 범프 주위를 피복하도록 보이드가 발생하고 있었다. 그러나, 본 실시예에서는 수지가 경화한 상태에서 가압을 해제함으로써 수지점도가 공기의 팽창에 의한 응력을 상회하여 보이드의 발생을 방지할 수가 있다.
또한, 종래 ACF나 ACP을 사용하였을 때, 도전입자의 탄성변형의 복원에 의해 칩이 윗쪽으로 들어 올려지고, 범프와 도전입자 사이에 공간이 발생하고 있었다. 그러나, 본 실시예에서는 수지가 경화한 상태에서 칩 윗쪽으로부터의 가압이 해제되므로, 수지점도가 도전입자의 탄성변형의 복원에 의해 작용하는 탄성응력을 상회하고, 범프와 기판전극과의 접속불량을 방지할 수가 있다.
<제2 실시예>
상술한 제1 실시예에서는, 칩(4)을 기판(2)에 가열압착하여 거의 완전히 고착시키는 본압착장치에 대하여 설명하였지만, 본 실시예에서는, 기판(2)에 칩(4)을 실장하여 가압착 및 본압착가능한 본딩장치에 대하여 설명한다. 더욱이, 본딩장치로서는, 헤드 주위의 구성만이 제1 실시예 장치와 다르므로, 동일개소에 대하여는 동일부호를 붙이고, 다른 부분에 대하여 설명한다.
도 7은 본 발명에 관계하는 본딩장치의 개략구성을 도시한 사시도, 도 8은 헤드 주위의 요부 구성을 도시한 정면도이다.
도 8에 도시한 바와 같이, 본딩장치(100)는, 칩(4)을 흡착유지하여 기판상의 수지(G)가 도포된 소정 개소에 위치결정하여 실장함과 동시에, 기판(2)에 칩(4)을 가열압착하는 실장·가열압착기구(101)과, 기판(2)을 수평유지하는 가동테이블(3)과, 기판(2)상의 수지부에 칩(4)을 압착할 때에 기판(2)을 아래쪽으로부터 지지하는 유리 백업(6)과, 유리 백업(6)을 가열하는 히터(102)와, 윗쪽 및 아래쪽의 각각 으로부터 기판(2)을 향하여 공기를 공급하는 노즐(103, 104)과, 이들 각 구성을 총괄적으로 제어하는 제어부(106)로 구성되어 있다.
실장·가열압착기구(101)는, 도 7에 도시한 바와 같이, 그 하부에 칩(4)을 흡착유지하는 헤드(lO7)를 구비하고, 상하 (X)방향 및 수평 (Z)방향으로 이동가능하게 구성되어 있다. 또한, 헤드 내부에는, 도시하지 않은, 세라믹 히터를 구비함과 동시에, 이 히터를 냉각하기 위한 냉각수단도 구비하고 있다. 더욱이, 이 헤드의 구성은 제1 실시장치와 거의 동일구성이므로, 자세한 설명을 생략한다. 또한, 헤드(107)의 구성으로서는, 이 형태에 한정되는 것은 아니고, 예컨대, 헤드내에 냉각수단을 구비하지 않은 구성이라도 좋다.
가동테이블(3)은, 기판(2)을 흡착유지하는 기판유지 스테이지(7)를 구비하고, 이 기판유지 스테이지(7)가 수평 2축(X, Y)방향, 상하 (Z)방향, 및 Z축 주위(θ)방향으로, 각각 이동 자유롭게 구성되어 있다.
히터(102)는 유리 백업(6)을 가열하고, 그 열을 기판(2) 및 기판상의 수지(G)에 전달시켜서 가열하기 위한 것이다. 이 히터(102)는, 도 8에 도시한 바와 같이, 기판(2)으로부터 소정 거리를 둔 유리 백업(6)의 측벽에 부착되어 있고, 제어부(106)의 제어신호를 받은, 도시하지 않은 전압 컨트롤러(Controller)에 의해 온도제어되어 있다.
기판 아래쪽으로 배치한 노즐(Nozzle, 103)은, 유리 백업(6)을 가열하였을 때에 유리 백업(6)이 기판(2)에 접촉하는 부분의 근방영역의 열전달을 억제하기 위한 것이고, 기판 이면(裏面)을 향하여 공기를 공급하도록 되어 있다.
또한, 기판 윗쪽에 배치한 노즐(104)은, 가열압착후의 칩(4)을 냉각하기 위한 것이고, 칩 실장부분을 향하여 공기를 공급하도록 되어 있다.
더욱이, 양쪽 노즐(103, 104)은, 제어부(106)로부터의 제어신호에 따라 밸브(V)의 개폐조작에 의해 공기 공급원(109)으로부터 공기가 공급되도록 되어 있다.
제어부(106)는, 실장·가열압착기구(101)가 칩(4)을 기판(2)에 실장할 때의 접지속도의 조절, 유리 백업(6)을 가열하는 히터(102)의 온도조절, 및 기판(2)과 칩(4)을 냉각하기 위한 노즐(103, 104)로부터의 공기공급의 조절 등을 총괄적으로 행하고 있다. 더욱이, 구체적인 각 구성부의 제어에 대하여는 후술한다.
다음에, 상술한 본딩장치를 사용하여 기판위에 도포한 수지(ACF) 부분에 칩을 실시할 경우로서, 기판에의 칩 실장전에 수지온도를 조절하면서 기판에 칩을 실장하고, 그 후에 가압착공정, 본압착공정 및 냉각공정을 거쳐서 기판에 칩을 고착하는 방법에 대하여 설명한다. 이하, 구체적인 방법에 대하여, 도 9의 플로우 챠트 및 도 10의 온도 프로파일에 따라 설명한다. 더욱이, 도 10에 도시하는 온도 프로파일은, 설명의 편의상, 칩 실장후를 나타내고 있다.
<스텝 S10> 기판의 위치맞춤
기판(2)이, 도시하지 않은 반송기구에 의해, 본딩장치(100)로 반송된다. 이 기판(2)은, 가동테이블(3)의 기판유지 스테이지(7)에 이동배치되어서 흡착유지된다. 기판유지 스테이지(7)는 도시하지 않은 구동기구에 의해, 전방(도 7의 Y방향)인, 헤드(107)와 유리 백업(6) 사이를 향하여 이동하고, 헤드(107)와 유리 백업(6)으로 칩(4)을 상하방향으로부터 끼워지도록 기판(2)의 위치맞춤을 한다.
<스텝 Sl1> 수지의 가열
위치맞춤 종료후, 히터(102)가 작동하여 유리 백업(6)을 가열하고, 그 열이 기판상의 수지(G)에 전달되어서 수지(G)를 연화시킨다. 본 실시예의 경우, 수지가 ACF이므로, 수지온도가 60∼120℃의 범위내로 설정된다. 바람직하게는, 80∼100℃이다. 수지온도가 60℃를 하회하면 수지(G)가 충분히 연화되지 않으므로, 칩(4)을 실장하였을 때에 칩(4)과 수지(G)의 계면 등에 빨려 들어가는 공기가 도망치지 않게 되고, 그 결과, 계면 등에 남은 공기가 보이드로 된다. 또한, 수지온도가 120℃를 초과하면, 수지(G)가 경화하여 버린다.
<스텝 S12> 칩의 실장
소정 개소(個所)에 있는 칩(4)을 헤드(107)에 의해 흡착유지하여 기판상의 연화 상태에 있는 수지부에 위치결정하여 실장한다. 이 수지 위로 칩(4)을 설치할 때, 그 접지속도가 10mm/s 이하로 설정된다. 바람직한 범위는 1∼5mm/s이다. 접지속도가 10mm/s를 초과하면, 수지부에의 칩(4)의 가압시에 공기가 도망치는 일이 없어져 버린다.
칩(4)이 실장되면, 히터(102)에 의한 가열을 정지한다.
<스텝 13> 제1 가열공정
가압착공정에 상당하는 제1 가열공정에서는, 사용하는 수지(G)에 따라 가열하였을 때에 수지(G)로부터 가스(Gas, 이하, 간단히 「아웃가스」(Outgas)라고 함)가 발생하지 않는 설정온도에서 소정 시간, 헤드(107)에서 칩(4)을 가압하면서 수지(G)를 소정의 점도이상으로 되도록 가열경화시킨다. 여기에서 말하는 소정 점도 란, 다음의 제2 가열과정에서 수지(G)를 고온가열하였을 때에 발생하는 아웃가스의 발생 응력을 억제할 수 있는 점도를 말한다.
더욱이, 제1 가열공정에서의 설정온도는, 예컨대 수지(G)가 ACF 인 경우, 도 10에 도시한 바와 같이, tO∼t1의 제1 가열공정의 사이, 수지온도가 190℃ 미만(도 10에서는 170℃）으로 되도록 헤드내의 히터온도를 조절하고 있다. 이 설정온도는, 바람직하게는, 120∼170℃이다.
설정온도가 120℃를 하회하면, 수지(G)의 경화속도가 지연됨과 동시에, 충분한 수지점도를 얻을 수 없다. 반대로, 설정온도가 190℃를 초과하면, 아웃가스를 발생시킨다. 즉, 미경화(未硬化)의 상태에 있는 수지점도보다 아웃가스의 발생 응력이 상회하여, 칩(4)과 기판(2)의 계면 등에 보이드 등을 발생시키게 된다.
또한, 도 10에 도시하는 tO∼t1의 가열시간으로서는, 20초 이내로 설정된다.바람직하게는, 1∼5초이다. 통상 ACF의 경우, 설정 온도가 180∼190℃에 있어서, 20초에서 경화할 필요가 있지만, 그 이하의 시간에서도 보이드없이 경화할 수가 있다.
더욱이, 설정온도와 가열시간에 대하여는, 사용하는 수지의 경화조건 등에 따라 적절히 설정변경된다.
<스텝 14> 제2 가열공정
제1 가열공정에서의 수지의 가열경화가 종료하면 연속하여, 도 10에 도시하는 t1∼t2의 사이, 이전의 제1 가열공정에서의 가열온도보다 높은 온도에서 수지를 가열경화한다. 이 때의 설정온도는, 수지가 190℃ 이상으로 되도록 헤드내의 히터 온도를 조절하고 있다. 이 설정온도로서 바람직하게는, 200∼220℃의 범위이다. 제2 가열온도가 190℃를 하회하면, 수지의 경화촉진을 손상하기 때문이다.
즉, 제2 가열공정에서는, 이전의 제 1가열공정에서 수지점도를 미리 높이고 있으므로, 190℃ 이상으로 온도를 올려서 수지가 아웃가스를 발생하더라도, 수지점도가 아웃가스 발생 응력을 억제할 수 있고, 그 결과, 보이드 등의 발생을 방지 할 수가 있다. 또한 설정온도가 220℃를 초과하고, 더욱이 240℃ 이상으로 되면, 수지의 내열상의 문제가 있다.
더욱이, 수지(G)를 가열하는 제2 가열공정의 설정시간으로서는, 본 실시예의 경우, 예컨대, 2초로 설정되어 있다.
여기서, 제1 가열공정 개시(tO)부터 제2 가열공정 종료(t2)까지의 시간을 20초이내로 설정할 수도 있다. 이 경우에 있어서도, 보이드를 발생시키는 일이 없이 수지(G)를 경화시킬 수 있다.
더욱이, 이 제2 가압공정은, 본압착공정에 상당한다.
<스텝 15> 냉각 개시
제2 가열공정이 종료하면, 도 10의 t2의 시점으로부터 수지온도가 유리전이점(t3의 시점)으로 되도록 냉각이 개시된다. 구체적으로는, 이하의 순서로 냉각이 행하여진다.
먼저, 제1 실시예의 본압착장치와 마찬가지로, 제어부(106)로부터 가열 OFF신호에 근거하여 도시하지 않은 밸브가 개방되어 헤드내에 공기의 공급이 개시된다. 이 공기의 공급에 따라 헤드내의 세라믹 히터 및 세라믹 압자를 급속히 냉각 한다. 이 때, 수지(G)는 대기 개방상태에 의한 냉각과 헤드(107)를 적극적으로 냉각하는 것에 의한 전열(傳熱)로 냉각효과를 받는다.
소정 조건의 온도에 도달하면, 헤드(107)의 냉각을 정지하고, 제어부(106)는 밸브(V)를 개방 조작하여 기판 윗쪽의 노즐(lO4)로부터 칩(4)을 향하여 공기를 공급함과 동시에, 히터(102)의 온도에 의해 조절을 행한다. 즉, 수지(G)의 온도가 유리전이점이고, 더욱이 기판(2)과 칩(4)이 대기 개방의 실온상태로부터의 열팽창량이 대략 동등하게 되도록 칩(4)과 기판(2)의 온도조절을 행한다. 따라서, 칩(4)과 기판(2)이 냉각에 의해 수축할 때에 발생하기 쉬운 휘어짐을 방지할 수가 있다.
더욱이, 이들 온도조절의 시간이나 조건의 설정방법으로서는, 사전 테스트에 의해, 칩(4), 기판(2), 및 수지(G)의 각 온도를 측정하면서 조건설정을 행한다.
또한, 본 실시예에서의 기판(2)의 열팽창량이란, 기판 전체의 열팽창량을 의미하는 것은 아니고, 칩(4)이 설치된 부분과 그 부분을 둘러싸는 소정 영역내의 기판(2)의 열팽창량을 말한다. 이 영역은, 칩(4)의 크기 등에 의해 임의로 설정된다.
<스텝 16> 가압 해제
냉각온도가 유리전이점에 도달하면, 헤드(107)에 의한 칩(4)에의 가압을 해제하고, 헤드(107)를 윗쪽 대기위치로 복귀시킨다.
<스텝 17> 기판 취출
헤드(107)의 가압이 해제되면, 기판유지 스테이지(7)가 기판 주고 받기 위치까지 이동한다. 주고 받기 위치로 이동한 기판(2)은, 도시하지 않은 기판반송기구 에 의해 기판수납유닛으로 반송되어서 기판회수 매거진에 수납된다.
이상으로 1장의 기판(2)에 대하여 칩(4)의 본딩이 종료한다.
다음에, 본 발명자는, 제2 실시예 장치를 사용하여 칩을 기판에 실장할 때의 접지속도(헤드속도)와 칩 실장시의 수지 연화온도를 변경하였을 때의 보이드의 발생상황을 확인하는 실험을 하였다. 그 결과를 이하에 설명한다.
<구체예>
유리 기판으로서 고투명도 크라운 글라스(Crown Glass)를 사용하고, 이 기판상의 전극부분에 도포하는 수지로서 ACF를 사용한다. 이 때의 ACF에 포함되는 입자직경이 3.5㎛로서 단위면적당의 입자수가 100만개/㎣의 것을 두께35㎛로 되도록 유리 기판에 도포하였다.
또한, ACF의 추장(推奬) 접합조건, 즉, 이 사용하는 수지가 가열에 의해 아웃가스를 발생하지 않는 온도로서 190℃미만, 수지를 거의 완전경화하는 온도를 220℃로 하였다.
또한, 기판에 칩을 실장할 때의 헤드속도를 1, 3, 5, 10(mm/s)의 4 패턴(Pattern)으로 하고, 각 접지속도에서 기판에 칩을 실장할 때의 수지온도를 150, 170, 180, 200, 220(℃)의 각각에 대하여 실험을 하였다. 더욱이, 각 수지온도는, 시종 일정한 그대로 수지가 경화할때 까지 가열하였다. 이하, 실험에 의해 얻어진 결과를 도 22도에 나타낸다.
더욱이, 각 조건에서의 포인트(Point)수는 다음과 같이 하여 구하고 있다. 범프 주위 및 범프 주위이외의 영역에 발생하고 있는 보이드와, 보이드보다 대형인 균열의 발생의 각각을 기판의 이면측에서 육안으로 확인하고, 그 개수에 따라 포인트수를 구하고 있다. 구체적으로는, 보이드에 대하여는 소정 영역마다 확인할 수 없을 경우, 영역마다 「O」포인트를 부여하고, 수개 확인할 수 있었던 경우, 영역마다 「1」포인트, 수십개 확인할 수 있었던 경우, 「2」포인트를 부여하고 있다. 또한, 균열에 대하여도 같은 배점(配點)으로 하고, 보이드와 균열의 각각의 포인트를 가산하여 구하고 있다.
도 22로부터도 명백한 바와 같이, 수지온도 170℃인 때에 헤드속도를 5mm/s에서 칩을 기판 실장하여 수지를 경화하였을 때에 포인트수는 「0」이고, 보이드 등을 일체 확인한 적이 없는 양호한 칩 실장을 실현할 수 있음을 확인할 수 있었다. 즉, 칩 실장시에 칩과 수지와의 계면 등에 빨려 들어가는 공기의 모두가 배출된다는 것을 의미한다. 또한, 추장 접합조건인 190℃ 이하에서 헤드속도를 1∼10mm/s의 범위로 설정함으로써, 공기의 빨려 들어감에 의한 의한 보이드 등의 발생을 저감할 수 있는 것도 확인할 수 있었다.
더욱이, 수지의 연화온도가 150℃와 200℃ 이상인 때에 보이드 등의 발생 포인트가 높은 이유는 다음과 같다.
수지 연화온도가 150℃이면, ACF 추장 접합조건보다 지나치게 낮아서 수지자체가 충분히 연화되지 않으므로, 칩과 수지와의 계면에 빨려 들어간 공기가 달아남이 없이 포함되어 버리기 때문이다.
또한, 수지 연화온도가 200℃ 이상인 경우, ACF의 추장 접합조건인 아웃가스가 발생하지 않는 온도를 초과하기 때문이고, 아웃가스의 발생이 기인한 보이드 등 이다.
이상과 같이, 기판상의 칩 실장 개소의 수지(G)를 미리 가열하여 연화시켜 둠과 동시에, 수지(G)에 칩(4)이 접지할 때의 접지속도를 제어함으로써, 실장시에 칩(4)과 수지(G)의 계면 등에 빨려 들어간 공기가 배출 제거되고, 그 결과, 공기의 빨려 들어감에 의한 수지 경화후의 보이드 등의 발생을 방지할 수가 있다.
또한, 칩 실장후의 제1 가열공정에 있어서, 사용하는 수지(G)에 따라 가열하였을때에 아웃가스가 발생하지 않는 온도에서 소정 시간, 수지(G)를 미리 가열경화하고, 그 후의 제1 가열공정의 온도보다 높은 온도에 의해 수지(G)를 거의 완전히 경화시키는 제2 가열공정을 거침으로써, 제1 가열공정의 시점에서 수지점도가 제2 가열과정에서 발생하는 아웃가스의 발생 응력을 상회하므로, 아웃가스의 발생이 기인하는 보이드나 균열 등을 방지할 수가 있다.
또한, 제2 가열공정후에 수지(G)를 유리전이점으로 냉각할 때, 수지(G)의 온도가 유리전이점 근방이고, 더욱이 기판(2)과 칩(4)의 실온으로부터의 열팽창량이 동등하게 되도록 칩(4)에 공기를 공급하여 냉각함과 동시에, 유리전이점보다 낮은 온도로 되는 기판(2)을 히터(102)로 가열하면서, 양쪽 부재의 온도를 조절함으로써, 열팽창량을 제어하지 않고 양쪽 부재를 냉각하였을 때에 발생한 휘어짐을 해소할 수가 있다.
더욱이, 유리전이점에 도달하여 수지(G)가 대략 완전히 경화한 상태에서 헤드(107)의 가압을 해제하므로, 기판(2)과 칩(4)의 열팽창량의 차이에 의해 발생하기 쉬운 휘어짐을 일층 확실하게 해소할 수가 있다.
본 발명은, 상기한 실시예에 한정되지 않고, 다음과 같이 변형 실시할 수도 있다
(1) 제1 실시예에서는, 전단(前段)의 가압착공정에서 기판의 소정 개소에 칩을 미리 가압착한 기판에 대하여, 칩을 기판에 완전히 고착하는 본압착을 하고 있지만, 가압착하는 일없이 본압착만의 일괄공정으로 칩을 기판에 설치하도록 하여도 좋다.
이 경우, 헤드(5)의 하단부에 칩(4)을 흡착유지하기 위한 흡착공(吸着孔)을 설치함과 함께, 기판(2)의 아래쪽에 인식수단을 설치하여, 기판유지 스테이지(7)에 배치된 기판(2)상의 마크위치와 칩(4)의 마크위치를 인식시켜서 위치맞춤을 행하도록 하면 좋다.
(2)제1 실시예에서는, 헤드(5)에 세라믹 히터(10)를 구비하고, 칩(4)의 윗쪽으로부터만 수지를 가열하고 있지만, 기판유지 스테이지(7)측 만, 또는 칩(4)의 윗쪽 및 기판유지 스테이지측의 양쪽에 세라믹 히터 등의 가열수단을 설치하여도 좋다. 이 경우, 기판유지 스테이지(7)측의 히터온도를, 사용하는 수지의 유리전이점(Tg)과 같이 설정하는 것이 바람직하다.
이와 같이, 기판유지 스테이지(7)측의 가열수단을 Tg로 설정하여 둠으로써, 수지가 거의 완전히 경화할 때의 칩(4)과 기판(2)의 온도를 같게 할 수가 있다. 따라서, 종래의 헤드(5)측으로부터만 가열하여 수지를 가열경화하였을 때에 칩(4)측과 기판(2)측의 선팽창계수의 차이에 의해 발생하기 쉬운 기판(2)의 휘어짐에 의한 왜곡을 해소할 수가 있다.
또한, 가열수단으로서는, 세라믹 히터에 한정되는 것은 아니고, 수지를 가열경화할 수 있는 수단이면 좋다.
(3)제1 실시예에서는, 냉각수단으로서 세라믹 히터(10)의 표면측에 따르도록 제1 유로(15)을 설치하고 있었지만, 아래와 같이 변형 실시하여도 좋다.
<변형예 1>
헤드(5)의 사시도인 도 11 및 그 측면도인 도 12에 도시한 바와 같이, 세라믹 홀더(9)의 측벽에 수평방향으로 관통하는 관통공(22)을 설치하고, 이 관통공 내부에 외부로부터 송풍수단 등으로 공기를 불어넣어서 공기를 유통시키도록 하여도 좋다.
더욱이, 이 관통공(22)은, 도 11에 도시한 바와 같이, 헤드(5)의 내부에 공기를 공급하는 상기 실시예의 헤드(5)의 구성에 조합시켜도 좋고, 관통공(22)만에 의한 헤드(5)의 냉각을 실시하도록 하여도 좋다.
<변형예 2>
헤드(5)의 정면도인 도 13에 도시한 바와 같이, 세라믹 홀더(9) 및 툴 본체(8)의 측벽의 기단측(基端側)으로부터 수평방향으로 연장되는 테이퍼(Taper)형상의 방열용 냉각부재(23, 핀)를 다단으로 부착하여도 좋다. 이와 같이, 복수의 핀(23)을 부착시킴으로써 헤드(5)의 방열효과의 향상을 도모할 수 있고, 나아가서는 헤드(5)의 냉각을 행할 수가 있다.
더욱이, 핀(23)은, 방열효과가 높은 부재가 바람직하고, 예컨대, 금속인 것이 바람직하다.
또한, 이 핀(23)은, 도 12에 도시한 바와 같이, 헤드(5)의 내부에 공기를 공급하는 제1 실시예의 헤드(5)의 구성에 조합시켜도 좋고, 핀(23)만에 의한 헤드(5)의 냉각을 실시하도록 하여도 좋다.
<변형예 3>
제1 실시예 및 각 변형예에서는 공기에 의해 냉각을 실시하고 있지만, 냉각수를 이용하여 세라믹 히터(10)를 냉각하도록 하여도 좋다. 구체적으로는, 도 14의 측면도로 도시한 바와 같이, 냉각수 공급수단(24)으로부터 공급한 냉각수를 세라믹 히터(10)의 윗쪽을 따라 순환하도록 「U」자 형상의 제2 유로(25)를 설치하여도 좋다.
(4)제1 실시예에서는, 헤드(5)의 냉각에 공기나 냉각수를 이용하고 있지만, 다른 냉각매체를 이용하여도 좋다. 예컨대, 액체질소를 제2 유로에 공급 순환시키는 등으로 하여도 좋다.
(5)제2 실시예에서는, 1개의 본딩장치(100)을 사용하여 가압착공정과 본압착공정을 각각 실시하고 있지만, 가압착공정과, 본압착공정의 장치를 별도로 설치하도록 하여도 좋다. 이 경우, 본압착장치는, 가압착공정에서 기판 위로 가압착된 칩(4)을 가열압착할 뿐이기 때문에, 헤드부분에 칩(4)을 흡착유지하는 기능을 갖지 않아도 좋다.
이와 같이 가압착장치와 본압착장치를 개별적으로 함으로써, 양산성을 향상할 수가 있다.
(6)제2 실시예에서는, 칩 실장전에 수지를 연화시키는 수단으로서 유리 백업 (6)을 통하여 히터(102)의 열을 수지(G)에 전달시키고 있지만, 예컨대, 기판 윗쪽에 노즐 등을 배치하고, 열풍을 수지를 향하여 공급하여 연화시키도록 하여도 좋다. 또한, 기판 윗쪽을 이동가능한 히터를 구비한 아암(Arm)을 수지 근방으로 이동시키고, 히터의 복사열을 이용하여 비접촉 상태에서 수지를 연화시켜도 좋다.
이상과 같이, 본 발명에 관계하는 본딩방법 및 그 장치는, 액정, EL(Electro Luminescence), 플라즈마 디스플레이 등의 플랫 표시 패널인 기판류에, 반도체 칩 등의 칩 부품을 본딩하는데 적합하다.

Claims (27)

  1. 실장(實裝)부재와 기판 사이에 수지를 개재시켜서 실장부재를 기판에 실장하는 본딩(Bonding)방법에 있어서,
    가압(加壓) 수단으로 실장부재를 기판에 가압하는 과정에서, 상기 수지가 경화반응을 개시하는 온도로 올려서 경화반응이 종료하기까지 당해 온도를 유지하도록 실장부재 또는 기판의 적어도 어느 일측을 가열수단으로 가열하는 가열압착과정과,
    상기 실장부재를 가압한 상태에서 상기 가열수단을 냉각할 때, 사용하는 수지의 유리전이점에서 수지내의 공기와 아웃가스 중 적어도 어느 하나의 팽창을 억누를 수 있는 수지의 점도로 되기까지 상기 가열수단을 냉각함과 동시에, 기판과 실장부재의 실온에서의 열팽창량이 동등하게 되도록 기판과 실장부재의 적어도 어느 한쪽의 온도를 조절하는 냉각과정을 구비하고,
    더욱이, 상기 가열수단을 냉각하여 상기 수지가 경화반응을 개시하는 온도에 이른 시점에서, 상기 가압수단에 의한 실장부재의 가압을 해제하는 것을 특징으로 하는 본딩방법.
  2. 제1항에 있어서,
    상기 냉각과정은, 사용하는 수지의 유리전이점의 +20℃ 이하로 되도록 가열수단을 냉각하는 것을 특징으로 하는 본딩방법.
  3. 제1항에 있어서,
    상기 수지는, 도전입자(導電粒子)를 혼입한 수지인 것을 특징으로 하는 본딩방법.
  4. 실장부재와 기판 사이에 수지를 개재시켜서 실장부재를 기판에 실장하는 본딩장치에 있어서,
    상기 기판을 재치(載置) 유지하는 유지 테이블(Table)과,
    상기 유지된 기판의 소정 개소에 실장부재를 가압하는 가압수단과,
    상기 가압된 상태의 실장부재를 가열함으로써, 상기 수지가 경화반응을 개시하는 온도로 올려서 상기 수지를 가열경화시키는 가열수단과,
    상기 실장부재를 가압상태에 있는 가열수단을 냉각하는 냉각수단과,
    상기 실장부재를 가압한 상태에서 상기 가열수단을 냉각할 때, 사용하는 수지의 유리전이점에서 수지내의 공기와 아웃가스 중 적어도 어느 하나의 팽창을 억누를 수 있는 수지의 점도로 되기까지 상기 가열수단을 냉각함과 동시에, 기판과 실장부재의 실온에서의 열팽창량이 동등하게 되도록 기판과 실장부재의 적어도 어느 한쪽의 온도를 조절함과 동시에, 상기 가열수단을 냉각하여 상기 수지가 경화반응을 개시하는 온도에 이른 시점에서,상기 가압수단에 의한 실장부재의 가압을 해제하도록, 실장부재와 기판의 온도에 근거하여 냉각수단과 유지테이블측의 가열수단을 제어하는 온도제어수단을 구비한 것을 특징으로 하는 본딩장치.
  5. 제4항에 있어서,
    상기 냉각수단에 의한 냉각온도를, 사용하는 수지마다의 유리전이점의 +20℃ 이하로 되도록 제어하는 온도제어 수단을 구비하는 것을 특징으로 하는 본딩장치.
  6. 제4항에 있어서,
    상기 냉각수단은, 상기 가열수단에 공기유로로 되는 관통공을 설치하고, 외부에서 공기를 불어넣는 송풍수단인 것을 특징으로 하는 본딩장치.
  7. 제4항에 있어서,
    상기 냉각수단은, 상기 가열수단의 내부에 설치된 제1 유로와, 이 제 1유로에 공기를 공급하는 공기공급수단으로 구성되어 있는 것을 특징으로 하는 본딩장치.
  8. 제4항에 있어서,
    상기 냉각수단은, 상기 가열수단의 외주에 부착된 방열용의 냉각부재인 것을 특징으로 하는 본딩장치.
  9. 제4항에 있어서,
    상기 냉각수단은, 상기 가열수단의 내부에 설치된 제2 유로와, 이 제2 유로에 냉각수를 공급하는 냉각수공급수단으로 구성되어 있는 것을 특징으로 하는 본딩장치.
  10. 제9항에 있어서,
    상기 제2 유로가 히터 패턴(Heater Pattern)을 내장한 히터부재에 면(面)하고 있는 것을 특징으로 하는 본딩장치.
  11. 제5항에 있어서,
    상기 유지 테이블측에 가열수단을 구비하고,
    더욱이, 상기 유지 테이블에 유지되어 있는 기판온도가, 사용하는 수지마다의 유리전이점의 +20℃ 이하로 되도록 상기 가열수단의 온도를 제어하는 것을 특징으로 하는 본딩장치.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
KR1020047016361A 2002-04-30 2003-04-28 본딩방법 및 그 장치 KR100978697B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00128468 2002-04-30
JP2002128468 2002-04-30
JP2002292580A JP4014481B2 (ja) 2002-04-30 2002-10-04 ボンディング方法およびその装置
JPJP-P-2002-00292580 2002-10-04
PCT/JP2003/005491 WO2003094222A1 (fr) 2002-04-30 2003-04-28 Procede de collage et dispositif de collage

Publications (2)

Publication Number Publication Date
KR20050000499A KR20050000499A (ko) 2005-01-05
KR100978697B1 true KR100978697B1 (ko) 2010-08-30

Family

ID=29405300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047016361A KR100978697B1 (ko) 2002-04-30 2003-04-28 본딩방법 및 그 장치

Country Status (5)

Country Link
JP (1) JP4014481B2 (ko)
KR (1) KR100978697B1 (ko)
CN (1) CN100375256C (ko)
TW (1) TWI237335B (ko)
WO (1) WO2003094222A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190001271A (ko) * 2017-06-27 2019-01-04 주식회사 미코 본딩 헤드 및 이를 갖는 본딩 장치
KR101959215B1 (ko) * 2018-11-16 2019-03-19 (주)제이스텍 디스플레이 패널 또는 터치패널의 저추력 본딩장치

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347303A (ja) * 2004-05-31 2005-12-15 Canon Inc 熱圧着装置
JP4687273B2 (ja) * 2005-06-23 2011-05-25 住友電気工業株式会社 電子部品の実装方法
JP4628234B2 (ja) * 2005-09-30 2011-02-09 オプトレックス株式会社 圧着装置および圧着方法
KR100825799B1 (ko) * 2007-01-03 2008-04-29 삼성전자주식회사 다이 접착 공정의 보이드 형성을 억제하는 반도체 칩 및이를 포함하는 반도체 패키지
JP4340703B2 (ja) * 2007-11-01 2009-10-07 シャープ株式会社 半導体実装装置および半導体実装方法
KR20090066593A (ko) * 2007-12-20 2009-06-24 삼성전자주식회사 플립칩 본딩장치 및 플립칩 본딩방법
KR101119541B1 (ko) * 2009-11-30 2012-02-22 (주)멜파스 Ａｃｆ본딩을 위한 압착 장치 및 상기 압착 장치의 동작 방법
JP5496141B2 (ja) * 2011-03-30 2014-05-21 富士フイルム株式会社 電子部品の製造方法
KR101331590B1 (ko) * 2011-04-06 2013-11-20 주식회사 휴템 전자기파 가열을 이용한 웨이퍼 본더
CN102520221B (zh) * 2011-12-21 2014-02-19 中微光电子(潍坊)有限公司 一种电致发光测试电极的制作方法
TWI501828B (zh) * 2012-03-13 2015-10-01 晶片壓合裝置及方法
CH707480B1 (de) * 2013-01-21 2016-08-31 Besi Switzerland Ag Bondkopf mit einem heiz- und kühlbaren Saugorgan.
US9093549B2 (en) * 2013-07-02 2015-07-28 Kulicke And Soffa Industries, Inc. Bond heads for thermocompression bonders, thermocompression bonders, and methods of operating the same
US9659902B2 (en) * 2014-02-28 2017-05-23 Kulicke And Soffa Industries, Inc. Thermocompression bonding systems and methods of operating the same
KR102158822B1 (ko) * 2014-06-10 2020-09-22 세메스 주식회사 본딩 헤드 및 이를 포함하는 다이 본딩 장치
KR102295986B1 (ko) 2014-12-01 2021-08-31 삼성디스플레이 주식회사 칩 본딩 장치 및 칩 본딩 방법
JP6752722B2 (ja) * 2015-02-03 2020-09-09 東レエンジニアリング株式会社 実装装置および実装方法
JP6680699B2 (ja) 2015-02-03 2020-04-15 東レエンジニアリング株式会社 実装装置および実装方法
KR102397577B1 (ko) 2016-02-16 2022-05-12 에베 그룹 에. 탈너 게엠베하 기판 결합 방법
TWI607884B (zh) * 2016-06-04 2017-12-11 Usun Technology Co Ltd Pressing method of thin film display and flexible circuit board and pressing device thereof
CN109429438B (zh) * 2017-08-25 2020-08-14 阳程科技股份有限公司 薄膜显示器与软性电路板的压合方法及其压合装置
CN108822749B (zh) * 2018-08-20 2023-10-20 江苏省特种设备安全监督检验研究院 一种环氧树脂加热加压装置
CN110491802B (zh) * 2019-07-16 2022-03-01 盐城瑾诚科技有限公司 用于集成电路封装过程中的散热设备
KR102604789B1 (ko) * 2020-11-30 2023-11-21 세메스 주식회사 히터 조립체 및 이를 포함하는 본딩 헤드

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187429A (ja) * 1997-05-09 1999-03-30 Citizen Watch Co Ltd 半導体チップの実装方法
JP2000077469A (ja) * 1998-08-31 2000-03-14 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2001068508A (ja) * 1999-08-30 2001-03-16 Sony Chem Corp 実装方法
JP2002057186A (ja) * 2000-05-31 2002-02-22 Nippon Avionics Co Ltd フリップチップ実装方法およびプリント配線板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077382A (en) * 1997-05-09 2000-06-20 Citizen Watch Co., Ltd Mounting method of semiconductor chip
JPH11186300A (ja) * 1997-12-19 1999-07-09 Sony Corp 半導体装置の封止方法
JP3815149B2 (ja) * 1999-11-04 2006-08-30 セイコーエプソン株式会社 部品実装方法および電気光学装置の製造方法
JP3646056B2 (ja) * 2000-11-06 2005-05-11 日本アビオニクス株式会社 フリップチップ実装方法
JP4626839B2 (ja) * 2001-05-21 2011-02-09 日本電気株式会社 半導体装置の実装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187429A (ja) * 1997-05-09 1999-03-30 Citizen Watch Co Ltd 半導体チップの実装方法
JP2000077469A (ja) * 1998-08-31 2000-03-14 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2001068508A (ja) * 1999-08-30 2001-03-16 Sony Chem Corp 実装方法
JP2002057186A (ja) * 2000-05-31 2002-02-22 Nippon Avionics Co Ltd フリップチップ実装方法およびプリント配線板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190001271A (ko) * 2017-06-27 2019-01-04 주식회사 미코 본딩 헤드 및 이를 갖는 본딩 장치
KR102439617B1 (ko) * 2017-06-27 2022-09-05 주식회사 미코세라믹스 본딩 헤드 및 이를 갖는 본딩 장치
KR101959215B1 (ko) * 2018-11-16 2019-03-19 (주)제이스텍 디스플레이 패널 또는 터치패널의 저추력 본딩장치

Also Published As

Publication number Publication date
JP4014481B2 (ja) 2007-11-28
WO2003094222A1 (fr) 2003-11-13
CN100375256C (zh) 2008-03-12
JP2004031885A (ja) 2004-01-29
KR20050000499A (ko) 2005-01-05
CN1650415A (zh) 2005-08-03
TWI237335B (en) 2005-08-01
TW200401381A (en) 2004-01-16

Similar Documents

Publication Publication Date Title
KR100978697B1 (ko) 본딩방법 및 그 장치
US6498051B1 (en) Method of packaging semiconductor device using anisotropic conductive adhesive
US9016342B2 (en) Bonding apparatus and bonding method
CN109103117B (zh) 结合半导体芯片的设备和结合半导体芯片的方法
US6613180B2 (en) Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body
US7670873B2 (en) Method of flip-chip mounting
KR101189290B1 (ko) 본딩방법 및 그 장치
US6503336B1 (en) Techniques for modifying a circuit board using a flow through nozzle
TW201921533A (zh) 壓著頭及安裝裝置
TW200824522A (en) Printed circuit board, printed circuit board assembly, electronic device, manufacturing method of printed circuit board, and warpage correcting method of printed circuit board
JP2003297879A (ja) 半導体チップ圧着装置
JP3997838B2 (ja) ドライバｉｃ圧着装置および圧着方法
JP4109000B2 (ja) 電子部品実装装置
JP3521453B2 (ja) 回路基板接続方法
JP3872763B2 (ja) ボンディング方法
JP2003204142A (ja) 電子部品実装方法及び電子部品実装装置
JP6461822B2 (ja) 半導体装置の実装方法および実装装置
JP4982318B2 (ja) 電子デバイスの製造方法及びその製造装置
JP2006100321A (ja) 電子部品の実装方法および実装装置
JP2002134563A (ja) 半導体製造装置及び半導体製造方法
JPH10154728A (ja) バンプ付電子部品の圧着方法
JP2004356419A (ja) 半導体製造装置および半導体装置の製造方法
JP2003203948A (ja) Ｉｃチップの接続装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee