JP6724687B2 - ナノロッドの形成方法及び半導体素子の製造方法 - Google Patents

Description

本発明は、ナノロッドの形成方法及び半導体素子の製造方法に関する。

電子デバイスや光デバイス等の半導体素子の分野では、窒化物半導体等の半導体材料の開発及び製造技術の進歩により、優れた素子が実現されてきた。近年では、例えば、１００ｎｍ以下の径又は幅のナノロッドを利用して量子閉じ込め効果及び歪緩和効果により内部量子効率を向上させて、さらなる小型化、高効率化を図る努力がされている。

このナノロッドを形成する方法として、大別すると、結晶成長によるボトムアップ型と、エッチングによるトップダウン型がある。特許文献１には、ＧａＮからなるナノロッドを形成するボトムアップ型のナノロッド形成方法が開示されている。この特許文献１のナノロッド形成方法は、温度、圧力及びＧａとＮの前駆体の流量等の結晶成長条件を調整することにより横方向の成長を抑えてＧａＮを上方向に成長させるものである。また、特許文献２には、窒化物半導体からなるナノロッドを形成するトップダウン型のナノロッド形成方法が開示されている。特許文献２のナノロッド形成方法は、窒化物半導体層の上にマスクを島状に形成して、そのマスクの間の窒化物半導体を除去することにより、窒化物半導体からなるナノロッドを形成する方法である。特許文献２のナノロッド形成方法において、窒化物半導体のマスクは、ニッケルと酸化ケイ素の２層構造となっている。

特表２００８−５４４５６７ 特表２０１４−５０９０７５

しかしながら、結晶成長によるボトムアップ型の方法は、結晶成長条件の設定の変動又はバラツキにより形成されるナノロッドの形状が安定しないという問題がある。
また、結晶成長によるボトムアップ型の方法は、形状の制御が困難であるため、量産化が困難である。

また、エッチングによるトップダウン型の方法としては、例えば特許文献２に記載されているように、ナノロッド形状に対応するマスクパターンを例えば２層に形成する方法がある。この方法では、第１マスクを微小サイズにパターニングするために、アニーリングによって微小サイズに自動形成される金属層を第２マスクとして用いている。しかし、このような方法では、アニール、エッチング、マスク除去などの工程数が多くなり安価に製造することができないという問題がある。
また、特許文献２に記載されているナノロッドの大きさは直径１００〜１０００ｎｍであり、直径の小さいナノロッドの形成が容易ではないという問題がある。

そこで、本発明は、簡単な工程で形状制御してナノロッドを形成することができるナノロッドの形成方法とそのナノロッドの形成方法を用いた半導体素子の製造方法を提供することを目的とする。

本発明に係るナノロッドの形成方法は、反応ガスを用いたドライエッチングにより半導体のナノロッドを形成する方法であって、チャンバー内において、ドライエッチング時における前記反応ガスとの化学反応によるエッチングレートが前記半導体より低い材料からなるマスク用材料と、前記半導体を含む基体とをチャンバー内にセットする準備ステップと、エッチングにより飛散したマスク用材料が所定のドット密度及び所定のドット寸法で前記半導体の表面に付着するようにチャンバー内の圧力を所定の範囲に設定することにより、それぞれ前記マスク用材料を含む複数のドットマスクを前記半導体の表面に形成し、前記ドットマスクから露出した半導体をドライエッチングにより除去するドライエッチングステップと、を含む。

本発明に係るナノロッドの形成方法によれば、簡単な工程で形状制御してナノロッドを形成することができる。

本発明に係る実施形態１の半導体ナノロッド形成方法を実施するドライエッチング装置の構成を示す模式図である。 本発明に係る実施形態３の半導体素子の模式的な断面図である。 図２の一部を拡大して示す模式的な断面図である。 実施形態３の半導体素子において、ナノロッドを含む活性層を形成する工程を示す断面図である。 本発明に係る実施形態４の半導体素子の模式的な断面図である。 実施形態３の半導体素子において、ｎ側半導体ロッド部、活性層ロッド部及びｐ側半導体ロッド部を含むナノロッドを備えた活性層を形成する工程を示す断面図である。 本発明に係る実施形態４の半導体素子の模式的な断面図である。 ドライエッチング時の圧力を４Ｐａに設定して形成した実施例１のナノロッドの写真である。 ドライエッチング時の圧力を８Ｐａに設定して形成した実施例３のナノロッドの写真である。 ドライエッチング時の圧力を１Ｐａに設定して形成した実施例４のナノロッドの写真である。 ＧａＮ基板の−Ｃ面上に形成した実施例５のナノロッドの写真である。 半導体ウェハを石英からなるウエハテーブル上にセットしてナノロッドの形成を試みた比較例１の写真である。 実施例２のナノロッドについて、硝酸洗浄前後のＰＬ強度を示すグラフである。

本願発明者は、所定のドライエッチング条件により、一連のドライエッチング工程のなかで半導体の上にマスクを形成してそのマスクを用いて半導体をエッチングすることが可能であることを見いだした。そしてさらに本願発明者は、鋭意検討した結果、ドライエッチング時の条件、特に圧力を変更すると、その圧力値に応じてナノロッドの形状が変更でき、さらにはナノロッドの形成密度が変化することを見いだした。

以上のような現象が生じる理由は、以下のように考えられる。
まず、ある特定の条件下において、ドライエッチングの初期の段階では、半導体表面の温度が低い等により反応ガスと半導体との化学反応が抑えられている。これにより、ドライエッチングの初期の段階では、化学反応に基づくエッチングレートが低くなっており、反応ガスと半導体との化学反応による反応生成物が少なくなっている。他方、ドライエッチングの初期の段階では、反応生成物等の飛散物が少なくなっていることにより、プラズマ中の反応ガスの粒子と飛散物との衝突回数が少なくなり、反応ガスの粒子の平均自由行程が長くなる。これにより、プラズマ中の反応ガスが高い運動エネルギーを保持した状態で半導体及びマスク用材料に照射され、物理的なエッチングが進行する。したがって、ドライエッチングの初期の段階では、物理的なエッチングが比較的活発になり、物理的なエッチングにより飛散したマスク用材料が半導体表面に付着してマスクが形成される。

エッチングが進むにしたがって、反応ガスと半導体との化学反応に伴う発熱等により半導体の温度が上昇して、反応ガスと半導体との化学反応によるエッチングレートが高くなるとともに化学反応に伴う反応生成物等の飛散物が増加する。一方、反応生成物等の飛散物が増加すると、反応ガスの粒子と飛散物との衝突回数が増加して反応ガスの粒子の平均自由行程が短くなり、物理的なエッチングレートが低くなる。したがって、この段階では、反応ガスと半導体との化学反応によるエッチングが支配的になり、半導体表面に付着したマスク用材料がマスクとなって、マスクの下を除く半導体が除去されてナノロッドが形成される。

以上の考察によれば、半導体表面にマスク用材料をナノサイズのマスクとしてドット状に付着させるために、マスク用材料としては、物理的なエッチングにより、例えば、１０ｎｍ〜２００ｎｍの大きさで粒として飛散する材料であると良い。その一方で、半導体が反応ガスにより化学反応に基づいてドライエッチングされる際に、マスクとして機能する必要がある。そのために、マスク用材料としては、反応ガスとの化学反応に基づくエッチングレートが半導体よりも低いことが必要である。例えばエッチング完了後にマスクが半導体表面に残存しているような、反応ガスによる化学反応が実質的に起きない材料がより適している。

本発明は、以上のような本発明者が独自に得た知見に基づいてなされたものであり、以下の形態を含む。

実施形態１．
本発明に係る実施形態１の半導体ナノロッド形成方法は、初期設定されたドライエッチング条件を途中で変更することなく、ドライエッチング工程中でドット状のマスク（ドットマスク）を形成し、そのマスクを用いて半導体層をエッチングして、ナノロッドを形成する方法である。本実施形態１の半導体ナノロッド形成方法は、図１に模式的に示す一般的なドライエッチング装置を用いて実施することができ、しかもマスクを別途形成する必要もないので、半導体のナノロッドを安価かつ容易に形成することができる。
尚、図１のドライエッチング装置１０は、内部に上部電極１３，下部電極１５及びウエハテーブル１７が設けられたチャンバー１２と、高周波電源１９とを備えており、ウエハテーブル１７の上に基体１１が載置される。

以下、実施形態１の半導体ナノロッド形成方法について詳細に説明する。
実施形態１の半導体ナノロッド形成方法は、以下のステップを含む。

準備ステップ
ここでは、マスク用材料と、エッチング後にナノロッドとなる半導体（半導体層）を含む基体とをチャンバー内にセットする。ここで、マスク用材料としては、物理的なエッチングが可能で、ドライエッチング時における反応ガスとの化学反応によるエッチングレートが前記半導体より低い材料が選択される。好ましくは、マスク用材料として、半導体材料のドライエッチングに一般的に使用される反応ガスとほとんど化学反応しない材料が選択される。半導体材料のドライエッチングに使用される反応ガスとほとんど化学反応しない材料としては、イットリア及びジルコニアが挙げられる。マスク用材料は、基体を載置するウエハテーブル１７上の基体の周りに載置しても良いし、ウエハテーブル１７そのものをマスク用材料により構成してもよい。すなわち、ウエハテーブル１７のようなトレイをマスク用材料の供給源としてもよい。これにより、ドライエッチング装置のチャンバー内に別途マスク用材料を配置する必要がなくなる。

半導体層の材料としては、Ｓｉ、ＧｅなどのＩＶ族半導体、窒化物半導体、ガリウムヒ素系半導体及びガリウムリン系半導体などのＩＩＩ−Ｖ族半導体等、種々の半導体を使用することができる。例えば、半導体層として、ＧａＮ、ＡｌＧａＮ、又は、ＩｎＧａＮのいずれか１以上の半導体層を用いる。このような半導体層は、例えば反応ガスとしてＣｌ_２ガスやＳｉＣｌ_４ガスのような塩素系ガスを用いることで、イットリア及びジルコニアよりもドライエッチングのエッチングレートを増大させることができる。

ドライエッチングステップ
マスク用材料と半導体層を含む基体とがセットされたチャンバー内において、半導体層を構成する半導体のドライエッチング（反応性イオンエッチング）に適した反応ガスを用いてドライエッチングを行う。また、エッチング条件は、エッチングの初期段階で、エッチングにより飛散したマスク用材料が所定のドット密度及び所定のドット寸法で半導体層の表面に付着するように設定する。マスク用材料を所定のドット密度及び所定のドット寸法で半導体層の表面に付着させるためには、チャンバー内の圧力が特に重要なパラメータである。例えば、圧力以外のパラメータをある範囲内の値に設定し、チャンバー内の圧力を調整することにより、マスク用材料を所望のドット密度及び所望のドット寸法で半導体層の表面に付着させることができる。

例えば、チャンバー１２内の圧力を低くすると飛散するマスク材料粒子の寸法が大きくなる傾向にある。したがって、比較的大きい径のマスクを形成、すなわち形成するナノロッドの径を大きくしたい場合には、チャンバー１２内の圧力を低くする。逆に、比較的小さい径のマスクを形成、すなわち形成するナノロッドの径を小さくしたい場合には、チャンバー１２内の圧力を高くすればよい。また、チャンバー１２内の圧力を低くすると飛散するマスク材料粒子の数が減少し、半導体層上に形成されるマスクの密度が低くなる傾向にある。このようなチャンバー１２内の圧力と、飛散するマスク材料粒子の寸法及び飛散するマスク材料粒子の数との関係を考慮して、マスク用材料を所望のドット密度及び所望のドット寸法で半導体層の表面に付着させるようにチャンバー１２内の圧力を設定する。

尚、チャンバー１２内の圧力は、例えば、０．５〜２０Ｐａの範囲、好ましくは、１Ｐａより大きく且つ１０Ｐａ以下の範囲に設定する。

また、チャンバー１２内の圧力の設定だけでは、マスク用材料を所望のドット密度及び所望のドット寸法で半導体層の表面に付着させることが比較的難しい場合がある。この場合には、圧力に加え、例えば、出力、反応ガスの流量などの他のパラメータを変更することにより、マスク用材料を所望のドット密度及び所望のドット寸法で半導体層の表面に付着させることができる。
例えば、出力を増大させると、飛散するマスク材料粒子の寸法を小さくすることができる。これは、出力を増大させることにより反応ガスの粒子の運動エネルギーが高められ、そしてこのような反応ガスの粒子がマスク材料粒子と衝突するためである。
例えば、反応ガスの流量を低下させると、半導体層の表面に堆積マスク材料粒子の数を増加させることができる。これは、反応ガスの流量を低下させることにより半導体層の周囲におけるマスク材料粒子の流れが遅くなり、半導体層の表面に堆積しやすくなるためである。

ドライエッチング条件は、例えば、
出力：１０〜１０００Ｗ、
圧力：０．５〜２０Ｐａ、
反応ガス流量：１〜２００ｓｃｃｍ、
の範囲に設定し、
好ましくは、
出力：５０〜５００Ｗ、
圧力：３〜５Ｐａ、
反応ガス流量：５〜１２０ｓｃｃｍ
の範囲に設定する。

また、反応ガスとして、Ｃｌ_２及びＳｉＣｌ_４の混合ガスを用いて窒化物半導体のナノロッドを形成する場合、例えば、
Ｃｌ_２流量：１〜５０ｓｃｃｍ、
ＳｉＣｌ_４流量：１０〜１４０ｓｃｃｍ、
の範囲に設定し、
好ましくは、
Ｃｌ_２流量：５〜２０ｓｃｃｍ、
ＳｉＣｌ_４流量：３０〜１００ｓｃｃｍ
の範囲に設定する。

エッチング時間については、ナノロッドが所望の高さになるように設定する。
反応ガスとして、Ｃｌ_２及びＳｉＣｌ_４の混合ガスを用いて窒化物半導体のナノロッドを形成する場合、例えば、出力：２３０Ｗ、圧力：４Ｐａ、Ｃｌ_２流量：１０ｓｃｃｍ、ＳｉＣｌ_４流量：７０ｓｃｃｍとするとエッチングレート：４３ｎｍ／ｍｉｎとなる。反応ガスとしてＣｌ_２及びＳｉＣｌ_４の混合ガスを用いることにより、Ｃｌ_２を用いる場合と比較して、窒化物半導体のエッチングレートを増大させることができる。これにより、小さなバイアス電力によってエッチングが可能となるため、窒化物半導体へのプラズマダメージを小さくすることができる。
また、例えば、径が５０ｎｍ〜３００ｎｍのナノロッドを形成したい場合には、例えば、チャンバー１２内の圧力を、２Ｐａ〜４Ｐａに設定する。

マスク除去ステップ
ドライエッチング終了後、マスクを除去する。ここでは、例えば、硝酸等の無機強酸液によりマスクを除去する。例えば、マスク材料としてイットリアを用いた場合には、硝酸によりマスクを除去することができ、マスク材料としてジルコニアを用いた場合には、硫酸によりマスクを除去することができる。

実施形態１のナノロッド形成方法では、エッチング条件を変更することなくドライエッチングを継続すると、前述したように、物理的なエッチングが活発であった初期段階から、化学反応に基づくエッチングが支配的な段階に自律的に移行する。移行後は、マスクが形成された半導体層のドライエッチングが進行する。この段階では、主として、エッチングにより形成されるナノロッドの立体的形状がエッチング条件により決定される。例えば、高圧力、すなわち低真空であると、サイドエッチングが進み、柱形状になる。圧力が低くなると、すなわち高真空であると、サイドエッチングが抑制されて錐形状のナノロッドが形成される。

実施形態１のナノロッド形成方法において、ドライエッチング条件は、例えば、選択した半導体材料、マスク用材料及び反応ガスについて、予め作成された、チャンバー１２内の圧力と最終的に形成されるナノロッドの形状及び密度とを関係付けたデータベースに基づいて設定することができる。このデータベースは、例えば、チャンバー１２内の圧力以外の条件を固定して、チャンバー１２内の圧力を順次変化させてそれぞれ圧力でドライエッチングしたときのナノロッドの形状及び密度を評価して作成する。このデータベースは、チャンバー１２内の圧力以外の条件を順次変更して、それぞれの条件ごとに、チャンバー１２内の圧力を順次変化させてそれぞれ圧力におけるナノロッドの形状及び密度を評価して作成してもよい。

以上の実施形態１のナノロッド形成方法は、半導体層を含む基体とマスク用材料をチャンバー内にセットして、所望の形状と密度になるようにドライエッチング条件を初期設定して、主としてマスクが形成される初期段階から主として半導体がドライエッチングされる段階に自律的に変化させることにより、ナノロッドを形成している。
したがって、実施形態１のナノロッド形成方法によれば、簡単な工程で形状制御してナノロッドを形成することができる。

実施形態２．
上述した実施形態１のナノロッド形成方法では、初期設定されたドライエッチング条件を途中で変更することなく、ドライエッチング工程中でマスク形成し、そのマスクを用いて半導体層をエッチングして、ナノロッドを形成することを述べた。
これに対して、実施形態２のナノロッド形成方法では、マスクが形成される初期段階と、マスクが形成された後の半導体層をドライエッチングされる段階とでドライエッチング条件を変更する点が実施形態１とは異なっている。この点を除いて実施形態２のナノロッド形成方法は実施形態１のナノロッド形成方法と同様に構成される。

以上のように構成された実施形態２のナノロッド形成方法によれば、より多様な要求に応えて所望のナノロッドを形成することが可能になる。
例えば、上述したように、比較的大きい径のマスクを形成、すなわち形成するナノロッドの径を大きくしたい場合には、チャンバー１２内の圧力を低くする必要がある。一方、低圧力、すなわち高真空であると、サイドエッチングが抑制され、錐形状になる傾向がある。したがって、実施形態１のナノロッド形成方法により、径の大きい柱形状のナノロッドを形成することは必ずしも容易ではない。しかしながら、実施形態２のナノロッド形成方法によれば、マスクが形成される初期段階とマスクが形成された後の半導体層をドライエッチングされる段階とのドライエッチング条件を変更する。これにより、例えば、径の大きい柱形状のナノロッドを容易に形成することができる。例えば、チャンバー１２内の圧力を低くして大きい径のマスクを形成し、その後、チャンバー１２内の圧力を高くして、半導体層を柱形状にエッチングすればよい。

実施形態２のナノロッド形成方法では、マスクが形成される初期段階のエッチング条件は、例えば、選択した半導体材料、マスク用材料及び反応ガスについて、予め作成された、チャンバー１２内の圧力と飛散したマスク用材料が半導体表面に形成するマスクの大きさと分布密度とを関係付けたデータベースに基づいて設定することができる。このデータベースは、例えば、チャンバー１２内の圧力以外の条件を固定して、チャンバー１２内の圧力を順次変化させてそれぞれ圧力でエッチングしたときの飛散したマスク用材料が半導体表面に形成するマスクの大きさと分布密度とを評価して作成する。このデータベースは、チャンバー１２内の圧力以外の条件を順次変更して、それぞれの条件ごとに、チャンバー１２内の圧力を順次変化させてそれぞれ圧力におけるマスク用材料が半導体表面に形成するマスクの大きさと分布密度とを評価して作成してもよい。

また、マスクが形成された後、半導体層をドライエッチングされる段階でドライエッチング条件は、選択した半導体材料、マスク用材料及び反応ガスについて、予め作成された、チャンバー１２内の圧力と、異方性エッチング度（深さ方向のエッチングとサイドエッチングの比）とを関係付けたデータベースに基づいて設定することができる。このデータベースは、例えば、チャンバー１２内の圧力以外の条件を固定して、チャンバー１２内の圧力を順次変化させてそれぞれ圧力で異方性エッチング度を評価して作成する。このデータベースについても、チャンバー１２内の圧力以外の条件を順次変更して、それぞれの条件ごとに、チャンバー１２内の圧力を順次変化させてそれぞれ圧力における異方性エッチング度を評価して作成してもよい。

以上説明した実施形態２のナノロッド形成方法は、マスクが形成されるエッチングの初期段階におけるチャンバー内の圧力と、そのマスクを用いて半導体層をエッチングするときのチャンバー内の圧力とを変更しているので、より容易に所望の形状のナノロッドを所望の密度に形成することができる。

以上の実施形態２のナノロッド形成方法では、マスクが形成される初期段階におけるチャンバー内の圧力とそのマスクを用いて半導体層をエッチングするときのチャンバー内の圧力とを変更するとともにまたはチャンバー内の圧力を変更することなく、マスクが形成される初期段階におけるチャンバー内の圧力以外のエッチング条件と、そのマスクを用いて半導体層をエッチングするときのチャンバー内の圧力以外のドライエッチング条件を、変更してもよい。

実施形態３．
図２は、本発明に係る実施形態３の方法を用いて製造される半導体素子２０の模式的な断面図である。図３は、図２の一部を拡大して示す模式的な断面図である。半導体素子２０は、例えば、レーザ素子であり、下面にｎ電極２４が形成されたｎ側半導体層２１と、上面にｐ電極２５が形成されたｐ側半導体層２３と、ｎ側半導体層２１とｐ側半導体層２３の間に設けられた活性層２２とを含む。ここで特に、活性層２２は、図３に示すように、それぞれバリア層２２ｂと井戸層２２ｗとが交互に積層されてなる複数のナノロッド２２ｎと、ナノロッド２２ｎ間の隙間に埋め込まれた絶縁部材２２ｉとを含む。そして、ナノロッド２２ｎは、実施形態１又は２のナノロッドの形成方法により形成されている。なお、ｎ側半導体層２１はｎ型半導体層（第１導電型半導体層）を含み、ｐ側半導体層２３はｐ型半導体層（第２導電型半導体層）を含む。

活性層２２において、ナノロッド２２ｎは例えば、厚さが２５０ｎｍのｎ側障壁層と、３ｎｍの第１井戸層と、２ｎｍの中間障壁層と、３ｎｍの第２井戸層と、２５０ｎｍのｐ側障壁層とを含む。ナノロッド２２ｎの下端はｎ側障壁層中に位置していてもよく、ナノロッド２２ｎの高さは例えば２６０〜５１０ｎｍ程度とすることができる。また、活性層２２において、絶縁部材２２ｉは、例えば、ＳｉＯ_２などの酸化物、ＡｌＮなどの窒化物により構成することができる。

以上のように、複数のナノロッド２２ｎを含む活性層２２を備えた半導体素子は、例えば、発光素子に適用した場合、量子閉じ込めにより発光効率を向上させることができる。

以下、半導体素子２０の製造方法について説明する。

まず、成長基板上に、ｎ側半導体層２１と活性層とをエピタキシャル成長させる。例えば、半導体素子３０として窒化物半導体発光素子を作製する場合には、成長基板として、サファイア基板やｎ型ＧａＮ基板を用いることができる。また、ｎ側半導体層２１及び活性層は、例えば、一般式、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表される窒化物半導体を用いて形成する。

次に、実施形態１又は実施形態２のナノロッド形成方法により活性層にナノロッドを形成し、ナノロッド形成時に用いたマスク（ドライエッチングの初期段階で付着したマスク用材料）を、例えば、強酸洗浄により除去する。ナノロッドの高さは、活性層２２の厚みと同程度とする。また、ナノロッドの下端が活性層２２中のｎ側障壁層内に位置してもよい。

次に、ナノロッドの隙間を絶縁部材で埋める。
具体的には、まず、図４（ａ）に示すように、ナノロッド２２ｎが完全に埋まるように絶縁部材２２ｉを形成する。ナノロッド間に充填する絶縁部材としては、後工程であるｐ側半導体層をエピタキシャル成長させる際に高温に曝されることを考慮すると、高温での安定性に優れている、例えば、ＳｉＯ_２、ＡｌＮなどの絶縁性の無機材料を用いることが好ましい。例えば、ＳｉＯ_２、ＡｌＮなどの絶縁性の無機材料をナノロッド間の隙間に形成又は充填する方法としては、スパッタリング、ＣＶＤ（化学気相成長法）、ＥＣＲ（電子サイクロトロン共鳴）を挙げることができる。ＳｉＯ_２を用いる場合には、例えば、スピン・オン・グラス（ＳＯＧ）と呼ばれる液状ＳｉＯ_２材料を用いてナノロッド間に充填するようにしてもよい。

次に、図４（ｂ）に示すように、ナノロッド２２ｎの頂上及びその付近が露出するように、絶縁部材２２ｉの一部を除去する。この絶縁部材２２ｉの一部を除去する工程は、ナノロッド２２ｎの頂上及びその付近を露出させる工程であって、絶縁部材２２ｉを除去する一方、ナノロッド２２ｎの除去を可能な限り抑えることが好ましい。この絶縁部材２２ｉは、例えば、ドライエッチング又はウェットエッチングにより除去することができるが、実質的に絶縁部材２２ｉのみが除去されるようにドライエッチングにおける反応ガス、ウェットエッチングにおけるエッチング液は適宜選択される。例えば、ＳｉＯ_２を絶縁部材として用いた場合には、ＣＨＦ_３、ＣＦ_４などの反応ガスを用いたドライエッチングにより絶縁部材を除去することができる。ＡｌＮを絶縁部材として用いた場合には、ＫＯＨ、ＮａＯＨなどのエッチング液を用いてウェットエッチングにより絶縁部材を除去することができる。このように実質的に絶縁部材２２ｉのみを除去する条件を用いることにより、図４（ｂ）に示すようにナノロッドの上部が絶縁部材２２ｉから露出する。尚、絶縁部材２２ｉから露出させるナノロッドの上部の長さは、例えば５ｎｍ程度以下である。

そして、ナノロッド２２ｎ及び絶縁部材２２ｉの上に、ｐ側半導体層をエピタキシャル成長させる。窒化物半導体発光素子を作製する場合には、ｐ側半導体層は、例えば、一般式、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表される窒化物半導体を用いて形成する。このｐ側半導体層の成長は、ｎ側半導体層２１と活性層とをエピタキシャル成長させた後、ナノロッド２２ｎ及び絶縁部材２２ｉを形成するためにエピタキシャル成長を一時中断してエピタキシャル成長を再開するので再成長と称される。

最後に、ｐ電極３５及びｎ電極３４を形成する。
以上のようにして、半導体素子２０は製造される。
尚、半導体素子２０をレーザ素子として作製する場合には、例えば、ナノロッドの高さ方向に直交する長手方向を有するリッジを形成し、そのリッジの両端に例えば誘電体多層膜からなる反射膜を形成する。

実施形態４．
図５は、本発明に係る実施形態４の方法を用いて製造される半導体素子３０の模式的な断面図である。
実施形態４の半導体素子３０は、例えば、レーザ素子であり、下面にｎ電極３４が形成されたｎ側半導体層３１と、上面にｐ電極３５が形成されたｐ側半導体層３３と、ｎ側半導体層３１とｐ側半導体層３３の間に設けられた活性層３２とを含む。ここで特に、実施形態４の半導体素子は、図６（ａ）に示すように、ナノロッド３７ｎがｎ側半導体ロッド部３１ｎと活性層ロッド部３２ｎとｐ側半導体ロッド部３３ｎを含んでいる点で、実施形態３の半導体素子２０とは異なっており、以下のように作製される。

実施形態４の製造方法では、まず、成長基板（例えばｎ型ＧａＮ基板）上に、ｎ側半導体層３１、活性層３２及びｐ側半導体層３３とをエピタキシャル成長させる。
次に、実施形態１又は実施形態２のナノロッド形成方法により、ｐ側半導体層３３、活性層３２及びｎ側半導体層３１の一部を含むナノロッド３７ｎを形成する。ナノロッド３７ｎを形成した後、ナノロッド形成時に用いたマスク（ドライエッチングの初期段階で付着したマスク用材料）を、例えば、強酸洗浄により除去する。

次に、ナノロッド３７ｎの隙間を絶縁部材で埋める。
具体的には、まず、図６（ａ）に示すように、ナノロッド３７ｎが完全に埋まるように絶縁部材３６ｉを形成する。ナノロッド３７ｎ間に充填する絶縁部材３６ｉとしては、ＳｉＯ_２、ＡｌＮなどの絶縁性の無機材料を用いることができる。また、実施形態４の製造方法では、実施形態３とは異なり既にｐ側半導体層がエピタキシャル成長されているので、高温に曝されることがなく、絶縁性の樹脂を用いることができる。実施形態４では、実施形態３とは異なりナノロッド３７ｎが活性層３２に加えｐ側半導体層３３及びｎ側半導体層３１を含んでおり、ナノロッド３７ｎの長さが長くなる。したがって実施形態４では、無機材料に比較してナノロッド３７ｎ間への充填が容易な絶縁性の樹脂を用いることが好ましい。絶縁性の樹脂としては、例えば、パラキシリレン樹脂を用いることができる。

次に、図６（ｂ）に示すように、ナノロッド３７ｎの頂上及びその付近が露出するように、絶縁部材３６ｉの一部を除去する。この絶縁部材３６ｉの一部を除去する工程は、ＳｉＯ_２、ＡｌＮなどの絶縁性の無機材料を用いた場合には、実施形態３と同様の方法により除去することができる。絶縁性の樹脂を用いた場合には、例えば、Ｏ_２等のガスを用いたドライエッチングにより除去することができる。尚、絶縁部材から露出させるナノロッド３７ｎの上部の長さは、ｐ電極との接触抵抗を低くするために実施形態３より長く露出させることが好ましく、例えば、３０ｎｍ程度露出させる。

そして、図６（ｃ）に示すように、ナノロッド３７ｎ及び絶縁部材３６ｉと接して覆うようにｐ電極３５を形成する。
最後に、ｎ電極３４を形成する。
以上のようにして、半導体素子３０は製造される。
尚、半導体素子３０をレーザ素子として作製する場合には、例えば、ナノロッドの高さ方向に直交する長手方向を有するｐ電極を形成して導波路領域を規定し、その導波路領域の両端に例えば誘電体多層膜からなる反射膜を形成する。

以上のようにして作製された半導体素子３０は、図５に示すように、ｎ側半導体層３１は、ｎ電極３４側の第２ｎ側半導体層３１ｂと活性層３２側の第１ｎ側半導体層３１ａとを含む。そして、第１ｎ側半導体層３１ａ、活性層３２及びｐ側半導体層３３はそれぞれ、ｎ側半導体ロッド部３１ｎと絶縁部材３６ｉ、活性層ロッド部３２ｎと絶縁部材３６ｉ、ｐ側半導体ロッド部３３ｎと絶縁部材３６ｉとを含んでなる。

以上のように構成された実施形態４の半導体素子３０は、活性層３２がナノサイズの活性層ロッド部３２ｎを含んでいるので、例えば、発光素子に適用した場合、量子閉じ込めにより発光効率を向上させることができる。

実施形態５．
図７は、本発明に係る実施形態５の方法を用いて製造される半導体素子４０の模式的な断面図である。半導体素子４０は、例えば、発光ダイオードであり、支持基板４７と、支持基板４７上に導電層４８を介して設けられた半導体積層構造４２を含む。半導体積層構造４２は、例えば、支持基板４７側から、ｐ側半導体層４２ａ、活性層４２ｂ及びｎ側半導体層４２ｃを含む。半導体素子４０において、ｎ電極４６は、半導体積層構造４２の上面の一部に、ｎ側半導体層４２ｃと接するように設けられる。また、ｐ電極４３は、半導体積層構造４２の支持基板４７側の下面に、ｐ側半導体層４２ａと接するように設けられる。
半導体素子４０において、半導体積層構造４２の下面が、導電層４８、反射膜４５及び保護膜４４を介して支持基板４７に接合される。具体的には、導電層４８は、凸部４８ｐを有しその凸部４８ｐの上面がｐ電極４３の下面に接合される。凸部４８ｐを除く導電層４８と半導体積層構造４２の間には、導電層４８側から反射膜４５と保護膜４４とが設けられる。反射膜４５は省略してもよい。また、保護膜４４を省略し、ｐ側半導体層４２ａの下面のほぼ全面にｐ電極４３を設けてもよい。

ここで特に、半導体素子４０では、ｎ電極４６が形成される半導体積層構造４２の上面（ｎ側半導体層４２ｃの表面）が複数のナノロッドを含む凹凸面となっている。

以上のように構成された実施形態５の半導体素子４０では、主発光面であるｎ側半導体層４２ｃの表面がナノロッドを含む凹凸面（粗面）となっているので、光の取り出し効率を高くすることができる。

実施形態５の半導体素子４０において、ｎ側半導体層４２ｃの表面は、ｎ電極４６を形成する前に、実施形態１又は実施形態２のナノロッド形成方法により、ｎ側半導体層４２ｃの表面にナノロッドを形成することにより粗面化できる。

以下、本発明に係る実施例について説明する。
実施例１．
まず、ＧａＮ基板の＋Ｃ面上に厚み約５μｍのＧａＮ層を形成した。
次に、半導体ウェハをイットリアからなるウエハテーブル上にセットし、ＲＩＥ装置を用いてドライエッチングした。反応ガスとして、Ｃｌ_２及びＳｉＣｌ_４を用い、エッチング条件は、出力：２３０Ｗ、圧力：４Ｐａ、Ｃｌ_２流量：１０ｓｃｃｍ、ＳｉＣｌ_４流量：７０ｓｃｃｍとした。エッチング時間は１６分とし、直径約７０ｎｍ、高さ約７００ｎｍのナノロッドを形成した。
その後、ナノロッド上にマスクとして堆積しているイットリアの除去のため、ウェハを硝酸で５ｍｉｎ浸け置き後、水洗し乾燥した。
得られたナノロッドを図８に示す。図８は、走査電子顕微鏡（ＳＥＭ）を用いて撮影したＳＥＭ画像である。
図８に示すように、実施例１では、実施形態３又は４に示した活性層を含むナノロッドの形成に適した柱形状のナノロッドが形成された。

実施例２．
実施例２として、半導体ウェハを、ＧａＮ基板の＋Ｃ面上に、ｎ型半導体層、活性層、ｐ型半導体層を順に積層したものとした以外は、実施例１と同様にしてナノロッドを形成した。つまり、実施例２ではｐ型半導体層にナノロッドを形成した。ｐ型半導体層は、ＭｇドープしたＧａＮ／ＡｌＧａＮ超格子クラッド層と、ＭｇドープしたＧａＮコンタクト層とを含む。また、ｎ型半導体層は、ＳｉドープしたＡｌＧａＮクラッド層を含み、活性層は、厚さ約２５０ｎｍのｎ側障壁層と、厚さ約３ｎｍの第１井戸層と、厚さ約２ｎｍの中間障壁層と、厚さ約３ｎｍの第２井戸層と、厚さ約２５０ｎｍのｐ側障壁層とを含む。第１井戸層および第２井戸層は、波長約４５５ｎｍの青色光を発光可能な組成とした。
実施例２においても、実施例１と同様の形状のナノロッドが得られた。また、実施例2では、ナノロッドを形成したサンプルの硝酸洗浄前後におけるＰＬ（フォトルミネッセンス）強度を評価した。その結果、図１３に示すように、硝酸洗浄していない状態ではＰＬ強度が低く、硝酸洗浄後では高くなることが確認された。これは、半導体層の表面に堆積したイットリアがナノロッド形成後で硝酸洗浄前には残っていることを示しており、半導体層の表面に堆積したイットリアがマスクとして機能したことを示している。

実施例３．
実施例３として、ドライエッチング時の圧力を８Ｐａにした以外は、実施例１と同様にしてナノロッドを形成した。
得られたナノロッドを図９のＳＥＭ画像に示す。
図９に示すように、実施例３では、針状のナノロッドが形成され、このナノロッドは、例えば、実施形態５に示した光取り出し効率を向上させる凹凸面の形成に利用できる。

実施例４．
実施例４として、ドライエッチング時の圧力を１Ｐａにした以外は、実施例１と同様にしてナノロッドを形成した。
得られたナノロッドを図１０のＳＥＭ画像に示す。

実施例５．
実施例５として、ＧａＮ基板の−Ｃ面上にＧａＮ層を形成して半導体ウェハを作製した以外は、実施例１と同様にしてナノロッドを形成した。
得られたナノロッドを図１１のＳＥＭ画像に示す。
図１１に示すように、実施例５では、錐形状のナノロッドが形成され、このナノロッドは、例えば、実施形態５に示した光取り出し効率を向上させる凹凸面の形成に利用できる。尚、図１１に示すＳＥＭ画像ではナノロッドが斜めに傾斜しているように見えるが、これはＳＥＭ画像撮影条件に起因するものであり、実際は左右対称に近い錐形状であった。

比較例１．
比較例１では、半導体ウェハを石英からなるウエハテーブル上にセットしてドライエッチングした以外は、実施例１と同様にしてナノロッドの形成を試みた。
しかしながら、比較例１では、図１２に示すようにナノロッドを形成することはできなかった。

実施例６．
実施例６として、実施例１と同様にして作製するナノロッドを含むレーザ素子を作製する。
具体的には、まず、ＧａＮ基板の＋Ｃ面上にｎ型半導体層、活性層を順に形成して半導体ウェハを作製する。実施例６では、ｎ型半導体層は、ＳｉドープしたＡｌＧａＮクラッド層を含み、活性層は、厚さ約２５０ｎｍのｎ側障壁層と、厚さ約３ｎｍの第１井戸層と、厚さ約２ｎｍの中間障壁層と、厚さ約３ｎｍの第２井戸層と、厚さ約２５０ｎｍのｐ側障壁層とを含む。
次に、半導体ウェハに実施例１と同様にしてナノロッドを形成する。このときのナノロッドの下端はｎ側障壁層中とする。
そしてナノロッドを形成した半導体ウェハに、ｐ型半導体層とｎ型半導体層間の絶縁を目的として、絶縁体であるＡｌＮを形成し、ナノロッド上部を露出させるように、ＫＯＨを用いてＡｌＮをウェットエッチングする。すなわち活性層がすべて埋まり切らない程度にナノロッド間の隙間をＡｌＮによって埋める。
その後、ｐ型半導体層を結晶成長させ、ストライプ状のリッジ、電極などを形成することによりレーザ素子とする。ｐ型半導体層は、ＭｇドープしたＧａＮ／ＡｌＧａＮ超格子クラッド層と、ＭｇドープしたＧａＮコンタクト層とを含む。

実施例７．
実施例７として、実施例１と同様にして作製するナノロッドを含むレーザ素子を作製する。
具体的には、まず、ＧａＮ基板の＋Ｃ面上にｎ型半導体層、活性層、ｐ型半導体層を順に形成して半導体ウェハを作製する。ｎ型半導体層、活性層、ｐ型半導体層のそれぞれは実施例６と同様である。
次に、半導体ウェハに実施例１と同様にしてナノロッドを形成する。このときのナノロッドの下端はｎ型半導体層中とする。
そして、ナノロッドを形成した半導体ウェハに、ｐ型半導体層とｎ型半導体層間の絶縁を目的として、絶縁体であるパラキシリレン樹脂をコーティングし、ナノロッド上部を露出させるように、すなわちｐ型半導体層がすべて埋まり切らない程度にナノロッド間の隙間を埋めて平坦化する。
その後、ストライプ状のリッジ、電極などを形成することによりレーザ素子とする。

実施例８．
実施例８のＬＥＤ素子を以下のように作製する。
まず、サファイア（Ｃ面）よりなる成長基板上にバッファ層を介して、ＧａＮ層と、Ｓｉをドープしたｎ型のＡｌＧａＮよりなるｎ型コンタクト層とを成長させることにより、ｎ側半導体層４２ｃを形成する。

次に、アンドープＡｌＧａＮよりなる障壁層とアンドープＩｎＧａＮよりなる井戸層とを交互に成長させて発光層である活性層４２ｂを形成する。
次に、Ｍｇをドープしたｐ型ＡｌＧａＮ層と、Ｍｇをドープしたｐ型ＡｌＧａＮよりなるｐ型コンタクト層とを成長させてｐ側半導体層４２ｃを形成する。
以上のようにして、半導体積層構造４２を形成する。

次に、半導体積層構造４２のｐ型コンタクト層の表面の一部にｐ電極４３を形成する。
ｐ型コンタクト層の表面のｐ電極４３が形成されていない部分に、保護膜４４であるＳｉＯ_２を形成し、さらに保護膜４４の上にＡｌからなる反射膜４５を形成する。
そして、接合用金属層を、ｐ電極４３及び反射膜４５を覆うように形成する。

別途、ＣｕＷから成り厚さが２００μｍの支持基板４７を準備する。支持基板４７の表面に接合用金属層を形成する。

次に、半導体積層構造４２の接合用金属層と支持基板４７の接合用金属層とを接合する。接合後、半導体積層構造４２の接合用金属層と支持基板４７の接合用金属層は一体化されてＡｕＳｎを含む導電層４８となる。
その後、支持基板４７の反対側にある成長基板とバッファ層とを除去し、ｐ側半導体層４２ｃの上方にｎ型のＡｌＧａＮよりなるｎ型コンタクト層の表面を露出させる。

その露出させたｎ型コンタクト層の表面をＲＩＥ装置を用いてＣｌ_２及びＳｉＣｌ_４を反応ガスとしてドライエッチングする。エッチング条件は、出力：２３０Ｗ、圧力：４Ｐａ、Ｃｌ_２流量：１０ｓｃｃｍ、ＳｉＣｌ_４流量：７０ｓｃｃｍである。エッチング時間は１６ｍｉｎとする。これにより、ｎ型コンタクト層の表面に約７００ｎｍの高さのナノロッドを形成する。
その後、ナノロッド上にマスクとして堆積しているイットリアの除去のため、硝酸で５ｍｉｎ浸け置き後、水洗し乾燥する。
次に、ナノロッドが形成されたｎ型コンタクト層の表面の一部にｎ電極４６を形成する。

以上のように作製される実施例８のＬＥＤ素子は、主発光面であるｎ型コンタクト層表面にナノロッドが形成されているので、ナノロッドを設けない場合よりも発光効率を高くすることができる。

１０ ドライエッチング装置
１１ 基体
１３ 上部電極
１５ 下部電極
１７ ウエハテーブル
１２ チャンバー
１９ 高周波電源
２０，３０，４０ 半導体素子
２１，３１，４２ｃ ｎ側半導体層
２２，３２，４２ｂ 活性層
２２ｂ バリア層
２２ｗ 井戸層
２２ｎ，３７ｎ ナノロッド
２２ｉ 絶縁部材
２３，３３，４２ａ ｐ側半導体層
２４，３４，４６ ｎ電極
２５，３５，４３ ｐ電極
３１ａ 第１ｎ側半導体層
３１ｂ 第２ｎ側半導体層
３１ｎ ｎ側半導体ロッド部
３２ｎ 活性層ロッド部
３３ｎ ｐ側半導体ロッド部
４２ 半導体積層構造
４４ 保護膜
４５ 反射膜
４７ 支持基板
４８ 導電層

Claims (8)

1. 反応ガスを用いたドライエッチングにより半導体のナノロッドを形成する方法であって、
   チャンバー内において、ドライエッチング時における前記反応ガスとの化学反応によるエッチングレートが前記半導体より低い材料からなるマスク用材料と、前記半導体を含む基体とをチャンバー内にセットする準備ステップと、
   エッチングにより飛散したマスク用材料が所定のドット密度及び所定のドット寸法で前記半導体の表面に付着するようにチャンバー内の圧力を所定の範囲に設定することにより、それぞれ前記マスク用材料を含む複数のドットマスクを前記半導体の表面に形成し、前記ドットマスクから露出した半導体をドライエッチングにより除去するドライエッチングステップと、
   前記ドットマスクを除去するマスク除去ステップと、を含み、
   前記マスク用材料は、イットリア又はジルコニアであるナノロッドの形成方法。
2. 前記半導体は、窒化物半導体である請求項１記載のナノロッドの形成方法。
3. 前記半導体のドットマスクが形成される表面は、＋Ｃ面である請求項２に記載のナノロッドの形成方法。
4. 前記ドライエッチングステップにおいて、チャンバー内の圧力を変更することを含む請求項１〜３のいずれか１つに記載のナノロッドの形成方法。
5. 前記マスク用材料を含んでなるトレイの上に前記基体を載置することを含み、該トレイが前記マスク用材料の供給源である請求項１〜４のいずれか１つに記載のナノロッドの形成方法。
6. 請求項１〜５のいずれか１つに記載のナノロッドの形成方法を含む半導体素子の製造方法。
7. 前記半導体は、第１導電型半導体層と、活性層と、第１導電型とは異なる第２導電型半導体層とをこの順に含み、
   前記ドライエッチングステップにおいて、前記第１導電型半導体層上に前記ドットマスクを形成し、前記第１導電型半導体層の少なくとも一部を除去してナノロッドを形成する請求項６に記載の半導体素子の製造方法。
8. 前記ナノロッドが形成された表面に、前記第１導電型半導体層と接触する電極を形成することをさらに含む請求項７に記載の半導体素子の製造方法。

Images