JP2011530164A - 半導体素子、発光素子及びその製造方法 - Google Patents

半導体素子、発光素子及びその製造方法 Download PDF

Info

Publication number
JP2011530164A
JP2011530164A JP2011521022A JP2011521022A JP2011530164A JP 2011530164 A JP2011530164 A JP 2011530164A JP 2011521022 A JP2011521022 A JP 2011521022A JP 2011521022 A JP2011521022 A JP 2011521022A JP 2011530164 A JP2011530164 A JP 2011530164A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor layer
layer
pillars
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011521022A
Other languages
English (en)
Other versions
JP5323934B2 (ja
Inventor
ヨンジン キム
ドンクン リー
ドゥースー キム
Original Assignee
エルジー シルトロン インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー シルトロン インコーポレイテッド filed Critical エルジー シルトロン インコーポレイテッド
Publication of JP2011530164A publication Critical patent/JP2011530164A/ja
Application granted granted Critical
Publication of JP5323934B2 publication Critical patent/JP5323934B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02491Conductive materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02513Microstructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02581Transition metal or rare earth elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】半導体素子、発光素子及びその製造方法に関する。
【解決手段】半導体素子は、基板と、前記基板上に配置される複数個の柱と、前記基板上に前記柱の間に配置される金属層と、前記柱の上及び間に配置される半導体層と、を含む。半導体素子は、金属層によって、電気的及び光学的特性を向上することができる。
【選択図】図1

Description

実施形態は、半導体素子、発光素子及びその製造方法に関する。
典型的な化合物半導体としての窒化ガリウム(GaN)は、青色発光素子や高温電子素子などの応用に適合する物質として知られている。近年、このような青色発光素子などの需要が急増することでGaN基板に対する需要も増加している。しかし、高品質のGaN基板は、その製造が非常に厳しくその製造費用や時間がかなりかかっている。
まず、GaNは、シリコーンやサファイアとは違ってインゴット形態の成長が不可能であるため、SiCやサファイア基板などの二種基板上にエピタキシャル成長法を用いて成長させているが、このような二種基板とGaN結晶の間には、格子定数や熱膨張係数の差の存在による転位密度(dislocation density)が非常に高く、このようなGaN基板を用いて製造された素子の特性や素子の加工時に多くの問題を引き起こしている実情である。
よって、上述の欠陥を減らすために、複雑な製造工程や時間が所要されるが、たとえば、高品質GaN基板の製造に広く用いられるELO(Epitaxial Lateral Overgrowth)方法の場合、基板とGaN結晶の間に存在する格子定数の差と熱膨張係数の差によるストレスの発生をストライプ形態のSiO2マスクを使用することで遮断する。すなわち、ELO方法は、基板上にGaN薄膜を成長させた後、GaN薄膜が成長された基板を反応器から取り出した後、蒸着装備に装入してGaN薄膜上にSiO2薄膜を形成させ、SiO2薄膜が蒸着された基板を蒸着装備から取り出した後、フォトエッチング法を用いてSiO2マスクパターンを形成して、これをさらに反応器に装入してGaN薄膜を形成する方法である(より詳しくは、大韓民国特許第455277号広報参照)。しかし、ELO方法は、上述のような複雑な工程を経ることになって、また工程時間も長くかかるだけでなく再現性と歩留りにも問題があった。
一方、上述のような化合物半導体を用いて製造された発光素子の発光効率の向上や消費電力の節減も重要な課題である。すなわち、発光素子の活性層から発生される光は、発光素子の表面側に放出されるが基板側にも放出され基板によって吸収されるなど発光効率が落ちることになる。これを解決するため、表面に微細加工されたサファイア基板(patterned sapphire substrate)を用いて活性層から発生され基板側に放出される光を乱反射させ基板による透過や吸収を減らすことによって発光素子の表面側に対する発光効率を増加させるという試しがあった。しかし、基板を微細加工するためには、それだけの複雑な工程と時間を必要になるという短所があった。
また、GaN成長のための基材基板としては、前記SiCやサファイアの他に大口径化が可能であり、低価のシリコーンウエハを使用する試しがなっている。しかし、シリコーン基板は、他の基材基板より格子定数や熱膨張係数の差がより大きくて高品質のGaN基板を得ることがより困難である。さらに、シリコーンに低いバンドギャップエネルギーと不透明性により発光素子の活性層から発生された光がシリコーン基板に吸収されるため発光効率が低いという問題があった。
このような、結晶欠陥が少ない高品質の化合物半導体基板を製造するためには、フォトエッチング工程のような多くの費用がかかり複雑な工程を必要として、また発光効率を向上し消費電力を低減するためにも、高費用にもかかわらずその再現性と歩留りが低いという問題も解決しなければならない点も課題である。
実施形態は簡単、低価の方法で、高品質、高効率の半導体素子及び発光素子を提供する。
一の実施形態による半導体素子は、基板と、前記基板上に配置される複数個の柱と、前記基板上に前記柱の間に配置される金属層と、前記柱の上及び間に配置される半導体層と、を含む。
一の実施形態による発光素子は、基板と、前記基板上に配置され、互いに離隔される複数個の柱と、前記基板上に前記柱の間に配置される金属層と、前記柱の上及び間に配置される第1導電型半導体層と、前記第1導電型半導体層の上に配置される活性層と、前記活性層上に配置される第2導電型半導体層と、を含む。
一の実施形態による半導体素子の製造方法は、基板を提供するステップと、前記基板上に複数個の粒子を配置するステップと、前記粒子をエッチングマスクで前記基板の一部をエッチングして、複数個の柱を形成するステップと、前記柱の間に金属層を形成するステップと、前記柱の間及び上に第1半導体層を形成するステップと、を含む。
実施形態による半導体素子の製造方法は、シリコーンオキサイドボールなどとような粒子をマスクとして利用して基板、さらに詳しく、支持基板上に形成される半導体層をエッチングして、複数個の柱を形成する。
または、実施形態による半導体素子の製造方法は、柱の間の領域に金属層を蒸着した後、金属層の上方に露出された半導体柱の側面から半導体層を成長する。
よって、実施形態による半導体素子の製造方法は、従来のフォトエッチング工程を利用するELO(Epitaxial Lateral Overgrowth)法などに比べ、高品質の半導体素子を容易く、低価で、高い再現性と生産性を有し、製造することができる。
または、実施形態による半導体素子及び発光素子は、金属層によって、半導体層の抵抗を減少させることができ、電気的な特性を向上することができる。
または、金属層は、反射膜の機能を有するので、実施形態による発光素子の発光効率を減少することができる。
または、柱と基板が接触される面積が減少されるので、実施形態による半導体素子または発光素子の半導体層の欠陥を減少することができる。
すなわち、柱がバッファ機能を行い、基板及び半導体層の間の結晶性の差を補償する。これによって、実施形態による半導体素子及び発光素子の結晶の欠陥を減少することができる。
実施形態による半導体素子及び発光素子は、向上した性能を有して、容易に製造されることができる。
実施形態による半導体発光素子の製造方法を示す断面図である。 実施形態による半導体発光素子の製造方法を示す断面図である。 実施形態による半導体発光素子の製造方法を示す断面図である。 実施形態による半導体発光素子の製造方法を示す断面図である。 実施形態による半導体発光素子の製造方法を示す断面図である。 他の実施形態による半導体発光素子の基板を製造する過程を示す断面図である 。 他の実施形態による半導体発光素子の基板を製造する過程を示す断面図である 。
実施形態の説明において、各基板、柱、層、粒子または電極などが各基板、柱、層、粒子または電極などの「上(on)」 にまたは「下(under)」に形成されると記載される場合、「上(on)」と「下(under)」は「直接(directly)」または「他の構成要素を介在させて(indirectly)」形成されることの両方を含む。または、各構成要素の上または下に対する基準は、図面を基準に説明する。図面において各構成要素の大きさは、説明のために誇張されることができ、実際に適用される大きさを意味するものではない。
図1〜図5は、実施形態による半導体発光素子を製造する過程を示す図である。図1の(a)及び図2〜図5は、断面図である。図1の(b)は、平面図である。
図1を参照すると、まず基板10上に第1化合物半導体層11が成長されて、前記第1化合物半導体層11上に粒子12がコーティングされる。前記基板10は、前記第1化合物半導体層11などを支持するための支持基板である。
前記基板10として用いられる物質は、たとえば、サファイア(Al)、GaAs、スピネル、InP、SiC、またはSiなどがある。各の材料は、以下のような長所・短所があるので、応用範囲や要求される品質に従って適切に選択されることができる。すなわち、サファイア基板は、高温安定性が高いが、基板の大きさが小さく大面積製造に困難がある。または、炭化ケイ素(SiC)基板は、結晶構造が代表的な窒化物半導体である窒化ガリウム(GaN)と同様であり、高温安定性が高く格子定数及び熱膨張係数も窒化ガリウム(GaN)と類似であるが、値段が高いという短所がある。シリコーン基板は、窒化ガリウム(GaN)と格子定数や熱膨張係数の差が大きい方であるが、12インチ以上の大面積にも製造可能であるので、製造費用を節減することができ、これを用いる素子の応用範囲を画期的に広げることができる。
基板10上に成長する第1化合物半導体層11は、後述の半導体柱20を形成するためのものであって、実際に後述される第2化合物半導体層40と同様であるか類似な物質からなることが好ましい。この場合、図1に示す第1化合物半導体層11と図4に示す第2化合物半導体層40を成長させる方法は、実質的に同様であるので、図1に示す第1化合物半導体層11を成長させる方法に対して詳細に説明して、後述の図4に示す第2化合物半導体層40の成長方法に対しては、重複される説明を略する。
まず、図示しなかったが、基板10と第1化合物半導体層11の結晶的の差を縮めて、これを介して結晶欠陥の密度を最小化するためにバッファ層を形成することができる。バッファ層は、第1化合物半導体層11との結晶特性が類似なことから化学的に安定された物質を用いるのが好ましい。すなわち、次に形成される第1化合物半導体層11と結晶構造が同様または類似であるか、格子定数が同様または類似であるか、熱膨張係数が同様または類似である物質から形成することが好ましい。好ましくは、後に形成される化合物半導体層と結晶構造が同様で、格子定数の差が少なくとも20%以内の物質から形成する。
具体的に、バッファ層は、第1化合物半導体層11が窒化物系化合物半導体からなる場合、GaN膜、AlN膜、AlGaN膜またはこれらの組合せ膜などで単層または複層に形成することができる。通常的に、バッハァ層は、MOCVD(Metal Organic Chemical Vapor Deposition)方法を用いて形成することができるが、個別的なラインを介して反応前駆体を所定の流れ速度に反応器の内に注入して、反応器を適切な圧力、温度に維持しながら前記反応前駆体を化学反応させ目指す厚さのバッファ層を形成する。この場合、反応前駆体として、トリメチルアルミニウム(TMAl)、トリメチルガリウム(TMGa)、トリエチルガリウム(TEGa)またはGaClなどを用いてもよく、窒化物ソースガスとしては、アンモニア(NH)、窒素または第三ブチルアミン(Tertiarybutylamine(N(C)H))を用いることができる。GaN低温バッファ層の場合、400〜800℃の温度範囲で10〜40nmの厚さに成長させる。AlNまたはAlGaNバッファ層の場合、400〜1200℃の温度範囲で10〜200nmの厚さに成長させる。バッファ層は、用いる基板、成長装備(MOCVD装置)、成長条件などによって選択的に用いることができる。
続いて、バッファ層が形成された基板上に第1化合物半導体層11を成長させる。第1化合物半導体層11としては、紫外線、可視光線、または赤外線領域の光を放出するIII‐V族化合物半導体またはII‐VI族化合物半導体層を用いることができる。第1化合物半導体層11として窒化物系化合物半導体を用いる場合、GaN、InN、AlN、InGaN、AlGaN、AlInN、またはAlInGaN(たとえば、AlInGaNに表現できるが、ここで、0≦X≦1、0≦Y≦1、0≦Z≦1である。)などを挙げられる。窒化ガリウム(GaN)は、直接転移型広大域半導体(wide bandgap semiconductor)であって、バンドギャップエネルギーが3.4eVであり、青色発光素子または高温電子素子の応用に適合な物質として知られている。第1化合物半導体層11の蒸着のとき、インジウム(In)またはアルミニウム(Al)を個別、同時または順に注入しながら薄膜蒸着工程を行ってInN、AlN、InGaN、AlGaNまたはAlInGaNなどの薄膜を成長させることによって素子のハンドギャップを1.9〜6.2eVに調節することができる。GaN薄膜は、3.4eVのバンドギャップを有し、AlN薄膜は、6.2eVのバンドギャップを有し、InN薄膜は、0.7eVのバンドギャップを有しているもので知られている。AlNは、6.2eVのバンドギャップを有するので、紫外線領域の光を放出し、AlGa1−xN(0<x<1)は、AlNより小さいバンドギャップを有するが紫外線領域の光を放出し、GaNは、AlGa1−xN(0<x<1)より小さい3.4eVのバンドギャップを有し、InGa1−xN(0<x<1)は、GaNより小さいバンドギャップを有して可視光線領域の光を放出し、InNは、InxGa1−xN(0<x<1)より小さい0.7eVのバンドギャップを有して赤外線領域の光を放出する。
第1化合物半導体層11を成長させる好ましい方法としては、有機金属化学蒸着法(MOCVD)、分子ビームエピ薄膜蒸着法(MBE;Molecular Beam Epitaxy)またはHVPE法(Hydrive Vapor Phase Epitaxy)などを挙げられる。
有機金属化学蒸着法を用いて第1化合物半導体層11を形成する方法を説明すると、まず基板10を反応器の内に装入して、反応前駆体を運搬気体を用いて反応器内に各に装入する。続いて、所定範囲の温度と所定範囲の圧力で前記反応前駆体を化学反応させ第1化合物半導体層11を成長させる。化合物半導体層が窒化物系の薄膜である場合、反応前駆体としては、トリメチルアルミニウム(AMAl)、トリメチルガリウム(TMGa)、トリエチルガリウム(TEGa)またはGaClを用いることができ、窒化物ソースガスとしては、アンモニア(NH)、窒素、または第三ブチルアミン(Tertiarybutylamine(N(C)H)を用いることができる。反応器の温度は、900〜1150℃が、圧力は10−5〜2000mmHgが適切である。
MOCVD法によって窒化ガリウム(GaN)薄膜を形成する過程を反応式に示すと以下のようである。
[化1]
Ga(CH+NH3→Ga(CH・NH
トリメチルガリウム(TMGa)とアンモニウム(NH)が流入されGa(CH・NHが生成される。
Ga(CH・NHは、基板上で熱分解されながらGaN薄膜が形成されることになるが、以下のような反応によってGaN膜が形成されることになる。
[化2]
Ga(CH・NH→GaN+nCH+1/2(3−n)H
第1化合物半導体層11は、バッファ層上でクラスター(cluster)または島(island)の形に成長して基板(バッファ層)に吸着されることになり、究極的に平坦な層状に成長される。
第1化合物半導体層11が望む厚さまで成長されると、基板10を反応器から取り出し、第1化合物半導体層11の上に予め準備した粒子12をコーティングする。
粒子12は、球形を有するボールであってもよい。粒子12は、酸化シリコーン(SiO)ボール、サファイア(Al)ボール、酸化チタン(TiO)ボール、酸化ジルコニウム(ZrO)ボール、Y−ZrOボール、酸化銅(CuO、CuO)ボール、酸化タンタル(Ta)ボール、PZT(Pb(Zr、Ti)O)ボール、Nbボール、FeSOボール、Feボール、Feボール、NaSOボール、GeOボールまたはCdSボールなど、多様な材料から製造されるか購入して準備することができる。または、粒子12の大きさ(直径)は、最終完成品である化合物半導体素子の種類と大きさによって数ナノメータ(nm)〜数十マイクロ(um)まで多様に選択することができる。近年、発光素子として用いられるGaN基板でGaN層の厚さが通常数umである点を考えると、10nm〜2um程度の大きさを有する球形のボールが好ましい。または、第1化合物半導体層11上にコーティングして後に除去する場合の工程の便利性を考えると、粒子12としては、酸化シリコーン(SiO)ボールが適切である。
酸化シリコーン(SiO)ボールの製造方法を説明すると、まず粒子を製造するためにTEOS(tetraethly orthosilicate)を無水エタノールに溶けて第1溶液を製造する。または、アンモニアエタノール溶液と脱イオン化された水とエタノールをミックスして第2溶液を製造する。アンモニアは、粒子を製造するための触媒剤として作用する。続いて、第1溶液と第2溶液をミックスした後、適当な温度で適当な時間の間、撹拌すると、球形の酸化シリコーンボールが製造される。このように得られた粒子が含まれた溶液から遠心分離を介して粒子を分離した後、エタノールで洗い、エタノール溶液に再分散させてサラリー(slurry)と類似な形態の粒子が分散された溶液を得る。粒子は、製造条件、すなわち反応時間、温度、反応物質の量によってその大きさを多様にすることができる。一方、本出願人は、2005年3月9日に出願され(出願番号:10−2005−0019605)2006年9月19日で公開された(公開番号:10−2006−0098977)特許出願を介して、粒子がコーティングされた基板に化合物半導体層を成長させる方法を提案させたことがあるが、酸化シリコーンボールのさらに詳しい製造方法は、この出願に開示されている。
このように得られた粒子12が分散された溶液を滴下(drop)、浸漬(dipping)、回転塗布(spin coating)のような方法を用い第1化合物半導体層11が形成された基板の上にコーティングする。このとき、コーティング時間と回数を適切に制御すると基板上の粒子12の密度を多様に調節することができる。図1に示すように、粒子12は、あまり蜜集されなく、第1化合物半導体層11が適当に露出されるくらいにコーティングされるのが好ましい。後述されるように、粒子12を用いて半導体柱20を形成して、その間に露出された基板10の表面に金属層30が形成される。このとき、金属層30は、電気抵抗が小さくなるように互いに接続されることが好ましい。また金属層30は、後述する活性層52から発生され、基板10側に放出される光を反射する。よって、金属層30は、反射させる光量を増加するために、ある程度の面積を確保する必要がある。一方、粒子12があまり疎らにコーティングされると、半導体柱20の側面から成長される第2化合物半導体層40の成長時間が非常に長くかかることになる。
よって、粒子12のコーティング密度は、実施形態による半導体発光素子の発光効率と第2化合物半導体層40の成長速度を考慮して適切に調節される。
図2を参照すると、コーティングされた粒子12をエッチングマスクとして用いて第1化合物半導体層11をエッチングして半導体柱20を形成する。前記半導体柱20は、島の形状を有する。すなわち、前記半導体柱20は、半導体島である。また、前記半導体柱20は、円柱状を有してもよい。すなわち、この実施形態は、高費用がかかるフォトマスクを用いるフォトエッチング工程を用いなく、粒子12をエッチングマスクとして用いる。これによって、実施形態は、簡単に低価に粒子12のコーティング密度と同様の密度に、粒子12と同様な直径の半導体柱20を形成することができる。
前記粒子20は、前記第1化合物半導体層11上にランダム(random)に、すなわち、不規則的に配置されてもよい。この場合、前記半導体柱20もランダムに形成される。前記半導体柱20は、前記基板10上にランダムに配置される。すなわち、前記半導体柱20の間の間隔が互いに異なってもよい。または、この実施形態によって形成された半導体発光素子は、互いに異なる半導体柱の位置、個数及び/または模様を有してもよい。
図2では、前記第1化合物半導体層11は、前記基板10の上面が露出されるようにエッチングされる。これとは違って、前記第1化合物半導体層11は、前記基板10の上面が露出されないようにエッチングされ、前記半導体柱20が形成されてもよい。
このエッチング工程は、エッチング異方性が良好な乾式エッチングを用いるのが好ましいが、具体的に反応性イオンエッチング(RIE;Reactive Ion Etching)や、ICP(Inductively Coupled Plasma)またはTCP(Transformer Coupled Plasma)などのプラズマエッチングを用いてもよい。このとき、エッチングガスは、エッチング対象である第1化合物半導体層11をなる物質によって通常用いるエッチングガスを用いてもよい。たとえば、第1化合物半導体層11がGaNからなる場合、エッチングガスは、BClやClなどを用いてばよい。または、エッチング時間や工程圧力、温度などの工程条件は、具体的なエッチング方法とエッチングの深さすなわち、形成しようとする半導体柱20の高さによってエッチング速度を考慮して定めてればよい。これに限定されるものではないが、半導体柱20の高さは、略0.5〜5.0um程度が適当である。
一方、以上の説明では、基板10上に第1化合物半導体層11を形成してこの第1化合物半導体層11を基板側にエッチングし食い込むことによって半導体柱20を形成するもので説明したが、これに限定されるものではない。すなわち、図6に示すように、前記の第1化合物半導体層11を省略して、基板10´に直接粒子12をコーティングした上、粒子12をエッチングマスクとして基板10´を所定深さにエッチングすることによって、基板10´と同様の材質の島20´を形成することができる。この場合、基板10´のエッチング方法は、上述の第1化合物半導体層11のエッチング方法と同様な乾式エッチングを用いてもよいが、ただエッチング対象物の材質が変更されることによってエッチングガスと具体的な工程条件が多少変更される。たとえば、基板10´がシリコーンからなる場合、エッチングガスは、SFやCなどを用いてもよい。
続いて、前記基板10上に、半導体柱20の間に金属層30を蒸着する。金属層30は、工程条件が厳しいエピタキシャル成長方式で形成する必要はないので、量産性を考慮してスパッタリング(sputtering)や蒸発(evaporation)方式で蒸着すればよい。特に、蒸着異方性がよいスパッタリングが好ましい。この金属層30は、活性層52から放出される光が基板10に吸収され消失されることを防ぎ、発光素子の表面側に反射させる反射膜として機能を果たし、また発光素子の一方電極として機能を果たすので反射率がよく電気抵抗が小さいものが好ましいが、たとえばPt、Au、Ag、Ta、Ti、Cr、Al、Cuやこれの合金を用いてもよい。または、金属層は、互いに異なる金属で2層以上に形成してもよく、このとき各の層の蒸着方法は、同様であるか異なるようにしてもよい。
金属層30の厚さは、光が透過されなく反射される程度の厚さ以上であればよく、次のステップで金属層30の上に露出された半導体柱20の側面から第2化合物半導体層40が成長されるように、半導体柱20の高さよい低い厚さであればよい。
たとえば、金属層30の厚さは、数十〜数百nm程度であればよい。このように金属を蒸着すると、図3に示すように、半導体柱20の側面や粒子12の表面よりは、半導体柱20の間に、前記基板10上に主に蒸着され、半導体柱20の下側周辺からより少し高く蒸着されることによって、すこし凹む形状の金属層30が形成される。
このように形成された金属層30に対しては、熱処理を行うことができる。すなわち、アンモニアや窒素雰囲気で金属層30をなる金属の融点以下の温度、たとえば、300〜600℃で、数〜数十秒の間、急速熱処理を行う。この熱処理によって金属層がリフローされて表面が平坦になり光の反射率をさらに高めることができる。または、この熱処理によって金属層30を安定化させ酸化を防止することができ、後続工程で金属層30が浮いたり剥離されることを防止することができる。
以後、図4に示すように、化合物半導体が半導体柱20の側面から成長され、半導体柱20とその上の粒子12を覆う第2化合物半導体層40が形成される。前記第2化合物半導体層40の成長方法は、前述の第1化合物半導体層11の成長と同様に、MOCVD法などを用いればよい。ただし、第2化合物半導体層40は、基板10表面の全体領域から成長される第1化合物半導体層11とは異なり、金属層30の上に露出された半導体柱20の側面から成長される。たとえば、第1化合物半導体層11は、いわゆるPE(Pendeo−Epitaxy)成長メカニズムによって成長される。
PE成長技術は、基本的にELO方法と同様な方法である。ただし、ELO方法では、平坦な半導体層の上に一部を露出させるマスクを形成した後、化合物半導体を成長させる。これによって、化合物半導体が露出された半導体層からいったん垂直方向に成長され、マスクの上で水平方向に拡張され互いに会い連結された化合物半導体層を形成する。しかし、PE成長法では、図3に示すように半導体柱20の間の空間があるので、半導体柱20の側面から成長される化合物半導体は、いったん水平方向に成長される。以後、化合物半導体は、互いに会い合わせた後、基板に垂直な方向に成長され、粒子12の上でさらに水平方向に拡張され、互いに会い連結される。このように、第2化合物半導体層40が形成される。または、このとき、半導体柱20の間の領域に形成された金属層30上では、化合物半導体の成長がよくできないので、金属層30と第2化合物半導体層40の界面には、自然に気孔層45が形成されることができる。または、気孔層45が形成されない領域の金属層30は、前記第2化合物半導体層40と直接接続して連結されてもよい。前記気孔層45は、発光素子を製造したとき、活性層52から放出され基板10側に進行する光に対して媒質間の屈折率の差による反射率を向上して発光効率をさらに改善する役割を果たす。
前記の第2化合物半導体層40は、この実施形態による半導体発光素子によって、多様な特徴を有することができる。たとえば、第2化合物半導体層40は、同様な物質からなる単層であってもよく、他の物質からなる多層から形成してもよい。または、化合物半導体層の蒸着のとき、目的とする用度に応じてSi、Ge、Mg、Zn、O、Se、Mn、Ti、Ni、及びFeからなる群のうち、選択された1種以上の多様な二種物質を注入する共に蒸着工程を行うことによって、二種物質が添加された形態の化合物半導体層を製造されることができる。このような二種物質は、化合物半導体層の電気的、光学的または磁気的性質を変化させるためにユーザーの要求に応じて選択的に追加されてもよい。二種物質は、現場ドーピング(in−situ doping)、現場外ドーピング(ex−situ doping)またはイオン注入(implantation)などを介して添加することができる。現場ドーピングは、半導体層を成長させるとき、追加しようとする二種物質を添加する方法であり、現場外ドーピングは、化合物半導体層を成長させた後、熱処理やプラズマ(plasma)処理で二種物質を化合物半導体層に注入する方法である。イオン注入は、追加しようとする二種物質を加速させて化合物半導体層と衝突させ半導体内に二種物質を注入する方法である。
または、この実施形態によって化合物半導体層を形成した後、これを基に、すなわち前記化合物半導体層を基板として用いてHVPE法を用いて厚い化合物半導体層を蒸着することができる。HVPE法は、気象成長方式の一種であって、基板の上にガスを流されることでガスの反応によって結晶が成長される方式である。このようにHVPE法によって厚い化合物半導体層が形成されると、基板と化合物半導体層を分離するか基板を研磨またはエッチングして除去して、基板の上に成長された均一で高品質の化合物半導体層のみを選択して用いることもできる。
HVPE法を用いて化合物半導体層上に化合物半導体層、たとえばGaN厚膜を形成する方法を説明すると、反応器の中にGa金属を収納した容器を配置しておき、前記容器の周囲に設けたヒータで加熱してGa融液を製造する。このようにして得られたGa融液とHClを反応させGaClガスを製造する。
これを反応式に示すと以下のようである。
[化3]
Ga(l)+HCl(g)→GaCl(g)+1/2H(g)
このGaClガスとアンモニア(NH)を反応させるとGaN層が形成されることになるが、以下のような反応によりGaN層に形成されることになる。
[化4]
GaCl(g)+NH→GaN+HCl(g)+H
このとき、反応されてない気体は、以下のような反応により排気される。
[化5]
HCl(g)+NH→NHCl(g)
HVPE法は、100um/hr程度の早い成長率で厚膜成長が可能であるので高い生産性を得ることができる。
一方、上述の説明では、半導体柱20の形成に用いる粒子12を半導体柱20の上にコーティングされた状態のまま置いて、第2化合物半導体層40を成長することで説明したが、この発明がこれに限定されるものではない。すなわち、図7に示すように、半導体柱20を形成した後、または金属層30を蒸着した後、粒子12を除去して、第2化合物半導体層40を成長させることもできる。
粒子12は、半導体柱20、すなわち第1化合物半導体層11との接着力はあまり大きくないので比較的に簡単に、たとえば超音波洗浄と同様の方法で除去することができる。または、粒子12は、化学的エッチングを介して除去されてもよいが、たとえば、粒子が酸化シリコーンからなる場合は、基板全体をフッ化酸溶液に浸透して湿式エッチングすることによって除去してもよい。
以後、図5を参照すると、前記第2化合物半導体層40上に活性層及び第2導電型化合物半導体層が形成される。この実施形態では、前記第2化合物半導体層40は、第1導電型半導体層である。ここで、前記第1導電型はn型で、第2導電型はp型であってもよい。すなわち、この実施形態による半導体発光素子は、n層、活性層及びp層の構造を有する発光ダイオードである。
これとは違って、前記第2化合物半導体層40自体が前記n層、活性層及びp層の構造を有してもよく、前記第2化合物半導体層40上に第1導電型の化合物半導体層が別に形成され、その上に順に活性層及び第2導電型の化合物半導体層がさらに形成されてもよい。
ここで、第2化合物半導体層40は、たとえば、n−GaN層からなり、前記第2導電型の化合物半導体層53はp−GaN層からなってもよい。または、活性層52は、たとえば、InGaN層であって、量子井戸構造または多重量子井戸構造を有してもよい。
続いて、第2導電型の化合物半導体層53、活性層52、第2化合物半導体層40の一部領域を順にパターニングして露出された一部の粒子12及び半導体柱20をエッチングして金属層30の一部を露出させる。
以後、前記露出された金属層30上に導電物質が蒸着されてパターニングされ、第1電極61が形成される。または、前記第2導電型の化合物半導体層53上に第2電極62が形成される。前記導電物質は、たとえば、NiまたはAuのような、発光素子の電極として広く用いられる金属またはその合金や、ITOなどの透明金属酸化物からなってもよい。
すなわち、前記半導体柱20は、前記基板10上に配置される。前記半導体柱20は、互いに離隔される。または、前記粒子12は、前記半導体柱20上に各に一つずつ配置される。
前記金属層30は、前記基板10上に配置され、前記半導体柱20の間に配置される。前記金属層30は、凹まれた面を有する。前記金属層30は、前記第2化合物半導体層40と直接連結されてもよい。前記金属層30の厚さは、前記半導体柱20の厚さよりより小さい。すなわち、前記金属層30は、前記半導体柱20の側面(つまり、外周面)の一部を露出されるように、前記半導体柱20の間に詰め込まれる。
前記第2化合物半導体層40は、前記半導体柱20の間及び前記半導体柱20上に配置される。前記第2化合物半導体層40には、第1導電型ドーパントがドーピングされる。前記第2化合物半導体層40は、N型半導体層として具現されてもよく、前記N型半導体層は、3族元素と5族元素の化合物であって、たとえば、InAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体物質に具現されることができる。たとえば、前記N型半導体層は、GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInNのうち少なくとも一つから形成されることができる。前記第1導電型ドーパントは、N型ドーパントであり、前記N型ドーパントはSi、Ge、Snなどを含む。
前記第2化合物半導体層40の上には、活性層52が形成され、前記活性層52は、単一量子井戸構造または多重量子井戸構造を有する。前記活性層52は、InGaN井戸層及びAlGaNバリヤー層の周期またはInGaN井戸層とGaNバリヤー層の周期に形成されることができ、このような活性層52の発光材料は、発光波長、たとえば、青色波長、赤色波長、緑色波長などによって異なることができる。
前記活性層52は、上または/及び下に導電型クラッド層が形成されてもよく、前記導電型クラッド層は、AlGaN層で具現されることができる。
前記活性層52の上には、前記第2導電型半導体層53が形成されてもよい。前記第2導電型半導体層53は、第2導電型ドーパントがドーピングされる。または、前記第2導電型半導体層53の上面には、前記第2電極52が接触される。前記第2導電型半導体層53は、P型半導体層から形成されてもよく、前記P型半導体層は、3族元素と5族元素の化合物であって、たとえば、InAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体物質に具現されることができる。前記P型半導体層は、GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInNなどのうちから選択されることができる。前記第2導電型ドーパントは、P型ドーパントであり、前記P型ドーパントは、Mg、Zn、Ca、Sr、Baなどまたは2族元素含めてもよい。
前記第2化合物半導体層40、活性層52及び第2導電型半導体層53は発光構造物50に定義されることができ、前記発光構造物50は、N−P接合構造のみならず、N−P−N接合構造、P−N接合構造、P−N−P接合構造のうちから何れか一つの構造で形成されてもよい。すなわち、前記第1導電型がP型であり、前記第2導電型がN型であってもよく、また前記第2化合物半導体層40の上にN型またはP型半導体層が積層されてもよい。
金属層30が前述されたように、平面的に互いに連結された形であるので、第1電極(電極パッド)61と電気的に接続されて第2化合物半導体層40側の電極として機能を果たして従来に比べて電極の電気抵抗が著しく減少され消費電力の節減に寄与する。または、この金属層30は、気孔層45とともに、活性層52から基板10側に放出される光を発光素子の表面側(第2導電型の化合物半導体層53側)に反射して、基板10により吸収消滅される光量を低減させることによって素子の発光効率を飛躍的に向上する。
実施形態による半導体素子の製造方法は、粒子20をマスクとして用いて、基板10上に形成される第1化合物半導体層11をエッチングして、複数個の半導体柱20を形成する。
または、実施形態による半導体素子の製造方法は、半導体柱20の間の領域に金属層30を蒸着した後、金属層30の上に露出された半導体柱20の側面から第2化合物半導体層40を成長させる。
よって、実施形態による半導体素子の製造方法は、従来のフォトエッチング工程を用いるELO(Epitaxial Lateral Overgrowth)法などに比べて、高品質の半導体発光素子を容易く、低価で、高い再現性と生産性を有し、製造することができる。
または、実施形態による半導体発光素子は、金属層30によって、第2化合物半導体層40の抵抗を減少させることができ、電気的な特性を向上することができる。
または、金属層30は、反射膜の機能を有するので、実施形態による発光素子の発光効率を減少することができる。
または、半導体柱20と基板10が接続される面積が減少されるので、実施形態による半導体発光素子の第2化合物半導体層40の欠陥が減少されることができる。
すなわち、半導体柱20がバッファ機能を行い、基板10及び第2化合物半導体層40の間の結晶性の差を補償する。これによって、実施形態による半導体発光素子の結晶の欠陥が減少されることができる。
実施形態による半導体発光素子は、向上された性能を有して、容易に製造されることができる。
または、以上で実施形態に説明された特徴、構造、効果などは、本発明の少なくとも一つの実施形態に含み、必ず一つの実施形態のみに限定されるものではない。さらに、各実施形態で例示された特徴、構造、効果などは実施形態が属する分野の通常の知識を有する者により他の実施形態に対しても組み合わせまたは変更されて実施可能である。よって、このような組み合わせと変更にかかる内容は本発明の範囲に含まれてるものとして解析されなければならない。
以上、本発明について実施例を中心に説明を行ったが、これは例示にすぎず、本発明を限定するものではない。本発明の属する分野の通常の知識を有する者であれば本発明の本質的な特性から逸脱しない範囲で、以上に例示していない様々な変形と応用が可能であることが理解できるはずである。例えば、本発明の実施形態で具体的に示した各々の構成要素は変形して実施することもできる。そして、このような変形と応用に係わる相違点は添付した特許請求の範囲で規定する本発明の範囲に含まれると解釈されるべきである。
実施形態による半導体素子、発光素子及びこの製造方法は半導体素子及び発光素子分野に用いられる。

Claims (23)

  1. 基板と、
    前記基板上に配置される複数個の柱と、
    前記基板上に前記柱の間に配置される金属層と、
    前記柱上及び間に配置される半導体層と、を含む半導体素子。
  2. 前記柱上に各に配置される複数個の粒子を含む請求項1に記載の半導体素子。
  3. 前記粒子は、酸化シリコーン、サファイア、酸化チタン、酸化ジルコニウム、Y−ZrO、酸化銅、酸化タンタル、Pb(Zr、Ti)O、酸化ニオブ、FeSO、酸化鉄、硫酸ナトリウム、GeOまたは硫化カドミウムを含む請求項2に記載の半導体素子。
  4. 前記柱は、前記基板上にランダムに配置される請求項1に記載の半導体素子。
  5. 前記半導体層は、前記金属層に直接連結され、
    前記金属層に連結される電極を含む請求項1に記載の半導体素子。
  6. 前記半導体層は、GaN、InN、AlN、InGaN、AlGaN、AlInNまたはAlInGaNを含む請求項1に記載の半導体素子。
  7. 前記半導体層は、Si、Ge、Mg、Zn、O、Se、Mn、Ti、NiまたはFeでドーピングされる請求項6に記載の半導体素子。
  8. 前記金属層はPt、Au、Ag、Ta、Ti、Cr、Al、Cuまたはこれの合金を含む請求項1に記載の半導体素子。
  9. 前記金属層及び前記半導体層の間に複数個の気孔が形成される請求項1に記載の半導体素子。
  10. 前記柱の直径は、10nm〜2umである請求項1に記載の半導体素子。
  11. 前記金属層は、凹まれた面を含む請求項1に記載の半導体素子。
  12. 前記金属層の厚さは、前記柱の高さより低い請求項1に記載の半導体素子。
  13. 前記基板及び前記柱は、互いに一体に形成される請求項1に記載の半導体素子。
  14. 基板と、
    前記基板上に配置され、互いに離隔される複数個の柱と、
    前記基板上に前記柱の間に配置される金属層と、
    前記柱上及び間に配置される第1導電型半導体層と、
    前記第1導電型半導体層上に配置される活性層と、
    前記活性層上に配置される第2導電型半導体層と、を含む発光素子。
  15. 前記柱上に各に配置される複数個の粒子を含む請求項14に記載の発光素子。
  16. 前記柱は、前記基板上にランダムに配置される請求項14に記載の発光素子。
  17. 前記金属層を介して、前記第1導電型半導体層に接続される第1電極と、
    前記第2導電型半導体層に接続される第2電極と、を含む請求項14に記載の発光素子。
  18. 基板を提供するステップと、
    前記基板上に複数個の粒子を配置するステップと、
    前記粒子をエッチングマスクで前記基板の一部をエッチングして、複数個の柱を形成するステップと、を含む半導体素子の製造方法。
  19. 前記柱の間に金属層を形成するステップと、
    前記柱の間及び上に第1半導体層を形成するステップと、を含む請求項18に記載の半導体素子の製造方法。
  20. 前記基板を提供するステップは、支持基板上に第2半導体層を形成するステップを含み、
    前記柱は、前記第2半導体層がエッチングされ形成される請求項19に記載の半導体素子の製造方法。
  21. 前記第2半導体層は、前記支持基板の上面を露出するようにエッチングされる請求項19に記載の半導体素子の製造方法。
  22. 前記金属層が形成された後、前記粒子を除去するステップを含む請求項19に記載の半導体素子の製造方法。
  23. 前記第1半導体層を形成するステップにて、
    前記第1半導体層は、前記柱の側面及び上面から選択的に成長される請求項19に記載の半導体素子の製造方法。
JP2011521022A 2008-08-01 2009-07-29 半導体素子、発光素子及びその製造方法 Active JP5323934B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2008-0075493 2008-08-01
KR1020080075493A KR100956499B1 (ko) 2008-08-01 2008-08-01 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
PCT/KR2009/004215 WO2010013936A2 (en) 2008-08-01 2009-07-29 Semiconductor device, light emitting device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2011530164A true JP2011530164A (ja) 2011-12-15
JP5323934B2 JP5323934B2 (ja) 2013-10-23

Family

ID=41610844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011521022A Active JP5323934B2 (ja) 2008-08-01 2009-07-29 半導体素子、発光素子及びその製造方法

Country Status (7)

Country Link
US (1) US9425352B2 (ja)
EP (1) EP2316139B1 (ja)
JP (1) JP5323934B2 (ja)
KR (1) KR100956499B1 (ja)
CN (1) CN102124576B (ja)
TW (1) TWI495142B (ja)
WO (1) WO2010013936A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018026514A (ja) * 2016-08-01 2018-02-15 日亜化学工業株式会社 ナノロッドの形成方法及び半導体素子の製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100998013B1 (ko) 2008-08-29 2010-12-03 삼성엘이디 주식회사 반도체 발광소자
US8101522B2 (en) * 2010-02-25 2012-01-24 National Taiwan University Silicon substrate having nanostructures and method for producing the same and application thereof
KR101034053B1 (ko) * 2010-05-25 2011-05-12 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
TWI414065B (zh) * 2010-07-29 2013-11-01 Advanced Optoelectronic Tech 複合式基板、氮化鎵基元件及氮化鎵基元件的製造方法
TWI495147B (zh) * 2010-08-27 2015-08-01 Advanced Optoelectronic Tech 發光二極體及其製造方法
TWI419367B (zh) * 2010-12-02 2013-12-11 Epistar Corp 光電元件及其製造方法
KR20120099318A (ko) * 2011-01-26 2012-09-10 엘지이노텍 주식회사 발광 소자 및 그 제조방법
TW201351696A (zh) * 2011-05-31 2013-12-16 Aceplux Optotech Inc 高光取出率發光二極體的製作方法
CN102299055A (zh) * 2011-06-13 2011-12-28 协鑫光电科技(张家港)有限公司 于蓝宝石衬底表面制作纳米球的方法
TWI656660B (zh) * 2011-10-27 2019-04-11 晶元光電股份有限公司 半導體發光二極體結構
TWI484663B (zh) * 2012-03-14 2015-05-11 Genesis Photonics Inc 半導體發光元件及其製作方法
CN107204288A (zh) * 2017-05-26 2017-09-26 武汉纺织大学 一种三维微结构的刻蚀方法及其应用
CN109301045B (zh) * 2018-10-19 2020-07-31 京东方科技集团股份有限公司 一种发光器件及其制备方法、显示装置
CN115602724B (zh) * 2022-11-30 2023-03-28 江苏能华微电子科技发展有限公司 一种异质结场效应晶体管的外延结构及其制备方法

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091628A (ja) * 1998-09-09 2000-03-31 Murata Mfg Co Ltd 半導体発光素子
JP2001144321A (ja) * 1999-11-04 2001-05-25 Shurai Kagi Kofun Yugenkoshi 発光素子及びその製造方法
JP2001339100A (ja) * 2000-05-30 2001-12-07 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2003188324A (ja) * 2001-12-20 2003-07-04 Mitsubishi Electric Corp 放熱基材、放熱基材の製造方法、及び放熱基材を含む半導体装置
JP2005051173A (ja) * 2003-07-31 2005-02-24 Sharp Corp Iii族窒化物半導体発光素子およびその製造方法
JP2006128627A (ja) * 2004-10-29 2006-05-18 Samsung Electro Mech Co Ltd ナノロッドを利用した窒化物系半導体素子及びその製造方法
JP2006148087A (ja) * 2004-10-21 2006-06-08 Nichia Chem Ind Ltd 半導体発光素子とその製造方法
JP2006187857A (ja) * 2004-12-20 2006-07-20 Palo Alto Research Center Inc 垂直方向に配列されたナノロッドおよびその配列への電気接点をつくるためのシステムおよび方法
JP2006253628A (ja) * 2005-03-09 2006-09-21 Siltron Inc 化合物半導体装置及びその製造方法
JP2006332650A (ja) * 2005-05-24 2006-12-07 Lg Electronics Inc ロッド型発光素子及びその製造方法
JP2006352129A (ja) * 2005-06-16 2006-12-28 Lg Electronics Inc 発光ダイオードの製造方法
JP2007123398A (ja) * 2005-10-26 2007-05-17 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP2007168066A (ja) * 2005-12-15 2007-07-05 Lg Electronics Inc ナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法
JP2008108757A (ja) * 2006-10-23 2008-05-08 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2008166567A (ja) * 2006-12-28 2008-07-17 Matsushita Electric Works Ltd 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2009009978A (ja) * 2007-06-26 2009-01-15 Panasonic Electric Works Co Ltd 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2010518615A (ja) * 2007-02-09 2010-05-27 ナノガン リミテッド 半導体デバイスの製造方法及び半導体デバイス

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2234142A1 (en) * 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
EP0977063A1 (en) 1998-07-28 2000-02-02 Interuniversitair Micro-Elektronica Centrum Vzw A socket and a system for optoelectronic interconnection and a method of fabricating such socket and system
US6504180B1 (en) * 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
KR100455277B1 (ko) 1999-02-12 2004-11-06 삼성전자주식회사 변형된 선택 성장 공정을 이용한 GaN 단결정 성장 방법
JP2001044121A (ja) * 1999-06-07 2001-02-16 Agilent Technol Inc エピタキシャル層構造及びその製造方法
TWI223460B (en) * 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
TW200637037A (en) * 2005-02-18 2006-10-16 Sumitomo Chemical Co Semiconductor light-emitting element and fabrication method thereof
KR100658938B1 (ko) * 2005-05-24 2006-12-15 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR101129094B1 (ko) * 2005-05-26 2012-03-23 엘지이노텍 주식회사 로드형 발광 소자 및 그의 제조방법
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
KR100668964B1 (ko) * 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
JP5031235B2 (ja) 2006-01-13 2012-09-19 株式会社 ソキア・トプコン リフレクタ装置
MX2008011275A (es) * 2006-03-10 2008-11-25 Stc Unm Crecimiento pulsado de nanoalambres de gan y aplicaciones en materiales y dispositivos de substrato semiconductor de nitruros del grupo iii.
JP4879614B2 (ja) * 2006-03-13 2012-02-22 住友化学株式会社 3−5族窒化物半導体基板の製造方法
KR100828873B1 (ko) 2006-04-25 2008-05-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
FR2902237B1 (fr) * 2006-06-09 2008-10-10 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique emetteur de lumiere a nanofils semi-conducteurs formes sur un substrat metallique
TWI322522B (en) 2006-12-18 2010-03-21 Delta Electronics Inc Electroluminescent device, and fabrication method thereof
KR100904588B1 (ko) * 2007-07-05 2009-06-25 삼성전자주식회사 코어/쉘 형태의 나노와이어를 제조하는 방법, 그에 의해제조된 나노와이어 및 이를 포함하는 나노와이어 소자
FR2949278B1 (fr) * 2009-08-18 2012-11-02 Commissariat Energie Atomique Procede de fabrication d'un dispositif d'emission de lumiere a base de diodes electroluminescentes

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091628A (ja) * 1998-09-09 2000-03-31 Murata Mfg Co Ltd 半導体発光素子
JP2001144321A (ja) * 1999-11-04 2001-05-25 Shurai Kagi Kofun Yugenkoshi 発光素子及びその製造方法
JP2001339100A (ja) * 2000-05-30 2001-12-07 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2003188324A (ja) * 2001-12-20 2003-07-04 Mitsubishi Electric Corp 放熱基材、放熱基材の製造方法、及び放熱基材を含む半導体装置
JP2005051173A (ja) * 2003-07-31 2005-02-24 Sharp Corp Iii族窒化物半導体発光素子およびその製造方法
JP2006148087A (ja) * 2004-10-21 2006-06-08 Nichia Chem Ind Ltd 半導体発光素子とその製造方法
JP2006128627A (ja) * 2004-10-29 2006-05-18 Samsung Electro Mech Co Ltd ナノロッドを利用した窒化物系半導体素子及びその製造方法
JP2006187857A (ja) * 2004-12-20 2006-07-20 Palo Alto Research Center Inc 垂直方向に配列されたナノロッドおよびその配列への電気接点をつくるためのシステムおよび方法
JP2006253628A (ja) * 2005-03-09 2006-09-21 Siltron Inc 化合物半導体装置及びその製造方法
JP2006332650A (ja) * 2005-05-24 2006-12-07 Lg Electronics Inc ロッド型発光素子及びその製造方法
JP2006352129A (ja) * 2005-06-16 2006-12-28 Lg Electronics Inc 発光ダイオードの製造方法
JP2007123398A (ja) * 2005-10-26 2007-05-17 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP2007168066A (ja) * 2005-12-15 2007-07-05 Lg Electronics Inc ナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法
JP2008108757A (ja) * 2006-10-23 2008-05-08 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2008166567A (ja) * 2006-12-28 2008-07-17 Matsushita Electric Works Ltd 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2010518615A (ja) * 2007-02-09 2010-05-27 ナノガン リミテッド 半導体デバイスの製造方法及び半導体デバイス
JP2009009978A (ja) * 2007-06-26 2009-01-15 Panasonic Electric Works Co Ltd 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018026514A (ja) * 2016-08-01 2018-02-15 日亜化学工業株式会社 ナノロッドの形成方法及び半導体素子の製造方法

Also Published As

Publication number Publication date
EP2316139B1 (en) 2018-03-21
JP5323934B2 (ja) 2013-10-23
US20110315996A1 (en) 2011-12-29
KR100956499B1 (ko) 2010-05-07
TW201007998A (en) 2010-02-16
CN102124576B (zh) 2015-08-19
KR20100013802A (ko) 2010-02-10
EP2316139A4 (en) 2014-07-30
TWI495142B (zh) 2015-08-01
US9425352B2 (en) 2016-08-23
WO2010013936A2 (en) 2010-02-04
EP2316139A2 (en) 2011-05-04
CN102124576A (zh) 2011-07-13
WO2010013936A3 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
JP5323934B2 (ja) 半導体素子、発光素子及びその製造方法
JP5028226B2 (ja) 金属層上に成長した化合物半導体基板、その製造方法、及びそれを用いた化合物半導体素子
JP5539395B2 (ja) 半導体素子、発光素子及びこれの製造方法
TWI385822B (zh) Iii 族氮化物半導體層之製造方法,及iii 族氮化物半導體發光元件,以及燈
JP4901145B2 (ja) 化合物半導体装置及びその製造方法
TWI413279B (zh) Iii族氮化物半導體發光元件及其製造方法、以及燈
US20140145237A1 (en) Subminiature led element and manufacturing method thereof
WO2016192434A1 (zh) 一种利用化学腐蚀的方法剥离生长衬底的方法
JP2017504221A (ja) Iii−v族窒化物半導体エピタキシャルウエハ、当該エピタキシャルウエハを含むデバイス及びその製造方法
CN105048284B (zh) 一种多重耦合的单光子发光体及其制作方法
TWI398558B (zh) 氮化鎵立體磊晶結構及其製作方法
CN107112390B (zh) 发光元件及其制造方法
KR100932615B1 (ko) 거침처리된 사파이어 기재 기판을 이용한 화합물 반도체기판 및 그 제조방법과, 이를 이용한 고휘도 발광 소자 및그 제조방법
KR100834696B1 (ko) 기공을 포함하는 화합물 반도체 기판의 제조 방법 및 이를 이용한 발광 소자
TW202230837A (zh) 具有含鋁層整合於其中的發光二極體及相關聯的方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130717

R150 Certificate of patent or registration of utility model

Ref document number: 5323934

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250