KR100951204B1 - 표시 장치의 구동 방법, 표시 장치의 구동 회로, 및 ｄ/ａ변환기 - Google Patents

표시 장치의 구동 방법, 표시 장치의 구동 회로, 및 ｄ/ａ변환기 Download PDF

Info

Publication number
KR100951204B1
KR100951204B1 KR1020030078375A KR20030078375A KR100951204B1 KR 100951204 B1 KR100951204 B1 KR 100951204B1 KR 1020030078375 A KR1020030078375 A KR 1020030078375A KR 20030078375 A KR20030078375 A KR 20030078375A KR 100951204 B1 KR100951204 B1 KR 100951204B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
switch
divided
dividing
Prior art date
Application number
KR1020030078375A
Other languages
English (en)
Other versions
KR20040041037A (ko
Inventor
후꾸다히데또
우도신야
구마가이마사오
구도오사무
Original Assignee
후지쯔 마이크로일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 마이크로일렉트로닉스 가부시키가이샤 filed Critical 후지쯔 마이크로일렉트로닉스 가부시키가이샤
Publication of KR20040041037A publication Critical patent/KR20040041037A/ko
Application granted granted Critical
Publication of KR100951204B1 publication Critical patent/KR100951204B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Analogue/Digital Conversion (AREA)
  • Liquid Crystal (AREA)

Abstract

선택 회로를 구성하는 게이트 수를 삭감하여 칩 면적을 저감시킬 수 있는 표시 장치의 구동 회로를 제공한다. 드라이브 IC는 계조 선택 회로(27)를 구비하고, 표시 장치의 계조 표시에 필요한 화소 전압을 생성한다. 계조 선택 회로(27)는 복수의 스위치 회로(31) 및 쇼트 스위치 SW1∼SW5를 구비한다. 각 스위치 회로(31)는 입력 신호 D7∼D2에 기초하여 제어되고, 각 쇼트 스위치 SW1∼SW5는 입력 신호 D2∼D0에 기초하여 제어된다. 복수의 스위치 회로(31) 및 쇼트 스위치 SW1∼SW5는 도통 또는 비도통하는 논리 스위치로서 기능한다. 스위치 회로(31) 및 쇼트 스위치 SW1, SW2의 도통 시에는 이들의 온 저항에 의해 화소 전압을 생성하기 위한 분압 회로가 형성된다.
D/A 변환기, 분압 회로, 선택 회로, 스위치, 연산 증폭기

Description

표시 장치의 구동 방법, 표시 장치의 구동 회로, 및 Ｄ/Ａ 변환기{METHOD FOR DRIVING DISPLAY DEVICE, CIRCUIT FOR DRIVING THE DISPLAY DEVICE, AND D/A CONVERTER}
도 1은 액정 표시 장치의 블록 회로도.
도 2는 제1 실시예의 드라이버 IC를 나타내는 구성도.
도 3은 제1 실시예의 계조 선택 회로를 나타내는 회로도.
도 4는 스위치 회로를 나타내는 회로도.
도 5는 쇼트 스위치를 나타내는 회로도.
도 6은 쇼트 스위치의 디코드표를 나타내는 설명도.
도 7은 계조선의 저항을 나타내는 설명도.
도 8은 계조 선택 회로를 나타내는 블록 회로도.
도 9는 제2 실시예의 계조 선택 회로를 나타내는 회로도.
도 10은 제3 실시예의 드라이버 IC를 나타내는 구성도.
도 11은 드라이버 IC의 일부 블록 회로도.
도 12는 종래의 드라이버 lC를 나타내는 구성도.
도 13은 드라이버 IC의 일부 블록 회로도.
도 14는 스위치 회로를 나타내는 회로도.
도 15는 스위치의 설명도.
〈도면의 주요 부분에 대한 부호의 설명〉
11 : 표시 장치
21, 51 : 구동 회로로서의 드라이버 IC
27, 27a, 40 : 선택 회로로서의 계조 선택 회로
28, 59 : 연산 증폭기
29 : 계조선
31, 31a∼31g : 스위치 수단으로서의 스위치 회로
41 : 제1 선택부
42 : 제2 선택부
55 : 제1 선택 회로
56 : 제2 선택 회로
57, 58 : D/A 변환기
R0∼R7 :분압 수단으로서의 래더 저항
ro : 배선 저항
SW1∼SW5 : 스위치 수단으로서의 쇼트 스위치
본 발명은 표시 장치의 구동 방법, 표시 장치의 구동 회로, D/A 변환기에 관 한 것이다.
노트형 퍼스널 컴퓨터 등의 전자 기기에는 다계조 표시가 가능한 액정 표시 장치가 탑재되어 있다. 그 표시 장치를 구동하기 위한 드라이버 IC는 화상 신호에 따른 계조 전압을 선택하기 위한 계조 선택 회로를 구비한다. 계조 선택 회로는 복수의 게이트를 이용하여 구성되어 있으며, 드라이버 IC에서 차지하는 면적의 비율이 크다. 그 때문에, 계조 선택 회로의 게이트 수를 삭감하여, 드라이버 IC의 소형화를 도모하는 기술이 요구되고 있다.
종래의 액정 표시 장치에서는 액정 패널(LCD 채널)의 각 화소 셀에 인가하는 화소 전압을 제어함으로써, 다계조 표시를 실현하고 있다.
도 12는 액정 패널을 구동하는 드라이버 IC(1)의 구성도이다.
드라이버 IC(1)에 있어서, 중앙에 제어를 담당하는 로직부(2)가 형성되고, 그 좌우에는 데이터 래치 회로(3), 계조 선택 회로(4), 연산 증폭기(5)가 복수 형성되어 있다. 이 드라이버 IC(1)에 있어서, 계조 선택 회로(4)는 복수의 게이트로 구성되어 있으며, 칩 전체의 3할을 차지하는 부분이다. 예를 들면, 256계조로 8비트의 데이터선을 구동하는 드라이버 IC에서 480개의 출력을 갖는 것에서는, 칩 전체로 983040개의 게이트가 필요하게 된다.
도 13은 종래의 계조 선택 회로(4)를 나타내는 구성도이다.
계조 선택 회로(4)에는 래더 저항 R의 직렬 회로(2a)가 접속되어 있으며, 해당 래더 저항 R에 의한 분압 전압이 입력된다. 또, 직렬 회로(2a)에서의 래더 저항 R은 기준 전압을 256분할한다. 즉, 래더 저항 R에 의한 각 분압 전압은 256계 조에 대응한 전압으로 되어 있다. 또한, 도 12에 도시한 바와 같이 래더 저항 R의 직렬 회로(2a)는 상기 로직부(2)에 형성되고, 직렬 회로(2a)와 계조 선택 회로(4)와는, 복수의 계조선(6)을 개재하여 접속된다.
도 13에 도시한 바와 같이, 계조 선택 회로(4)는 복수의 스위치 회로(7)를 구비한다. 스위치 회로(7)는 그 일단이 래더 저항 R의 접속부(분압점)에 접속되고, 타단은 연산 증폭기(8)의 입력 단자에 접속된다. 계조 선택 회로(4)에서는 8비트의 입력 신호 D0∼D7에 기초하여, 스위치 회로(7) 중의 어느 하나가 도통한다. 이에 의해, 입력 신호 D0∼D7에 따른 원하는 분압 전압이 연산 증폭기(8)로부터 출력된다.
도 14에 도시한 바와 같이, 스위치 회로(7)는 입력 신호 D7∼D0의 비트 수(8 비트)에 따른 복수개(8개)의 스위치(9)가 직렬로 접속되어 이루어진다. 또, 스위치(9)로서는 도 15에 도시한 바와 같이 N 채널 MOS 트랜지스터 또는 P 채널 MOS 트랜지스터로 이루어지는 세로로 적층된 트랜지스터에 의한 스위치가 이용되며, 상보 신호 D, D바(D0∼D7, D0 바∼D7 바)에 의해 온·오프된다.
상술한 바와 같이 계조 선택 회로(4)를 구성하는 데에는 복수의 스위치(게이트)(9)가 필요하게 되어, 칩 면적의 증대를 초래한다. 그 때문에, 계조 선택 회로(4)에 사용되는 게이트 수를 줄여, 칩 면적을 저감시키는 기술이 제안되어 있다(특허 문헌 1, 특허 문헌 2 참조). 구체적으로, 그 기술에서는 분압 전압을 생성하기 위한 분압 회로를 2단계로 나누어 사용함으로써, 계조 전압 선택용의 스위치의 수가 감소하여, 칩 면적이 저감된다.
[특허 문헌 1]
일본 특개평9-138670호 공보
[특허 문헌 2]
일본 특개평9-258695호 공보
그런데, 상기 특허 문헌 1 및 특허 문헌 2에 개시되어 있는 종래 기술에서는, 제1단째 분압 회로와 제2단째 분압 회로와의 사이에는 임피던스 변환을 행하기 위한 버퍼가 삽입되어 있다. 여기서 사용되는 버퍼는 연산 증폭기이지만, 그 연산 증폭기를 이용하는 경우, 회로 면적이 커져, 제조 비용이 증대된다고 하는 단점이 있다. 또한, 연산 증폭기는 오프셋값을 갖고, 그것에 의해 출력 오차가 생긴다. 특히, 다계조 표시를 하는 경우, 각 계조 전압의 전위차는 작아져 높은 정밀도가 요구되므로, 상기 종래 기술을 실용화하는 것은 곤란해지고 있다.
본 발명은 상기 문제점을 해결하기 위해서 이루어진 것으로, 그 목적은 선택 회로를 구성하는 게이트 수를 삭감하여 칩 면적을 저감시킬 수 있는 표시 장치의 구동 방법, 표시 장치의 구동 회로, 및 D/A 변환기를 제공하는 데 있다.
상기 목적을 달성하기 위해서, 청구항 1 또는 2에 기재된 발명에 따르면, 입력 신호에 기초하여 제어되는 복수의 스위치 수단을 포함하는 선택 회로를 구비하고, 선택 회로에서, 각 스위치 수단은 도통 또는 비도통하는 논리 스위치 기능과, 도통 시의 온 저항에 의해 상기 화소 전압을 생성하기 위한 분압 회로를 형성하는 수단으로서의 기능을 갖는다. 즉, 선택 회로에서의 스위치 수단이 입력 신호에 기초하여 제어되고, 도통 또는 비도통하는 논리 스위치로서 기능함으로써 복수의 분압 전압 중 어느 하나가 선택된다. 또한, 스위치 수단에 있어서의 도통 시의 온 저항에 의해, 계조 표시에 필요한 화소 전압을 생성하기 위한 분압 회로가 형성된다. 이러한 구성으로 하여, 스위치 수단의 온 저항을 조절함으로써, 종래 기술과 같이 연산 증폭기를 이용하지 않고도 분압 수단의 분압 전압을 스위치 수단으로 이루어지는 분압 회로로 더 분압할 수 있다. 이에 의해, 선택 회로를 구성하는 게이트 수의 삭감이 가능하게 된다. 또한, 선택 회로의 스위치 수단은 논리 스위치의 기능과 분압 저항의 기능을 겸하기 때문에, 이들을 각각 형성하는 경우에 비하여 회로 면적이 저감된다. 따라서, 구동 회로의 소형화를 도모할 수 있다.
청구항 3에 기재된 발명에 따르면, 분압 회로에서의 분압 전압이 연산 증폭기에 선택적으로 입력된다.
청구항 4에 기재된 발명에 따르면, 기준 전압을 복수 분할하기 위해서 직렬 접속된 래더 저항이 분압 수단으로서 이용된다. 그리고, 선택 회로에서, 입력 신호에 기초하여 도통한 스위치 수단으로 이루어지는 직렬 회로가 분압 회로로서 래더 저항에 병렬로 접속된다. 이에 의해, 복수의 스위치 수단과 래더 저항으로 이루어지는 폐 루프가 형성되고, 래더 저항의 분압 전압이 복수의 스위치 수단에 의해 분압된다.
청구항 5에 기재된 발명에 따르면, 분압 회로를 형성하는 스위치 수단은 그 온 저항이 각각 같아지도록 형성되기 때문에, 표시 장치의 계조 표시에 필요한 화 소 전압을 적확하게 생성할 수 있다.
청구항 6에 기재된 발명에 따르면, 분압 수단은 복수의 선택 회로와 계조선을 개재하여 접속되고, 해당 분압 수단에 의한 분압 전압은 각 선택 회로에 대하여 공통으로 사용된다. 각 선택 회로에서의 스위치 수단의 임피던스는 분압 수단으로부터의 거리에 따라 조정되어 있다. 이 경우, 분압 수단으로부터 거리가 떨어진 위치에 있는 선택 회로에서는 계조선의 저항이 분압 회로의 오프셋 저항으로서 영향을 주지만, 스위치 수단의 임피던스를 조정함으로써, 그 오프셋 저항의 영향을 억제할 수 있다.
청구항 7에 기재된 발명에 따르면, 선택 회로는 제1 선택부와 제2 선택부를 구비한다. 제1 선택부에서는 분압 수단의 분압 전압이 분압되지 않고 출력된다. 또한, 제2 선택부에서는 분압 수단의 분압 전압이 분압 회로로 더 분압되어 출력된다. 이와 같이 해도, 구동 회로의 소형화를 도모할 수 있다.
청구항 8에 기재된 발명에 따르면, + 극성의 분압 전압을 선택하는 제1 선택 회로와, - 극성의 분압 전압을 선택하는 제2 선택 회로를 각각 구비한다. 제1 선택 회로의 스위치 수단은 P 채널 MOS 트랜지스터로 구성되고, 제2 선택 회로의 스위치 수단은 N 채널 MOS 트랜지스터로 구성된다. 이것은 분압 회로에 스위치 논리 회로 기능과 분압 저항을 겸비한 다이내믹 회로를 이용함으로써 실현한 것으로, 일반적인 CMOS 논리 회로와 분압 회로와의 조합에 의해 이 기능을 구성한 선택 회로와 비교하여, 회로의 소형화를 도모할 수 있다.
청구항 9에 기재된 발명에 따르면, 선택 회로에서의 스위치 수단이 입력 신 호에 기초하여 제어되고, 도통 또는 비도통하는 논리 스위치로서 기능함으로써 복수의 분압 전압 중 어느 하나가 선택된다. 또한, 스위치 수단에 있어서의 도통 시의 온 저항에 의해 분압 회로가 형성된다. 이와 같이 하면, 분압 수단의 분압 전압을 스위치 수단으로 이루어지는 분압 회로로 더 분압할 수 있다. 이에 의해, 선택 회로에서의 게이트 수의 삭감이 가능해지고, D/A 변환기의 소형화를 도모할 수 있다.
〈제1 실시예〉
이하, 본 발명을 구체화한 제1 실시예를 도면에 따라 설명한다.
도 1은 액정 표시 장치(11)의 블록 회로도이다.
액정 표시 장치(11)는 액정 패널(LCD 패널)(12), 수직 구동 회로(게이트 드라이버)(13), 수평 구동 회로(소스 드라이버)(14)를 포함한다.
액정 패널(12)에는 각각 직교하는 주사선(게이트 배선) G1∼Gn과, 데이터선(소스 배선) S1∼Sm이 구비되어 있다. 또한, n 및 m은 정수이다.
각 주사선 G1∼Gn과 각 데이터선 S1∼Sm과의 교점에는 화소 셀 GC가 형성되어 있다. 각 화소 셀 GC는 신호 축적 소자로서의 보조(축적) 용량 CS와 액정 셀 LC를 포함한다. 화소 셀 GC는 TFT(Thin Film Transistor: 박막 트랜지스터)(15)를 사이에 두고 주사선 G1∼Gn과 데이터선 S1∼Sm에 접속되어 있다.
즉, 각 주사선 G1∼Gn에는 각 TFT(15)의 게이트가 접속되고, 각 데이터선 S1∼Sm에는 각 TFT(15)의 소스가 접속되어 있다. 각 TFT(15)의 드레인에는 액정 셀 LC의 제1 전극(표시 전극)이 접속되고, 액정 셀 LC의 제2 전극(공통 전극)에는 공 통 전압 Vcom이 인가되어 있다. 액정 셀 LC에는 보조 용량 CS가 병렬로 접속되어 있다.
각 주사선 G1∼Gn은 게이트 드라이버(13)에 접속되어 있다. 게이트 드라이버(13)에는 제어 신호가 입력된다. 게이트 드라이버(13)는 제어 신호에 기초하여, 주사 신호(게이트 신호)를 주사선 G1∼Gn에 순차적으로 인가한다.
데이터선 S1∼Sm은 소스 드라이버(14)에 접속되어 있다. 소스 드라이버(14)에는 제어 신호와 화상 신호가 입력된다. 소스 드라이버(14)는 제어 신호, 화상 신호에 기초하여, 각 데이터선 S1∼S3에 세그먼트 전압(화소 전압)을 공급한다.
이에 의해, 게이트 드라이버(13), 소스 드라이버(14)는 각각 제어 신호에 기초하여 수평 주사, 수직 주사를 행한다. 이와 같이 하여, 표시 장치(11)는 제어 신호, 화상 신호에 기초하는 화상을 액정 패널(12)에 표시한다.
도 2는 드라이버 IC(21)를 나타내는 구성도이다. 상기 소스 드라이버(14)는 1개 또는 복수의 드라이버 IC(21)로 구성된다. 또, 본 실시예에서의 드라이버 IC(21)는 256계조 표시를 실현하기 위한 반도체 집적 회로 장치이다.
상세히 설명하면, 드라이버 IC(21)에 있어서, 중앙에 제어를 담당하는 로직부(22)가 형성되고, 그 좌우에는 디지털부(23)와 아날로그부(24)가 형성되어 있다. 디지털부(23)는 복수의 데이터 래치 회로(25) 및 레벨 시프트(26)를 포함한다. 아날로그부(24)는 복수의 계조 선택 회로(27) 및 연산 증폭기(28)를 포함한다.
드라이버 IC(21)는 래더 저항형의 D/A 변환기를 구비한다. D/A 변환기는 아날로그부(24)에서의 계조 선택 회로(27)와 연산 증폭기(28)로 구성되어 있다. 그 D/A 변환기를 이용하여 화상 신호에 따른 세그먼트 전압이 화소 셀 GC에 공급된다. 구체적으로는, 드라이버 IC(21)의 로직부(22)에는 래더 저항의 직렬 회로(22a)가 형성되어 있다. 그 래더 저항의 직렬 회로(22a)와 계조 선택 회로(27)와는 복수개의 계조선(29)에 의해 접속되고, 래더 저항으로 분압된 분압 전압이 계조선(29)을 개재하여 계조 선택 회로(27)에 공급된다. 그리고, 그 계조 선택 회로(27)로부터 연산 증폭기(28)를 통하여 원하는 화소 전압이 출력된다.
다음으로, 본 실시예의 계조 선택 회로(27)의 구성을 설명한다.
도 3에 도시한 바와 같이 계조 선택 회로(27)는 복수의 스위치 회로(31)와, 제1∼제5 쇼트 스위치 SW1∼SW5를 포함한다. 각 스위치 회로(31)는 입력 신호 D7∼D2에 기초하여 온·오프 상태로 하고, 쇼트 스위치 SW1∼SW5는 입력 신호 D2∼D0에 기초하여 온·오프 상태로 한다. 각 입력 신호 D7∼D0은 디지털부(23)의 데이터 래치 회로(25)의 동작에 의해 입력되는 8비트의 화상 신호이다. 이 입력 신호 D7∼D0에 의해, 계조 선택 회로(27)에 있어서의 선택 동작이 제어된다.
본 실시예에서, 래더 저항 R0∼R7의 각 분압 전압은 64계조에 대응한 전압이고, 256계조에 대하여 4계조마다 씨닝한 전압으로 되어 있다. 그리고, 그 64계조의 분압 전압은 계조 선택 회로(27)에 있어서, 스위치 회로(31)와, 쇼트 스위치 SW1, SW2에 의해 4분할되어 256계조의 전압이 생성된다. 그 전압이 쇼트 스위치 SW3∼SW5 중 어느 하나를 개재하여 연산 증폭기(28)에 입력된다.
각 래더 저항 R0∼R7의 접속부(분압점) P1∼P7에 대하여, 홀수번째의 분압점 P1, P3, P5, P7은 스위치 회로(31)를 개재하여 제1 배선 L1에 접속되고, 짝수번째 의 분압점 P2, P4, P6은 스위치 회로(31)를 개재하여 제2 배선 L2에 접속되어 있다.
제1 배선 L1은 제1 쇼트 스위치 SW1에 접속되고, 제2 배선 L2는 제2 쇼트 스위치 SW2에 접속되어 있다. 각 쇼트 스위치 SW1, SW2는 상호 접속되고, 그 접속부는 제4 쇼트 스위치 SW4를 개재하여 연산 증폭기(28)의 입력 단자에 접속되어 있다. 또한, 제1 배선 L1은 제5 쇼트 스위치 SW5를 개재하여 연산 증폭기(28)의 입력 단자에 접속되고, 제2 배선 L2는 제3 쇼트 스위치 SW3을 개재하여 연산 증폭기(28)의 입력 단자에 접속되어 있다.
도 4에 도시한 바와 같이 스위치 회로(31)(31a∼31d)는 6개의 P 채널 MOS 트랜지스터가 직렬 접속되어 이루어진다. 또, 이 트랜지스터는 N 채널 MOS 트랜지스터로 해도 되고, 도 15의 트랜스퍼 게이트로 해도 된다.
스위치 회로(31a)에서, 각 트랜지스터의 게이트에는 도면의 좌측으로부터 순서대로, 신호 D7, D6, D5, D4, D3, D2가 입력되고, 마찬가지로 스위치 회로(31b)에서의 각 트랜지스터의 게이트에는 신호 D7, D6, D5, D4, D3과, L 레벨의 신호가 입력되어 있다. 또한, 스위치 회로(31c)에서의 각 트랜지스터의 게이트에는 신호 D7, D6, D5, D4, D3, D2 바가 입력되고, 스위치 회로(31d)에서의 각 트랜지스터의 게이트에는 신호 D7, D6, D5, D4, D3 바, D2가 입력되어 있다.
따라서, 일점쇄선으로 둘러싸이는 영역에 있는 트랜지스터는 신호 D7∼D3에 기초하여 온 상태로 된다. 여기서, 분압점 P2에 접속되어 있는 스위치 회로(31b)가 L 레벨의 신호 D7∼D3에 의해 온 상태로 되어 있는 경우, 신호 D2가 L 레벨이 면, 스위치 회로(31a)가 도통한다. 이 경우, 분압점 P1의 전압이 스위치 회로(31a)를 개재하여 제1 배선 L1에 전달되고, 분압점 P2의 전압이 스위치 회로(31b)를 개재하여 제2 배선 L2에 전달된다. 또한, 그 상태로부터 신호 D2가 H 레벨로 되면, 스위치 회로(31a) 대신에, 스위치 회로(31c)가 온 상태로 된다. 이 경우, 분압점 P3의 전압이 스위치 회로(31b)를 개재하여 제1 배선 L1에 전달되도록 된다.
이와 같이 도 3에 도시하는 계조 선택 회로(27)에서는 신호 D7∼D2에 기초하여, 저항 R0∼R7 중 어느 1개의 저항이 선택되고, 그에 접속되는 2개의 스위치 회로(31)가 온 상태로 된다. 그리고, 제1 및 제2 쇼트 스위치 SW1, SW2가 온 상태로 되면, 선택된 저항에 대하여, 스위치 회로(31)와 제1 쇼트 스위치 SW1과 제2 쇼트 스위치 SW2와 스위치 회로(31)로 이루어지는 직렬 회로가 병렬로 접속되게 된다. 이 경우, 이들 스위치 회로(31) 및 스위치 SW1, SW2의 온 저항에 의해, 선택된 저항의 양단에서의 분압점의 전압이 분압된다. 즉, 스위치 회로(31) 및 각 쇼트 스위치 SW1, SW2로 이루어지는 직렬 회로가 분압 회로로서 기능한다.
그 때문에, 제1 배선 L1의 전압, 제2 배선 L2의 전압, 각 스위치 SW1, SW2의 접속부의 전압은 래더 저항에 의한 분압 전압에 대하여 중간 전압이 된다. 그리고, 쇼트 스위치 SW3∼SW5 중 어느 하나를 온 상태로 함으로써, 그 전압(256계조에 대응하는 전압)이 연산 증폭기(28)에 입력된다. 즉, 각 쇼트 스위치 SW1∼SW5의 온·오프를 제어함으로써, 256계조의 전압이 연산 증폭기(28)를 통하여 출력된다.
도 5에는 각 쇼트 스위치 SW1∼SW5의 구체적인 구성을 나타내고 있다. 각 쇼트 스위치 SW1∼SW5는 입력 신호 D2∼D0에 따른 스위칭 동작(도 6 참조)을 실현하기 위해서, 복수의 스위칭 소자(예를 들면, P 채널 MOS 트랜지스터)로 구성되어 있다. 또한, 쇼트 스위치 SW1, SW2에 있어서는 상기 스위치 회로(31)의 온 저항과 동일하게 하기 위해서, 그 도통 시에 6개의 MOS 트랜지스터가 직렬로 접속되도록 되어 있다.
도 7에 도시한 바와 같이, 본 실시예에서, 계조 선택 회로(27)에 접속하는 계조선(29)은 가로 방향으로 연장되고, 그 배선 저항 ro는 상기 분압 회로의 오프셋 성분으로서 영향을 준다. 이 배선 저항 ro의 영향은 칩 중앙(래더 저항의 직렬 회로(22a))으로부터 떨어진 위치에 있는 계조 선택 회로(27)일수록 커진다. 구체적으로, 예를 들면 분압 회로의 온 저항 ra∼rd에서, 온 저항 rd와 온 저항 rc 사이의 분압 전압을 선택하는 경우, 온 저항 rd와 배선 저항 ro에 의한 분압 전압이 계조 선택 회로(27)로부터 출력된다. 즉, 계조 선택 회로(27)의 분압 회로에서는 저항 ra+ro과 저항 rb와 저항 rc와 저항 rd+ro에 의해 래더 저항 R1의 분압 전압이 4분할되어 있다.
그 때문에, 본 실시예에서는 배선 저항 ro의 증가분을 예상하여 저항 rb, rc를 조정하고 있다. 즉, 중앙부 근방의 계조 선택 회로(27)(온 저항 rb, rc)를, 설계값의 온 저항이 되도록 형성하고, 중앙부로부터 떨어진 위치에 있는 계조 선택 회로(27)(온 저항 Tb, rc)를, 그 거리에 따라 온 저항이 커지도록 형성하고 있다. 이에 의해, 계조선(29)의 저항분의 영향이 억제되어 있다.
다음으로, 본 실시예에서의 계조 선택 회로의 동작에 대하여 도 8을 이용하 여 설명한다. 또, 도 8에는 16계조의 계조 선택 회로(27a)를 나타내고 있다. 이 계조 선택 회로(27a)에서, 스위치 회로(31a∼31g)는 입력 신호 D3, D2에 기초하여 온·오프 상태로 되고, 각 스위치 SW1∼SW5는 도 6에 도시한 바와 같이 입력 신호 D2∼D0에 기초하여 온·오프 상태로 된다.
우선, 계조 선택 회로(27a)가 분압점 P1의 전압 Vp1을 선택하는 경우에 대하여 설명한다.
이 경우, 각 신호 D3, D2에 의해 스위치 회로(31a, 31b)가 온 상태로 됨으로써, 분압점 P1의 전압 Vp1이 제1 배선 L1에 전달되고, 스위치 회로(31b)가 온 상태로 되어 분압점 P2의 전압 Vp2가 제2 배선 L2에 전달된다.
여기서, 각 신호(D2=0, D1=0, D0=0)에 의해, 스위치 SW1이 오프, 스위치 SW2가 온, 스위치 SW3이 오프, 스위치 SW4가 오프, 스위치 SW5가 온 상태로 된다(도 6 참조). 이에 의해, 분압점 P1의 전압 Vp1이 스위치 회로(31a), 제1 배선 L1, 스위치 SW5를 개재하여 연산 증폭기(28)에 입력된다. 따라서, 분압점 P1의 전압 Vp1이 연산 증폭기(28)로부터 출력된다.
다음으로, 분압점 P1의 전압 Vp1과 분압점 P2의 전압 Vp2와의 사이의 중간 전압을 선택하는 경우에 대해서 설명한다.
이 경우, 각 신호(D2=0, D1=0, D0=1)에 의해, 스위치 SW1이 온, 스위치 SW2가 온, 스위치 SW3이 오프, 스위치 SW4가 오프, 스위치 SW5가 온 상태로 된다(도 6 참조). 여기서, 스위치 SW1, SW2가 온 상태로 됨으로써, 스위치 회로(31a)와 스위치 SW1과 스위치 SW2와 스위치 회로(31b)와의 직렬 회로가 저항 R1에 병렬로 접속 된다. 그 직렬 회로가 각 분압점 P1, P2의 전압 Vp1, Vp2의 중간 전압을 생성하기 위한 분압 회로가 된다. 그리고, 스위치 회로(31a)와 스위치 SW1과의 접속부에서의 전압이 스위치 SW5를 개재하여 연산 증폭기(28)에 입력된다.
본 실시예에서는 스위치 회로(31a, 31b), 스위치 SW1, SW2는 온 저항이 같아지도록 형성되어 있다. 따라서, 연산 증폭기(28)에의 입력 전압(계조 선택 회로(27)에 의해 선택된 계조 전압)은 전압 Vp1과 전압 Vp2와의 전위차를 3/4분할함으로써 얻어지는 분압 전압이다.
또한, 각 신호(D2=0, D1=1, D0=0)에 의해, 스위치 SW1, SW2가 온, 스위치 SW3, SW5 오프, 스위치 SW4가 온 상태로 되면(도 6 참조), 스위치 SW2와 스위치 SW1과의 접속부에서의 전압이 스위치 SW4를 개재하여 연산 증폭기(28)에 입력된다. 이 경우, 연산 증폭기(28)에의 입력 전압은 전압 Vp1과 전압 Vp2와의 전압차를 1/2분할함으로써 얻어지는 분압 전압이다.
또한, 각 신호(D2=0, D1=1, D0=1)에 의해, 스위치 SW1, SW2가 온, 스위치 SW3이 온, 스위치 SW4, SW5가 오프 상태로 되면(도 6 참조), 스위치 SW2와 스위치 회로(31b)와의 접속부에서의 전압이 스위치 SW3을 개재하여 연산 증폭기(28)에 입력된다. 이 경우, 연산 증폭기(28)에의 입력 전압은 전압 Vp1과 전압 Vp2와의 전위차를 1/4분할함으로써 얻어지는 분압 전압이다.
또한, 계조 선택 회로(27)가 분압점 P2의 전압 Vp2를 선택하는 경우에는, 각 신호 D3, D2에 의해 스위치 회로(31c, 31d)가 온 상태로 된다. 그리고, 각 신호(D2=1, D1=0, D0=0)에 의해, 스위치 SW1이 오프, 스위치 SW2가 온, 스위치 SW3 이 온, 스위치 SW4가 오프, 스위치 SW5가 오프된다(도 6 참조). 이 경우, 분압점 P2의 전압 Vp2가 스위치 회로(31c), 제2 배선 L2, 스위치 SW3을 개재하여 연산 증폭기(28)에 입력된다. 이에 의해, 분압점 P2의 전압 Vp2가 연산 증폭기(28)로부터 출력된다.
그리고, 분압점 P2의 전압 Vp2와 분압점 P3의 전압 Vp3과의 중간 전압을 선택하는 경우, 각 신호 D2∼D0에 의해, 스위치 SW1, SW2가 온 상태로 됨으로써, 스위치 회로(31c), 스위치 SW2, 스위치 SW1, 스위치 회로(31d)로 이루어지는 분압 회로가 형성된다. 그리고, 스위치 SW3∼SW5 중 어느 하나가 온 상태로 됨으로써, 전압 Vp2와 전압 Vp3에서의 중간 전압이 선택되어, 해당 중간 전압이 계조 선택 회로(27a)로부터 연산 증폭기(28)에 입력된다.
계조 선택 회로(27a)에서, 다른 전압 Vp3, Vp4, Vp5나 이들의 중간 전압을 선택하는 경우도, 상기와 마찬가지로 입력 신호 D3∼D0에 기초하여, 각 스위치 회로(31a∼31f) 및 스위치 SW1∼SW5의 온·오프(도통·비도통)가 제어됨으로써, 연산 증폭기(28)에의 입력 전압의 선택 동작이 실시된다.
또한, 드라이버 IC(21)의 시험 시에는 계조 선택 회로(27)에 있어서의 선택 동작이 확인된다. 구체적으로는, 스위치 회로(31)의 온·오프에 의한 64계조분의 선택 동작과 쇼트 스위치 SW1∼SW5의 온·오프에 의한 16계조분의 선택 동작이 확인된다. 즉, 80계조분의 선택 동작을 확인함으로써, 드라이버 IC(21)의 계조 출력에 관한 시험이 완료된다.
이상 기술한 바와 같이, 상기 실시예에 따르면 다음과 같은 효과를 발휘한 다.
(1) 계조 선택 회로(27)에 있어서의 스위치 회로(31) 및 쇼트 스위치 SW1∼SW5가 입력 신호 D7∼D0에 기초하여 제어되고, 도통 또는 비도통하는 논리 스위치로서 기능함으로써 복수의 분압 전압 중 어느 하나가 선택된다. 또한, 스위치 회로(31) 및 쇼트 스위치 SW1, SW2에 있어서의 도통 시의 온 저항에 의해, 계조 표시에 필요한 화소 전압을 생성하기 위한 분압 회로가 형성된다. 이 경우, 래더 저항 R0∼R7에 의한 분압 전압을 스위치 회로(31) 및 쇼트 스위치 SW1, SW2로 이루어지는 분압 회로로 더 분압할 수 있기 때문에, 계조 선택 회로(27)를 구성하는 게이트 수의 삭감이 가능하게 된다. 또한, 스위치 회로(31) 및 쇼트 스위치 SW1, SW2는 논리 스위치의 기능과 분압 저항의 기능을 겸하므로, 이들을 각각 형성하는 경우와 비교하여 회로 면적이 저감된다. 따라서, 드라이버 IC(21)의 칩 사이즈의 소형화를 도모할 수 있다.
(2) 분압 회로를 형성하는 스위치 회로(31) 및 쇼트 스위치 SW1, SW2는 그 온 저항이 각각 같아지도록 형성되어 있기 때문에, 표시 장치(11)의 계조 표시에 필요한 화소 전압을 적확하게 생성할 수 있다.
(3) 래더 저항 R0∼R7로부터 거리가 떨어진 위치에 있는 계조 선택 회로(27)에서는 계조선(29)의 저항이 분압 회로의 오프셋 저항으로서 영향을 주지만, 스위치 회로(31) 및 쇼트 스위치 SW1, SW2의 임피던스를 조정함으로써, 그 오프셋 저항의 영향을 억제할 수 있다.
(4) 256계조를 실현하기 위한 종래의 드라이버 IC(1)에서는 그 동작 시험에 는 256계조분의 선택 동작의 확인을 필요로 하는 데 대하여, 본 실시예의 드라이버 IC(21)에서는 80계조분의 선택 동작을 확인하면 된다. 그 때문에, 시험 시간의 단축을 도모할 수 있어, 시험 비용을 억제할 수 있다.
(5) 계조 선택 회로(27)에서는 상위 6비트분의 입력 신호 D7∼D2에 기초하여 스위치 회로(31)의 온·오프가 제어되고, 하위 3비트분의 입력 신호 D2∼D0에 기초하여 쇼트 스위치 SW1∼SW5의 온·오프가 제어된다. 이와 같이 하면, 입력 신호 D7∼D0의 데이터값에 대응한 계조 전압을 선택할 수 있을 뿐만 아니라 실용상 바람직한 것으로 된다.
〈제2 실시예〉
이하, 본 발명을 구체화한 제2 실시예를 설명한다.
도 9에 도시한 바와 같이, 본 실시예의 계조 선택 회로(40)는 종래의 계조 선택 회로(4)와 상기 제1 실시예의 계조 선택 회로(27)와의 회로 구성을 병용한 것이다.
상세히 설명하면, 계조 선택 회로(40)는 제1 선택부(41)와 제2 선택부(42)와 제3 선택부(43)를 구비한다. 계조 선택 회로(40)에 있어서, 제1 선택부(41)와 제3 선택부(43) 사이에 제2 선택부(42)가 형성되어 있다.
제1 및 제3 선택부(41, 43)는 종래의 계조 선택 회로(4)와 마찬가지의 회로 구성이고, 제2 선택부(42)는 제1 실시예의 계조 선택 회로(27)와 마찬가지의 회로 구성이다. 즉, 제1 및 제3 선택부(41, 43)는 8개의 스위치가 직렬 접속되어 있는 스위치 회로(7)를 구비하고, 래더 저항에 의한 분압 전압을 분압하지 않고 그대로 연산 증폭기(28)에 출력한다. 제2 선택부(42)는 6개의 스위치가 직렬 접속되어 이루어지는 스위치 회로(31)와 쇼트 스위치 SW1∼SW5를 구비하고, 래더 저항에 의한 분압 전압을 더 분압하여 연산 증폭기(28)에 출력한다.
또, 제1 및 제3 선택부(41, 43)의 각 스위치 회로(7)가 접속되는 래더 저항의 분압 전압은 256계조에 대응한 전압이고, 제2 선택부(42)의 스위치 회로(31)가 접속되는 래더 저항의 분압 전압은 64계조에 대응한 전압이다.
제2 선택부(42)에서, 스위치 회로(31)와 쇼트 스위치 SW1, SW2에 의한 분압 회로에서 4계조분의 중간 전압이 생성된다. 스위치 회로(31)와 쇼트 스위치 SW1, SW2는 그 임피던스가 같아지도록 형성되어 있다. 여기서, 예를 들면 래더 저항 1개에 대하여 계조 선택 회로가 240개 병렬로 접속되는 구성으로 4계조분의 중간 전압을 적확하게 생성하기 위해서는 스위치 회로(31) 및 스위치 SW1, SW2의 임피던스의 합과 래더 저항의 임피던스와의 비율을 2400:1(=(240×10):1) 정도로 억제할 필요가 있다.
따라서, 본 실시예에서는 그 임피던스의 비율이 커져, 분압 회로에 의해 256 계조에 대응하는 중간 전압을 생성할 수 없는 범위에서, 종래 기술의 회로 구성인 제1 및 제3 선택부(41, 43)를 이용하고 있다.
이상 기술한 바와 같이, 상기 실시예에 따르면 다음과 같은 효과를 발휘한다.
(1) 계조 선택 회로(40)는 제1 실시예의 계조 선택 회로(27)와 동일한 회로 구성의 제2 선택부(42)를 구비하기 때문에, 종래 기술의 계조 선택 회로(4)와 비교 하여 게이트 수를 저감시킬 수 있다. 이 계조 선택 회로(40)를 이용함으로써 드라이버 IC(21)의 칩 사이즈의 소형화가 가능하게 된다.
(2) 계조 선택 회로(40)에 있어서, 제1 실시예의 회로 구성인 제2 선택부(42)와, 종래 기술의 회로 구성인 제1 및 제3 선택부(41, 43)를 구비하고 있기 때문에, 256계조의 계조 전압을 적확하게 생성할 수 있다.
〈제3 실시예〉
이하, 본 발명을 구체화한 제3 실시예를 설명한다.
액정 패널(12)에서는 액정 자신의 열화를 방지하기 위해서, 소스 드라이버(14)로부터 화소 셀 GC에 공급하는 구동 전압(화소 전압)의 극성을 반전하도록 구성하고 있다.
본 실시예의 드라이버 IC에서는 + 극성의 전압을 공급하기 위한 회로와, - 극성의 전압을 공급하기 위한 회로를 각각 형성하고 있다.
상세하게는, 도 10에 도시한 바와 같이 드라이버 IC(51)의 로직부(52)에는 래더 저항으로 이루어지는 제1 회로(52a) 및 제2 회로(52b)가 형성되어 있다. 제1 회로(52a)는 공통 전압 Vcom에 대하여 + 극성의 분압 전압을 생성하고, 제2 회로(52b)는 공통 전압 Vcom에 대하여 - 극성의 분압 전압을 생성한다. 제1 회로(52a)의 각 래더 저항은 +측 계조선(53a)을 개재하여 제1 선택 회로(55)에 접속되고, 제2 회로(52b)의 각 래더 저항은 -측 계조선(53b)을 개재하여 제2 선택 회로(56)에 접속되어 있다.
도 11은 드라이버 IC(51)의 일부 블록 회로도이다.
드라이버 IC(51)는 복수의 제1, 제2 D/A 변환기(57, 58)를 포함한다. 제1 D/A 변환기(57)는 제1 선택 회로(셀렉터)(55)와 연산 증폭기(59)를 포함하고, 제2 D/A 변환기(58)는 제2 선택 회로(셀렉터)(56)와 연산 증폭기(59)를 포함한다. 또, 셀렉터(55, 56)의 회로 구성은 상기 제1 실시예의 계조 선택 회로(27)와 마찬가지이다.
제1 D/A 변환기(57)의 셀렉터(55)에는 제1 화상 신호 Vd1, Vd3과 제1 계조 전압 Va1∼Va64가 입력된다. 제2 D/A 변환기(58)의 셀렉터(56)에는 제2 화상 신호 Vd2, Vd4와 제2 계조 전압 Vb1∼Vb64가 입력된다. 또, 각 화상 신호 Vd1∼Vd4는 8 비트의 신호 D0∼D7을 포함하고, 도시하지 않은 데이터 래치 회로의 동작에 의해 공급된다. 제1 계조 전압 Va1∼Va64는 제1 회로(52a)의 래더 저항에 의해 생성된 + 극성의 분압 전압으로, 제1 회로(52a)로부터 +측 계조선(53a)을 개재하여 공급된다. 제2 계조 전압 Vb1∼Vb64는 제2 회로(52b)의 래더 저항에 의해 생성된 - 극성의 분압 전압으로, 제2 회로(52b)로부터 -측 계조선(53b)을 개재하여 공급된다.
제1 D/A 변환기(57)의 셀렉터(55)는 제1 계조 전압 Va1∼Va64에 기초하여, 제1 화상 신호 Vd1, Vd3에 따른 계조의 분압 전압을 선택하여 연산 증폭기(59)에 출력한다. 연산 증폭기(59)는 셀렉터(55)로 선택된 전압을 각 화소 셀 GC에 공급하기 위한 화소 전압으로서 출력한다. 이와 같이 하여, 제1 D/A 변환기(57)는 제1 화상 신호 Vd1, Vd3에 기초하여 공통 전압 Vcom보다 높은 화소 전압(+ 극성 전압)을 출력한다.
또한, 제2 D/A 변환기(58)의 셀렉터(56)는 제2 계조 전압 Vb1∼Vb64에 기초 하여, 제2 화상 신호 Vd2, Vd4에 따른 계조의 분압 전압을 선택하여 연산 증폭기(59)에 출력한다. 연산 증폭기(59)는 셀렉터(56)로 선택된 전압을 각 화소 셀 GC에 공급하기 위한 화소 전압으로서 출력한다. 이와 같이 하여, 제2 D/A 변환기(58)는 제2 화상 신호 Vd2, Vd4에 기초하여 공통 전압 Vcom보다 낮은 화소 전압(- 극성 전압)을 출력한다. 또, 각 D/A 변환기(57, 58)로부터 출력되는 화소 전압은, 상기 제1 실시예와 마찬가지로 256계조에 대응한 전압이 된다.
제1, 제2 D/A 변환기(57, 58)와 출력 단자 O1, O2, O3, O4와의 사이에는 극성 전환 스위치(61, 62)가 각각 접속되어 있다. 극성 전환 스위치(61, 62)는 각각 제1, 제2 스위치(63, 64)를 포함한다.
제1 스위치(63)는 제1 D/A 변환기(57)의 출력 단자와 홀수 출력 단자 O1, O3과의 사이, 제2 D/A 변환기(58)의 출력 단자와 짝수 출력 단자 O2, O4와의 사이에 접속되어 있다. 제2 스위치(64)는 제1 D/A 변환기(57)의 출력 단자와 짝수 출력 단자 O2, O4와의 사이, 제2 D/A 변환기(58)의 출력 단자와 홀수 출력 단자 O1, O3과의 사이에 접속되어 있다.
제1, 제2 스위치(63, 64)는 극성 전환 신호에 의해 1수평 주사 기간마다 상보적으로 온·오프 상태로 된다. 이에 의해, 극성 전환 스위치(61, 62)는 각 출력 단자 O1∼O4에 + 극성의 화소 전압과 - 극성의 화소 전압을 1수평 주사 기간마다 교대로 공급한다.
본 실시예에서, + 극성의 화소 전압을 출력하는 제1 D/A 변환기(57)의 셀렉터(55)는 P 채널 MOS 트랜지스터만으로 구성된다. 한편, - 극성의 화소 전압을 출 력하는 제2 D/A 변환기(58)의 셀렉터(56)는 N 채널 MOS 트랜지스터만으로 구성된다.
상기 실시예에 따르면, 다음과 같은 효과를 발휘한다.
각 셀렉터(선택 회로)(55, 56)는 그 분압 회로에 스위치 논리 회로 기능과 분압 저항을 겸비한 다이내믹 회로를 이용함으로써 실현한 것으로, 일반적인 CMOS 논리 회로와 분압 회로와의 조합에 의해 이 기능을 구성한 선택 회로와 비교하여, 회로의 소형화를 도모할 수 있다.
상기 각 실시예는, 다음에 설명한 바와 같이 변경할 수도 있다.
·상기 각 실시예에서는 액정 표시 장치(11)로 구체화하는 것었이지만, 이 외에, 플라즈마 표시 장치(PDP) 등의 계조 표시를 실현할 수 있는 표시 장치로 구체화해도 된다.
·계조 선택 회로(27, 27a, 40)에서는 래더 저항에 의한 분압 전압을 더 4분할하는 구성이지만, 이에 한정되는 것이 아니라, 예를 들면 2분할이나 8분할하는 구성으로 해도 된다. 또한, 계조 선택 회로에서, 분할수가 다른 선택부를 구성해도 된다.
·상기 각 실시예에서는 분압 수단으로서 래더 저항을 이용하는 것이었지만, 이에 한정되는 것이 아니라, 용량을 이용해도 된다. 이 경우, 드라이버 IC에서 용량 분할형의 D/A 변환기가 구성된다.
이상 상술한 바와 같이 본 발명에 따르면, 선택 회로를 구성하는 게이트 수 를 삭감할 수 있어, 구동 회로의 소형화를 도모할 수 있다.

Claims (9)

  1. 기준 전압을 복수 분할하기 위하여 직렬 접속된 래더 저항을 포함하는 분압 수단에 의한 복수의 분압 전압에 기초하여, 표시 장치의 계조 표시에 필요한 화소 전압을 생성하는 표시 장치의 구동 방법으로서,
    입력 신호에 기초하여 제어되는 복수의 스위치 수단을 포함하는 선택 회로는, 상기 분압 수단에 의한 분압 전압을 분압하지 않고 출력하는 제1 선택부와, 상기 분압 수단에 의한 분압 전압을 더욱 분압하여 출력하는 제2 선택부를 포함하고,
    상기 제2 선택부를 이용하고,
    상기 제2 선택부에서의 스위치 수단을 도통 또는 비도통하는 논리 스위치로서 기능시킴으로써 상기 복수의 분압 전압 중 어느 하나를 선택함과 함께, 상기 스위치 수단에 있어서의 도통 시의 온 저항에 의해 상기 화소 전압을 생성하기 위한 분압 회로를 형성하도록 하고,
    상기 복수의 스위치 수단의 임피던스의 합과 상기 래더 저항의 임피던스의 비율이 커져, 상기 분압 회로에 의해 원하는 중간 전압을 적확하게 생성할 수 없는 범위에 있어서는, 상기 제1 선택부를 이용하는 것에 의해 원하는 중간 전압을 적확하게 생성하도록 한 것을 특징으로 하는 표시 장치의 구동 방법.
  2. 기준 전압을 복수 분할하기 위하여 직렬 접속된 래더 저항을 포함하는 분압 수단에 의한 복수의 분압 전압에 기초하여, 표시 장치의 계조 표시에 필요한 화소 전압을 생성하는 표시 장치의 구동 회로로서,
    복수의 스위치 수단을 포함하고, 입력 신호에 기초하여 상기 각 스위치 수단이 제어됨으로써 상기 복수의 분압 전압 중 어느 하나를 선택하는 선택 회로를 포함하고,
    상기 선택 회로에서의 각 스위치 수단은 도통 또는 비도통하는 논리 스위치 기능과, 도통 시의 온 저항에 의해 상기 화소 전압을 생성하기 위한 분압 회로를 형성하는 수단으로서의 기능을 갖고,
    상기 선택 회로는, 상기 분압 수단에 의한 분압 전압을 분압하지 않고 출력하는 제1 선택부와, 상기 분압 수단에 의한 분압 전압을 상기 분압 회로에서 더욱 분압하여 출력하는 제2 선택부를 포함하며,
    상기 복수의 스위치 수단의 임피던스의 합과 상기 래더 저항의 임피던스의 비율이 커져, 상기 분압 회로에 의해 원하는 중간 전압을 적확하게 생성할 수 없는 범위에 있어서는, 상기 제1 선택부를 이용하는 것에 의해 원하는 중간 전압을 적확하게 생성하도록 한 것을 특징으로 하는 표시 장치의 구동 회로.
  3. 제2항에 있어서,
    화소 전압을 출력하기 위한 연산 증폭기를 구비하고,
    상기 선택 회로는 상기 분압 회로에서의 분압 전압을 상기 연산 증폭기에 선택적으로 입력하기 위한 스위치 수단을 포함하는 것을 특징으로 하는 표시 장치의 구동 회로.
  4. 제2항 또는 제3항에 있어서,
    상기 선택 회로에서, 입력 신호에 기초하여 도통한 스위치 수단으로 이루어지는 직렬 회로가 상기 분압 회로로서 상기 래더 저항에 병렬로 접속되는 것을 특징으로 하는 표시 장치의 구동 회로.
  5. 제2항 또는 제3항에 있어서,
    상기 분압 회로를 형성하는 스위치 수단은 온 저항이 각각 같아지도록 형성되는 것을 특징으로 하는 표시 장치의 구동 회로.
  6. 제2항 또는 제3항에 있어서,
    상기 분압 수단은 복수의 상기 선택 회로와 계조선을 개재하여 접속되고, 상기 분압 전압이 각 선택 회로에 대하여 공통으로 사용되는 것이고,
    상기 분압 수단으로부터의 거리에 따라 상기 각 선택 회로에서의 스위치 수단의 임피던스를 조정하도록 한 것을 특징으로 하는 표시 장치의 구동 회로.
  7. 제2항 또는 제3항에 있어서,
    상기 선택 회로는 상기 분압 수단에 의한 분압 전압을 분압하지 않고 출력하는 제1 선택부와, 상기 분압 수단에 의한 분압 전압을 상기 분압 회로로 더 분압하여 출력하는 제2 선택부를 포함하는 것을 특징으로 하는 표시 장치의 구동 회로.
  8. 제2항 또는 제3항에 있어서,
    + 극성의 분압 전압을 선택하는 제1 선택 회로와, - 극성의 분압 전압을 선택하는 제2 선택 회로를 포함하고,
    상기 제1 선택 회로에서의 스위치 수단은 P 채널 MOS 트랜지스터에 의해 구성되고, 상기 제2 선택 회로에서의 스위치 수단은 N 채널 MOS 트랜지스터로 구성되는 것을 특징으로 하는 표시 장치의 구동 회로.
  9. 기준 전압을 복수 분할하기 위하여 직렬 접속된 래더 저항을 포함하는 분압 수단에 의한 복수의 분압 전압을 입력하여, 상기 분압 전압을 이용하여 디지털 아날로그 변환을 행하는 D/A 변환기로서,
    복수의 스위치 수단을 포함하고, 입력 신호에 기초하여 상기 각 스위치 수단이 제어됨으로써 상기 복수의 분압 전압 중 어느 하나를 선택하는 선택 회로를 포함하고,
    상기 선택 회로에서의 각 스위치 수단은 디코드 회로로서 기능함과 함께, 분압 스위치로서 기능을 갖고,
    상기 선택 회로는, 상기 분압 수단에 의한 분압 전압을 분압하지 않고 출력하는 제1 선택부와, 상기 분압 수단에 의한 분압 전압을 상기 분압 스위치에서 더욱 분압하여 출력하는 제2 선택부를 포함하며,
    상기 복수의 스위치 수단의 임피던스의 합과 상기 래더 저항의 임피던스의 비율이 커져, 상기 분압 스위치에 의해 원하는 중간 전압을 적확하게 생성할 수 없는 범위에 있어서는, 상기 제1 선택부를 이용하는 것에 의해 원하는 중간 전압을 적확하게 생성하도록 한 것을 특징으로 하는 D/A 변환기.
KR1020030078375A 2002-11-08 2003-11-06 표시 장치의 구동 방법, 표시 장치의 구동 회로, 및 ｄ/ａ변환기 KR100951204B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002325743A JP4467877B2 (ja) 2002-11-08 2002-11-08 表示装置の駆動方法、及び表示装置の駆動回路
JPJP-P-2002-00325743 2002-11-08

Publications (2)

Publication Number Publication Date
KR20040041037A KR20040041037A (ko) 2004-05-13
KR100951204B1 true KR100951204B1 (ko) 2010-04-05

Family

ID=32211952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030078375A KR100951204B1 (ko) 2002-11-08 2003-11-06 표시 장치의 구동 방법, 표시 장치의 구동 회로, 및 ｄ/ａ변환기

Country Status (5)

Country Link
US (3) US7268763B2 (ko)
JP (1) JP4467877B2 (ko)
KR (1) KR100951204B1 (ko)
CN (1) CN1271590C (ko)
TW (1) TWI277048B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4623712B2 (ja) * 2004-07-02 2011-02-02 ルネサスエレクトロニクス株式会社 階調電圧選択回路、ドライバ回路、液晶駆動回路、液晶表示装置
TWI300212B (en) * 2004-09-06 2008-08-21 Himax Tech Inc Liquid crystal display of improving display color contrast effect and related method
KR100614661B1 (ko) * 2005-06-07 2006-08-22 삼성전자주식회사 액정 표시 장치의 소스 드라이버 출력 회로 및 데이터 라인구동방법
JP4949659B2 (ja) * 2005-09-02 2012-06-13 ルネサスエレクトロニクス株式会社 駆動回路のテスト方法及び表示装置の駆動回路
JP2007101630A (ja) * 2005-09-30 2007-04-19 Matsushita Electric Ind Co Ltd 電圧駆動装置
TWI319557B (en) * 2006-01-06 2010-01-11 Himax Tech Ltd A data driver
KR100796140B1 (ko) 2006-09-22 2008-01-21 삼성에스디아이 주식회사 구동회로 및 이를 이용한 유기전계발광표시장치
JP4936854B2 (ja) * 2006-10-25 2012-05-23 ルネサスエレクトロニクス株式会社 表示装置、及び表示パネルドライバ
KR100815754B1 (ko) 2006-11-09 2008-03-20 삼성에스디아이 주식회사 구동회로 및 이를 이용한 유기전계발광표시장치
JP5141097B2 (ja) * 2007-05-28 2013-02-13 セイコーエプソン株式会社 集積回路装置、表示装置および電子機器
KR100885161B1 (ko) * 2007-08-21 2009-02-23 한국과학기술원 디스플레이 구동 장치
KR100885162B1 (ko) * 2007-08-21 2009-02-23 한국과학기술원 디스플레이 구동 장치
TWI386887B (zh) * 2007-08-31 2013-02-21 Tpo Displays Corp 顯示裝置及電子系統
JP2011015259A (ja) * 2009-07-03 2011-01-20 Renesas Electronics Corp 半導体集積回路装置およびその試験方法
TWI420456B (zh) * 2010-09-24 2013-12-21 Raydium Semiconductor Corp 顯示器之驅動電路及其運作方法
KR20130026208A (ko) * 2011-09-05 2013-03-13 삼성전자주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
US8988552B2 (en) 2011-09-26 2015-03-24 Dolby Laboratories Licensing Corporation Image formats and related methods and apparatuses
KR101812469B1 (ko) 2011-12-06 2017-12-27 돌비 레버러토리즈 라이쎈싱 코오포레이션 상이한 디스플레이 능력들을 통한 지각적 휘도 비선형성―기반 이미지 데이터 교환을 향상시키는 방법
US10242650B2 (en) 2011-12-06 2019-03-26 Dolby Laboratories Licensing Corporation Perceptual luminance nonlinearity-based image data exchange across different display capabilities
TW201331904A (zh) * 2012-01-16 2013-08-01 Ili Technology Corp 源極驅動電路、面板驅動裝置及液晶顯示設備
JP5559823B2 (ja) * 2012-01-18 2014-07-23 東京エレクトロン株式会社 デジタル／アナログコンバータ
CN105575343B (zh) 2016-03-25 2018-04-20 京东方科技集团股份有限公司 背光控制方法和背光模组、显示装置
CN105895041B (zh) 2016-06-06 2018-08-24 深圳市华星光电技术有限公司 公共电极驱动模块以及液晶显示面板
TWI646516B (zh) * 2018-01-30 2019-01-01 瑞鼎科技股份有限公司 源極驅動器
WO2020224318A1 (zh) * 2019-05-03 2020-11-12 神盾股份有限公司 显示面板驱动装置
CN112558352B (zh) * 2020-12-04 2022-02-22 Tcl华星光电技术有限公司 显示装置及其驱动方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224713A (ja) * 1985-07-25 1987-02-02 Toshiba Corp デイジタル／アナログ変換器
JP2001290123A (ja) * 2000-04-06 2001-10-19 Fujitsu Ltd 液晶パネル駆動用半導体集積回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09138670A (ja) 1995-11-14 1997-05-27 Fujitsu Ltd 液晶表示装置の駆動回路
JP3302254B2 (ja) 1996-03-21 2002-07-15 シャープ株式会社 表示装置の駆動回路
JP3472473B2 (ja) * 1998-03-25 2003-12-02 シャープ株式会社 液晶パネルの駆動方法および液晶表示装置
US6864873B2 (en) * 2000-04-06 2005-03-08 Fujitsu Limited Semiconductor integrated circuit for driving liquid crystal panel
JP3813463B2 (ja) * 2000-07-24 2006-08-23 シャープ株式会社 液晶表示装置の駆動回路及びそれを用いた液晶表示装置並びにその液晶表示装置を用いた電子機器
JP4437378B2 (ja) * 2001-06-07 2010-03-24 株式会社日立製作所 液晶駆動装置
US20030024947A1 (en) * 2001-07-31 2003-02-06 Abhay Joshi Flip top piercing tip cap

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224713A (ja) * 1985-07-25 1987-02-02 Toshiba Corp デイジタル／アナログ変換器
JP2001290123A (ja) * 2000-04-06 2001-10-19 Fujitsu Ltd 液晶パネル駆動用半導体集積回路

Also Published As

Publication number Publication date
US7903071B2 (en) 2011-03-08
US7268763B2 (en) 2007-09-11
US20040090408A1 (en) 2004-05-13
CN1271590C (zh) 2006-08-23
TW200411622A (en) 2004-07-01
JP2004163456A (ja) 2004-06-10
TWI277048B (en) 2007-03-21
US7978168B2 (en) 2011-07-12
CN1499474A (zh) 2004-05-26
US20070296679A1 (en) 2007-12-27
US20070296678A1 (en) 2007-12-27
JP4467877B2 (ja) 2010-05-26
KR20040041037A (ko) 2004-05-13

Similar Documents

Publication Publication Date Title
KR100951204B1 (ko) 표시 장치의 구동 방법, 표시 장치의 구동 회로, 및 ｄ/ａ변환기
US8094107B2 (en) Liquid crystal display apparatus containing driver IC with grayscale voltage generating circuit
US6707442B2 (en) Driving apparatus and driving method of liquid crystal display apparatus
US6509895B2 (en) Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices
US6870524B2 (en) Driving apparatus and method of liquid crystal display apparatus
KR100630654B1 (ko) 표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동방법
USRE40739E1 (en) Driving circuit of display device
US8089438B2 (en) Data line driver circuit for display panel and method of testing the same
US20030137526A1 (en) Display driving apparatus and display apparatus using same
KR100456762B1 (ko) 표시 구동 장치 및 그것을 이용하는 액정 표시 장치
JP2006292807A (ja) 液晶表示駆動用半導体集積回路
US7423572B2 (en) Digital-to-analog converter
KR0183487B1 (ko) 액정 표시 장치용 구동 회로
US20040075633A1 (en) Electronic circuit and liquid crystal display apparatus including same
US6459395B1 (en) Digital-to-analog converter and display unit with such digital-to-analog converter
US20090096816A1 (en) Data driver, integrated circuit device, and electronic instrument
JP4442455B2 (ja) 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
KR101182300B1 (ko) 액정표시장치의 구동회로 및 이의 구동방법
JP4983853B2 (ja) Ｄ／ａ変換器
JP3346323B2 (ja) 表示装置の駆動回路
JP5354899B2 (ja) 表示パネルのデータ線駆動回路、ドライバ回路、表示装置
JP2007219091A (ja) 駆動回路、電気光学装置及び電子機器
JP4147175B2 (ja) 液晶表示装置
JPH0738104B2 (ja) 液晶駆動回路
JP2015094817A (ja) 液晶表示装置、ｌｃｄパネル及びｌｃｄドライバ

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee