JP2001290123A - 液晶パネル駆動用半導体集積回路 - Google Patents
液晶パネル駆動用半導体集積回路Info
- Publication number
- JP2001290123A JP2001290123A JP2000105317A JP2000105317A JP2001290123A JP 2001290123 A JP2001290123 A JP 2001290123A JP 2000105317 A JP2000105317 A JP 2000105317A JP 2000105317 A JP2000105317 A JP 2000105317A JP 2001290123 A JP2001290123 A JP 2001290123A
- Authority
- JP
- Japan
- Prior art keywords
- negative
- positive
- polarity
- selector
- data latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
積で構成できるようにする。 【解決手段】 デジタル画像データを保持するデータラ
ッチLTの下段及び直上に正極性階調電圧線が配置され
各階調の正極性のアナログ階調電圧を選択する正極性セ
レクタPSELを組とし、データラッチLTの上段及び
直上に負極性階調電圧線が配置され各階調の負極性のア
ナログ階調電圧を選択する負極性セレクタNSELを組
として、上記2つの組を垂直方向に一直線上に配置する
とともに、その一直線上に配置した構成を水平方向に複
数組並べて構成することにより、階調電圧線に対して水
平方向の長さを短くすることができるようにする。
Description
半導体集積回路に関し、特に、デジタル画像データを基
にアナログ階調電圧を液晶パネルに出力する液晶パネル
駆動用半導体集積回路に関する。
の構成図である。液晶表示装置は、TFT液晶パネルP
NL及び液晶パネル駆動用半導体集積回路40を有す
る。半導体集積回路40は、データラッチ部LT、セレ
クタ部SEL、オペアンプ部OP、出力切替部SWを有
する。データラッチ部LTには、2×m個のデータラッ
チLT1〜LT4が水平方向に配列されている。セレク
タ部SELには、2×m個のセレクタSEL1〜SEL
4が水平方向に配列されている。オペアンプ部OPに
は、2×m個のオペアンプOP1〜OP4が水平方向に
配列されている。出力切替部SWには、m個の出力切替
部SW1,SW2が水平方向に配列されている。
の場合、数値mが192になる。なお、図12では、図
の簡略化のために、水平方向の数を減らして示してい
る。
るデータラッチ線が配線コンタクト部1(●印で示す)
で接続され、負極性データラッチLT1,LT3と正極
性データラッチLT2,LT4とが交互に水平方向に2
×m個配列されている。負極性データラッチLT1,L
T3は、所定階調の負極性のアナログ階調電圧を発生さ
せるためのnビット(64階調の場合は6ビット)のデ
ジタル画像データを外部から入力して保持する。正極性
データラッチLT2,LT4は、所定階調の正極性のア
ナログ階調電圧を発生させるためのnビットのデジタル
画像データを外部から入力して保持する。
EL1,SEL3と正極性セレクタSEL2,SEL4
とが交互に水平方向に2×m個配列されている。負極性
セレクタSEL1,SEL3はNチャネルMOSトラン
ジスタにより構成され、正極性セレクタSEL2,SE
L4はPチャネルMOSトランジスタにより構成され
る。セレクタSEL1〜SEL4の直上には、例えば6
4階調の場合、64×2本の正極性及び負極性階調電圧
線LNが配置される。負極性セレクタSEL1,SEL
3には64本の負極性階調電圧線LNが配線コンタクト
部1で接続され、正極性セレクタSEL1,SEL3に
は64本の正極性階調電圧線LNが配線コンタクト部1
で接続されている。
極性階調電圧線LN上に発生させられる例えば6Vから
0Vまでの負極性のアナログ階調電圧を基に、データラ
ッチLT1,LT3が保持するデジタル画像データに応
じて所定の階調の負極性アナログ階調電圧を選択する。
正極性セレクタSEL2,SEL4は、正極性階調電圧
線LN上に発生させられる例えば6Vから12Vまでの
正極性のアナログ階調電圧を基に、データラッチLT
2,LT4が保持するデジタル画像データに応じて所定
の階調の正極性アナログ階調電圧を選択する。
OP1,OP3と正極性オペアンプOP2,OP4とが
交互に水平方向に2×m個配列されている。負極性オペ
アンプOP1,OP3は、負極性セレクタSEL1,S
EL3により選択された負極性アナログ階調電圧を増幅
して出力する。正極性オペアンプOP2,OP4は、正
極性セレクタSEL2,SEL4により選択された正極
性アナログ階調電圧を増幅して出力する。
SW2が水平方向にm個配列されている。出力切替部S
W1は、負極性オペアンプOP1から出力される負極性
アナログ階調電圧及び正極性オペアンプOP2から出力
される正極性アナログ階調電圧の信号経路をストレート
又はクロスに切り替えて液晶パネルPNLに出力する。
出力切替部SW2は、負極性オペアンプOP3から出力
される負極性アナログ階調電圧及び正極性オペアンプO
P4から出力される正極性アナログ階調電圧の信号経路
をストレート又はクロスに切り替えて液晶パネルPNL
に出力する。液晶パネルPNLは、赤色と緑色と青色の
3色からなる各画素を各色について所定の階調電圧で液
晶表示を行う。
は、データラッチ部LT、セレクタ部SEL及びオペア
ンプ部OPの縦方向に並ぶ列が水平方向に2×m組(例
えば384組)繰り返し並ぶため、水平方向の長さ24
が長い長方形の半導体集積回路40が形成される。例え
ば、水平方向の長さ24が約15mmであり、垂直方向
の長さが約2mmである。この半導体集積回路40は、
面積が比較的大きいので、より小さい面積の半導体集積
回路40の開発が望まれている。特に、半導体集積回路
40の水平方向の長さを短くすることが望まれている。
の直上では、負極性階調電圧線LNは配線コンタクト部
1において負極性セレクタSEL1,SEL3と接続さ
れているが、正極性階調電圧線LNは負極性セレクタS
EL1,SEL3と接続されておらず、その領域(図上
の斜線領域)が未使用領域2として無駄になってしま
う。同様に、正極性セレクタSEL2,SEL4にも、
無駄な未使用領域2が生じてしまう。
成される負極性セレクタSEL1,SEL3とPチャネ
ルMOSトランジスタで構成される正極性セレクタSE
L2,SEL4とが交互に配置されるため、異なるチャ
ネルタイプのセレクタ間の距離23をある程度以上は広
げなければならず、半導体集積回路40の水平方向の長
さ24を必要以上に長くせざるを得ない。
集積回路を小さい面積で構成できるようにすることであ
る。
用半導体集積回路は、外部から入力されるnビットのデ
ジタル画像データを保持するデータラッチと、各階調の
アナログ階調電圧が生じる階調電圧線が直上に配置さ
れ、前記データラッチが保持したnビットのデジタル画
像データに応じていずれかのアナログ階調電圧を選択す
るセレクタとに関して、同一極性の階調電圧線のみが直
上に配置されたセレクタを組とし、正極性の組と負極性
の組とを前記階調電圧線に対して垂直方向に並べて配置
する。
クタの直上に配置されている階調電圧線が同一極性のも
のだけで済み、セレクタの未使用領域をなくすことが可
能となる。また、異なるタイプのセレクタを交互に配置
しなくても済むので、同タイプのトランジスタをまとめ
て配置することが可能となり、素子間隔を短くすること
が可能となる。
に基づいて説明する。 (第1の実施形態)図1は、第1の実施形態による液晶
表示装置の構成例を示す図である。液晶表示装置は、T
FT液晶パネルPNL及び液晶パネル駆動用半導体集積
回路30を有する。半導体集積回路30は、負極性セレ
クタ部(Nチャネルセレクタ部)NSEL、データラッ
チ部LT、正極性セレクタ部(Pチャネルセレクタ部)
PSEL、オペアンプ部OP、出力切替部SWを有す
る。本実施形態では、図12のセレクタ部SELが、負
極性セレクタ部NSELと正極性セレクタ部PSELと
に分割されている。また、TFT液晶パネルPNLは、
図12に示したものと同様のものである。
るデータラッチ線が配線コンタクト部1(●印で示す)
で接続される。データラッチ部LTは、上段に負極性デ
ータラッチLT1,LT3が水平方向にm個配列され、
その下段に隣接して正極性データラッチLT2,LT4
が水平方向にm個配列されている。負極性データラッチ
LT1,LT3は、所定階調の負極性のアナログ階調電
圧を発生させるためのnビット(64階調の場合は6ビ
ット)のデジタル画像データを外部から入力して保持す
る。正極性データラッチLT2,LT4は、所定階調の
正極性のアナログ階調電圧を発生させるためのnビット
のデジタル画像データを外部から入力して保持する。
MOSトランジスタ(転送ゲート)により構成され、負
極性セレクタSEL1,SEL3が水平方向にm個配列
されている。負極性セレクタSEL1,SEL3の直上
には、m/3本(例えば64本)の負極性階調電圧線N
LNが水平方向に延びるように垂直方向に並んで配置さ
れており、負極性セレクタSEL1,SEL3にはm/
3本の負極性階調電圧線NLNが配線コンタクト部1で
接続されている。
極性階調電圧線NLN上に発生させられる例えば6Vか
ら0Vまでの負極性のアナログ階調電圧を基に、負極性
データラッチLT1,LT3から信号線3を介して与え
られるデジタル画像データに応じて所定の階調を示す負
極性アナログ階調電圧を選択し、信号線4を介してオペ
アンプ部OPに供給する。
クタ)SEL1及びそれに接続される階調電圧発生部5
の回路図である。階調電圧発生部5の端子V+には例え
ば6Vが印加され、端子V-には例えば0Vが印加され
る。端子V+と端子V-の間には、ラダー抵抗6が接続さ
れる。ラダー抵抗6を抵抗分割するように、ラダー抵抗
6にはm/3本(例えば64本)の負極性階調電圧線N
LNが接続され、例えば6Vから0Vまでの間で64階
調分の負極性のアナログ階調電圧が発生させられる。
性階調電圧線NLNには6個のNチャネルMOSトラン
ジスタ(転送ゲート)Trが直列に接続される。Nチャ
ネルMOSトランジスタTrは、6行64列の2次元行
列として配置され、各トランジスタTrのゲートには、
負極性データラッチLT1(図1)からの信号線3が接
続される。信号線3に供給されるデジタル画像データに
応じて、64本の負極性階調電圧線NLNのうちのいず
れか一本が選択されて、信号線4を介して所定階調のア
ナログ階調電圧が負極性オペアンプOP1(図1)に出
力される。負極性セレクタSEL3の構成は、上記の負
極性セレクタSEL1の構成と同様である。
は、PチャネルMOSトランジスタ(転送ゲート)によ
り構成され、正極性セレクタSEL2,SEL4が水平
方向にm個配列されている。正極性セレクタSEL2,
SEL4の直上には、m/3本(例えば64本)の正極
性階調電圧線PLNが水平方向に延びるように垂直方向
に並んで配置されており、正極性セレクタSEL2,S
EL4にはm/3本の正極性階調電圧線PLNが配線コ
ンタクト部1で接続されている。
極性階調電圧線PLN上に発生させられる例えば6Vか
ら12Vまでの正極性のアナログ階調電圧を基に、正極
性データラッチLT2,LT4が保持するデジタル画像
データに応じて所定の階調を示す正極性アナログ階調電
圧を選択する。正極性セレクタSEL2,SEL4及び
それに接続される階調電圧発生部は、図2に示したもの
と同様であるが、トランジスタTrがNチャネルではな
くPチャネルにより構成され、端子V-には6Vが印加
され、端子V+には12Vが印加される点が異なる。こ
の場合、階調電圧生成部5は、6Vから12Vまでの正
極性階調電圧を発生させる。
イレベル側)のオペアンプOP2,OP4が水平方向に
m個配列され、その下に隣接して負極性(ローレベル
側)のオペアンプOP1,OP3が水平方向にm個配列
されている。負極性オペアンプOP1,OP3は、負極
性セレクタSEL1,SEL3により選択された負極性
アナログ階調電圧を増幅して出力する。正極性オペアン
プOP2,OP4は、正極性セレクタSEL2,SEL
4により選択された正極性アナログ階調電圧を増幅して
出力する。
SW2が水平方向にm個配列されている。出力切替部S
W1は、負極性オペアンプOP1から出力される負極性
アナログ階調電圧及び正極性オペアンプOP2から出力
される正極性アナログ階調電圧の信号経路をストレート
又はクロスに切り替えて液晶パネルPNLに出力する。
出力切替部SW2は、負極性オペアンプOP3から出力
される負極性アナログ階調電圧及び正極性オペアンプO
P4から出力される正極性アナログ階調電圧の信号経路
をストレート又はクロスに切り替えて液晶パネルPNL
に出力する。液晶パネルPNLは、赤色と緑色と青色の
3色からなる各画素を各色について所定の階調電圧で液
晶表示を行う。
2,SEL4及び正極性データラッチLT2,LT4を
正極性の組とし、負極性セレクタSEL1,SEL3及
び負極性データラッチLT1,LT3を負極性の組とし
て、正極性データラッチLT2,LT4と負極性データ
ラッチLT1,LT3とが正極性階調電圧線PLN及び
負極性階調電圧線NLNに対して垂直方向に隣接するよ
うに、正極性の組及び負極性の組を同一直線上に配置す
る。そして、この垂直方向に一直線上に配置した構成を
一組として、正極性階調電圧線PLN及び負極性階調電
圧線NLNに対して水平方向に複数組並べて配置する。
性セレクタ部NSEL、データラッチ部LT、正極性セ
レクタ部PSEL及びオペアンプ部OPの縦方向に並ぶ
列が水平方向にm組(例えば192組)繰り返し並ぶ。
図12に示す半導体集積回路40は水平方向に2×m組
(例えば384組)が並ぶが、本実施形態の半導体集積
回路30は水平方向にm組(例えば192組)が並ぶの
で、図12に示すものよりも水平方向の長さ22が約1
/2になる。すなわち、本実施形態の水平方向の長さ2
2は、図12の水平方向の長さ24の約1/2になり、
半導体集積回路30の面積を小さくすることができる。
なお、半導体集積回路30の垂直方向の長さは、図12
のものに比べてほとんど変わらない。
セレクタ部SELの直上に配置された階調電圧線LNが
セレクタ部SELに接続されていない未使用領域(図上
の斜線領域)2が生じていたが、本実施形態の半導体集
積回路30ではそのような未使用領域がなくなり、負極
性セレクタ部NSEL及び正極性セレクタ部PSELの
配線を効率的にレイアウトすることができ、全体とし
て、半導体集積回路30の面積を小さくすることができ
る。
異なるチャネルタイプのセレクタSEL間の距離23を
ある程度以上は広げなければならなかったが、本実施形
態では負極性セレクタSEL1及びSEL3は同じNチ
ャネルタイプのトランジスタを用いているため、セレク
タSEL1及びSEL3の間の距離21を短くすること
ができる。同様に、正極性セレクタSEL2及びSEL
4も同じPチャネルタイプのトランジスタを用いている
ため、セレクタSEL2及びSEL4の間の距離を短く
することができるので、半導体集積回路30の面積をよ
り小さくすることができる。
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、TFT液晶パネルPNL及び液晶パネル駆動
用半導体集積回路30を有する。本実施形態は、第1の
実施形態(図1)と比べて、負極性セレクタ部NSEL
とデータラッチ部LTの上段との上下位置を逆にすると
ともに、正極性セレクタ部PSELとデータラッチ部L
Tの下段との上下位置とを逆にしたものである。
性データラッチ部NLT、負極性セレクタ部NSEL、
正極性セレクタ部PSEL、正極性データラッチ部PL
T、オペアンプ部OP、出力切替部SWがこの順に垂直
方向に並んでいる。負極性データラッチ部NLTには負
極性データラッチLT1,LT3が水平方向にm個配列
され、正極性データラッチ部PLTには正極性データラ
ッチLT2,LT4が水平方向にm個配列されている。
及び正極性データラッチPLTを正極性の組とし、負極
性セレクタNSEL及び負極性データラッチNLTを負
極性の組として、正極性セレクタPSELと負極性セレ
クタNSELとが階調電圧線NLN,PLNに対して垂
直方向に隣接するように、正極性の組及び負極性の組を
一直線上に配置する。そして、この垂直方向に一直線上
に配置した構成を一組として、正極性階調電圧線PLN
及び負極性階調電圧線NLNに対して水平方向に複数組
並べる。この構成は、第1の実施形態(図1)に対して
配置のみが異なり、第1の実施形態と等価な動作及び効
果を奏する。
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、TFT液晶パネルPNL及び液晶パネル駆動
用半導体集積回路30を有する。本実施形態は、第2の
実施形態(図3)と比べて、正極性セレクタ部PSEL
と正極性データラッチ部PLTとの上下位置を逆にした
ものである。
性データラッチ部NLT、負極性セレクタ部NSEL、
正極性データラッチ部PLT、正極性セレクタ部PSE
L、オペアンプ部OP、出力切替部SWがこの順に垂直
方向に並んでいる。
及び正極性データラッチPLTを正極性の組とし、負極
性セレクタNSEL及び負極性データラッチNLTを負
極性の組として、正極性及び負極性の異なる組のセレク
タSEL1,SEL3とデータラッチLT2,LT4と
が垂直方向に隣接するように、正極性の組及び負極性の
組を一直線上に配置する。そして、この垂直方向に一直
線上に配置した構成を一組として、正極性階調電圧線P
LN及び負極性階調電圧線NLNに対して水平方向に複
数組並べて配置する。この構成は、第1の実施形態(図
1)に対して配置のみが異なり、第1の実施形態と等価
な動作及び効果を奏する。
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、TFT液晶パネルPNL及び液晶パネル駆動
用半導体集積回路30を有する。本実施形態は、第2の
実施形態(図3)に対して、負極性セレクタ部NSEL
を第1の負極性セレクタ部NSELaと第2の負極性セ
レクタ部NSELbに分割し、正極性セレクタ部PSE
Lを第1の正極性セレクタ部PSELaと第2の正極性
セレクタ部PSELbに分割した点が異なる。上記のセ
レクタの分割は、例えば、階調値の順番で半分に分けて
分割する。
の負極性セレクタ部NSELa、負極性データラッチ部
NLT、第2の負極性セレクタ部NSELb、第1の正
極性セレクタ部PSELa、正極性データラッチ部PL
T、第2の正極性セレクタ部PSELb、オペアンプ部
OP、出力切替部SWがこの順に垂直方向に並んでい
る。第1の負極性セレクタ部NSELaと第2の負極性
セレクタ部NSELbとは、間に負極性データラッチ部
NLTを挟むように垂直方向に配列される。第1の正極
性セレクタ部PSELaと第2の正極性セレクタ部PS
ELbとは、間に正極性データラッチ部PLTを挟むよ
うに垂直方向に配列される。
Tを第1及び第2の正極性セレクタ部PSELa,PS
ELbの間に挟んだものを正極性の組とし、負極性デー
タラッチNLTを第1及び第2の負極性セレクタ部NS
ELa,NSELbの間に挟んだものを負極性の組と
し、正極性の組と負極性の組とを垂直方向の同一線上に
配列する。そして、この垂直方向に同一線上に配置した
ものを一組として、正極性階調電圧線PLN及び負極性
階調電圧線NLNに対して水平方向に複数組並べて配置
する。この際、第2の負極性セレクタ部NSELbと第
1の正極性セレクタ部PSELaとが垂直方向に隣接す
るように正極性の組と負極性の組とが配列される。この
構成は、第1の実施形態(図1)に対して配置のみが異
なり、第1の実施形態と等価な動作及び効果を奏する。
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、TFT液晶パネルPNL及び液晶パネル駆動
用半導体集積回路30を有する。本実施形態は、第1の
実施形態(図1)に対して、データラッチ部LTの上段
部を第1の負極性データラッチ部NLTaと第2の負極
性データラッチ部NLTbに分割するとともに、データ
ラッチ部LTの下段部を第1の正極性データラッチ部P
LTaと第2の正極性データラッチ部PLTbに分割し
た点が異なる。上記のデータラッチの分割は、例えば、
デジタル画像データ(nビット信号)の順番で半分に分
けて分割する。なお、データラッチNLTa,NLT
b,PLTa,PLTbは、上記の分割によりそれぞれ
面積が半分になる。
の負極性データラッチ部NLTa、負極性セレクタ部N
SEL、第2の負極性データラッチ部NLTb、第1の
正極性データラッチ部PLTa、正極性セレクタ部PS
EL、第2の正極性データラッチ部PLTb、オペアン
プ部OP、出力切替部SWがこの順に垂直方向に並んで
いる。第1の負極性データラッチ部NLTaと第2の負
極性データラッチ部NLTbとは、間に負極性セレクタ
部NSELを挟むように垂直方向に配列される。第1の
正極性データラッチ部PLTaと第2の正極性データラ
ッチ部PLTbとは、間に正極性セレクタ部PSELを
挟むように垂直方向に配列される。
Lを第1及び第2の正極性データラッチ部PLTa,P
LTbの間に挟んだものを正極性の組とし、負極性セレ
クタNSELを第1及び第2の負極性データラッチ部N
LTa,NLTbの間に挟んだものを負極性の組とし、
正極性の組と負極性の組とを垂直方向の同一直線上に配
列する。そして、この垂直方向に同一直線上に配置した
ものを一組として、正極性階調電圧線PLN及び負極性
階調電圧線NLNに対して水平方向に複数組並べて配置
する。その際、第2の負極性データラッチ部NLTbと
第1の正極性データラッチ部PLTaとが垂直方向に隣
接するように正極性の組と負極性の組とを配列したもの
を一組とする。この構成は、第1の実施形態(図1)に
対して配置のみが異なり、第1の実施形態と等価な動作
及び効果を奏する。
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、TFT液晶パネルPNL及び液晶パネル駆動
用半導体集積回路30を有する。第1の実施形態(図
1)では負極性データラッチLT1,LT3と正極性デ
ータラッチLT2,LT4とをそれぞれ垂直方向に隣接
させたが、本実施形態では、負極性データラッチLT
1,LT3と正極性データラッチLT2,LT4とをそ
れぞれ水平方向に隣接させる。
性セレクタ部NSEL、データラッチ部LT、正極性セ
レクタ部PSEL、オペアンプ部OP、出力切替部SW
がこの順に垂直方向に並んでいる。このうち、データラ
ッチ部LTでは、負極性データラッチLT1,LT3と
正極性データラッチLT2,LT4とがそれぞれ交互に
水平方向に配列されている。
1,LT3と正極性データラッチLT2,LT4とを、
正極性階調電圧線PLN及び負極性階調電圧線NLNに
対して水平方向に隣接させて配置する。この構成は、第
1の実施形態(図1)に対して配置のみが異なり、第1
の実施形態と等価な動作及び効果を奏する。
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、TFT液晶パネルPNL及び液晶パネル駆動
用半導体集積回路30を有する。第5の実施形態(図
6)では第2の負極性データラッチLT1b,LT3b
と第1の正極性データラッチLT2a,LT4aとをそ
れぞれ垂直方向に隣接させたが、本実施形態では、第2
の負極性データラッチLT1b,LT3bと第1の正極
性データラッチLT2a,LT4aとをそれぞれ水平方
向に隣接させる。
の負極性データラッチ部NLT、負極性セレクタ部NS
EL、第2の負極性及び第1の正極性データラッチ部N
PLT、正極性セレクタ部PSEL、第2の正極性デー
タラッチ部PLT、オペアンプ部OP、出力切替部SW
がこの順に垂直方向に並んでいる。このうち、第2の負
極性及び第1の正極性データラッチ部NPLTでは、第
2の負極性データラッチLT1b,LT3bと第1の正
極性データラッチLT2a,LT4aとがそれぞれ交互
に水平方向に配列される。
チNLT1b,NLT3bと第1の正極性データラッチ
PLT1a,PLT3aとを、正極性階調電圧線PLN
及び負極性階調電圧線NLNに対して水平方向に隣接さ
せて配置する。この構成は、第1の実施形態(図1)に
対して配置のみが異なり、第1の実施形態と等価な動作
及び効果を奏する。
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、TFT液晶パネルPNL及び液晶パネル駆動
用半導体集積回路30を有する。半導体集積回路30
は、データラッチ部及びセレクタ部11、オペアンプ部
OP及び出力切替部SWを有する。データラッチ部及び
セレクタ部11は、第1〜第7の実施形態で示したデー
タラッチ部及びセレクタ部のいずれかの組み合わせであ
ってもよい。
P1,OP3と正極性オペアンプOP2,OP4とを有
する。負極性オペアンプOP1,OP3を上段に配置
し、その下に隣接して正極性オペアンプOP2,OP4
を配置している。
ンプOP1,OP3と正極性オペアンプOP2,OP4
とを、正極性階調電圧線PLN及び負極性階調電圧線N
LNに対して垂直方向に隣接させて配置する。この構成
は、第1の実施形態と等価な動作及び効果を奏する。
形態による液晶表示装置の構成例を示す図である。液晶
表示装置は、TFT液晶パネルPNL及び液晶パネル駆
動用半導体集積回路30を有する。第8の実施形態(図
9)では負極性オペアンプOP1,OP3と正極性オペ
アンプOP2,OP4とを垂直方向に隣接させて配置し
たが、本実施形態では、負極性オペアンプOP1,OP
3と正極性オペアンプOP2,OP4とをそれぞれ水平
方向に交互に隣接させて配置する。
2,OP4と負極性オペアンプOP1,OP3とを、正
極性階調電圧線PLN及び負極性階調電圧線NLNに対
して水平方向に隣接させて配置する。この構成は、第1
の実施形態と等価な動作及び効果を奏する。
記の第1〜第9の実施形態の液晶パネル駆動用半導体集
積回路(液晶ドライバ)30の配置例を示す平面図であ
る。半導体集積回路30は、データラッチ部及びセレク
タ部を有する領域30aと、オペアンプ部及び出力切替
部を有する領域30bとを有する。
ラッチ並びに正極性及び負極性セレクタの領域30a
を、正極性及び負極性オペアンプ並びに出力切替部の領
域30bの片側のみに隣接するように配置する。
液晶パネル駆動用半導体集積回路(液晶ドライバ)30
の配置例を示す平面図である。本実施形態は、第10の
実施形態(図11)のデータラッチ部及びセレクタ部の
領域30aを、第1のデータラッチ部及びセレクタ部の
領域31aと第2のデータラッチ部及びセレクタ部の領
域31bとに分割する。オペアンプ部及び出力切替部の
領域30bを間に挟んで、第1のデータラッチ部及びセ
レクタ部の領域31aと第2のデータラッチ部及びセレ
クタ部の領域31bとを領域30bの両側に隣接して配
置する。
ラッチ並びに正極性及び負極性セレクタの領域31a,
31bを、正極性及び負極性オペアンプ並びに出力切替
部の領域30bの両側に隣接するように配置する。この
構成は、第1の実施形態と等価な動作及び効果を奏す
る。
出力切替部の領域30bが半導体集積回路30の中央部
に配置され、出力切替部SWの出力端子を有する領域3
0bにボンディングパッドを設けることができるので、
フリップチップを形成しやすい。すなわち、通常のデュ
アルライン型IC等を形成する場合にはボンディングパ
ッドを半導体集積回路30の端に設けることが好ましい
が、フリップチップを形成する場合には半導体集積回路
30の中央部にボンディングパッドを設け、リードフレ
ームを使わずに、TAB等により直接配線することによ
り、パッケージサイズを小さくすることができる。
の実施形態では、正極性の組と負極性の組とを水平方向
に並列に配列するので、半導体集積回路30の水平方向
の長さは、図12の半導体集積回路40の水平方向の長
さの1/2になり、半導体集積回路30の面積を小さく
することができる。
未使用領域(図上の斜線領域)2が生じていたが、本実
施形態の半導体集積回路30ではそのような未使用領域
がなくなり、負極性セレクタ部NSEL及び正極性セレ
クタ部PSELの配線を効率的にレイアウトすることが
でき、全体として、半導体集積回路30の面積を小さく
することができる。
異なるチャネルタイプのセレクタSEL間の距離をある
程度以上は広げなければならなかったが、本実施形態の
半導体集積回路30では水平方向に隣接するセレクタは
同じチャネルタイプのトランジスタを用いているため、
水平方向に隣接するセレクタ間の距離を短くすることが
でき、半導体集積回路30の面積をより小さくすること
ができる。
するにあたっての具体化のほんの一例を示したものに過
ぎず、これらによって本発明の技術的範囲が限定的に解
釈されてはならないものである。すなわち、本発明はそ
の精神、またはその主要な特徴から逸脱することなく、
様々な形で実施することができる。
ようになる。 (付記1)外部から入力されるnビットのデジタル画像
データを保持するデータラッチと、各階調のアナログ階
調電圧が生じる階調電圧線が直上に配置され、前記デー
タラッチが保持したnビットのデジタル画像データに応
じていずれかのアナログ階調電圧を選択するセレクタと
に関して、同一極性の階調電圧線のみが直上に配置され
たセレクタを組とし、正極性の組と負極性の組とを前記
階調電圧線に対して垂直方向に並べて配置したことを特
徴とする液晶パネル駆動用半導体集積回路。 (付記2)外部から入力されるnビットのデジタル画像
データを保持するデータラッチと、各階調の正極性のア
ナログ階調電圧を正極性階調電圧線上に発生させる正極
性階調電圧発生部と、各階調の負極性のアナログ階調電
圧を負極性階調電圧線上に発生させる負極性階調電圧発
生部と、直上に前記負極性階調電圧線が配置されずに前
記正極性階調電圧線が配置され、前記データラッチが保
持したnビットのデジタル画像データに応じて、前記正
極性階調電圧発生部により発生させられる各階調の正極
性のアナログ階調電圧を選択する正極性セレクタと、直
上に前記正極性階調電圧線が配置されずに前記負極性階
調電圧線が配置され、前記データラッチが保持したnビ
ットのデジタル画像データに応じて、前記負極性階調電
圧発生部により発生させられる各階調の負極性のアナロ
グ階調電圧を選択する負極性セレクタと、前記正極性セ
レクタ及び前記負極性セレクタにより選択された正極性
アナログ階調電圧及び負極性アナログ階調電圧を増幅し
て出力するオペアンプと、前記オペアンプにより出力さ
れる正極性アナログ階調電圧及び負極性アナログ階調電
圧の信号経路をストレート又はクロスに切り替えて液晶
パネルに出力する出力切替部とを備えたことを特徴とす
る液晶パネル駆動用半導体集積回路。
アナログ階調電圧を発生させるためのデジタル画像デー
タを保持する正極性データラッチと、負極性のアナログ
階調電圧を発生させるためのデジタル画像データを保持
する負極性データラッチとを含み、前記正極性セレクタ
は、前記正極性データラッチが保持したデジタル画像デ
ータに応じて前記正極性のアナログ階調電圧を選択し、
前記負極性セレクタは、前記負極性データラッチが保持
したデジタル画像データに応じて前記負極性のアナログ
階調電圧を選択し、前記オペアンプは、前記正極性セレ
クタにより選択された正極性アナログ階調電圧を増幅し
て出力する正極性オペアンプと、前記負極性セレクタに
より選択された負極性アナログ階調電圧を増幅して出力
する負極性オペアンプとを含むことを特徴とする付記2
記載の液晶パネル駆動用半導体集積回路。 (付記4)前記正極性セレクタはPチャネルの転送ゲー
トにより構成され、前記負極性セレクタはNチャネルの
転送ゲートにより構成されていることを特徴とする付記
2記載の液晶パネル駆動用半導体集積回路。
記正極性セレクタを一組として前記正極性階調電圧線に
対して水平方向に複数並べ、前記負極性データラッチ及
び前記負極性セレクタを一組として前記負極性階調電圧
線に対して水平方向に複数並べて配置したことを特徴と
する付記3記載の液晶パネル駆動用半導体集積回路。 (付記6)前記正極性セレクタ及び前記正極性データラ
ッチを正極性の組とし、前記負極性セレクタ及び前記負
極性データラッチを負極性の組として、前記正極性デー
タラッチと前記負極性データラッチとが隣接するように
前記正極性の組及び前記負極性の組を配置してこれを一
組とし、前記正極性階調電圧線及び前記負極性階調電圧
線に対して水平方向に複数組並べて配置したことを特徴
とする付記3記載の液晶パネル駆動用半導体集積回路。
負極性データラッチとを、前記正極性階調電圧線及び前
記負極性階調電圧線に対して垂直方向に隣接させて配置
したことを特徴とする付記6記載の液晶パネル駆動用半
導体集積回路。 (付記8)前記正極性データラッチと前記負極性データ
ラッチとを、前記正極性階調電圧線及び前記負極性階調
電圧線に対して水平方向に隣接させて配置したことを特
徴とする付記6記載の液晶パネル駆動用半導体集積回
路。
極性データラッチを正極性の組とし、前記負極性セレク
タ及び前記負極性データラッチを負極性の組として、前
記正極性セレクタと前記負極性セレクタとが隣接するよ
うに前記正極性の組及び前記負極性の組を配置してこれ
を一組とし、前記正極性階調電圧線及び前記負極性階調
電圧線に対して水平方向に複数組並べて配置したことを
特徴とする付記3記載の液晶パネル駆動用半導体集積回
路。 (付記10)前記正極性セレクタ及び前記正極性データ
ラッチを正極性の組とし、前記負極性セレクタ及び前記
負極性データラッチを負極性の組として、前記正極性及
び負極性の異なる組のセレクタとデータラッチとが隣接
するように前記正極性の組及び前記負極性の組を配置し
てこれを一組とし、前記正極性階調電圧線及び前記負極
性階調電圧線に対して水平方向に複数組並べて配置した
ことを特徴とする付記3記載の液晶パネル駆動用半導体
集積回路。
正極性セレクタ部と第2の正極性セレクタ部とを有し、
前記負極性セレクタは第1の負極性セレクタ部と第2の
負極性セレクタ部とを有し、前記正極性データラッチを
前記第1及び第2の正極性セレクタ部の間に挟んだもの
を正極性の組とし、前記負極性データラッチを前記第1
及び第2の負極性セレクタ部の間に挟んだものを負極性
の組とし、前記正極性の組と前記負極性の組とを配置し
てこれを一組とし、前記正極性階調電圧線及び前記負極
性階調電圧線に対して水平方向に複数組並べて配置した
ことを特徴とする付記3記載の液晶パネル駆動用半導体
集積回路。 (付記12)前記第2の正極性セレクタ部と前記第1の
負極性セレクタ部とが隣接するように前記正極性の組と
前記負極性の組とを配置してこれを一組とし、前記正極
性階調電圧線及び前記負極性階調電圧線に対して水平方
向に複数組並べて配置したことを特徴とする付記11記
載の液晶パネル駆動用半導体集積回路。
1の正極性データラッチ部と第2の正極性データラッチ
部とを有し、前記負極性データラッチは第1の負極性デ
ータラッチ部と第2の負極性データラッチ部とを有し、
前記正極性セレクタを前記第1及び第2の正極性データ
ラッチ部の間に挟んだものを正極性の組とし、前記負極
性セレクタを前記第1及び第2の負極性データラッチ部
の間に挟んだものを負極性の組とし、前記正極性の組と
前記負極性の組とを配置してこれを一組とし、前記正極
性階調電圧線及び前記負極性階調電圧線に対して水平方
向に複数組並べて配置したことを特徴とする付記3記載
の液晶パネル駆動用半導体集積回路。 (付記14)前記第2の正極性データラッチ部と前記第
1の負極性データラッチ部とが隣接するように前記正極
性の組と前記負極性の組とを配置してこれを一組とし、
前記正極性階調電圧線及び前記負極性階調電圧線に対し
て水平方向に複数組並べて配置したことを特徴とする付
記13記載の液晶パネル駆動用半導体集積回路。
チ部と前記第1の負極性データラッチ部とを、前記正極
性階調電圧線及び前記負極性階調電圧線に対して垂直方
向に隣接させて配置したことを特徴とする付記13記載
の液晶パネル駆動用半導体集積回路。 (付記16)前記第2の正極性データラッチ部と前記第
1の負極性データラッチ部とを、前記正極性階調電圧線
及び前記負極性階調電圧線に対して水平方向に隣接させ
て配置したことを特徴とする付記13記載の液晶パネル
駆動用半導体集積回路。
負極性オペアンプとを、前記正極性階調電圧線及び前記
負極性階調電圧線に対して垂直方向に隣接させて配置し
たことを特徴とする付記3記載の液晶パネル駆動用半導
体集積回路。 (付記18)前記正極性オペアンプと前記負極性オペア
ンプとを、前記正極性階調電圧線及び前記負極性階調電
圧線に対して水平方向に隣接させて配置したことを特徴
とする付記3記載の液晶パネル駆動用半導体集積回路。
ラッチ並びに前記正極性及び負極性セレクタの領域を、
前記正極性及び負極性オペアンプ並びに出力切替部の領
域の片側のみに隣接するように配置したことを特徴とす
る付記3記載の液晶パネル駆動用半導体集積回路。 (付記20)前記正極性及び負極性データラッチ並びに
前記正極性及び負極性セレクタの領域を、前記正極性及
び負極性オペアンプ並びに出力切替部の領域の両側に隣
接するように配置したことを特徴とする付記3記載の液
晶パネル駆動用半導体集積回路。
調電圧線に対して水平方向の長さを大幅に短くすること
ができ、全体として液晶パネル駆動用半導体集積回路の
面積を小さくすることができる。
示す図である。
路図である。
示す図である。
示す図である。
示す図である。
示す図である。
示す図である。
示す図である。
示す図である。
を示す図である。
導体集積回路の構成例を示す平面図である。
図である。
Claims (9)
- 【請求項1】 外部から入力されるnビットのデジタル
画像データを保持するデータラッチと、各階調のアナロ
グ階調電圧が生じる階調電圧線が直上に配置され、前記
データラッチが保持したnビットのデジタル画像データ
に応じていずれかのアナログ階調電圧を選択するセレク
タとに関して、 同一極性の階調電圧線のみが直上に配置されたセレクタ
を組とし、正極性の組と負極性の組とを前記階調電圧線
に対して垂直方向に並べて配置したことを特徴とする液
晶パネル駆動用半導体集積回路。 - 【請求項2】 外部から入力されるnビットのデジタル
画像データを保持するデータラッチと、 各階調の正極性のアナログ階調電圧を正極性階調電圧線
上に発生させる正極性階調電圧発生部と、 各階調の負極性のアナログ階調電圧を負極性階調電圧線
上に発生させる負極性階調電圧発生部と、 直上に前記負極性階調電圧線が配置されずに前記正極性
階調電圧線が配置され、前記データラッチが保持したn
ビットのデジタル画像データに応じて、前記正極性階調
電圧発生部により発生させられる各階調の正極性のアナ
ログ階調電圧を選択する正極性セレクタと、 直上に前記正極性階調電圧線が配置されずに前記負極性
階調電圧線が配置され、前記データラッチが保持したn
ビットのデジタル画像データに応じて、前記負極性階調
電圧発生部により発生させられる各階調の負極性のアナ
ログ階調電圧を選択する負極性セレクタと、 前記正極性セレクタ及び前記負極性セレクタにより選択
された正極性アナログ階調電圧及び負極性アナログ階調
電圧を増幅して出力するオペアンプと、 前記オペアンプにより出力される正極性アナログ階調電
圧及び負極性アナログ階調電圧の信号経路をストレート
又はクロスに切り替えて液晶パネルに出力する出力切替
部とを備えたことを特徴とする液晶パネル駆動用半導体
集積回路。 - 【請求項3】 前記データラッチは、正極性のアナログ
階調電圧を発生させるためのデジタル画像データを保持
する正極性データラッチと、負極性のアナログ階調電圧
を発生させるためのデジタル画像データを保持する負極
性データラッチとを含み、 前記正極性セレクタは、前記正極性データラッチが保持
したデジタル画像データに応じて前記正極性のアナログ
階調電圧を選択し、 前記負極性セレクタは、前記負極性データラッチが保持
したデジタル画像データに応じて前記負極性のアナログ
階調電圧を選択し、 前記オペアンプは、前記正極性セレクタにより選択され
た正極性アナログ階調電圧を増幅して出力する正極性オ
ペアンプと、前記負極性セレクタにより選択された負極
性アナログ階調電圧を増幅して出力する負極性オペアン
プとを含むことを特徴とする請求項2記載の液晶パネル
駆動用半導体集積回路。 - 【請求項4】 前記正極性データラッチ及び前記正極性
セレクタを一組として前記正極性階調電圧線に対して水
平方向に複数並べ、前記負極性データラッチ及び前記負
極性セレクタを一組として前記負極性階調電圧線に対し
て水平方向に複数並べて配置したことを特徴とする請求
項3記載の液晶パネル駆動用半導体集積回路。 - 【請求項5】 前記正極性セレクタ及び前記正極性デー
タラッチを正極性の組とし、前記負極性セレクタ及び前
記負極性データラッチを負極性の組として、前記正極性
データラッチと前記負極性データラッチとが隣接するよ
うに前記正極性の組及び前記負極性の組を配置してこれ
を一組とし、前記正極性階調電圧線及び前記負極性階調
電圧線に対して水平方向に複数組並べて配置したことを
特徴とする請求項3記載の液晶パネル駆動用半導体集積
回路。 - 【請求項6】 前記正極性セレクタ及び前記正極性デー
タラッチを正極性の組とし、前記負極性セレクタ及び前
記負極性データラッチを負極性の組として、前記正極性
セレクタと前記負極性セレクタとが隣接するように前記
正極性の組及び前記負極性の組を配置してこれを一組と
し、前記正極性階調電圧線及び前記負極性階調電圧線に
対して水平方向に複数組並べて配置したことを特徴とす
る請求項3記載の液晶パネル駆動用半導体集積回路。 - 【請求項7】 前記正極性セレクタ及び前記正極性デー
タラッチを正極性の組とし、前記負極性セレクタ及び前
記負極性データラッチを負極性の組として、前記正極性
及び負極性の異なる組のセレクタとデータラッチとが隣
接するように前記正極性の組及び前記負極性の組を配置
してこれを一組とし、前記正極性階調電圧線及び前記負
極性階調電圧線に対して水平方向に複数組並べて配置し
たことを特徴とする請求項3記載の液晶パネル駆動用半
導体集積回路。 - 【請求項8】 前記正極性セレクタは第1の正極性セレ
クタ部と第2の正極性セレクタ部とを有し、前記負極性
セレクタは第1の負極性セレクタ部と第2の負極性セレ
クタ部とを有し、 前記正極性データラッチを前記第1及び第2の正極性セ
レクタ部の間に挟んだものを正極性の組とし、前記負極
性データラッチを前記第1及び第2の負極性セレクタ部
の間に挟んだものを負極性の組とし、前記正極性の組と
前記負極性の組とを配置してこれを一組とし、前記正極
性階調電圧線及び前記負極性階調電圧線に対して水平方
向に複数組並べて配置したことを特徴とする請求項3記
載の液晶パネル駆動用半導体集積回路。 - 【請求項9】 前記正極性データラッチは第1の正極性
データラッチ部と第2の正極性データラッチ部とを有
し、前記負極性データラッチは第1の負極性データラッ
チ部と第2の負極性データラッチ部とを有し、 前記正極性セレクタを前記第1及び第2の正極性データ
ラッチ部の間に挟んだものを正極性の組とし、前記負極
性セレクタを前記第1及び第2の負極性データラッチ部
の間に挟んだものを負極性の組とし、前記正極性の組と
前記負極性の組とを配置してこれを一組とし、前記正極
性階調電圧線及び前記負極性階調電圧線に対して水平方
向に複数組並べて配置したことを特徴とする請求項3記
載の液晶パネル駆動用半導体集積回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000105317A JP3864031B2 (ja) | 2000-04-06 | 2000-04-06 | 液晶パネル駆動用半導体集積回路 |
US09/733,075 US6864873B2 (en) | 2000-04-06 | 2000-12-11 | Semiconductor integrated circuit for driving liquid crystal panel |
TW089126917A TW552572B (en) | 2000-04-06 | 2000-12-15 | Semiconductor integrated circuit for driving liquid crystal panel |
KR1020010002343A KR100746933B1 (ko) | 2000-04-06 | 2001-01-16 | 액정 패널 구동용 반도체 집적 회로 |
US10/930,856 US7460097B2 (en) | 2000-04-06 | 2004-09-01 | Semiconductor integrated circuit for driving liquid crystal panel |
KR1020070030391A KR100786167B1 (ko) | 2000-04-06 | 2007-03-28 | 디스플레이용 계조 배선, 액정 디스플레이용 드라이버 및액정 디스플레이용 드라이버의 스트레스 시험 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000105317A JP3864031B2 (ja) | 2000-04-06 | 2000-04-06 | 液晶パネル駆動用半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001290123A true JP2001290123A (ja) | 2001-10-19 |
JP3864031B2 JP3864031B2 (ja) | 2006-12-27 |
Family
ID=18618704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000105317A Expired - Fee Related JP3864031B2 (ja) | 2000-04-06 | 2000-04-06 | 液晶パネル駆動用半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3864031B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009156924A (ja) * | 2007-12-25 | 2009-07-16 | Nec Electronics Corp | 複数の出力を備えた信号線駆動装置 |
KR100951204B1 (ko) * | 2002-11-08 | 2010-04-05 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 표시 장치의 구동 방법, 표시 장치의 구동 회로, 및 d/a변환기 |
JP2011133543A (ja) * | 2009-12-22 | 2011-07-07 | Renesas Electronics Corp | 半導体装置 |
-
2000
- 2000-04-06 JP JP2000105317A patent/JP3864031B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100951204B1 (ko) * | 2002-11-08 | 2010-04-05 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 표시 장치의 구동 방법, 표시 장치의 구동 회로, 및 d/a변환기 |
US7903071B2 (en) | 2002-11-08 | 2011-03-08 | Fujitsu Semiconductor Limited | Driver IC for display and display including same |
US7978168B2 (en) | 2002-11-08 | 2011-07-12 | Fujitsu Semiconductor Limited | D/A converter |
JP2009156924A (ja) * | 2007-12-25 | 2009-07-16 | Nec Electronics Corp | 複数の出力を備えた信号線駆動装置 |
US8384642B2 (en) | 2007-12-25 | 2013-02-26 | Renesas Electronics Corporation | Signal line driving device comprising a plurality of outputs |
JP2011133543A (ja) * | 2009-12-22 | 2011-07-07 | Renesas Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3864031B2 (ja) | 2006-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7474306B2 (en) | Display panel including a plurality of drivers having common wires each for providing reference voltage | |
EP0478371B1 (en) | Liquid crystal display driver circuitry | |
CN1848232B (zh) | 用于驱动液晶显示的半导体集成电路 | |
US5995073A (en) | Method of driving a liquid crystal display device with voltage polarity reversal | |
KR100437947B1 (ko) | 액정표시장치 | |
KR101037554B1 (ko) | 액티브 매트릭스 디스플레이 장치 및 그의 구동 방법 | |
US9601076B2 (en) | Source driver that generates from image data an interpolated output signal for use by a flat panel display and methods thereof | |
US7411596B2 (en) | Driving circuit for color image display and display device provided with the same | |
US20030080934A1 (en) | Driving circuit and driving method | |
US7321255B2 (en) | Voltage generating circuit, data driver and display unit | |
TW200903409A (en) | Electro-optical device, driving circuit, and electronic apparatus | |
US6970152B1 (en) | Stacked amplifier arrangement for graphics displays | |
US20020180720A1 (en) | Operational amplifier circuit, driving circuit and driving method | |
US8633887B2 (en) | Data drive IC of liquid crystal display and driving method thereof | |
JP2003208132A (ja) | 液晶駆動回路 | |
US20180286332A1 (en) | Driving circuits of liquid crystal panels and liquid crystal displays | |
US8605070B2 (en) | Operational amplifier and display panel driving device | |
US6552710B1 (en) | Driver unit for driving an active matrix LCD device in a dot reversible driving scheme | |
JP2001290123A (ja) | 液晶パネル駆動用半導体集積回路 | |
JP3481166B2 (ja) | 液晶駆動装置 | |
JP2001324963A (ja) | 表示装置 | |
JP2000163018A (ja) | 集積回路装置およびそれを用いた液晶表示装置 | |
JP4675485B2 (ja) | 液晶駆動用半導体集積回路および液晶表示装置 | |
JP2000221927A (ja) | 集積回路装置およびそれを用いた液晶表示装置 | |
JP2011117993A (ja) | 信号線駆動回路および表示装置、並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061002 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees | ||
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |