KR100950470B1 - 반도체 메모리소자의 스토리지전극 형성방법 - Google Patents

반도체 메모리소자의 스토리지전극 형성방법 Download PDF

Info

Publication number
KR100950470B1
KR100950470B1 KR1020070061416A KR20070061416A KR100950470B1 KR 100950470 B1 KR100950470 B1 KR 100950470B1 KR 1020070061416 A KR1020070061416 A KR 1020070061416A KR 20070061416 A KR20070061416 A KR 20070061416A KR 100950470 B1 KR100950470 B1 KR 100950470B1
Authority
KR
South Korea
Prior art keywords
forming
gas
etching
film
etching process
Prior art date
Application number
KR1020070061416A
Other languages
English (en)
Other versions
KR20080112689A (ko
Inventor
은병수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070061416A priority Critical patent/KR100950470B1/ko
Priority to US12/049,024 priority patent/US7736972B2/en
Publication of KR20080112689A publication Critical patent/KR20080112689A/ko
Application granted granted Critical
Publication of KR100950470B1 publication Critical patent/KR100950470B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

공정을 단순화할 수 있는 반도체 메모리소자의 스토리지 전극 형성방법은, 비트라인이 형성된 반도체기판 상에 층간절연막을 형성하는 단계와, 층간절연막을 패터닝하여 반도체기판을 노출시키는 컨택홀을 형성하는 단계와, 컨택홀이 형성된 반도체기판 상에 폴리실리콘막을 형성하는 단계와, 폴리실리콘 식각가스를 사용하여 폴리실리콘막을 일정 두께 식각하는 제1 식각공정, 폴리실리콘막에 대해 오버에치(over etch)를 진행하는 제2 식각공정, 및 폴리실리콘막의 표면을 평탄화하기 위하여 수행하는 제3 식각공정을 차례로 진행하여 컨택홀 내에 표면이 평탄화된 스토리지노드 컨택을 형성하는 단계와, 스토리지노드 컨택이 형성된 결과물 상에, 스토리지노드 컨택이 형성된 영역을 노출시키는 몰드 절연막을 형성하는 단계, 및 스토리지노드 컨택과 접속된 스토리지전극을 형성하는 단계를 포함하여 이루어진다.
스토리지노드 컨택, 평탄화, CMP, 에치백

Description

반도체 메모리소자의 스토리지전극 형성방법{Method for forming storage electrode of semiconductor device}
도 1은 종래의 일반적인 디램(DRAM) 소자에서 스토리지노드 컨택을 형성한 상태의 전자현미경(SEM) 사진이다.
도 2 내지 도 6은 본 발명에 의한 반도체소자의 스토리지 전극 형성방법을 설명하기 위하여 도시한 단면도들이다.
도 7은 본 발명의 방법에 따라 형성된 스토리지노드 컨택의 SEM 사진이다.
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 공정을 단순화할 수 있는 반도체 메모리소자의 스토리지전극 형성방법에 관한 것이다.
최근, 반도체 메모리소자의 디자인 룰(design rule)이 축소됨에 따라, 한정된 면적 내에 메모리소자를 구현하는 데 많은 어려움을 겪고 있다. 예컨대, 하나의 트랜지스터와 하나의 커패시터로 이루어진 단위 메모리 셀로 구성되는 디램(DRAM) 소자의 경우, 한정된 면적 내에 충분한 캐패시턴스를 가지는 캐패시터를 구현하기가 더욱 어려워지고 있다.
종래의 반도체 메모리소자에서는 사진 및 식각 공정의 마진이 충분하였기 때문에 약간의 단차나 표면 거칠기(roughness)에 의한 패터닝 상의 문제는 없었지만, 디자인 룰이 급격히 축소됨에 따라 공정마진 또한 줄어들어 이러한 단차나 표면 거칠기에 의한 패터닝 문제는 새로운 문제로 부각되고 있으며, 공정단계의 급격한 증가를 가져오고 있다. 따라서, 향후 소자의 성패를 좌우하는 중요한 요소로 공정 단계의 감소와 그에 따른 원가절감이 중요하게 작용할 수 있다.
도 1은 종래의 일반적인 디램(DRAM) 소자에서 스토리지노드 컨택을 형성한 상태의 전자현미경(SEM) 사진이다.
캐패시터의 스토리지 전극은 스토리지노드 컨택을 통해 반도체기판과 전기적으로 접속된다. 스토리지 노드 컨택을 형성하기 위하여, 워드라인 및 비트라인이 형성된 상태에서 층간절연막을 형성하고 반도체기판의 일정 영역 또는 반도체기판과 접속된 컨택 플러그를 노출시키는 컨택홀을 형성한다. 다음에 컨택홀을 매립하도록 전면에 소정 두께의 도전막을 증착하는데 통상 도핑된 폴리실리콘막이 사용된다. 다음에 스토리지 노드 컨택 사이를 분리시키기 위한 공정을 수행하는데, 통상 폴리실리콘 식각 가스를 사용한 에치백(etchback) 공정과 화학기계적연마(CMP) 공정을 통해 이루어진다.
그런데, 도 1에 나타난 것처럼, 폴리실리콘 식각 가스를 사용하여 폴리실리콘막을 식각한 후 스토리지 노드 컨택 사이를 분리시키기 위한 CMP 공정에서는 과도식각(over etch) 또는 과도연마(over CMP)로 인해 디슁(dishing)이 유발되고, 심한 물결모양의 토폴로지(topology)가 형성된다. 이러한 불량한 토폴로지는 후속 단 계에서 진행되는 스토리지 전극을 형성하기 위한 몰드절연막 증착시 그대로 전사되어 몰드절연막 또한 불량한 토폴로지를 갖게 된다. 이로 인해 몰드절연막을 패터닝하기 위한 사진공정에서 패턴이 제대로 전사되지 않거나 패턴불량 또는 패턴변형 등이 발생하게 된다.
이러한 현상을 방지하기 위하여 몰드절연막을 증착한 후 몰드절연막에 대한 평탄화 공정을 별도로 진행하여야 하므로 시간적 경제적 손실을 가져온다. 또한, 이러한 불량한 토폴로지는 스토리지 노드 식각공정에서 과도식각 타겟(over etch target)을 증가시켜야만 하기 때문에 사진 및 식각공정에서 심한 공정 마진의 감소를 가져올 수 있다.
본 발명이 이루고자 하는 기술적 과제는 표면이 평탄한 스토리지 노드 컨택을 형성함으로써 공정을 단순화하고 후속 공정을 용이하게 진행할 수 있는 반도체 메모리소자의 스토리지 전극 형성방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 반도체 메모리소자의 스토리지 전극 형성방법은, 비트라인이 형성된 반도체기판 상에 층간절연막을 형성하는 단계와, 층간절연막을 패터닝하여 반도체기판을 노출시키는 컨택홀을 형성하는 단계와, 컨택홀이 형성된 반도체기판 상에 폴리실리콘막을 형성하는 단계와, 폴리실리콘 식각가스를 사용하여 상기 폴리실리콘막을 일정 두께 식각하는 제1 식각공정, 폴리실리콘막에 대해 오버에치(over etch)를 진행하는 제2 식각공정, 및 폴 리실리콘막의 표면을 평탄화하기 위하여 수행하는 제3 식각공정을 차례로 진행하여 컨택홀 내에 표면이 평탄화된 스토리지노드 컨택을 형성하는 단계와, 스토리지노드 컨택이 형성된 결과물 상에, 스토리지노드 컨택이 형성된 영역을 노출시키는 몰드 절연막을 형성하는 단계, 및 스토리지노드 컨택과 접속된 스토리지전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 층간절연막을 형성하는 단계는, 상기 반도체기판 상에 절연막을 증착하는 단계와, 상기 비트라인 상에 400 ∼ 700Å의 절연막이 잔류하도록 상기 절연막에 대해 식각을 수행하는 단계로 이루어질 수 있다.
상기 층간절연막은 고밀도 플라즈마(HDP) 산화막 또는 SOD(Spin On Dielectric)로 형성할 수 있다.
상기 절연막에 대해 식각을 수행하는 단계는 화학기계적연마(CMP)로 이루어질 수 있다.
상기 비트라인을 형성하기 전에, 상기 반도체기판 상에 게이트스택을 형성하는 단계와, 상기 게이트스택 사이의 반도체기판과 접속된 컨택 플러그를 형성하는 단계를 더 포함할 수 있다.
상기 폴리실리콘막에 수행하는 제1 식각공정은, 염소가스(Cl2)를 식각가스로 사용하여 수행할 수 있다.
상기 제1 식각공정은 5mTorr의 압력에서 56초간 실시할 수 있다.
상기 제2 식각공정은 육불화탄소(C2F6) 가스를 식각가스로 사용하여 진행할 수 있다.
상기 제3 식각공정은 폴리실리콘막 및 산화막에 대해 반응성이 없는 가스를 식각가스로 사용할 수 있다.
상기 제3 식각공정은 헬륨(He)과 산소가스(O2)가 혼합된 가스를 식각가스로 사용할 수 있다.
상기 제3 식각공정을 진행할 때, 헬륨(He)과 산소(O2)의 혼합가스에 아르곤(Ar) 가스를 첨가하여 진행할 수 있다.
상기 제3 식각공정은 7mTorr의 압력에서 100초간 실시할 수 있다.
상기 제1 식각공정을 진행하기 전에, 상기 폴리실리콘막 상에 형성된 자연산화막을 제거하는 단계를 더 포함할 수 있다.
상기 자연산화막을 제거하는 공정은 육불화탄소(C2F6) 가스를 식각가스로 사용하여 진행할 수 있다.
상기 스토리지전극은 폴리실리콘막 또는 금속막으로 형성할 수 있다.
상기 스토리지전극을 형성하는 단계 후, 상기 몰드 절연막을 제거하는 단계를 더 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되 어서는 안된다.
본 발명은 간단한 공정변화를 통해 양호한 토폴로지를 갖는 스토리지 노드 컨택을 형성하여 고집적 메모리소자의 제조에 효과적으로 이용될 수 있는 스토리지 전극 형성방법을 제시한다.
도 2 내지 도 6은 본 발명에 의한 반도체소자의 스토리지 전극 형성방법을 설명하기 위하여 도시한 단면도들이다.
도 2를 참조하면, 반도체기판(100)에 활성영역을 정의하기 위한 소자분리막(102)을 형성한다. 상기 소자분리막(102)은 잘 알려진 통상의 방법, 예를 들면 쉘로우 트렌치 소자분리(Shallow Trench Isolation; STI) 방법을 사용하여 형성할 수 있다. 보다 상세하게는, 반도체기판(100) 상에 패드산화막(도시되지 않음) 및 질화막(도시되지 않음)을 형성하고, 사진식각 공정으로 소자분리영역을 노출하도록 질화막 및 패드산화막을 패터닝한다. 패터닝된 질화막 및 패드산화막을 마스크로 하여 노출된 영역의 반도체기판(100)을 일정 깊이, 즉 소자간 분리에 적합한 깊이로 식각하여 소자분리영역에 트렌치를 형성한다. 이렇게 형성된 트렌치를 산화막과 같은 절연물질로 매립한 후 평탄화하면 소자분리막(102)이 형성된다. 상기 트렌치를 절연물질로 매립하기 전에 트렌치 내벽에, 트렌치 형성을 위한 식각공정에서의 손상을 보상하기 위하여 내벽 산화막을 형성할 수도 있다.
도 3을 참조하면, 소자분리막(102)이 형성된 반도체기판(100) 상에 게이트전극과 컨택 플러그(132)를 형성한다. 상세하게는, 소자분리막(102)이 형성된 상기 반도체기판(100) 상에 산화막을 형성하여 게이트절연막(110)을 형성한다. 다음, 예 를 들어 불순물이 도핑된 폴리실리콘막(122), 텅스텐실리사이드(WSi)(124) 및 질화막(126)을 차례로 증착한다. 상기 질화막(126)은 게이트전극을 형성하기 위한 식각공정에서 게이트 도전층들(122, 124)을 보호하는 하드마스크 역할을 한다.
다음에, 사진식각 공정을 수행하여 상기 폴리실리콘막(122), 텅스텐실리사이드(124) 및 질화막(126)을 패터닝하여 게이트스택(120)을 형성한다. 그리고, 상기 게이트스택(120)의 측벽에 절연막으로 이루어진 스페이서(128)를 형성한다.
게이트스택(120)이 형성된 상기 반도체기판 상에 산화막을 증착하여 게이트스택 사이를 분리시키는 층간절연막(130)을 형성한다. 다음에, 셀프얼라인 컨택 공정을 잘 알려진 통상의 방법으로 수행하여 게이트스택(120) 사이의 반도체기판과 접속된 컨택 플러그(132)를 형성한다.
도 4를 참조하면, 컨택플러그(132)가 형성된 반도체기판 상에, 예를 들어 산화막을 증착하여 층간절연막(134)을 형성한다. 상기 층간절연막(134) 상에 예를 들어 텅스텐막(142) 및 질화막(144)을 차례로 증착한 후 사진식각 공정으로 이들을 패터닝하여 비트라인스택(140)을 형성한다. 상기 질화막(144)은 식각 공정에서 비트라인을 보호하는 하드마스크 역할을 한다. 상기 비트라인스택(140)의 측벽에 절연막으로 이루어진 스페이서(148)를 형성할 수도 있다. 도시되지는 않았지만 상기 비트라인스택(140)은 상기 컨택플러그(132) 중 일부를 통해 반도체기판과 접속된다. 상기 비트라인 스택(140)의 측벽에 절연막으로 이루어진 스페이서(148)를 형성할 수도 있다.
다음에, 상기 비트라인스택(140)들을 분리시키기 위하여 상기 비트라인스택 이 형성된 결과물 상에, 예를 들어 고밀도플라즈마(HDP) 산화막 또는 SOD(Spin On Dielectric)와 같은 절연막을 일정 두께 증착하여 층간절연막(150)을 형성한다. 다음에, 상기 층간절연막(144)에 대해 화학기계적연마(CMP)와 같은 평탄화 공정을 진행하여 표면을 평탄화한다. 이때, 도시된 바와 같이, 비트라인스택(140)의 상부에 500Å정도, 바람직하게는 400 ∼ 700Å 정도의 층간절연막(150)이 잔류하도록 식각량을 조절한다. 비트라인스택(140)의 상부에 층간절연막(150)이 잔류되도록 함으로써 후속 단계에서 컨택 플러그를 평탄화하기 위한 식각공정에서 비트라인이 리세스(recess)되는 현상을 방지할 수 있다.
도 5를 참조하면, 상기 층간절연막(150) 상에, 스토리지노드 컨택이 형성될 영역을 한정하는 포토레지스트 패턴(도시되지 않음)을 형성한다. 이 포토레지스트 패턴을 마스크로 하여 층간절연막들(150, 134)을 식각하여, 스토리지전극과 컨택 플러그(132)를 접속시키기 위한 스토리지노드 컨택이 형성될 컨택홀을 형성한다. 그러면 스토리지전극과 반도체기판(100)을 접속시키는 스토리지노드 컨택이 형성될 영역의 컨택 플러그(132)가 노출된다. 다음에, 컨택홀이 형성된 상기 반도체기판의 전면에 예를 들어 불순물이 도핑된 폴리실리콘막을 일정 두께 증착하여 스토리지노드 컨택 형성을 위한 도전층을 형성한다. 다음에, 증착된 상기 폴리실리콘막을 에치백하여 스토리지노드 컨택(152)을 형성하는데 다음과 같은 공정조건 및 순서로 진행한다.
먼저, 육불화탄소(C2F6) 가스를 사용하여 80sccm의 유량과, 5mTorr의 압력으로 10초간 식각을 진행하여 폴리실리콘막 상에 형성된 자연산화막을 제거한다. 이때, 공정챔버의 상부 전력은 300W로 하고 하부 전력은 110W로 하여 진행한다. 다음에, 염소가스(Cl2)를 사용하여 70sccm의 유량과 5mTorr의 압력으로 56초간 폴리실리콘막에 대한 식각을 진행한다. 이때, 공정챔버의 상부 전력은 380W, 하부 전력은 45W로 한다.
다음에, 다시 육불화탄소(C2F6)를 사용하여 80sccm의 유량과 5mTorr의 압력으로 30초간 폴리실리콘막에 대한 과도식각(over etch)을 진행한다. 이때, 공정챔버의 상부 전력은 300W, 하부 전력은 110W로 한다. 마지막으로 폴리실리콘막의 표면을 평탄화시키는 공정을 진행하는데, 이때 폴리실리콘막이나 산화막과 반응성이 없는 가스, 예를 들어 헬륨(He) 가스와 산소가스(O2)를 베이스(base)로 하고, 평탄화 특성을 향상시키기 위하여 아르곤(Ar) 가스를 첨가할 수 있다. 본 발명의 바람직한 실시예에서는, 300sccm 유량의 헬륨(He) 가스와 500sccm 유량의 산소가스(O2), 그리고 100sccm 유량의 아르곤(Ar) 가스를 식각가스로 사용한다. 이때 공정챔버의 압력은 7mTorr로 하고, 상부 전력은 4000W로, 하부 전력은 700W 정도로 하여 100초 정도 진행하는 것이 바람직하다.
스토리지노드 컨택(152)을 형성하기 위한 상기 공정들은 모두 하나의 챔버 내에서 인-시츄(in-situ)로 진행될 수 있다. 그리고, 각 단계에서의 공정 조건들, 예를 들어 전력, 압력, 공정시간 및 가스 유량 등은 소자에 따라 유동성있게 변경될 수 있다. 그러나, 상기 평탄화 공정은 폴리실리콘막이나 산화막에 대해 반응성 이 없는 가스를 식각가스로 사용하여야 스토리지노드 컨택의 표면 토폴로지를 양호하게 구현할 수 있다. 이와 같은 폴리실리콘막에 대한 식각 및 평탄화 공정을 진행하면, 도 7에 도시된 것과 같이, 스토리지노드 컨택(152)의 표면이 양호한 토폴로지를 가지면서 형성된다. 따라서, 후속 단계에서 스토리지 전극의 형상을 부여하기 위한 몰드 절연막에 대한 평탄화 공정을 생략할 수 있다.
도 6을 참조하면, 스토리지노드 컨택(152)이 형성된 반도체기판의 결과물 상에, 예를 들어 PSG(Phospho-Silicate Glass)와 PETEOS(Plasma Enhanced Tetra-Ethyl Ortho-Silicate)를 차례로 적층하여 스토리지전극을 형성하기 위한 몰드 절연막(154)을 형성한다. 상기 몰드 절연막(154)의 두께에 따라 스토리지 전극의 높이가 결정되므로, 원하는 캐패시턴스를 얻기 위한 적절한 스토리지전극의 두께를 고려하여 상기 몰드 절연막(154)의 두께를 조절한다.
다음에, 스토리지전극용 마스크를 사용하여 상기 몰드 절연막(154)을 패터닝한다. 이때, 스토리지노드 컨택(152)을 포함하는 영역이 노출된다. 패터닝된 몰드 절연막을 포함하는 결과물 상에 스토리지전극용 도전막을 증착한 다음, 증착된 도전막을 패터닝하여 셀 단위로 한정된 스토리지전극(156)을 형성한다. 상기 도전막은 폴리실리콘막으로 형성하거나, 또는 금속전극을 구비하는 캐패시터를 형성할 경우에는 티타늄 나이트라이드(TiN)와 같은 금속막으로 형성할 수 있다. 계속해서, 도시되지는 않았지만, 상기 스토리지전극(156) 상에 유전물질막과 도전막을 증착한 다음 패터닝하여 캐패시터의 유전체막(도시되지 않음) 및 플레이트 전극(도시되지 않음)을 형성한다. 상기 유전체막을 형성하기 전에, 딥 아웃(dip out) 공정을 진행 하여 상기 몰드 절연막을 제거하면 내, 외면을 모두 유효 캐패시터 면적으로 사용하여 캐패시터 용량을 증가시킬 수 있는 실린더형 스토리지전극을 형성할 수 있다.
도 7은 본 발명에 따라 형성된 스토리지노드 컨택의 SEM 사진으로서, 종래의 스토리지노드 컨택의 SEM 사진(도 1)과 비교할 때 스토리지노드 컨택의 토폴로지가 상당히 개선되었음을 알 수 있다.
지금까지 설명한 바와 같이, 본 발명에 의한 반도체 메모리소자의 스토리지전극 형성방법에 따르면, 스토리지노드 컨택을 형성하기 위하여 폴리실리콘막을 증착한 후 에치백 및 평탄화를 수행할 때 공정조건을 변경함으로써 양호한 토폴로지를 갖는 스토리지노드 컨택을 형성할 수 있다. 따라서, 후속 단계에서 몰드 절연막에 대한 평탄화 공정을 생략할 수 있으므로 공정을 단순화할 수 있으며, 평탄화된 표면으로 사진식각 공정의 마진을 향상시킬 수 있다.
이상 본 발명을 상세히 설명하였지만 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (16)

  1. 비트라인이 형성된 반도체기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 패터닝하여 상기 반도체기판을 노출시키는 컨택홀을 형성하는 단계;
    상기 컨택홀이 형성된 반도체기판 상에 폴리실리콘막을 형성하는 단계;
    폴리실리콘 식각가스를 사용하여 상기 폴리실리콘막을 일정 두께 식각하는 제1 식각공정과, 상기 폴리실리콘막에 대해 오버에치(over etch)를 수행하는 제2 식각공정, 및 상기 폴리실리콘막 및 층간절연막에 대해 반응성이 없는 가스를 사용하여 상기 폴리실리콘막의 표면을 평탄화하기 위하여 수행하는 제3 식각공정을 차례로 진행하여 상기 컨택홀 내에 평탄화된 스토리지노드 컨택을 형성하는 단계;
    상기 스토리지노드 컨택이 형성된 결과물 상에, 상기 스토리지노드 컨택이 형성된 영역을 노출시키는 몰드 절연막을 형성하는 단계; 및
    상기 스토리지노드 컨택과 접속된 스토리지전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리소자의 스토리지전극 형성방법.
  2. 제1항에 있어서,
    상기 층간절연막을 형성하는 단계는,
    상기 반도체기판 상에 절연막을 증착하는 단계와,
    상기 비트라인 상에 절연막이 400 ∼ 700Å이 잔류하도록 상기 절연막에 대 해 식각을 수행하는 단계로 이루어지는 것을 특징으로 하는 반도체 메모리소자의 스토리지전극 형성방법.
  3. 제2항에 있어서,
    상기 층간절연막은 고밀도 플라즈마(HDP) 산화막 또는 SOD(Spin On Dielectric)로 형성하는 것을 특징으로 하는 반도체 메모리소자의 스토리지전극 형성방법.
  4. 제2항에 있어서,
    상기 절연막에 대해 식각을 수행하는 단계는 화학기계적연마(CMP)로 이루어지는 것을 특징으로 하는 반도체 메모리소자의 스토리지전극 형성방법.
  5. 제1항에 있어서,
    상기 비트라인을 형성하기 전에,
    상기 반도체기판 상에 게이트스택을 형성하는 단계와,
    상기 게이트스택 사이의 반도체기판과 접속된 컨택 플러그를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리소자의 스토리지전극 형성방법.
  6. 제1항에 있어서,
    상기 폴리실리콘막에 대한 제1 식각공정은 염소가스(Cl2)를 식각가스로 사용하여 진행하는 것을 특징으로 하는 반도체 메모리소자의 스토리지전극 형성방법.
  7. 제6항에 있어서,
    상기 제1 식각공정은 5mTorr의 압력에서 56초간 실시하는 것을 특징으로 하는 반도체 메모리소자의 스토리지전극 형성방법.
  8. 제1항에 있어서,
    상기 제2 식각공정은 육불화탄소(C2F6) 가스를 식각가스로 사용하여 진행하는 것을 특징으로 하는 반도체 메모리소자의 스토리지전극 형성방법.
  9. 삭제
  10. 제1항에 있어서,
    상기 제3 식각공정은 헬륨(He)과 산소가스(O2)가 혼합된 가스를 식각가스로 사용하는 것을 특징으로 하는 반도체 메모리소자의 스토리지전극 형성방법.
  11. 제10항에 있어서,
    상기 제3 식각공정을 진행할 때, 헬륨(He)과 산소(O2)의 혼합가스에 아르곤(Ar) 가스를 첨가하여 진행하는 것을 특징으로 하는 반도체 메모리소자의 스토리지전극 형성방법.
  12. 제1항에 있어서,
    상기 제3 식각공정은 7mTorr의 압력에서 100초간 실시하는 것을 특징으로 하는 반도체 메모리소자의 스토리지전극 형성방법.
  13. 제1항에 있어서,
    상기 제1 식각공정을 진행하기 전에,
    상기 폴리실리콘막 상에 형성된 자연산화막을 제거하는 것을 특징으로 하는 반도체 메모리소자의 스토리지전극 형성방법.
  14. 제13항에 있어서,
    상기 자연산화막을 제거하는 공정은 육불화탄소(C2F6) 가스를 식각가스로 사용하여 진행하는 것을 특징으로 하는 반도체 메모리소자의 스토리지전극 형성방법.
  15. 제1항에 있어서,
    상기 스토리지전극은 폴리실리콘막 또는 금속막으로 형성하는 것을 특징으로 하는 반도체 메모리소자의 스토리지전극 형성방법.
  16. 제1항에 있어서,
    상기 스토리지전극을 형성하는 단계 후,
    상기 몰드 절연막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리소자의 스토리지전극 형성방법.
KR1020070061416A 2007-06-22 2007-06-22 반도체 메모리소자의 스토리지전극 형성방법 KR100950470B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070061416A KR100950470B1 (ko) 2007-06-22 2007-06-22 반도체 메모리소자의 스토리지전극 형성방법
US12/049,024 US7736972B2 (en) 2007-06-22 2008-03-14 Method for forming storage electrode of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070061416A KR100950470B1 (ko) 2007-06-22 2007-06-22 반도체 메모리소자의 스토리지전극 형성방법

Publications (2)

Publication Number Publication Date
KR20080112689A KR20080112689A (ko) 2008-12-26
KR100950470B1 true KR100950470B1 (ko) 2010-03-31

Family

ID=40136929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070061416A KR100950470B1 (ko) 2007-06-22 2007-06-22 반도체 메모리소자의 스토리지전극 형성방법

Country Status (2)

Country Link
US (1) US7736972B2 (ko)
KR (1) KR100950470B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8284601B2 (en) * 2009-04-01 2012-10-09 Samsung Electronics Co., Ltd. Semiconductor memory device comprising three-dimensional memory cell array
JP5551946B2 (ja) * 2010-03-10 2014-07-16 東京エレクトロン株式会社 表面平坦化方法
JP2014220387A (ja) * 2013-05-08 2014-11-20 東京エレクトロン株式会社 プラズマエッチング方法
CN110707085B (zh) * 2018-09-07 2022-05-03 联华电子股份有限公司 半导体装置及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990042454A (ko) * 1997-11-26 1999-06-15 김영환 반도체 소자의 제조방법
KR20000004331A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 콘택 플러그 형성방법
KR20050116665A (ko) * 2004-06-08 2005-12-13 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR20060072963A (ko) * 2004-12-24 2006-06-28 주식회사 하이닉스반도체 캐패시터의 스토리지 노드 전극 형성방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404005B1 (en) * 1998-09-17 2002-06-11 Micron Technology, Inc. Methods of forming capacitors and related integrated circuitry
AU2001286432A1 (en) * 2000-08-14 2002-02-25 Matrix Semiconductor, Inc. Dense arrays and charge storage devices, and methods for making same
KR100401503B1 (ko) 2001-04-30 2003-10-17 주식회사 하이닉스반도체 반도체소자의 캐패시터 및 그 제조방법
KR100418580B1 (ko) 2001-06-12 2004-02-21 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100616499B1 (ko) * 2003-11-21 2006-08-28 주식회사 하이닉스반도체 반도체소자 제조 방법
KR100670396B1 (ko) * 2004-12-30 2007-01-16 동부일렉트로닉스 주식회사 사이드 로브 현상을 이용한 실린더형 커패시터 형성 방법
KR100718837B1 (ko) * 2004-12-30 2007-05-16 삼성전자주식회사 반구형 실리콘을 갖는 캐패시터의 제조 방법 및 이를이용한 반도체 장치의 제조 방법
KR100772899B1 (ko) * 2006-07-18 2007-11-05 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR100807226B1 (ko) * 2006-08-21 2008-02-28 삼성전자주식회사 반도체 장치의 제조 방법
KR100823177B1 (ko) * 2007-05-11 2008-04-21 삼성전자주식회사 반도체 소자 및 그 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990042454A (ko) * 1997-11-26 1999-06-15 김영환 반도체 소자의 제조방법
KR20000004331A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 콘택 플러그 형성방법
KR20050116665A (ko) * 2004-06-08 2005-12-13 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR20060072963A (ko) * 2004-12-24 2006-06-28 주식회사 하이닉스반도체 캐패시터의 스토리지 노드 전극 형성방법

Also Published As

Publication number Publication date
KR20080112689A (ko) 2008-12-26
US20080318407A1 (en) 2008-12-25
US7736972B2 (en) 2010-06-15

Similar Documents

Publication Publication Date Title
US6239022B1 (en) Method of fabricating a contact in a semiconductor device
TWI281231B (en) Method for forming storage node of capacitor in semiconductor device
KR100587635B1 (ko) 반도체소자의 제조 방법
JP2002076142A (ja) キャパシタの電荷貯蔵電極の形成方法
JP4711658B2 (ja) 微細なパターンを有する半導体装置の製造方法
US8026604B2 (en) Semiconductor devices having contact holes including protrusions exposing contact pads
KR100950470B1 (ko) 반도체 메모리소자의 스토리지전극 형성방법
JP2002043437A (ja) ストレージノードの形成方法
TWI252535B (en) Method for forming contact plug of semiconductor device
JP2006148052A (ja) 半導体素子の格納電極形成方法
TW202234594A (zh) 動態隨機存取記憶體及其製造方法
KR100890049B1 (ko) 반도체 메모리소자의 캐패시터 형성방법
JP2007005756A (ja) 半導体素子のコンタクト孔の形成方法
KR100643568B1 (ko) 반도체소자의 깊은 콘택홀 형성 방법
KR100861367B1 (ko) 반도체 메모리소자의 캐패시터 형성방법
KR100674894B1 (ko) 2단계 화학기계적 연마를 통한 하부전극층 분리방법
US7508029B2 (en) Semiconductor device and method for fabricating the same
KR101073123B1 (ko) 반도체소자 제조 방법
KR100365944B1 (ko) 반도체소자의 저장전극 형성방법
KR20020002530A (ko) 캐패시터의 제조 방법
KR20060076010A (ko) 반도체 소자의 제조방법
KR100695417B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
US6855600B2 (en) Method for manufacturing capacitor
KR20030049390A (ko) 랜딩 플러그 형성 방법
KR101046717B1 (ko) 반도체 소자의 자기정렬콘택 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 11