KR100930362B1 - 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법 - Google Patents

다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR100930362B1
KR100930362B1 KR1020020067881A KR20020067881A KR100930362B1 KR 100930362 B1 KR100930362 B1 KR 100930362B1 KR 1020020067881 A KR1020020067881 A KR 1020020067881A KR 20020067881 A KR20020067881 A KR 20020067881A KR 100930362 B1 KR100930362 B1 KR 100930362B1
Authority
KR
South Korea
Prior art keywords
film
electrode
forming
high voltage
amorphous
Prior art date
Application number
KR1020020067881A
Other languages
English (en)
Other versions
KR20040039730A (ko
Inventor
김빈
김해열
배종욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020067881A priority Critical patent/KR100930362B1/ko
Priority to US10/465,786 priority patent/US6849525B2/en
Priority to CNB031479359A priority patent/CN1319123C/zh
Priority to JP2003358095A priority patent/JP4026009B2/ja
Publication of KR20040039730A publication Critical patent/KR20040039730A/ko
Application granted granted Critical
Publication of KR100930362B1 publication Critical patent/KR100930362B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 전계-금속 유도 결정화(FE-MIC)방법을 이용한 박막 트랜지스터를 제조하는 방법에 관한 것으로 특히, 고른 분포의 결정립으로 이루어진 다결정 실리콘막을 형성하는 것에 관한 것이다.
본 발명에 따른 비정질 실리콘막의 결정화를 위한 제 1 방법은 일차적으로 기판의 한 방향에서 500V~2000V의 고전압을 인가하여 결정화하고, 이차적으로 상기 전극을 일차 결정화공정의 위치와 수직한 방향으로 구성하고 약 500V~2000V의 고전압을 인가하여 다시 한번 결정화를 진행한다.
이와 같이 하면, 상기 전극을 한 방향으로 하여 결정화를 진행하는 것 보다 결정립이 일정하게 분포하게 되므로, 이를 이용한 박막트랜지스터는 이동도의 특성과 누설전류 특성이 개선되는 장점이 있다.

Description

다결정 실리콘막 형성방법과 이를 포함한 박막트랜지스터의 제조방법{Method for fabricating of TFT with poly Si}
도 1a 내지 도 1d는 비정질 실리콘막의 결정화 공정을 종래의 공정순서에 따라 도시한 공정 단면도이고,
도 2a 내지 도 2d는 비정질 실리콘막의 결정화 공정을 본 발명의 제 1 실시예의 공정순서에 따라 도시한 공정 단면도이고,
도 3은 종래에 따라 제작된 다결정 실리콘막을 포함하는 박막트랜지스터의 누설전류 특성을 도시한 그래프이고,
도 4는 본 발명에 따라 제작된 다결정 실리콘막을 포함하는 박막트랜지스터의 누설전류 특성을 도시한 그래프이고,
도 5는 본 발명의 제 2 실시예에 따른 전극 구성을 도시한 사시도이고,
도 6은 본 발명의 제 2 실시예의 변형된 전극 구성을 도시한 사시도이고,
도 7a 내지 도 7d는 본 발명에 따른 다결정 박막트랜지스터의 제조공정을 공정 순서에 따라 도시한 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 102 : 버퍼층
104 : 비정질 선행막 106 : 촉매금속
118 : 핫플레이트 120 : 전극
본 발명은 액정표시장치용 다결정 박막트랜지스터에 관한 것으로, 특히 박막트랜지스터에 포함되는 다결정 액티브층인 다결정 실리콘막을 결정화 할 때, 고른 분포의 결정립(grain)을 가지도록 하는 결정화 방법에 관한 것이다.
일반적으로 다결정 실리콘박막을 형성하기 위해서는 순수 비정질 실리콘(intrinsic amorphous silicon)을 소정의 방법 즉, 플라즈마 기상증착법(Plasma chemical vapor deposition)이나 LPCVD(Low pressure CVD) 방법으로 절연 기판에 500Å의 두께로 비정질 실리콘 막을 증착한 후, 이를 다시 결정화하는 방법을 사용했다. 결정화 방법은 다음과 같이 크게 세가지로 분류될 수 있다.
첫째, 레이저 열처리(laser annealing) 방법은 비정질 실리콘 박막이 증착된 기판에 레이저를 가해서 다결정 실리콘을 성장하는 방법이다.
둘째, 고상 결정화(solid phase crystallization : 이하 SPC라 칭한다) 방법은 비정질 실리콘을 고온에서 장시간 열처리하여 다결정 실리콘을 형성하는 방법이 다.
셋째, 금속유도 결정화(metal induced crystallization : MIC) 방법은 비정질 실리콘 상에 금속을 증착하여 다결정 실리콘을 형성하는 방법으로, 대면적의 유리기판을 사용할 수 있다.
첫번째 방법인 레이저 열처리는 현재 널리 연구되고 있는 다결정 실리콘 형성 방법으로 비정질 실리콘이 증착된 기판에 레이저 에너지를 공급하여 상기 비정질 실리콘을 용융상태로 만든후 냉각에 의해 다결정 실리콘을 형성하는 방법이다.
두번째 방법인 고상 결정화는 600℃ 이상의 고온을 견딜 수 있는 석영기판에 불순물의 확산을 방지하기 위해 소정의 두께로 완충층(buffer layer)을 형성하고, 상기 완충층 상에 비정질 실리콘을 증착한 후, 퍼니스에서 고온 장시간 열처리 하여 다결정 실리콘을 얻는 방법으로, 전술한 바와 같이 상기 고상 결정화는 고온에서 장시간 수행되므로 원하는 다결정 실리콘 상(phase)을 얻을 수 없으며, 그레인 성장 방향성이 불규칙하여 박막 트랜지스터로의 응용시 다결정 실리콘과 접속될 게이트 절연막이 불규칙하게 성장되어 소자의 항복전압이 낮아지는 문제점이 있고, 다결정 실리콘의 입경(grain)의 크기가 심하게 불균일하여 소자의 전기적 특성을 저하시킬뿐만 아니라, 고가의 석영기판을 사용해야 하는 문제점이 있다.
세번째 방법인 금속유도 결정화는 저가의 대면적 유리기판을 사용하여 다결정 실리콘을 형성할 수 있으나, 상기 다결정 실리콘 내부의 네트워크(network) 속에 금속의 잔류물이 존재할 가능성이 많기 때문에 막질의 신뢰성을 보장하기 힘들지만, 상기 MIC 방법을 새로이 응용하여, 결정화된 다결정 실리콘을 박막 트랜지스 터 및 액정표시장치의 스위칭 소자에 적용하려는 시도가 진행중이다.
상기 MIC방법을 좀더 개선한 결정화 방법은 고전압을 걸어주어, 고전압에 의해 금속에서 발생하는 주율열을 이용하여 비정질 실리콘을 결정실 실리콘으로 형성하는 전계-금속유도방법(FE-MIC)이 있다.
상기 전계유도 결정화 방법이란 비정질실리콘 상에 금속을 증착하고, 상기 금속에 직류 고전압을 인가하여 주율열을 발생하도록 함으로써 상기 비정질실리콘이 결정화되는데 촉매역활을 하도록 한다. 이때, 상기 금속을 촉매금속이라 한다.
이하, 첨부된 도면을 참조하여, FE-MIC방법으로 비정질 실리콘을 결정화 하는 방법을 설명한다.
도 1a 내지 도 1c는 FE-MIC방법을 이용한 종래의 실리콘 결정공정을 순서대로 도시한 공정 단면도이다.
먼저, 도 1a에 도시한 바와 같이, 기판(10)상에 산화 실리콘(SiO2)과 같은 실리콘 절연물질을 증착하여 버퍼층(12)을 형성한다.
상기 버퍼층(12)은 공정 중 기판(10)으로 용출되는 알칼리계 물질을 차단하기 위한 것으로, 기판이 알칼리계 물질로 형성되었을 경우 유용하다.
다음으로, 상기 버퍼층(12)의 상부에 비정질 실리콘을 증착한 후 탈수소화 공정을 진행하여 비정질 선행막(14)을 형성하다. 경우에 따라서는 탈수소화 공정을 진행하지 않을 수 도 있다.
도 1b에 도시한 바와 같이, 상기 비정질 선행막(14)의 표면에 니켈(Ni)과 같 은 촉매금속(16)을 증착하는 공정을 진행한다.
도 1c에 도시한 바와 같이, 상기 비정질 선행막(14)이 형성된 기판(10)을 평판형상의 히터(heater)(18)에 올려놓은 후, 상기 비정질 선행막(24)의 일측과 타측에 각각 전극(20)을 접촉시킨다.
다음으로, 상기 전극(20)을 통해 비정질 선행막(14)에 고전압을 인가하여 결정화는 하는 공정을 진행한다.
전술한 바와 같은 공정이 완료되면 도 1d에 도시한 바와 같이, 다결정 실리콘막(24)을 형성할 수 있다.
그러나, 종래의 결정화 방법에서는 상기 전극을 단일방향으로 구성하고 고전압을 인가하여 결정화를 진행하였다.
그러나, 상기 전극을 단일방향으로 구성하게 되면 단일방향의 전계가 분포하게 되는데, 이로 인해 일 방향으로 전류가 흐르게 되고 즉, 균일한 전류분포를 유도할 수 없기 때문에 국부적인 결정립의 분포가 부분적으로 방향성을 가지게 함으로서 전체적으로는 불균일한 결정립 분포를 이루게 한다.
본 발명은 전술한 바와 같은 문제를 해결하기 위한 목적으로 제안된 것으로, 전계를 인가하는 제 1 방법은 기판의 일 방향에 전극을 구성하여 일차로 고전압을 인가하여 결정화를 진행하고, 상기 일차 전극 방향에 수직하게 전극을 다시 한번 구성하여 이차로 고전압을 인가하여 결정화공정을 진행하는 것이다.
제 2 방법은 기판의 상/하 측과 좌/우 측에 서로 대향하도록 동시에 전극을 구성한 후, 상기 전극을 통해 고전압을 인가하여 결정화하는 것이다.
전술한 바와 같은 제 1, 제 2 결정화 방법은 고른 분포의 결정립을 가지는 다결정 실리콘막을 제작하는 것을 가능하도록 하고, 이는 나아가서 동작특성이 개선된 박막트랜지스터를 제작할 수 있도록 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명의 제 1 특징에 따른 다결정 실리콘막 형성방법은 기판의 전면에 비정질 실리콘을 증착하여 비정질 선행막을 형성하는 단계와; 상기 비정질 선행막의 상부에 촉매금속을 증착하는 단계와; 상기 촉매금속이 증착된 비정질 선행막의 일측과 타측에 고전압 인가용 전극을 구성하는 단계와; 결정화 온도 분위기에서 상기 전극에 고전압을 인가하여 비정질 선행막을 일차로 결정화하는 단계와; 상기 전극을 일차 결정화시의 구성과 수직한 방향으로 서로 대응되게 구성하고 고전압을 인가하여, 상기 일차 결정화된 막을 이차로 결정화하는 단계를 포함한다.
상기 결정화 온도는 500℃~550℃의 범위에서 정해진다.
본 발명의 제 2 특징에 따른 다결정 실리콘막 형성방법은 기판의 전면에 비정질 실리콘을 증착하여 비정질 선행막을 형성하는 단계와; 상기 비정질 선행막의 상부에 촉매금속을 증착하는 단계와; 상기 촉매금속이 증착된 비정질 선행막의 상/하측과 좌/우측에 각각 서로 대응되는 극성(+ 또는 -)을 가지는 전극을 구성하는 단계와; 결정화 온도 분위기에서 상기 전극에 고전압을 인가하여, 상기 비정질 선행막을 결정화하는 단계를 포함한다.
상기 상/하측에 구성된 전극과 연결된 제 1 전원과, 상기 좌/우측에 구성된 전극과 연결된 제 2 전원을 통해 고전압을 인가한다.
다른 방법으로, 상기 상/하측과 좌/우측에 구성된 전극 중 동일한 극성의 전극을 각각 하나로 연결하여, 이에 단일 전원을 연결하여 이를 통해 고전압을 인가하여 결정화 할 수 있다.
상기 결정화 온도는 500℃~550℃의 범위에서 정해진다.
본 발명의 제 1 특징에 따른 다결정 박막트랜지스터 제조방법은 기판의 전면에 비정질 실리콘을 증착하여 비정질 선행막을 형성하는 단계와; 상기 비정질 선행막의 상부에 촉매금속을 증착하는 단계와; 상기 촉매금속이 증착된 비정질 선행막의 일측과 타측에 고전압 인가용 전극을 구성하는 단계와; 결정화 온도 분위기에서 상기 전극에 고전압을 인가하여 비정질 선행막을 일차로 결정화하는 단계와; 상기 전극을 일차 결정화시의 구성과 수직한 방향으로 서로 대응되게 구성하고 고전압을 인가하여, 상기 일차 결정화된 막을 이차로 결정화하여 다결정 실리콘막을 형성하는 단계와; 상기 다결정 실리콘막을 아일랜드 형상으로 패턴하여 액티브층을 형성하는 단계와; 상기 액티브층 상에 제 2 절연막인 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부의 액티브층 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 양측의 액티브층에 불순물을 도핑하여, 오믹콘택 영역을 형성하는 단계와; 상기 오믹콘택 영역이 형성된 기판의 전면에 층간절연막을 형성하여, 상기 오믹콘택 영역의 일부를 노출하는 제 1 콘택홀과 제 2 콘택홀을 형성하는 단계와; 상기 제 1 콘택홀과 제 2 콘택홀을 통해 상기 오믹콘택 영역과 각각 접촉하는 소스 전극과 드레인 전극을 형성하는 단계를 포함한다.
본 발명의 제 2 특징에 따른 다결정 박막트랜지스터 제조방법은 기판의 전면에 비정질 실리콘을 증착하여 비정질 선행막을 형성하는 단계와; 상기 비정질 선행막의 상부에 촉매금속을 증착하는 단계와; 상기 촉매금속이 증착된 비정질 선행막의 상/하측과 좌/우측에 각각 서로 대응되는 극성(+ 또는 -)을 가지는 전극을 구성하는 단계와; 결정화 온도 분위기에서 상기 전극에 고전압을 인가하여, 상기 비정질 선행막을 결정화하여 다결정 실리콘막을 형성하는 단계와; 상기 다결정 실리콘막을 아일랜드 형상으로 패턴하여 액티브층을 형성하는 단계와; 상기 액티브층 상에 제 2 절연막인 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부의 액티브층 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 양측의 액티브층에 불순물을 도핑하여, 오믹콘택 영역을 형성하는 단계와; 상기 오믹콘택 영역이 형성된 기판의 전면에 층간절연막을 형성하여, 상기 오믹콘택 영역의 일부를 노출하는 제 1 콘택홀과 제 2 콘택홀을 형성하는 단계와; 상기 제 1 콘택홀과 제 2 콘택홀을 통해 상기 오믹 콘택 영역과 각각 접촉하는 소스 전극과 드레인 전극을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명한다.
-- 제 1 실시예--
본 발명은 기판의 일 방향으로 서로 이격된 전극을 구성하여 일차로 결정화를 진행하고, 상기 전극을 일차 결정화 공정과는 수직한 방향으로 구성하여 결정화를 진행하는 것을 특징으로 한다.
도 2a 내지 도 2c는 비정질 실리콘막을 결정화하기 위한 비정질 선행막과 전극의 형상을 도시한 평면도이다.
도 2a에 도시한 바와 같이, 기판(100)상에 산화 실리콘(SiO2)과 같은 실리콘 절연물질을 증착하여 버퍼층(102)을 형성한다.
상기 버퍼층(102)은 공정 중 기판(100)의 표면으로 용출되는 알칼리계 물질을 차단하기 위한 것으로, 기판이 알칼리계 물질로 형성되었을 경우 유용하다.
다음으로, 상기 버퍼층(102)의 상부에 비정질 실리콘(a-Si:H)을 증착한 후 탈수소화 공정을 진행하여 비정질 선행막(104)을 형성한다.
상기 탈수소화 공정은 비정질 선행막(104)이 수소를 포함하고 있기 때문에 진행되어야 하는 공정이다. 왜냐하면 상기 수소를 350℃이상에서 박막을 빠져나가기 때문에 결정화 공정 중 수소가 빠져 나가게되면 결정표면에 수많은 결함이 발생하게 될 것이다. 따라서, 이를 미연에 방지하고자 탈수소화 공정을 진행한다.
단, 경우에 따라서는 상기 탈수소화 공정을 진행하지 않을 수도 있다.
도 2b에 도시한 바와 같이, 상기 비정질 선행막(104)의 표면에 니켈(Ni)과 같은 촉매금속(106)을 증착하는 공정을 진행한다. 이때, 촉매금속은 극 미량을 증 착한다.
도 2c에 도시한 바와 같이, 상기 비정질 선행막(104)이 형성된 기판(100)을 평판형상의 히터(heater)(118)에 올려놓은 후, 상기 비정질 선행막(114)의 일측과 타측에 각각 전극(120)을 접촉시킨다.
다음으로, 상기 히터(118)에 열을 가한 상태에서 상기 전극(120)을 통해 500V~2000V의 범위내의 고전압을 인가하여, 상기 비정질 선행막(104)을 일차로 결정화 한다.
다음으로, 도 2d에 도시한 바와 같이, 상기 일차 결정화시의 전극의 구성방향과 수직한 방향으로 전극(124)을 구성한 다음, 상기 전극(124)을 통해 500V~2000V의 범위내의 고전압을 인가하여, 상기 일차 결정화된 막(122)을 이차로 결정화여 최종적으로 결정화를 완료한다.
전술한 바와 같은 공정을 통해 결정화된 다결정 실리콘막은 종래에 비해 고른 분포의 결정립으로 구성될 수 있다.
전술한 바와 같은 결정방법을 통해 결정화된 다결정 실리콘층을 액티브층으로 사용한 박막트랜지스터의 특성을 이하 그래프를 통해 설명한다.
도 3는 종래의 공정을 통해 형성한 다결정 실리콘층을 포함하는 박막트랜지스터를 대상으로 측정한 것이고, 도 4는 본 발명의 공정을 통해 형성한 다결정 실리콘층을 포함한 박막트랜지스터를 대상으로 측정한 것이다.
이때, VDS -10V로 고정하고, 게이트 전압을 변화하여 나타나는 누설전류(Ioff) 특성을 나타낸 것이다.
도 3과 도 4를 비교하면 종래의 경우에는 이동도가 39.1㎠/VSEC를 나타내고고, 본 발명의 경우에는 이동도가 49㎠/SEC 를 나타낸다.
또한, 누설전류(Ioff)의 경우 특히, Vg가 0V에서 10V 사이를 보면 누설전류 레벨이 훨씬 낮음을 알 수 있다.
따라서, 본원 발명에서처럼 전극의 위치를 상/하와 이에 수직한 좌/우 방향으로 바꾸어 가며 결정화 공정을 진행하는 것이 동작특성에 유리한 소자를 얻을 수 있음을 증명하였다.
이하, 제 2 실시예를 통해 본 발명의 변형예를 설명한다.
-- 제 2 실시예 --
본 발명의 제 2 실시예는 비정질 선행막의 상/하와 좌/우 방향에 동시에 전극을 접촉하고 고전압을 인가하여 결정화 공정을 진행하는 것을 특징으로 한다.
도 6은 본 발명의 제 2 실시예에 따른 전극의 구성을 도시한 도면이다.
도시한 바와 같이, 기판(200)상에 버퍼층을 형성하고, 버퍼층의 상부에 촉매금속(206)이 증착된 비정질 선행막(204)을 형성하고 이를 핫플레이트(218)위에 고정한다. 다음으로, 상기 비정질 선행막(204)의 상/하 와 좌/우 방향에 각각 전극(210a,12bb,212a,212b)을 구성한다.
이때, 서로 대향되는 전극의 임의의 한쪽은 (+)전극 또는 (-)전극으로서의 역할을 한다.
전술한 바와 같이, 비정질 선행막(204)의 상부에 전극을 구성하되, 상/하 측에 위치한 전극(210a,210b)과 좌/우측에 위치한 전극(212a,212b)은 서로 5㎝~7㎝의 이겨 거리(L)를 두고 구성한다.
이때, 상기 전극(210a,210b 와 212a,212b)의 위치가 너무 가까워지면 결정화에 미치는 전류보다는 전극(210a,210b 와 212a,212b)간 전류가 많아지기 때문에 결정화에 도움이 되지 않을 수 있다.
또한, 상기 상/하 측과 좌/우 측에 위치한 전극(210a,210b 와 212a,212b)은 서로 독립전원(220,222)이 연결되어 각각 결정화에 최적화된 영향을 미칠 수 있는 고전압을 인가할 수 있도록 한다.
도 5의 구성은 상기 상/하 전극(210a,210b)과 좌/우 전극(212a,212b)이 각각 한쌍을 이루어 두 개의 독립적인 전원에 연결되어진 구성이지만, 경우에 따라서는 이하 도 6에 도시한 바와 같이, 서로 근접한 전극(210a,210b)이 동일 성질을 가지는 전극으로 묶여져 하나의 전원(220)에에서 전압을 입력받도록 구성할 수 있다.
전술한 바와 같은 도 5와 도 6의 구성으로 비정질 성행막을 다결정 실리콘으로 형성할 수 있다.
이하, 전술한 바와 같은 제 1 및 제 2 실시예를 통해 결정화된 다결정 실리콘막을 포함한 다결정 박막트랜지스터의 제조공정을 도 7a 내지 도 7d를 참조하여 설명한다.
먼저, 도 7a에 도시한 바와 같이, 버퍼층(302)이 형성된 기판(300)상에 전술한 바와 같은 결정화 공정을 통해 결정화된 다결정 실리콘막을 패턴하여, 섬 형상 의 액티브층(314)을 형성한다.
연속하여, 상기 액티브층(314)의 상부에 질화 실리콘(SiN2) 또는 산화 실리콘(SiO2)을 증착하여 게이트 절연막(316)을 형성한다.
상기 액티브층(314)은 두 개의 영역으로 구분될 수 있는데 액티브채널층의 수단이 되는 제 1 액티브 영역(314a)과, 불순물이 도핑되어 오믹 영역이 될 제 2 액티브영역(314b)이 그것이다.
도 7b에 도시한 바와 같이, 상기 게이트 절연막(316)이 형성된 기판(300)의 전면에 알루미늄(Al)과 알루미늄 합금을 포함하는 저 저항금속을 증착하고 패턴하여, 상기 제 1 액티브 영역에 대응하는 게이트 절연막(316)상에 게이트 전극(318)을 형성한다.
연속하여, 상기 게이트 전극(318)이 형성된 기판(300)의 전면에 n+ 또는 p+ 불순물 이온을 도핑하여 상기 제 2 액티브 영역(314b)을 오믹 영역으로 형성한다.
이때, 상기 이온 도핑은 임플란테이션(implantation) 방법을 사용하게 되면 상기 불순물 이온이 도핑된 제 2 액티브 영역(314b)의 표면을 심하게 손상된 상태이다.
따라서, 소정의 온도를 가하여 활성화 공정을 진행하여 상기 제 2 액티브 영역(314b)의 표면이 원래의 상태로 회복되도록 하고, 도핑된 이온 또한 골고루 확산되도록 한다.
경우에 따라, 상기 게이트 절연막(316)은 상기 게이트 전극(318)을 에치 스 토퍼(etch stopper)로 하여 식각 할 수 있다.
다음으로, 도 7c에 도시한 바와 같이, 상기 게이트 전극(318)이 형성된 기판(300)의 전면에 전술한 바와 같은 절연물질을 증착하여 층간절연막(320)을 형성한다.
연속하여, 상기 층간절연막(320)을 패턴하여, 상기 제 1 액티브영역(314a)양측의 제 2 액티브 영역(314b)을 각각 노출하는 제 1 콘택홀(322)과 제 2 콘택홀(324)을 형성한다.
다음으로, 도 7d에 도시한 바와 같이, 상기 층간절연막(320)이 형성된 기판(300)의 전면에 구리(Cu), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti)등을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 제 2 액티브 영역(314b)과 각각 접촉하는 소스전극(326)과 드레인 전극(328)을 형성한다.
전술한 바와 같은 공정을 통해 본 발명에 따른 다결정 박막트랜지스터를 제작할 수 있다.
전술한 바와 같이 비정질 선행막 상/하측과 좌/우측에서 각각 또는 동시에 고전압을 인가하여 결정화를 진행하게 되면, 고른 분포의 결정립으로 이루어진 다결정 실리콘막을 형성할 수 있고, 이를 포함하여 제작된 다결정 박막트랜지스터는 이동도가 개선되고 누설전류 레벨이 낮아져 동작특성이 개선되는 효과가 있다.

Claims (12)

  1. 기판의 전면에 비정질 실리콘을 증착하여 비정질 선행막을 형성하는 단계와;
    상기 비정질 선행막의 상부에 촉매금속을 증착하는 단계와;
    상기 촉매금속이 증착된 비정질 선행막의 일측과 타측에 고전압 인가용 전극을 구성하는 단계와;
    결정화 온도 분위기에서 상기 전극에 고전압을 인가하여 비정질 선행막을 일차로 결정화하는 단계와;
    상기 전극을 일차 결정화시의 구성과 수직한 방향으로 서로 대응되게 구성하고 고전압을 인가하여, 상기 일차 결정화된 막을 이차로 결정화하는 단계
    를 포함하는 다결정 실리콘막 제조방법.
  2. 제 1 항에 있어서,
    상기 결정화 온도는 500℃~550℃의 범위인 다결정 실리콘막 제조방법.
  3. 기판의 전면에 비정질 실리콘을 증착하여 비정질 선행막을 형성하는 단계와;
    상기 비정질 선행막의 상부에 촉매금속을 증착하는 단계와;
    상기 촉매금속이 증착된 비정질 선행막의 상/하측과 좌/우측에 각각 서로 대 응되는 극성(+ 또는 -)을 가지는 전극을 구성하는 단계와;
    결정화 온도 분위기에서 상기 전극에 고전압을 인가하여, 상기 비정질 선행막을 결정화하는 단계
    를 포함하는 다결정 실리콘막 형성방법.
  4. 제 3 항에 있어서,
    상기 상/하측에 구성된 전극과 연결된 제 1 전원과, 상기 좌/우측에 구성된 전극과 연결된 제 2 전원을 통해 고전압을 인가하는 다결정 실리콘막 형성방법.
  5. 제 3 항에 있어서,
    상기 상/하측과 좌/우측에 구성된 전극 중 동일한 극성의 전극을 각각 하나로 연결하여, 이에 단일 전원을 연결하여 이를 통해 고전압을 인가하는 다결정 실리콘막 형성방법.
  6. 제 3 항에 있어서,
    상기 결정화 온도는 500℃~550℃의 범위인 다결정 실리콘막 형성방법.
  7. 기판의 전면에 비정질 실리콘을 증착하여 비정질 선행막을 형성하는 단계와;
    상기 비정질 선행막의 상부에 촉매금속을 증착하는 단계와;
    상기 촉매금속이 증착된 비정질 선행막의 일측과 타측에 고전압 인가용 전극을 구성하는 단계와;
    결정화 온도 분위기에서 상기 전극에 고전압을 인가하여 비정질 선행막을 일차로 결정화하는 단계와;
    상기 전극을 일차 결정화시의 구성과 수직한 방향으로 서로 대응되게 구성하고 고전압을 인가하여, 상기 일차 결정화된 막을 이차로 결정화하여 다결정 실리콘막을 형성하는 단계와;
    상기 다결정 실리콘막을 아일랜드 형상으로 패턴하여 액티브층을 형성하는 단계와;
    상기 액티브층 상에 제 2 절연막인 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상부의 액티브층 상에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 양측의 액티브층에 불순물을 도핑하여, 오믹콘택 영역을 형성하는 단계와;
    상기 오믹콘택 영역이 형성된 기판의 전면에 층간절연막을 형성하여, 상기 오믹콘택 영역의 일부를 노출하는 제 1 콘택홀과 제 2 콘택홀을 형성하는 단계와;
    상기 제 1 콘택홀과 제 2 콘택홀을 통해 상기 오믹콘택 영역과 각각 접촉하는 소스 전극과 드레인 전극을 형성하는 단계
    를 포함하는 다결정 박막트랜지스터 제조방법.
  8. 제 7 항에 있어서,
    상기 결정화 온도는 500℃~550℃의 범위인 다결정 박막트랜지스터 제조방법.
  9. 기판의 전면에 비정질 실리콘을 증착하여 비정질 선행막을 형성하는 단계와;
    상기 비정질 선행막의 상부에 촉매금속을 증착하는 단계와;
    상기 촉매금속이 증착된 비정질 선행막의 상/하측과 좌/우측에 각각 서로 대응되는 극성(+ 또는 -)을 가지는 전극을 구성하는 단계와;
    결정화 온도 분위기에서 상기 전극에 고전압을 인가하여, 상기 비정질 선행막을 결정화하여 다결정 실리콘막을 형성하는 단계와;
    상기 다결정 실리콘막을 아일랜드 형상으로 패턴하여 액티브층을 형성하는 단계와;
    상기 액티브층 상에 제 2 절연막인 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상부의 액티브층 상에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 양측의 액티브층에 불순물을 도핑하여, 오믹콘택 영역을 형성하는 단계와;
    상기 오믹콘택 영역이 형성된 기판의 전면에 층간절연막을 형성하여, 상기 오믹콘택 영역의 일부를 노출하는 제 1 콘택홀과 제 2 콘택홀을 형성하는 단계와;
    상기 제 1 콘택홀과 제 2 콘택홀을 통해 상기 오믹 콘택 영역과 각각 접촉하는 소스 전극과 드레인 전극을 형성하는 단계
    를 포함하는 다결정 박막트랜지스터 제조방법.
  10. 제 9 항에 있어서,
    상기 상/하측에 구성된 전극과 연결된 제 1 전원과, 상기 좌/우측에 구성된 제 2 전원을 통해 고전압을 인가하는 다결정 박막트랜지스터 제조방법.
  11. 제 9 항에 있어서,
    상기 상/하측과 좌/우측에 구성된 전극 중 동일한 극성의 전극을 각각 하나로 연결하여, 이에 단일 전원을 연결하여 이를 통해 고전압을 인가하는 다결정 박막트랜지스터 제조방법.
  12. 제 9 항에 있어서,
    상기 결정화 온도는 500℃~550℃의 범위인 다결정 박막트랜지스터 제조방법.
KR1020020067881A 2002-11-04 2002-11-04 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법 KR100930362B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020020067881A KR100930362B1 (ko) 2002-11-04 2002-11-04 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법
US10/465,786 US6849525B2 (en) 2002-11-04 2003-06-20 Methods for forming polycrystalline silicon layer and fabricating polycrystalline silicon thin film transistor
CNB031479359A CN1319123C (zh) 2002-11-04 2003-06-27 形成多晶硅层以及制作多晶硅薄膜晶体管的方法
JP2003358095A JP4026009B2 (ja) 2002-11-04 2003-10-17 多結晶シリコン膜形成方法とこれを利用した薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020067881A KR100930362B1 (ko) 2002-11-04 2002-11-04 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20040039730A KR20040039730A (ko) 2004-05-12
KR100930362B1 true KR100930362B1 (ko) 2009-12-08

Family

ID=32822498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020067881A KR100930362B1 (ko) 2002-11-04 2002-11-04 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법

Country Status (4)

Country Link
US (1) US6849525B2 (ko)
JP (1) JP4026009B2 (ko)
KR (1) KR100930362B1 (ko)
CN (1) CN1319123C (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100474628C (zh) * 2003-05-27 2009-04-01 卢在相 硅薄膜退火方法和由该方法制造的多晶硅薄膜
KR100623693B1 (ko) * 2004-08-25 2006-09-19 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
TW200739731A (en) * 2006-03-03 2007-10-16 Jae-Sang Ro Method for crystallization of amorphous silicon by joule heating
WO2007145873A2 (en) * 2006-06-05 2007-12-21 Cohen Philip I Growth of low dislocation density group-iii nitrides and related thin-film structures
KR100811282B1 (ko) * 2006-12-27 2008-03-07 주식회사 테라세미콘 다결정 실리콘 제조방법
KR100818287B1 (ko) * 2007-01-10 2008-03-31 삼성전자주식회사 폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막트랜지스터 및 그 제조방법
KR101043788B1 (ko) * 2009-04-21 2011-06-22 주식회사 엔씰텍 다결정 실리콘막의 제조방법 및 이를 포함하는 박막트랜지스터의 제조방법
TW201104025A (en) * 2009-04-21 2011-02-01 Ensiltech Corp Apparatus and method for manufacturing poly-Si thin film
KR101031882B1 (ko) * 2009-05-08 2011-05-02 주식회사 엔씰텍 다결정 실리콘 박막 제조장치 및 방법
KR101084232B1 (ko) * 2009-12-15 2011-11-16 삼성모바일디스플레이주식회사 박막 트랜지스터 제조 장치
CN102956500A (zh) * 2011-08-23 2013-03-06 广东中显科技有限公司 多晶硅薄膜晶体管的制备方法
JP5995698B2 (ja) * 2012-12-06 2016-09-21 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、結晶性酸化物半導体薄膜及びその製造方法、表示装置、並びにｘ線センサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020035909A (ko) * 2000-11-07 2002-05-16 한민구 다결정 실리콘 박막 트랜지스터의 제조방법
KR20020056109A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 실리콘막의 결정화 방법
KR20020058271A (ko) * 2000-12-29 2002-07-12 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
JP2002280550A (ja) * 2001-03-22 2002-09-27 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1119053B1 (en) 1993-02-15 2011-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating TFT semiconductor device
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
TW279275B (ko) 1993-12-27 1996-06-21 Sharp Kk
US6309951B1 (en) * 1998-06-10 2001-10-30 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon
US6558986B1 (en) * 1998-09-03 2003-05-06 Lg.Philips Lcd Co., Ltd Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method
US6294442B1 (en) * 1999-12-10 2001-09-25 National Semiconductor Corporation Method for the formation of a polysilicon layer with a controlled, small silicon grain size during semiconductor device fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020035909A (ko) * 2000-11-07 2002-05-16 한민구 다결정 실리콘 박막 트랜지스터의 제조방법
KR20020056109A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 실리콘막의 결정화 방법
KR20020058271A (ko) * 2000-12-29 2002-07-12 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
JP2002280550A (ja) * 2001-03-22 2002-09-27 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
US6849525B2 (en) 2005-02-01
CN1499574A (zh) 2004-05-26
CN1319123C (zh) 2007-05-30
JP2004158850A (ja) 2004-06-03
JP4026009B2 (ja) 2007-12-26
KR20040039730A (ko) 2004-05-12
US20040203218A1 (en) 2004-10-14

Similar Documents

Publication Publication Date Title
KR100650343B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100930362B1 (ko) 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법
KR100317641B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100473997B1 (ko) 박막 트랜지스터 제조방법
KR100715908B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100317640B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100317639B1 (ko) 박막 트랜지스터와 액정표시장치 및 그 제조방법
KR100713880B1 (ko) 다결정실리콘 박막트랜지스터의 제조방법
KR100504538B1 (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법
KR100470021B1 (ko) 실리콘 결정화 방법과 박막트랜지스터 제조방법
KR100452445B1 (ko) 다결정 실리콘 박막트랜지스터 제조방법
KR100452444B1 (ko) 다결정 실리콘 박막트랜지스터 제조방법
KR100447893B1 (ko) 박막 트랜지스터 제조방법
KR100491584B1 (ko) 히팅장치와 이를 이용한 다결정 실리콘 형성방법
KR100375390B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100452443B1 (ko) 다결정 실리콘 박막트랜지스터 제조방법
KR100947269B1 (ko) 전극과 이를 이용한 다결정 박막트랜지스터의 제조방법
KR100452446B1 (ko) 다결정 실리콘 박막트랜지스터 제조방법
JPH02189935A (ja) 薄膜トランジスタの製造方法
KR20040038237A (ko) 전극과 이를 이용한 다결정 박막트랜지스터의 제조방법
KR100709282B1 (ko) 박막 트랜지스터 및 제조 방법
KR101018271B1 (ko) 다결정 실리콘 박막트랜지스터 제조방법
KR20030055404A (ko) 박막 트랜지스터 제조방법
KR20020049148A (ko) 박막트랜지스터와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee