KR100818287B1 - 폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막트랜지스터 및 그 제조방법 - Google Patents

폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR100818287B1
KR100818287B1 KR20070003070A KR20070003070A KR100818287B1 KR 100818287 B1 KR100818287 B1 KR 100818287B1 KR 20070003070 A KR20070003070 A KR 20070003070A KR 20070003070 A KR20070003070 A KR 20070003070A KR 100818287 B1 KR100818287 B1 KR 100818287B1
Authority
KR
South Korea
Prior art keywords
layer
forming
insulating layer
heater
amorphous material
Prior art date
Application number
KR20070003070A
Other languages
English (en)
Inventor
최준희
안드레이 줄카니브
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20070003070A priority Critical patent/KR100818287B1/ko
Priority to US11/882,725 priority patent/US7960220B2/en
Priority to JP2008003574A priority patent/JP5207745B2/ja
Priority to CNA2008101428961A priority patent/CN101320685A/zh
Application granted granted Critical
Publication of KR100818287B1 publication Critical patent/KR100818287B1/ko
Priority to US12/929,587 priority patent/US8445333B2/en
Priority to US13/713,589 priority patent/US9136353B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K29/00—Combinations of writing implements with other articles
    • B43K29/18—Combinations of writing implements with other articles with hand tools, e.g. erasing knives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K24/00—Mechanisms for selecting, projecting, retracting or locking writing units
    • B43K24/10—Mechanisms for selecting, projecting, retracting or locking writing units for selecting, projecting and locking several writing units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K25/00—Attaching writing implements to wearing apparel or objects involving constructional changes of the implements
    • B43K25/02—Clips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K29/00—Combinations of writing implements with other articles
    • B43K29/02—Combinations of writing implements with other articles with rubbers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막 트랜지스터 및 그 제조방법이 개시된다. 개시된 폴리 실리콘의 형성방법은, 기판 상에 절연층을 형성하는 단계; 절연층 상에 제1 및 제2 전극을 형성하는 단계; 절연층 상에 제1 전극과 제2 전극을 연결하도록 적어도 하나의 히터층을 형성하는 단계; 적어도 하나의 히터층 상에 실리콘을 포함하는 비정질 물질층을 형성하는 단계; 절연층을 식각하여 히터층 하부에 관통공을 형성하는 단계; 및 제1 및 제2 전극 사이에 전압을 인가하여 히터층을 가열시킴으로써 비정질 물질층을 폴리 실리콘층으로 결정화시키는 단계;를 포함한다.

Description

폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막 트랜지스터 및 그 제조방법{Method of manufacturing poly silicon, thin film transistor having the poly silicon and mathod of manufacturing the thin film transistor}
도 1a 내지 도 4b는 본 발명의 실시예에 따른 폴리 실리콘의 형성방법을 설명하기 위한 도면들이다.
도 5a 내지 도 8b는 본 발명의 다른 실시예에 따른 폴리 실리콘의 형성방법을 설명하기 위한 도면들이다.
도 9a 내지 도 10b는 본 발명의 또 다른 실시예에 따른 폴리 실리콘의 형성방법을 설명하기 위한 도면들이다.
도 11a 내지 도 13b는 본 발명의 또 다른 실시예에 따른 폴리 실리콘의 형성방법을 설명하기 위한 도면들이다.
도 14a 및 도 14b는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터를 도시한 평면도 및 단면도이다.
도 15는 도 14a 및 도 14b에 도시된 본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 변형예를 도시한 단면도이다.
도 16a 및 도 16b는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터를 도시한 평면도 및 단면도이다.
도 17은 도 16a 및 도 16b에 도시된 본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 변형예를 도시한 단면도이다.
도 18a 내지 도 22는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 도면들이다.
도 23a 내지 도 28은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 도면들이다.
도 29a 내지 도 31은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 도면들이다.
도 32a 내지 도 36은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 도면들이다.
<도면의 주요 부분에 대한 부호의 설명>
110,210,310,410,510,610,710,810,910,1010... 기판
120,220,320,420,520,620,720,820,920,1020... 절연층
125,225,325,425,525,625,725,825,925,1025... 관통공
131,231,331,431... 제1 전극
132,232,332,432... 제2 전극
140,240,440,740,840,1040... 히터층
150,250,350,750,850,950... 실리콘을 포함하는 비정질 물질층
160,260,360,460,560,660,760,860,960,1060... 폴리 실리콘층
531,631,731,831,931,1031... 소스 전극
532,632,732,832,932,1032... 드레인 전극
570,670,770,870,970,1070... 게이트 전극
580,680,780,880,980,1080... 산화막
본 발명은 폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막 트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로 유기 발광다이오드(OLED;Organic Light Emitting Diode)나 액정 디스플레이(LCD;Liquid Crystal Display) 등과 같은 디스플레이 장치는 스위칭 소자로서 박막 트랜지스터(TFT; Thin Film Transistor)가 사용된다.
박막 트랜지스터(TFT: Thin Film Transistor)는 게이트(gate) 전극, 소스(source) 전극, 및 드레인(drain) 전극을 구비하며, 상기 소오스 전극과 드레인 전극 사이에는 반도체로 이루어진 채널(channel) 물질층이 형성되어 있다. 이러한 채널 물질층은 비정질 실리콘(amorphous silicon) 또는 폴리 실리콘(poly silicon)으로 이루어질 수 있는데, 폴리 실리콘의 전자이동도가 비정질 실리콘의 전자이동도보다 높기 때문에 소자의 고속 동작을 위해서 최근에는 박막 트랜지스터의 채널 물질로서 폴리 실리콘이 주로 이용되고 있다.
이러한 폴리 실리콘을 제조하는 방법으로는 기판 상에 비정질 실리콘을 플라즈마 화학기상증착법(PECVD; Plasma Enhanced Chemical Vapor Deposition)에 의하 여 증착한 다음, 이를 결정화(crystallization)시키는 방법이 일반적으로 사용된다. 여기서, 비정질 실리콘을 결정화시키는 방법으로는 열처리(thermal annealing)법 또는 엑시머 레이저 결정화(ELC; Eximer Laser Crystallization)법이 있다. 그러나, 상기 열처리법은 일반적으로 600℃ 이상의 온도가 요구되기 때문에 유리 기판을 사용하는 액정 디스플레이(LCD)나 유기 발광다이오드(OLED)의 박막 트랜지스터(TFT)를 제조하는 데에는 적합하지 않다. 이에 대하여, 상기 엑시머 레이저 결정화법은 비교적 저온에서 결정화가 이루어진다는 점에서 장점이 있다. 이와 같이, 저온에서 결정화된 폴리 실리콘을 저온 폴리실리콘(LTPS; Low Temperature Poly Silicon)이라 한다. 그러나, 상기 엑시머 레이저 결정화법은 기판의 크기가 대형화될수록 결정화 균일도(crystallization uniformity)가 떨어지기 때문에 대면적의 액정 디스플레이(LCD)나 유기 발광다이오드(OLED)를 구현하는 데에는 어려움이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 국부적인 가열을 통하여 폴리 실리콘을 형성하는 방법, 그리고 이러한 폴리 실리콘을 구비하는 박막 트랜지스터 및 그 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여,
본 발명의 구현예에 따른 폴리 실리콘의 형성방법은,
기판 상에 절연층을 형성하는 단계;
상기 절연층 상에 제1 및 제2 전극을 형성하는 단계;
상기 절연층 상에 상기 제1 전극과 제2 전극을 연결하도록 적어도 하나의 히터층을 형성하는 단계;
상기 적어도 하나의 히터층 상에 실리콘을 포함하는 비정질 물질층을 형성하는 단계;
상기 절연층을 식각하여 상기 히터층 하부에 관통공을 형성하는 단계; 및
상기 제1 및 제2 전극 사이에 전압을 인가하여 상기 히터층을 가열시킴으로써 상기 비정질 물질층을 폴리 실리콘층으로 결정화시키는 단계;를 포함한다.
본 발명의 다른 구현예에 따른 폴리 실리콘의 형성방법은,
기판 상에 절연층을 형성하는 단계;
상기 절연층 상에 실리콘을 포함하는 적어도 하나의 비정질 물질층을 형성하는 단계;
상기 적어도 하나의 비정질 물질층 상에 히터층을 형성하는 단계;
상기 히터층의 양단에 각각 연결되는 제1 및 제2 전극을 상기 절연층 상에 형성하는 단계;
상기 절연층을 식각하여 상기 비정질 물질층 하부에 관통공을 형성하는 단계; 및
상기 제1 및 제2 전극 사이에 전압을 인가하여 상기 히터층을 가열시킴으로써 상기 비정질 물질층을 폴리 실리콘층으로 결정화시키는 단계;를 포함한다.
본 발명의 또 다른 구현예에 따른 폴리 실리콘의 제조방법은,
기판 상에 절연층을 형성하는 단계;
상기 절연층 상에 제1 및 제2 전극과, 상기 제1 및 제2 전극을 연결하는 실리콘을 포함하는 적어도 하나의 비정질 물질층을 형성하는 단계;
상기 절연층을 식각하여 상기 비정질 물질층 하부에 관통공을 형성하는 단계; 및
상기 제1 및 제2 전극 사이에 전압을 인가하여 상기 비정질 물질층을 가열시킴으로써 상기 비정질 물질층을 폴리 실리콘층으로 결정화시키는 단계;를 포함한다.
본 발명의 또 다른 구현예에 따른 폴리 실리콘의 제조방법은,
기판 상에 절연층을 형성하는 단계;
상기 절연층 상에 제1 및 제2 전극과, 상기 제1 및 제2 전극을 연결하는 적어도 하나의 히터층을 형성하는 단계;
상기 절연층을 식각하여 상기 히터층 하부에 관통공을 형성하는 단계;
상기 제1 및 제2 전극 사이에 전압을 인가하여 상기 히터층을 가열시키는 단계; 및
상기 가열된 히터층 상에 폴리 실리콘을 증착시키는 단계;를 포함한다.
본 발명의 또 다른 구현예에 따른 박막 트랜지스터는,
기판;
상기 기판 상에 형성되는 게이트 전극;
상기 게이트 전극 상에 돌출되게 형성되는 절연층;
상기 돌출된 절연층의 상면에 형성되는 소스 전극 및 드레인 전극; 및
상기 소스 전극과 드레인 전극을 연결하도록 브릿지(bridge) 형태로 형성되는 적어도 하나의 폴리 실리콘층;을 구비한다.
본 발명의 또 다른 구현예에 따른 박막 트랜지스터의 제조방법은,
기판 상에 게이트 전극 및 절연층을 순차적으로 형성하는 단계;
상기 절연층 상에 소스 전극 및 드레인 전극을 형성하는 단계;
상기 절연층 상에 상기 소스 전극과 드레인 전극을 연결하도록 적어도 하나의 히터층을 형성하는 단계;
상기 적어도 하나의 히터층 상에 실리콘을 포함하는 비정질 물질층을 형성하는 단계;
상기 절연층을 식각하여 상기 히터층 하부에 관통공을 형성하는 단계;
상기 소스 전극 및 드레인 전극 사이에 전압을 인가하여 상기 히터층을 가열시킴으로써 상기 비정질 물질층을 폴리 실리콘층으로 결정화시키는 단계; 및
상기 노출된 히터층을 식각하여 제거하는 단계;를 포함한다.
본 발명의 또 다른 구현예에 따른 박막 트랜지스터의 제조방법은,
기판 상에 게이트 전극 및 절연층을 순차적으로 형성하는 단계;
상기 절연층 상에 실리콘을 포함하는 적어도 하나의 비정질 물질층을 형성하는 단계;
상기 적어도 하나의 비정질 물질층 상에 히터층을 형성하는 단계;
상기 히터층의 양단에 각각 연결되는 소스 전극 및 드레인 전극을 상기 절연 층 상에 형성하는 단계;
상기 절연층을 식각하여 상기 비정질 물질층 하부에 관통공을 형성하는 단계;
상기 소스 전극 및 드레인 전극 사이에 전압을 인가하여 상기 히터층을 가열시킴으로써 상기 비정질 물질층을 폴리 실리콘층으로 결정화시키는 단계; 및
상기 노출된 히터층을 식각하여 제거하는 단계;포함한다.
본 발명의 또 다른 구현예에 따른 박막 트랜지스터의 제조방법은,
기판 상에 게이트 전극 및 절연층을 순차적으로 형성하는 단계;
상기 절연층 상에 소스 전극 및 드레인 전극과, 상기 소스 전극 및 드레인 전극을 연결하는 실리콘을 포함하는 적어도 하나의 비정질 물질층을 형성하는 단계;
상기 절연층을 식각하여 상기 비정질 물질층 하부에 관통공을 형성하는 단계; 및
상기 소스 전극 및 드레인 전극 사이에 전압을 인가하여 상기 비정질 물질층을 가열시킴으로써 상기 비정질 물질층을 폴리 실리콘층으로 결정화시키는 단계;를 포함한다.
본 발명의 또 다른 구현예에 따른 박막 트랜지스터의 제조방법은,
기판 상에 게이트 전극 및 절연층을 순차적으로 형성하는 단계;
상기 절연층 상에 소스 전극 및 드레인 전극과, 상기 소스 전극 및 드레인 전극을 연결하는 적어도 하나의 히터층을 형성하는 단계;
상기 절연층을 식각하여 상기 히터층 하부에 관통공을 형성하는 단계;
상기 소스 전극 및 드레인 전극 사이에 전압을 인가하여 상기 히터층을 가열시키는 단계;
상기 가열된 히터층 상에 폴리 실리콘층을 증착시키는 단계; 및
상기 노출된 히터층을 식각하여 제거하는 단계;를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하여, 도면상에서 각 구성요소의 크기는 편의상 과장되어 있을 수 있다.
도 1a 내지 도 4b는 본 발명의 실시예에 따른 폴리 실리콘의 형성방법을 설명하기 위한 도면들이다.
도 1a는 기판 상에 절연층을 형성하고, 상기 절연층 상에 제1 및 제2 전극을 형성한 상태를 도시한 평면도이며, 도 1b는 도 1a의 Ⅰ-Ⅰ'선을 따라 본 단면도이다. 도 1a 및 도 1b를 참조하면, 먼저 기판(110)을 준비한 다음, 상기 기판(110)의 상면에 절연층(120)을 형성한다. 여기서, 상기 기판(110)으로는 예를 들면, 유리 기판, 플라스틱 기판 또는 실리콘 기판이 사용될 수 있다. 그리고, 상기 절연층(120)은 예를 들면 실리콘 산화물로 이루어질 수 있다. 그리고, 상기 절연층(120)의 상면에 제1 및 제2 전극(131,132)을 서로 이격되도록 형성한다. 상기 제1 및 제2 전극(131,132)은 상기 절연층(120)의 상면에 도전성 금속물질을 증착한 다음, 이를 소정 형태로 패터닝함으로써 형성될 수 있다.
도 2a는 상기 절연층(120) 상에 히터층(140)을 형성하고, 이 히터층(140) 상 에 실리콘을 포함하는 비정질 물질층(150)을 형성한 상태를 도시한 평면도이며, 도 2b는 도 2a의 Ⅱ-Ⅱ'선을 따라 본 단면도이다. 도 2a 및 도 2b를 참조하면, 제1 및 제2 전극(131,132)이 형성된 절연층(120)의 상면에 상기 제1 전극(131)과 제2 전극(132)를 연결하도록 히터층(140)을 형성한다. 여기서, 상기 히터층(140)은 W, Mo, SiC, ZrO2, MoSi2 및 NiCr으로 이루어진 그룹에서 선택된 적어도 하나의 물질로 이루어질 수 있다. 한편, 도면에서는 히터층(140)이 하나인 경우가 도시되어 있으나, 본 실시예는 이에 한정되지 않고 두 개 이상의 히터층(140)이 상기 제1 전극(131)과 제2 전극(132)을 연결하도록 형성될 수 있다. 그리고, 상기 히터층(140)의 상면에 실리콘을 포함하는 비정질 물질층(150)을 형성한다. 여기서, 상기 비정질 물질층(150)은 비정질 실리콘(amorphous silicon) 또는 비정질 실리콘 카바이드(amorphous silicon carbide)로 이루어질 수 있다. 상기한 히터층(140) 및 비정질 물질층(150)은 제1 및 제2 전극(131,132)이 형성된 절연층 상에 히터 물질 및 실리콘을 포함하는 비정질 물질을 순차적으로 증착한 다음, 이를 소정 형태로 패터닝함으로써 형성될 수 있다.
도 3a는 절연층(120)을 기판(110)이 노출될 때까지 식각한 상태를 도시한 평면도이며, 도 3b는 도 3a의 Ⅲ-Ⅲ'선을 따라 본 단면도이다. 도 3a 및 도 3b를 참조하면, 상기 절연층(120)을 기판(110)이 노출될 때까지 습식 식각하게 되면, 상기 절연층(120)은 제1 및 제2 전극(131,132)의 하부에만 남게 되며, 상기 히터층(140)의 하부에는 관통공(125)이 형성된다. 이에 따라, 상기 히터층(140) 및 비정질 물 질층(150)은 제1 전극(131)과 제2 전극(132)을 연결하는 브릿지(bridge) 형태를 가지게 된다.
도 4a 및 도 4b를 참조하면, 상기 제1 전극(131)과 제2 전극(132) 사이에 소정 전압을 인가함으로써 상기 히터층(140)을 소정 온도로 가열시키게 되면, 상기 히터층(140) 상에 형성된 비정질 물질층(150)은 결정화되어 폴리실리콘층(160)으로 변화하게 된다. 여기서, 상기 히터층(140)은 대략 600℃ 이상의 온도로 가열될 수 있다. 이 과정에서, 상기 히터층(140) 상에 형성된 비정질 물질층(150)만 가열되므로 기판(110)은 200℃ 이하의 온도로 유지될 수 있게 된다. 한편, 도면에서는 상기 제1 및 제2 전극(131,132) 사이에 직류 전압이 인가되는 경우가 도시되어 있으나, 본 실시예는 이에 한정되지 않고 상기 제1 및 제2 전극(131,132) 사이에 교류 전압 또는 펄스 전압이 인가될 수도 있다.
도 5a 내지 도 8b는 본 발명의 다른 실시예에 따른 폴리 실리콘의 형성방법을 설명하기 위한 도면들이다.
도 5a 및 도 5b는 기판(210) 상에 절연층(220)을 형성하고, 상기 절연층(220) 상에 비정질 물질층(250) 및 히터층(240)을 순차적으로 형성한 상태를 도시한 평면도 및 단면도이다. 도 5a 및 도 5b를 참조하면, 먼저 기판(210)을 준비한 다음, 상기 기판(210)의 상면에 절연층(220)을 형성한다. 여기서, 상기 기판(210)으로는 예를 들면, 유리 기판, 플라스틱 기판 또는 실리콘 기판이 사용될 수 있다. 그리고, 상기 절연층(220)은 예를 들면 실리콘 산화물로 이루어질 수 있다. 이어서, 상기 절연층(220)의 상면에 실리콘을 포함하는 비정질 물질층(250)을 형성한 다. 상기 비정질 물질층(250)은 비정질 실리콘 또는 비정질 실리콘 카바이드로 이루어질 수 있다. 도면에서는 절연층(220)의 상면에 하나의 비정질 실리콘층(250)이 형성된 경우가 도시되어 있으나, 본 실시예는 이에 한정되지 않도 두 개 이상의 비정질 실리콘층(250)이 형성될 수도 있다. 그리고, 상기 비정질 물질층(250)의 상면에 히터층(240)을 형성한다. 상기 히터층(240)은 W, Mo, SiC, ZrO2, MoSi2 및 NiCr으로 이루어진 그룹에서 선택된 적어도 하나의 물질로 이루어질 수 있다. 상기한 비정질 물질층(250) 및 히터층(240)은 상기 절연층(220) 상에 실리콘을 포함하는 비정질 물질 및 히터 물질을 순차적으로 증착한 다음, 이를 소정 형태로 패터닝함으로써 형성될 수 있다.
도 6a는 제1 및 제2 전극(231,232)이 히터층(240)의 양단에 연결되도록 형성된 상태를 도시한 평면도이며, 도 6b는 도 6a의 Ⅳ-Ⅳ'선을 따라 본 단면도이다. 도 6a 및 도 6b를 참조하면, 상기 제1 및 제2 전극(231,232)은 비정질 물질층(250) 및 히터층(240)이 형성된 절연층(220) 상에 도전성 금속물질을 증착한 다음, 이를 소정 형태로 패터닝함으로써 형성될 수 있다. 이에 따라, 상기 제1 및 제2 전극(231,232)은 상기 히터층(240)의 양단 상면에 각각 연결된다.
도 7a는 절연층(220)을 기판(210)이 노출될 때까지 식각한 상태를 도시한 평면도이며, 도 7b는 도 7a의 Ⅴ-Ⅴ'선을 따라 본 단면도이다. 도 7a 및 도 7b를 참조하면, 상기 절연층(220)을 기판(210)이 노출될 때까지 습식 식각하게 되면, 상기 절연층(220)은 제1 및 제2 전극(231,232)의 하부에만 남게 되며, 상기 비정질 물질 층(250)의 하부에는 관통공(225)이 형성된다. 이에 따라, 상기 비정질 물질층(250) 및 히터층(240)은 제1 전극(231)과 제2 전극(232)을 연결하는 브릿지(bridge) 형태를 가지게 된다.
도 8a 및 도 8b를 참조하면, 상기 제1 전극(231)과 제2 전극(232) 사이에 소정 전압을 인가함으로써 상기 히터층(240)을 소정 온도로 가열시키게 되면, 상기 히터층(240)의 하면에 형성된 비정질 물질층(250)은 결정화되어 폴리 실리콘층(260)으로 변화하게 된다. 여기서, 상기 히터층(240)은 대략 600℃ 이상의 온도로 가열될 수 있다. 이 과정에서, 상기 히터층(240) 상에 형성된 비정질 물질층(250)만 가열되므로 기판(210)은 200℃ 이하의 온도로 유지될 수 있게 된다. 한편, 도면에서는 상기 제1 및 제2 전극(231,232) 사이에 직류 전압이 인가되는 경우가 도시되어 있으나, 본 실시예는 이에 한정되지 않고 상기 제1 및 제2 전극(231,232) 사이에 교류 전압 또는 펄스 전압이 인가될 수도 있다.
도 9a 내지 도 10b는 본 발명의 또 다른 실시예에 따른 폴리 실리콘의 형성방법을 설명하기 위한 도면들이다.
도 9a 및 도 9b를 참조하면, 먼저 기판(310)을 준비한 다음, 상기 기판(310)의 상면에 절연층(320)을 형성한다. 여기서, 상기 기판(310)으로는 예를 들면, 유리 기판, 플라스틱 기판 또는 실리콘 기판이 사용될 수 있다. 그리고, 상기 절연층(320)은 예를 들면 실리콘 산화물로 이루어질 수 있다. 그리고, 상기 절연층(320)의 상면에 제1 및 제2 전극(331,332)을 서로 이격되도록 형성한다. 이어서, 상기 절연층(320)의 상면에 제1 전극(331)과 제2 전극(332)을 연결하는 실리콘을 포함하는 비정질 물질층(350)을 형성한다. 상기 비정질 물질층(350)은 비정질 실리콘 또는 비정질 실리콘 카바이드로 이루어질 수 있다. 이러한 비정질 물질층(350)은 제1 및 제2 전극(331,332)이 형성된 절연층(320)의 상면에 실리콘을 포함하는 비정질 물질을 증착한 다음, 이를 소정 형태로 패터닝함으로써 형성될 수 있다. 한편, 도면에서는 하나의 비정질 물질층(350)이 형성된 경우가 도시되어 있으나, 본 실시예는 이에 한정되지 않고 제1 전극(331)과 제2 전극(332)을 연결하는 복수개의 비정질 물질층(350)이 형성될 수도 있다.
도 10a 및 도 10b(도 10a의 Ⅵ-Ⅵ'선을 따라 본 단면도)를 참조하면, 상기 절연층(320)을 기판(310)이 노출될 때까지 습식 식각하게 되면, 상기 절연층(320)은 제1 및 제2 전극(331,332)의 하부에만 남게 되며, 상기 비정질 물질층(350)의 하부에는 관통공이 형성된다. 이에 따라, 상기 비정질 물질층(350)은 제1 전극(331)과 제2 전극(332)을 연결하는 브릿지(bridge) 형태를 가지게 된다. 다음으로, 상기 제1 전극(331)과 제2 전극(332) 사이에 소정 전압을 인가하게 되면, 상기 비정질 물질층(350)은 소정 온도로 가열되고, 이에 따라 상기 비정질 물질층(350)은 결정화되어 폴리실리콘층(360)으로 변화하게 된다. 여기서, 상기 비정질 물질층(350)은 대략 600℃ 이상의 온도로 가열될 수 있다. 이 과정에서, 상기 비정질 물질층(350)만 가열되므로 기판은 200℃ 이하의 온도로 유지될 수 있게 된다. 한편, 도면에서는 상기 제1 및 제2 전극(331,332) 사이에 직류 전압이 인가되는 경우가 도시되어 있으나, 본 실시예는 이에 한정되지 않고 상기 제1 및 제2 전극(331,332) 사이에 교류 전압 또는 펄스 전압이 인가될 수도 있다.
이상에서는 절연층(320)의 상면에 제1 및 제2 전극(331,332)을 먼저 형성한 다음, 상기 제1 및 제2 전극(331,332)을 연결하는 비정질 물질층(350)을 형성하는 경우에 대해서 설명되었으나, 상기 절연층(320)의 상면에 비정질 물질층(350)을 먼저 형성한 다음, 상기 비정질 물질층(350)의 양단에 각각 연결되는 제1 및 제2 전극(331,332)을 형성할 수도 있다.
도 11a 내지 도 12b는 본 발명의 또 다른 실시예에 따른 폴리 실리콘의 형성방법을 설명하기 위한 도면들이다.
도 11a 및 도 11b를 참조하면, 먼저 기판(410)을 준비한 다음, 상기 기판(410)의 상면에 절연층(420)을 형성한다. 여기서, 상기 기판(410)으로는 예를 들면, 유리 기판, 플라스틱 기판 또는 실리콘 기판이 사용될 수 있다. 그리고, 상기 절연층(420)은 예를 들면 실리콘 산화물로 이루어질 수 있다. 그리고, 상기 절연층(420)의 상면에 제1 및 제2 전극(431,432)을 형성한다. 이어서, 상기 절연층(420)의 상면에 제1 전극(431)과 제2 전극(432)을 연결하도록 히터층(440)을 형성한다. 상기 히터층(440)은 W, Mo, SiC, ZrO2, MoSi2 및 NiCr으로 이루어진 그룹에서 선택된 적어도 하나의 물질로 이루어질 수 있다. 이러한 히터층(440)은 제1 및 제2 전극(431,432)이 형성된 절연층(420)의 상면에 히터 물질을 증착한 다음, 이를 소정 형태로 패터닝함으로써 형성될 수 있다. 한편, 도면에서는 히터층(440)이 하나인 경우가 도시되어 있으나, 본 실시예는 이에 한정되지 않고 두 개 이상의 히터층(440)이 상기 제1 전극(431)과 제2 전극(432)을 연결하도록 형성될 수 있다.
도 12a 및 도 12b를 참조하면, 상기 절연층(420)을 기판(410)이 노출될 때까지 습식 식각하게 되면, 상기 절연층(420)은 제1 및 제2 전극(431,432)의 하부에만 남게 되며, 상기 히터층(440)의 하부에는 관통공(425)이 형성된다. 이에 따라, 상기 히터층(440)은 제1 전극(431)과 제2 전극(432)을 연결하는 브릿지(bridge) 형태를 가지게 된다. 다음으로, 상기 제1 전극(431)과 제2 전극(432) 사이에 소정 전압을 인가하여 히터층(440)을 소정 온도로 가열시킨다. 여기서, 상기 히터층(440)은 대략 600℃ 이상의 온도로 가열될 수 있다. 도면에서는 상기 제1 및 제2 전극(431,432) 사이에 직류 전압이 인가되는 경우가 도시되어 있으나, 본 실시예는 이에 한정되지 않고 상기 제1 및 제2 전극(431,432) 사이에 교류 전압 또는 펄스 전압이 인가될 수도 있다. 그리고, 히터층(440)이 가열된 상태에서 실란(silane) 가스를 소스(source)로 사용하여 화학기상증착법(CVD; Chemical Vapor Deposition), 구체적으로 저압 화학기상증착법(LPCVD: Low Pressure Chemical Vapor Deposition)에 의하여 상기 히터층(440) 상에 실리콘을 증착시키게 되면, 도 13a 및 도 13b에 도시된 바와 같이 상기 히터층(440) 상에 폴리실리콘층(460)이 형성된다.
이상에서는 절연층(420)의 상면에 제1 및 제2 전극(431,432)을 먼저 형성한 다음, 상기 제1 및 제2 전극(431,432)을 연결하는 히터층(440)을 형성하는 경우에 대해서 설명되었으나, 상기 절연층(420)의 상면에 히터층(440)을 먼저 형성한 다음, 상기 히터층(440)의 양단에 각각 연결되는 제1 및 제2 전극(431,432)을 형성할 수도 있다.
이상의 실시예들에서 살펴본 바와 같이, 제1 전극과 제2 전극을 연결하는 히터층 및/또는 비정질 실리콘층 만이 선택적으로 가열되어 폴리 실리콘층을 형성함으로써 열에 취약한 기판, 예를 들면 유리 기판이 사용되는 경우에도 기판이 온도에 의하여 변형될 염려가 없게 된다.
이하에서는 전술한 폴리 실리콘의 형성방법에 의하여 형성된 폴리 실리콘을 구비한 박막 트랜지스터(TFT; Thin Film Transistor)에 대하여 설명하기로 한다.
도 14a는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터를 도시한 평면도이며, 도 14b는 도 14a의 Ⅶ-Ⅶ' 선을 따라 본 단면도이다. 도 14a 및 도 14b를 참조하면, 기판(510)의 상면에 게이트 전극(570)이 형성되어 있다. 여기서, 상기 기판(510)으로는 예를 들면, 유리 기판, 플라스틱 기판 또는 실리콘 기판이 사용될 수 있다. 상기 게이트 전극(570)은 예를 들면, Ni, Al, Nd, Pt, Au, Co, Ir, Cr 및 Mo 로 이루어진 그룹에서 선택된 적어도 하나의 물질로 이루어질 수 있다. 상기 게이트 전극(570)의 상면에는 절연층(520)이 돌출된 형태로 형성되어 있다. 이러한 절연층(520)은 예를 들면 실리콘 산화물로 이루어질 수 있다. 그리고, 돌출된 절연층(520)의 상면에는 각각 소스(source) 전극(531) 및 드레인(drain) 전극(532)이 형성되어 있다. 이러한 소스 전극(531) 및 드레인 전극(532)은 예를 들면, Cr/Al, 비정질 실리콘/Al 또는 Cr/Mo 으로 이루어질 수 있다. 상기 소스 전극(531) 및 드레인 전극(532) 사이에는 폴리 실리콘층(560)이 소스 전극(531) 및 드레인 전극(532)을 연결하도록 형성되어 있다. 구체적으로, 상기 폴리 실리콘층(560)은 그 양단의 하면이 각각 소스 전극(531) 및 드레인 전극(532)의 상면에 연결되도록 형 성되어 있다. 이에 따라, 상기 폴리 실리콘층(560)은 소스 전극(531) 및 드레인 전극(532)을 연결하는 브릿지(bridge) 형태를 가지게 되며, 상기 폴리 실리콘층(560)의 하부에는 관통공(525)이 형성된다. 상기와 같은 박막 트랜지스터에서는 관통공 (525)내에 존재하는 공기(air)가 게이트 절연막을 구성하게 된다. 한편, 도면에서는 하나의 폴리 실리콘층(560)이 소스 전극(531) 및 드레인 전극(532)을 연결하도록 형성되어 있는 경우가 도시되어 있지만, 본 실시예에는 이에 한정되지 않고 복수 개의 폴리 실리콘층(560)이 소스 전극(531) 및 드레인 전극(532)을 연결하도록 형성될 수도 있다.
도 15는 도 14a 및 도 14b에 도시된 박막 트랜지스터의 변형예를 도시한 것이다. 도 15를 참조하면, 도 14a 및 도 14b에 도시된 박막 트랜지스터의 전 표면에는 산화막(580)이 형성되어 있다. 상기 산화막(580)은 예를 들면, 실리콘 산화물로 이루어질 수 있다. 이에 따라, 상기 폴리 실리콘층(560) 하부의 관통공(도 14b의 525) 내벽에도 산화막(580)이 형성되며, 이 산화막(580) 및 상기 산화막(580)의 안쪽에 존재하는 공기가 게이트 절연막을 구성하게 된다. 한편, 상기 산화막(580)은 폴리 실리콘층(580) 하부의 관통공(525)을 채우도록 형성될 수도 있다. 이 경우, 상기 관통공(525)을 채우는 산화막(580)이 게이트 절연막을 구성하게 된다.
도 16a는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터를 도시한 평면도이며, 도 16b는 도 14a의 Ⅷ-Ⅷ' 선을 따라 본 단면도이다. 이하에서는 전술한 실시예와 다른 점을 중심으로 설명하기로 한다. 도 16a 및 도 16b를 참조하면, 기판(610)에 게이트 전극(670)이 형성되어 있으며, 상기 게이트 전극(670)의 상면에 는 절연층(620)이 돌출된 형태로 형성되어 있다. 그리고, 돌출된 절연층(620)의 상면에는 각각 소스(source) 전극(631) 및 드레인(drain) 전극(632)이 형성되어 있다. 상기 소스 전극(631) 및 드레인 전극(632) 사이에는 폴리 실리콘층(660)이 소스 전극(631) 및 드레인 전극(632)을 연결하도록 형성되어 있다. 여기서, 상기 폴리 실리콘층(660)은 전술한 실시예와는 달리 그 양단의 상면이 각각 소스 전극(631) 및 드레인 전극(632)의 하면에 연결되도록 형성되어 있다. 이에 따라, 상기 폴리 실리콘층(660)은 소스 전극(631) 및 드레인 전극(632)을 연결하는 브릿지(bridge) 형태를 가지게 되며, 상기 폴리 실리콘층(660)의 하부에는 관통공(625)이 형성된다. 본 실시예에 따른 박막 트랜지스터에서는 상기 관통공(625) 내에 존재하는 공기(air)가 게이트 절연막을 구성하게 된다. 한편, 도면에서는 하나의 폴리 실리콘층(660)이 소스 전극(631) 및 드레인 전극(632)을 연결하도록 형성되어 있는 경우가 도시되어 있지만, 본 실시예에는 이에 한정되지 않고 복수 개의 폴리 실리콘층(660)이 소스 전극(631) 및 드레인 전극(632)을 연결하도록 형성될 수도 있다.
도 17은 도 16a 및 도 16b에 도시된 박막 트랜지스터의 변형예를 도시한 것이다. 도 17을 참조하면, 도 16a 및 도 16b에 도시된 박막 트랜지스터의 전 표면에는 산화막(680)이 형성되어 있다. 이에 따라, 상기 폴리 실리콘층(660) 하부의 관통공(도 16b의 625) 내벽에도 산화막(680)이 형성되며, 이 산화막(680) 및 상기 산화막(680)의 안쪽에 존재하는 공기가 게이트 절연막을 구성하게 된다. 한편, 상기 산화막(680)은 폴리 실리콘층(660) 하부의 관통공(625)을 채우도록 형성될 수도 있 다. 이 경우, 상기 관통공(625)을 채우는 산화막(680)이 게이트 절연막을 구성하게 된다.
이하에서는 전술한 박막 트랜지스터를 제조하는 방법에 대하여 설명하기로 한다.
도 18a 내지 도 22는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 도면들이다.
도 18a 및 도 18b를 참조하면, 먼저 기판(710)을 준비한다. 상기 기판(710)으로는 예를 들면, 유리 기판, 플라스틱 기판 또는 실리콘 기판이 사용될 수 있다. 그리고, 상기 기판(710)의 상면에 게이트 전극(770)을 형성한다. 상기 게이트 전극(770)은 예를 들면, Ni, Al, Nd, Pt, Au, Co, Ir, Cr 및 Mo 로 이루어진 그룹에서 선택된 적어도 하나의 물질로 이루어질 수 있다. 이러한 게이트 전극(770)은 상기 기판(710)의 상면에 전술한 물질을 증착한 다음, 이를 소정 형태로 패터닝함으로써 형성될 수 있다. 이어서, 상기 게이트 전극(770)의 상면에 절연층(720)을 형성한다. 상기 절연층(720)은 예를 들면 실리콘 산화물로 이루어질 수 있다. 다음으로, 상기 절연층(720)의 상면에 소스 전극(731) 및 드레인 전극(732)을 형성한다. 상기 소스 전극(731) 및 드레인 전극(732)은 예를 들면, Cr/Al, 비정질 실리콘/Al 또는 Cr/Mo 으로 이루어질 수 있다. 이러한 소스 전극(732) 및 드레인 전극(732)은 상기 절연층(720)의 상면에 전술한 물질을 증착한 다음, 이를 소정 형태로 패터닝함으로써 형성될 수 있다.
이어서, 소스 전극(731) 및 드레인 전극(732)이 형성된 절연층(720)의 상면 에 상기 소스 전극(731)과 드레인 전극(732)을 연결하도록 히터층(740)을 형성한다. 여기서, 상기 히터층(740)은 후술하는 히터층(740)의 식각 공정에서 소정의 식각액에 의하여 히터층(740)만 선택적으로 식각될 수 있는 물질로 이루어질 수 있다. 예를 들면, 상기 히터층(740)은 W, Mo, SiC, ZrO2, MoSi2 및 NiCr으로 이루어진 그룹에서 선택된 적어도 하나의 물질로 이루어질 수 있다. 한편, 도면에서는 히터층(740)이 하나인 경우가 도시되어 있으나, 본 실시예는 이에 한정되지 않고 두 개 이상의 히터층(740)이 상기 소스 전극(731)과 드레인 전극(732)을 연결하도록 형성될 수 있다. 그리고, 상기 히터층(740)의 상면에 실리콘을 포함하는 비정질 물질층(750)을 형성한다. 여기서, 상기 비정질 물질층(750)은 비정질 실리콘 또는 비정질 실리콘 카바이드로 이루어질 수 있다. 상기한 히터층(740) 및 비정질 물질층(750)은 소스 전극(731) 및 드레인 전극(732)이 형성된 절연층(720) 상에 히터 물질 및 실리콘을 포함하는 비정질 물질을 순차적으로 증착한 다음, 이를 소정 형태로 패터닝함으로써 형성될 수 있다.
도 19a는 상기 절연층(720)을 게이트 전극(770)이 노출될 때까지 식각한 상태를 도시한 평면도이며, 도 19b는 도 19a의 Ⅸ-Ⅸ'선을 따라 본 단면도이다. 도 19a 및 도 19b를 참조하면, 상기 절연층(720)을 게이트 전극(770)이 노출될 때까지 습식 식각하게 되면, 상기 절연층(720)은 소스 전극(731) 및 드레인 전극(732)의 하부에만 남게 되며, 상기 히터층(740)의 하부에는 관통공(725)이 형성된다. 이에 따라, 상기 히터층(740) 및 비정질 물질층(750)은 소스 전극(731)과 드레인 전 극(732)을 연결하는 브릿지(bridge) 형태를 가지게 된다.
도 20a 및 도 20b를 참조하면, 상기 소스 전극(731)과 드레인 전극(732) 사이에 소정 전압을 인가함으로써 상기 히터층(740)을 소정 온도로 가열시키게 되면, 상기 히터층(740) 상에 형성된 비정질 물질층(750)은 결정화되어 폴리 실리콘층(760)으로 변화하게 된다. 여기서, 상기 히터층(740)은 대략 600℃ 이상의 온도로 가열될 수 있다. 이 과정에서, 상기 히터층(740) 상에 형성된 비정질 물질층(750)만 가열되므로 기판(710)은 200℃ 이하의 온도로 유지될 수 있게 된다. 한편, 도면에서는 상기 소스 전극(731)과 드레인 전극(732) 사이에 직류 전압이 인가되는 경우가 도시되어 있으나, 본 실시예는 이에 한정되지 않고 상기 소스 전극(731)과 드레인 전극(732) 사이에 교류 전압 또는 펄스 전압이 인가될 수도 있다.
도 21a 및 도 21b를 참조하면, 외부에 노출된 히터층(740)을 식각하여 제거한다. 이러한 히터층(740)의 식각 공정에서, 상기 히터층(740)은 식각 선택성을 가지는 물질로 이루어져 있으며, 상기 히터층(740)만 소정의 식각액에 의하여 선택적으로 식각될 수 있다. 상기와 같은 공정을 통하여 박막 트랜지스터가 완성된다. 여기서, 관통공 (725)내에 존재하는 공기(air)가 게이트 절연막을 구성하게 된다.
한편, 본 실시예에서는 도 22에 도시된 공정이 더 포함될 수 있다. 즉, 도 22를 참조하면, 도 21a 및 도 21b에 도시된 구조물의 전 표면에 산화막(780)을 형성한다. 이에 따라, 폴리 실리콘층(760) 하부의 관통공(725) 내벽에도 산화막(780)이 형성되며, 이 산화막(780) 및 상기 산화막(780)의 안쪽에 존재하는 공기가 게이 트 절연막을 구성하게 된다. 한편, 상기 산화막(780)은 폴리 실리콘층(760) 하부의 관통공(725)을 채우도록 형성될 수도 있다. 이 경우, 상기 관통공(725)을 채우는 산화막(780)이 게이트 절연막을 구성하게 된다.
도 23a 내지 도 28은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 도면들이다.
도 23a 및 도 23b를 참조하면, 먼저 기판(810)을 준비한 다음, 상기 기판(810)의 상면에 게이트 전극(870)을 형성한다. 그리고, 상기 게이트 전극(870)의 상면에 절연층(820)을 형성한다. 상기 기판, 게이트 전극(870) 및 절연층(820)은 전술하였으므로, 이에 대한 상세한 설명은 생략한다. 이어서, 상기 절연층(820)의 상면에 실리콘을 포함하는 비정질 물질층(850)을 형성한다. 상기 비정질 물질층(850)은 비정질 실리콘 또는 비정질 실리콘 카바이드로 이루어질 수 있다. 도면에서는 절연층(820)의 상면에 하나의 비정질 실리콘층(850)이 형성된 경우가 도시되어 있으나, 본 실시예는 이에 한정되지 않도 두 개 이상의 비정질 실리콘층(850)이 형성될 수도 있다. 그리고, 상기 비정질 물질층(850)의 상면에 히터층(840)을 형성한다. 상기 히터층(840)은 후술하는 히터층(840)의 식각 공정에서 소정의 식각액에 의하여 히터층(840)만 선택적으로 식각될 수 있는 물질로 이루어질 수 있다. 예를 들면, 상기 히터층(840)은 W, Mo, SiC, ZrO2, MoSi2 및 NiCr으로 이루어진 그룹에서 선택된 적어도 하나의 물질로 이루어질 수 있다. 상기한 비정질 물질층(850) 및 히터층(840)은 상기 절연층(820) 상에 실리콘을 포함하는 비정질 물질 및 히터 물질을 순차적으로 증착한 다음, 이를 소정 형태로 패터닝함으로써 형성될 수 있다.
도 24a 및 도 24b를 참조하면, 절연층(820) 상에 소스 전극(831)과 드레인 전극(832)을 히터층(840)의 양단에 각각 연결되도록 형성한다. 상기 소스 전극(831) 및 드레인 전극(832)은 비정질 물질층(850) 및 히터층(840)이 형성된 절연층(820) 상에 도전성 금속물질을 증착한 다음, 이를 소정 형태로 패터닝함으로써 형성될 수 있다. 이에 따라, 상기 소스 전극(831) 및 드레인 전극(832)은 상기 히터층(840)의 양단 상면에 각각 연결된다.
도 25a는 상기 절연층(820)을 게이트 전극(870)이 노출될 때까지 식각한 상태를 도시한 평면도이며, 도 25b는 도 25a의 Ⅹ-Ⅹ'선을 따라 본 단면도이다. 도 25a 및 도 25b를 참조하면, 상기 절연층(820)을 게이트 전극(870)이 노출될 때까지 습식 식각하게 되면, 상기 절연층(820)은 소스 전극(831) 및 드레인 전극(832)의 하부에만 남게 되며, 상기 비정질 물질층(850)의 하부에는 관통공(825)이 형성된다. 이에 따라, 상기 비정질 물질층(850) 및 히터층(840)은 소스 전극(831)과 드레인 전극(832)을 연결하는 브릿지(bridge) 형태를 가지게 된다.
도 26a 및 도 26b를 참조하면, 상기 소스 전극(831)과 드레인 전극(832) 사이에 소정 전압을 인가함으로써 상기 히터층(840)을 소정 온도로 가열시키게 되면, 상기 히터층(840)의 하면에 형성된 비정질 물질층(850)은 결정화되어 폴리 실리콘층(860)으로 변화하게 된다. 여기서, 상기 히터층(840)은 대략 600℃ 이상의 온도로 가열될 수 있다. 이 과정에서, 상기 히터층(840) 상에 형성된 비정질 물질 층(850)만 가열되므로 기판(810)은 200℃ 이하의 온도로 유지될 수 있게 된다. 한편, 도면에서는 상기 소스 전극(831)과 드레인 전극(832) 사이에 직류 전압이 인가되는 경우가 도시되어 있으나, 본 실시예는 이에 한정되지 않고 상기 소스 전극(831)과 드레인 전극(832) 사이에 교류 전압 또는 펄스 전압이 인가될 수도 있다.
도 27a 및 도 27b를 참조하면, 외부에 노출된 히터층(840)을 식각하여 제거한다. 이러한 히터층(840)의 식각 공정에서, 상기 히터층(840)은 식각 선택성을 가지는 물질로 이루어져 있으며, 상기 히터층(840)만 소정의 식각액에 의하여 선택적으로 식각될 수 있다. 상기와 같은 공정을 통하여 박막 트랜지스터가 완성된다. 여기서, 관통공 (825)내에 존재하는 공기(air)가 게이트 절연막을 구성하게 된다.
한편, 본 실시예에서는 도 28에 도시된 공정이 더 포함될 수 있다. 즉, 도 28를 참조하면, 도 27a 및 도 27b에 도시된 구조물의 전 표면에 산화막(880)을 형성한다. 이에 따라, 폴리 실리콘층(860) 하부의 관통공(825) 내벽에도 산화막(880)이 형성되며, 이 산화막(880) 및 상기 산화막(880)의 안쪽에 존재하는 공기가 게이트 절연막을 구성하게 된다. 한편, 상기 산화막(880)은 폴리 실리콘층(860) 하부의 관통공(825)을 채우도록 형성될 수도 있다. 이 경우, 상기 관통공(825)을 채우는 산화막(880)이 게이트 절연막을 구성하게 된다.
도 29a 내지 도 31은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 도면들이다.
도 29a 및 도 29b를 참조하면, 먼저 기판(910)을 준비한 다음, 상기 기 판(910)의 상면에 게이트 전극(970)을 형성한다. 그리고, 상기 게이트 전극(970)의 상면에 절연층(920)을 형성한 다음, 상기 절연층(920)의 상면에 소스 전극(931)과 드레인 전극(932)을 형성한다. 상기 기판(910), 게이트 전극(970), 절연층(920), 소스 전극(931) 및 드레인 전극(932)은 전술하였으므로, 이에 대한 상세한 설명은 생략한다. 이어서, 상기 절연층(920)의 상면에 상기 소스 전극(931)과 드레인 전극(932)을 연결하는 실리콘을 포함하는 비정질 물질층(950)을 형성한다. 상기 비정질 물질층(950)은 비정질 실리콘 또는 비정질 실리콘 카바이드로 이루어질 수 있다. 이러한 비정질 물질층(950)은 소스 전극(931) 및 드레인 전극(932)이 형성된 절연층(920)의 상면에 실리콘을 포함하는 비정질 물질을 증착한 다음, 이를 소정 형태로 패터닝함으로써 형성될 수 있다. 한편, 도면에서는 하나의 비정질 물질층(950)이 형성된 경우가 도시되어 있으나, 본 실시예는 이에 한정되지 않고 소스 전극(931)과 드레인 전극(932)을 연결하는 복수개의 비정질 물질층(950)이 형성될 수도 있다.
도 30a 및 도 30b(도 30a의 XI-XI'선을 따라 본 단면도)를 참조하면, 상기 절연층(920)을 게이트 전극(970)이 노출될 때까지 습식 식각하게 되면, 상기 절연층(920)은 소스 전극(931) 및 드레인 전극(932)의 하부에만 남게 되며, 상기 비정질 물질층(950)의 하부에는 관통공(925)이 형성된다. 이에 따라, 상기 비정질 물질층(950)은 소스 전극(931)과 드레인 전극(932)을 연결하는 브릿지(bridge) 형태를 가지게 된다. 다음으로, 상기 소스 전극(931)과 드레인 전극(932) 사이에 소정 전압을 인가하게 되면, 상기 비정질 물질층(950)은 소정 온도로 가열되고, 이에 따라 상기 비정질 물질층(950)은 결정화되어 폴리 실리콘층(960)으로 변화하게 된다. 여기서, 상기 비정질 물질층(950)은 대략 600℃ 이상의 온도로 가열될 수 있다. 이 과정에서, 상기 비정질 물질층(950)만 가열되므로 기판(910)은 200℃ 이하의 온도로 유지될 수 있게 된다. 한편, 도면에서는 상기 소스 전극(931) 및 드레인 전극(932) 사이에 직류 전압이 인가되는 경우가 도시되어 있으나, 본 실시예는 이에 한정되지 않고 상기 소스 전극(931)과 드레인 전극(932) 사이에 교류 전압 또는 펄스 전압이 인가될 수도 있다.
이상에서는 절연층(920)의 상면에 소스 전극(931) 및 드레인 전극(932)을 먼저 형성한 다음, 상기 소스 전극(931)과 드레인 전극(932)을 연결하는 비정질 물질층(950)을 형성하는 경우에 대해서 설명되었으나, 상기 절연층(920)의 상면에 비정질 물질층(950)을 먼저 형성한 다음, 상기 비정질 물질층(950)의 양단에 각각 연결되는 소스 전극(931) 및 드레인 전극(932)을 형성할 수도 있다. 상기와 같은 공정을 통하여 박막 트랜지스터가 완성된다. 여기서, 관통공 (925)내에 존재하는 공기(air)가 게이트 절연막을 구성하게 된다.
한편, 본 실시예에서는 도 31에 도시된 공정이 더 포함될 수 있다. 즉, 도 31을 참조하면, 도 30a 및 도 30b에 도시된 구조물의 전 표면에 산화막(980)을 형성한다. 이에 따라, 폴리 실리콘층(960) 하부의 관통공(925) 내벽에도 산화막(980)이 형성되며, 이 산화막(980) 및 상기 산화막(980)의 안쪽에 존재하는 공기가 게이트 절연막을 구성하게 된다. 한편, 상기 산화막(980)은 폴리 실리콘층(960) 하부의 관통공(925)을 채우도록 형성될 수도 있다. 이 경우, 상기 관통공(925)을 채우는 산화막(980)이 게이트 절연막을 구성하게 된다.
도 32a 내지 도 36은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 도면들이다.
도 32a 및 도 32b를 참조하면, 먼저 기판(1010)을 준비한 다음, 상기 기판(1010)의 상면에 게이트 전극(1070)을 형성한다. 그리고, 상기 게이트 전극(1070)의 상면에 절연층(1020)을 형성한 다음, 상기 절연층(1020)의 상면에 소스 전극(1031)과 드레인 전극(1032)을 형성한다. 상기 기판(1010), 게이트 전극(1070), 절연층(1020), 소스 전극(1031) 및 드레인 전극(1032)은 전술하였으므로, 이에 대한 상세한 설명은 생략한다. 이어서, 상기 절연층(1020)의 상면에 상기 소스 전극(1031)과 드레인 전극(1032)을 연결하도록 히터층(1040)을 형성한다. 상기 히터층(1040)은 후술하는 히터층(1040)의 식각 공정에서 소정의 식각액에 의하여 히터층(1040)만 선택적으로 식각될 수 있는 물질로 이루어질 수 있다. 예를 들면, 상기 히터층(1040)은 W, Mo, SiC, ZrO2, MoSi2 및 NiCr으로 이루어진 그룹에서 선택된 적어도 하나의 물질로 이루어질 수 있다. 이러한 히터층(1040)은 소스 전극(1031) 및 드레인 전극(1032)이 형성된 절연층(1020)의 상면에 히터 물질을 증착한 다음, 이를 소정 형태로 패터닝함으로써 형성될 수 있다. 한편, 도면에서는 히터층(1040)이 하나인 경우가 도시되어 있으나, 본 실시예는 이에 한정되지 않고 두 개 이상의 히터층(1040)이 상기 제1 전극(1031)과 제2 전극(1032)을 연결하도록 형성될 수 있다.
도 33a 및 도 33b(도 33a의 XII-XII' 선을 따라 본 단면도)를 참조하면, 상기 절연층(1020)을 게이트 전극(1070)이 노출될 때까지 습식 식각하게 되면, 상기 절연층(1020)은 소스 전극(1031) 및 드레인 전극(1032)의 하부에만 남게 되며, 상기 히터층(1040)의 하부에는 관통공(1025)이 형성된다. 이에 따라, 상기 히터층(1040)은 소스 전극(1031)과 드레인 전극(1032)을 연결하는 브릿지(bridge) 형태를 가지게 된다. 다음으로, 상기 소스 전극(1031)과 드레인 전극(1032) 사이에 소정 전압을 인가하여 히터층(1040)을 소정 온도로 가열시킨다. 여기서, 상기 히터층(1040)은 대략 600℃ 이상의 온도로 가열될 수 있다. 도면에서는 상기 소스 전극(1031)과 드레인 전극(1032) 사이에 직류 전압이 인가되는 경우가 도시되어 있으나, 본 실시예는 이에 한정되지 않고 상기 소스 전극(1031)과 드레인 전극(1032) 사이에 교류 전압 또는 펄스 전압이 인가될 수도 있다. 그리고, 히터층(1040)이 가열된 상태에서 실란(silane) 가스를 소스(source)로 사용하여 화학기상증착법(CVD; Chemical Vapor Deposition), 구체적으로 저압 화학기상증착법(LPCVD: Low Pressure Chemical Vapor Deposition)에 의하여 상기 히터층(1040) 상에 실리콘을 증착시키게 되면, 도 34a 및 도 34b에 도시된 바와 같이 상기 히터층(1040) 상에 폴리 실리콘층(1060)이 형성된다.
다음으로, 도 35a 및 도 35b를 참조하면, 외부에 노출된 히터층(1040)을 식각하여 제거한다. 이러한 히터층(1040)의 식각 공정에서, 상기 히터층(1040)은 식각 선택성을 가지는 물질로 이루어져 있으며, 상기 히터층(1040)만 소정의 식각액에 의하여 선택적으로 식각될 수 있다.
이상에서는 절연층(1020)의 상면에 소스 전극(1031) 및 드레인 전극(1032)을 먼저 형성한 다음, 상기 소스 전극(1031)과 드레인 전극(1032)을 연결하는 히터층(1040)을 형성하는 경우에 대해서 설명되었으나, 상기 절연층(1020)의 상면에 히터층(1040)을 먼저 형성한 다음, 상기 히터층(1040)의 양단에 각각 연결되는 소스 전극(1031) 및 드레인 전극(1032)을 형성할 수도 있다. 상기와 같은 공정을 통하여 박막 트랜지스터가 완성된다. 여기서, 관통공 (1025)내에 존재하는 공기(air)가 게이트 절연막을 구성하게 된다.
한편, 본 실시예에서는 도 36에 도시된 공정이 더 포함될 수 있다. 즉, 도 36을 참조하면, 도 35a 및 도 35b에 도시된 구조물의 전 표면에 산화막(1080)을 형성한다. 이에 따라, 폴리 실리콘층(1060) 하부의 관통공(1025) 내벽에도 산화막(1080)이 형성되며, 이 산화막(1080) 및 상기 산화막(1080)의 안쪽에 존재하는 공기가 게이트 절연막을 구성하게 된다. 한편, 상기 산화막(1080)은 폴리 실리콘층(1060) 하부의 관통공(1025)을 채우도록 형성될 수도 있다. 이 경우, 상기 관통공(1025)을 채우는 산화막(1080)이 게이트 절연막을 구성하게 된다.
이상의 실시예들에서 살펴본 바와 같이, 소스 전극과 드레인 전극을 연결하는 히터층 및/또는 비정질 실리콘층 만이 선택적으로 가열되어 폴리 실리콘층을 형성함으로써 열에 취약한 기판, 예를 들면 유리 기판이 사용되는 경우에도 기판이 온도에 의하여 변형될 염려가 없게 된다.
이상에서 본 발명에 따른 바람직한 실시예가 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 균등한 타 실 시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.
이상에서 살펴본 바와 같이, 본 발명에 의하면 전극들을 연결하는 브릿지 형태의 히터층 및/또는 비정질 물질층 만을 선택적으로 가열하여 폴리 실리콘을 형성함으로써 기판을 200℃ 이하의 저온으로 유지할 수 있다. 따라서, 액정 디스플레이(LCD)나 유기 발광다이오드(OLED) 등에 일반적으로 사용되는 유리 기판 상에도 기판이 변형됨이 없이 박막 트랜지스터를 용이하게 제조할 수 있다. 또한, 유기 발광다이오드, 액정 디스플레이 등과 같은 디스플레이 장치를 대면적으로 구현할 수 있게 된다.

Claims (59)

  1. 기판 상에 절연층을 형성하는 단계;
    상기 절연층 상에 제1 및 제2 전극을 형성하는 단계;
    상기 절연층 상에 상기 제1 전극과 제2 전극을 연결하도록 적어도 하나의 히터층을 형성하는 단계;
    상기 적어도 하나의 히터층 상에 실리콘을 포함하는 비정질 물질층을 형성하는 단계;
    상기 절연층을 식각하여 상기 히터층 하부에 관통공을 형성하는 단계; 및
    상기 제1 및 제2 전극 사이에 전압을 인가하여 상기 히터층을 가열시킴으로써 상기 비정질 물질층을 폴리 실리콘층으로 결정화시키는 단계;를 포함하는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  2. 제 1 항에 있어서,
    상기 히터층은 W, Mo, SiC, ZrO2, MoSi2 및 NiCr으로 이루어진 그룹에서 선택된 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  3. 제 1 항에 있어서,
    상기 비정질 물질층은 비정질 실리콘 또는 비정질 실리콘 카바이드로 이루어지는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  4. 제 1 항에 있어서,
    상기 관통공은 상기 절연층을 기판이 노출될 때까지 습식 식각함으로써 형성되는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  5. 제 1 항에 있어서,
    상기 히터층은 600℃ 이상의 온도로 가열되는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  6. 기판 상에 절연층을 형성하는 단계;
    상기 절연층 상에 실리콘을 포함하는 적어도 하나의 비정질 물질층을 형성하는 단계;
    상기 적어도 하나의 비정질 물질층 상에 히터층을 형성하는 단계;
    상기 히터층의 양단에 각각 연결되는 제1 및 제2 전극을 상기 절연층 상에 형성하는 단계;
    상기 절연층을 식각하여 상기 비정질 물질층 하부에 관통공을 형성하는 단계; 및
    상기 제1 및 제2 전극 사이에 전압을 인가하여 상기 히터층을 가열시킴으로 써 상기 비정질 물질층을 폴리 실리콘층으로 결정화시키는 단계;를 포함하는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  7. 제 6 항에 있어서,
    상기 비정질 물질층은 비정질 실리콘 또는 비정질 실리콘 카바이드로 이루어지는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  8. 제 6 항에 있어서,
    상기 히터층은 W, Mo, SiC, ZrO2, MoSi2 및 NiCr으로 이루어진 그룹에서 선택된 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  9. 제 6 항에 있어서,
    상기 관통공은 상기 절연층을 기판이 노출될 때까지 습식 식각함으로써 형성되는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  10. 제 6 항에 있어서,
    상기 히터층은 600℃ 이상의 온도로 가열되는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  11. 기판 상에 절연층을 형성하는 단계;
    상기 절연층 상에 제1 및 제2 전극과, 상기 제1 및 제2 전극을 연결하는 실리콘을 포함하는 적어도 하나의 비정질 물질층을 형성하는 단계;
    상기 절연층을 식각하여 상기 비정질 물질층 하부에 관통공을 형성하는 단계; 및
    상기 제1 및 제2 전극 사이에 전압을 인가하여 상기 비정질 물질층을 가열시킴으로써 상기 비정질 물질층을 폴리 실리콘층으로 결정화시키는 단계;를 포함하는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  12. 제 11 항에 있어서,
    상기 제1 및 제2 전극과, 적어도 하나의 비정질 물질층을 형성하는 단계는,
    상기 절연층 상에 제1 및 제2 전극을 형성하는 단계; 및
    상기 절연층 상에 상기 제1 전극과 제2 전극을 연결하도록 상기 적어도 하나의 비정질 물질층을 형성하는 단계;를 포함하는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  13. 제 11 항에 있어서,
    상기 제1 및 제2 전극과, 적어도 하나의 비정질 물질층을 형성하는 단계는,
    상기 절연층 상에 상기 적어도 하나의 비정질 물질층을 형성하는 단계; 및
    상기 비정질 물질층의 양단에 각각 연결되는 제1 및 제2 전극을 상기 절연층 상에 형성하는 단계;를 포함하는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  14. 제 11 항에 있어서,
    상기 비정질 물질층은 비정질 실리콘 또는 비정질 실리콘 카바이드로 이루어지는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  15. 제 11 항에 있어서,
    상기 관통공은 상기 절연층을 기판이 노출될 때까지 습식 식각함으로써 형성되는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  16. 제 11 항에 있어서,
    상기 비정질 물질층은 600℃ 이상의 온도로 가열되는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  17. 기판 상에 절연층을 형성하는 단계;
    상기 절연층 상에 제1 및 제2 전극과, 상기 제1 및 제2 전극을 연결하는 적어도 하나의 히터층을 형성하는 단계;
    상기 절연층을 식각하여 상기 히터층 하부에 관통공을 형성하는 단계;
    상기 제1 및 제2 전극 사이에 전압을 인가하여 상기 히터층을 가열시키는 단 계; 및
    상기 가열된 히터층 상에 폴리 실리콘층을 증착시키는 단계;를 포함하는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  18. 제 17 항에 있어서,
    상기 제1 및 제2 전극과, 적어도 하나의 히터층을 형성하는 단계는,
    상기 절연층 상에 제1 및 제2 전극을 형성하는 단계; 및
    상기 절연층 상에 상기 제1 전극과 제2 전극을 연결하도록 상기 적어도 하나의 히터층을 형성하는 단계;를 포함하는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  19. 제 17 항에 있어서,
    상기 제1 및 제2 전극과, 적어도 하나의 히터층을 형성하는 단계는,
    상기 절연층 상에 상기 적어도 하나의 히터층을 형성하는 단계; 및
    상기 히터층의 양단에 각각 연결되는 제1 및 제2 전극을 상기 절연층 상에 형성하는 단계;를 포함하는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  20. 제 17 항에 있어서,
    상기 히터층은 W, Mo, SiC, ZrO2, MoSi2 및 NiCr으로 이루어진 그룹에서 선 택된 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  21. 제 17 항에 있어서,
    상기 관통공은 상기 절연층을 기판이 노출될 때까지 습식 식각함으로써 형성되는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  22. 제 17 항에 있어서,
    상기 히터층은 600℃ 이상의 온도로 가열되는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  23. 제 17 항에 있어서,
    상기 폴리 실리콘층의 증착은 실란(silane) 가스를 소스(source)로 사용하여 화학기상증착법(CVD)에 의하여 수행되는 것을 특징으로 하는 폴리 실리콘의 형성방법.
  24. 기판;
    상기 기판 상에 형성되는 게이트 전극;
    상기 게이트 전극 상에 돌출되게 형성되는 절연층;
    상기 돌출된 절연층의 상면에 형성되는 소스 전극 및 드레인 전극; 및
    상기 소스 전극과 드레인 전극을 연결하도록 브릿지(bridge) 형태로 형성되는 적어도 하나의 폴리 실리콘층;을 구비하는 것을 특징으로 하는 박막 트랜지스터.
  25. 제 24 항에 있어서,
    상기 적어도 하나의 폴리 실리콘층 하부에 형성된 관통공의 내벽에는 산화막이 더 형성되는 것을 특징으로 하는 박막 트랜지스터.
  26. 제 24 항에 있어서,
    상기 적어도 하나의 폴리 실리콘층 하부에 형성된 관통공을 채우도록 산화막이 더 형성되는 것을 특징으로 하는 박막 트랜지스터.
  27. 제 24 항에 있어서,
    상기 게이트 전극은 Ni, Al, Nd, Pt, Au, Co, Ir, Cr 및 Mo 로 이루어진 그룹에서 선택된 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  28. 제 24 항에 있어서,
    상기 소스 전극 및 드레인 전극은 Cr/Al, 비정질 실리콘/Al 또는 Cr/Mo 로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  29. 기판 상에 게이트 전극 및 절연층을 순차적으로 형성하는 단계;
    상기 절연층 상에 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 절연층 상에 상기 소스 전극과 드레인 전극을 연결하도록 적어도 하나의 히터층을 형성하는 단계;
    상기 적어도 하나의 히터층 상에 실리콘을 포함하는 비정질 물질층을 형성하는 단계;
    상기 절연층을 식각하여 상기 히터층 하부에 관통공을 형성하는 단계;
    상기 소스 전극 및 드레인 전극 사이에 전압을 인가하여 상기 히터층을 가열시킴으로써 상기 비정질 물질층을 폴리 실리콘층으로 결정화시키는 단계; 및
    상기 노출된 히터층을 식각하여 제거하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  30. 제 29 항에 있어서,
    상기 히터층을 제거한 다음, 상기 관통공의 내벽에 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  31. 제 29 항에 있어서,
    상기 히터층을 제거한 다음, 상기 관통공을 채우도록 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  32. 제 29 항에 있어서,
    상기 히터층은 W, Mo, SiC, ZrO2, MoSi2 및 NiCr으로 이루어진 그룹에서 선택된 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  33. 제 29 항에 있어서,
    상기 비정질 물질층은 비정질 실리콘 또는 비정질 실리콘 카바이드로 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  34. 제 29 항에 있어서,
    상기 관통공은 상기 절연층을 게이트 전극이 노출될 때까지 습식 식각함으로써 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  35. 제 29 항에 있어서,
    상기 히터층은 600℃ 이상의 온도로 가열되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  36. 기판 상에 게이트 전극 및 절연층을 순차적으로 형성하는 단계;
    상기 절연층 상에 실리콘을 포함하는 적어도 하나의 비정질 물질층을 형성하는 단계;
    상기 적어도 하나의 비정질 물질층 상에 히터층을 형성하는 단계;
    상기 히터층의 양단에 각각 연결되는 소스 전극 및 드레인 전극을 상기 절연층 상에 형성하는 단계;
    상기 절연층을 식각하여 상기 비정질 물질층 하부에 관통공을 형성하는 단계;
    상기 소스 전극 및 드레인 전극 사이에 전압을 인가하여 상기 히터층을 가열시킴으로써 상기 비정질 물질층을 폴리 실리콘층으로 결정화시키는 단계; 및
    상기 노출된 히터층을 식각하여 제거하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  37. 제 36 항에 있어서,
    상기 히터층을 제거한 다음, 상기 관통공의 내벽에 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  38. 제 36 항에 있어서,
    상기 히터층을 제거한 다음, 상기 관통공을 채우도록 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  39. 제 36 항에 있어서,
    상기 비정질 물질층은 비정질 실리콘 또는 비정질 실리콘 카바이드로 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  40. 제 36 항에 있어서,
    상기 히터층은 W, Mo, SiC, ZrO2, MoSi2 및 NiCr으로 이루어진 그룹에서 선택된 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  41. 제 36 항에 있어서,
    상기 관통공은 상기 절연층을 게이트 전극이 노출될 때까지 습식 식각함으로써 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  42. 제 36 항에 있어서,
    상기 히터층은 600℃ 이상의 온도로 가열되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  43. 기판 상에 게이트 전극 및 절연층을 순차적으로 형성하는 단계;
    상기 절연층 상에 소스 전극 및 드레인 전극과, 상기 소스 전극 및 드레인 전극을 연결하는 실리콘을 포함하는 적어도 하나의 비정질 물질층을 형성하는 단계;
    상기 절연층을 식각하여 상기 비정질 물질층 하부에 관통공을 형성하는 단계; 및
    상기 소스 전극 및 드레인 전극 사이에 전압을 인가하여 상기 비정질 물질층을 가열시킴으로써 상기 비정질 물질층을 폴리 실리콘층으로 결정화시키는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  44. 제 43 항에 있어서,
    상기 폴리 실리콘층을 형성한 다음, 상기 관통공의 내벽에 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  45. 제 43 항에 있어서,
    상기 폴리 실리콘층을 형성한 다음, 상기 관통공을 채우도록 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  46. 제 43 항에 있어서,
    상기 소스 전극 및 드레인 전극과, 적어도 하나의 비정질 물질층을 형성하는 단계는,
    상기 절연층 상에 소스 전극 및 드레인 전극을 형성하는 단계; 및
    상기 절연층 상에 상기 소스 전극과 드레인 전극을 연결하도록 상기 적어도 하나의 비정질 물질층을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  47. 제 43 항에 있어서,
    상기 소스 전극 및 드레인 전극과, 적어도 하나의 비정질 물질층을 형성하는 단계는,
    상기 절연층 상에 상기 적어도 하나의 비정질 물질층을 형성하는 단계; 및
    상기 비정질 물질층의 양단에 각각 연결되는 소스 전극 및 드레인 전극을 상기 절연층 상에 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  48. 제 43 항에 있어서,
    상기 비정질 물질층은 비정질 실리콘 또는 비정질 실리콘 카바이드로 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  49. 제 43 항에 있어서,
    상기 관통공은 상기 절연층을 게이트 전극이 노출될 때까지 습식 식각함으로써 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  50. 제 43 항에 있어서,
    상기 비정질 물질층은 600℃ 이상의 온도로 가열되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  51. 기판 상에 게이트 전극 및 절연층을 순차적으로 형성하는 단계;
    상기 절연층 상에 소스 전극 및 드레인 전극과, 상기 소스 전극 및 드레인 전극을 연결하는 적어도 하나의 히터층을 형성하는 단계;
    상기 절연층을 식각하여 상기 히터층 하부에 관통공을 형성하는 단계;
    상기 소스 전극 및 드레인 전극 사이에 전압을 인가하여 상기 히터층을 가열시키는 단계;
    상기 가열된 히터층 상에 폴리 실리콘층을 증착시키는 단계; 및
    상기 노출된 히터층을 식각하여 제거하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  52. 제 51 항에 있어서,
    상기 히터층을 제거한 다음, 상기 관통공의 내벽에 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  53. 제 51 항에 있어서,
    상기 히터층을 제거한 다음, 상기 관통공을 채우도록 산화막을 형성하는 단 계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  54. 제 51 항에 있어서,
    상기 소스 전극 및 드레인 전극과, 적어도 하나의 히터층을 형성하는 단계는,
    상기 절연층 상에 소스 전극 및 드레인 전극을 형성하는 단계; 및
    상기 절연층 상에 상기 소스 전극과 드레인 전극을 연결하도록 상기 적어도 하나의 히터층을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  55. 제 51 항에 있어서,
    상기 소스 전극 및 드레인 전극과, 적어도 하나의 히터층을 형성하는 단계는,
    상기 절연층 상에 상기 적어도 하나의 히터층을 형성하는 단계; 및
    상기 히터층의 양단에 각각 연결되는 소스 전극 및 드레인 전극을 상기 절연층 상에 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  56. 제 51 항에 있어서,
    상기 히터층은 W, Mo, SiC, ZrO2, MoSi2 및 NiCr으로 이루어진 그룹에서 선택된 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  57. 제 51 항에 있어서,
    상기 관통공은 상기 절연층을 게이트 전극이 노출될 때까지 습식 식각함으로써 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  58. 제 51 항에 있어서,
    상기 히터층은 600℃ 이상의 온도로 가열되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  59. 제 51 항에 있어서,
    상기 폴리 실리콘층의 증착은 실란(silane) 가스를 소스(source)로 사용하여 화학기상증착법(CVD)에 의하여 수행되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
KR20070003070A 2007-01-10 2007-01-10 폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막트랜지스터 및 그 제조방법 KR100818287B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR20070003070A KR100818287B1 (ko) 2007-01-10 2007-01-10 폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막트랜지스터 및 그 제조방법
US11/882,725 US7960220B2 (en) 2007-01-10 2007-08-03 Method of forming polysilicon, thin film transistor using the polysilicon, and method of fabricating the thin film transistor
JP2008003574A JP5207745B2 (ja) 2007-01-10 2008-01-10 ポリシリコンの形成方法、当該ポリシリコンを備える薄膜トランジスタ及びその形成方法
CNA2008101428961A CN101320685A (zh) 2007-01-10 2008-01-10 形成多晶硅的方法和采用多晶硅的薄膜晶体管及其制法
US12/929,587 US8445333B2 (en) 2007-01-10 2011-02-02 Method of forming polysilicon, thin film transistor using the polysilicon, and method of fabricating the thin film transistor
US13/713,589 US9136353B2 (en) 2007-01-10 2012-12-13 Polysilicon-based thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20070003070A KR100818287B1 (ko) 2007-01-10 2007-01-10 폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막트랜지스터 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100818287B1 true KR100818287B1 (ko) 2008-03-31

Family

ID=39412182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070003070A KR100818287B1 (ko) 2007-01-10 2007-01-10 폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막트랜지스터 및 그 제조방법

Country Status (4)

Country Link
US (3) US7960220B2 (ko)
JP (1) JP5207745B2 (ko)
KR (1) KR100818287B1 (ko)
CN (1) CN101320685A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7269034B2 (en) 1997-01-24 2007-09-11 Synqor, Inc. High efficiency power converter
KR100818287B1 (ko) * 2007-01-10 2008-03-31 삼성전자주식회사 폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막트랜지스터 및 그 제조방법
KR20100086735A (ko) * 2009-01-23 2010-08-02 삼성전자주식회사 실리콘 막 형성 방법, ｐｎ 접합 형성 방법 및 이를 이용하여 형성된 ｐｎ 접합
TWI506171B (zh) * 2012-06-08 2015-11-01 Wintek Corp 形成多晶矽薄膜之方法
US8951921B2 (en) 2012-06-08 2015-02-10 Wintek Corporation Method of forming thin film poly silicon layer and method of forming thin film transistor
CN103489762A (zh) * 2012-06-08 2014-01-01 胜华科技股份有限公司 形成多晶硅薄膜的方法
KR20140104792A (ko) * 2013-02-21 2014-08-29 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
CN105097547A (zh) * 2015-06-01 2015-11-25 合肥京东方光电科技有限公司 多晶硅薄膜晶体管及其制作方法、阵列基板及其制作方法
CN109003941B (zh) * 2018-07-26 2021-01-15 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000001232A (ko) * 1998-06-10 2000-01-15 장진 비정질 막을 결정화하는 방법
KR20000018565A (ko) * 1998-09-03 2000-04-06 최덕균 비정질 실리콘 박막을 결정화하는 방법과이를 이용한 다결정실리콘 박막트랜지스터 제조방법
KR20020058271A (ko) * 2000-12-29 2002-07-12 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183969A (ja) * 1985-02-08 1986-08-16 Hitachi Ltd 電界効果トランジスタ
JPH0722315A (ja) 1991-03-08 1995-01-24 Ricoh Co Ltd 半導体膜の製造方法
JPH05190570A (ja) * 1992-01-17 1993-07-30 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法
JPH06120490A (ja) * 1992-10-06 1994-04-28 Hitachi Ltd 半導体装置及びその製造方法
JPH11261073A (ja) * 1998-03-13 1999-09-24 Matsushita Electric Ind Co Ltd 半導体素子および、その加熱方法
US6309951B1 (en) * 1998-06-10 2001-10-30 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon
US6261881B1 (en) * 1998-08-21 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same
US6558986B1 (en) * 1998-09-03 2003-05-06 Lg.Philips Lcd Co., Ltd Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method
US6297080B1 (en) * 1998-11-09 2001-10-02 Lg. Philips Lcd Co. Ltd. Method of crystallizing a silicon film and a method of manufacturing a liquid crystal display apparatus
KR100317641B1 (ko) * 1999-05-21 2001-12-22 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
KR100473997B1 (ko) * 2000-10-06 2005-03-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 제조방법
US6614054B1 (en) * 2000-11-27 2003-09-02 Lg.Philips Lcd Co., Ltd. Polysilicon thin film transistor used in a liquid crystal display and the fabricating method
JP2002289520A (ja) * 2001-03-23 2002-10-04 Japan Science & Technology Corp 薄膜発熱体によるパルス通電熱処理方法及び熱処理装置
KR100525436B1 (ko) 2001-05-25 2005-11-02 엘지.필립스 엘시디 주식회사 다결정화 방법과 이를 이용한 액정표시장치 제조방법
JP3658564B2 (ja) * 2002-01-17 2005-06-08 株式会社東芝 半導体装置
KR100930362B1 (ko) * 2002-11-04 2009-12-08 엘지디스플레이 주식회사 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법
CN103121799A (zh) * 2004-03-09 2013-05-29 出光兴产株式会社 溅射靶、透明导电膜、薄膜晶体管、薄膜晶体管基板及其制造方法及液晶显示装置
US8003449B2 (en) * 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
KR100776362B1 (ko) * 2004-12-03 2007-11-15 네오폴리((주)) 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조방법
GB0500393D0 (en) * 2005-01-10 2005-02-16 Univ Warwick Microheaters
KR100818287B1 (ko) * 2007-01-10 2008-03-31 삼성전자주식회사 폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막트랜지스터 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000001232A (ko) * 1998-06-10 2000-01-15 장진 비정질 막을 결정화하는 방법
KR20000018565A (ko) * 1998-09-03 2000-04-06 최덕균 비정질 실리콘 박막을 결정화하는 방법과이를 이용한 다결정실리콘 박막트랜지스터 제조방법
KR20020058271A (ko) * 2000-12-29 2002-07-12 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
US20130126880A1 (en) 2013-05-23
US20080164475A1 (en) 2008-07-10
US20110124184A1 (en) 2011-05-26
US7960220B2 (en) 2011-06-14
US9136353B2 (en) 2015-09-15
JP5207745B2 (ja) 2013-06-12
US8445333B2 (en) 2013-05-21
JP2008172245A (ja) 2008-07-24
CN101320685A (zh) 2008-12-10

Similar Documents

Publication Publication Date Title
KR100818287B1 (ko) 폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막트랜지스터 및 그 제조방법
TWI446530B (zh) 顯示裝置及製造其之方法
KR930020197A (ko) 전자 장치 제조방법 및 이 방법에 의해 제조된 전자장치
CN110036458B (zh) 形成结晶半导体层的方法、制造薄膜晶体管的方法、薄膜晶体管和显示设备
TW201246531A (en) Offset electrode TFT structure
JP2008172245A5 (ko)
KR101026040B1 (ko) 박막소자 제조방법
US7253037B2 (en) Method of fabricating thin film transistor
CN109841581A (zh) 薄膜晶体管及其制备方法、阵列基板、显示面板及装置
KR101216642B1 (ko) 알루미늄 산화물 게이트 절연막이 형성된 산화물 박막 트랜지스터 및 그 제조방법
KR100543002B1 (ko) 블랙 매트릭스를 포함하는 박막 트랜지스터 및 이 박막트랜지스터에 사용되는 다결정 실리콘의 제조 방법
CN109285782A (zh) 薄膜晶体管结构及其制作方法
KR101147418B1 (ko) 다결정 실리콘 박막 제조 장치 및 방법
KR100568500B1 (ko) 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터제조 방법
KR20000041015A (ko) 실리콘 박막을 결정화하는 방법
JP2011119518A (ja) 薄膜トランジスタ
KR100910569B1 (ko) 결정화용 구조물 및 이를 이용한 결정화 방법
KR100997967B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100579178B1 (ko) 박막트랜지스터 및 그 제조 방법
KR101993383B1 (ko) 절연막 형성 방법 및 이를 적용한 박막 트랜지스터 제조 방법
JP6156191B2 (ja) 有機半導体装置およびその製造方法
KR20100028952A (ko) 박막 트랜지스터의 제조방법
KR101351402B1 (ko) 박막 트랜지스터의 제조 방법 및 이를 이용한 표시 장치의제조 방법
JP2011061098A (ja) 有機発光表示装置およびその製造方法
JP2667173C (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150212

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 13