KR101084232B1 - 박막 트랜지스터 제조 장치 - Google Patents

박막 트랜지스터 제조 장치 Download PDF

Info

Publication number
KR101084232B1
KR101084232B1 KR1020090124724A KR20090124724A KR101084232B1 KR 101084232 B1 KR101084232 B1 KR 101084232B1 KR 1020090124724 A KR1020090124724 A KR 1020090124724A KR 20090124724 A KR20090124724 A KR 20090124724A KR 101084232 B1 KR101084232 B1 KR 101084232B1
Authority
KR
South Korea
Prior art keywords
chamber
electrode
substrate
thin film
film transistor
Prior art date
Application number
KR1020090124724A
Other languages
English (en)
Other versions
KR20110067933A (ko
Inventor
김병주
안지수
유철호
김성철
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090124724A priority Critical patent/KR101084232B1/ko
Priority to JP2010171837A priority patent/JP5629154B2/ja
Priority to US12/963,193 priority patent/US20110139611A1/en
Publication of KR20110067933A publication Critical patent/KR20110067933A/ko
Application granted granted Critical
Publication of KR101084232B1 publication Critical patent/KR101084232B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 다수의 멀티 챔버를 포함하는 박막 트랜지스터 제조 장치에 관한 것으로, 별도의 공정 챔버 또는 멀티 챔버를 사용하지 않고 제 1 멀티 챔버에 의해 증착된 비정질 실리콘을 다결정 실리콘으로 결정화한 후, 전극을 형성하기 위한 제 2 멀티 챔버로 반입시킴으로써, 특성 편차를 최소화하고, 제조 공정 효율을 향상시킬 수 있는 박막 트랜지스터 제조 장치에 관한 것이다.
본 발명은 다수의 멀티 챔버를 포함하는 박막 트랜지스터의 제조 장치에 있어서, 기판 상에 비정질 실리콘의 증착을 위한 제 1 멀티 챔버; 상기 기판 상에 전극을 형성하기 위한 제 2 멀티 챔버; 및 상기 제 1 멀티 챔버와 제 2 멀티 챔버 사이에 위치하는 로딩/언로딩 챔버를 포함하며, 상기 로딩/언로딩 챔버는 내부의 하측에 위치하는 기판 홀더 및 내부의 상측에 위치하는 전원전압 인가부를 포함하는 박막 트랜지스터 제조 장치에 관한 것이다.
Figure R1020090124724
박막 트랜지스터 제조 장치, 로딩/언로딩 챔버

Description

박막 트랜지스터 제조 장치{Fabrication Apparatus for thin film transistor}
본 발명은 다수의 멀티 챔버를 포함하는 박막 트랜지스터 제조 장치에 관한 것으로, 별도의 공정 챔버 또는 멀티 챔버를 사용하지 않고 제 1 멀티 챔버에 의해 증착된 비정질 실리콘을 다결정 실리콘으로 결정화한 후, 전극을 형성하기 위한 제 2 멀티 챔버로 반입시킴으로써, 특성 편차를 최소화하고, 제조 공정 효율을 향상시킬 수 있는 박막 트랜지스터 제조 장치에 관한 것이다.
평판표시장치(Flat Panel display device)는 경량 및 박형 등의 특성으로 인하여 음극선관 표시장치(Cathode-ray Tube display device)를 대체하는 표시장치로서 사용되고 있다. 이러한 평판표시장치의 대표적인 예로서 액정표시장치(Liquid Crystal Display device; LCD)와 유기전계발광표시장치(Organic Light Emitting Diode display device; OLED)가 있으며, 이 중 유기전계발광표시장치는 액정표시장치에 비하여 휘도 특성 및 시야각 특성이 우수하고 백라이트(Back light)를 필요로 하지 않아 초박형으로 구현할 수 있는 장점이 있다.
이와 같은 유기전계발광표시장치는 유기박막에 음극(Cathode)과 양극(Anode) 을 통하여 주입된 전자(Electron)와 정공(Hole)이 재결합하여 여기자를 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생되는 현상을 이용한 표시장치이다.
상기 유기전계발광표시장치는 구동 방법에 따라 수동 구동(Passive matrix) 방식과 능동 구동(Active matrix) 방식으로 나뉘는데, 상기 능동 구동 방식의 유기전계발광표시장치는 상기 유기박막을 포함하는 유기전계발광다이오드를 구동하기 위하여 두 개의 박막트랜지스터(Thin Film Transistor; TFT), 즉 상기 유기전계발광다이오드에 구동 전류를 인가하기 위한 구동 트랜지스터 및 상기 구동 트랜지스터에 데이터 신호를 전달하여 상기 구동 트랜지스터의 on/off를 결정하는 스위칭 트랜지스터가 형성되어야 하므로, 상기 수동 구동 방식의 유기전계발광표시장치와 비교하여 제조가 복잡하다는 단점이 있다.
그러나, 상기 수동 구동 방식의 유기전계발광표시장치는 해상도, 구동 전압의 상승, 재료 수명의 저하 등의 문제로 인하여 저해상도 및 소형 디스플레이의 응용분야로 제한되는 반면, 상기 능동 구동 방식의 유기전계발광표시장치는 표시 영역의 각 화소에 위치하는 스위칭 트랜지스터 및 구동 트랜지스터를 이용하여 공급되는 일정한 전류에 따라 안정적인 휘도를 나타낼 수 있으며, 전력소모가 적어, 고해상도 및 대형디스플레이를 구현할 수 있다는 장점이 있다.
통상적으로 상기 스위칭 트랜지스터 및 구동 트랜지스터와 같은 박막 트랜지스터는 반도체층, 상기 반도체층의 일측에 위치하여, 상기 반도체층을 통한 전류 흐름을 제어하는 게이트 전극 및 상기 반도체층의 양측 종단부에 각각 연결되어 상 기 반도체층을 통해 일정 전류를 이동시키는 소오스 전극 및 드레인 전극을 포함하며, 상기 반도체층은 다결정 실리콘(polycrystalline silicon; poly-si) 또는 비정질 실리콘(amorphous silicon; a-si)으로 형성할 수 있으나, 상기 다결정 실리콘의 전자이동도가 비정질 실리콘의 그것보다 높아 현재는 다결정 실리콘을 주로 적용하고 있다.
여기서, 상기 다결정 실리콘으로 이루어진 반도체층을 형성하는 방법은 기판 상에 비정질 실리콘층을 형성하고 고상 결정화법(Solid Phase Crystallization : SPC), 급속열처리방법(Rapid Thermal Annealing : RTA), 금속 유도 결정화법(Metal Induced Crystallization : MIC), 금속 유도 측면 결정화법(Metal Induced Lateral Crystallization : MILC), 엑시머 레이저 어닐링(Excimer Laser Annealing : ELA) 결정화법 및 순차측면고상(Sequential Lateral Solidification : SLS) 결정화법 중 어느 하나를 이용하여 결정화하는 방법이 주로 사용되고 있다.
상기와 같은 박막 트랜지스터를 제조하기 위한 제조 장치는 통상적으로 공정 효율을 향상시키며, 게이트 전극, 비정질 실리콘 및 소오스/드레인 전극 등이 외부 공기와 접촉하여 부식 또는 특성 변화가 발생하는 것을 방지하기 위하여, 다수의 공정 챔버로 이루어진 멀티 챔버를 사용하여 각 단계를 진행하고 있으나, 상기 다수의 멀티 챔버를 포함하는 박막 트랜지스터는 기판 상에 비정질 실리콘을 증착한 후, 상기 비정질 실리콘이 형성된 기판을 별도의 멀티 챔버 또는 공정 챔버로 이송하여 상기 비정질 실리콘을 다결정 실리콘으로 결정화하고, 상기 다결정 실리콘이 형성된 기판을 다시 이송하여 절연막 및 전극을 형성하여야 하므로, 연속적인 환경 변화에 따른 특성 편차 및 기판 이송에 따른 변형이 발생할 수 있으며, 공정 시간의 단축에 한계가 있다는 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 다수의 멀티 챔버를 포함하는 박막 트랜지스터 제조 장치에 있어서, 기판 상에 증착된 비정질 실리콘을 결정화하는 방법을 변경하여, 전체적인 공정 챔버의 수를 저감시킬 수 있는 박막 트랜지스터 제조 장치를 제공함에 목적이 있다.
본 발명의 상기 목적은 다수의 멀티 챔버를 포함하는 박막 트랜지스터의 제조 장치에 있어서, 기판 상에 비정질 실리콘의 증착을 위한 제 1 멀티 챔버; 상기 기판 상에 전극을 형성하기 위한 제 2 멀티 챔버; 및 상기 제 1 멀티 챔버와 제 2 멀티 챔버 사이에 위치하는 로딩/언로딩 챔버를 포함하며, 상기 로딩/언로딩 챔버는 내부의 하측에 위치하는 기판 홀더 및 내부의 상측에 위치하는 전원전압 인가부를 포함하는 박막 트랜지스터 제조 장치에 의해 달성된다.
따라서, 본 발명에 따른 박막 트랜지스터 제조 장치는 다수의 멀티 챔버를 포함하는 박막 트랜지스터 제조 장치에 있어서, 기판 상에 비정질 실리콘을 증착하기 위하여 다수의 제 1 공정 챔버를 포함하는 제 1 멀티 챔버와 상기 기판 상에 전극을 형성하기 위하여 다수의 제 2 공정 챔버를 포함하는 제 2 멀티 챔버 사이에 위치하는 로딩/언로딩 챔버를 이용하여 상기 제 1 멀티 챔버에 의해 증착된 비정질 실리콘을 다결정 실리콘으로 결정화함으로써, 전체적인 공정 챔버의 수를 저감시켜 연속적인 환경 변화에 따른 특성 편차를 최소화하고, 제조 공정 효율을 향상시키는 효과가 있다.
본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 바람직한 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 또한, 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성 요소를 나타내는 것이며, 도면에 있어서 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다.
본 발명은 기판 상에 비정질 실리콘을 증착하기 위한 제 1 멀티 챔버와 상기 기판 상에 전극을 형성하기 위한 제 2 멀티 챔버 사이에 위치하는 로딩/언로딩 챔 버를 진공 상태가 필요로 하지 않는 결정화 장치로 이용함으로써, 전체적인 공정 챔버 수를 저감하는 것을 특징으로 한다.
한국 특허출원 제2005-73076호는 비정질 실리콘 박막에 일정 전원전압을 인가하여 발생하는 주울 가열에 의한 고열을 이용하여 상기 비정질 실리콘 박막을 다결정 실리콘 박막으로 결정화함으로써, 공정 챔버를 진공 상태로 하지 않고도 결정화 공정을 진행할 수 있는 결정화 방법이 개시되어 있다.
따라서, 본 발명은 기판 상에 비정질 실리콘을 증착하기 위한 제 1 멀티 챔버와 상기 기판 상에 전극을 형성하기 위한 제 2 멀티 챔버 사이에 위치하는 로딩/언로딩 챔버를 상기 주울 가열에 의한 결정화 공정이 진행될 수 있도록 하여, 전체적인 공정 챔버의 수를 감소시킨다.
(실시 예)
도 1a는 본 발명의 실시 예에 따른 박막 트랜지스터 제조 장치의 일부를 나타낸 모식도이며, 도 1b는 도 1의 I-I'을 따라 절단한 도면이다.
도 1a 및 1b를 참조하면, 본 발명의 실시 예에 따른 박막 트랜지스터 제조 장치는 다수의 제 1 공정 챔버(110)를 포함하는 제 1 멀티 챔버(100), 다수의 제 2 공정 챔버(210)를 포함하는 제 2 멀티 챔버(200) 및 상기 제 1 멀티 챔버(100)와 제 2 멀티 챔버(200) 사이에 위치하는 로딩/언로딩 챔버(300)를 포함한다.
상기 제 1 멀티 챔버(100)는 기판(미도시) 상에 비정질 실리콘을 증착하기 위한 것으로, 다수의 공정 챔버(110) 및 상기 기판을 상기 다수의 공정 챔버(110)로 반입/반출시키기 위한 제 1 로봇암(125)이 위치하는 제 1 반송 챔버(120)을 포 함한다. 여기서, 상기 다수의 공정 챔버(110)는 상기 기판 상에 비정질 실리콘을 증착하기 위하여 기판을 지지하는 지지척(111) 및 증착 물질을 분사하기 위하여 다수의 분사 노즐(113)이 형성된 샤워 헤드(112)를 포함하여 비정질 실리콘 증착 공정을 수행할 수 있는 공정 챔버(110)를 포함한다.
상기 제 2 멀티 챔버(200)는 상기 기판 상에 전극을 형성하기 위한 것으로, 다수의 공정 챔버(210) 및 상기 기판을 상기 다수의 공정 챔버(110)로 반입/반출시키기 위한 제 2 로봇암(225)이 위치하는 제 2 반송 챔버(220)을 포함한다. 여기서, 상기 다수의 제 2 공정 챔버(210)는 타겟(211), 전압원(230)과 연결되는 제 1 전극(212a)를 포함하는 타겟 홀더(212), 기준 전압과 연결되는 제 2 전극(221)을 포함하는 지지대(220) 및 상기 타겟 홀더(212) 배면에 위치하는 자석 조립체(240)을 포함하여 스퍼터링 공정을 통해 전극층을 형성할 수 있는 공정 챔버(210)를 포함할 수 있다.
여기서, 상기 제 1 멀티 챔버(100)와 제 1 공정 챔버(110) 사이 및 상기 제 2 멀티 챔버(200)와 제 2 공정 챔버(210) 사이는 상기 제 1 공정 챔버(110) 및 제 2 공정 챔버(210)가 공정을 수행하는 동안 진공 상태를 유지할 수 있도록, 게이트 밸브(미도시)를 포함하는 반출입구(410, 440)가 위치할 수 있다.
상기 로딩/언로딩 챔버(300)는 상기 제 1 멀티 챔버(100)로부터 반출되는 기판 상에 증착된 비정질 실리콘을 다결정 실리콘으로 결정화한 후, 상기 다결정 실리콘이 형성된 기판을 제 2 멀티 챔버(200)로 반입시키기 위한 것으로, 상기 로딩/언로딩 챔버(300)의 하측에 위치하는 기판 홀더(310) 및 상기 로딩/언로딩 챔 버(300)의 상측에 위치하며, 서로 상이한 극성을 가지는 제 1 전극(321)과 제 2 전극(322)을 포함하는 전원전압 인가부(320)를 포함한다.
여기서, 상기 제 1 멀티 챔버(100) 및 상기 제 2 멀티 챔버(200)와 로딩/언로딩 챔버(300) 사이는 상기 제 1 멀티 챔버(100) 및 제 2 멀티 챔버(200)가 공정을 수행하는 동안 진공 상태를 유지할 수 있도록, 상기 제 1 멀티 챔버(100)와 제 1 공정 챔버(110) 사이 및 상기 제 2 멀티 챔버(200)와 제 2 공정 챔버(210) 사이와 동일하게, 게이트 밸브를 포함하는 반출입구(420, 430)가 위치할 수 있다.
도 2a는 본 발명의 실시 예에 따른 박막 트랜지스터 제조 장치의 제 1 멀티 챔버(100)와 제 2 멀티 챔버(200) 사이에 위치하는 로딩/언로딩 챔버(300)를 나타낸 사시도이고, 도 2b는 도 2a의 A-A'선으로 절단한 단면도이며, 도 2c는 도 2a의 B-B'선으로 절단한 단면도이다.
도 2a 내지 2c를 참조하여, 본 발명의 실시 예에 따른 박막 트랜지스터 제조 장치의 로딩/언로딩 챔버(300)를 보다 자세히 설명하면, 상기 기판 홀더(310)는 상기 로딩/언로딩 챔버(300) 내측으로 반입된 기판을 지지하며, 상기 기판을 상기 전원전압 인가부(320)에 의해 전원전압이 인가될 수 있는 위치로 이동시켜 상기 기판 상에 증착된 비정질 실리콘의 결정화 공정이 수행될 수 있도록 하기 위한 것으로, 상기 기판이 안착되는 공간을 제공하는 기판 지지대(311), 상기 기판 지지대(311)를 상승 또는 하강시키기 위한 홀더 이송부(312) 및 상기 홀더 이송부(312)를 제어하기 위한 홀더 구동부(313)를 포함한다.
상기 기판 지지대(311)는 안착된 상기 기판을 고정하기 위한 고정 수단을 포 함할 수 있으며, 상기 고정 수단은 상기 기판과 기판 지지대(311) 사이의 공기가 배출시켜 상기 기판이 밀착되도록 하기 위한 하나 또는 다수의 진공 홀(311a)일 수 있다. 여기서, 상기 하나 또는 다수의 진공 홀(311a)은 진공 배관(345)에 의해 진공 펌프(340)와 연결되어, 상기 하나 또는 다수의 진공 홀(311a)을 통해 상기 기판과 기판 지지대(311) 사이에 위치하는 공기가 강제 배기되도록 함으로써, 상기 기판을 상기 기판 지지대(311)에 밀착 고정시키는 것이 바람직하다.
또한, 상기 기판 지지대(311)는 상기 기판을 정렬시키기 위한 얼라인 수단(311b) 및 상기 기판의 크기를 감지하기 위한 다수의 센서(311c)를 포함할 수 있으며, 상기 얼라인 수단(311b)은 상기 기판 지지대(311)의 측면에 위치하며, 상기 기판 지지대(311)를 벗어나도록 위치하는 기판을 상기 기판 지지대(311) 내측으로 밀어 넣을 수 있는 수단(311b)일 수 있다.
상기 전원전압 인가부(320)는 상기 기판의 도전성 박막에 일정 전원전압을 인가하여, 상기 기판에 형성된 비정질 실리콘의 결정화를 수행하기 위한 것으로, 제 1 전극(321), 제 2 전극(322) 및 상기 제 1 전극(321)과 제 2 전극(322)에 서로 상이한 극성의 전원전압을 인가하기 위한 전원전압원(330)을 포함한다.
여기서, 상기 전원전압 인가부(320)는 반입되는 상기 기판의 크기에 상관 없이 상기 기판의 정확한 위치에 일정 전원전압이 인가될 수 있도록 상기 제 1 전극(321)과 제 2 전극(322) 사이의 거리를 조절하기 위한 제어부(360)를 및 상기 제어부(360)에 따라 조절되는 상기 제 1 전극(321)과 제 2 전극(322)의 이동 경로를 제공하는 이동 가이드(323)를 더 포함할 수 있다.
또한, 상기 전원전압 인가부(320)는 상기 제 1 전극(321) 및 제 2 전극(322)의 이동 및 정렬을 용이하게 조절하기 위하여, 상기 제 1 전극(321)과 이동 가이드(323) 사이에 결합되며, 상기 제어부(360)의 제어에 따라 상기 제 1 전극(321)을 이동시키기 위한 제 1 전극 이송부(351), 상기 제 2 전극(322)과 이동 가이드(323) 사이에 결합되며, 상기 제어부(360)의 제어에 따라 상기 제 2 전극(322)을 이동시키기 위한 제 2 전극 이송부(352)를 더 포함할 수 있다.
여기서, 상기 이동 가이드(323)는 상기 제 1 전극 이송부(351)의 이동 경로를 제공하는 제 1 이동 가이드(323a) 및 상기 제 2 전극 이송부(352)의 이동 경로를 제공하는 제 2 이동 가이드(323b)를 각각 포함할 수 있으며, 상기 제 1 전극(321) 및 제 2 전극(322)의 충돌을 방지하기 위하여, 상기 제 1 이동 가이드(323a)와 제 2 이동 가이드(323b)는 일정 거리 이격되는 것이 바람직하다.
또한, 상기 제 1 이동 가이드(323a) 및 제 2 이동 가이드(323b)는 동일 방향으로 일정 길이를 가지도록 하여, 상기 제 1 전극(321) 및 제 2 전극(322)이 동일 방향으로 이동되도록 함으로써, 상기 제 1 전극(321) 및 제 2 전극(322)의 위치를 보다 용이하게 조절할 수 있도록 함이 더욱 바람직하다.
본 발명의 실시 예에 따른 박막 트랜지스터 제조 장치의 로딩/언로딩 챔버(300)는 상기 제 1 이동 가이드(323a)와 제 1 전극 이송부(351) 사이 및 상기 제 2 이동 가이드(323b)와 제 2 전극 이송부(352) 사이를 보다 견고히 결합시키기 위하여, 상기 제 1 이동 가이드(323a) 및 제 2 이동 가이드(323b)에 Y 방향으로 일정 길이를 가지는 가이드 홀(323c)이 형성되도록 하고, 상기 제 1 전극 이송부(351) 및 제 2 전극 이송부(352)에 상기 가이드 홀(323c)에 대응되는 돌출부(351a)가 형성되도록 할 수도 있다.
결과적으로, 본 발명의 실시 예에 따른 박막 트랜지스터 제조 장치는 다수의 멀티 챔버를 포함하는 박막 트랜지스터 제조 장치에 있어서, 기판 상에 비정질 실리콘을 증착하기 위하여 다수의 제 1 공정 챔버를 포함하는 제 1 멀티 챔버와 상기 기판 상에 전극을 형성하기 위하여 다수의 제 2 공정 챔버를 포함하는 제 2 멀티 챔버 사이에 위치하는 로딩/언로딩 챔버를 주울 열을 이용한 결정화 장치로 이용함으로써, 상기 제 1 멀티 챔버에 의해 증착된 비정질 실리콘을 별도의 멀티 챔버 또는 공정 챔버 없이 다결정 실리콘으로 결정화한 후, 전극 형성을 위한 제 2 멀티 챔버로 이송하여, 전체적인 공정 챔버의 수를 감소시킬 수 있다.
도 1a는 본 발명의 실시 예에 따른 박막 트랜지스터 제조 장치의 일부를 나타낸 모식도이다.
도 1b는 도 1의 I-I'을 따라 절단한 도면이다.
도 2a는 본 발명의 실시 예에 따른 박막 트랜지스터 제조 장치의 제 1 멀티 챔버와 제 2 멀티 챔버 사이에 위치하는 로딩/언로딩 챔버를 나타낸 사시도이다.
도 2b는 도 2a의 A-A'선으로 절단한 단면도이다.
도 2c는 도 2a의 B-B'선으로 절단한 단면도이다.
<도면 주요 부호에 대한 부호의 설명>
100 : 제 1 멀티 챔버 110 : 제 1 공정 챔버
200 : 제 2 멀티 챔버 210 : 제 2 공정 챔버
300 : 로딩/언로딩 챔버 310 : 기판 홀더
320 : 전원전압 인가부

Claims (13)

  1. 다수의 멀티 챔버를 포함하는 박막 트랜지스터의 제조 장치에 있어서,
    기판 상에 비정질 실리콘의 증착을 위한 제 1 멀티 챔버;
    상기 기판 상에 전극을 형성하기 위한 제 2 멀티 챔버; 및
    상기 제 1 멀티 챔버와 제 2 멀티 챔버 사이에 위치하는 로딩/언로딩 챔버를 포함하며,
    상기 로딩/언로딩 챔버는 내부의 하측에 위치하는 기판 홀더 및 내부의 상측에 위치하는 전원전압 인가부를 포함하는 박막 트랜지스터 제조 장치.
  2. 제 1 항에 있어서,
    상기 기판 홀더는 기판이 안착되는 공간을 제공하는 기판 지지대, 상기 기판 지지대를 상승 또는 하강시키기 위한 홀더 이송부 및 상기 홀더 이송부를 제어하기 위한 홀더 구동부를 포함하는 박막 트랜지스터 제조 장치.
  3. 제 2 항에 있어서,
    상기 기판 지지대는 상기 기판을 고정하기 위한 고정 수단을 더 포함하는 박막 트랜지스터 제조 장치.
  4. 제 3 항에 있어서,
    상기 고정 수단은 진공 펌프와 연결되는 하나 또는 다수의 진공 홀인 것을 특징으로 하는 박막 트랜지스터 제조 장치.
  5. 제 2 항에 있어서,
    상기 기판 지지대의 측면에 위치하며, 기판을 정렬시키기 위한 얼라인 수단을 더 포함하는 박막 트랜지스터 제조 장치.
  6. 제 2 항에 있어서,
    상기 기판 지지대는 기판의 크기를 감지하기 위한 하나 또는 다수의 센서를 더 포함하는 박막 트랜지스터 제조 장치.
  7. 제 1 항에 있어서,
    상기 전원전압 인가부는 제 1 전극, 제 2 전극 및 상기 제 1 전극과 제 2 전극에 서로 상이한 극성의 전원전압을 인가하는 전원전압원을 포함하는 박막 트랜지스터의 제조 장치.
  8. 제 7 항에 있어서,
    상기 전원전압 인가부는 상기 제 1 전극과 제 2 전극 사이의 거리를 조절하기 위한 제어부를 더 포함하는 박막 트랜지스터 제조 장치.
  9. 제 7 항에 있어서,
    상기 전원전압 인가부는 상기 제 1 전극을 이동시키기 위한 제 1 전극 이송부, 상기 제 2 전극을 이동시키기 위한 제 2 전극 이송부 및 상기 제 1 전극 이송부와 제 2 전극 이송부의 이동 경로를 제공하는 이동 가이드를 더 포함하는 박막 트랜지스터 제조 장치.
  10. 제 9 항에 있어서,
    상기 이동 가이드는 상기 제 1 전극 이송부의 이동 경로를 제공하는 제 1 이동 가이드 및 상기 제 2 전극 이송부의 이동 경로를 제공하는 제 2 이동 가이드를 포함하며,
    상기 제 1 이동 가이드와 제 2 이동 가이드는 일정 거리 이격 되어 있는 것을 특징으로 하는 박막 트랜지스터 제조 장치.
  11. 제 10 항에 있어서,
    상기 제 1 이동 가이드 및 제 2 이동 가이드는 상기 이동 가이드의 길이 방향으로 형성된 가이드 홈을 포함하고,
    상기 제 1 전극 이송부 및 제 2 전극 이송부는 상기 가이드 홈에 대응되도록 형성되는 돌출부를 포함하는 박막 트랜지스터 제조 장치.
  12. 제 1 항에 있어서,
    상기 제 2 멀티 챔버는 스퍼터링 공정을 위한 공정 챔버를 포함하는 박막 트랜지스터 제조 장치.
  13. 제 1 항에 있어서,
    상기 제 1 멀티 챔버와 로딩/언로딩 챔버 사이 및 상기 로딩/언로딩 챔버와 제 2 멀티 챔버 사이에 위치하는 게이트 밸브를 더 포함하는 박막 트랜지스터 제조 장치.
KR1020090124724A 2009-12-15 2009-12-15 박막 트랜지스터 제조 장치 KR101084232B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090124724A KR101084232B1 (ko) 2009-12-15 2009-12-15 박막 트랜지스터 제조 장치
JP2010171837A JP5629154B2 (ja) 2009-12-15 2010-07-30 薄膜トランジスタ製造装置
US12/963,193 US20110139611A1 (en) 2009-12-15 2010-12-08 Apparatus for Fabricating Thin Film Transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090124724A KR101084232B1 (ko) 2009-12-15 2009-12-15 박막 트랜지스터 제조 장치

Publications (2)

Publication Number Publication Date
KR20110067933A KR20110067933A (ko) 2011-06-22
KR101084232B1 true KR101084232B1 (ko) 2011-11-16

Family

ID=44141707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090124724A KR101084232B1 (ko) 2009-12-15 2009-12-15 박막 트랜지스터 제조 장치

Country Status (3)

Country Link
US (1) US20110139611A1 (ko)
JP (1) JP5629154B2 (ko)
KR (1) KR101084232B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101943022B1 (ko) * 2011-11-01 2019-01-29 엘지디스플레이 주식회사 트랜지스터 어레이 기판의 제조 장치 및 제조 방법
CN111850518B (zh) * 2020-07-21 2024-07-19 理想万里晖半导体设备(上海)股份有限公司 托盘预热腔及对应的pecvd设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984392A (en) * 1988-09-29 1991-01-15 Shin-Etsu Handotai Company Limited Chamfering the notch of a semiconductor wafer
US5284789A (en) * 1990-04-25 1994-02-08 Casio Computer Co., Ltd. Method of forming silicon-based thin film and method of manufacturing thin film transistor using silicon-based thin film
JPH0750333A (ja) * 1993-08-06 1995-02-21 Matsushita Electric Ind Co Ltd プロセス設備のシーケンス制御装置
JP2798112B2 (ja) * 1994-03-25 1998-09-17 信越半導体株式会社 ウェーハノッチ寸法測定装置及び方法
JP3586197B2 (ja) * 2000-03-23 2004-11-10 シャープ株式会社 薄膜形成用プラズマ成膜装置
US6677602B1 (en) * 2000-08-18 2004-01-13 Sensys Instruments Corporation Notch and flat sensor for wafer alignment
TW512478B (en) * 2000-09-14 2002-12-01 Olympus Optical Co Alignment apparatus
US6776848B2 (en) * 2002-01-17 2004-08-17 Applied Materials, Inc. Motorized chamber lid
US20040035360A1 (en) * 2002-05-17 2004-02-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus
KR100930362B1 (ko) * 2002-11-04 2009-12-08 엘지디스플레이 주식회사 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법
JP2004319961A (ja) * 2003-03-31 2004-11-11 Tokyo Electron Ltd 基板処理装置、基板処理方法、及び該方法を実行するプログラム
JP3894562B2 (ja) * 2003-10-01 2007-03-22 キヤノン株式会社 基板吸着装置、露光装置およびデバイス製造方法
US8061299B2 (en) * 2004-02-17 2011-11-22 Engle George M Formation of photoconductive and photovoltaic films
JP4617101B2 (ja) * 2004-05-11 2011-01-19 株式会社昭和真空 スパッタ装置
TWI295816B (en) * 2005-07-19 2008-04-11 Applied Materials Inc Hybrid pvd-cvd system
US20070048451A1 (en) * 2005-08-26 2007-03-01 Applied Materials, Inc. Substrate movement and process chamber scheduling
US7884032B2 (en) * 2005-10-28 2011-02-08 Applied Materials, Inc. Thin film deposition
US7993461B2 (en) * 2007-05-30 2011-08-09 Intermolecular, Inc. Method and system for mask handling in high productivity chamber
US20090218219A1 (en) * 2008-02-29 2009-09-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing Apparatus
KR101441542B1 (ko) * 2008-03-26 2014-09-18 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막트랜지스터 기판의 제조 방법
KR101046064B1 (ko) * 2008-12-11 2011-07-01 삼성전기주식회사 박막소자 제조방법

Also Published As

Publication number Publication date
US20110139611A1 (en) 2011-06-16
JP5629154B2 (ja) 2014-11-19
JP2011129870A (ja) 2011-06-30
KR20110067933A (ko) 2011-06-22

Similar Documents

Publication Publication Date Title
US8921831B2 (en) Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
CN102005541B (zh) 薄膜沉积设备和制造有机发光显示设备的方法
US8907326B2 (en) Organic light-emitting display device and thin film deposition apparatus for manufacturing the same
US8882922B2 (en) Organic layer deposition apparatus
JP2003297562A (ja) 蒸着方法
CN106299158B (zh) 有机层沉积设备、有机发光显示装置及其制造方法
US8486195B2 (en) Atomic layer deposition apparatus and method of fabricating atomic layer using the same
KR101084235B1 (ko) 비정질 실리콘 결정화 장치
KR101084232B1 (ko) 박막 트랜지스터 제조 장치
KR101024631B1 (ko) 박막 트랜지스터의 제조 방법
KR100980846B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR20070096088A (ko) 유기 발광 표시장치의 제조 방법
US10515800B2 (en) Solid phase crystallization method and manufacturing method of low-temperature poly-silicon TFT substrate
KR20100040156A (ko) 다결정 실리콘 박막 제조장치 및 방법
WO2008032917A1 (en) Crystallization method of amorphous silicon layer and manufacturing method of thin film transistor using the same
KR100685850B1 (ko) 박막트랜지스터 및 그 제조 방법
KR101031882B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101088877B1 (ko) 다결정 실리콘 박막 제조장치
KR100977622B1 (ko) 금속촉매도핑장비 및 도핑방법과 이를 이용한평판표시장치제조방법
KR101043787B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101043786B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101002014B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR20100028952A (ko) 박막 트랜지스터의 제조방법
KR20100040148A (ko) 다결정 실리콘 박막 제조장치 및 방법
JP2007317530A (ja) 表示装置の製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 9