KR100916075B1 - Method for Fabricating Multi Layer Ceramic Substrate - Google Patents

Method for Fabricating Multi Layer Ceramic Substrate Download PDF

Info

Publication number
KR100916075B1
KR100916075B1 KR1020070113750A KR20070113750A KR100916075B1 KR 100916075 B1 KR100916075 B1 KR 100916075B1 KR 1020070113750 A KR1020070113750 A KR 1020070113750A KR 20070113750 A KR20070113750 A KR 20070113750A KR 100916075 B1 KR100916075 B1 KR 100916075B1
Authority
KR
South Korea
Prior art keywords
laminate
binder
layer
binder layer
firing
Prior art date
Application number
KR1020070113750A
Other languages
Korean (ko)
Other versions
KR20090047744A (en
Inventor
임선아
이종면
박은태
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070113750A priority Critical patent/KR100916075B1/en
Publication of KR20090047744A publication Critical patent/KR20090047744A/en
Application granted granted Critical
Publication of KR100916075B1 publication Critical patent/KR100916075B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques

Abstract

다층 세라믹기판 제조방법을 제공한다. Provided is a method for manufacturing a multilayer ceramic substrate.

본 발명은 내부전극 및 상기 내부전극과 전기적으로 접속되는 비아전극홀이 구비된 유전체시트가 다층으로 적층된 적층체를 제공하는 단계 ; 상기 적층체의 표면에 형성되는 외부전극 및 외부로 노출되는 상기 비아전극홀의 노출단을 보호하도록 상기 적층체의 상부면과 하부면에 바인더층을 적층하는 단계 ; 상기 바인더층의 외부면에 구속층을 적층한 다음 상기 적층체를 소성하는 단계 ; 및 상기 구속층을 제거하여 상기 적층체에 형성된 상기 외부전극을 외부노출시키는 단계 ; 를 포함하고, 상기 바인더층은 소성시 상기 구속층이 상기 외부전극 및 상기 비아전극홀의 노출단에 고착되는 것을 방지하며, 상기 소성단계를 거쳐 제거된다.The present invention provides a laminate in which a dielectric sheet having internal electrodes and via electrode holes electrically connected to the internal electrodes is laminated in multiple layers; Stacking a binder layer on upper and lower surfaces of the laminate to protect exposed ends of the external electrodes formed on the surface of the laminate and the via electrode holes exposed to the outside; Stacking a constraint layer on an outer surface of the binder layer and then firing the laminate; And externally exposing the external electrode formed on the laminate by removing the restriction layer. The binder layer prevents the constraint layer from sticking to exposed ends of the external electrode and the via electrode hole during firing, and is removed through the firing step.

본 발명에 의하면, 소성시 내부전극과 세라믹에 포함된 유기물을 효과적으로 제거하여 기판의 구조적인 내부결함 및 전기적 특성 저하를 방지할 수 있고, 제조공정을 단순화하여 제조원가를 절감할 수 있다.According to the present invention, it is possible to effectively remove the organic matter contained in the internal electrode and the ceramic during firing to prevent structural internal defects and deterioration of electrical properties of the substrate, and to reduce the manufacturing cost by simplifying the manufacturing process.

세라믹기판, 무수축, 탈바인더, 탈지, 바인더층, 바인더필름 Ceramic substrate, non-shrink, debinding, degreasing, binder layer, binder film

Description

다층 세라믹기판 제조방법{ Method for Fabricating Multi Layer Ceramic Substrate}Method for Fabricating Multi Layer Ceramic Substrate}

본 발명은 다층 세라믹기판을 제조하는 방법에 관한 것으로, 더욱 상세히는 저유전율층에 비하여 상대적으로 낮은 강도를 갖는 고유전율층의 내부 기계적 강도를 향상시켜 소성시 내부 결함을 방지하고, 내구성을 향상시키고, 수율을 향상시킬 수 있는 다층 세라믹 기판 및 그 제조방법에 관한 것이다. The present invention relates to a method for manufacturing a multilayer ceramic substrate, and more particularly, to improve the internal mechanical strength of the high dielectric constant layer having a relatively low strength compared to the low dielectric constant layer to prevent internal defects during firing, improve durability The present invention relates to a multilayer ceramic substrate capable of improving yield and a method of manufacturing the same.

최근 전자기기 기술 발달과 더불어 기기 자체가 단소박형화 되어가고 있는 추세에 비추어 볼 때 부품의 집적화는 필수적이라 하겠고, 상기 부품의 집적화를 위해 다수개의 세라믹시트를 적층하여 형성하는 다층세라믹기판을 이용하게 된다.In view of the recent development of electronic device technology, the device itself is becoming shorter and thinner, and integration of parts is essential. .

일반적으로 다층 세라믹 기판(Multi-layer Ceramic substrate)은 내열성, 내마모성 및 우수한 전기적 특성으로 인하여 기존의 PCB(Printed Circuit Board)의 대체품으로 많이 이용되고 있으며, 점점 그 수요가 늘어가고 있는 추세이다.In general, multi-layer ceramic substrates are widely used as replacements for conventional printed circuit boards (PCBs) due to heat resistance, abrasion resistance, and excellent electrical properties, and the demand for them is increasing.

이러한 다층 세라믹 기판은 특히 정보통신 관련 기판 및 부품에 주로 사용되는데, 예컨대, 이동통신 단말기 분야에 있어서 LCR 복합화 고주파 부품으로서 사용되거나, 컴퓨터 분야에 있어서 반도체 IC 칩과 같은 능동 소자와 캐패시터나 인덕 터나 저항과 같은 수동소자를 복합화한 부품으로서, 또는 단순한 반도체 IC 패키지로서 사용되고 있다.Such multilayer ceramic substrates are mainly used for information and communication-related substrates and components, for example, as LCR composite high frequency components in the field of mobile communication terminals, or active elements such as semiconductor IC chips, capacitors, inductors or resistors in the computer field. It is used as a component incorporating such passive elements or as a simple semiconductor IC package.

더욱 구체적으로는, 다층 세라믹 기판은 PA 모듈 기판, RF 다이오드 스위치, 필터, 칩 안테나, 각종 패키지 부품, 복합 디바이스 등 다양한 전자 부품을 구성하기 위하여 널리 사용되고 있다.More specifically, multilayer ceramic substrates are widely used to construct various electronic components such as PA module substrates, RF diode switches, filters, chip antennas, various package components, and composite devices.

이러한 다층 세라믹 기판은 일반적으로 그린 시트 적층법(Green Sheet Lamination Method)이라 불리는 방법으로 제조되며, 이러한 방법은, 세라믹 분말과 유기 바인더로 된 슬러리(Slurry)를 테이프 캐스팅법(tape casting method)으로 성형하여 그린 시트를 제조하고, 제조된 그린 시트에 펀칭하여 구멍을 형성하며 도전성 페이스트(Paste)를 그린시트에 스크린 인쇄한 다음, 상기 그린 시트를 필요한 층수만큼 겹쳐서 가열-가압하고 적층하여 일정온도로 소성하는 것이다.Such a multilayer ceramic substrate is generally manufactured by a method called a green sheet lamination method, which forms a slurry of ceramic powder and an organic binder by a tape casting method. To form green holes, punch holes in the prepared green sheets to form holes, and screen-print conductive paste onto the green sheets, and then heat-press and stack the green sheets by the required number of layers to be baked at a constant temperature. It is.

이리한 그린 시트 적층법은 그린 시트의 유연성이 풍부해지고 유기 용제를 흡수하기 쉬우므로 미세 패턴의 인쇄가 가능하다는 것, 그리고 수십층에 이르는 다층화를 위해 필요한 표면 평활성과 기밀성이 우수하다는 장점이 있다.This green sheet lamination method has the advantages of being rich in the flexibility of the green sheet and easy to absorb the organic solvent, it is possible to print fine patterns, and excellent surface smoothness and airtightness required for the multi-layered up to several tens of layers.

한편, 전자패키징용 LTCC기판과 같은 다층 세라믹기판의 제조에 있어서, 기판자체의 치수정밀도가 매우 중요하며, 이를 제어하는 기술이 패키징 공정의 핵심이다. 이때 소위 무수축공정인, x 및 y축 방향으로 소성시 수축이 일어나지 않도록 하기 위한 구속 소성공정이 종래부터 개발되어 오고 있다. On the other hand, in the manufacture of multilayer ceramic substrates, such as LTCC substrate for electronic packaging, the dimensional accuracy of the substrate itself is very important, the technology to control this is the core of the packaging process. At this time, a constrained firing process for preventing shrinkage during firing in the x and y axis directions, a so-called non-shrinkage process, has been developed in the past.

도 1(a)(b)는 일반적인 구속 소성공정을 적용하여 다층 세라믹 기판을 제조하는 공정을 도시한 개략도이다. 1A and 1B are schematic diagrams illustrating a process of manufacturing a multilayer ceramic substrate by applying a general constraint firing process.

도 1(a)(b)에 도시한 바와 같이, 구속 소성공정은, 표면에 비아전극홀(3) 및 내부전극(4)이 구비된 세라믹시트(1)를 다층으로 적층하여 적층체(1a)를 제공하고, 상기 적층체(1a)의 상부면과 하부면에 각각 상기 세라믹시트를 소성하는 온도에서는 소성되지 않는 구속용 시트를 적층하여 구속층(5)을 형성하고, 이러한 적층체(1a)를 일정온도에서 소성한 다음, 상기 구속층(5)을 제거하는 공정으로 이루어진다. As shown in Fig. 1 (a) and (b), the restraint firing process is performed by stacking a ceramic sheet 1 having a via electrode hole 3 and an internal electrode 4 thereon in a multi-layered laminate 1a. ), And a restraint layer 5 is formed by stacking restraining sheets which are not baked at the temperature of firing the ceramic sheet on the upper and lower surfaces of the laminate 1a, respectively. ) Is fired at a constant temperature, and then the restraint layer 5 is removed.

여기서, 상기 구속층(5)은 고온에서 소성되는 무기파우더와 유기바인더로 구성되며, 상기 무기파우더는 알루미나, 지르코니아등과 같이 통상의 유리-세라믹스와는 그 소성온도가 100℃이상 차이가 나는 무기재료를 사용한다. 또한 상기 적층체(1a)를 구성하는 세라믹 시트(1)는 붕규산 유리와 알루미나로 주로 구성되어 있으며, 통상 800 내지 1000℃이하에서 소성이 이루어진다. 이러한 구속소성후 x,y축 수축률은 ~0.2% ±0.05%정도를 나타내며 z축의 경우 35~40%의 수축률을 보인다. 이때 소성하지 않은 구속층(5)의 제거는 외부 도체 패드인 외부전극의 품질을 좌우하는 매우 중요한 인자이다. Here, the restraint layer 5 is composed of an inorganic powder and an organic binder fired at a high temperature, the inorganic powder is an inorganic that is different from the conventional glass-ceramic, such as alumina, zirconia, the firing temperature is more than 100 ℃ Use materials. Moreover, the ceramic sheet 1 which comprises the said laminated body 1a mainly consists of borosilicate glass and alumina, and baking is normally carried out at 800-1000 degreeC or less. After the restraint firing, the x- and y-axis shrinkage is ~ 0.2% ± 0.05% and the z-axis shows a shrinkage of 35-40%. At this time, the removal of the unconstrained restraint layer 5 is a very important factor that determines the quality of the external electrode, which is an external conductor pad.

그리고, 상기 구속층(5)이 제거된 적층체(1a)의 외부면에 도전성 페이스트로 표층전극을 패턴인쇄함으로서 상기 비아전극홀(3), 내부전극(4)과 전기적으로 연결되는 외부전극(7)을 형성하게 된다. In addition, an external electrode electrically connected to the via electrode hole 3 and the internal electrode 4 by pattern-printing a surface electrode with a conductive paste on the outer surface of the laminate 1a from which the restraining layer 5 is removed ( 7) is formed.

이어서 상기 외부전극(7)이 형성된 적층체(1a)를 2차 소성하는 후소성공정에 의해서 외부전극이 적층체에 일체화된 기판을 제조완성하게 된다.Subsequently, a substrate firing of the external electrode integrated into the laminate is completed by a post-firing process of secondary firing of the laminate 1a on which the external electrode 7 is formed.

그러나, 이러한 무수축 공정을 채용하여 다층 세라믹 기판을 제조하는 공정 에서, 적층체(1a)의 상부면과 하부면에 소성온도가 상대적으로 높은 구속시트를 적층하여 100 내지 350㎛ 의 두께를 갖는 구속층(7)을 형성한 다음 적층체(1a)의 소성이 이루어지기 때문에, 내부전극(4) 및 세라믹 시트(1) 제조시 이에 포함된 바인더성분을 1차 소성시 제거하는 탈바인더공정이 원활하게 이루어지지 못하게 되고, 이로 인하여 적층체 및 내부전극의 구조적/전기적 결함을 발생시키는 요인으로 작용하였다. However, in the process of manufacturing a multilayer ceramic substrate by employing such a non-shrinkage process, the restraint sheet having a relatively high firing temperature is laminated on the upper and lower surfaces of the laminate 1a to have a thickness of 100 to 350 µm. Since the layer 7 is formed and then the lamination 1a is fired, the binder removal process for removing the binder component contained in the internal electrode 4 and the ceramic sheet 1 during the first firing is smoothly performed. It was not possible to do so, and thus acted as a factor for generating structural and electrical defects of the laminate and the internal electrode.

또한, 상기 구속층이 제거된 적층체에 외부전극을 인쇄한 다음 적층체를 2차 소성하는 경우, 기판 제조공정이 매우 복잡하고 번거롭기 때문에 제조원가를 상승시키는 문제점이 있었다. In addition, when the external electrode is printed on the laminate from which the constraint layer has been removed, and then the second laminate is fired, there is a problem in that the manufacturing cost is increased because the substrate manufacturing process is very complicated and troublesome.

따라서, 본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로, 그 목적은 소성시 내부전극과 세라믹에 포함된 유기물을 효과적으로 제거하여 기판의 구조적인 내부결함 및 전기적 특성 저하를 방지할 수 있고, 제조공정을 단순화하여 제조원가를 절감할 수 있는 다층 세라믹 기판 제조방법을 제공하고자 한다. Accordingly, the present invention has been made to solve the above problems, its purpose is to effectively remove the organic matter contained in the internal electrode and the ceramic during firing to prevent structural internal defects and deterioration of electrical properties of the substrate, manufacturing It is to provide a method of manufacturing a multilayer ceramic substrate that can simplify the process and reduce manufacturing costs.

상기한 목적을 달성하기 위한 구체적인 기술적인 수단으로서, 본 발명은 내부전극 및 상기 내부전극과 전기적으로 접속되는 비아전극홀이 구비된 유전체시트가 다층으로 적층된 적층체를 제공하는 단계 ; 상기 적층체의 표면에 형성되는 외부전극 및 외부로 노출되는 상기 비아전극홀의 노출단을 보호하도록 상기 적층체의 상부면과 하부면에 바인더층을 적층하는 단계 ; 상기 바인더층의 외부면에 구속층을 적층한 다음 상기 적층체를 소성하는 단계 ; 및 상기 구속층을 제거하여 상기 적층체에 형성된 상기 외부전극을 외부노출시키는 단계 ; 를 포함하고, 상기 바인더층은 소성시 상기 구속층이 상기 외부전극 및 상기 비아전극홀의 노출단에 고착되는 것을 방지하며, 상기 소성단계를 거쳐 제거되는 다층 세라믹 기판 제조방법을 제공한다.As a specific technical means for achieving the above object, the present invention provides a laminated body in which a dielectric sheet having an internal electrode and a via electrode hole electrically connected to the internal electrode is laminated in multiple layers; Stacking a binder layer on upper and lower surfaces of the laminate to protect exposed ends of the external electrodes formed on the surface of the laminate and the via electrode holes exposed to the outside; Stacking a constraint layer on an outer surface of the binder layer and then firing the laminate; And externally exposing the external electrode formed on the laminate by removing the restriction layer. And the binder layer prevents the constraint layer from sticking to exposed ends of the external electrode and the via electrode hole during firing, and provides a method of manufacturing a multilayer ceramic substrate that is removed through the firing step.

바람직하게, 상기 외부전극은 상기 내부전극을 유전체시트에 패턴인쇄하는 공정과 더불어 이루어진다. Preferably, the external electrode is made together with the process of pattern printing the internal electrode on the dielectric sheet.

바람직하게, 상기 바인더층을 적층하는 단계는 상기 바인더층을 일정두께로 일측면에 도포된 바인더필름을 제공하는 단계 ; 상기 바인더층이 상기 외부전극을 덮도록 상기 바인더필름을 상기 적층체에 부착하고 일정세기의 가압력을 제공하는 단계 ; 및 상기 바인더 필름을 제거하여 상기 적층체의 외부면에 바인더층을 잔류 시키는 단계를 포함한다. Preferably, the step of laminating the binder layer comprises the steps of providing a binder film coated on one side of the binder layer to a predetermined thickness; Attaching the binder film to the laminate so that the binder layer covers the external electrode and providing a pressing force of a predetermined strength; And removing the binder film to leave a binder layer on an outer surface of the laminate.

더욱 바람직하게, 상기 바인더층은 바인더수지와 용매가 무게를 기준으로 1:10의 비율로 혼합되어 이루어진다. More preferably, the binder layer is made of a binder resin and a solvent in a ratio of 1:10 by weight.

더욱 바람직하게, 상기 바인더수지는 셀룰로우즈(cellulose), 에틸 셀룰로오즈(ethyl cellulose), 폴리비닐 부티랄(polyvinyl butyral:PVB), 폴리메틸메타크릴레이트(polymethyl methacrylate:PMMA), 폴리아크릴 에스테르 (polyacrylate esters) 중에서 하나 또는 둘 이상의 혼합물로 선택된다.More preferably, the binder resin is cellulose, ethyl cellulose, polyvinyl butyral (PVB), polymethyl methacrylate (PMMA), polyacrylate esters) or mixtures of two or more.

더욱 바람직하게, 상기 용매는 메틸에틸 케톤(methyl ethyl ketone), 에틸 알코올(ethyl alcohol), 이소프로필 알코올(isopropyl alcohol), 톨루엔(toluene), 디에틸 에테르(diethyl ether), 삼염화 에틸렌(trichloro ethylene), 메타놀(methanol)등의 단일 용매 또는 둘 이상의 혼합용매로 선택된다.More preferably, the solvent is methyl ethyl ketone, ethyl alcohol, isopropyl alcohol, toluene, diethyl ether, trichloro ethylene It is selected as a single solvent or a mixed solvent of two or more, such as methanol.

상기한 구성의 본 발명에 의하면, 적층체와 구속층사이에 바인더층을 구비함으로서 소성시 전극 및 유전체시트에 포함된 바인더성분을 보다 용이하게 제거함과 동시에 소성시 구속층의 알루미나 성분이 외부전극에 고착되는 것을 바인더층에 의해서 방지할 수 있기 때문에, 내부전극 및 적층체의 구조적 특성 및 전기적 특성을 안정적으로 보장하여 제품의 신뢰도를 높일 수 있고, 종래와 같이 외부전극을 패턴인쇄한 다음 적층체를 2차소성하는 공정을 배제하여 제조공정을 단순화하고, 제조원가를 절감할 수 있는 효과가 얻어진다. According to the present invention having the above-described configuration, by providing a binder layer between the laminate and the restraint layer, the binder component contained in the electrode and the dielectric sheet can be more easily removed during the firing, and the alumina component of the restraint layer during the firing Since the adhesion can be prevented by the binder layer, the structural and electrical properties of the internal electrodes and the laminate can be stably ensured to increase the reliability of the product. By excluding the secondary firing process, the manufacturing process can be simplified and the manufacturing cost can be reduced.

이하, 본 발명에 대해 첨부된 도면에 따라 보다 상세히 설명한다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2(a)(b)(c)(d)(e)(f)(g)(h)는 본 발명에 따른 다층 세라믹 기판을 제조하는 방법을 도시한 순서도이다. 2 (a) (b) (c) (d) (e) (f) (g) (h) are flowcharts illustrating a method of manufacturing a multilayer ceramic substrate according to the present invention.

본 발명의 실시예에 따른 다층 세라믹 기판(100)은 내,외부전극(103,104)을 갖는 적층체(100a)를 포함하여 구성된다. The multilayer ceramic substrate 100 according to the exemplary embodiment of the present invention includes a laminate 100a having internal and external electrodes 103 and 104.

상기 적층체(100a)는 복수개의 유전체시트(101)가 다층으로 적층되는 적층구조물이며, 이러한 적층체(100a)를 구성하는 유전체시트(101)는 유리 및 세라믹 호합분말, 유기바인더 및 분산제등이 용매에 일정비율로 혼합된 슬러리를 캐리어 필름에 도포하여 성형하게 된다.The laminate 100a is a laminate structure in which a plurality of dielectric sheets 101 are laminated in multiple layers, and the dielectric sheets 101 constituting the laminate 100a include glass and ceramic compound powders, organic binders, and dispersants. A slurry mixed with a solvent at a predetermined ratio is applied to a carrier film to be molded.

이러한 상기 유전체시트(101)는 BaTiO3 와 같은 강유전성 세라믹소재로 10 내지 30㎛ 두께로 구비될 수 있다. The dielectric sheet 101 is BaTiO 3 Ferroelectric ceramic material such as may be provided with a thickness of 10 to 30㎛.

상기 유전체시트(101)는 도 2(a)에 도시한 바와 같이, 펀칭공정 및 레이저공정에 의해서 일정크기의 비아홀(101a)을 각각 관통형성되며, 이들은 시트적층시 동일한 수직축상에 배치되도록 한다.  As shown in FIG. 2A, the dielectric sheet 101 penetrates through-holes 101a having a predetermined size through a punching process and a laser process, and they are disposed on the same vertical axis when the sheet is stacked.

이어서, 상기 비아홀(101a)에는 도 2(b)에 도시한 바와 같이, 도전성 페이스트와 같은 전극재를 충진함으로서 일련의 전기적인 신호라인을 구성하도록 비아전극홀(102)을 구비하게 된다. Subsequently, the via hole 101a is provided with a via electrode hole 102 to form a series of electrical signal lines by filling an electrode material such as a conductive paste as shown in FIG.

그리고, 상기 유전체시트(101)의 표면에는 도 2(c)에 도시한 바와 같이, 사전에 설정된 내부전극(103)을 패턴인쇄하고, 상기 내부전극(103)은 비아전극 홀(102)과 전기적으로 접속된다. As shown in FIG. 2 (c), a pattern printed on a predetermined internal electrode 103 is printed on the surface of the dielectric sheet 101, and the internal electrode 103 is electrically connected to the via electrode hole 102. Is connected.

이와 더불어 상기 유전체시트(101)의 적층시 최외층을 형성하는 유전체시트에는 상기 비아전극홀(102)과 전기적으로 연결되는 외부전극을 패턴인쇄함으로서, 상기 외부전극(104)은 반도체칩과 같은 전자부품이 실장되는 단자패드로 제공된다.In addition, the dielectric sheet forming the outermost layer when the dielectric sheet 101 is stacked is pattern-printed with an external electrode electrically connected to the via electrode hole 102, so that the external electrode 104 is formed of an electron such as a semiconductor chip. Provided as terminal pads on which components are mounted.

그리고, 도 2(d)에 도시한 바와 같이, 내부전극(103) 및 외부전극(104)이 패턴인쇄된 유전체시트(101)를 다층으로 적층함과 동시에 일정세기의 가압력으로 두께방향으로 가압함으로서 상기 내부전극(103)이 몸체내부에 구비되고 상기 외부전극(104)의 몸체외부면에 구비된 적층체(100a)를 형성한다.As shown in FIG. 2 (d), the dielectric sheet 101 on which the internal electrode 103 and the external electrode 104 are pattern-printed is laminated in multiple layers and pressurized in a thickness direction with a pressing force of a certain intensity. The internal electrode 103 is provided inside the body and forms a laminate 100a provided on the outer surface of the body of the external electrode 104.

이어서, 상기 적층체(100a)의 상부면과 하부면에는 도 2(e)에 도시한 바와 같이, 상기 외부전극 및 적층체의 표면으로 외부면으로 노출되는 비아전극홀의 단부를 덮도록 일정두께의 바인더층(110)을 적층한다.Subsequently, the upper and lower surfaces of the stack 100a have a predetermined thickness so as to cover an end portion of the via electrode hole exposed to the outer surface on the surface of the outer electrode and the stack as shown in FIG. The binder layer 110 is laminated.

여기서, 상기 바인더층(110)은 바인더수지와 용매가 무게를 기준으로 1:10의 비율로 혼합되어 제조되는 것이 바람직하며, 이러한 바인더수지는 셀룰로우즈(cellulose), 에틸 셀룰로오즈(ethyl cellulose), 폴리비닐 부티랄(polyvinyl butyral:PVB), 폴리메틸메타크릴레이트(polymethyl methacrylate:PMMA), 폴리아크릴 에스테르 (polyacrylate esters) 중에서 하나 또는 둘 이상의 혼합물로 선택될 수 있다. Here, the binder layer 110 is preferably prepared by mixing a binder resin and a solvent in a ratio of 1:10 based on the weight, such binder resin is cellulose, ethyl cellulose, ethyl cellulose, Polyvinyl butyral (PVB), polymethyl methacrylate (PMMA), polyacrylate esters (polyacrylate esters) may be selected from one or more than two.

또한, 상기 용매는 메틸에틸 케톤(methyl ethyl ketone), 에틸 알코올(ethyl alcohol), 이소프로필 알코올(isopropyl alcohol), 톨루엔(toluene), 디에틸 에테르(diethyl ether), 삼염화 에틸렌(trichloro ethylene), 메타놀(methanol)등의 단 일 용매 또는 둘 이상의 혼합용매로 선택될 수 있다. In addition, the solvent is methyl ethyl ketone, ethyl alcohol, isopropyl alcohol, toluene, diethyl ether, trichloro ethylene, methanol It may be selected as a single solvent or mixed solvent of two or more (methanol).

그리고, 상기 적층체(100a)의 표면에 바인더층(110)을 형성하는 공정은 도 3(a)에 도시한 바와 같이, 상기 바인더층(110)이 일정두께로 일측면에 도포된 마일러 필름과 같은 바인더필름(115)을 준비한 다음, 상기 바인더필름(115)의 바인더층(110)이 상기 적층체(100a)의 외부전극 및 비아전극홀의 단부를 덮도록 적층된다. In addition, in the process of forming the binder layer 110 on the surface of the laminate 100a, as shown in FIG. 3 (a), the mylar film coated on one side of the binder layer 110 at a predetermined thickness After the binder film 115 is prepared, the binder layer 110 of the binder film 115 is laminated to cover the ends of the external electrode and the via electrode hole of the laminate 100a.

이어서, 상기 바인더 필름(115)이 적층되면, 상기 바인더 필름(115)의 바인더층(110)이 상기 적층체(100a)의 외부면, 외부전극(104)에 균일하게 부착되도록 약하게 가압한다. Subsequently, when the binder film 115 is laminated, the binder layer 110 of the binder film 115 is lightly pressed to uniformly adhere to the outer surface of the laminate 100a and the external electrode 104.

이러한 가압이 완료되면, 도 3(b)에 도시된 바와 같이, 상기 바인더 필름(115)만을 제거하게 되면, 상기 적층체(100a)의 외부면에는 상기 외부전극(104) 및 비아전극홀(102)의 노출단을 덮는 바인더층(110)만이 잔류하게 된다. When the pressing is completed, as shown in FIG. 3B, when only the binder film 115 is removed, the external electrode 104 and the via electrode hole 102 are formed on the outer surface of the stack 100a. Only the binder layer 110 covering the exposed end of the () will remain.

한편, 상기 바인더층(110)이 적층된 적층체(100a)는 기판제조시 치수정밀도가 매우 중요한바, 소성시 X축,Y축방향으로의 수축이 일어나지 않도록 하기 위한 구속소성공정을 거치게 된다. On the other hand, the laminated body 100a in which the binder layer 110 is stacked has a very important dimension accuracy during substrate manufacturing, and undergoes a restraint firing process to prevent shrinkage in the X-axis and Y-axis directions during firing.

즉, 도 2(f)(g)에 도시한 바와 같이, 상기 적층체(100a)의 상부면과 하부면에 적층체를 구성하는 시트의 소성온도보다 상대적으로 높은 소성온도를 갖추어 소성시 소성되지 않는 구속시트를 적층함으로서 일정두께의 구속층(120)을 적층한다. That is, as shown in Fig. 2 (f) (g), the firing temperature relatively higher than the firing temperature of the sheet constituting the laminate on the upper surface and the lower surface of the laminate (100a) is not fired during firing By laminating non-constrained sheets, the constrained layer 120 having a predetermined thickness is laminated.

이러한 구속층(120)은 고온에서 소성되는 무기파우더와 유기바인더로 구성되며, 상기 무기파우더는 알루미나, 지르코니아등과 같이 통상의 유리-세라믹스에 비 하여 그 소성온도가 100도 이상 차이가 나는 무기재료로 구성된다.The constrained layer 120 is composed of an inorganic powder and an organic binder fired at a high temperature. The inorganic powder is an inorganic material having a different firing temperature by more than 100 degrees compared to a conventional glass-ceramic such as alumina and zirconia. It consists of.

그리고, 상기 구속층(120)이 적층된 적층체(100a)를 800 내지 1000도에서 1차 소성함으로서 상기 구속층(120)에 의해서 적층체(110a)의 x,y축 수축률이 ~0.2% ±0.05%정도로 나타나고, z축의 수축율이 35~40%로 나타나기 때문에 길이방향 및 폭방향의 수축이 거의 발생되지 않고 두께방향으로만 수축된 적층체(100a)를 얻을 수 있는 것이다. In addition, x- and y-axis shrinkage of the laminate 110a is ± 0.2% by the constraint layer 120 by first firing the laminate 100a on which the constraint layer 120 is stacked at 800 to 1000 degrees. Since the shrinkage ratio of the z-axis is about 35 to 40% and the shrinkage in the longitudinal direction and the width direction is hardly generated, the laminate 100a contracted only in the thickness direction can be obtained.

이때, 상기 적층체(100a)와 더불어 상기 구속층(120)의 소성시 유전체시트에 포함된 바인더성분 및 내부전극 및 외부전극에 포함된 바인더성분은 상기 바인더층(110)과 더불어 제거되고, 상기 바인더층(110)에 의하여 상기 유전체시트, 내,외부전극에 포함된 바인더성분의 탈바인더 제거효율을 보다 향상시킬 수있는 것이다. In this case, the binder component included in the dielectric sheet and the binder component included in the internal electrode and the external electrode during the firing of the constraint layer 120 together with the laminate 100a are removed together with the binder layer 110. The binder layer 110 may further improve the removal efficiency of the binder component included in the dielectric sheet, the internal and external electrodes.

이와 더불어, 상기 적층체의 표면에 형성되는 외부전극(104) 및 외부로 노출되는 비아전극홀(102)의 노출단은 상기 바인더층(110)에 의해서 덮어져 보호되기 때문에 상기 적층체(100a)의 소성시 상기 구속층(120)에서 발생되는 알루미나 성분이 상기 외부전극(104) 및 비아전극홀(102)의 노출단에 부착되는 것을 근본적으로 방지하게 된다. In addition, since the exposed end of the external electrode 104 formed on the surface of the laminate and the via electrode hole 102 exposed to the outside is covered and protected by the binder layer 110, the laminate 100a. During the firing, the alumina component generated in the restraint layer 120 is essentially prevented from adhering to the exposed ends of the external electrode 104 and the via electrode hole 102.

이러한 상태에서, 도 2(h)에 도시한 바와 같이, 상기 유전체시트보다 상대적으로 높은 소성온도를 갖추어 미소성된 구속층(120)을 식각공정 및 연마공정에 의해서 제거하게 되면, 상기 적층체(100a)의 외부면에 형성된 외부전극(104) 및 비아전극홀(102)의 노출단이 외부로 노출된 다층 세라믹 기판(100)을 제조완성하게 된다. In this state, as shown in FIG. 2 (h), when the unconstrained restraint layer 120 having a relatively higher firing temperature than the dielectric sheet is removed by etching and polishing processes, the laminate ( The exposed end of the external electrode 104 and the via electrode hole 102 formed on the outer surface of the 100a is manufactured and completed.

본 발명은 특정한 실시예에 관하여 도시하고 설명하였지만, 당업계에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 본 발명의 사상 및 영역을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 밝혀두고자 한다.While the invention has been shown and described with respect to particular embodiments, it will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as set forth in the claims below. I want to make it clear.

도 1(a)(b)는 일반적인 구속 소성공정을 적용하여 다층 세라믹 기판을 제조하는 공정을 도시한 개략도이다. 1A and 1B are schematic diagrams illustrating a process of manufacturing a multilayer ceramic substrate by applying a general constraint firing process.

도 2(a)(b)(c)(d)(e)(f)(g)(h)는 본 발명에 따른 다층 세라믹 기판을 제조하는 방법을 도시한 순서도이다. 2 (a) (b) (c) (d) (e) (f) (g) (h) are flowcharts illustrating a method of manufacturing a multilayer ceramic substrate according to the present invention.

도 3(a)(b)(c)는 본 발명에 따른 다층 세라믹 기판을 제조하는 공정중 바인더층을 적층하는 공정을 도시한 순서도이다.3 (a), (b) and (c) are flowcharts illustrating a process of laminating a binder layer during a process of manufacturing a multilayer ceramic substrate according to the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100a : 적층체 101 : 유전체시트100a: laminate 101: dielectric sheet

101a : 비아홀 102 : 비아전극홀101a: via hole 102: via electrode hole

103 : 내부전극 104 : 외부전극103: internal electrode 104: external electrode

110 : 바인더층 115 : 바인더필름110: binder layer 115: binder film

Claims (6)

내부전극 및 상기 내부전극과 전기적으로 접속되는 비아전극홀이 구비된 유전체시트가 다층으로 적층된 적층체를 제공하는 단계 ;Providing a laminate in which a dielectric sheet having internal electrodes and via electrode holes electrically connected to the internal electrodes is laminated in multiple layers; 상기 적층체의 표면에 형성되는 외부전극 및 외부로 노출되는 상기 비아전극홀의 노출단을 보호하도록 상기 적층체의 상부면과 하부면에 바인더층을 적층하는 단계 ;Stacking a binder layer on upper and lower surfaces of the laminate to protect exposed ends of the external electrodes formed on the surface of the laminate and the via electrode holes exposed to the outside; 상기 바인더층의 외부면에 구속층을 적층한 다음 상기 적층체를 소성하는 단계 ; 및 Stacking a constraint layer on an outer surface of the binder layer and then firing the laminate; And 상기 구속층을 제거하여 상기 적층체에 형성된 상기 외부전극을 외부노출시키는 단계 ; 를 포함하고,Removing the constraint layer to externally expose the external electrode formed on the laminate; Including, 상기 바인더층은 소성시 상기 구속층이 상기 외부전극 및 상기 비아전극홀의 노출단에 고착되는 것을 방지하며, 상기 소성단계를 거쳐 제거되는 다층 세라믹 기판 제조방법. The binder layer prevents the constraining layer from sticking to exposed ends of the external electrode and the via electrode hole during firing and is removed through the firing step. 제1항에 있어서, 상기 외부전극은 상기 내부전극을 유전체시트에 패턴인쇄하는 공정과 더불어 이루어짐을 특징으로 하는 다층 세라믹 기판 제조방법.The method of claim 1, wherein the external electrode is formed in a pattern printing process of the internal electrode on a dielectric sheet. 제1항에 있어서, 상기 바인더층을 적층하는 단계는 상기 바인더층을 일정두께로 일측면에 도포된 바인더필름을 제공하는 단계 ; 상기 바인더층이 상기 외부전극을 덮도록 상기 바인더필름을 상기 적층체에 부착하고 일정세기의 가압력을 제공하는 단계 ; 및 상기 바인더 필름을 제거하여 상기 적층체의 외부면에 바인더층을 잔류시키는 단계를 포함함을 특징으로 하는 다층 세라믹 기판 제조방법.The method of claim 1, wherein the laminating of the binder layer comprises: providing a binder film coated on one side of the binder layer at a predetermined thickness; Attaching the binder film to the laminate so that the binder layer covers the external electrode and providing a pressing force of a predetermined strength; And removing the binder film to leave a binder layer on an outer surface of the laminate. 제3항에 있어서, 상기 바인더층은 바인더수지와 용매가 무게를 기준으로 1:10의 비율로 혼합되어 이루어짐을 특징으로 하는 다층 세라믹 기판 제조방법.The method of claim 3, wherein the binder layer is formed by mixing a binder resin and a solvent in a ratio of 1:10 by weight. 제4항에 있어서, 상기 바인더수지는 셀룰로우즈(cellulose), 에틸 셀룰로오즈(ethyl cellulose), 폴리비닐 부티랄(polyvinyl butyral:PVB), 폴리메틸메타크릴레이트(polymethyl methacrylate:PMMA), 폴리아크릴 에스테르 (polyacrylate esters) 중에서 하나 또는 둘 이상의 혼합물로 선택됨을 특징으로 하는 다층 세라믹 기판 제조방법.The method of claim 4, wherein the binder resin is cellulose, ethyl cellulose, polyvinyl butyral (PVB), polymethyl methacrylate (PMMA), polyacrylic ester A method for producing a multilayer ceramic substrate, characterized in that it is selected from one or two or more mixtures of polyacrylate esters. 제4항에 있어서, 상기 용매는 메틸에틸 케톤(methyl ethyl ketone), 에틸 알코올(ethyl alcohol), 이소프로필 알코올(isopropyl alcohol), 톨루엔(toluene), 디에틸 에테르(diethyl ether), 삼염화 에틸렌(trichloro ethylene), 메타놀(methanol)등의 단일 용매 또는 둘 이상의 혼합용매로 선택됨을 특징으로 하는 다층 세라믹 기판 제조방법.The method of claim 4, wherein the solvent is methyl ethyl ketone, ethyl alcohol, isopropyl alcohol, toluene, diethyl ether, trichloro ethylene A method for producing a multilayer ceramic substrate, characterized in that it is selected as a single solvent or two or more mixed solvents such as ethylene), methanol.
KR1020070113750A 2007-11-08 2007-11-08 Method for Fabricating Multi Layer Ceramic Substrate KR100916075B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070113750A KR100916075B1 (en) 2007-11-08 2007-11-08 Method for Fabricating Multi Layer Ceramic Substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070113750A KR100916075B1 (en) 2007-11-08 2007-11-08 Method for Fabricating Multi Layer Ceramic Substrate

Publications (2)

Publication Number Publication Date
KR20090047744A KR20090047744A (en) 2009-05-13
KR100916075B1 true KR100916075B1 (en) 2009-09-08

Family

ID=40857055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070113750A KR100916075B1 (en) 2007-11-08 2007-11-08 Method for Fabricating Multi Layer Ceramic Substrate

Country Status (1)

Country Link
KR (1) KR100916075B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210096838A (en) 2020-01-29 2021-08-06 노태형 Multilayer ceramic substrate for high frequency and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198647A (en) 2000-12-26 2002-07-12 Kyocera Corp Method of manufacturing low-temperature baked ceramic wiring board
JP2002290043A (en) 2001-03-28 2002-10-04 Kyocera Corp Manufacturing method of ceramic wiring circuit board
KR20020090296A (en) * 2001-05-25 2002-12-02 가부시키가이샤 무라타 세이사쿠쇼 Multilayer ceramic substrate and method for manufacturing the same, non-sintered ceramic laminate and electronic device
JP2006100448A (en) 2004-09-28 2006-04-13 Kyocera Corp Manufacturing method of electronic component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198647A (en) 2000-12-26 2002-07-12 Kyocera Corp Method of manufacturing low-temperature baked ceramic wiring board
JP2002290043A (en) 2001-03-28 2002-10-04 Kyocera Corp Manufacturing method of ceramic wiring circuit board
KR20020090296A (en) * 2001-05-25 2002-12-02 가부시키가이샤 무라타 세이사쿠쇼 Multilayer ceramic substrate and method for manufacturing the same, non-sintered ceramic laminate and electronic device
JP2006100448A (en) 2004-09-28 2006-04-13 Kyocera Corp Manufacturing method of electronic component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210096838A (en) 2020-01-29 2021-08-06 노태형 Multilayer ceramic substrate for high frequency and method of manufacturing the same

Also Published As

Publication number Publication date
KR20090047744A (en) 2009-05-13

Similar Documents

Publication Publication Date Title
KR100862537B1 (en) Method for manufacturing ceramic substrate and non-fired ceramic substrate
EP2315510A2 (en) Wiring board provided with passive element
JPH04263486A (en) Sintered conductor wiring board and manufacture thereof
KR100678083B1 (en) Fabricating method of the embedded capacitor and embedded capacitor using the same
JP2006140537A (en) Wiring substrate and method of producing the same
KR100447032B1 (en) Resistor-buried multilayer low-temperature-cofired-ceramic substrate with flat surface and fabrication method thereof
KR100790695B1 (en) Method of manufacturing the ceramics board for electronic element package
US7009114B2 (en) Wiring substrate, method of producing the same, and electronic device using the same
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
KR100916075B1 (en) Method for Fabricating Multi Layer Ceramic Substrate
KR20090051627A (en) Multilayer ceramic substrate and manufacturing method of the same
JP4061188B2 (en) Composite sheet manufacturing method and laminate manufacturing method
KR100607568B1 (en) Method for manufacturing multilayer substrate using dissimilar dielectric material
US20080081199A1 (en) Ceramic substrate and fabricating method thereof
KR100882101B1 (en) Method of manufacturing the non-shrinkage ceramic substrate
JP4501227B2 (en) Manufacturing method of ceramic multilayer wiring board
JP3898653B2 (en) Manufacturing method of glass ceramic multilayer wiring board
KR100925604B1 (en) Laminated ceramic package and manufacturing the same
KR101038891B1 (en) Ceramic substrate and manufacturing method of the same
KR100887112B1 (en) Method of manufacturing the non-shrinkage ceramic substrate and multilayer ceramin substrate manufactured by the same
JP2004207592A (en) Method of producing multilayer ceramics substrate
KR100887158B1 (en) Multilayer ceramic substrate and manufacturing method for the same
KR100935973B1 (en) Method for manufacturing non-shrinkage ceramic substrate
KR100872297B1 (en) Manufacturing method of multi-layer ceramic substrate
JP2006041241A (en) Ceramic wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee