KR100935973B1 - Method for manufacturing non-shrinkage ceramic substrate - Google Patents
Method for manufacturing non-shrinkage ceramic substrate Download PDFInfo
- Publication number
- KR100935973B1 KR100935973B1 KR1020070133297A KR20070133297A KR100935973B1 KR 100935973 B1 KR100935973 B1 KR 100935973B1 KR 1020070133297 A KR1020070133297 A KR 1020070133297A KR 20070133297 A KR20070133297 A KR 20070133297A KR 100935973 B1 KR100935973 B1 KR 100935973B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- surface electrode
- ceramic substrate
- protective layer
- laminate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
무수축 세라믹 기판의 제조방법을 제공한다.
본 발명은 내부에 전극회로패턴이 구비된 세라믹 적층체를 소성하여 무수축 세라믹 기판을 제조하는 방법에 있어서, 상기 세라믹 적층체의 외부 표면에 표면전극을 형성하는 단계; 상기 표면전극을 덮는 보호층을 형성하는 단계; 표면에 상기 보호층이 구비된 상기 세라믹 적층체의 상부면과 하부면에 구속층을 형성하는 단계; 상기 구속층이 구비된 적층체를 소결하는 단계; 및 상기 구속층을 제거하는 단계로 이루어지며, 상기 보호층은 상기 소결단계에서 제거되어 공간부가 상기 구속층에 형성된다.
본 발명에 따르면, 표면전극이 구속층과 접촉하지 않아 소결공정시 구속층에 의해 영향을 받지 않으며, 따라서 알루미나 분말 등의 이물질이 접착하지 않아 이를 제거하기 위한 추가적인 공정이 불필요하고, 표면전극의 불량이 제거되어 전자제품의 단자패드와 전기적 접속이 우수한 효과가 있다.
무수축, 세라믹 기판, 구속층, 그린 시트, 적층체
Provided is a method of manufacturing a non-contraction ceramic substrate.
The present invention provides a method of manufacturing a non-shrinkable ceramic substrate by firing a ceramic laminate having an electrode circuit pattern therein, the method comprising: forming a surface electrode on an outer surface of the ceramic laminate; Forming a protective layer covering the surface electrode; Forming constraint layers on upper and lower surfaces of the ceramic laminate having the protective layer on a surface thereof; Sintering the laminate provided with the constraint layer; And removing the constraint layer, wherein the protective layer is removed in the sintering step so that a space part is formed in the constraint layer.
According to the present invention, the surface electrode does not come into contact with the restraint layer and is not affected by the restraint layer during the sintering process. This eliminates the excellent electrical connection with the terminal pad of the electronic product.
Non-shrinkable, ceramic substrate, restraint layer, green sheet, laminate
Description
본 발은 표면전극 상에 이물질 접합을 방지하는 무수축 세라믹 기판의 제조방법에 관한 것으로서, 더욱 상세하게는 세라믹 적층체의 표면에 형성된 표면전극이 구속층과 접촉하는 것을 방지하여 알루미나 분말 등의 이물질이 접착하지 않아 이를 제거하기 위한 추가적인 공정이 불필요하고, 표면전극의 불량이 제거되는 무수축 세라믹 기판의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a non-shrinkable ceramic substrate that prevents the adhesion of foreign matter on the surface electrode, and more particularly, to prevent the surface electrode formed on the surface of the ceramic laminate from coming into contact with the restraint layer, such as alumina powder. The present invention relates to a method for manufacturing a non-shrink ceramic substrate in which no additional process for removing the adhesive is unnecessary and the surface electrode defect is eliminated.
세라믹 기판(Ceramic Substrate) 또는 다층 세라믹 기판(Multi-layer Ceramic Substrate)은 내열성, 내마모성 및 우수한 전기적 특성으로 인해 기존의 PCB(Printed Circuit Board)의 대체품으로 많이 이용되고 있으며, 그 수요는 점차 증가하는 추세이다.Ceramic Substrate or Multi-layer Ceramic Substrate is widely used as a substitute for conventional PCB (Printed Circuit Board) due to its heat resistance, abrasion resistance and excellent electrical properties, and the demand is gradually increasing to be.
저온 동시 소성 세라믹(Low Temperature Co-fired Ceramic: LTCC) 기판과 같은 인터포저(interposer) 역할을 하는 기판의 경우, 기판 상부에 표면실장(SMT)되는 집적회로(IC)와의 접속을 위해 표면전극을 설치하게 된다. 반도체 제조공정을 기반으로 제조되는 집적회로의 경우 전극 패드의 크기가 작고 위치 정밀도가 매우 정확하다. 하지만, LTCC 기판의 경우 세라믹 공정을 이용하여 제조되므로 소결과정 중의 수축 등에 의해 표면전극의 위치 정밀도가 집적회로에 비해 떨어지게 된다.In the case of a substrate serving as an interposer such as a low temperature co-fired ceramic (LTCC) substrate, the surface electrode is connected to an integrated circuit (IC) that is surface-mounted (SMT) on the substrate. Will be installed. In the case of an integrated circuit manufactured based on a semiconductor manufacturing process, the electrode pad is small in size and the position accuracy is very accurate. However, since the LTCC substrate is manufactured using a ceramic process, the positional accuracy of the surface electrode is inferior to that of the integrated circuit due to shrinkage during sintering.
한편, 이러한 위치 정밀도를 향상시키기 위해 LTCC 기판을 제조하는 다수의 업체들에서는 무수축 공법을 사용하여 이를 해결하고 있다. 이러한 무수축 공법으로 LTCC 기판을 제조하는 방법은 크게 두가지로 나뉜다.In order to improve the positional accuracy, many manufacturers of LTCC substrates use a shrinkage method to solve this problem. There are two main methods for manufacturing an LTCC substrate using this shrinkage method.
첫째는 소결과정중 수직방향으로 압력을 주어 수평방향으로의 수축을 억제하여 달성하는 방법이 있으며, 둘째는 LTCC 소결온도에서 치밀화가 이루어지지 않는 세라믹 분말(Al203 등)을 캐스팅하여 제작된 구속층을 상,하면에 접합하여 소결하는 방식이다.First, there is a method to achieve by suppressing the shrinkage in the horizontal direction by applying a pressure in the vertical direction during the sintering process. It is a method of bonding to the upper and lower surfaces and sintering.
구속층 접합방식에 의한 무수축 소결공정의 경우, 사용이 간편하고 부가적인 설비가 필요하지 않아 일반적으로 이용되는 무수축 방식이며, 도 1에서는 무수축 소성공정을 통한 다층 세라믹 기판의 제조공정을 도시하고 있다.In the case of the non-shrink sintering process by the constrained layer bonding method, it is a non-shrink method generally used because it is easy to use and does not require additional equipment. Doing.
도 1(a)(b)에서 도시하는 바와 같이, 붕규산유리 60% 이상과 잔여 알루미나로 이루어진 유리-세라믹스로 구성되는 슬러리를 제작하고, 통상의 테이프 캐스팅(tape casting)법 등을 이용하여 캐리어 필름상(미도시)에 그린시트(green sheet)(1)를 형성한다. As shown in Fig. 1 (a) (b), a slurry composed of a glass-ceramics composed of at least 60% borosilicate glass and residual alumina is prepared, and a carrier film is prepared using a conventional tape casting method or the like. A green sheet 1 is formed on the image (not shown).
이와 같이 형성된 각각의 그린시트(1)에는 소정의 위치에 비아홀(via hole)(2)을 형성하고, 도체로 충진하여 연결단자(3)를 형성한다.Each green sheet 1 formed as above is formed with a
다음으로 특정 그린시트(1) 상에 내부전극(4)을 패턴형성 하고, 필요한 수만 큼의 상기 그린시트(1)를 적층하여 압착함으로써 내부전극(4)을 구비한 세라믹 적층체(10)를 형성한다.Next, the
다음으로 상기 적층체(10)의 상,하부면에 상기 연결단자(3)와 전기적으로 연결되도록 표면전극(5)을 패턴형성하고, 다시 상기 적층체(10)의 상,하부면에 구속층(6)을 형성한 후 소결한다.Next, the
그리고, 상기 구속층(6)을 제거하기 위하여 그라인딩(grinding) 또는 에칭(etching) 공정을 거쳐 기판(10')을 완성하게 된다.In order to remove the
그러나, 이 경우 수 ㎛의 두께를 가지는 표면전극(5)이 손상되지 않도록 정밀한 공정이 요구되며, 이에 따른 불량 또한 증가하게 되는 문제가 발생한다.However, in this case, a precise process is required so that the
또한, 표면전극(5)이 소결 과정에서 무수축 구현을 위해 접합되는 구속층(6)과 반응/결합하여 소결 후 표면전극(5) 상부에 상기 구속층(6)의 알루미나 분말이 접착되어 이를 제거하기 위한 추가공정이 요구되는 문제가 발생한다.In addition, the alumina powder of the
따라서, 본 발명은 상술한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 세라믹 적층체의 표면에 형성된 표면전극 위에 고분자층을 인쇄하여 보호층을 형성함으로써 구속층과의 접촉을 방지하여 소성공정에서 구속층의 알루미나 분말이 표면전극에 접착되는 것을 방지하는 무수축 세라믹 기판의 제조방법을 제공함을 그 목적으로 한다.Accordingly, the present invention has been made to solve the above problems of the prior art, by forming a protective layer by printing a polymer layer on the surface electrode formed on the surface of the ceramic laminate to prevent contact with the restraining layer in the firing process It is an object of the present invention to provide a method for producing a non-shrinkable ceramic substrate which prevents the alumina powder of the constraint layer from adhering to the surface electrode.
상기와 같은 목적을 달성하기 위한 기술적인 수단으로서 본 발명은, 내부에 전극회로패턴이 구비된 세라믹 적층체를 소성하여 무수축 세라믹 기판을 제조하는 방법에 있어서, 상기 세라믹 적층체의 외부 표면에 표면전극을 형성하는 단계; 상기 표면전극을 덮는 보호층을 형성하는 단계; 표면에 상기 보호층이 구비된 상기 세라믹 적층체의 상부면과 하부면에 구속층을 형성하는 단계; 상기 구속층이 구비된 적층체를 소결하는 단계; 및 상기 구속층을 제거하는 단계로 이루어지며, 상기 보호층은 상기 소결단계에서 제거되어 공간부가 상기 구속층에 형성되는 무수축 세라믹 기판의 제조방법을 제공한다.As a technical means for achieving the above object, the present invention is a method for producing a non-shrink ceramic substrate by firing a ceramic laminate having an electrode circuit pattern therein, the surface on the outer surface of the ceramic laminate Forming an electrode; Forming a protective layer covering the surface electrode; Forming constraint layers on upper and lower surfaces of the ceramic laminate having the protective layer on a surface thereof; Sintering the laminate provided with the constraint layer; And removing the constraint layer, wherein the protective layer is removed in the sintering step to provide a method of manufacturing a non-contraction ceramic substrate having a space formed in the constraint layer.
바람직하게, 상기 보호층은 상기 표면전극과 구속층의 접촉을 방지하도록 상기 표면전극의 형상을 따라 소정의 두께로 형성된다.Preferably, the protective layer is formed to a predetermined thickness along the shape of the surface electrode to prevent contact between the surface electrode and the constraint layer.
바람직하게, 상기 보호층은 고분자 물질로 이루어진다.Preferably, the protective layer is made of a polymeric material.
삭제delete
본 발명에 따르면, 표면전극이 구속층과 접촉하지 않아 소결공정시 구속층에 의해 영향을 받지 않으며, 따라서 알루미나 분말 등의 이물질이 접착하지 않아 이를 제거하기 위한 추가적인 공정이 불필요하고, 표면전극의 불량이 제거되어 전자제품의 단자패드와 전기적 접속이 우수한 효과가 있다.According to the present invention, the surface electrode is not in contact with the restraint layer and thus is not affected by the restraint layer during the sintering process. Therefore, no foreign matter such as alumina powder is adhered, so that an additional process for removing the surface electrode is not necessary. This eliminates the excellent electrical connection with the terminal pad of the electronic product.
이하, 첨부된 도면에 따라 본 발명의 실시예를 보다 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 무수축 세라믹 기판을 제작하는 공정도이며, 도 3은 본 발명에 따라 제조된 무수축 세라믹 기판상의 표면전극과 종래 방식으로 제조된 세라믹 기판상의 표면전극을 나타내는 확대사진이다.2 is a process chart for manufacturing a non-condensation ceramic substrate according to the present invention, Figure 3 is an enlarged photograph showing a surface electrode on a non-condensation ceramic substrate prepared in accordance with the present invention and a surface electrode on a ceramic substrate prepared in a conventional manner.
본 발명에 따른 다층 세라믹 기판은 복수개의 그린 시트(green sheet)를 일정하게 적층하여 소성함으로써 이루어진다.The multilayer ceramic substrate according to the present invention is achieved by uniformly stacking and firing a plurality of green sheets.
우선, 도 2(a)에서 도시하는 바와 같이 붕규산유리 60% 이상과 잔여 알루미나로 이루어진 유리-세라믹스에 아크릴 수지 등의 바인더(binder) 및 톨루엔(toluene), 크실렌(xylene), 알코올(alcohol)류 등의 용제를 더하여 구성되는 슬러리를 제작하고, 통상의 테이프 캐스팅(tape casting)법 등을 이용하여 캐리어 필름(미도시)상에 그린 시트(101)를 형성한다. First, as shown in FIG. 2 (a), a binder such as an acrylic resin, toluene, xylene, and alcohols in a glass-ceramics composed of 60% or more borosilicate glass and residual alumina A slurry formed by adding a solvent such as the above is produced, and the
이와 같이 형성된 각각의 그린 시트(101)에는 도 2(b)에서와 같이 소정의 위 치에 펀칭 금형이나 펀칭 머신(punching machine) 또는 레이저를 이용하여 비아홀(via hole)(102)을 관통형성하고, 텅스텐(W)이나 몰리브덴(Mo) 등의 고융점 금속 혹은, 상기한 금속에 비해 상대적으로 융점이 낮은 은(Ag)으로 되는 도전성 페이스트(paste)로 충진하여 전기신호를 전달하기 위한 연결단자(103)를 형성한다.In each of the
다음으로, 도 2(c)에서 도시하는 바와 같이 특정 그린 시트(101)의 표면에 내부전극(104)을 패턴형성하여 상기 연결단자(103)와 전기적으로 연결되도록 하고, 상기 그린시트(101)를 필요한 수만큼 일정하게 적층하여 두께방향으로 압착함으로써 내부전극(104)을 구비한 세라믹 적층체(100)를 형성한다. Next, as shown in FIG. 2C, the
이어서, 도 2(d)에서와 같이 상기 적층체(100)의 상,하부면에 상기 연결단자(103)와 전기적으로 연결되도록 표면전극(105)을 형성한다. 이러한 표면전극(105)은 이후 반도체칩과 같은 전자부품의 단자패드와 솔더링 등을 통해 전기적으로 연결된다.Subsequently,
본 발명의 바람직한 실시예에서는 상기 표면전극(105)을 세라믹 적층체(100)가 형성된 이후에 상기 세라믹 적층체(100)의 외부 표면에 구비되는 것으로 설명하고 있으나 이에 한정하는 것은 아니며, 상기 그린시트(101)의 적층시 최외층을 형성하는 그린시트(101)의 외부 표면에 상기 표면전극(105)을 형성하는 것 또한 가능하다.In the preferred embodiment of the present invention, the
한편, 도 2(e)에서 도시하는 것처럼 상기 표면전극(105)의 상부에는 상기 표면전극(105)을 감싸서 덮는 보호층(106)을 형성하는데, 이러한 보호층(106)은 상기 표면전극(105)과 아래에서 설명할 구속층(108)이 접촉하는 것을 방지하기 위한 것 으로서 상기 표면전극(105)의 형상을 따라서 소정의 두께로 형성되도록 한다.Meanwhile, as shown in FIG. 2E, a
이때, 상기 보호층(106)은 고분자 물질로 이루어지는 것이 바람직하며, 스크린 인쇄방법 등을 통해 형성될 수 있다.In this case, the
다음으로, 도 2(f)에서 도시하는 바와 같이 표면에 상기 보호층(106)이 구비된 상기 적층체(100)의 상부면과 하부면에는 두께 방향으로만 수축이 일어나고 길이 및 폭 방향으로는 수축이 일어나지 않는 무수축 공정을 위한 구속층(108)이 적층된다.Next, as shown in FIG. 2 (f), shrinkage occurs only in the thickness direction on the upper and lower surfaces of the
여기서, 상기 구속층(108)은 석영, 지르코니아(zirconia), 알루미나(alumina) 등의 무기물 필러에 의해 통상의 유리-세라믹스보다 고온에서 소성이 이루어진다.Here, the
이와 같이, 구속층(108)이 구비된 세라믹 적층체를 830℃ 내지 900℃ 사이의 온도에서 소성하게 되면, 도 2(g)에서와 같이 상기 적층체(100)에서는 소성이 이루어지나 상기 구속층(108)은 소성되지 않아 두께 방향으로만 수축된 세라믹 적층체를 얻을 수 있다.As such, when the ceramic laminate having the
이때, 표면전극(105)을 덮어 감싸는 보호층(106)은 상기와 같은 고온의 소성공정을 거치는 과정에서 제거되며, 상기 보호층(106)의 형상에 상당하는 공간부(107)를 형성하여 상기 표면전극(105)과 구속층(108)이 접촉하는 것을 방지하게 된다.At this time, the
따라서, 상기 보호층(106)을 통해 구속층(108)의 적층시는 물론 소성공정이 진행되는 동안에도 상기 표면전극(105)과 구속층(108)과의 접촉을 방지하여 소성공 정에서 구속층(108)의 알루미나 분말이 표면전극(105)에 접착되어 품질에 영향을 주는 문제가 발생하지 않도록 한다.Therefore, during the firing process as well as during the lamination of the
다음으로, 도 2(h)에서와 같이 상기 구속층(108)을 제거하기 위하여 그라인딩(grinding) 또는 에칭(etching) 공정을 거쳐 표면전극(105)이 외부로 노출된 다층 세라믹 기판(100')을 완성하게 된다.Next, as shown in FIG. 2 (h), the
도 3에서는 이와 같이 본 발명에 따라 제조된 무수축 세라믹 기판상의 표면전극과 종래 방식으로 제조된 세라믹 기판상의 표면전극을 사진을 통해 확대하여 도시하고 있다.In FIG. 3, the surface electrode on the non-condensation ceramic substrate manufactured according to the present invention and the surface electrode on the ceramic substrate manufactured in a conventional manner are enlarged through a photograph.
도 3(a)에서와 같이 종래의 방식을 통해 제조된 세라믹 기판은 무수축을 위해 사용된 구속층의 알루미나 분말이 표면전극 상부에 상당량 잔류하여 상기 표면전극이 외부로 거의 노출되지 않는 문제점을 나타낸다.As shown in FIG. 3 (a), the ceramic substrate manufactured by the conventional method exhibits a problem that the surface electrode is hardly exposed to the outside due to a considerable amount of alumina powder of the restraining layer used for non-contraction. .
그러나, 본 발명에 따른 무수축 세라믹 기판은 도 3(b)에서와 같이 표면전극과 구속층과 접촉하지 않아 알루미나 분말이 상기 표면전극 상부에 잔류하지 않으며, 따라서 표면전극이 외부로 깨끗하게 노출되는 상태를 보이고 있다. However, in the non-condensation ceramic substrate according to the present invention, as shown in FIG. Is showing.
이와 같이 깨끗한 상태의 표면전극에서는 전자제품의 단자패드와 접촉불량이 발생하지 않아 전기적 접속이 우수한 효과를 나타내는 것이 가능하다.In this way, the surface electrode in a clean state does not generate a poor contact with the terminal pad of the electronic product, thereby making it possible to exhibit an excellent electrical connection.
본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있음을 밝혀두고자 한다.While the invention has been shown and described with respect to particular embodiments, it will be understood that various changes and modifications can be made in the art without departing from the spirit or scope of the invention as set forth in the claims below. It will be appreciated that those skilled in the art can easily know.
도 1은 일반적인 무수축 세라믹 기판을 제작하는 공정도이다.1 is a process chart for manufacturing a general non-contraction ceramic substrate.
도 2는 본 발명에 따른 무수축 세라믹 기판을 제작하는 공정도이다.2 is a process chart for manufacturing a non-contraction ceramic substrate according to the present invention.
도 3은 본 발명에 따라 제조된 무수축 세라믹 기판상의 표면전극과 종래 방식으로 제조된 세라믹 기판상의 표면전극을 나타내는 확대사진이다.3 is an enlarged photograph showing a surface electrode on a non-contraction ceramic substrate manufactured according to the present invention and a surface electrode on a ceramic substrate manufactured in a conventional manner.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
1, 101 : 그린시트 2, 102 : 비아홀1, 101:
3, 103 : 연결단자 4, 104 : 내부전극3, 103: connecting
5, 105 : 표면전극 6, 108 : 구속층5, 105:
10, 100 : 적층체 106 : 보호층10, 100: laminate 106: protective layer
107 : 공간부107: space part
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070133297A KR100935973B1 (en) | 2007-12-18 | 2007-12-18 | Method for manufacturing non-shrinkage ceramic substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070133297A KR100935973B1 (en) | 2007-12-18 | 2007-12-18 | Method for manufacturing non-shrinkage ceramic substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090065801A KR20090065801A (en) | 2009-06-23 |
KR100935973B1 true KR100935973B1 (en) | 2010-01-08 |
Family
ID=40994008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070133297A KR100935973B1 (en) | 2007-12-18 | 2007-12-18 | Method for manufacturing non-shrinkage ceramic substrate |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100935973B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004241432A (en) * | 2003-02-03 | 2004-08-26 | Murata Mfg Co Ltd | Multilayered ceramic board and its manufacturing method |
KR20050026369A (en) * | 2003-09-09 | 2005-03-15 | 니혼도꾸슈도교 가부시키가이샤 | Method for producing ceramic substrate, and ceramic substrate |
JP2006108483A (en) | 2004-10-07 | 2006-04-20 | Hitachi Metals Ltd | Multilayered ceramic board having cavity and its manufacturing method |
KR20060112591A (en) * | 2003-10-17 | 2006-11-01 | 히타치 긴조쿠 가부시키가이샤 | Multi-layer ceramic substrate, method for manufacturing the same and electronic device using the same |
-
2007
- 2007-12-18 KR KR1020070133297A patent/KR100935973B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004241432A (en) * | 2003-02-03 | 2004-08-26 | Murata Mfg Co Ltd | Multilayered ceramic board and its manufacturing method |
KR20050026369A (en) * | 2003-09-09 | 2005-03-15 | 니혼도꾸슈도교 가부시키가이샤 | Method for producing ceramic substrate, and ceramic substrate |
KR20060112591A (en) * | 2003-10-17 | 2006-11-01 | 히타치 긴조쿠 가부시키가이샤 | Multi-layer ceramic substrate, method for manufacturing the same and electronic device using the same |
JP2006108483A (en) | 2004-10-07 | 2006-04-20 | Hitachi Metals Ltd | Multilayered ceramic board having cavity and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
KR20090065801A (en) | 2009-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4409209B2 (en) | Manufacturing method of circuit component built-in module | |
KR102005274B1 (en) | Multi layer ceramic substrate and method of manufacturing the same | |
US20070278670A1 (en) | Multilayer electronic component, electronic device, and method for producing multilayer electronic component | |
CN107851616A (en) | Circuit board and electronic installation | |
JP5236371B2 (en) | Manufacturing method of ceramic parts | |
US8222529B2 (en) | Ceramic substrate and manufacturing method thereof | |
KR100896601B1 (en) | Method for manufacturing non-shrinkage ceramic substrate and non-shrinkage ceramic substrate using the same | |
KR100748238B1 (en) | Non-shrinkage ceramic substrate and method of manufacturing the same | |
KR100849790B1 (en) | Manufacturing method of ltcc substrate | |
KR100935973B1 (en) | Method for manufacturing non-shrinkage ceramic substrate | |
WO2018030192A1 (en) | Ceramic electronic component | |
JP4789443B2 (en) | Composite sheet manufacturing method, laminated body manufacturing method, and laminated part manufacturing method | |
JP7011563B2 (en) | Circuit boards and electronic components | |
JP2013077739A (en) | Wiring board, electronic device provided with the wiring board, and electronic module device | |
KR100289959B1 (en) | Manufacturing method of embedded capacitor of low temperature simultaneous firing ceramic | |
KR100916075B1 (en) | Method for Fabricating Multi Layer Ceramic Substrate | |
JP2005286303A (en) | Laminated ceramic substrate and method of manufacturing same | |
JP3898653B2 (en) | Manufacturing method of glass ceramic multilayer wiring board | |
JP4501227B2 (en) | Manufacturing method of ceramic multilayer wiring board | |
JP2004119547A (en) | Ceramic wiring board and its manufacturing method | |
JP2011210828A (en) | Substrate for forming thin-film circuit, thin-film circuit component, and method of manufacturing the same | |
KR20090089530A (en) | Manufacturing method of ceramic substrate | |
JP2001015930A (en) | Multilayer printed wiring board and manufacture thereof | |
JP2006041242A (en) | Ceramic wiring board | |
KR100565501B1 (en) | Circuit Board Filled With Passive Element and A Manufacturing Method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121002 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |