KR100872297B1 - Manufacturing method of multi-layer ceramic substrate - Google Patents

Manufacturing method of multi-layer ceramic substrate Download PDF

Info

Publication number
KR100872297B1
KR100872297B1 KR1020070110289A KR20070110289A KR100872297B1 KR 100872297 B1 KR100872297 B1 KR 100872297B1 KR 1020070110289 A KR1020070110289 A KR 1020070110289A KR 20070110289 A KR20070110289 A KR 20070110289A KR 100872297 B1 KR100872297 B1 KR 100872297B1
Authority
KR
South Korea
Prior art keywords
electrode pattern
ceramic laminate
dielectric structure
ceramic
dielectric
Prior art date
Application number
KR1020070110289A
Other languages
Korean (ko)
Inventor
최용석
정승교
박은태
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070110289A priority Critical patent/KR100872297B1/en
Application granted granted Critical
Publication of KR100872297B1 publication Critical patent/KR100872297B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass

Abstract

A manufacturing method of a multilayer ceramic substrate is provided to prevent an outer electrode from being separated from a ceramic laminated body by increasing a junction area with a dielectric green sheet by forming the outer electrode into an intaglio shape. A manufacturing method of a multilayer ceramic substrate comprises steps of: preparing a dielectric structure in which an electrode pattern(22) is formed; preparing a ceramic laminated body(10) by laminating a plurality of green sheets; welding an dielectric structure at one part of an upper and a lower parts of the ceramic laminated body; plasticizing the ceramic laminated body; and polishing the dielectric structure and exposing an electrode pattern.

Description

다층 세라믹 기판의 제조 방법 {Manufacturing method of multi-layer ceramic substrate}Manufacturing method of multi-layer ceramic substrate

본 발명은 다층 세라믹 기판의 제조 방법에 관한 것으로, 보다 상세하게는, 전극 패턴이 내장된 유전체 구조물을 이용하여 외부 전극을 형성하는 다층 세라믹 기판의 제조 방법에 관한 것이다. The present invention relates to a method of manufacturing a multilayer ceramic substrate, and more particularly, to a method of manufacturing a multilayer ceramic substrate using the dielectric structure in which the electrode pattern is embedded to form an external electrode.

최근, 전자부품영역에 있어서, 점차 소형화 추세가 강화, 지속됨에 따라 전자부품의 정밀화, 미세 패턴화 및 박막화를 통한 소형 모듈 및 기판이 개발되고 있다. 그러나, 통상 사용되는 인쇄회로기판(Printed Circuit Board, PCB)을 소형화된 전자부품에 이용한 경우, 사이즈의 소형화, 고주파 영역에서의 신호 손실 및 고온 고습시의 신뢰성 저하와 같은 단점이 발생하였다. Recently, in the electronic component area, as the miniaturization trend is gradually strengthened and continued, small modules and substrates have been developed through precision, fine patterning, and thinning of electronic components. However, when a commonly used printed circuit board (PCB) is used in a miniaturized electronic component, there are disadvantages such as miniaturization in size, signal loss in a high frequency region, and reliability deterioration at high temperature and high humidity.

이러한 단점을 극복하기 위하여 PCB 기판이 아닌, 세라믹을 이용한 기판이 사용되고 있다. 세라믹 기판의 주성분은 저온 동시 소성이 가능한 글래스(glass)가 다량 포함된 세라믹 조성물이다. In order to overcome this disadvantage, a substrate using ceramics, rather than a PCB substrate, is used. The main component of the ceramic substrate is a ceramic composition containing a large amount of glass (glass) capable of low-temperature co-firing.

저온 동시 소성 세라믹(Low Temperature Co-fired Ceramic, 다층 세라믹) 기 판을 제조하는 방법은 다양한데, 그 중 구속층을 이용함으로써 세라믹 기판의 수축을 억제하는 무수축 공법이 있다. There are various methods of manufacturing a low temperature co-fired ceramic (multilayer ceramic) substrate. Among them, there is a non-shrinkage method of suppressing shrinkage of the ceramic substrate by using a restraint layer.

도 1a 및 도 1b는 종래 기술에 따른 다층 세라믹 기판의 제조 방법을 나타낸 도면이다. 도 1a를 참조하면, 복수의 그린시트(1a, 1b, 1c, 1d)를 적층하여 세라믹 적층체(1)를 형성한다. 이 경우, 복수의 그린시트(1a, 1b, 1c, 1d)에는 비아홀(2) 및 내부 전극(2)이 형성될 수 있다. 그리고, 세라믹 적층체(1) 상부에 도전성 페이스트를 스크린 프린팅하여 외부 전극(4)을 형성한다. 1A and 1B illustrate a method of manufacturing a multilayer ceramic substrate according to the prior art. Referring to FIG. 1A, a plurality of green sheets 1a, 1b, 1c, and 1d are stacked to form a ceramic laminate 1. In this case, the via holes 2 and the internal electrodes 2 may be formed in the green sheets 1a, 1b, 1c, and 1d. Then, the conductive paste is screen printed on the ceramic laminate 1 to form the external electrode 4.

도 1b를 참조하면, 외부 전극(4)이 형성된 세라믹 적층체(1) 상부 및 하부에 구속층(5a, 5b)을 적층하여 동시 소성한다. 이 경우, 구속층(5a, 5b)은 세라믹 적층체(1)가 소성되는 온도에서는 수축되지 않으면서 수축 제어가 용이한 물질을 이용할 수 있다. 이와 같은 구속층에 의해, 소성시 세라믹 기판의 면 방향 수축은 일어나지 않으며 두께 방향으로만 수축될 수 있게 된다. Referring to FIG. 1B, the constraint layers 5a and 5b are stacked on the upper and lower portions of the ceramic laminate 1 on which the external electrodes 4 are formed and simultaneously baked. In this case, the restraining layers 5a and 5b may be made of a material which is easy to control shrinkage without shrinking at the temperature at which the ceramic laminate 1 is fired. By the constraint layer, the shrinkage of the ceramic substrate in the plane direction does not occur during firing, and thus the shrinkage layer can be contracted only in the thickness direction.

세라믹 적층체(1)가 소결되면, 구속층(5a, 5b)를 제거한다. 이 과정에서, 구속층(5a, 5b)의 제거로 인해 외부 전극(4)이 손상될 수 있다. 외부 전극(4)이 손상될 경우, 다층 세라믹 기판의 치수 정확도를 저하시키는 문제점이 발생한다. When the ceramic laminate 1 is sintered, the restraining layers 5a and 5b are removed. In this process, the external electrodes 4 may be damaged due to the removal of the constraint layers 5a and 5b. If the external electrode 4 is damaged, a problem arises that degrades the dimensional accuracy of the multilayer ceramic substrate.

도 2a 및 도 2b는 종래 기술에 따른 다층 세라믹 기판의 제조 방법을 나타낸 도면이다. 도 2a를 참조하면, 세라믹 적층체(1) 상부 및 하부에 구속층(5a, 5b)을 미리 적층한 후, 1차 소성한다. 이 후, 세라믹 적층체(1)가 소결되면, 구속층(5a, 5b)을 제거하고, 도전성 페이스트를 스크린 프린팅하여 외부 전극(4)을 형성한다. 그리고, 세라믹 적층체(1)와 외부 전극(4)의 결합을 위해 2차 소성한다. 2A and 2B illustrate a method of manufacturing a multilayer ceramic substrate according to the prior art. Referring to FIG. 2A, after the constraint layers 5a and 5b are laminated in advance on the upper and lower portions of the ceramic laminate 1, first firing is performed. After that, when the ceramic laminate 1 is sintered, the restraining layers 5a and 5b are removed, and the conductive paste is screen printed to form the external electrode 4. Then, secondary firing is performed to bond the ceramic laminate 1 and the external electrode 4.

이와 같이, 세라믹 적층체(1)이 소결된 후에 외부 전극(4)을 형성하는 경우, 도 1a 및 도 1b에 도시된 다층 세라믹 기판에 비해 외부 전극(4)의 손상 정도는 감소될 수 있다. 그러나, 1차 소성 과정에서 세라믹 적층체(1)에 포함된 글래스 성분이 이미 결정화된 상태이기 때문에, 2차 소성 과정을 수행하더라도 세라믹 적층체(1)와 외부 전극(4)의 고착 강도가 저하된다는 문제점이 있었다. 또한, 2 단계에 걸쳐 소성 과정을 수행해야 하므로, 제작 시간 및 비용 면에서 비효율적이다. As such, when the external electrode 4 is formed after the ceramic laminate 1 is sintered, the degree of damage of the external electrode 4 may be reduced as compared with the multilayer ceramic substrate shown in FIGS. 1A and 1B. However, since the glass component included in the ceramic laminate 1 is already crystallized in the primary firing process, the bonding strength of the ceramic laminate 1 and the external electrode 4 decreases even when the secondary firing process is performed. There was a problem. In addition, the firing process must be performed in two stages, which is inefficient in terms of production time and cost.

또한, 도 1a 및 1b, 도 2a 및 도 2b에 도시된 종래의 다층 세라믹 기판은 외부 전극(4)이 양각 형태로 형성되기 때문에, 세라믹 적층체(4)와의 접합 면접이 적어 쉽게 분리된다는 문제점이 있었다. In addition, since the external electrode 4 is embossed, the conventional multilayer ceramic substrate shown in FIGS. 1A and 1B and FIGS. 2A and 2B has a problem that the bonding interview with the ceramic laminate 4 is small and the separation is easy. there was.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 전극 패턴을 포함하는 유전체 구조물을 이용하여 외부전극을 형성함으로써, 제품 신뢰성을 향상시킬 수 있는 다층 세라믹 기판의 제조 방법에 관한 것이다. SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention relates to a method of manufacturing a multilayer ceramic substrate which can improve product reliability by forming an external electrode using a dielectric structure including an electrode pattern. .

이상과 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 다층 세라믹 기판의 제조 방법은, 전극 패턴이 내장된 유전체 구조물을 마련하는 단계, 복수의 그린시트를 적층하여 세라믹 적층체를 마련하는 단계, 상기 세라믹 적층체의 상부 및 하부 중 적어도 일 면에 상기 유전체 구조물을 접합하는 단계, 상기 세라믹 적층체의 상부 및 하부에 구속층을 접합하는 단계, 상기 세라믹 적층체를 소성하는 단계, 상기 세라믹 적층체로부터 상기 구속층을 제거하는 단계, 및, 상기 유전체 구조물을 연마하여 상기 전극 패턴을 노출시키는 단계를 포함한다. According to an aspect of the present invention, there is provided a method of manufacturing a multilayer ceramic substrate, the method comprising: preparing a dielectric structure in which an electrode pattern is embedded, and preparing a ceramic laminate by stacking a plurality of green sheets. Bonding the dielectric structure to at least one surface of an upper portion and a lower portion of the ceramic laminate; bonding a constraint layer to the upper and lower portions of the ceramic laminate; and firing the ceramic laminate. Removing the constraint layer from the sieve, and polishing the dielectric structure to expose the electrode pattern.

이 경우, 상기 세라믹 적층체를 소성하는 단계는, 상기 세라믹 적층체의 상부 및 하부에 구속층을 접합하여 소성하는 단계, 및, 상기 소성이 완료되면, 상기 세라믹 적층체로부터 상기 구속층을 제거하는 단계를 포함할 수 있다. In this case, the firing of the ceramic laminate may include bonding the constraint layers to the upper and lower portions of the ceramic laminate and firing the ceramic laminate, and when the firing is completed, removing the constraint layer from the ceramic laminate. It may include a step.

또한, 상기 전극 패턴을 노출시키는 단계는, 상기 전극 패턴의 두께만큼 상기 유전체 구조물을 연마하여 상기 전극 패턴의 상부를 노출시키는 것이 바람직하다. In the exposing of the electrode pattern, the dielectric structure may be polished by the thickness of the electrode pattern to expose the upper portion of the electrode pattern.

본 다층 세라믹 기판의 제조 방법에서, 상기 유전체 구조물을 마련하는 단계 는, 베이스 필름 상에 바인더 필름을 형성하는 단계, 상기 바인더 필름 상에 전극 패턴을 형성하는 단계, 및, 상기 전극 패턴을 밀봉하도록 상기 바인더 필름 상에 유전체 그린시트를 형성하는 단계를 포함할 수 있다. In the method of manufacturing a multilayer ceramic substrate, the preparing of the dielectric structure may include forming a binder film on a base film, forming an electrode pattern on the binder film, and sealing the electrode pattern. The method may include forming a dielectric green sheet on the binder film.

이 경우, 상기 유전체 구조물을 접합하는 단계는, 상기 베이스 필름의 일 측면을 상기 세라믹 적층체의 최상부면 및 최하부면 중 적어도 일 측면에 접합하는 것이 바람직하다. In this case, in the bonding of the dielectric structure, it is preferable to bond one side of the base film to at least one side of the top and bottom surfaces of the ceramic laminate.

또한, 상기 세라믹 적층체를 소성하는 단계는, 상기 세라믹 적층체를 가소하여 상기 바인더 필름을 제거하는 단계를 포함할 수 있다. 이 경우, 상기 세라믹 적층체의 가소 온도는 250~400℃인 것이 바람직하다. The firing of the ceramic laminate may include removing the binder film by calcining the ceramic laminate. In this case, it is preferable that the plasticization temperature of the said ceramic laminated body is 250-400 degreeC.

한편, 상기 유전체 그린시트를 형성하는 단계는, 상기 전극 패턴에 비해 높은 두께로 상기 유전체 그린시트를 형성할 수 있다. In the forming of the dielectric green sheet, the dielectric green sheet may be formed to a higher thickness than the electrode pattern.

본 다층 세라믹 기판의 제조 방법에서, 상기 전극 패턴은 외부 전극으로 이용되는 것이 바람직하다. In the method of manufacturing the multilayer ceramic substrate, the electrode pattern is preferably used as an external electrode.

본 발명에 따르면, 전극 패턴이 내장된 유전체 구조물을 이용하여 외부 전극을 형성함으로써, 외부 전극의 손상을 감소시킬 수 있게 된다. 또한, 세라믹 적층체와 외부 전극을 동시 소성함으로써, 세라믹 적층체와 외부 전극의 고착 강도를 향상시킬 수 있게 되어 다층 세라믹 기판의 신뢰성을 향상시킬 수 있게 된다. According to the present invention, by forming an external electrode using a dielectric structure in which the electrode pattern is embedded, damage to the external electrode can be reduced. In addition, by simultaneously firing the ceramic laminate and the external electrode, the adhesion strength between the ceramic laminate and the external electrode can be improved, and the reliability of the multilayer ceramic substrate can be improved.

뿐만 아니라, 외부 전극이 음각 형태로 형성되어 유전체 그린시트와의 접합면적이 증가함으로써, 외부 전극이 세라믹 적층체로부터 분리되는 것을 방지할 수 있게 된다. In addition, since the external electrode is formed in a negative shape to increase the bonding area with the dielectric green sheet, it is possible to prevent the external electrode from being separated from the ceramic laminate.

이하에서는 첨부된 도면을 참조하여 본 발명을 보다 자세하게 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 3은 전극 패턴이 내장된 유전체 구조물의 수직 단면도이다. 도 3을 참조하면, 유전체 구조물(20)은 바인더 필름(21), 전극 패턴(22) 및 유전체 그린시트(23)가 순차적으로 적층된 형태를 갖는다. 3 is a vertical cross-sectional view of a dielectric structure in which an electrode pattern is embedded. Referring to FIG. 3, the dielectric structure 20 has a form in which a binder film 21, an electrode pattern 22, and a dielectric green sheet 23 are sequentially stacked.

바인더 필름(21)은 바인더 수지 및 용매를 혼합한 바인더 용액을 PET 필름(미도시) 상에 닥터 블레이드법을 이용하여 도포한 후, 건조하여 제조될 수 있다. 이 경우, 바인더 필름(21)은 5~8㎛의 두께로 형성될 수 있으며, 약 250~400℃의 온도에서 전소되는 특성을 갖는다. 또한, 바인더 필름(21)은 비교적 큰 거칠기를 가지고 있어 전극 패턴을 용이하게 인쇄할 수 있다. The binder film 21 may be manufactured by applying a binder solution mixed with a binder resin and a solvent on a PET film (not shown) by using a doctor blade method, followed by drying. In this case, the binder film 21 may be formed to a thickness of 5 ~ 8㎛, and has the property of burning at a temperature of about 250 ~ 400 ℃. In addition, the binder film 21 has a relatively large roughness, so that the electrode pattern can be easily printed.

전극 패턴(22)은 바인더 필름(21) 상부에 도전성 페이스트를 스크린 프린팅하여 도포 및 건조함으로써, 형성될 수 있다. 본 실시예에서는 은(Ag) 분말을 주원료로 하는 페이스트를 사용하였다. 본 발명에서 전극 패턴(22)은 다층 세라믹 기판 상에서 외부 전극으로 이용되는 것으로, 세라믹 적층체의 내부 인쇄 패턴과 대응되는 위치에 형성될 수 있다. 또한, 전극 패턴(22)은 약 10㎛ 정도의 두께로 형성될 수 있다. The electrode pattern 22 may be formed by screen printing, applying, and drying the conductive paste on the binder film 21. In this example, a paste containing silver (Ag) powder as the main raw material was used. In the present invention, the electrode pattern 22 is used as an external electrode on the multilayer ceramic substrate, and may be formed at a position corresponding to the internal printing pattern of the ceramic laminate. In addition, the electrode pattern 22 may be formed to a thickness of about 10㎛.

유전체 그린시트(23)는 바인더 필름(21) 상에 도포되어, 전극 패턴(22) 및 바인더 필름(21) 상부가 밀봉되는 형태로 형성될 수 있다. 구체적으로, 유리-세라 믹 분말에 유기 바인더, 분산제 및 혼합 용매를 첨가하여 제조한 유전체 슬러리를 바인더 필름(21)에 도포 및 건조함으로써, 형성될 수 있다. 이 경우, 유전체 그린시트(23)는 전극 패턴(22)의 두께보다 큰 두께로 제조되어 전극 패턴(22)을 내장하는 형태로 형성될 수 있다. The dielectric green sheet 23 may be applied on the binder film 21 to form an electrode pattern 22 and an upper portion of the binder film 21 that are sealed. Specifically, it may be formed by applying and drying a dielectric slurry prepared by adding an organic binder, a dispersant, and a mixed solvent to the glass-ceramic powder on the binder film 21. In this case, the dielectric green sheet 23 may be formed to have a thickness greater than that of the electrode pattern 22 to form the electrode pattern 22 therein.

도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 다층 세라믹 기판의 제조 방법을 나타낸 수직 단면도이다. 4A to 4D are vertical cross-sectional views illustrating a method of manufacturing a multilayer ceramic substrate according to an embodiment of the present invention.

도 4a는 세라믹 적층체(10)의 수직 단면도로, 복수의 그린시트(10a, 10b, 10c, 10d)를 포함한다. 이 경우, 각 그린시트는 유리-세라믹 분말에 유기 바인더, 분산제, 혼합 용매를 첨가하여 제조된 세라믹 슬러리를 닥터 블레이드법을 이용하여 도포 및 건조하는 과정을 통해 형성된다. 4A is a vertical cross-sectional view of the ceramic laminate 10, which includes a plurality of green sheets 10a, 10b, 10c, and 10d. In this case, each green sheet is formed by applying and drying a ceramic slurry prepared by adding an organic binder, a dispersant, and a mixed solvent to the glass-ceramic powder using a doctor blade method.

내부 회로 패턴을 형성하기 위하여, 각 그린시트의 소정 위치에 비아홀(11)을 형성하여 도전성 페이스트를 충진시킨다. 또한, 도전성 페이스트를 스크린 프린팅하여 내부 전극(12)을 형성한다. 이와 같은 방법으로 복수의 그린시트(10a, 10b, 10c, 10d)를 제조하여 적층함으로써, 내부 회로 패턴을 포함하는 세라믹 적층체(10)를 마련할 수 있게 된다. In order to form the internal circuit pattern, the via hole 11 is formed at a predetermined position of each green sheet to fill the conductive paste. In addition, the conductive paste is screen printed to form the internal electrode 12. By manufacturing and stacking the plurality of green sheets 10a, 10b, 10c, and 10d in this manner, the ceramic laminate 10 including the internal circuit pattern can be provided.

도 4b는 유전체 구조물이 적층된 세라믹 적층체의 수직 단면도이다. 도 4b를 참조하면, 도 3에 도시된 유전체 구조물(20)을 세라믹 적층체(10)의 상부에 적층한다. 이 경우, 유전체 구조물(20)은 바인더 필름(21), 전극 패턴(22) 및 유전체 그 린시트(23)를 포함한다. 이 중 바인더 필름(21)의 하부면이 세라믹 적층체(10)의 최상부면에 접합되도록 유전체 구조물(20)을 적층하는 것이 바람직하다. 4B is a vertical sectional view of a ceramic laminate in which a dielectric structure is laminated. Referring to FIG. 4B, the dielectric structure 20 illustrated in FIG. 3 is stacked on the ceramic laminate 10. In this case, the dielectric structure 20 includes a binder film 21, an electrode pattern 22, and a dielectric green sheet 23. Among them, it is preferable to laminate the dielectric structures 20 such that the lower surface of the binder film 21 is bonded to the uppermost surface of the ceramic laminate 10.

한편, 유전체 구조물(20) 중 유전체 그린시트(23)는 세라믹 적층체(10)를 구성하는 그린시트와 유사 또는 동일한 소결 형태를 가지는 물질이 이용되는 것이 바람직하다. On the other hand, the dielectric green sheet 23 of the dielectric structure 20 is preferably a material having a sintered form similar or the same as the green sheet constituting the ceramic laminate 10.

도 4b에서는 유전체 구조물(20)을 세라믹 적층체(10)의 상부에만 적층하는 것으로 도시하고 있으나. 최하층 그린시트(10a)에 비아홀 또는 내부 전극 등과 같은 내부 회로 패턴이 형성되어 있는 경우에는, 세라믹 적층체(10)의 최하부면에도 유전체 구조물(20)을 적층할 수 있다. In FIG. 4B, the dielectric structure 20 is illustrated as being stacked only on the ceramic laminate 10. When internal circuit patterns such as via holes or internal electrodes are formed in the lowermost green sheet 10a, the dielectric structures 20 may be laminated on the lowermost surface of the ceramic laminate 10.

도 4c는 구속층이 적층된 세라믹 적층체의 수직 단면도이다. 세라믹 적층체(10)의 횡방향에 대한 수축을 억제시키기 위하여, 세라믹 적층체(10)의 상부 및 하부에 구속층(30a, 30b)을 적층한다. 그리고, 세라믹 적층체(10) 및 유전체 구조물(20)을 700~900℃의 온도 범위로 소성한다. 4C is a vertical cross-sectional view of the ceramic laminate in which the constraint layer is laminated. In order to suppress shrinkage in the lateral direction of the ceramic laminate 10, the constraint layers 30a and 30b are laminated on the upper and lower portions of the ceramic laminate 10. Then, the ceramic laminate 10 and the dielectric structure 20 are fired in a temperature range of 700 to 900 ° C.

소성을 위해 세라믹 적층체(10)를 가소시키는 과정에서 유전체 구조물(20) 중 바인더 필름(21)이 제거된다. 이 경우, 가소 온도는 250~400℃ 범위로, 가소 온도에서 바인더 필름(21)은 전소되는 특성을 갖는다. 이에 따라 바인더 필름(21)이 제거되면, 유전체 구조물(20) 중 전극 패턴(22) 및 유전체 그린시트(23)가 세라믹 적층체(10)에 접합된다. 이에 따라, 전극 패턴(22)은 세라믹 적층체(10)의 내부 회로 패턴과 연결될 수 있게 된다. The binder film 21 of the dielectric structure 20 is removed in the process of calcining the ceramic laminate 10 for firing. In this case, the calcining temperature is in the range of 250 to 400 ° C., and the binder film 21 is burned at the calcining temperature. Accordingly, when the binder film 21 is removed, the electrode pattern 22 and the dielectric green sheet 23 of the dielectric structure 20 are bonded to the ceramic laminate 10. Accordingly, the electrode pattern 22 may be connected to the internal circuit pattern of the ceramic laminate 10.

한편, 세라믹 적층체(10)와 유전체 구조물(20)의 동시 소성을 통해 세라믹 적층체(10)의 글래스 성분이 전극 패턴(22)으로 침투함으로써, 세라믹 적층체(10)와 전극 패턴(22)이 결합하게 된다. 이에 따라, 도 2a 및 도 2b에 도시된 것과 같이 세라믹 적층체(1)의 1차 소성후, 외부 전극(4)을 형성하여 2차 소성하는 제조 방법에 비해, 세라믹 적층체(10)와 전극 패턴(22)의 고착 강도가 향상될 수 있게 된다. 또한, 본 발명은 한 차례의 소성을 통해 세라믹 적층체(10)의 소결 및, 전극 패턴(22)의 결합이 동시에 이루어지므로, 추가적인 소성 공정이 불필요하게 된다. On the other hand, the glass component of the ceramic laminate 10 penetrates into the electrode pattern 22 through the simultaneous firing of the ceramic laminate 10 and the dielectric structure 20, whereby the ceramic laminate 10 and the electrode pattern 22. This will combine. As a result, as shown in FIGS. 2A and 2B, after the first firing of the ceramic laminate 1, the ceramic laminate 10 and the electrode are formed, as compared with the manufacturing method of forming and externally firing the external electrode 4. The adhesion strength of the pattern 22 can be improved. In addition, in the present invention, since the sintering of the ceramic laminate 10 and the bonding of the electrode patterns 22 are simultaneously performed through one firing, an additional firing process is unnecessary.

도 4d는 소결된 세라믹 적층체의 수직 단면도이다. 도 4c를 통해 세라믹 적층체(10) 및 유전체 구조물(20)이 소결되면, 구속층(30a, 30b)를 제거한다. 구속층(30a, 30b)는 평판 연마, Buff 연마 및 샌드 블라스트와 같이 통상의 기술을 이용하여 제거될 수 있다. 4D is a vertical cross-sectional view of the sintered ceramic laminate. When the ceramic laminate 10 and the dielectric structure 20 are sintered through FIG. 4C, the constraint layers 30a and 30b are removed. Constraint layers 30a and 30b may be removed using conventional techniques such as plate polishing, buff polishing and sand blast.

그리고, 유전체 구조물(20) 중 유전체 그린시트(23)를 제거하여 전극 패턴(22)이 외부로 노출될 수 있도록 한다. 이 경우, 전체 유전체 그린시트(23)를 제거하는 것이 아니라, 전극 패턴(22)의 두께만큼 연마하여 일부만 제거하게 된다. 즉, 전극 패턴(22)의 측면 부분에 존재하는 유전체 그린시트(23)는 제거하지 않고 남겨둔다. 이에 따라, 전극 패턴(22)이 손상되지 않으며, 전체 전극 패턴(22)의 두께를 일정하게 제작할 수 있게 되어 치수 정확도가 향상된다. In addition, the dielectric green sheet 23 is removed from the dielectric structure 20 so that the electrode pattern 22 may be exposed to the outside. In this case, instead of removing the entire dielectric green sheet 23, only a part of the dielectric green sheet 23 is polished by the thickness of the electrode pattern 22. That is, the dielectric green sheet 23 existing in the side portion of the electrode pattern 22 is left without being removed. Accordingly, the electrode pattern 22 is not damaged and the thickness of the entire electrode pattern 22 can be made constant, thereby improving the dimensional accuracy.

또한, 유전체 그린시트(23) 상에 전극 패턴(22)이 음각 형태로 형성되어, 유전체 그린시트(23)와 전극 패턴(22)의 접합 면적이 증가하게 된다. 따라서, 유전체 그린시트(23)와 전극 패턴(22)이 분리되는 것을 방지할 수 있게 된다. In addition, the electrode pattern 22 is formed on the dielectric green sheet 23 in an intaglio form, thereby increasing the junction area between the dielectric green sheet 23 and the electrode pattern 22. Therefore, the dielectric green sheet 23 and the electrode pattern 22 can be prevented from being separated.

이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.While the above has been shown and described with respect to preferred embodiments of the invention, the invention is not limited to the specific embodiments described above, it is usually in the art to which the invention belongs without departing from the spirit of the invention claimed in the claims. Various modifications can be made by those skilled in the art, and these modifications should not be individually understood from the technical spirit or the prospect of the present invention.

도 1a 및 도 1b는 종래 기술에 따른 다층 세라믹 기판의 제조 방법을 나타내는 도면,1A and 1B illustrate a method of manufacturing a multilayer ceramic substrate according to the prior art;

도 2a 및 도 2b는 종래 기술에 따른 다층 세라믹 기판의 제조 방법을 나타내는 도면,2A and 2B illustrate a method of manufacturing a multilayer ceramic substrate according to the prior art;

도 3은 전극 패턴이 내장된 유전체 구조물의 수직 단면도, 그리고,3 is a vertical cross-sectional view of a dielectric structure incorporating an electrode pattern, and

도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 다층 세라믹 기판의 제조 방법을 설명하기 위한 수직 단면도이다.4A to 4D are vertical cross-sectional views illustrating a method of manufacturing a multilayer ceramic substrate according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

10 : 세라믹 적층체 21 : 바인더 필름10 ceramic laminate 21 binder film

22 : 전극 패턴 23 : 유전체 그린시트22: electrode pattern 23: dielectric green sheet

30a, 30b : 구속층30a, 30b: constraint layer

Claims (9)

전극 패턴이 내장된 유전체 구조물을 마련하는 단계;Preparing a dielectric structure having an electrode pattern embedded therein; 복수의 그린시트를 적층하여 세라믹 적층체를 마련하는 단계;Stacking a plurality of green sheets to provide a ceramic laminate; 상기 세라믹 적층체의 상부 및 하부 중 적어도 일 면에 상기 유전체 구조물을 접합하는 단계; Bonding the dielectric structure to at least one of upper and lower surfaces of the ceramic laminate; 상기 세라믹 적층체를 소성하는 단계; 및,Firing the ceramic laminate; And, 상기 유전체 구조물을 연마하여 상기 전극 패턴을 노출시키는 단계;를 포함하는 다층 세라믹 기판의 제조 방법. Polishing the dielectric structure to expose the electrode pattern. 제1항에 있어서,The method of claim 1, 상기 세라믹 적층체를 소성하는 단계는,Firing the ceramic laminate, 상기 세라믹 적층체의 상부 및 하부에 구속층을 접합하여 소성하는 단계; 및,Bonding and constraining a constraint layer to upper and lower portions of the ceramic laminate; And, 상기 소성이 완료되면, 상기 세라믹 적층체로부터 상기 구속층을 제거하는 단계;를 포함하는 것을 특징으로 하는 다층 세라믹 기판의 제조 방법. Removing the restraining layer from the ceramic laminate when the firing is completed. 제1항에 있어서,The method of claim 1, 상기 전극 패턴을 노출시키는 단계는, Exposing the electrode pattern, 상기 전극 패턴의 두께만큼 상기 유전체 구조물을 연마하여 상기 전극 패턴 의 상부를 노출시키는 것을 특징으로 하는 다층 세라믹 기판의 제조 방법. And polishing the dielectric structure by the thickness of the electrode pattern to expose an upper portion of the electrode pattern. 제1항에 있어서,The method of claim 1, 상기 유전체 구조물을 마련하는 단계는, Preparing the dielectric structure, 베이스 필름 상에 바인더 필름을 형성하는 단계;Forming a binder film on the base film; 상기 바인더 필름 상에 전극 패턴을 형성하는 단계;Forming an electrode pattern on the binder film; 상기 전극 패턴을 밀봉하도록 상기 바인더 필름 상에 유전체 그린시트를 형성하는 단계;를 포함하는 것을 특징으로 하는 다층 세라믹 기판의 제조 방법.Forming a dielectric green sheet on the binder film to seal the electrode pattern. 제4항에 있어서,The method of claim 4, wherein 상기 유전체 구조물을 접합하는 단계는,Bonding the dielectric structure, 상기 베이스 필름의 일 측면을 상기 세라믹 적층체의 최상부면 및 최하부면 중 적어도 일 측면에 접합하는 것을 특징으로 하는 다층 세라믹 기판의 제조 방법.One side of the base film is bonded to at least one side of the top and bottom surfaces of the ceramic laminate, characterized in that the manufacturing method of the multilayer ceramic substrate. 제4항에 있어서,The method of claim 4, wherein 상기 세라믹 적층체를 소성하는 단계는, Firing the ceramic laminate, 상기 세라믹 적층체를 가소하여 상기 바인더 필름을 제거하는 단계;를 포함하는 것을 특징으로 하는 다층 세라믹 기판의 제조 방법.Calcining the ceramic laminate to remove the binder film. 제6항에 있어서,The method of claim 6, 상기 세라믹 적층체의 가소 온도는 250~400℃인 것을 특징으로 하는 다층 세라믹 기판의 제조 방법. The plasticizing temperature of the said ceramic laminated body is 250-400 degreeC, The manufacturing method of the multilayer ceramic substrate. 제4항에 있어서,The method of claim 4, wherein 상기 유전체 그린시트를 형성하는 단계는,Forming the dielectric green sheet, 상기 전극 패턴에 비해 높은 두께로 상기 유전체 그린시트를 형성하는 것을 특징으로 하는 다층 세라믹 기판의 제조 방법.And forming the dielectric green sheet at a thickness higher than that of the electrode pattern. 제1항 내지 제8항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 8, 상기 전극 패턴은 외부 전극으로 이용되는 것을 특징으로 하는 다층 세라믹 기판의 제조 방법. The electrode pattern is a method of manufacturing a multilayer ceramic substrate, characterized in that used as an external electrode.
KR1020070110289A 2007-10-31 2007-10-31 Manufacturing method of multi-layer ceramic substrate KR100872297B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070110289A KR100872297B1 (en) 2007-10-31 2007-10-31 Manufacturing method of multi-layer ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070110289A KR100872297B1 (en) 2007-10-31 2007-10-31 Manufacturing method of multi-layer ceramic substrate

Publications (1)

Publication Number Publication Date
KR100872297B1 true KR100872297B1 (en) 2008-12-05

Family

ID=40371989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070110289A KR100872297B1 (en) 2007-10-31 2007-10-31 Manufacturing method of multi-layer ceramic substrate

Country Status (1)

Country Link
KR (1) KR100872297B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158376A (en) 2002-09-02 2003-05-30 Ibiden Co Ltd Method for manufacturing ceramic multi-layer substrate
JP2005179097A (en) 2003-12-17 2005-07-07 Ngk Spark Plug Co Ltd Method of manufacturing multilayer ceramic substrate and multilayer ceramic substrate obtained by the same
KR100748238B1 (en) 2006-03-27 2007-08-09 삼성전기주식회사 Non-shrinkage ceramic substrate and method of manufacturing the same
KR100771783B1 (en) 2006-09-28 2007-10-30 삼성전기주식회사 Method of manufacturing the non-shrinkage ceramic substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158376A (en) 2002-09-02 2003-05-30 Ibiden Co Ltd Method for manufacturing ceramic multi-layer substrate
JP2005179097A (en) 2003-12-17 2005-07-07 Ngk Spark Plug Co Ltd Method of manufacturing multilayer ceramic substrate and multilayer ceramic substrate obtained by the same
KR100748238B1 (en) 2006-03-27 2007-08-09 삼성전기주식회사 Non-shrinkage ceramic substrate and method of manufacturing the same
KR100771783B1 (en) 2006-09-28 2007-10-30 삼성전기주식회사 Method of manufacturing the non-shrinkage ceramic substrate

Similar Documents

Publication Publication Date Title
KR101089936B1 (en) Multi-layer ceramic circuit board and method of fabricating the same
JP5971447B2 (en) Manufacturing method of ceramic substrate and module component
JP5170684B2 (en) Multilayer ceramic package
JP4099756B2 (en) Laminated board
KR100896609B1 (en) Manufacturing method of multi-layer ceramic substrate
WO2008053956A1 (en) Ceramic substrate, electronic device and method for producing ceramic substrate
KR100896601B1 (en) Method for manufacturing non-shrinkage ceramic substrate and non-shrinkage ceramic substrate using the same
KR100748238B1 (en) Non-shrinkage ceramic substrate and method of manufacturing the same
KR100872297B1 (en) Manufacturing method of multi-layer ceramic substrate
JP2007053294A (en) Process for manufacturing multilayer ceramic electronic component
KR101108823B1 (en) Method of manufacturing ceramic substrate
KR100956212B1 (en) Manufacturing method of multi-layer substrate
KR100882100B1 (en) Manufacture method of multi-layer ceramic substrate using transformation restraint sheet
JP2004095767A (en) Ceramic multilayer substrate and its manufacturing method
KR100862443B1 (en) Manufacturing method of non-shrinking multilayer ceramic substrate
KR100992238B1 (en) Manufacturing method of non-shirinkage ceramic substrate
KR100916075B1 (en) Method for Fabricating Multi Layer Ceramic Substrate
JP2004179568A (en) Method of manufacturing laminated ceramic parts
JP2001257473A (en) Multilayer ceramic board and manufacturing method thereof
KR20090066862A (en) Manufacturing method of multi-layer substrate
KR100835080B1 (en) Method of manufacturing laminated ceramic substrate
KR101046142B1 (en) Manufacturing method of non-contraction ceramic substrate
KR20090090718A (en) Non-shirinkage ceramic substrate and manufacturing method thereof
KR100900636B1 (en) Manufacturing method of non-shirinkage ceramic substrate
KR101038891B1 (en) Ceramic substrate and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee