KR100914605B1 - 나노토포그라피가 개선된 웨이퍼 제조 방법 - Google Patents
나노토포그라피가 개선된 웨이퍼 제조 방법Info
- Publication number
- KR100914605B1 KR100914605B1 KR1020070138306A KR20070138306A KR100914605B1 KR 100914605 B1 KR100914605 B1 KR 100914605B1 KR 1020070138306 A KR1020070138306 A KR 1020070138306A KR 20070138306 A KR20070138306 A KR 20070138306A KR 100914605 B1 KR100914605 B1 KR 100914605B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- etching
- grinding
- polishing
- thickness
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 104
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title 1
- 229910052710 silicon Inorganic materials 0.000 title 1
- 239000010703 silicon Substances 0.000 title 1
- 238000000227 grinding Methods 0.000 claims abstract description 63
- 238000005530 etching Methods 0.000 claims abstract description 54
- 238000007517 polishing process Methods 0.000 claims abstract description 23
- 238000005498 polishing Methods 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 238000005520 cutting process Methods 0.000 claims abstract description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 12
- 239000002245 particle Substances 0.000 claims description 10
- 238000007518 final polishing process Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 90
- 239000004065 semiconductor Substances 0.000 description 8
- 239000003513 alkali Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000002253 acid Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000012670 alkaline solution Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000013441 quality evaluation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02019—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 나노토포그라피가 개선된 웨이퍼 제조 방법에 관한 것으로, 잉곳으로부터 웨이퍼를 제조하는 방법에 있어서, 잉곳을 웨이퍼 형태로 얇게 절단하는 슬라이싱 공정; 절단된 웨이퍼의 양면을 연마하는 래핑 공정; 래핑된 웨이퍼의 불순물 및 데미지를 제거하는 에칭 공정; 및 에칭된 웨이퍼 표면을 경면 연마하는 폴리싱 공정을 포함하되, 에칭 공정 다음에 진행되는 웨이퍼 표면을 연삭하는 그라인딩 공정이 생략되는 것을 특징으로 한다. 본 발명에 의하면 그라인딩 공정을 생략함으로써, 웨이퍼의 나노토포그라피(Nanotopography)를 개선할 수 있다.
Description
본 발명은 웨이퍼 제조 방법에 관한 것으로서, 더욱 상세하게는 웨이퍼의 나노토포그라피(Nanotopography)를 개선할 수 있는 웨이퍼 제조 방법에 관한 것이다.
웨이퍼는 반도체에 소요되는 공정 재료의 절반 이상을 차지한다는 외형적 측면뿐 아니라, 반도체 소자 기술 자체가 웨이퍼의 물성과 불가분의 관계에 있다는 점에서 그 중요성이 매우 크다. 웨이퍼는 메모리 소자, 시스템 LSI(Large Scale Integrated) 소자 등 반도체 소자의 종류에 따라 달라질 뿐만 아니라, 메모리와 같은 동일 소자에서도 128M, 256M 등 집적도에 따라 요구되는 품질이 달라진다. 이러한 반도체소자에 따라 요구되는 품질 평가항목은 종래에는 소자의 전기적 특성에 따른 저항이나 집적도에 따른 평탄도 등의 몇 가지 항목에 국한되어 있었다.
그러나, 최근에는 열처리, 소자 격리, 컨택 형성, 금속배선 형성 등의 반도체 공정 특징에 따라 최적화된 웨이퍼의 품질이 요구되고 있으며, 또한 CMP(Chemical Mechanical Polishing), STI(Shallow Trench Isolation) 등과 같이 신규 채용되는 공정에 따라 나노토포그라피(Nanotopography)와 같은 새로운 품질 항목들이 요구되고 있다.
이러한 나노토포그라피는 웨이퍼 평탄도(Flatness)와 표면거칠기(Roughness) 사이의 표면결정인자로, 웨이퍼 후면의 미세굴곡에 의하여 그 품질 특성이 결정되어지는 인자이기도 하다. 최근의 반도체 공정에서는 나노토포그라피의 중요성이 매우 커지고 있으며, 웨이퍼 후면의 미세굴곡을 제어하는 여러 방법에 대한 고찰 및 새로운 방법에 대한 연구가 진행되고 있다.
도 1은 종래의 웨이퍼를 제조하는 방법을 설명하기 위한 공정 흐름도, 도 2는 종래 기술에 따른 그라인딩 공정 후 웨이퍼 표면의 경면 이미지 사진이다.
도면을 참조하면, 종래의 웨이퍼 제조 방법은 먼저, 소정의 단결정 잉곳을 슬라이싱(slicing)하여 웨이퍼 형태로 얇게 절단한다(S10). 이어서, 슬라이싱에서 발생한 데미지를 제거하고, 웨이퍼의 두께 및 평탄도 균일성을 얻기 위해 슬라이싱된 웨이퍼를 래핑(lapping)하여 양면을 연마한다(S20). 다음으로, 래핑으로 발생한 불순물이나 데미지를 산 또는 알칼리 용액 등으로 제거하는 에칭(S30)과 웨이퍼가 일정한 두께와 평탄도를 갖도록 웨이퍼 표면을 수 ㎛ 두께 이상 연삭하는 그라인딩(S40)을 거친다. 그리고 나서, 그라인딩에서 발생한 데미지를 완화하기 위한 에칭(S50)과 표면의 손상이나 평탄도를 향상시키기 위한 폴리싱(S60) 등의 단계를 거쳐 반도체 소자 제조용 웨이퍼로 생산된다.
이와 같은, 종래의 방법의 경우에는 공정 진행이 웨이퍼의 평탄도 개선을 위해 결정이 되었다. 하지만, 반도체 소자 집적화가 가속화됨에 따라 웨이퍼의 평탄도 뿐만 아니라 보다 미세한 나노토포그라피의 중요성이 대두되고 있어 공정의 개선이 필요하다.
또한, 종래 방법의 경우에는 나노토포그라피를 결정하는 인자로 폴리싱(S60)이 주로 거론되었으며, 나노토포그라피의 개선을 위해 폴리싱(S60)의 개선이 중심이 되었다. 하지만, 웨이퍼의 평탄도 개선을 위해 도입된 그라인딩(S40) 또한 웨이퍼의 나노토포그라피의 수준을 결정하는 중요한 공정이다.
즉, 이러한 그라인딩(S40)에서 웨이퍼와 휠(Wheel)간 상대 회전수 및 휠 메쉬(Mesh)의 조합이 맞지 않으면 휠마크가 발생하여 나노토포그라피 및 파티클 불량에 악영향을 미친다. 또한, 웨이퍼 척(chuck)의 오염 및 진공 등으로 인해 도 2에 도시된 바와 같이, 척마크가 발생하여 나노토포그라피를 악화시킬 수 있다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 웨이퍼의 나노토포그라피(Nanotopography)를 개선할 수 있는 웨이퍼 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 웨이퍼 제조 방법은 그라인딩 공정을 생략하여 웨이퍼의 나노토포그라피를 개선하고, 그라인딩 공정이 생략되어도 그라인딩 공정에서의 평탄도 개선효과를 실현할 수 있는 웨이퍼 제조 방법을 제공한다.
즉, 본 발명에 따른 웨이퍼 제조 방법은 잉곳으로부터 웨이퍼를 제조하는 방법에 있어서, 상기 잉곳을 웨이퍼 형태로 얇게 절단하는 슬라이싱 공정; 상기 절단된 웨이퍼의 양면을 연마하는 래핑 공정; 상기 래핑된 웨이퍼의 불순물 및 데미지를 제거하는 에칭 공정; 및 상기 에칭된 웨이퍼 표면을 경면 연마하는 폴리싱 공정을 포함하되, 상기 에칭 공정 다음에 진행되는 웨이퍼 표면을 연삭하는 그라인딩 공정이 생략되는 것을 특징으로 한다.
또한, 상기 슬라이싱 공정에서 웨이퍼 형태로 절단되는 잉곳의 두께는, 상기 그라인딩 공정을 행하는 경우에 상기 그라인딩 공정에서 제거되는 웨이퍼 두께만큼 얇아지는 것이 바람직하다.
또는, 상기 래핑 공정에 의해 제거되는 웨이퍼의 두께는, 상기 그라인딩 공정을 행하는 경우에 상기 그라인딩 공정에서 제거되는 웨이퍼 두께만큼 더 커지는 것이 바람직하다.
한편, 상기 폴리싱 공정은, 상기 웨이퍼의 평탄도를 개선하고, 두께를 제어하는 양면 폴리싱 공정; 및 상기 웨이퍼의 파티클(Particle) 및 나노토포그라피를 제어하는 파이널 폴리싱 공정을 포함하는 것이 바람직하며, 상기 폴리싱 공정에서 경면 연마에 의해 제거되는 웨이퍼의 두께는, 상기 그라인딩 공정을 행하는 경우에 상기 그라인딩 공정에서 제거되는 웨이퍼 두께만큼 더 커지는 것이 바람직하다.
또한, 상기 에칭 공정에서 식각에 의해 제거되는 웨이퍼의 제거량은, 상기 그라인딩 공정을 행하는 경우에 에칭 공정에서 식각에 의해 제거되는 웨이퍼의 제거량보다 적은 것이 바람직하며, 상기 에칭 공정에서 사용되는 용액은 NaOH인 것이 바람직하다.
본 발명에 의하면, 웨이퍼 제조 공정에서 그라인딩 공정을 생략함으로써, 웨이퍼 제조 공정이 단순해지고, 웨이퍼의 나노토포그라피를 개선할 수 있다는 효과가 있다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 전술된 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 종래의 웨이퍼를 제조하는 방법을 설명하기 위한 공정 흐름도이다.
도 2는 종래 기술에 따른 그라인딩 공정 후 웨이퍼 표면의 경면 이미지 사진이다.
도 3은 본 발명에 따른 웨이퍼를 제조하는 방법을 설명하기 위한 공정 흐름도이다.
도 4는 본 발명에 따른 웨이퍼 제조 방법에서, 폴리싱 공정의 제거율에 따른 65㎚ 크기의 파티클수를 나타낸 그래프이다.
도 5는 그라인딩 공정의 적용 유무에 따른 웨이퍼 표면의 나노맵을 나타내는 사진이다.
도 6은 그라인딩 공정의 적용 유무에 따른 웨이퍼의 반경 방향 나노 프로파일(Nano Profile)이다.
도 7은 그라인딩 공정의 적용 유무에 따른 나노토포그라피의 개선효과를 나타낸 그래프이다.
이하에서는 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원 시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 3은 본 발명에 따른 웨이퍼를 제조하는 방법을 설명하기 위한 공정 흐름도이다.
도 3을 참조하면, 본 발명에 따른 웨이퍼 제조 방법은 단결정 잉곳을 슬라이싱(slicing)하여 웨이퍼 형태로 얇게 절단하는 슬라이싱 공정(S100), 슬라이싱 공정(S100)에서 발생한 데미지를 제거하고 웨이퍼의 두께 및 평탄도 균일성을 얻기 위해 절단된 웨이퍼를 양면을 연마하는 래핑 공정(S200), 래핑 공정(S200)으로 발생한 불순물이나 데미지를 산 또는 알칼리 용액 등으로 제거하는 에칭 공정(S300), 및 표면의 손상이나 평탄도를 향상시키기 위해 웨이퍼의 표면을 경면 연마하는 폴리싱 공정을 포함하여 진행한다.
이러한 본 발명에 따른 웨이퍼 제조 방법은 그라인딩 공정이 생략되기 때문에, 그라인딩 공정에서 제거되는 웨이퍼의 두께 보상을 위해 그라인딩의 제거율을 고려하여 다른 공정들을 진행할 수 있다. 여기서, 웨이퍼의 두께는 그 사용 목적에 따라 다양하며, 본 발명에 따른 웨이퍼의 제거율은 본 발명의 기술적 원리를 훼손하지 않는 범위내에서 유동적으로 다양하게 적용가능하다.
먼저, 슬라이싱 공정(S100)에서는 그라인딩 공정의 제거율을 고려하여 웨이퍼를 절단하는 것이 바람직하다. 즉, 슬라이싱 공정(S100)에서 웨이퍼 형태로 절단되는 잉곳의 두께는 그라인딩 공정을 행하는 경우에 그라인딩 공정에서 제거되는 웨이퍼의 두께만큼 얇게 절단할 수 있다. 이 경우, 동일한 잉곳에서 기존 보다 많은 웨이퍼가 생산될 수 있다.
또는, 래핑 공정(S200)에서 제거율을 증가시켜 그라인딩 공정의 제거율을 보상할 수 있다. 즉, 래핑 공정(S200)에 의해 제거되는 웨이퍼의 두께가 그라인딩 공정을 행하는 경우에 그라인딩 공정에서 제거되는 웨이퍼 두께만큼 더 커지도록 래핑 공정(S200)을 진행할 수 있다.
한편, 래핑 공정(S200)을 진행한 후에는 래핑 공정(S200)에서 발생한 불순물이나 데미지를 제거하기 위해 에칭 공정(S300)을 실시하며, 에칭액으로 산 에칭, 알칼리 에칭, 산 에칭과 알칼리 에칭을 혼합하여 사용한다. 최근에는 웨이퍼의 평탄도 및 나노토포그라피 개선을 위해 알칼리 에칭을 진행하게 되는데, 알칼리 에칭시 웨이퍼에 에칭 피트(Etching Pit)가 남게 된다. 이러한 에칭 피트를 제거하기 위해 일반적으로 그라인딩 공정을 일정량 해주는데, 그라인딩 공정을 생략하면 에칭 피트가 제거되지 않아 파티클 불량을 야기하게 된다. 따라서, 본 발명과 같이 그라인딩 공정을 생략하는 경우에는 다음과 같이, 에칭 공정(S300) 또는 폴리싱 공정에서 에칭 피트를 제어할 필요가 있다.
먼저, 에칭 공정(S300)에서는 알칼리 에칭시 에칭 피트가 덜 생기는 에칭액을 사용하거나 에칭 피트가 덜 생기는 에칭 조건을 적용하여 에칭 피트를 제어할 수 있다. 구체적으로, 에칭에 사용되는 에칭액은 KOH보다 에칭 피트의 크기 및 깊이가 작게 되는 NaOH가 바람직하며, 에칭 조건의 경우에는 그라인딩 공정을 적용하는 경우에 에칭 공정(S300)에서 식각에 의해 제거되는 웨이퍼의 제거량보다 적은 제거량으로 에칭하여 에칭 피트를 제어하는 것이 바람직하다. 이러한 NaOH와 적은 에칭량을 적용하여 에칭 피트를 제어함으로써, 폴리싱 공정에서 충분히 에칭 피트를 제거할 수 있다.
다음으로, 폴리싱 공정에서 폴리싱을 충분히 하여 에칭 피트를 제거할 수 있다. 여기서, 폴리싱 공정은 웨이퍼의 평탄도를 개선하고 두께를 제어하는 양면 폴리싱 공정(S410) 및 웨이퍼의 파티클 및 나노토포그라피를 제어하는 파이널 폴리싱 공정(S420)을 포함하며, 에칭 피트는 양면 폴리싱 공정(S410)에서 제거할 수 있다.
이때, 양면 폴리싱 공정(S410)에서 에칭 피트를 제거하기 위해 양면 폴리싱 공정(S410)에서 제거되는 웨이퍼의 두께는 그라인딩 공정을 적용하는 경우에 그라인딩 공정에서 제거되는 웨이퍼 두께만큼 더 크게 하는 것이 바람직하다. 좀더 구체적으로 양면 폴리싱 공정(S410)에서 제거되는 웨이퍼의 두께는 그라인딩 공정을 적용하는 경우보다 약 1.5배 이상이 적합하다. 이때, 양면 폴리싱으로 제거되는 웨이퍼의 두께가 커질수록 에칭 피트가 보다 완전히 제거되어 파티클 불량의 방지라는 측면에서는 유리하지만 폴리싱 공정의 비용 등을 고려하면 1.5배 가량이 적합하다.
| 구 분 | 그라인딩 공정 | 양면 폴리싱 제거율 |
| 참조예 | 적 용 | - |
| 테스트예1 | 생 략 | 참조예와 동일 |
| 테스트예2 | 생 략 | 참조예의 1.5 배 |
이러한 그라인딩 공정의 생략에 따른 양면 폴리싱 공정(S410)에서의 웨이퍼의 제거율을 상기 표 1에 나와있는 조건으로 테스트하였으며, 테스트 결과는 도 4에 도시되어 있다.
양면 폴리싱 공정에서의 제거율에 따른 65㎚ 크기의 파티클수를 나타낸 그래프인 도 4를 참조하면, 그라인딩 공정을 생략하고 기존(그라인딩을 적용한 경우)과 같은 제거율로 폴링싱 공정을 진행한 경우(테스트예1)에는 65㎚ 크기의 파티클수가 5배 이상 증가하였지만, 제거율을 1.5배로 증가시킨 경우(테스트예2)에는 그라인딩 공정을 적용한 경우와 동일한 파티클수를 나타내었다.
도 5는 그라인딩 공정의 적용 유무에 따른 웨이퍼 표면의 나노맵을 나타내는 사진, 도 6는 그라인딩 공정의 적용 유무에 따른 웨이퍼의 반경 방향 나노 프로파일(Nano Profile), 도 7은 그라인딩 공정의 적용 유무에 따른 나노토포그라피의 개선효과를 나타낸 그래프이다.
먼저, 웨이퍼 표면의 나노맵을 나타내는 도 5를 참조하면, 그라인딩을 생략한 (a)의 경우, 그라인딩을 적용한 (b)의 경우와 달리 웨이퍼 에지(edge)부의 약 3㎝에서 (+)방향으로 튀어나오나, 적용한 경우는 (-)방향으로 꺼진 것을 확인할 수 있다. 보다 명확히 하기 위해서, 웨이퍼 반경 방향으로 나노 프로파일을 나타내는 도 6을 참조하면, 이러한 특성에 의해 그라인딩 공정을 생략한 경우의 최대 고저차(Peak-to-Vally) 값인 A가 그라인딩 공정을 적용한 B보다 작기 때문에 나노토포그라피의 개선효과가 있었다고 할 수 있다.
상술한 바와 같이, 그라인딩 공정의 생략을 통한 나노토포그라피 값의 개선은 도 7에 도시된 바와 같이, 그라인딩 공정을 적용한 경우보다 102㎜ 나노토포그라피가 5㎚가량 개선된 결과를 보였다. 여기서 102㎜ 나노토포그라피란, 웨이퍼를 10㎜×10 ㎜ 사이즈의 영역으로 나누어 각 영역별로 나노토포그라피를 측정하고 정규분포화 한 다음 상위 0.05%에 속하는 값들의 평균값을 의미한다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
Claims (7)
- 잉곳으로부터 웨이퍼를 제조하는 방법에 있어서,상기 잉곳을 웨이퍼 형태로 얇게 절단하는 슬라이싱 공정;상기 절단된 웨이퍼의 양면을 연마하는 래핑 공정;상기 래핑된 웨이퍼의 불순물 및 데미지를 제거하는 에칭 공정; 및상기 에칭된 웨이퍼 표면을 경면 연마하는 폴리싱 공정을 포함하되,상기 에칭 공정 다음에 진행되는 웨이퍼 표면을 연삭하는 그라인딩 공정이 생략되는 것을 특징으로 하는 나노토포그라피가 개선된 웨이퍼 제조 방법.
- 제 1항에 있어서,상기 슬라이싱 공정에서 웨이퍼 형태로 절단되는 잉곳의 두께는, 상기 그라인딩 공정을 행하는 경우에 상기 그라인딩 공정에서 제거되는 웨이퍼 두께만큼 얇아지는 것을 특징으로 하는 나노토포그라피가 개선된 웨이퍼 제조 방법.
- 제 1항에 있어서,상기 래핑 공정에 의해 제거되는 웨이퍼의 두께는, 상기 그라인딩 공정을 행하는 경우에 상기 그라인딩 공정에서 제거되는 웨이퍼 두께만큼 더 커지는 것을 특징으로 하는 나노토포그라피가 개선된 웨이퍼 제조 방법.
- 제 1항에 있어서,상기 폴리싱 공정은,상기 웨이퍼의 평탄도를 개선하고, 두께를 제어하는 양면 폴리싱 공정; 및상기 웨이퍼의 파티클(particle) 및 나노토포그라피(nanotopograph)를 제어하는 파이널 폴리싱 공정을 포함하는 것을 특징으로 하는 나노토포그라피가 개선된 웨이퍼 제조 방법.
- 제 4항에 있어서,상기 폴리싱 공정에서 경면 연마에 의해 제거되는 웨이퍼의 두께는, 상기 그라인딩 공정을 행하는 경우에 상기 그라인딩 공정에서 제거되는 웨이퍼 두께만큼 더 커지는 것을 특징으로 하는 나노토포그라피가 개선된 웨이퍼 제조 방법.
- 제 1항에 있어서,상기 에칭 공정에서 식각에 의해 제거되는 웨이퍼의 제거량은, 상기 그라인딩 공정을 행하는 경우에 에칭 공정에서 식각에 의해 제거되는 웨이퍼의 제거량보다 적은 것을 특징으로 하는 나노토포그라피가 개선된 웨이퍼 제조 방법.
- 제 6항에 있어서,상기 에칭 공정에서 사용되는 용액은 NaOH인 것을 특징으로 하는 나노토포그라피가 개선된 웨이퍼 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070138306A KR100914605B1 (ko) | 2007-12-27 | 2007-12-27 | 나노토포그라피가 개선된 웨이퍼 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070138306A KR100914605B1 (ko) | 2007-12-27 | 2007-12-27 | 나노토포그라피가 개선된 웨이퍼 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090070330A KR20090070330A (ko) | 2009-07-01 |
| KR100914605B1 true KR100914605B1 (ko) | 2009-08-31 |
Family
ID=41321891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070138306A KR100914605B1 (ko) | 2007-12-27 | 2007-12-27 | 나노토포그라피가 개선된 웨이퍼 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100914605B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170000973U (ko) | 2015-09-04 | 2017-03-15 | 현대중공업 주식회사 | 플라즈마 가공장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1055990A (ja) * | 1996-08-09 | 1998-02-24 | Mitsubishi Materials Shilicon Corp | 半導体ウェ−ハおよびその製造方法 |
| KR20030031009A (ko) * | 2000-06-29 | 2003-04-18 | 신에쯔 한도타이 가부시키가이샤 | 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼 |
| KR100398704B1 (ko) * | 2001-12-28 | 2003-09-19 | 주식회사 실트론 | 실리콘 웨이퍼 제조 방법 |
| KR100827574B1 (ko) * | 2005-08-17 | 2008-05-07 | 가부시키가이샤 사무코 | 실리콘 웨이퍼의 제조 방법 |
-
2007
- 2007-12-27 KR KR1020070138306A patent/KR100914605B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1055990A (ja) * | 1996-08-09 | 1998-02-24 | Mitsubishi Materials Shilicon Corp | 半導体ウェ−ハおよびその製造方法 |
| KR20030031009A (ko) * | 2000-06-29 | 2003-04-18 | 신에쯔 한도타이 가부시키가이샤 | 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼 |
| KR100398704B1 (ko) * | 2001-12-28 | 2003-09-19 | 주식회사 실트론 | 실리콘 웨이퍼 제조 방법 |
| KR100827574B1 (ko) * | 2005-08-17 | 2008-05-07 | 가부시키가이샤 사무코 | 실리콘 웨이퍼의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090070330A (ko) | 2009-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW576772B (en) | Two step chemical mechanical polishing process | |
| JP5557506B2 (ja) | 半導体ウェーハの両面をポリッシングする方法 | |
| US6376335B1 (en) | Semiconductor wafer manufacturing process | |
| JP2006222453A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ | |
| KR20000017512A (ko) | 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물 | |
| JP2007053178A (ja) | シリコンウェーハの製造方法 | |
| JP2009302408A (ja) | 半導体ウェーハの製造方法 | |
| US7102206B2 (en) | Semiconductor substrate, method for fabricating the same, and method for fabricating semiconductor device | |
| JP3447477B2 (ja) | 半導体基板を研磨する方法 | |
| JP2004506314A (ja) | 両面研磨法を用いて半導体ウェーハを処理する方法 | |
| KR100914605B1 (ko) | 나노토포그라피가 개선된 웨이퍼 제조 방법 | |
| JP2003163335A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2006120819A (ja) | 半導体ウェーハの製造方法及び半導体ウェーハ | |
| JP2004022677A (ja) | 半導体ウエーハ | |
| JP2005205543A (ja) | ウエーハの研削方法及びウエーハ | |
| JP3787485B2 (ja) | 薄板の加工方法 | |
| JP2003142434A (ja) | 鏡面ウエーハの製造方法 | |
| KR20100068557A (ko) | 트랜스퍼 아암 척 | |
| CN111788656B (zh) | 贴合晶圆的制造方法及贴合晶圆 | |
| JP4809033B2 (ja) | 拡散ウェーハの製造方法 | |
| JP2000243731A (ja) | 高平坦度ウェーハの製造方法 | |
| JP2021082696A (ja) | ウェーハの研磨方法及びシリコンウェーハ | |
| JP4681970B2 (ja) | 研磨パッドおよび研磨機 | |
| KR100398704B1 (ko) | 실리콘 웨이퍼 제조 방법 | |
| JP3611029B2 (ja) | 半導体基板の研磨用保持板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150626 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170626 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180627 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190624 Year of fee payment: 11 |