JP2021082696A - ウェーハの研磨方法及びシリコンウェーハ - Google Patents

ウェーハの研磨方法及びシリコンウェーハ Download PDF

Info

Publication number
JP2021082696A
JP2021082696A JP2019208657A JP2019208657A JP2021082696A JP 2021082696 A JP2021082696 A JP 2021082696A JP 2019208657 A JP2019208657 A JP 2019208657A JP 2019208657 A JP2019208657 A JP 2019208657A JP 2021082696 A JP2021082696 A JP 2021082696A
Authority
JP
Japan
Prior art keywords
polishing
wafer
less
nanotopography
polishing pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019208657A
Other languages
English (en)
Other versions
JP7306234B2 (ja
Inventor
和明 小佐々
Kazuaki Kosasa
和明 小佐々
勝久 杉森
Katsuhisa Sugimori
勝久 杉森
一樹 西岡
Kazuki Nishioka
一樹 西岡
森田 剛史
Takashi Morita
剛史 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2019208657A priority Critical patent/JP7306234B2/ja
Priority to TW111101085A priority patent/TWI774632B/zh
Priority to TW109130195A priority patent/TWI749749B/zh
Priority to DE112020005667.8T priority patent/DE112020005667T5/de
Priority to US17/777,395 priority patent/US20220415666A1/en
Priority to KR1020227015977A priority patent/KR102686298B1/ko
Priority to CN202080080216.7A priority patent/CN114667594A/zh
Priority to PCT/JP2020/039527 priority patent/WO2021100393A1/ja
Publication of JP2021082696A publication Critical patent/JP2021082696A/ja
Application granted granted Critical
Publication of JP7306234B2 publication Critical patent/JP7306234B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】ウェーハの表面の2mmスクエア又はこれと同等の小さな面積を有するサイト内のナノトポグラフィ特性を改善することが可能なウェーハの研磨方法及び当該研磨方法によって研磨されたシリコンウェーハを提供する。【解決手段】研磨レートが異なる2段以上の研磨ステップによりウェーハの表面を化学的機械研磨する方法であって、取り代が0.3μm以上の研磨ステップで使用する研磨パッド150の面内の厚みばらつき(標準偏差)が2.0μm以下である。【選択図】図1

Description

本発明は、ウェーハの研磨方法に関し、特に、表面にナノトポグラフィが形成されたシリコンウェーハの研磨方法に関する。また本発明はそのような研磨方法により研磨されたシリコンウェーハに関する。
半導体デバイスの基板材料としてシリコンウェーハが広く用いられている。シリコンウェーハは、シリコン単結晶インゴットに外周研削、スライス、ラッピング、エッチング、両面研磨、片面研磨、洗浄等の工程を順次行うことにより製造される。このうち、片面研磨工程は、ウェーハ表面の凹凸やうねりを除去して平坦度を高めるために必要な工程であり、CMP(Chemical Mechanical Polishing:化学的機械研磨)による鏡面加工が行われる。
通常、シリコンウェーハの片面研磨工程では枚葉式のウェーハ研磨装置(CMP装置)が用いられる。このウェーハ研磨装置は、研磨パッドが貼り付けられた回転定盤と、研磨パッド上のウェーハを押圧しながら保持する研磨ヘッドとを備えており、スラリーを流しながら回転定盤及び研磨ヘッドをそれぞれ回転させることによりウェーハの片面を研磨する。
近年、シリコンウェーハにおいては「ナノトポグラフィ」と呼ばれる表面の微細な凹凸が問題となっている。このナノトポグラフィは、「BOW」や「Warp」よりも波長が短く、「表面粗さ」よりも波長が長いウェーハ表面の周期的なうねり成分であり、波長は0.2〜20mm、振幅(Peak to Valley値)は数十nmレベルである。ナノトポグラフィが適正レベルを超えると、デバイスプロセスにおけるSTI(Shallow Trench Isolation)の歩留まりが悪化し、閾値電圧V等のデバイス特性のばらつきが大きくなる。
ナノトポグラフィに関し、例えば特許文献1には、ナノトポグラフィ効果を補償しうる化学的機械研磨用スラリー組成物及びこれを利用した半導体素子の表面平坦化方法が記載されている。
国際公開第2004/100243号パンフレット
近年のデバイスプロセスの微細化に伴い、隣り合う素子の間隔が非常に狭くなってきているため、例えばCMP加工時の取り代の変動に伴う素子の高さ寸法の変動など、ナノトポグラフィがデバイスの寸法精度に及ぼす影響はますます大きくなっている。そのため、今後はナノトポグラフィ特性をさらに厳しい規格に収める必要があり、特に2mmスクエア(2mm×2mm)という非常に小さな領域内のナノトポグラフィ特性を改善することが求められている。
したがって、本発明の目的は、ウェーハの表面の2mmスクエア又はこれと同等の小さな面積を有するサイト内のナノトポグラフィ特性を改善することが可能なウェーハの研磨方法及び当該研磨方法によって研磨されたシリコンウェーハを提供することにある。
本願発明者らは、ナノトポグラフィが発生するメカニズムについて鋭意研究を重ねた結果、取り代が0.5μm前後の片面研磨工程で発生する研磨ムラが2mmスクエアのナノトポグラフィを発生させており、研磨ムラの原因は、研磨パッドの不均一な厚みであることが明らかとなった。これまで、研磨パッドの面内の厚みばらつきは、研磨パッドとウェーハの被加工面との間にスラリーを留めて研磨効率を促進させるために多少は必要であると考えられていた。しかし、2mmスクエアという非常に小さな領域内のうねり成分まで考慮した場合には、研磨パッドの面内の厚みばらつきを十分に小さくする必要があることを見出した。さらに、従来の2mmスクエアのサイト内のナノトポグラフィの評価に用いる99.95%スレシホールド値や99.5%スレシホールド値ではなく、従来使用されていなかった2mmスクエアのナノトポグラフィの50%スレシホールド値を用いることが、デバイス特性のばらつきを低減する効果があることを見出した。
本発明はこのような技術的知見に基づくものであり、本発明によるウェーハの研磨方法は、研磨レートが異なる2段以上の研磨ステップによりウェーハの表面を化学的機械研磨する方法であって、取り代が0.3μm以上の研磨ステップで使用する研磨パッドの面内の厚みばらつき(標準偏差)が2.0μm以下であることを特徴とする。
本発明によれば、研磨パッドの厚みばらつきに起因するウェーハの表面の2mmスクエアのナノトポグラフィを改善することができる。特に2mmスクエアのナノトポグラフィの50%スレシホールド値を1.0nm以下に抑えることにより、ウェーハ面内でのデバイス特性のばらつきを低減することができ、均一なデバイス特性を持つ半導体チップを製造することができる。
本発明において、前記2段以上の研磨ステップは、前記ウェーハの表面を0.3μm以上研磨する第1研磨ステップと、前記第1研磨ステップよりも低い研磨レートで前記ウェーハの表面を研磨する第2研磨ステップを含み、前記第1研磨ステップで使用する研磨パッドの面内の厚みばらつき(標準偏差)が2.0μm以下であることが好ましい。この場合において、前記第1研磨ステップにおける前記ウェーハの研磨レートは50nm/min以上であることが好ましい。第1研磨ステップにおける研磨ムラはウェーハの表面のナノトポグラフィに影響を与えるが、研磨パッドの厚みばらつき(標準偏差)を2.0μm以下に抑えることにより研磨ムラを抑えて2mmスクエアのナノトポグラフィを改善することができる。
本発明において、前記第1及び第2研磨ステップにより研磨された前記ウェーハの表面の少なくとも一方向の寸法が2mm且つ面積が2mm以上4mm以下の領域からなるサイト内のナノトポグラフィの50%スレシホールド値は1.0nm以下であることが好ましい。ここで、ナノトポグラフィの50%スレシホールド値とは、ウェーハの面内のサイト毎のナノトポグラフィ値の累積値の上位50%を除外したときの、残りの50%の累積値の最大値のことを言う。前記サイトのサイズは、2mmスクエア(2mm×2mm)であることがさらに好ましい。ウェーハの表面の2mmスクエアのサイト内のナノトポグラフィの50%スレシホールド値を1.0nm以下にすることにより、ナノトポグラフィ特性をさらに良好にすることができる。したがって、ウェーハ面内でのデバイス特性のばらつきを低減することができ、均一なデバイス特性を持つ半導体チップを製造することができる。
本発明において、前記第1研磨ステップにおける前記研磨パッドに対する前記ウェーハの相対速度は0.3m/s以下であり、前記第1研磨ステップで使用する前記研磨パッドの面内の厚みばらつき(標準偏差)は1.6μm以下であることが好ましい。さらに、前記第1及び第2研磨ステップにより研磨された前記ウェーハの最外周から内側に1mmの位置におけるROA(Roll Off Amount:ロールオフ量)は20nm以下であることが好ましい。これにより、研磨パッドの厚みばらつきに起因するウェーハの表面の2mmスクエアのナノトポグラフィを改善できるだけでなく、ウェーハ外周部の平坦度も向上させることができる。
また、本発明によるウェーハの研磨方法は、ウェーハの化学的機械研磨に使用する研磨パッドの面内の厚みばらつきを測定して当該厚みばらつき(標準偏差)が2.0μm以下か否かを評価する研磨パッド厚み評価ステップと、前記研磨パッドの面内の厚みばらつき(標準偏差)が2.0μm以下でない場合に当該厚みばらつき(標準偏差)が2.0μm以下となるように前記研磨パッドの厚み分布を調整する研磨パッド厚み調整ステップとをさらに備え、面内の厚みばらつき(標準偏差)が2.0μm以下である前記研磨パッドを用いて前記ウェーハの表面を0.3μm以上研磨することが好ましい。これにより、ウェーハの表面を0.3μm以上研磨する研磨ステップで使用する研磨パッドの厚みばらつき(標準偏差)を必ず2.0μm以下にすることができ、シリコンウェーハの2mmスクエアのサイト内のナノトポグラフィ特性を確実に改善することができる。
さらにまた、本発明によるシリコンウェーハは、少なくとも一方向の寸法が2mm且つ面積が2mm以上4mm以下の領域からなるサイト内のナノトポグラフィの50%スレシホールド値が1.0nm以下であることを特徴とする。この場合において、前記ウェーハの最外周から内側に1mmの位置におけるROAが20nm以下であることが好ましい。また、前記サイトのサイズは2mmスクエアであることがさらに好ましい。本発明によれば、ウェーハ面内でのデバイス特性のばらつきを低減することができ、均一なデバイス特性を持つ半導体チップを製造することができる。
本発明によれば、ウェーハの表面の2mmスクエア又はこれと同等の小さな面積を有するサイト内のナノトポグラフィ特性を改善することが可能なウェーハの研磨方法及び当該研磨方法によって研磨されたシリコンウェーハを提供することができる。
図1は、本発明の実施の形態によるシリコンウェーハの研磨方法を説明する模式図である。 図2は、図1における研磨ヘッドと研磨パッドとの関係を説明する模式図である。 図3は、図1の片面研磨装置を使用して行うシリコンウェーハの研磨方法を説明するフローチャートである。 図4は、研磨パッドの厚み分布のばらつき(標準偏差)と2mmスクエアのナノトポグラフィ値との関係を示すグラフである。 図5は、ウェーハの研磨取り代と2mmスクエアのサイト内のナノトポグラフィとの関係を示すグラフである。 図6は、ウェーハとパッドとの相対速度と2mmスクエアのサイト内のナノトポグラフィとの関係を示すグラフである。 図7は、ウェーハとパッドとの相対速度とウェーハ外周部のROAとの関係を示すグラフである。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図1は、本発明の実施の形態によるシリコンウェーハの研磨方法を説明する模式図である。
図1に示すように、シリコンウェーハの研磨方法は、枚葉式の片面研磨装置100を用いてシリコンウェーハの片面を化学的機械研磨する方法である。加工対象となるシリコンウェーハ10は、CZ法により育成されたシリコン単結晶インゴットからワイヤソーにより切り出され、ラッピング(両面研削)及び両面研磨が施されたウェーハである。
片面研磨装置100は、シリコンウェーハ10を把持する研磨ヘッド120と、研磨パッド150が貼付された回転定盤140とを有する。また片面研磨装置100は、研磨ヘッド120を回転させる回転機構と、研磨ヘッド120を回転定盤140の内外に移動させる移動機構を備えている。
研磨パッド150の構造は特に限定されず、不織布にポリウレタンを含侵させた下地層の上にNAP層(ポリウレタンの発泡層)が形成された2層構造の研磨パッドであってもよく、あるいは硬質NAP層と軟質NAP層の2層構造からなるスエードタイプの研磨パッドであってもよい。
片面研磨装置100においては、研磨ヘッド120がシリコンウェーハ10を保持しつつ回転定盤140の上面に貼付された研磨パッド150に対してシリコンウェーハ10の被研磨面(すなわち、回転定盤140側の面)を押圧し、研磨ヘッド120と回転定盤140を共に回転させることにより研磨ヘッド120と回転定盤140とを相対運動させ、スラリー供給手段160からスラリー170を供給しながらシリコンウェーハ10の被研磨面を化学的機械研磨する。
図2は、図1における研磨ヘッド120と研磨パッド150との関係を説明する模式図である。
図2に示すように、研磨ヘッド120はシリコンウェーハ10をチャックするバッキングプレート122を備え、該バッキングプレート122の周縁部に研磨中のシリコンウェーハ10の飛び出しを防止するリテーナリング124が設けられている。シリコンウェーハ10の片面(被研磨面)は、リテーナリング124の下端面124Aよりも突出した状態で片面研磨が行われ、弾性体である研磨パッド150は研磨ヘッド120からの押圧により、シリコンウェーハ10の下方において沈み込む。研磨パッド150上に供給されるスラリー170は、回転定盤140の回転による遠心力により、回転定盤140及び研磨パッド150の中心から周縁方向へと、シリコンウェーハ10及びリテーナリング124と、研磨パッド150との僅かな間隙に沈入して流れ込む。
図3は、図1の片面研磨装置100を使用して行うシリコンウェーハの研磨方法を説明するフローチャートである。
図3に示すように、本実施形態によるシリコンウェーハの研磨方法は、研磨パッドの厚みばらつきを予め測定する研磨パッド厚み評価ステップS10と、評価後の研磨パッドを用いてシリコンウェーハの表面を0.3μm以上研磨する第1研磨ステップS11と、第1研磨ステップS11で研磨されたシリコンウェーハの表面を第1研磨ステップS11よりも低い研磨レートでさらに研磨する第2研磨ステップS12と、研磨後のシリコンウェーハの2mmスクエアのサイト内のナノトポグラフィを測定する2mmスクエアナノトポグラフィ評価ステップS13とを有している。
第1研磨ステップS11は、エッチングレートが高いスラリーを用いて第2研磨ステップS12よりも高い研磨レートでシリコンウェーハを研磨する、いわゆるセミファイナル研磨ステップである。第1研磨ステップS11における研磨レート(第1研磨レート)は50nm/min以上であり、100nm/min以上であることが好ましい。
第1研磨ステップS11で使用する研磨パッドの面内の厚みばらつき(標準偏差)は2.0μm以下とする。このように、第1研磨ステップS11では、シリコンウェーハの面内の厚みばらつき(標準偏差)を2.0μm以下に制限して化学的機械研磨を実施しているので、0.3μm以上の取り代を確保するだけでなく、2mmスクエアのサイト内のナノトポグラフィを1.0nm以下に抑えることができる。
研磨パッドに対するウェーハの相対速度を0.3m/s以下の低速にする場合、第1研磨ステップS11で使用する研磨パッドの面内の厚みばらつき(標準偏差)は1.6μm以下であることが好ましい。研磨ヘッド及び回転定盤を低速回転させて研磨パッドに対するウェーハの相対速度を小さくした場合、ウェーハ外周部の平坦度を向上させることができるが、ナノトポグラフィが悪化しやすい。しかし、研磨パッドの面内の厚みばらつき(標準偏差)を1.6μm以下にした場合には、ウェーハの最外周から内側に1mmの位置におけるROAを20nm以下、また2mmスクエアのサイト内のナノトポグラフィを1.0nm以下にすることができる。すなわち、ウェーハ外周部の平坦度とナノトポグラフィを両立することができる。
第2研磨ステップS12は、エッチングレートが低いスラリーを用いて第1研磨レートよりも低い第2研磨レートでシリコンウェーハの表面を研磨する、いわゆるファイナル研磨ステップであることが好ましい。第2研磨ステップS12における研磨レートは10nm/min以下であり、5nm/min以下であることが好ましい。第2研磨ステップS12では、上層NAPと下層不織布で構成されたスウェードパッドを用いるが、研磨レートが低いため、研磨パッドの厚みばらつき(標準偏差)は20μm以下のものを使用することができる。
本実施形態においては、第1研磨ステップS11を開始する前に、第1研磨ステップS11で使用する研磨パッドの面内の厚み分布を測定し、当該研磨パッドの面内の厚みばらつき(標準偏差)が2.0μm以下か否かを予め検査する研磨パッド厚み評価ステップS10を実施することが好ましい。厚みばらつき(標準偏差)が2.0μm以下である研磨パッドは合格品として第1研磨ステップS11でそのまま使用することができる。一方、厚みばらつきが2.0μmよりも大きい研磨パッドは、厚みばらつき(標準偏差)が2.0μm以下となるように厚み分布を調整する必要がある。このようにすることで、厚みばらつき(標準偏差)が2.0μm以下の研磨パッドを第1研磨ステップS11で必ず使用することができ、研磨後のシリコンウェーハの2mmスクエアのサイト内のナノトポグラフィ特性を改善することができる。
本実施形態においては、第1研磨ステップS11及び第2研磨ステップS12の終了後に当該シリコンウェーハの2mmスクエアのサイト内のナノトポグラフィを評価する2mmスクエアナノトポグラフィ評価ステップS13を実施することが好ましい。そしてシリコンウェーハの2mmスクエアのサイト内のナノトポグラフィの50%スレシホールド値が1.0nm以下の場合、当該シリコンウェーハはナノトポグラフィ特性に関して合格と判定し、1.0nmよりも大きい場合には不合格と判定する。ここで、ナノトポグラフィの50%スレシホールド値(50%Th)とは、累積確率が50%のナノトポグラフィ値のことを言い、上位50%のナノトポグラフィを除外して比較的小さなナノトポグラフィだけを対象としたときの最大値である。
ナノトポグラフィの測定では、まずウェーハの表面の凹凸の大きさを示すハイトマップを作成し、フィルタリングによってハイトマップからミクロンオーダーの反りやうねりを除去してハイトマップを平坦化する。次に、ウェーハの表面のフィルタリング済みハイトマップを任意のサイズ(ここでは2mmスクエア)のサイトに分割し、各サイトのPV(Peak to Vary)値を算出する。そして上記のように、全サイトのPV値のうち累積確率が50%であるPV値を当該ウェーハの表面のナノトポグラフィ値とする。
このように第1研磨ステップS11及び第2研磨ステップS12を経た後のシリコンウェーハのナノトポグラフィ特性が不合格となった場合、第1研磨ステップS11で当該不合格ウェーハの研磨に使用した研磨パッドの厚みを調整する研磨パッド厚み調整ステップを実施した後、不合格ウェーハの研磨のやり直しを実施することが好ましい。あるいは、第1研磨ステップS11で使用した研磨パッドよりも厚みばらつきが小さい新たな研磨パッドを用いて不合格ウェーハの研磨のやり直しを実施してもよい。さらにまた、不合格ウェーハではなく、次のバッチのシリコンウェーハの第1研磨ステップS11を実施するときに新たな研磨パッドを使用してもよい。この場合、不合格ウェーハのナノトポグラフィは改善されないが、次のバッチにおいてシリコンウェーハの2mmスクエアナノトポグラフィ(50%スレシホールド値)を1.0nm以下にすることができる。ナノトポグラフィ値が1.0nm以下であれば、これまでに得られているパッド厚み分布の改善品の最良のものを使用しつつ、ROA≦20nmの特性と両立できる。
第1研磨ステップS11で使用する研磨パッドの面内の厚みばらつき(標準偏差)を2.0μm以下とする場合、2mmスクエアのサイト内のナノトポグラフィの50%スレシホールド値を1.0nm以下に抑制できるが、例えば99.5%スレシホールド値に対する抑制効果は小さい。ナノトポグラフィを99.5%のスレシホールドレベルで区切るとCMPでは修正できない前工程起因の大きなうねりを含んでしまうので、CMP条件を変えても変化が見えない。しかし、50%スレシホールド値のうねりならばCMPで制御することができ、ナノトポグラフィを改善可能である。50%スレシホールドレベルのサイトはナノトポグラフィ分布の中央値であり、その値付近のサイトは数多く分布しているので、多数のサイトのナノトポグラフィを改善できる。
一般的に、スレシホールド値を0%から100%まで変化させたときのナノトポグラフィの変化(スレシホールドカーブ)は、ナノトポグラフィのサイトサイズによって大きく異なる。すなわち、2mmスクエアのサイト内のナノトポグラフィは、10mmスクエアのサイト内のナノトポグラフィと全く異なるスレシホールドカーブを描く。例えば10mmスクエアのナノトポグラフィの99.5%スレシホールド値が2mmスクエアのナノトポグラフィの1%スレシホールド値よりも小さいことはあり得るが、10mmスクエアのナノトポグラフィの99.5%スレシホールド値が2mmスクエアのナノトポグラフィの10%スレシホールド値よりも小さくなる確率は非常に低く、2mmスクエアの50%スレシホールド値よりも小さくなる確率はほとんどゼロである。
また、同じ2mmスクエアのナノトポグラフィであっても50%スレシホールド値は99.5%スレシホールド値よりも十分に小さく、通常は0.4倍以下である。すなわち、2mmスクエアのナノトポグラフィの50%スレシホールド値が1.0nmである場合、2mmスクエアのナノトポグラフィの99.5%スレシホールド値は2.5nm以上である。
以上説明したように、本実施形態によるシリコンウェーハの研磨方法は、取り代が0.3μm以上の第1研磨ステップS11で使用する研磨パッドの面内の厚みばらつき(標準偏差)を2.0μm以下としたので、研磨パッドの厚みばらつき(標準偏差)に起因するウェーハの表面の2mmスクエアのサイト内のナノトポグラフィを改善することができ、特に2mmスクエアのサイト内のナノトポグラフィの50%スレシホールド値を1.0nm以下に抑えることができる。したがって、ウェーハ面内でのデバイス特性のばらつきを低減することができ、均一なデバイス特性を持つ半導体チップを製造することができる。
以上、本発明の好ましい実施の形態について説明したが、本発明は、上記の実施の形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態によるウェーハの研磨方法は、研磨レートが異なる2段の研磨ステップからなるが、本発明において研磨ステップ数は2段に限定されず、3段以上の研磨ステップで構成されていてもよい。また、上記実施形態ではシリコンウェーハの研磨方法を例に挙げたが、本発明はシリコン以外の他のウェーハの研磨方法に適用することができる。
また、上記実施形態においては、ウェーハ上に2mmスクエアのサイトを設定し、各サイトのナノトポグラフィを評価しているが、本発明においてサイトサイズは2mmスクエアに限定されず、例えば2mm×1mmといったサイズであってもよく、あるいは2mmφの円形の領域であってもよい。すなわち、サイトサイズは、その少なくとも一方向の寸法が2mm且つ面積が2mm以上4mm以下の領域であればよい。
研磨パッドの厚みばらつき(標準偏差)がナノトポグラフィに与える影響を評価した。まず、研磨パッドのサンプル#1〜#5を用意し、これらの面内厚み分布を測定した。サンプル#1〜#3は、ポリウレタンで結合された不織布の下地層の上にNAP層が形成されたものであり、厚みばらつきが小さくなるように不織布の表面を平滑処理してその厚みを#1>#2>#3の順で異ならせたものである。サンプル#4及び#5はNAP層のみで成型されたパッドであり、特にサンプル#4はNAPを2枚重ねた2層NAP構造、サンプル#5はNAPを1枚だけ用いた単層NAP構造である。
次に、研磨パッドのサンプル#1〜#5の厚み分布を測定した。研磨パッドの厚み測定にはショッパー型厚さ測定器を用い、80×80cmの領域内の厚みを2cm間隔で測定してマッピングした。研磨パッドの厚み測定にはショッパー型厚さ測定器を用いた。研磨パッド#1〜#5の厚み分布の評価結果を表1に示す。
Figure 2021082696
表1に示すように、研磨パッドのサンプル#1〜#5の厚み分布の平均値Ave(mm)は、サンプル#1>#3>#2>#4>#5であった。一方、研磨パッドのサンプル#1〜#5の厚み分布のレンジR(mm)及び標準偏差σ(mm)は、#1>#2>#3>#4>#5の順となった。
次に、研磨パッドのサンプル#1〜#5を用いて直径200mmのシリコンウェーハW1〜W5の片面研磨加工をそれぞれ行った。その後、シリコンウェーハW1〜W5の2mmスクエアナノトポグラフィを測定した。ナノトポグラフィの測定には光学干渉式の平坦度・ナノトポグラフィ測定装置(KLA Tecnor社:Wafer Sight 2)を用いた。ウェーハのサイトサイズは2mmスクエアとし、各サイトのナノトポグラフィ値をそれぞれ求めてマッピングした。さらに、ナノトポグラフィ分布から99.5%スレシホールド値と50%スレシホールド値をそれぞれ求めた。その結果を表2に示す。
ここで、ナノトポグラフィの99.5%スレシホールド値とは、累積確率が99.5%のナノトポグラフィ値のことを言う。また上記のように、ナノトポグラフィの50%スレシホールド値とは累積確率が50%のナノトポグラフィ値のことを言う。すなわち、ナノトポグラフィの99.5%スレシホールド値は、上位0.5%の非常に大きなナノトポグラフィの異常値を除外した上でのナノトポグラフィの最大値のことを言い、ナノトポグラフィの50%スレシホールド値は、上位50%のナノトポグラフィ値を除外して比較的小さなナノトポグラフィ値だけを対象としたときの最大値のことを言う。
Figure 2021082696
図4は、表2に示した研磨パッドの厚み分布のばらつき(標準偏差)と2mmスクエアのナノトポグラフィ値との関係を示すグラフである。
図4に示すように、ナノトポグラフィの99.5%スレシホールド値は、研磨パッドの厚みばらつき(標準偏差)と相関が小さく、研磨パッドの厚みばらつき(標準偏差)は99.5%スレシホールド値にほとんど影響を与えなかった。これに対し、50%スレシホールド値は、研磨パッドの厚みばらつき(標準偏差)と相関が大きく、研磨パッドの厚みばらつき(標準偏差)が大きいほどナノトポグラフィの50%スレシホールド値も大きくなった。すなわち、研磨パッドの厚みばらつき(標準偏差)を小さくすることで2mmスクエアのサイトナノトポグラフィを小さくできることが明らかとなった。また図4のグラフから、2mmスクエアのサイトナノトポグラフィの50%スレシホールド値を1.0nm以下にするためには、研磨パッドの厚みばらつき(標準偏差)を2.0μm以下にする必要があることが読み取れる。
次に、研磨パッドに対するウェーハの相対速度がナノトポグラフィ特性に与える影響を評価した。
最初に、直径300mm、厚さ780μmのシリコンウェーハの研磨取り代を0.1μmから0.5μmまで0.1μmずつ順に増やしたときのウェーハの2mmスクエアのサイト内のナノトポグラフィ(50%スレシホールド値(50%Th))を測定した。シリコンウェーハの研磨に使用した研磨パッドの厚みばらつき(標準偏差)は1.6μmとした。その結果、図5に示すように、ウェーハの研磨取り代が大きくなるほど2mmスクエアのナノトポグラフィ特性は悪化することが分かった。
次に、ウェーハの相対速度を0.2m/sから1.1m/sまで変化させたときのウェーハの2mmスクエアのサイト内のナノトポグラフィ(50%スレシホールド値(50%Th))を評価した。その結果を図6に示す。
図6に示すように、ウェーハを高速研磨するほどナノトポグラフィは小さくなり、逆にウェーハを低速研磨するほどナノトポグラフィは大きくなることが分かった。また、研磨パッドの厚みばらつき(標準偏差)が大きくなるほどナノトポグラフィも大きくなった。
次に、ウェーハの相対速度を0.2m/sから1.1m/sまで変化させたときのウェーハ外周部のROAを評価した。ROAはウェーハ外周部の平坦度指標であり、ウェーハ中心から120〜148mmの区間を5°間隔で周方向に区切ることにより得られる矩形面積の最小二乗平面を基準面としたときの、ウェーハ中心から149mm(最外周から内側に1mm)の位置のロールオフ量として定義される。その結果を図7に示す。
図7に示すように、ウェーハを高速研磨するほどウェーハ外周部のROAは悪化することが分かった。また、研磨パッドの厚みばらつき(標準偏差)はウェーハ外周部のROAに影響を及ぼさないことも確認できた。
以上の結果から、2mmスクエアナノトポグラフィを1.0nm以下にするためには、研磨パッドの厚みばらつき(標準偏差)を1.6μm以下にする必要があり、研磨パッドの厚みばらつき(標準偏差)が1.6μmのときには、ウェーハの相対速度を0.5m/s以上にする必要があることが分かった。さらに、研磨パッドの厚みばらつき(標準偏差)が1.6μm以下であれば、ウェーハの相対速度が0.2m/sから1.1m/sまでの広い範囲で2mmスクエアナノトポグラフィを1.0nm以下にできることが分かった。一方、ウェーハ外周部のROAを20nm以下にするためには、ウェーハの相対速度を0.4m/sよりも小さくする必要があることが分かった。
したがって、2mmスクエアナノトポグラフィを1.0nm以下とし、且つ、ウェーハ外周部のROAを20nm以下とするためには、研磨パッドの厚みばらつき(標準偏差)を1.6μm以下、ウェーハの相対速度を0.3m/s以下にすることが好ましいことが分かった。
10 シリコンウェーハ
100 片面研磨装置
120 研磨ヘッド
124 リテーナリング
124A リテーナリングの下端面
140 回転定盤
150 研磨パッド
160 スラリー供給手段
170 スラリー

Claims (10)

  1. 研磨レートが異なる2段以上の研磨ステップによりウェーハの表面を化学的機械研磨する方法であって、取り代が0.3μm以上の研磨ステップで使用する研磨パッドの面内の厚みばらつき(標準偏差)が2.0μm以下であることを特徴とするウェーハの研磨方法。
  2. 前記2段以上の研磨ステップは、
    前記ウェーハの表面を0.3μm以上研磨する第1研磨ステップと、
    前記第1研磨ステップよりも低い研磨レートで前記ウェーハの表面を研磨する第2研磨ステップを含み、
    前記第1研磨ステップで使用する研磨パッドの面内の厚みばらつき(標準偏差)が2.0μm以下である、請求項1に記載のウェーハの研磨方法。
  3. 前記第1研磨ステップにおける前記ウェーハの研磨レートが50nm/min以上である、請求項2に記載のウェーハの研磨方法。
  4. 前記第1及び第2研磨ステップにより研磨された前記ウェーハの表面の少なくとも一方向の寸法が2mm且つ面積が2mm以上4mm以下の領域からなるサイト内のナノトポグラフィの50%スレシホールド値が1.0nm以下である、請求項2又は3に記載のウェーハの研磨方法。
  5. 前記サイトのサイズが、2mmスクエアである、請求項4に記載のウェーハの研磨方法。
  6. 前記第1研磨ステップにおける前記研磨パッドに対する前記ウェーハの相対速度が0.3m/s以下であり、
    前記第1研磨ステップで使用する前記研磨パッドの面内の厚みばらつき(標準偏差)が1.6μm以下である、請求項2乃至5のいずれか一項に記載のウェーハの研磨方法。
  7. 前記第1及び第2研磨ステップにより研磨された前記ウェーハの最外周から内側に1mmの領域内のROAが20nm以下である、請求項6に記載のウェーハの研磨方法。
  8. ウェーハの化学的機械研磨に使用する研磨パッドの面内の厚みばらつきを測定して当該厚みばらつき(標準偏差)が2.0μm以下か否かを評価する研磨パッド厚み評価ステップと、
    前記研磨パッドの面内の厚みばらつき(標準偏差)が2.0μm以下でない場合に当該厚みばらつき(標準偏差)が2.0μm以下となるように前記研磨パッドの厚み分布を調整する研磨パッド厚み調整ステップとをさらに備え、
    面内の厚みばらつき(標準偏差)が2.0μm以下である前記研磨パッドを用いて前記ウェーハの表面を0.3μm以上研磨する、請求項1乃至7のいずれか一項に記載のウェーハの研磨方法。
  9. 少なくとも一方向の寸法が2mm且つ面積が2mm以上4mm以下の領域からなるサイト内のナノトポグラフィの50%スレシホールド値が1.0nm以下であることを特徴とするシリコンウェーハ。
  10. 最外周から内側に1mmの位置におけるウェーハ外周部のROAが20nm以下である、請求項9に記載のシリコンウェーハ。
JP2019208657A 2019-11-19 2019-11-19 ウェーハの研磨方法及びシリコンウェーハ Active JP7306234B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2019208657A JP7306234B2 (ja) 2019-11-19 2019-11-19 ウェーハの研磨方法及びシリコンウェーハ
TW109130195A TWI749749B (zh) 2019-11-19 2020-09-03 晶圓的研磨方法及矽晶圓
TW111101085A TWI774632B (zh) 2019-11-19 2020-09-03 晶圓的研磨方法及矽晶圓
US17/777,395 US20220415666A1 (en) 2019-11-19 2020-10-21 Wafer polishing method and silicon wafer
DE112020005667.8T DE112020005667T5 (de) 2019-11-19 2020-10-21 Waferpolierverfahren und Siliziumwafer
KR1020227015977A KR102686298B1 (ko) 2019-11-19 2020-10-21 웨이퍼의 연마 방법 및 실리콘 웨이퍼
CN202080080216.7A CN114667594A (zh) 2019-11-19 2020-10-21 晶片的研磨方法及硅晶片
PCT/JP2020/039527 WO2021100393A1 (ja) 2019-11-19 2020-10-21 ウェーハの研磨方法及びシリコンウェーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019208657A JP7306234B2 (ja) 2019-11-19 2019-11-19 ウェーハの研磨方法及びシリコンウェーハ

Publications (2)

Publication Number Publication Date
JP2021082696A true JP2021082696A (ja) 2021-05-27
JP7306234B2 JP7306234B2 (ja) 2023-07-11

Family

ID=75965996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019208657A Active JP7306234B2 (ja) 2019-11-19 2019-11-19 ウェーハの研磨方法及びシリコンウェーハ

Country Status (6)

Country Link
US (1) US20220415666A1 (ja)
JP (1) JP7306234B2 (ja)
CN (1) CN114667594A (ja)
DE (1) DE112020005667T5 (ja)
TW (2) TWI749749B (ja)
WO (1) WO2021100393A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023218812A1 (ja) * 2022-05-11 2023-11-16 信越半導体株式会社 両面研磨方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257908A (ja) * 2002-02-28 2003-09-12 Shin Etsu Handotai Co Ltd ウエーハ保持盤の作製方法及びウエーハの研磨方法
JP2006142474A (ja) * 2004-10-20 2006-06-08 Nitta Haas Inc 研磨パッドの製造方法および研磨パッド
JP2007266235A (ja) * 2006-03-28 2007-10-11 Ebara Corp 研磨装置
JP2011155265A (ja) * 2010-01-27 2011-08-11 Siltronic Ag 半導体ウェハの製造方法
WO2016076404A1 (ja) * 2014-11-12 2016-05-19 Hoya株式会社 磁気ディスク用基板の製造方法及び磁気ディスクの製造方法
JP2017112302A (ja) * 2015-12-18 2017-06-22 株式会社Sumco ウェーハ研磨方法および研磨装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842473B1 (ko) * 2000-10-26 2008-07-01 신에츠 한도타이 가부시키가이샤 웨이퍼의 제조방법 및 연마장치 및 웨이퍼
JP3664676B2 (ja) * 2001-10-30 2005-06-29 信越半導体株式会社 ウェーハの研磨方法及びウェーハ研磨用研磨パッド
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
US20030216111A1 (en) * 2002-05-20 2003-11-20 Nihon Microcoating Co., Ltd. Non-foamed polishing pad and polishing method therewith
KR100570122B1 (ko) 2003-05-12 2006-04-11 학교법인 한양학원 나노토포그라피 효과를 보상할 수 있는 화학기계적 연마용슬러리 조성물 및 이를 이용한 반도체소자의 표면 평탄화방법
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
US20090093202A1 (en) * 2006-04-19 2009-04-09 Toyo Tire & Rubber Co., Ltd. Method for manufacturing polishing pad
JP5393434B2 (ja) * 2008-12-26 2014-01-22 東洋ゴム工業株式会社 研磨パッド及びその製造方法
WO2011133386A2 (en) * 2010-04-20 2011-10-27 Applied Materials, Inc. Closed-loop control for improved polishing pad profiles
JP6989488B2 (ja) * 2016-03-01 2022-01-05 株式会社フジミインコーポレーテッド シリコン基板の研磨方法および研磨用組成物セット
US20180085888A1 (en) * 2016-09-29 2018-03-29 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Chemical mechanical polishing pads having a consistent pad surface microtexture

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257908A (ja) * 2002-02-28 2003-09-12 Shin Etsu Handotai Co Ltd ウエーハ保持盤の作製方法及びウエーハの研磨方法
JP2006142474A (ja) * 2004-10-20 2006-06-08 Nitta Haas Inc 研磨パッドの製造方法および研磨パッド
JP2007266235A (ja) * 2006-03-28 2007-10-11 Ebara Corp 研磨装置
JP2011155265A (ja) * 2010-01-27 2011-08-11 Siltronic Ag 半導体ウェハの製造方法
WO2016076404A1 (ja) * 2014-11-12 2016-05-19 Hoya株式会社 磁気ディスク用基板の製造方法及び磁気ディスクの製造方法
JP2017112302A (ja) * 2015-12-18 2017-06-22 株式会社Sumco ウェーハ研磨方法および研磨装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023218812A1 (ja) * 2022-05-11 2023-11-16 信越半導体株式会社 両面研磨方法

Also Published As

Publication number Publication date
TWI749749B (zh) 2021-12-11
WO2021100393A1 (ja) 2021-05-27
TW202120757A (zh) 2021-06-01
DE112020005667T5 (de) 2022-09-01
TWI774632B (zh) 2022-08-11
KR20220082036A (ko) 2022-06-16
CN114667594A (zh) 2022-06-24
US20220415666A1 (en) 2022-12-29
JP7306234B2 (ja) 2023-07-11
TW202217092A (zh) 2022-05-01

Similar Documents

Publication Publication Date Title
JP3846706B2 (ja) ウエーハ外周面取部の研磨方法及び研磨装置
KR100818683B1 (ko) 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법
EP1261020A1 (en) Wafer manufacturing method, polishing apparatus, and wafer
WO2013187441A1 (ja) 半導体ウェーハの製造方法
KR20160113723A (ko) 반도체 웨이퍼의 제조 방법
TWI727490B (zh) 晶圓製造方法以及晶圓
US7695347B2 (en) Method and pad for polishing wafer
JP2013258227A (ja) 半導体ウェーハの製造方法
WO2021100393A1 (ja) ウェーハの研磨方法及びシリコンウェーハ
TW201432804A (zh) SiC基板之製造方法
JP2007266068A (ja) 研磨方法及び研磨装置
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
KR102686298B1 (ko) 웨이퍼의 연마 방법 및 실리콘 웨이퍼
WO2003107402A1 (ja) 半導体ウエーハ
JP6610526B2 (ja) シリコンウェーハの枚葉式片面研磨方法
JP6432497B2 (ja) 研磨方法
JP4681970B2 (ja) 研磨パッドおよび研磨機
JP6589762B2 (ja) 両面研磨装置
TW201839836A (zh) 晶圓的雙面研磨方法及雙面研磨裝置
JP6406048B2 (ja) ウェハの加工方法
KR101581469B1 (ko) 웨이퍼 연마방법
JP2024024162A (ja) ウェーハの片面研磨方法、ウェーハの製造方法、およびウェーハの片面研磨装置
JP2024024161A (ja) ウェーハの片面研磨方法、ウェーハの製造方法、およびウェーハの片面研磨装置
JP2006334706A (ja) 研磨パッドおよび該研磨パッドを用いた研磨方法
JP2003039310A (ja) ウェーハの研磨方法及びウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230612

R150 Certificate of patent or registration of utility model

Ref document number: 7306234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150