KR100903533B1 - 계조에 대응하는 계조 전압을 사용하는 디스플레이디바이스 및 디스플레이 패널 드라이버 - Google Patents

계조에 대응하는 계조 전압을 사용하는 디스플레이디바이스 및 디스플레이 패널 드라이버 Download PDF

Info

Publication number
KR100903533B1
KR100903533B1 KR1020070107304A KR20070107304A KR100903533B1 KR 100903533 B1 KR100903533 B1 KR 100903533B1 KR 1020070107304 A KR1020070107304 A KR 1020070107304A KR 20070107304 A KR20070107304 A KR 20070107304A KR 100903533 B1 KR100903533 B1 KR 100903533B1
Authority
KR
South Korea
Prior art keywords
voltage
maximum
data
voltages
gray
Prior art date
Application number
KR1020070107304A
Other languages
English (en)
Other versions
KR20080037555A (ko
Inventor
겐지 스즈키
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20080037555A publication Critical patent/KR20080037555A/ko
Application granted granted Critical
Publication of KR100903533B1 publication Critical patent/KR100903533B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

디스플레이 디바이스가 디스플레이 패널, 하나 이상의 데이터-라인 드라이버, 및 복수의 연산 증폭기를 포함한다. 복수의 연산 증폭기는 하나 이상의 데이터-라인 드라이버중 어느 하나에 집적되며 복수의 기준 전압을 각각 생성한다. 데이터-라인 드라이버는 구동 회로, 최대 계조 전압 배선, 및 저항 래더를 포함한다. 구동 회로는 디스플레이 패널을 구동한다. 최대 계조 전압 배선은 복수의 연산 증폭기에서의 제 1 연산 증폭기로부터 복수의 기준 전압에서의 최대 기준 전압을 수신하며 최대 기준 전압을 최대 계조 전압으로서 구동 회로에 공급한다. 저항 래더는 제 1 연산 증폭기를 제외한 복수의 연산 증폭기로부터 최대 기준 전압을 제외한 복수의 기준 전압을 각각 수신하며, 최대 계조 전압 보다 낮은 복수의 계조 전압을 생성한다. 구동 회로는 최대 계조 전압 및 복수의 계조 전압을 사용함으로써 디스플레이 패널의 데이터 라인을 구동한다. 최대 계조 전압 배선은 저항 래더로부터 분리된다.
Figure R1020070107304
디스플레이 패널, 계조 전압, 저항 래더, 연산 증폭기

Description

계조에 대응하는 계조 전압을 사용하는 디스플레이 디바이스 및 디스플레이 패널 드라이버{DISPLAY DEVICE AND DISPLAY PANEL DRIVER USING GRAYSCALE VOLTAGES WHICH CORRESPOND TO GRAYSCALES}
본 발명은 디스플레이 디바이스, 디스플레이 패널 드라이버, 및 디스플레이 패널 구동 방법에 관한 것이다. 특히, 본 발명은 계조에 대응하는 계조 전압을 생성하는 기술에 관한 것이다.
구동 전압에 의해 액정 디스플레이 패널 및 다른 디스플레이 패널을 구동하는 디스플레이 패널 드라이버에는, 종종 계조 전압 생성 회로가 제공된다. 계조 전압 생성 회로는 디스플레이 패널상에 사용될 수 있는 각각의 계조에 대응하는 계조 전압을 생성하는 회로이다. 통상의 디스플레이 패널 드라이버에서, 계조 전압 생성 회로에서 생성된 계조 전압은 각 픽셀의 계조를 나타내는 픽셀 데이터에 기초하여 선택되며, 각 픽셀은 선택된 계조 전압에 의해 구동된다.
일본 공개 특허 JP-P-평 6-161387 A (US 5680148 A에 대응) 는 복수의 계조 기준 전압 및 거기로부터 생성된 보간 전압을 액정 디스플레이 패널의 데이터 라인으로 선택적으로 출력하는 디스플레이 디바이스 구동 회로를 개시한다. 이러한 구동 회로에서, 최대 계조 및 최소 계조를 획득하기 위한 계조 기준 전압은 보간 전압과는 개별적으로 제어된다. 이것은 액정 디스플레이 패널상에 디스플레이된 이미지의 콘트라스트를 개선시킨다. 그러나, 이러한 문헌은 계조 기준 전압을 생성하는 방법을 개시하지 않는다.
가장 일반적으로는, 계조 전압 생성 회로는 저항 래더 (ladder) 를 사용하여 전압을 분할함으로써 계조 전압을 생성하도록 구성된다. 이러한 계조 전압 생성 회로가 예를 들어, 일본 공개 특허 JP-P 2002-366112 A (US 7023458 B2에 대응), 일본 공개 특허 JP-P 2004-126620 A (US 5854627 A에 대응), 일본 공개 특허 JP-P 2005-265636 A, 일본 공개 특허 JP-P 2006-39205 A (US 2006022925 A1에 대응), 및 일본 공개 특허 JP-P 2006-78731 A (US 2006050036 A1에 대응) 에 개시되어 있다.
도 1은 저항 래더를 사용함으로써 계조 전압을 생성하는 계조 전압 생성 회로의 통상의 구조를 도시하는 회로도이다. 도 1에 도시된 계조 전압 생성 회로 (100) 는 γ (감마) 증폭기 (1011 -101m) 및 저항 래더 (102) 로 이루어진다.
아래의 관계를 충족시키는 계조 전원 전압 (VE1 내지 VEm) 이 계조 전원 (미도시) 으로부터 γ 증폭기 (1011 -101m) 각각의 입력에 공급된다.
VE1 > VE2 > - - - > VEm
한편, γ 증폭기 (1011 -101m) 의 출력은 저항 래더 (102) 의 입력 탭 (1031 내지 103m) 각각에 접속된다.
저항 래더 (102) 는 전압을 분할함으로써 아래의 관계를 충족시키는 계조 전압 (Vγ1 내지 VγP) 을 생성한다.
Vγ1 > Vγ2 > - - - > VγP
저항 래더 (102) 의 이웃하는 출력 탭 사이의 저항값은 액정 디스플레이 패널의 감마 곡선에 따라 결정된다.
초기의 액정 디스플레이 디바이스에서, 저항 래더 (102) 는 데이터-라인 드라이버에 집적되었지만, γ 증폭기 (1011 -101m) 는 데이터-라인 드라이버와는 상이한 전용 IC에 집적된다. 그러나, 비용을 감소시키기 위해, 최근에는 데이터-라인 드라이버에 γ 증폭기 (1011 -101m) 를 집적하는 것이 바람직하다. 특정한 종류의 액정 디스플레이 디바이스에서, γ 증폭기 (1011 -101m) 는 단일 데이터-라인 드라이버에 집적된다. 또한, 복수의 데이터-라인 드라이버가 액정 디스플레이 디바이스에 제공되는 경우에, 저항 래더 (102) 는 복수의 데이터-라인 드라이버에 각각 집적된다. 한편, 복수의 데이터-라인 드라이버 각각에 집적된 저항 래더 (102) 가, 복수의 데이터-라인 드라이버에 분산 집적되는 γ 증폭기 (1011 -101m) 의 세트에 의해 구동되는 경우가 존재할 수도 있다.
데이터-라인 드라이버에 γ 증폭기 (1011 -101m) 를 집적할 때 발생되는 문제점을 발견하였다. 이 문제점중 하나는, 데이터-라인 드라이버가 액정 디스플레이 패널의 데이터 라인을 구동할 때, γ 증폭기 (1011 -101m) 에 공급된 공급 전압이 변동한다는 것이다. 액정 디스플레이 패널의 데이터 라인이 큰 커패시턴스를 가져서, 데이터 라인을 구동하기 위해서는 큰 구동 전류가 요구된다. 따라서, 데이터 라인이 구동될 때 데이터-라인 드라이버 내부의 공급 전압이 특정량 만큼 변동하는 것은 불가피하다. 그러나, 도 1의 구조를 갖는 계조 전압 생성 회로 (100) 에서는, γ 증폭기 (1011 -101m) 로부터 출력된 전압 (즉, 입력 탭 (1031 -103m) 의 전압) 이 또한 γ 증폭기 (1011 -101m) 에 공급된 공급 전압의 변동에 따라 변동한다. 그 결과, 계조 전압 (Vγ1 내지 VγP) 또한 변동한다. 따라서, 액정 디스플레이 패널상에 디스플레이된 이미지의 품질이 열화된다.
본 발명은 하나 이상의 상기 문제점을 해결하거나, 이들 문제점을 적어도 부분적으로 개선시킨다. 일 실시형태에서, 디스플레이 디바이스는, 디스플레이 패널, 하나 이상의 데이터-라인 드라이버, 및 하나 이상의 데이터-라인 드라이버 중 어느 하나에 집적되며 복수의 기준 전압을 각각 생성하도록 구성된 복수의 연산 증폭기를 포함한다. 데이터-라인 드라이버는, 디스플레이 패널을 구동하도록 구성된 구동 회로, 복수의 연산 증폭기에서의 제 1 연산 증폭기로부터의 복수의 기준 전압에서 최대 기준 전압을 수신하며 최대 계조 전압으로서 구동 회로에 최대 기준 전압을 공급하도록 구성된 최대 계조 전압 배선, 및 제 1 연산 증폭기를 제외한 복수의 연산 증폭기로부터 최대 기준 전압을 제외한 복수의 기준 전압을 각각 수신하며 최대 계조 전압 보다 낮은 복수의 계조 전압을 생성하도록 구성된 저항 래더를 포함한다. 구동 회로는 최대 계조 전압 및 복수의 계조 전압을 사용함으로써 디스플레이 패널의 데이터 라인을 구동한다. 최대 계조 전압 배선은 저 항 래더로부터 분리된다.
본 발명에서, 최대 계조 전압 배선이 저항 래더로부터 분리되기 때문에, 연산 증폭기로부터/연산증폭기로의 소스 전류 및 싱크 전류가 감소될 수 있다. 소스 전류 및 싱크 전류의 감소는 연산 증폭기의 PSRR (전원 거부비) 특성의 개선을 발생시킨다. 그 결과, 연산 증폭기는, 소스 전압이 변동할 때에도, 기준 전압의 안정한 출력을 유지할 수 있다. 그 결과, 계조 전압이 안정화될 수 있으며, 디스플레이 패널상에 디스플레이된 이미지의 품질이 개선될 수 있다.
본 발명의 상기 및 다른 목적, 이점 및 특징은 첨부 도면과 함께 특정한 바람직한 실시형태의 아래의 설명으로부터 더욱 명백해질 것이다.
본 발명에 따르면, 연산 증폭기에 의해 생성된 기준 전압 및 그로부터 생성된 계조 전압을 안정화함으로써 디스플레이 패널상에 디스플레이된 이미지의 품질 을 개선시킬 수 있다.
이하, 예시적인 실시형태를 참조하여 본 발명을 설명한다. 당업자는, 다수의 또 다른 실시형태가 본 발명의 교시를 사용하여 달성될 수 있고, 본 발명이 예시 목적으로 나타낸 실시형태에 제한되지 않는다는 것을 인식할 것이다.
이하, 본 발명에 따른 디스플레이 디바이스, 디스플레이 패널 드라이버, 및 디스플레이 패널 구동 방법의 실시형태를 첨부한 도면을 참조하여 설명할 것이다.
(제 1 실시형태)
도 2는 본 발명의 제 1 실시형태에 따른 액정 디스플레이 디바이스의 구조를 도시하는 블록도이다. 이러한 액정 디스플레이 디바이스는, 액정 디스플레이 패널 (1), 데이터-라인 드라이버 (21 내지 2n), 주사-라인 드라이버 (3), LCD 제어기 (4), 및 계조 전원 (5) 을 포함한다. 데이터-라인 드라이버 (21 내지 2n) 는 액정 디스플레이 패널 (1) 의 데이터 라인 (미도시) 을 구동한다. 주사-라인 드라이버 (3) 는 액정 디스플레이 패널 (1) 의 주사 라인 (미도시) 을 구동한다. LCD 제어기 (4) 는 액정 디스플레이 패널 (1) 상의 각각의 픽셀의 계조를 나타내는 픽셀 데이터 (DIN) 를 데이터-라인 드라이버 (21 내지 2n) 에 공급한다. 또한, LCD 제어기 (4) 는 데이터-라인 드라이버 (21 내지 2n) 및 주사-라인 드라이버 (3) 를 제어하기 위해, 데이터-라인 드라이버 (21 내지 2n) 및 주사-라인 드라이버 (3) 에 제어 신호 (미도시) 를 공급한다.
계조 전원 (5) 은 계조 공급 전압 (VE1 내지 VEm) 을 생성하는 회로이다. 후술되는 바와 같이, 계조 전원 (5) 에 의해 생성되는 계조 공급 전압 (VE1 내지 VEm) 은 아래의 관계를 충족시키는 기준 전압 (V1 내지 Vm) 을 생성하기 위해 사용된 전압의 세트이다.
VE1 > VE2 > - - - > VEm
기준 전압 (V1 내지 Vm) 은 전원 라인 (6 : 61 내지 6m) 을 통해 데이터-라인 드라이버 (21 내지 2n) 각각에 공급된다.
도 3은 제 1 실시형태에 따른 데이터-라인 드라이버 및 계조 전원의 구조를 도시하는 블록도이다. 도 3에 도시되어 있는 바와 같이, 계조 전원 (5) 은 계조 공급 전압 (VE1 내지 VEm) 을 각각 생성하는 전압 분할 저항 (71 내지 7m) 을 포함한다. 전압 분할 저항 (71 내지 7m) 각각은 전원 단자 (8) 와 접지 단자 (9) 사이에 접속되며, 전압 분할 저항 (71 내지 7m) 각각은 그 중간에 제공된 중간 노드 (111 내지 11m) 로부터 계조 공급 전압 (VE1 내지 VEm) 을 출력한다.
전원 라인 (6) 은 계조 공급 전압 (VE1 내지 VEm) 으로부터 생성되는 기준 전압 (V1 내지 Vm) 을 데이터-라인 드라이버 (21 내지 2n) 각각에 분배하기 위해 사용 된다. 도 3에서, 기준 전압 (Vi) 을 데이터-라인 드라이버 (21 내지 2n) 에 분배하기 위한 전원 라인 (6) 이 참조 부호 "6i" 로 표시된다.
후속하여, 데이터-라인 드라이버 (2) 의 구조를 상세히 설명한다. 데이터-라인 드라이버 (21 내지 2n) 각각은 데이터 레지스터 (21), 래치 회로 (22), γ (감마) 저항 래더 회로 (23), D/A 컨버터 (24), 및 출력 회로 (25) 를 포함한다. 데이터 레지스터 (21) 는 LCD 제어기 (4) 로부터 픽셀 데이터 (DIN) 를 수신하여 그것을 저장한다. 래치 회로 (22) 는 데이터 레지스터 (21) 로부터의 픽셀 데이터 (DIN) 를 래치하며, 래치된 픽셀 데이터 (DIN) 를 D/A 컨버터 (24) 로 전달한다. γ 저항 래더 회로 (23) 는 저항 래더를 사용하여 전압을 분할함으로써, 다음의 관계를 충족시키는 계조 전압 (Vγ1 내지 VγP) 을 기준 전압 (V1 내지 Vm) 으로부터 생성한다.
Vγ1 > Vγ2 > - - - > VγP
D/A 컨버터 (24) 는 계조 전압 (Vγ1 내지 VγP) 으로부터, 래치 회로 (22) 로부터 수신된 각각의 픽셀 데이터 (DIN) 에 대응하는 계조 전압을 선택하며, 선택된 계조 전압을 출력 회로 (25) 로 출력한다. 출력 회로 (25) 는 각각이 액정 디스플레이 패널 (1) 의 데이터 라인중 하나의 데이터 라인에 접속되는 전압 팔로워 (미도시) 로 구성된다. 전압 팔로워 각각은 D/A 컨버터 (24) 로부터 공급된 계조 전압에 대응하는 구동 전압으로 데이터 라인 중 대응하는 하나의 데이터 라인을 구동한다.
또한, γ (감마) 증폭기 (261 내지 26m) 가 데이터-라인 드라이버 (21 내지 2n) 에 분산 집적된다. γ 증폭기 (261 내지 26m) 는 계조 공급 전압 (VE1 내지 VEm) 각각으로부터 기준 전압 (V1 내지 Vm) 을 생성하기 위해 사용된 연산 증폭기이다. 기본적으로, γ 증폭기 (261 내지 26m) 는 계조 공급 전압 (VE1 내지 VEm) 각각에 대응하도록 기준 전압 (V1 내지 Vm) 을 생성한다. 그러나, γ 증폭기 (261 내지 26m) 의 변동에 의해 기준 전압 (V1 내지 Vm) 의 미세한 조정을 수행하는 것이 또한 가능하다. 본 실시형태에서, 2개의 γ 증폭기 (26) 가 단일 데이터-라인 드라이버 (2) 에 집적된다 (따라서, m 은 2n과 동일).
도 4는 데이터-라인 드라이버 (2) 각각에 집적되는 γ 저항 래더 회로 (23) 의 구조를 도시하는 회로도이다. γ 저항 래더 회로 (23) 는 최대 계조 전압 배선 (27), 저항 래더 (28), 및 최소 계조 전압 배선 (29) 을 포함한다. 최대 계조 전압 배선 (27) 은 최대 계조 전압 (Vγ1) 을, 외부 입력 패드 (311) 에 접속되는 D/A 컨버터 (24) 에 공급하는 배선이다. 외부 입력 패드 (311) 는 전원 라인 (61) 을 통해 γ 증폭기 (261) 의 출력에 접속된다. 따라서, 최대 계조 전압 배선 (27) 은 (원래 수신된 상태에 있기 때문에) γ 증폭기 (261) 로부터 공급되는 최대 기준 전압 (V1) 을 최대 계조 전압 (Vγ1) 으로서 D/A 컨버터 (24) 에 공급한다.
유사하게, 최소 계조 전압 배선 (29) 은 외부 입력 패드 (31m) 에 접속되는 D/A 컨버터 (24) 에 최소 계조 전압 (VγP) 를 공급하는 배선이다. 외부 입력 패드 (31m) 는 전원 라인 (6m) 을 통해 γ 증폭기 (26m) 의 출력에 접속된다. 따라서, 최소 계조 전압 배선 (29) 은 (원래의 수신된 상태에 있기 때문에) γ 증폭기 (26m) 로부터 공급되는 최소 기준 전압 (Vm) 을 최소 계조 전압 (Vγm) 으로서 D/A 컨버터 (24) 에 공급한다.
한편, 저항 래더 (28) 는 전압을 각각 분할함으로써, 중간 기준 전압 (V2 내지 Vm -2) 으로부터 중간 계조 전압 (Vγ2 내지 VγP-1) 을 생성하며, 이들을 D/A 컨버터 (24) 에 공급한다. 입력 탭 (302 내지 30m-1) 이 저항 래더 (28) 에 제공되며, 입력 탭 (302 내지 30m-1) 각각은 외부 입력 패드 (312 내지 31m-1) 중의 대응하는 하나에 접속된다. 외부 입력 패드 (312 내지 31m-1) 는 전원 라인 (62 내지 6m-1) 각각을 통해 γ 증폭기 (262 내지 26m-2) 에 접속된다. 따라서, 기준 전압 (V2 내지 Vm -1) 은 입력 탭 (302 내지 30m-1) 각각에 공급된다. 기준 전압 (V2 내지 Vm -1) 이 공급될 때, 계조 전압 (Vγ2 내지 VγP-1) 이 저항 래더 (28) 의 각각의 출력 탭으로부터 출력된다.
이 실시형태에 따른 액정 디스플레이 디바이스 (10) 의 특징 중의 하나는, 최대 계조 전압 (Vγ1) 을 공급하는 최대 계조 전압 배선 (27) 및 최소 계조 전압 (VγP) 을 공급하는 최소 계조 전압 배선 (29) 이 저항 래더 (28) 로부터 분리된다는 것이다. 이를 통해, 최대 기준 전압 (V1) 을 생성하는 γ 증폭기 (261) 의 출력 및 최소 계조 전압 (VγP) 을 생성하는 γ 증폭기 (26m) 의 출력이 저항 래더 (28) 로부터 분리되게 된다. 따라서, 기준 전압 (V1, V2, Vm-1 및 Vm) 을 생성하는 γ 증폭기 (261, 262, 26m-1 및 26m) 의 출력으로부터/출력으로의 소스 전류 및 싱크 전류가 감소될 수 있다. 소스 전류 및 싱크 전류의 감소는 γ 증폭기 (261 내지 26m) 내부의 트랜지스터에 인가되는 전류/전압을 안정화시키고, γ 증폭기 (261 내지 26m) 의 PSRR (전원 거부비) 특성을 효율적으로 개선시킨다. 그 결과, γ 증폭기 (261 내지 26m) 에 공급된 공급 전압에서 생성된 변동이 존재하더라도, 기준 전압이 안정하게 유지될 수 있다. 따라서, 액정 디스플레이 패널에 디스플레이된 이미지 품질에서의 열화가 억제될 수 있다.
본 발명은, γ 증폭기 (26) 의 수가 18개 (m=18) 인 경우에 대한 시뮬레이션 수행을 통해, 저항 래더 (28) 로부터 최대 계조 전압 배선 (27) 및 최소 계조 전압 배선 (29) 을 분리함으로써 기준 전압을 안정화시키고 소스 전류 및 싱크 전류를 감소시키는 효과를 연구하였다. 더욱 구체적으로는, γ 증폭기 (261, 262, 26m-1 및 26m) 의 소스 전류 및 싱크 전류의 크기 및 기준 전압 (V1, V2) 의 변동이, γ 증폭기 (261 및 2618) 의 출력이 저항 래더 (28) 에 접속되는 경우 (도 5a 참조) 및 γ 증폭기 (261 및 2618) 의 출력이 저항 래더 (28) 에 접속되지 않는 경우 (도 5b 참조) 각각에 대한 시뮬레이션에 의해 계산된다.
도 5a 는 통상의 예에 따른 γ 증폭기의 싱크 전류/소스 전류, 및 γ 저항 래더 회로의 구조를 도시하는 회로도이다. 도 5b 는 통상의 예 및 제 1 실시형태에 따른 γ 증폭기의 싱크 전류/소스 전류, 및 γ 저항 래더 회로의 구조를 도시하는 회로도이다. 도 6 은 통상의 예 및 제 1 실시형태에 따른 γ 저항 래더 회로에서의 기준 전압의 변동을 도시하는 그래프이다. 도 5a 에 도시되어 있는 바와 같이, 최대 계조 전압 배선 (27) 및 최소 계조 전압 배선 (29) 이 저항 래더 (28) 에 접속될 때, 획득된 결과는 다음과 같다. 즉, 상대적으로 큰 소스 전류 (X1 mA) 가 γ 증폭기 (261) 의 출력으로부터 흘러나오고, 상대적으로 큰 싱크 전류 (X2 mA) 가 γ 증폭기 (262) 의 출력으로 흐르고, 상대적으로 큰 소스 전류 (X2 mA) 가 γ 증폭기 (26m-1; 2617) 의 출력으로부터 흘러나오며, 상대적으로 큰 싱크 전류 (X1 mA) 가 γ 증폭기 (26m; 2618) 의 출력으로 흐른다. 또한, 도 6에 도시되어 있는 바와 같이, γ 증폭기 (261 내지 26m) 의 공급 전압 (VDD2) 이 주기적으로 변화될 때, 기준 전압 (V1 및 V2) 이 또한 크게 변동된다는 것을 시뮬레이션의 결과로서 발견하였다.
또한, 최대 계조 전압 배선 (27) 및 최소 계조 전압 배선 (29) 이 도 5b 에 도시되어 있는 바와 같이 저항 래더 (28) 로부터 분리된다는 점을 제외하고는 동일한 조건하에서 시뮬레이션을 수행하였다. 그 결과, γ 증폭기 (261, 262, 2617 및 2618) 의 싱크 전류 및 소스 전류에서 관측된 현저한 감소가 존재하였다. 구체적으로는, 도 5b 에 도시되어 있는 바와 같이, 다음의 결과가 획득된다. 즉, γ 증폭기 (261 및 2618) 의 싱크 전류 및 소스 전류가 0 (0 mA) 이고, 상대적으로 작은 소스 전류 (Y (<X2) mA) 가 γ 증폭기 (262) 의 출력으로부터 흘러나오며, 상대적으로 작은 싱크 전류 (Y mA) 가 γ 증폭기 (2617) 의 출력으로 흐른다. 또한, 도 6에 도시되어 있는 바와 같이, γ 증폭기 (261 내지 26m) 의 공급 전압 (VDD2) 이 주기적으로 변화된 때에도 기준 전압 (V1 및 V2) 의 변동이 작다는 것을 시뮬레이션의 결과로서 발견하였다.
본 실시형태는 최대 계조 전압 배선 (27) 및 최소 계조 전압 배선 (29) 모두가 저항 래더 (28) 로부터 분리되는 구조를 제공한다. 그러나, 이들 중 하나만이 저항 래더 (28) 로부터 전기적으로 분리될 수도 있다. 싱크 전류 및 소스 전류를 감소시키고 기준 전압 (V1, V2) 의 변동을 억제하는 효과가 또한 이러한 구조로 획득될 수 있다는 것이 당업자에게 명백하다.
(제 2 실시형태)
액정 디스플레이 디바이스의 제조자에 의해 요망되는 기준 전압의 조합은 액정 디스플레이 디바이스의 각각의 제조자에 따라 다를 수도 있다. 더욱 구체적으로는, 어떤 제조자가 m-개의 기준 전압 (V1 내지 Vm) 을 데이터-라인 드라이버에 공급하는 것을 요망할 수도 있는 반면에, 또 다른 제조자는 제 2 최대 기준 전압 (V2) 및 제 2 최소 기준 전압 (Vm -1) 공급의 생략을 요망할 수도 있다.
도 7 은 기준 전압 (V2 및 Vm-1) 이 공급되지 않는 경우에서 γ 저항 래더 회로의 동작을 도시하는 개략도이다. 참조 문자는 도 4에 도시된 바와 동일한 엘리먼트를 나타낸다. 상기 모든 제조자의 요구를 동시에 충족시키는 문제점 중 하나는, 도 7에 도시되어 있는 바와 같이, 기준 전압 (V2 및 Vm-1) 의 공급이 생략되는 경우에, 제 1 실시형태의 γ 저항 래더 회로 (23) 의 구조에 의해 요망되는 계조 전압이 생성될 수 없다는 것이다. 기준 전압 (V2) 의 공급이 중지될 때, 요망되는 계조 전압은 입력 탭 (302 및 303) 사이의 출력 탭에서 생성되지 않는다. 유사하게, 기준 전압 (Vm-1) 의 공급이 중지될 때, 요망되는 계조 전압이 입력 탭 (30m-1 및 30m) 사이의 출력 탭에서 생성되지 않는다.
이러한 문제점을 해결하기 위해, 각각의 데이터-라인 드라이버 (2) 에 로딩된 γ 저항 래더 회로의 구조가 제 2 실시형태에서 변형된다. 도 8 및 9 는 본 발명의 제 2 실시형태에 따른 γ 저항 래더 회로 (23A) 의 구조를 도시하는 회로 블록도이다. 제 2 실시형태에서, 각각의 데이터 라인 드라이버 (2i) 에는 전원 라인 (61 내지 6m) 각각에 대응하는 외부 입력 패드 (311 내지 31m) 이외에도, 더미 패드 (32, 33) 가 제공된다. 더미 패드 (32) 는 저항 소자 (34) 를 통해 저항 래더 (28) 의 입력 탭 (312) 에 접속된다. 더미 패드 (33) 는 저항 소자 (35) 를 통해 저항 래더 (28) 의 입력 탭 (31m-1) 에 접속된다.
이러한 구조를 갖는 γ 저항 래더 회로 (23A) 는 데이터-라인 드라이버 (2) 의 외부 배선에서의 작은 변화의 적용을 통해, 기준 전압 (V2, Vm -1) 의 공급을 요망하지 않는 제조자의 요구 및 기준 전압 (V1 내지 Vm) 을 모든 데이터-라인 드라이버에 공급하기를 요망하는 제조자의 요구 모두를 충족시킬 수 있다. 도 8에 도시되어 있는 바와 같이, 모든 기준 전압 (V1 내지 Vm) 이 공급되어야 할 때, 기준 전압 (V1 내지 Vm) 은 외부 입력 패드 (311 내지 31m) 각각에 공급된다.
한편, 도 9에 도시되어 있는 바와 같이, 기준 전압 (V2 및 Vm -1) 의 공급이 생략될 때, 기준 전압 (V1) 을 생성하는 γ 증폭기 (261) 의 출력이 외부 배선 (36) 을 통해 더미 패드 (32) 에 접속되며, 기준 전압 (Vm) 을 생성하는 γ 증폭기 (26m) 의 출력이 외부 배선 (37) 을 통해 더미 패드 (33) 에 접속된다. 이에 의해, 기준 전압 (V1 및 Vm) 이 더미 패드 (32 및 33) 에 공급된다. 저항 소자 (34, 35) 의 저항값이 적절하게 설정될 때, 기준 전압 (V2, Vm -1) 이 공급되지 않더라도, 기준 전압 (V1, Vm) 을 더미 패드 (32, 33) 에 공급함으로써 요망되는 계조 전압 (Vγ2 내지 VγP-1) 을 생성하는 것이 가능하다.
상술한 실시형태에서, 액정 디스플레이 패널 (1) 이 단일 데이터-라인 드라이버 (2) 에 의해 구동될 때, 모든 γ 증폭기 (261 내지 26m) 는 단일 데이터-라인 드라이버 (2) 에 집적될 수도 있다. 이러한 경우에, 기준 전압 (V1 내지 Vm) 을 저항 래더 (28) 에 공급하는 전원 라인 (61 내지 6m) 이 또한 단일 데이터-라인 드라이버 (2) 에 집적된다.
또한, 상술한 실시형태는 액정 디스플레이 패널을 포함하는 액정 디스플레이 디바이스를 제공한다. 그러나, 본 발명이 또한 다른 유형의 디스플레이 패널을 전압-구동하는 디스플레이 디바이스에 적용될 수 있다는 것이 당업자에게는 명백하다.
본 발명에 따르면, 연산 증폭기에 의해 생성된 기준 전압 및 그로부터 생성된 계조 전압을 안정화함으로써 디스플레이 패널상에 디스플레이된 이미지의 품질을 개선시킬 수 있다.
본 발명이 상기 실시형태들에 제한되지 않고, 본 발명의 범위 및 사상으로부터 벗어나지 않고 변형 및 변경될 수도 있다는 것이 명백하다.
도 1은 종래의 계조 전압 생성 디바이스의 구조를 도시하는 회로도.
도 2는 본 발명의 제 1 실시형태에 따른 액정 디스플레이 디바이스의 구조를 도시하는 블록도.
도 3은 제 1 실시형태에 따른 데이터-라인 드라이버 및 계조 전원의 구조를 도시하는 블록도.
도 4는 제 1 실시형태에 따른 γ (감마) 저항 래더 회로의 구성, 및 γ 저항 래더 회로와 γ 증폭기 사이의 접속 모드를 도시하는 회로도.
도 5a는 통상의 예에 따른 γ 저항 래더 회로의 구성, 및 γ 증폭기의 싱크 전류/소스 전류를 도시하는 회로도.
도 5b는 제 1 실시형태에 따른 γ 저항 래더 회로의 구성, 및 γ 증폭기의 싱크 전류/소스 전류를 도시하는 도면.
도 6은 통상의 예 및 본 발명에 따른 γ 저항 래더 회로에서의 기준 전압의 변동을 도시하는 그래프.
도 7은 제 1 실시형태에서 기준 전압 (V2 및 Vm -1) 이 공급되지 않는 경우에서 γ 저항 래더 회로의 동작을 도시하는 개략도.
도 8은 제 2 실시형태에 따른 γ 저항 래더 회로의 구성, 및 γ 저항 래더 회로와 γ 증폭기 사이의 접속 모드를 도시하는 회로도.
도 9는 제 2 실시형태에 따른 γ 저항 래더 회로와 γ 증폭기 사이의 또 다 른 접속 모드를 도시하는 회로도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 액정 디스플레이 패널 2 : 데이터-라인 드라이버
3 : 주사-라인 드라이버 4 : LCD 제어기
5 : 계조 전원 6 : 전원 라인
7 : 전압 분할 저항 8 : 전원 단자
9 : 접지 단자 11 : 중간 노드
21 : 데이터 레지스터 22 : 래치 회로
23, 23A : γ 저항 래더 회로 24 : D/A 컨버터
25 : 출력 회로 26 : γ 증폭기
27 : 최대 계조 전압 배선
28 : 저항 래더
29 : 최소 계조 전압 배선
30 : 입력 탭 31 : 외부 입력 패드
32, 33 : 더미 패드 34, 35 : 저항 소자
36, 37 : 외부 배선 100 : 계조 전압 생성 회로
101 : γ 증폭기 102 : 저항 래더
103 : 입력 탭

Claims (11)

  1. 삭제
  2. 삭제
  3. 디스플레이 패널;
    하나 이상의 데이터-라인 드라이버; 및
    상기 하나 이상의 데이터-라인 드라이버 중 어느 하나에 집적되며 복수의 기준 전압을 각각 생성하도록 구성된 복수의 연산 증폭기를 포함하며,
    상기 데이터-라인 드라이버는,
    상기 디스플레이 패널을 구동하도록 구성된 구동 회로;
    상기 복수의 연산 증폭기에서의 제 1 연산 증폭기로부터 상기 복수의 기준 전압에서의 최대 기준 전압을 수신하며, 상기 최대 기준 전압을 최대 계조 전압으로서 상기 구동 회로에 공급하도록 구성된 최대 계조 전압 배선; 및
    상기 제 1 연산 증폭기를 제외한 상기 복수의 연산 증폭기로부터 상기 최대 기준 전압을 제외한 상기 복수의 기준 전압을 각각 수신하며, 상기 최대 계조 전압 보다 낮은 복수의 계조 전압을 생성하도록 구성된 저항 래더를 포함하며,
    상기 구동 회로는 상기 최대 계조 전압 및 상기 복수의 계조 전압을 사용함으로써 상기 디스플레이 패널의 데이터 라인을 구동하며,
    상기 최대 계조 전압 배선은 상기 저항 래더로부터 분리되고,
    상기 복수의 연산 증폭기는 상기 복수의 기준 전압을 상기 하나 이상의 데이터-라인 드라이버 외부로 출력하며,
    상기 데이터-라인 드라이버는,
    상기 저항 래더에 제공된 복수의 입력 탭에 각각 접속되도록 구성된 복수의 패드;
    더미 패드; 및
    상기 복수의 입력 탭의 단부에 위치되는 입력 탭과 상기 더미 패드 사이에 제공되도록 구성된 제 1 저항 소자를 더 포함하며,
    상기 더미 패드는 상기 데이터-라인 드라이버 외부의 배선을 통해 상기 제 1 연산 증폭기의 출력에 접속되는, 디스플레이 디바이스.
  4. 디스플레이 패널;
    하나 이상의 데이터-라인 드라이버; 및
    상기 하나 이상의 데이터-라인 드라이버 중 어느 하나에 집적되며 복수의 기준 전압을 각각 생성하도록 구성된 복수의 연산 증폭기를 포함하며,
    상기 데이터-라인 드라이버는,
    상기 디스플레이 패널을 구동하도록 구성된 구동 회로;
    상기 복수의 연산 증폭기에서의 제 1 연산 증폭기로부터 상기 복수의 기준 전압에서의 최대 기준 전압을 수신하며, 상기 최대 기준 전압을 최대 계조 전압으로서 상기 구동 회로에 공급하도록 구성된 최대 계조 전압 배선; 및
    상기 제 1 연산 증폭기를 제외한 상기 복수의 연산 증폭기로부터 상기 최대 기준 전압을 제외한 상기 복수의 기준 전압을 각각 수신하며, 상기 최대 계조 전압 보다 낮은 복수의 계조 전압을 생성하도록 구성된 저항 래더를 포함하며,
    상기 최대 계조 전압 배선은 상기 저항 래더로부터 분리되고,
    상기 하나 이상의 데이터-라인 드라이버 중 어느 하나에 집적되며 상기 복수의 기준 전압 중 어느 것보다 낮은 최소 기준 전압을 생성하도록 구성된 제 2 연산 증폭기를 더 포함하며,
    상기 데이터-라인 드라이버는 상기 제 2 연산 증폭기로부터 상기 최소 기준 전압을 수신하며 상기 최소 기준 전압을 최소 계조 전압으로서 상기 구동 회로에 공급하도록 구성된 최소 계조 전압 배선을 더 포함하며,
    상기 구동 회로는 상기 최대 계조 전압, 상기 복수의 계조 전압 및 상기 최소 계조 전압을 사용함으로써 상기 디스플레이 패널의 상기 데이터 라인을 구동하며,
    상기 최소 계조 전압 배선은 상기 저항 래더로부터 분리되고,
    상기 복수의 연산 증폭기는 상기 복수의 기준 전압을 상기 하나 이상의 데이터-라인 드라이버 외부로 출력하며,
    상기 데이터-라인 드라이버는,
    상기 저항 래더에 제공된 복수의 입력 탭에 각각 접속되도록 구성된 복수의 패드;
    제 1 더미 패드;
    제 2 더미 패드;
    상기 복수의 입력 탭의 하나의 단부에 위치되는 입력 탭과 상기 제 1 더미 패드 사이에 제공되도록 구성된 제 1 저항 소자; 및
    상기 복수의 입력 탭의 또 다른 단부에 위치되는 입력 탭과 상기 제 2 더미 패드 사이에 제공되도록 구성된 제 2 저항 소자를 더 포함하며,
    상기 제 1 더미 패드는 상기 데이터-라인 드라이버 외부의 배선을 통해 상기 제 1 연산 증폭기의 출력에 접속되며,
    상기 제 2 더미 패드는 상기 데이터-라인 드라이버 외부의 배선을 통해 상기 제 2 연산 증폭기의 출력에 접속되는, 디스플레이 디바이스.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 복수의 기준 전압으로부터 계조 전압을 생성하도록 구성된 디스플레이 패널 드라이버로서,
    상기 복수의 기준 전압 중 하나 이상을 생성하도록 구성된 연산 증폭기;
    디스플레이 패널을 구동하도록 구성된 구동 회로;
    상기 복수의 기준 전압중 최대 기준 전압을 수신하며, 상기 최대 기준 전압을 최대 계조 전압으로서 상기 구동 회로에 공급하도록 구성된 최대 계조 전압 배선; 및
    상기 최대 기준 전압을 제외한 상기 복수의 기준 전압을 수신하며, 상기 최대 계조 전압 보다 낮은 복수의 계조 전압을 생성하도록 구성된 저항 래더를 포함하며,
    상기 구동 회로은 상기 최대 계조 전압 및 상기 복수의 계조 전압을 사용함으로써 상기 디스플레이 패널의 데이터 라인을 구동하며,
    상기 최대 계조 전압 배선은 상기 저항 래더로부터 분리되고,
    상기 저항 래더에 제공되는 복수의 입력 탭에 각각 접속되도록 구성된 복수의 패드;
    더미 패드; 및
    상기 복수의 입력 탭의 단부에 위치되는 입력 탭과 상기 더미 패드 사이에 제공되도록 구성된 제 1 저항 소자를 더 포함하는, 디스플레이 패널 드라이버.
  9. 제 8 항에 있어서,
    상기 더미 패드는 외부 배선을 통해 상기 최대 기준 전압을 공급하는 연산 증폭기의 출력에 접속되는, 디스플레이 패널 드라이버.
  10. 복수의 기준 전압으로부터 계조 전압을 생성하도록 구성된 디스플레이 패널 드라이버로서,
    상기 복수의 기준 전압 중 하나 이상을 생성하도록 구성된 연산 증폭기;
    디스플레이 패널을 구동하도록 구성된 구동 회로;
    상기 복수의 기준 전압 중 최대 기준 전압을 수신하며, 상기 최대 기준 전압을 최대 계조 전압으로서 상기 구동 회로에 공급하도록 구성된 최대 계조 전압 배선; 및
    상기 최대 기준 전압을 제외한 상기 복수의 기준 전압을 수신하며, 상기 최대 계조 전압 보다 낮은 복수의 계조 전압을 생성하도록 구성된 저항 래더를 포함하며,
    상기 최대 계조 전압 배선은 상기 저항 래더로부터 분리되고,
    상기 복수의 기준 전압 중 어느 것보다 낮은 최소 기준 전압을 수신하며, 상기 최소 기준 전압을 최소 계조 전압으로서 상기 구동 회로에 공급하도록 구성된 최소 계조 전압 배선을 더 포함하며,
    상기 구동 회로는 상기 최대 계조 전압, 상기 복수의 계조 전압 및 상기 최소 계조 전압을 사용함으로써 상기 디스플레이 패널의 상기 데이터 라인을 구동하며,
    상기 최소 계조 전압 배선은 상기 저항 래더로부터 분리되고,
    상기 저항 래더에 제공되는 복수의 입력 탭에 각각 접속되도록 구성된 복수의 패드;
    제 1 더미 패드;
    제 2 더미 패드;
    상기 복수의 입력 탭의 하나의 단부에 위치되는 입력 탭과 상기 제 1 더미 패드 사이에 제공되도록 구성된 제 1 저항 소자; 및
    상기 복수의 입력 탭의 또 다른 단부에 위치되는 입력 탭과 상기 제 2 더미 패드 사이에 제공되도록 구성된 제 2 저항 소자를 더 포함하는, 디스플레이 패널 드라이버.
  11. 제 10 항에 있어서,
    상기 제 1 더미 패드는 외부 배선을 통해 상기 최대 기준 전압을 공급하는 연산 증폭기의 출력에 접속되며,
    상기 제 2 더미 패드는 외부 배선을 통해 상기 최소 기준 전압을 공급하는 연산 증폭기의 출력에 접속되는, 디스플레이 패널 드라이버.
KR1020070107304A 2006-10-25 2007-10-24 계조에 대응하는 계조 전압을 사용하는 디스플레이디바이스 및 디스플레이 패널 드라이버 KR100903533B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00289512 2006-10-25
JP2006289512A JP4936854B2 (ja) 2006-10-25 2006-10-25 表示装置、及び表示パネルドライバ

Publications (2)

Publication Number Publication Date
KR20080037555A KR20080037555A (ko) 2008-04-30
KR100903533B1 true KR100903533B1 (ko) 2009-06-23

Family

ID=39329577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070107304A KR100903533B1 (ko) 2006-10-25 2007-10-24 계조에 대응하는 계조 전압을 사용하는 디스플레이디바이스 및 디스플레이 패널 드라이버

Country Status (5)

Country Link
US (1) US20080100646A1 (ko)
JP (1) JP4936854B2 (ko)
KR (1) KR100903533B1 (ko)
CN (1) CN101169915B (ko)
TW (1) TW200834529A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741516B2 (en) 2017-11-17 2020-08-11 Silicon Works Co., Ltd. Drive integrated circuit and display device including the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI390497B (zh) * 2008-06-20 2013-03-21 Novatek Microelectronics Corp 源極驅動器與液晶顯示器
CN101640032B (zh) * 2008-07-29 2011-08-31 联咏科技股份有限公司 提升电压驱动效率的电子装置及其相关液晶显示器
TWI413075B (zh) * 2009-04-06 2013-10-21 Chunghwa Picture Tubes Ltd 顯示器及其伽瑪調整電路
TW201239845A (en) * 2011-02-14 2012-10-01 Samsung Electronics Co Ltd Systems and methods for driving a display device
KR20130035782A (ko) 2011-09-30 2013-04-09 엘지디스플레이 주식회사 유기발광표시장치 구동방법
KR101931248B1 (ko) * 2012-12-27 2019-03-13 엘지디스플레이 주식회사 표시장치 및 그 제조방법
JP2015090414A (ja) * 2013-11-06 2015-05-11 シナプティクス・ディスプレイ・デバイス株式会社 表示駆動回路および表示装置
EP3239086B1 (en) * 2016-04-28 2022-06-01 KONE Corporation Solution for monitoring an elevator brake
US10200059B2 (en) * 2016-09-22 2019-02-05 Apple Inc. Digital to analog converter
CN109716428A (zh) * 2016-09-27 2019-05-03 夏普株式会社 显示装置
CN109830210B (zh) * 2019-01-25 2021-03-12 合肥鑫晟光电科技有限公司 置位电压生成单元、置位电压生成方法和显示装置
JP7379486B2 (ja) * 2019-06-27 2023-11-14 ラピスセミコンダクタ株式会社 表示ドライバ、半導体装置及び増幅回路
JP7286498B2 (ja) * 2019-09-24 2023-06-05 ラピスセミコンダクタ株式会社 レベル電圧生成回路、データドライバ及び表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050049653A (ko) * 2003-11-22 2005-05-27 엘지.필립스 엘시디 주식회사 액정표시소자의 감마보정회로
KR20060039872A (ko) * 2004-02-23 2006-05-09 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 표시 신호 처리 장치 및 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2849010B2 (ja) * 1992-11-25 1999-01-20 シャープ株式会社 表示装置の駆動回路
US5854627A (en) * 1994-11-11 1998-12-29 Hitachi, Ltd. TFT liquid crystal display device having a grayscale voltage generation circuit comprising the lowest power consumption resistive strings
JP4437378B2 (ja) * 2001-06-07 2010-03-24 株式会社日立製作所 液晶駆動装置
JP2002366112A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd 液晶駆動装置及び液晶表示装置
JP2004157288A (ja) * 2002-11-06 2004-06-03 Sharp Corp 表示装置
JP4467877B2 (ja) * 2002-11-08 2010-05-26 富士通マイクロエレクトロニクス株式会社 表示装置の駆動方法、及び表示装置の駆動回路
JP2005010276A (ja) * 2003-06-17 2005-01-13 Seiko Epson Corp ガンマ補正回路、液晶駆動回路、表示装置、電源回路
JP2005077507A (ja) * 2003-08-28 2005-03-24 Optrex Corp 階調電圧発生回路
JP4193771B2 (ja) * 2004-07-27 2008-12-10 セイコーエプソン株式会社 階調電圧発生回路及び駆動回路
JP4643954B2 (ja) * 2004-09-09 2011-03-02 ルネサスエレクトロニクス株式会社 階調電圧生成回路及び階調電圧生成方法
JP4413730B2 (ja) * 2004-09-28 2010-02-10 富士通株式会社 液晶表示装置及びその駆動方法
JP4738867B2 (ja) * 2004-10-22 2011-08-03 ルネサスエレクトロニクス株式会社 表示装置用駆動装置
JP2006318381A (ja) * 2005-05-16 2006-11-24 Seiko Epson Corp 電圧発生回路
KR100725976B1 (ko) * 2005-12-27 2007-06-08 삼성전자주식회사 감마 조정회로 및 감마 조정방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050049653A (ko) * 2003-11-22 2005-05-27 엘지.필립스 엘시디 주식회사 액정표시소자의 감마보정회로
KR20060039872A (ko) * 2004-02-23 2006-05-09 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 표시 신호 처리 장치 및 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741516B2 (en) 2017-11-17 2020-08-11 Silicon Works Co., Ltd. Drive integrated circuit and display device including the same

Also Published As

Publication number Publication date
US20080100646A1 (en) 2008-05-01
TW200834529A (en) 2008-08-16
CN101169915B (zh) 2011-02-16
CN101169915A (zh) 2008-04-30
JP4936854B2 (ja) 2012-05-23
KR20080037555A (ko) 2008-04-30
JP2008107516A (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
KR100903533B1 (ko) 계조에 대응하는 계조 전압을 사용하는 디스플레이디바이스 및 디스플레이 패널 드라이버
US20050012700A1 (en) Gamma correction circuit, liquid crystal driving circuit, display and power supply circuit
JP4437378B2 (ja) 液晶駆動装置
US7307610B2 (en) Display driving device and display using the same
US7936328B2 (en) Display panel including amplifier with offset canceling by reversing polarity of amplifier offset
KR100433142B1 (ko) 표시 장치
JP5137321B2 (ja) 表示装置、ｌｃｄドライバ及び駆動方法
KR0169769B1 (ko) Tft액정표시디스플레이
US8184078B2 (en) Liquid crystal display and source driving circuit having a gamma and common voltage generator thereof
US8610658B2 (en) Circuitry and method for reducing power consumption in gamma correction circuitry
JP2001166751A (ja) 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置
KR20080102726A (ko) 소스 드라이버 및 이를 포함하는 표시 장치
JP2020091462A (ja) 表示装置及びデータドライバ
JP2007072365A (ja) 表示装置用駆動装置
JP2008134496A (ja) 階調電位発生回路、表示装置のデータドライバ、及びその表示装置
US6798146B2 (en) Display apparatus and method of driving the same
JP3784434B2 (ja) 液晶表示装置
KR101336633B1 (ko) 감마기준전압 생성회로
WO2018061917A1 (ja) 表示装置
JP3691034B2 (ja) 信号出力装置及びこれを用いた液晶表示装置
JPH09198012A (ja) 液晶表示装置
JP3816480B2 (ja) 液晶表示装置
JP5010424B2 (ja) 電源装置、液晶駆動装置、液晶表示装置
KR100508024B1 (ko) 액정표시장치용 아날로그 전압 조정 장치
US7580013B2 (en) Organic EL drive circuit IC

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee