JP4643954B2 - 階調電圧生成回路及び階調電圧生成方法 - Google Patents
階調電圧生成回路及び階調電圧生成方法 Download PDFInfo
- Publication number
- JP4643954B2 JP4643954B2 JP2004262113A JP2004262113A JP4643954B2 JP 4643954 B2 JP4643954 B2 JP 4643954B2 JP 2004262113 A JP2004262113 A JP 2004262113A JP 2004262113 A JP2004262113 A JP 2004262113A JP 4643954 B2 JP4643954 B2 JP 4643954B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- complementary transistor
- circuit
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
一般的な演算増幅器は、入力段回路、駆動段回路及び出力段回路から構成される。ここで入力段回路は、非反転入力端子の入力電圧と反転入力端子への入力電圧との差電圧を増幅して駆動段回路に出力する。駆動段回路は、入力段回路が出力する差電圧を出力段回路へ伝達する。また、出力段回路は、駆動段回路から入力された電圧信号に従って、液晶素子等の外部負荷を駆動するための電圧を出力する。本発明の実施の形態にかかる階調電圧生成回路10は、上述した従来の階調電圧生成回路41等が備える演算増幅器(電圧フォロア)の構成において、入力段回路及び出力段回路を複数の演算増幅器の間で共通化し、出力段回路のみを個別に設けたことを特徴としている。
出力段回路14は、PチャネルMOSトランジスタMP1のドレインとNチャネルMOSトランジスタMN1のドレインとを接続して構成されている。トランジスタMP1及びMN1のドレインが、ラダー抵抗16と接続され、かつ、入力段・駆動段回路13の反転入力端子134に接続される。また、トランジスタMP1のゲートが入力段・駆動段回路13の出力段駆動端子132と接続され、トランジスタMN1のゲートが、入力段・駆動段回路13の出力段駆動端子133と接続される。さらに、出力段回路14は、PチャネルMOSトランジスタMP1のゲートとソースの間にコンデンサCP1を備えており、NチャネルMOSトランジスタMN1のゲートとソースの間にコンデンサCN1を備えている。さらに出力段回路14は、入力段・駆動段回路13との接続をオン・オフするためのスイッチSW1を備えている。
V1=Vin1−(Vin1/4m − Vin2/(2・4m−1))
Vn=Vin2−(Vin2/4m − Vin1/(2・4m))
これらの式から、上記の動作を繰り返すことによりV1はVin1に収束し、VnはVin2に収束することが分かる。
11、16 ラダー抵抗
12 セレクタ回路
13 入力段・駆動段回路
131 非反転入力端子
132、133 出力段駆動端子
134 反転入力端子
14、15 出力段回路
MP1、MP2 PチャネルMOSトランジスタ
MN1、MN2 NチャネルMOSトランジスタ
SW1、SW2 スイッチ
CP1、CN1、CP2、CN2 コンデンサ
Claims (7)
- 複数の異なる電圧から1の電圧を選択するセレクタと、
前記セレクタにより選択された電圧を入力電圧とする入力・駆動段と、
前記入力・駆動段に駆動されて各々が異なる階調電圧を出力する複数の相補型トランジスタと、
前記相補型トランジスタのゲートとソースの間に設けられ、前記入力・駆動段から前記相補型トランジスタに印加される駆動電圧を保持するコンデンサと、
前記入力・駆動段の接続先を前記複数の相補型トランジスタの間で切り替え、前記入力・駆動段に前記複数の相補型トランジスタのうち1つを選択に接続するスイッチと、
を備え、
前記セレクタによる前記入力・駆動段回路への入力電圧の選択と、前記スイッチによる前記入力・駆動段回路と前記複数の相補型トランジスタとの接続切り替えを同調して行う、
階調電圧生成回路。 - 第1の階調電圧を出力する第1の相補型トランジスタと、
前記第1の階調電圧とは異なる第2の階調電圧を出力する第2の相補型トランジスタと、
前記第1の相補型トランジスタのゲートとソースの間に設けた第1のコンデンサと、
前記第2の相補型トランジスタのゲートとソースの間に設けた第2のコンデンサと、
複数の異なる電圧に含まれる1の電圧を選択するセレクタと、
前記セレクタにより選択された電圧を入力電圧とし、前記第1の相補型トランジスタ及び前記第2の相補型トランジスタを駆動可能な入力・駆動段と、
前記入力・駆動段の接続先を、前記第1の相補型トランジスタ又は前記第2の相補型トランジスタの間で切り替えるスイッチとを備え、
前記セレクタによって選択された第1の電圧を前記入力・駆動段に供給するとともに、前記スイッチを切り替えて前記入力・駆動段と前記第1の相補型トランジスタを接続することにより、前記入力・駆動段と前記第1の相補型トランジスタが1の演算増幅器として動作して、前記第1の階調電圧を出力するとともに、前記第1のコンデンサを充電して前記第1の相補型トランジスタのゲート・ソース間電圧を保持し、
前記セレクタによって選択された前記第1の電圧とは異なる第2の電圧を前記入力・駆動段に供給するとともに、前記スイッチを切り替えて前記入力・駆動段と前記第2の相補型トランジスタを接続することにより、前記入力・駆動段と前記第2の相補型トランジスタが1の演算増幅器として動作して、前記第2の階調電圧を出力するとともに、前記第2のコンデンサを充電して前記第2の相補型トランジスタのゲート・ソース間電圧を保持し、
前記入力・駆動段の接続先を前記第2の相補型トランジスタに切り替えた後も、前記第1のコンデンサに保持されたゲート・ソース間電圧によって前記第1の相補型トランジスタを駆動し、前記第1の階調電圧を引き続き出力する階調電圧生成回路。 - 前記第1及び第2の電圧は、高電位基準電圧と低電位基準電圧の間を分圧して得られる複数の電圧に含まれる、請求項2に記載の階調電圧生成回路。
- 前記高電位基準電圧と前記低電位基準電圧との間は、前記高電位基準電圧と前記低電位基準電圧との間に直列接続された複数の可変抵抗によって分圧される、請求項3に記載の階調電圧生成回路。
- 表示素子を駆動するための階調電圧の生成方法であって、
前記階調電圧を出力する複数の相補型トランジスタのうちの第1の相補型トランジスタと前記複数の相補型トランジスタを駆動するための駆動回路とを接続するとともに、複数の異なる電圧の中からセレクタにより選択された第1の電圧を前記駆動回路に供給し、
前記第1の電圧を入力電圧として前記駆動回路が動作し、前記第1の相補型トランジスタから第1の階調電圧を出力するとともに、前記第1の相補型トランジスタのゲートとソースの間に設けた第1のコンデンサを充電してゲート・ソース間電圧を保持し、
前記駆動回路の接続先を、前記複数の相補型トランジスタのうちの第2の相補型トランジスタに切り替えるとともに、前記複数の異なる電圧の中から前記セレクタにより選択された前記第1の電圧とは異なる第2の電圧を前記駆動回路に供給し、
前記第2の電圧を入力電圧として前記駆動回路が動作し、前記第2の相補型トランジスタから第2の階調電圧を出力するとともに、前記第2の相補型トランジスタのゲートとソースの間に設けた第2のコンデンサを充電してゲート・ソース間電圧を保持し、
前記駆動回路の接続先を前記第2の相補型トランジスタに切り替えた後も、前記第1のコンデンサに保持されたゲート・ソース間電圧によって前記第1の相補型トランジスタを駆動して前記第1の階調電圧を引き続き出力する階調電圧生成方法。 - 高電位基準電圧と低電位基準電圧との間に直列接続された複数の抵抗を有し、前記高電位基準電圧と前記低電位基準電圧の間を前記複数の抵抗により分圧することで前記複数の異なる電圧を生成するラダー抵抗をさらに備える、請求項1に記載の階調電圧生成回路。
- 前記スイッチにより、前記入力・駆動段回路と前記複数の相補型トランジスタとの接続を順次切り替えて、前記入力・駆動段回路の出力を各相補型トランジスタに順次供給し、
前記複数の相補型トランジスタの各々は、前記入力・駆動段回路との接続状態に依らず、前記コンデンサに保持された電圧に基づいて前記階調電圧を出力する請求項1又は6に記載の階調電圧生成回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004262113A JP4643954B2 (ja) | 2004-09-09 | 2004-09-09 | 階調電圧生成回路及び階調電圧生成方法 |
US11/209,639 US7463231B2 (en) | 2004-09-09 | 2005-08-24 | Grayscale voltage generating circuit and method |
KR1020050080073A KR100753625B1 (ko) | 2004-09-09 | 2005-08-30 | 계조전압 생성 회로 및 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004262113A JP4643954B2 (ja) | 2004-09-09 | 2004-09-09 | 階調電圧生成回路及び階調電圧生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006078731A JP2006078731A (ja) | 2006-03-23 |
JP4643954B2 true JP4643954B2 (ja) | 2011-03-02 |
Family
ID=35995698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004262113A Expired - Fee Related JP4643954B2 (ja) | 2004-09-09 | 2004-09-09 | 階調電圧生成回路及び階調電圧生成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7463231B2 (ja) |
JP (1) | JP4643954B2 (ja) |
KR (1) | KR100753625B1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1815303B1 (en) * | 2004-11-18 | 2009-01-07 | Nxp B.V. | Reference voltage circuit |
JP4798753B2 (ja) * | 2005-02-28 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 表示制御回路および表示制御方法 |
KR20070054802A (ko) * | 2005-11-24 | 2007-05-30 | 삼성전자주식회사 | 액정 표시 장치의 구동 장치 |
JP4936854B2 (ja) * | 2006-10-25 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 表示装置、及び表示パネルドライバ |
KR100893392B1 (ko) * | 2007-10-18 | 2009-04-17 | (주)엠씨테크놀로지 | 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의구동 장치 |
US8896351B2 (en) * | 2008-03-19 | 2014-11-25 | Lantiq Deutschland Gmbh | Line driver method and apparatus |
TWI462477B (zh) * | 2009-04-21 | 2014-11-21 | Lantiq Deutschland Gmbh | 線驅動器方法及裝置 |
KR101101112B1 (ko) * | 2010-01-19 | 2011-12-30 | 주식회사 실리콘웍스 | 소스 드라이버의 감마기준전압 출력 회로 |
TWI464557B (zh) * | 2012-09-19 | 2014-12-11 | Novatek Microelectronics Corp | 負載驅動裝置及灰階電壓產生電路 |
US10162377B2 (en) | 2015-06-15 | 2018-12-25 | Micron Technology, Inc. | Apparatuses and methods for providing reference voltages |
US10168724B2 (en) * | 2015-06-15 | 2019-01-01 | Micron Technology, Inc. | Apparatuses and methods for providing reference voltages |
CN107024955B (zh) * | 2017-05-31 | 2019-12-24 | 北京集创北方科技股份有限公司 | 电压产生电路和电源装置 |
US10088857B1 (en) * | 2017-09-26 | 2018-10-02 | Apple Inc. | Highly granular voltage regulator |
WO2020252754A1 (zh) | 2019-06-20 | 2020-12-24 | 深圳市汇顶科技股份有限公司 | 读出电路、图像传感器和电子设备 |
WO2024123074A1 (ko) * | 2022-12-08 | 2024-06-13 | 주식회사 엘엑스세미콘 | 감마 전압 생성 회로 및 소스 드라이버 회로 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003021567A1 (en) * | 2001-09-05 | 2003-03-13 | Elantec Semiconductor, Inc | A simplified multi-output digital to analog converter (dac) for a flat panel display |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03208090A (ja) * | 1990-01-09 | 1991-09-11 | Hitachi Ltd | マトリクス型ディスプレイのデータ線駆動回路、及びマトリクス型ディスプレイ装置 |
JPH0738105B2 (ja) * | 1990-08-20 | 1995-04-26 | 日本電信電話株式会社 | アクティブマトリクス液晶ディスプレイの階調表示駆動回路 |
JP2590456B2 (ja) | 1993-06-07 | 1997-03-12 | 日本電気株式会社 | 液晶表示装置 |
JP3367808B2 (ja) * | 1995-06-19 | 2003-01-20 | シャープ株式会社 | 表示パネルの駆動方法および装置 |
JPH11281953A (ja) | 1998-03-31 | 1999-10-15 | Casio Comput Co Ltd | 表示素子の電源回路及び駆動電圧の生成方法 |
JP3420148B2 (ja) * | 1999-12-20 | 2003-06-23 | 山形日本電気株式会社 | 液晶駆動方法及び液晶駆動回路 |
JP3779166B2 (ja) * | 2000-10-27 | 2006-05-24 | シャープ株式会社 | 階調表示用電圧発生装置、及びそれを備えた階調表示装置 |
JP2002366112A (ja) | 2001-06-07 | 2002-12-20 | Hitachi Ltd | 液晶駆動装置及び液晶表示装置 |
US6967531B1 (en) * | 2003-02-28 | 2005-11-22 | Sirenza Microdevices, Inc. | Multi-output amplifier with isolation between outputs |
-
2004
- 2004-09-09 JP JP2004262113A patent/JP4643954B2/ja not_active Expired - Fee Related
-
2005
- 2005-08-24 US US11/209,639 patent/US7463231B2/en not_active Expired - Fee Related
- 2005-08-30 KR KR1020050080073A patent/KR100753625B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003021567A1 (en) * | 2001-09-05 | 2003-03-13 | Elantec Semiconductor, Inc | A simplified multi-output digital to analog converter (dac) for a flat panel display |
Also Published As
Publication number | Publication date |
---|---|
US7463231B2 (en) | 2008-12-09 |
JP2006078731A (ja) | 2006-03-23 |
KR20060050827A (ko) | 2006-05-19 |
KR100753625B1 (ko) | 2007-08-30 |
US20060050036A1 (en) | 2006-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100753625B1 (ko) | 계조전압 생성 회로 및 방법 | |
JP4836469B2 (ja) | 階調電圧発生回路 | |
JP4744075B2 (ja) | 表示装置、その駆動回路およびその駆動方法 | |
US7342449B2 (en) | Differential amplifier, and data driver of display device using the same | |
JP4291100B2 (ja) | 差動増幅回路及びそれを用いた液晶表示装置の駆動回路 | |
JP4878249B2 (ja) | デコーダ回路並びにそれを用いた表示装置用駆動回路及び表示装置 | |
JP2008122567A (ja) | データドライバ及び表示装置 | |
JP2007156235A (ja) | 表示装置駆動回路及び増幅器 | |
US10186208B2 (en) | Low voltage display driver | |
US20110199360A1 (en) | Differential amplifier architecture adapted to input level conversion | |
JP7250745B2 (ja) | 出力回路、表示ドライバ及び表示装置 | |
JP2019003088A (ja) | 出力回路及び表示ドライバ | |
JP6917178B2 (ja) | 出力回路、データ線ドライバ及び表示装置 | |
US20100085344A1 (en) | Operational amplifier circuit and display apparatus | |
CN114974154A (zh) | 输出电路、数据驱动器及显示装置 | |
US8692618B2 (en) | Positive and negative voltage input operational amplifier set | |
JP2019028341A (ja) | 表示ドライバ及び表示装置 | |
JP5275278B2 (ja) | 差動増幅器、及びソースドライバ | |
JP2012137571A (ja) | 液晶表示装置用ソースアンプ、ソースドライバ及び液晶表示装置 | |
JP4846819B2 (ja) | データドライバ及び表示装置 | |
JP2022130915A (ja) | 出力回路、表示ドライバ及び表示装置 | |
JP2018036348A (ja) | 表示ドライバ及び半導体装置 | |
JP2009258237A (ja) | 液晶駆動装置 | |
JP6966887B2 (ja) | 出力回路及び表示ドライバ | |
JP2000347635A (ja) | 表示体駆動装置、表示装置、携帯電子機器及び表示体駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070814 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101203 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |