KR100896601B1 - 무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축세라믹 기판 - Google Patents

무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축세라믹 기판 Download PDF

Info

Publication number
KR100896601B1
KR100896601B1 KR1020070112115A KR20070112115A KR100896601B1 KR 100896601 B1 KR100896601 B1 KR 100896601B1 KR 1020070112115 A KR1020070112115 A KR 1020070112115A KR 20070112115 A KR20070112115 A KR 20070112115A KR 100896601 B1 KR100896601 B1 KR 100896601B1
Authority
KR
South Korea
Prior art keywords
ceramic
laminate
electrode
firing
paste
Prior art date
Application number
KR1020070112115A
Other languages
English (en)
Inventor
고민지
이종면
박은태
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070112115A priority Critical patent/KR100896601B1/ko
Priority to US12/264,883 priority patent/US20090114434A1/en
Priority to JP2008284688A priority patent/JP4837717B2/ja
Application granted granted Critical
Publication of KR100896601B1 publication Critical patent/KR100896601B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Abstract

무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축 세라믹 기판이 제공된다.
본 발명은 내부에 전극회로패턴이 구비된 세라믹 적층체를 소성하여 무수축 세라믹 기판을 제조하는 방법에 있어서, 상기 세라믹 적층체의 상,하부면에 구속용 세라믹 시트를 적어도 하나이상 적층하여 구속층을 형성하는 단계; 상기 구속층이 구비된 적층체를 1차 소성하는 단계; 상기 구속층이 제거된 적층체의 표면을 연마하는 단계; 상기 적층체와 동일한 소재로 이루어지며, 상기 연마처리된 적층체의 표면에 내부 전극패턴의 연결단자가 외부로 노출되도록 세라믹 페이스트를 형성하는 단계; 상기 연결단자를 통해 상기 전극회로패턴과 전기적으로 연결되도록 상기 세라믹 페이스트의 표면에 표면전극을 패턴형성하는 단계; 및 상기 표면전극이 상기 세라믹 페이스트와 고착되도록 2차 소성하는 단계;로 이루어지는 무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축 세라믹 기판에 관한 것이다.
본 발명에 따르면 1차 소성을 거쳐 연마된 세라믹 적층체의 표면에 적층체와 동일한 재질의 세라믹 페이스트를 형성하고 그 상부면에 표면전극을 형성한 후 2차 소성을 함으로써 세라믹 페이스트와 표면전극의 동시소성에 의한 고착력을 향상시킬 수 있다.
무수축, 세라믹 기판, 그린시트, 적층체, 표면전극

Description

무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축 세라믹 기판{Method for manufacturing non-shrinkage ceramic substrate and non-shrinkage ceramic substrate using the same }
본 발명은 기판과 표면전극의 고착력 향상을 가져오는 무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축 세라믹 기판에 관한 것으로서, 더욱 상세하게는 세라믹 적층체(기판)의 표면에 이와 동일한 재질의 세라믹 페이스트를 형성한 후 그 표면에 표면전극을 형성하여 동시에 소성함으로써 표면전극의 고착력을 향상시킬 수 있는 무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축 세라믹 기판에 관한 것이다.
세라믹 기판(Ceramic Substrate) 또는 다층 세라믹 기판(Multi-layer Ceramic Substrate)은 내열성, 내마모성 및 우수한 전기적 특성으로 인해 기존의 PCB(Printed Circuit Board)의 대체품으로 많이 이용되고 있으며, 그 수요는 점차 증가하는 추세이다.
최근에는 저온 동시 소성 세라믹(Low Temperature Co-fired Ceramic: LTCC) 기판의 소형화, 정밀화가 요구됨에 따라서 기존의 수축공법으로는 정밀도를 제어하 기에 어려운 경우가 많아 LTCC 기판을 제조하는 다수의 업체들에서는 무수축 공법을 사용하여 이를 해결하고 있다. 이러한 무수축 공법으로 길이방향 및 두께방향으로 소성시 수축이 일어나지 않도록 하기 위한 구속 소성공정이 종래부터 개발되어 오고 있다.
도 1은 세라믹 적층체를 제조하는 공정을 나타내는 개략도로서, 통상의 테이프 캐스팅(tape casting)법 등을 이용하여 캐리어 필름(미도시) 상에 그린시트(green sheet)(1)를 형성한다. 이러한 그린시트(1)의 조성은 붕규산유리 60% 이상과 잔여 알루미나로 이루어진 유리-세라믹스로 구성될 수 있다.
이와 같이 형성된 각각의 그린시트(1)에는 도 1에 도시된 바와 같이 소정의 위치에 비아홀(via hole)(2)을 형성하고, 도체로 충진하여 연결단자(3)를 형성한다.
다음으로 특정 그린시트(1) 상에 내부전극(4)을 패턴형성 하고, 필요한 수만큼의 그린시트(1)를 적층하여 압착함으로써 내부전극(4)을 구비한 세라믹 적층체(10)를 형성한다.
한편, 상기와 같이 제조된 세라믹 적층체(10)를 사용하여 종래 구속 소성공정에 따른 세라믹 기판을 제조하는 공정은 구속층을 세라믹 기판의 상단과 하단에 적층한 후 소성하여 두께방향으로만 수축을 유도하여 기판의 부피를 감소시키는 공법인데, 이 경우 표면전극이 구속층에 의해 손상을 입게되는 문제가 발생한다.
도 2에서는 이러한 표면전극의 손상을 방지하는 공정을 도시하고 있는데, 상 기 적층체(10)의 상,하부면에 구속층(11)을 형성하고, 이를 소성한 이후에 상기 구속층(11)을 제거 및 연마하는 공정을 거쳐 세라믹 기판을 제조한다.
다음으로 상기 세라믹 기판의 표면에 표면전극(14)을 형성한 이후에 다시 소성하는 과정의 포스트 공정을 거치게 된다.
그러나, 이처럼 포스트 공정을 거치게 되면 표면전극이 손상되는 것을 방지할 수는 있으나, 이미 소성공정에 따른 세라믹층의 결정화로 인하여 재소성시 상기 세라믹 기판과 표면전극 사이의 고착력이 상대적으로 약하게 된다는 문제가 발생한다.
따라서, 본 발명은 상술한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 세라믹 적층체(기판)의 표면에 동일한 재질의 세라믹 페이스트를 형성하고 그 상부면에 표면전극을 형성함으로써 재소성시 세라믹 페이스트와 표면전극의 고착을 향상시킬 수 있는 무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축 세라믹 기판을 제공함을 그 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 제1 실시예는 내부에 전극회로패턴이 구비된 세라믹 적층체를 소성하여 무수축 세라믹 기판을 제조하는 방법에 있어서, 상기 세라믹 적층체의 상,하부면에 구속용 세라믹 시트를 적어도 하나이상 적층하여 구속층을 형성하는 단계; 상기 구속층이 구비된 적층체를 1차 소성하는 단계; 상기 구속층이 제거된 적층체의 표면을 연마하는 단계; 상기 적층체와 동일한 소재로 이루어지며, 상기 연마처리된 적층체의 표면에 내부 전극패턴의 연결단자가 외부로 노출되도록 세라믹 페이스트를 형성하는 단계; 상기 연결단자를 통해 상기 전극회로패턴과 전기적으로 연결되도록 상기 세라믹 페이스트의 표면에 표면전극을 패턴형성하는 단계; 및 상기 표면전극이 상기 세라믹 페이스트와 고착되도록 2차 소성하는 단계;로 이루어지는 것을 특징으로 한다.
삭제
바람직하게 상기 세라믹 페이스트는 스크린 인쇄방식으로 형성된다.
바람직하게 상기 2차 소성은 상기 세라믹 페이스트와 상기 적층체가 일체화되도록 동시에 소성한다.
또한, 본 발명의 제2 실시예는 내부에 전극회로패턴이 구비된 세라믹 적층체를 소성하여 무수축 세라믹 기판을 제조하는 방법에 있어서, 상기 세라믹 적층체의 상부면에 상기 세라믹 적층체와 동일한 재질로 이루어지는 더미(dummy)용 세라믹 시트를 적층하여 더미층을 형성하는 단계; 상기 더미층의 상부면과 상기 적층체의 하부면에 구속용 세라믹 시트를 적어도 하나이상 적층하여 구속층을 형성하는 단계; 상기 더미층과 구속층이 압착된 적층체를 1차 소성하는 단계; 상기 더미층과 구속층이 제거된 적층체의 표면을 연마하는 단계; 상기 연마처리된 적층체의 표면에 내부 전극패턴의 연결단자가 외부로 노출되도록 세라믹 페이스트를 형성하는 단계; 상기 연결단자를 통해 상기 전극회로패턴과 전기적으로 연결되도록 상기 세라믹 페이스트의 표면에 표면전극을 패턴형성하는 단계; 및 상기 표면전극이 상기 세라믹 페이스트와 고착되도록 2차 소성하는 단계;로 이루어지는 것을 특징으로 한다.
바람직하게 상기 세라믹 페이스트는 상기 적층체와 동일한 소재로 이루어 진다.
바람직하게 상기 세라믹 페이스트는 스크린 인쇄방식으로 형성된다.
바람직하게 상기 2차 소성은 상기 세라믹 페이스트와 상기 적층체가 일체화되도록 동시에 소성한다.
한편, 상기와 같은 목적을 달성하기 위한 기술적인 구성으로서 본 발명인 세라믹 기판은, 내부에 전극회로패턴이 구비된 세라믹 적층체; 상기 세라믹 적층체와 동일한 재질로 이루어지며, 상기 세라믹 적층체의 상부면에 적층되는 더미용 세라믹 시트에 의해 형성되는 더미층; 내부 전극패턴의 연결단자가 소성후 표면이 연마된 적층체의 표면 외부로 노출되도록 형성되는 세라믹 페이스트; 및 상기 연결단자와 전기적으로 연결되도록 상기 세라믹 페이스트 상부면에 형성되는 표면전극;을 포함하여 이루어지는 것을 특징으로 한다.
바람직하게 상기 세라믹 페이스트는 상기 세라믹 적층체와 표면전극 사이에서 상기 표면전극이 내부 전극패턴의 연결단자와 전기적으로 연결되도록 상기 연결단자가 세라믹 적층체의 표면 외부로 노출된 부분을 제외하고 형성된다.
본 발명에 따르면, 1차 소성을 거쳐 연마된 세라믹 적층체의 표면에 적층체와 동일한 재질의 세라믹 페이스트를 형성하고 그 상부면에 표면전극을 형성한 후 2차 소성을 함으로써 세라믹 페이스트와 표면전극의 동시소성에 의한 고착력을 향상시킬 수 있다.
이하, 첨부된 도면에 따라 본 발명의 실시예를 보다 상세하게 설명한다.
도 3은 본 발명의 제1 실시예에 따른 세라믹 기판을 제조하는 공정을 나타내는 개략도이며, 도 4는 본 발명의 제2 실시예에 따른 세라믹 기판을 제조하는 공정을 나타내는 개략도이다.
본 발명의 실시예에 따른 세라믹 기판은 내부에 전극회로패턴이 구비된 세라믹 적층체(100), 내부 전극패턴의 연결단자가 소성후 표면이 연마된 적층체의 표면 외부로 노출되도록 형성되는 세라믹 페이스트(104) 및 상기 연결단자와 전기적으로 연결되도록 상기 세라믹 페이스트 상부면에 형성되는 표면전극(105)을 포함한다.
상기 세라믹 적층체(100)는 도 1(e)에서 제조된 세라믹 적층체(10)의 상,하부면에 구속층(101)을 적층하고, 일정온도에서 소성한 다음 상기 구속층(101)을 제거하여 제조된다.
상기 구속층(101)은 무기재료와 유기바인더, 가소제 및 용제 등을 포함하여 이루어지며, 무기재료로는 알루미나(alumina), 지르코니아(zirconia) 및 마그네시아(magnesia) 등을 들 수 있다.
그리고, 유기바인더, 가소제 및 용제는 상기 적층체(100)를 이루는 그린시트의 제작에 사용한 것과 동일한 재료가 사용 가능하다.
이러한 구속층(101)은 적층체(100)의 소성온도에서는 소결되지 않는 것이 바람직한데, 통상 1000℃이상의 소성온도를 가짐이 바람직하다.
소성 이후 상기 구속층(101)을 제거하는데 있어서는 초음파 세척, 워터 제트, 케미컬 블라스트(chemical blast), 샌드 블라스트(sand blast), 웨트 블라스트(wet blast) 등의 방법이 사용될 수 있다.
상기 세라믹 페이스트(104)는 상기 적층체(100)와 동일한 재질을 가지며, 연마를 통해 표면이 매끄럽게 다듬어진 상기 적층체(100)의 상부면에 스크린 인쇄방식으로 형성된다.
이때, 연결단자(103)가 상기 적층체(100)의 표면 외부로 노출되도록 상기 연결단자(103) 부분을 제외하고 인쇄된다.
상기 표면전극(105)은 상기 세라믹 페이스트(104)의 상부면에 형성되어 상기 연결단자(103)와 전기적으로 연결을 이룬다.
즉, 상기 세라믹 페이스트(104)는 상기 세라믹 적층체(100)와 표면전극(105) 사이에 위치하되 상기 연결단자(103)가 세라믹 적층체(100)의 표면 외부로 노출된 부분을 제외하고 형성됨으로써 상기 세라믹 페이스트(104)의 상부면에 형성된 표면전극(105)이 내부 전극패턴의 연결단자(103)와 전기적으로 연결되는 것이 특징이다.
아울러, 상기와 같은 구조를 가짐으로 인해 세라믹 페이스트(104)와 표면전극(105)을 동시소성하는 경우 세라믹 페이스트(104)와 표면전극(105) 사이의 고착력을 향상시킬 수 있다.
이하, 본 발명의 제1 실시예에 따른 세라믹 기판의 제조방법에 대해 상세하게 설명한다.
도 3(a)에서와 같이 세라믹 적층체(100)는 무수축 공정을 진행하여 세라믹 기판을 제조하게 되는데, 내부전극이 구비된 상기 적층체(100)의 상,하부면에는 구속용 세라믹 시트를 적어도 하나이상 적층하여 구속층(101)을 형성한다.
이후 상기 구속층(101)을 구비한 적층체(100)를 일정온도에서 소성하여 두께 방향만으로 수축을 유도하는 무수축 공법을 수행한다(도 3(b)).
다음으로 상기 구속층(101)을 초음파 세척, 워터 제트, 케미컬 블라스트(chemical blast), 샌드 블라스트(sand blast), 웨트 블라스트(wet blast) 등에 따라 제거한다(도 3(c)).
상기와 같이 준비된 적층체(100)는 표면을 연마하여 매끄럽게 다듬고, 연결 단자(103)가 표면 외부로 노출되도록 상기 적층체(100)와 동일한 재질의 세라믹 페이스트(104)를 상기 적층체(100)의 상부면에 형성한다(도 3(d)(e)).
여기에서 상기 세라믹 페이스트(104)를 형성하는 방식으로는 스크린 인쇄방식이 이용될 수 있다.
다음으로 상기 세라믹 페이스트(104)의 상부면에 표면전극(105)을 형성하여 내부 전극패턴의 연결단자(103)와 전기적으로 연결되도록 한다(도 3(f)).
표면전극(105)을 세라믹 페이스트 상부면에 형성하고 나면 상기 세라믹 페이스트(104)와 표면전극(105)이 구비된 상기 적층체(100)를 다시 소정온도에서 재소성함으로써 세라믹 기판을 제조한다(도 3(g)).
한편, 도 4에서는 본 발명의 제2 실시예를 도시하고 있는데, 도 4(a)에서와 같이 내부전극이 구비된 세라믹 적층체(100)의 상부면에는 구속층(101)에 의한 표면영향이 발생하는 것을 방지하기 위해 더미(dummy)용 세라믹 시트를 적층하여 더미층(102)을 형성한다. 여기에서 더미층 시트는 상기 세라믹 적층체(100)와 동일한 재질로 이루어지는 것이 바람직하다.
다음으로 무수축 공법을 수행하기 위해 상기 더미층(102)의 상부면과 상기 적층체(100)의 하부면에 구속용 세라믹 시트를 적어도 하나이상 적층하여 구속층(101)을 형성한다(도 4(b)). 구속층 시트의 특성은 앞서 상술한 실시예에서와 동일하다.
이후 상기 구속층(101)을 구비한 적층체(100)를 일정온도에서 소성하여 두께 방향만으로 수축을 유도하는 무수축 공법을 수행한 다음 상기 구속층(101)을 제거한다(도 4(c),(d)).
상기와 같이 준비된 적층체(100)는 표면을 연마하여 매끄럽게 다듬고, 연결단자(103)가 표면 외부로 노출되도록 상기 적층체(100)와 동일한 재질의 세라믹 페이스트(104)를 상기 적층체(100)의 상부면에 형성한다. 상기 세라믹 페이스트(104)의 형성방식으로는 스크린 인쇄방법이 이용될 수 있다(도 4(e),(f)).
다음으로 상기 세라믹 페이스트(104)의 상부면에 표면전극(105)을 형성하여 연결단자(103)와 전기적으로 연결되도록 하고, 이를 다시 소정온도에서 재소성하여 세라믹 기판을 제조한다(도 4(g),(h)).
즉, 세라믹 페이스트(104)와 표면전극(105)을 동시에 소성함으로써 세라믹 적층체(100)와 동일한 재질의 세라믹 페이스트(104)는 상기 적층체(100)와 일체화가 되고, 세라믹 페이스트(104)가 결정화됨으로써 상기 세라믹 페이스트(104)와 표면전극(105) 사이에는 강한 고착력을 형성하게 되는 것이다.
도 1은 세라믹 적층체를 제조하는 공정을 나타내는 개략도이다.
도 2는 종래 구속 소성공정에 따른 세라믹 기판을 제조하는 공정도이다.
도 3은 본 발명의 제1 실시예에 따른 세라믹 기판을 제조하는 공정을 나타내는 개략도이다.
도 4는 본 발명의 제2 실시예에 따른 세라믹 기판을 제조하는 공정을 나타내는 개략도이다.
<도면의 주요부분에 대한 부호의 설명>
1 : 그린시트 2 : 비아홀
3, 103 : 연결단자 4 : 내부전극
10, 100 : 적층체 11, 101 : 구속층
14, 105 : 표면전극 104 : 세라믹 페이스트

Claims (10)

  1. 내부에 전극회로패턴이 구비된 세라믹 적층체를 소성하여 무수축 세라믹 기판을 제조하는 방법에 있어서,
    상기 세라믹 적층체의 상,하부면에 구속용 세라믹 시트를 적어도 하나이상 적층하여 구속층을 형성하는 단계;
    상기 구속층이 구비된 적층체를 1차 소성하는 단계;
    상기 구속층이 제거된 적층체의 표면을 연마하는 단계;
    상기 적층체와 동일한 소재로 이루어지며, 상기 연마처리된 적층체의 표면에 내부 전극패턴의 연결단자가 외부로 노출되도록 세라믹 페이스트를 형성하는 단계;
    상기 연결단자를 통해 상기 전극회로패턴과 전기적으로 연결되도록 상기 세라믹 페이스트의 표면에 표면전극을 패턴형성하는 단계; 및
    상기 표면전극이 상기 세라믹 페이스트와 고착되도록 2차 소성하는 단계;로 이루어지는 것을 특징으로 하는 무수축 세라믹 기판의 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 세라믹 페이스트는 스크린 인쇄방식으로 형성되는 것을 특징으로 하는 무수축 세라믹 기판의 제조방법.
  4. 제1항에 있어서,
    상기 2차 소성은 상기 세라믹 페이스트와 상기 적층체가 일체화되도록 동시에 소성하는 것을 특징으로 하는 무수축 세라믹 기판의 제조방법.
  5. 내부에 전극회로패턴이 구비된 세라믹 적층체를 소성하여 무수축 세라믹 기판을 제조하는 방법에 있어서,
    상기 세라믹 적층체의 상부면에 상기 세라믹 적층체와 동일한 재질로 이루어지는 더미(dummy)용 세라믹 시트를 적층하여 더미층을 형성하는 단계;
    상기 더미층의 상부면과 상기 적층체의 하부면에 구속용 세라믹 시트를 적어도 하나이상 적층하여 구속층을 형성하는 단계;
    상기 더미층과 구속층이 압착된 적층체를 1차 소성하는 단계;
    상기 더미층과 구속층이 제거된 적층체의 표면을 연마하는 단계;
    상기 연마처리된 적층체의 표면에 내부 전극패턴의 연결단자가 외부로 노출되도록 세라믹 페이스트를 형성하는 단계;
    상기 연결단자를 통해 상기 전극회로패턴과 전기적으로 연결되도록 상기 세라믹 페이스트의 표면에 표면전극을 패턴형성하는 단계; 및
    상기 표면전극이 상기 세라믹 페이스트와 고착되도록 2차 소성하는 단계;로 이루어지는 것을 특징으로 하는 무수축 세라믹 기판의 제조방법.
  6. 제5항에 있어서,
    상기 세라믹 페이스트는 상기 적층체와 동일한 소재로 이루어지는 것을 특징으로 하는 무수축 세라믹 기판의 제조방법.
  7. 제5항에 있어서,
    상기 세라믹 페이스트는 스크린 인쇄방식으로 형성되는 것을 특징으로 하는 무수축 세라믹 기판의 제조방법.
  8. 제5항에 있어서,
    상기 2차 소성은 상기 세라믹 페이스트와 상기 적층체가 일체화되도록 동시에 소성하는 것을 특징으로 하는 무수축 세라믹 기판의 제조방법.
  9. 내부에 전극회로패턴이 구비된 세라믹 적층체;
    상기 세라믹 적층체와 동일한 재질로 이루어지며, 상기 세라믹 적층체의 상부면에 적층되는 더미용 세라믹 시트에 의해 형성되는 더미층;
    내부 전극패턴의 연결단자가 소성후 표면이 연마된 적층체의 표면 외부로 노출되도록 형성되는 세라믹 페이스트; 및
    상기 연결단자와 전기적으로 연결되도록 상기 세라믹 페이스트 상부면에 형성되는 표면전극;을 포함하여 이루어지는 것을 특징으로 하는 무수축 세라믹 기판.
  10. 제9항에 있어서,
    상기 세라믹 페이스트는 상기 세라믹 적층체와 표면전극 사이에서 상기 표면전극이 내부 전극패턴의 연결단자와 전기적으로 연결되도록 상기 연결단자가 세라믹 적층체의 표면 외부로 노출된 부분을 제외하고 형성되는 것을 특징으로 하는 무수축 세라믹 기판.
KR1020070112115A 2007-11-05 2007-11-05 무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축세라믹 기판 KR100896601B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070112115A KR100896601B1 (ko) 2007-11-05 2007-11-05 무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축세라믹 기판
US12/264,883 US20090114434A1 (en) 2007-11-05 2008-11-04 Method of manufacturing non-shrinkage ceramic substrate and non-shrinkage ceramic substrate using the same
JP2008284688A JP4837717B2 (ja) 2007-11-05 2008-11-05 無収縮セラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070112115A KR100896601B1 (ko) 2007-11-05 2007-11-05 무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축세라믹 기판

Publications (1)

Publication Number Publication Date
KR100896601B1 true KR100896601B1 (ko) 2009-05-08

Family

ID=40586975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070112115A KR100896601B1 (ko) 2007-11-05 2007-11-05 무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축세라믹 기판

Country Status (3)

Country Link
US (1) US20090114434A1 (ko)
JP (1) JP4837717B2 (ko)
KR (1) KR100896601B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108823B1 (ko) 2011-01-20 2012-01-31 삼성전기주식회사 세라믹 기판 제조 방법
WO2012166405A1 (en) * 2011-06-01 2012-12-06 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic structure for high frequency applications and process for making same
WO2014209994A2 (en) * 2013-06-24 2014-12-31 President And Fellows Of Harvard College Printed three-dimensional (3d) functional part and method of making
JP5536942B2 (ja) * 2013-08-05 2014-07-02 日本特殊陶業株式会社 多層セラミック基板の製造方法
WO2015029951A1 (ja) * 2013-08-26 2015-03-05 日立金属株式会社 実装基板用ウエハ、多層セラミックス基板、実装基板、チップモジュール、及び実装基板用ウエハの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990067739A (ko) * 1998-01-06 1999-08-25 무라타 야스타카 다층 세라믹 기판 및 그의 제조방법
JP2002353625A (ja) 2001-05-25 2002-12-06 Kyocera Corp セラミック積層体の製法
KR20060030311A (ko) * 2004-10-05 2006-04-10 삼성전기주식회사 저항 내장형 인쇄회로기판 및 그 제조방법
KR20070088743A (ko) * 2004-12-15 2007-08-29 가부시끼가이샤 도꾸야마 메탈라이즈드 세라믹 기판의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3322079A1 (de) * 1983-06-20 1984-12-20 Cassella Ag, 6000 Frankfurt Tetrahydropyridazinonderivate, verfahren zu ihrer herstellung und ihre verwendung
JPH0268992A (ja) * 1988-09-02 1990-03-08 Nec Corp 多層配線基板
JP2785544B2 (ja) * 1991-10-04 1998-08-13 松下電器産業株式会社 多層セラミック基板の製造方法
JPH09221375A (ja) * 1996-02-14 1997-08-26 Sumitomo Metal Ind Ltd セラミックス基板及びその製造方法
JP2003110238A (ja) * 2001-09-28 2003-04-11 Murata Mfg Co Ltd ガラスセラミック多層基板の製造方法
JP2004288938A (ja) * 2003-03-24 2004-10-14 Kyocera Corp ガラスセラミック基板の製造方法
JP4059148B2 (ja) * 2003-06-02 2008-03-12 株式会社村田製作所 導電性ペーストおよびセラミック多層基板
JP2005247689A (ja) * 2005-04-05 2005-09-15 Murata Mfg Co Ltd セラミック基板の製造方法
TW200714163A (en) * 2005-09-16 2007-04-01 Murata Manufacturing Co Ceramic multilayer substrate and process for producing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990067739A (ko) * 1998-01-06 1999-08-25 무라타 야스타카 다층 세라믹 기판 및 그의 제조방법
JP2002353625A (ja) 2001-05-25 2002-12-06 Kyocera Corp セラミック積層体の製法
KR20060030311A (ko) * 2004-10-05 2006-04-10 삼성전기주식회사 저항 내장형 인쇄회로기판 및 그 제조방법
KR20070088743A (ko) * 2004-12-15 2007-08-29 가부시끼가이샤 도꾸야마 메탈라이즈드 세라믹 기판의 제조 방법

Also Published As

Publication number Publication date
JP4837717B2 (ja) 2011-12-14
JP2009117835A (ja) 2009-05-28
US20090114434A1 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
KR100896601B1 (ko) 무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축세라믹 기판
US8222529B2 (en) Ceramic substrate and manufacturing method thereof
KR100674843B1 (ko) 기판의 치수변형을 최소화할 수 있는 ｌｔｃｃ기판의제조방법 및 이로부터 제조된 ｌｔｃｃ기판
KR100674847B1 (ko) Ｌｔｃｃ 기판의 제조방법
KR20090059740A (ko) 세라믹 기판의 제조방법 및 그 방법에 의해 제조된 세라믹적층기판
JPH0645759A (ja) 多層セラミック回路基板の製造方法
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JP4789443B2 (ja) 複合シートの製造方法、積層体の製造方法および積層部品の製造方法
JP3898489B2 (ja) 多層配線基板の製造方法
KR20090023487A (ko) 표면 회로 패턴이 있는 저온 동시-소성 세라믹의 무압력 구속 소결을 위한 개선된 방법
KR20110089631A (ko) 다층 세라믹 기판 및 이의 제조 방법
KR100946017B1 (ko) 세라믹 기판의 제조 방법
JPH10200261A (ja) セラミック多層基板の製造方法
KR100631982B1 (ko) 표면 평탄성이 우수한 ｌｔｃｃ 기판의 제조방법
KR100916075B1 (ko) 다층 세라믹기판 제조방법
JP4501227B2 (ja) セラミック多層配線基板の製造方法
KR100872297B1 (ko) 다층 세라믹 기판의 제조 방법
KR100992238B1 (ko) 무수축 세라믹 기판의 제조 방법
JP2006196674A (ja) 配線基板の製造方法
KR100935973B1 (ko) 무수축 세라믹 기판의 제조방법
KR20090090718A (ko) 무수축 세라믹 기판 및 그 제조 방법
KR100900636B1 (ko) 무수축 세라믹 기판의 제조 방법
JP2002076628A (ja) ガラスセラミック基板の製造方法
KR101038891B1 (ko) 세라믹 기판 및 그의 제조 방법
KR100835080B1 (ko) 적층 세라믹 기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180402

Year of fee payment: 10