KR100872297B1 - 다층 세라믹 기판의 제조 방법 - Google Patents

다층 세라믹 기판의 제조 방법 Download PDF

Info

Publication number
KR100872297B1
KR100872297B1 KR1020070110289A KR20070110289A KR100872297B1 KR 100872297 B1 KR100872297 B1 KR 100872297B1 KR 1020070110289 A KR1020070110289 A KR 1020070110289A KR 20070110289 A KR20070110289 A KR 20070110289A KR 100872297 B1 KR100872297 B1 KR 100872297B1
Authority
KR
South Korea
Prior art keywords
electrode pattern
ceramic laminate
dielectric structure
ceramic
dielectric
Prior art date
Application number
KR1020070110289A
Other languages
English (en)
Inventor
최용석
정승교
박은태
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070110289A priority Critical patent/KR100872297B1/ko
Application granted granted Critical
Publication of KR100872297B1 publication Critical patent/KR100872297B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

다층 세라믹 기판의 제조 방법이 개시된다. 본 다층 세라믹 기판의 제조 방법은, 전극 패턴이 내장된 유전체 구조물을 마련하는 단계, 복수의 그린시트를 적층하여 세라믹 적층체를 마련하는 단계, 세라믹 적층체의 상부 및 하부 중 적어도 일 면에 유전체 구조물을 접합하는 단계, 세라믹 적층체의 상부 및 하부에 구속층을 접합하는 단계, 세라믹 적층체를 소성하는 단계, 세라믹 적층체로부터 구속층을 제거하는 단계, 및, 유전체 구조물을 연마하여 전극 패턴을 노출시키는 단계를 포함한다. 이에 따라, 전극 패턴이 내장된 유전체 구조물을 이용하여 세라믹 적층체와 동시 소성함으로써, 외부 전극의 치수 정확도 및 결합력을 향상시킬 수 있게 된다.
다층 세라믹 기판, 유전체 구조물, 전극 패턴, 외부 전극

Description

다층 세라믹 기판의 제조 방법 {Manufacturing method of multi-layer ceramic substrate}
본 발명은 다층 세라믹 기판의 제조 방법에 관한 것으로, 보다 상세하게는, 전극 패턴이 내장된 유전체 구조물을 이용하여 외부 전극을 형성하는 다층 세라믹 기판의 제조 방법에 관한 것이다.
최근, 전자부품영역에 있어서, 점차 소형화 추세가 강화, 지속됨에 따라 전자부품의 정밀화, 미세 패턴화 및 박막화를 통한 소형 모듈 및 기판이 개발되고 있다. 그러나, 통상 사용되는 인쇄회로기판(Printed Circuit Board, PCB)을 소형화된 전자부품에 이용한 경우, 사이즈의 소형화, 고주파 영역에서의 신호 손실 및 고온 고습시의 신뢰성 저하와 같은 단점이 발생하였다.
이러한 단점을 극복하기 위하여 PCB 기판이 아닌, 세라믹을 이용한 기판이 사용되고 있다. 세라믹 기판의 주성분은 저온 동시 소성이 가능한 글래스(glass)가 다량 포함된 세라믹 조성물이다.
저온 동시 소성 세라믹(Low Temperature Co-fired Ceramic, 다층 세라믹) 기 판을 제조하는 방법은 다양한데, 그 중 구속층을 이용함으로써 세라믹 기판의 수축을 억제하는 무수축 공법이 있다.
도 1a 및 도 1b는 종래 기술에 따른 다층 세라믹 기판의 제조 방법을 나타낸 도면이다. 도 1a를 참조하면, 복수의 그린시트(1a, 1b, 1c, 1d)를 적층하여 세라믹 적층체(1)를 형성한다. 이 경우, 복수의 그린시트(1a, 1b, 1c, 1d)에는 비아홀(2) 및 내부 전극(2)이 형성될 수 있다. 그리고, 세라믹 적층체(1) 상부에 도전성 페이스트를 스크린 프린팅하여 외부 전극(4)을 형성한다.
도 1b를 참조하면, 외부 전극(4)이 형성된 세라믹 적층체(1) 상부 및 하부에 구속층(5a, 5b)을 적층하여 동시 소성한다. 이 경우, 구속층(5a, 5b)은 세라믹 적층체(1)가 소성되는 온도에서는 수축되지 않으면서 수축 제어가 용이한 물질을 이용할 수 있다. 이와 같은 구속층에 의해, 소성시 세라믹 기판의 면 방향 수축은 일어나지 않으며 두께 방향으로만 수축될 수 있게 된다.
세라믹 적층체(1)가 소결되면, 구속층(5a, 5b)를 제거한다. 이 과정에서, 구속층(5a, 5b)의 제거로 인해 외부 전극(4)이 손상될 수 있다. 외부 전극(4)이 손상될 경우, 다층 세라믹 기판의 치수 정확도를 저하시키는 문제점이 발생한다.
도 2a 및 도 2b는 종래 기술에 따른 다층 세라믹 기판의 제조 방법을 나타낸 도면이다. 도 2a를 참조하면, 세라믹 적층체(1) 상부 및 하부에 구속층(5a, 5b)을 미리 적층한 후, 1차 소성한다. 이 후, 세라믹 적층체(1)가 소결되면, 구속층(5a, 5b)을 제거하고, 도전성 페이스트를 스크린 프린팅하여 외부 전극(4)을 형성한다. 그리고, 세라믹 적층체(1)와 외부 전극(4)의 결합을 위해 2차 소성한다.
이와 같이, 세라믹 적층체(1)이 소결된 후에 외부 전극(4)을 형성하는 경우, 도 1a 및 도 1b에 도시된 다층 세라믹 기판에 비해 외부 전극(4)의 손상 정도는 감소될 수 있다. 그러나, 1차 소성 과정에서 세라믹 적층체(1)에 포함된 글래스 성분이 이미 결정화된 상태이기 때문에, 2차 소성 과정을 수행하더라도 세라믹 적층체(1)와 외부 전극(4)의 고착 강도가 저하된다는 문제점이 있었다. 또한, 2 단계에 걸쳐 소성 과정을 수행해야 하므로, 제작 시간 및 비용 면에서 비효율적이다.
또한, 도 1a 및 1b, 도 2a 및 도 2b에 도시된 종래의 다층 세라믹 기판은 외부 전극(4)이 양각 형태로 형성되기 때문에, 세라믹 적층체(4)와의 접합 면접이 적어 쉽게 분리된다는 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 전극 패턴을 포함하는 유전체 구조물을 이용하여 외부전극을 형성함으로써, 제품 신뢰성을 향상시킬 수 있는 다층 세라믹 기판의 제조 방법에 관한 것이다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 다층 세라믹 기판의 제조 방법은, 전극 패턴이 내장된 유전체 구조물을 마련하는 단계, 복수의 그린시트를 적층하여 세라믹 적층체를 마련하는 단계, 상기 세라믹 적층체의 상부 및 하부 중 적어도 일 면에 상기 유전체 구조물을 접합하는 단계, 상기 세라믹 적층체의 상부 및 하부에 구속층을 접합하는 단계, 상기 세라믹 적층체를 소성하는 단계, 상기 세라믹 적층체로부터 상기 구속층을 제거하는 단계, 및, 상기 유전체 구조물을 연마하여 상기 전극 패턴을 노출시키는 단계를 포함한다.
이 경우, 상기 세라믹 적층체를 소성하는 단계는, 상기 세라믹 적층체의 상부 및 하부에 구속층을 접합하여 소성하는 단계, 및, 상기 소성이 완료되면, 상기 세라믹 적층체로부터 상기 구속층을 제거하는 단계를 포함할 수 있다.
또한, 상기 전극 패턴을 노출시키는 단계는, 상기 전극 패턴의 두께만큼 상기 유전체 구조물을 연마하여 상기 전극 패턴의 상부를 노출시키는 것이 바람직하다.
본 다층 세라믹 기판의 제조 방법에서, 상기 유전체 구조물을 마련하는 단계 는, 베이스 필름 상에 바인더 필름을 형성하는 단계, 상기 바인더 필름 상에 전극 패턴을 형성하는 단계, 및, 상기 전극 패턴을 밀봉하도록 상기 바인더 필름 상에 유전체 그린시트를 형성하는 단계를 포함할 수 있다.
이 경우, 상기 유전체 구조물을 접합하는 단계는, 상기 베이스 필름의 일 측면을 상기 세라믹 적층체의 최상부면 및 최하부면 중 적어도 일 측면에 접합하는 것이 바람직하다.
또한, 상기 세라믹 적층체를 소성하는 단계는, 상기 세라믹 적층체를 가소하여 상기 바인더 필름을 제거하는 단계를 포함할 수 있다. 이 경우, 상기 세라믹 적층체의 가소 온도는 250~400℃인 것이 바람직하다.
한편, 상기 유전체 그린시트를 형성하는 단계는, 상기 전극 패턴에 비해 높은 두께로 상기 유전체 그린시트를 형성할 수 있다.
본 다층 세라믹 기판의 제조 방법에서, 상기 전극 패턴은 외부 전극으로 이용되는 것이 바람직하다.
본 발명에 따르면, 전극 패턴이 내장된 유전체 구조물을 이용하여 외부 전극을 형성함으로써, 외부 전극의 손상을 감소시킬 수 있게 된다. 또한, 세라믹 적층체와 외부 전극을 동시 소성함으로써, 세라믹 적층체와 외부 전극의 고착 강도를 향상시킬 수 있게 되어 다층 세라믹 기판의 신뢰성을 향상시킬 수 있게 된다.
뿐만 아니라, 외부 전극이 음각 형태로 형성되어 유전체 그린시트와의 접합면적이 증가함으로써, 외부 전극이 세라믹 적층체로부터 분리되는 것을 방지할 수 있게 된다.
이하에서는 첨부된 도면을 참조하여 본 발명을 보다 자세하게 설명한다.
도 3은 전극 패턴이 내장된 유전체 구조물의 수직 단면도이다. 도 3을 참조하면, 유전체 구조물(20)은 바인더 필름(21), 전극 패턴(22) 및 유전체 그린시트(23)가 순차적으로 적층된 형태를 갖는다.
바인더 필름(21)은 바인더 수지 및 용매를 혼합한 바인더 용액을 PET 필름(미도시) 상에 닥터 블레이드법을 이용하여 도포한 후, 건조하여 제조될 수 있다. 이 경우, 바인더 필름(21)은 5~8㎛의 두께로 형성될 수 있으며, 약 250~400℃의 온도에서 전소되는 특성을 갖는다. 또한, 바인더 필름(21)은 비교적 큰 거칠기를 가지고 있어 전극 패턴을 용이하게 인쇄할 수 있다.
전극 패턴(22)은 바인더 필름(21) 상부에 도전성 페이스트를 스크린 프린팅하여 도포 및 건조함으로써, 형성될 수 있다. 본 실시예에서는 은(Ag) 분말을 주원료로 하는 페이스트를 사용하였다. 본 발명에서 전극 패턴(22)은 다층 세라믹 기판 상에서 외부 전극으로 이용되는 것으로, 세라믹 적층체의 내부 인쇄 패턴과 대응되는 위치에 형성될 수 있다. 또한, 전극 패턴(22)은 약 10㎛ 정도의 두께로 형성될 수 있다.
유전체 그린시트(23)는 바인더 필름(21) 상에 도포되어, 전극 패턴(22) 및 바인더 필름(21) 상부가 밀봉되는 형태로 형성될 수 있다. 구체적으로, 유리-세라 믹 분말에 유기 바인더, 분산제 및 혼합 용매를 첨가하여 제조한 유전체 슬러리를 바인더 필름(21)에 도포 및 건조함으로써, 형성될 수 있다. 이 경우, 유전체 그린시트(23)는 전극 패턴(22)의 두께보다 큰 두께로 제조되어 전극 패턴(22)을 내장하는 형태로 형성될 수 있다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 다층 세라믹 기판의 제조 방법을 나타낸 수직 단면도이다.
도 4a는 세라믹 적층체(10)의 수직 단면도로, 복수의 그린시트(10a, 10b, 10c, 10d)를 포함한다. 이 경우, 각 그린시트는 유리-세라믹 분말에 유기 바인더, 분산제, 혼합 용매를 첨가하여 제조된 세라믹 슬러리를 닥터 블레이드법을 이용하여 도포 및 건조하는 과정을 통해 형성된다.
내부 회로 패턴을 형성하기 위하여, 각 그린시트의 소정 위치에 비아홀(11)을 형성하여 도전성 페이스트를 충진시킨다. 또한, 도전성 페이스트를 스크린 프린팅하여 내부 전극(12)을 형성한다. 이와 같은 방법으로 복수의 그린시트(10a, 10b, 10c, 10d)를 제조하여 적층함으로써, 내부 회로 패턴을 포함하는 세라믹 적층체(10)를 마련할 수 있게 된다.
도 4b는 유전체 구조물이 적층된 세라믹 적층체의 수직 단면도이다. 도 4b를 참조하면, 도 3에 도시된 유전체 구조물(20)을 세라믹 적층체(10)의 상부에 적층한다. 이 경우, 유전체 구조물(20)은 바인더 필름(21), 전극 패턴(22) 및 유전체 그 린시트(23)를 포함한다. 이 중 바인더 필름(21)의 하부면이 세라믹 적층체(10)의 최상부면에 접합되도록 유전체 구조물(20)을 적층하는 것이 바람직하다.
한편, 유전체 구조물(20) 중 유전체 그린시트(23)는 세라믹 적층체(10)를 구성하는 그린시트와 유사 또는 동일한 소결 형태를 가지는 물질이 이용되는 것이 바람직하다.
도 4b에서는 유전체 구조물(20)을 세라믹 적층체(10)의 상부에만 적층하는 것으로 도시하고 있으나. 최하층 그린시트(10a)에 비아홀 또는 내부 전극 등과 같은 내부 회로 패턴이 형성되어 있는 경우에는, 세라믹 적층체(10)의 최하부면에도 유전체 구조물(20)을 적층할 수 있다.
도 4c는 구속층이 적층된 세라믹 적층체의 수직 단면도이다. 세라믹 적층체(10)의 횡방향에 대한 수축을 억제시키기 위하여, 세라믹 적층체(10)의 상부 및 하부에 구속층(30a, 30b)을 적층한다. 그리고, 세라믹 적층체(10) 및 유전체 구조물(20)을 700~900℃의 온도 범위로 소성한다.
소성을 위해 세라믹 적층체(10)를 가소시키는 과정에서 유전체 구조물(20) 중 바인더 필름(21)이 제거된다. 이 경우, 가소 온도는 250~400℃ 범위로, 가소 온도에서 바인더 필름(21)은 전소되는 특성을 갖는다. 이에 따라 바인더 필름(21)이 제거되면, 유전체 구조물(20) 중 전극 패턴(22) 및 유전체 그린시트(23)가 세라믹 적층체(10)에 접합된다. 이에 따라, 전극 패턴(22)은 세라믹 적층체(10)의 내부 회로 패턴과 연결될 수 있게 된다.
한편, 세라믹 적층체(10)와 유전체 구조물(20)의 동시 소성을 통해 세라믹 적층체(10)의 글래스 성분이 전극 패턴(22)으로 침투함으로써, 세라믹 적층체(10)와 전극 패턴(22)이 결합하게 된다. 이에 따라, 도 2a 및 도 2b에 도시된 것과 같이 세라믹 적층체(1)의 1차 소성후, 외부 전극(4)을 형성하여 2차 소성하는 제조 방법에 비해, 세라믹 적층체(10)와 전극 패턴(22)의 고착 강도가 향상될 수 있게 된다. 또한, 본 발명은 한 차례의 소성을 통해 세라믹 적층체(10)의 소결 및, 전극 패턴(22)의 결합이 동시에 이루어지므로, 추가적인 소성 공정이 불필요하게 된다.
도 4d는 소결된 세라믹 적층체의 수직 단면도이다. 도 4c를 통해 세라믹 적층체(10) 및 유전체 구조물(20)이 소결되면, 구속층(30a, 30b)를 제거한다. 구속층(30a, 30b)는 평판 연마, Buff 연마 및 샌드 블라스트와 같이 통상의 기술을 이용하여 제거될 수 있다.
그리고, 유전체 구조물(20) 중 유전체 그린시트(23)를 제거하여 전극 패턴(22)이 외부로 노출될 수 있도록 한다. 이 경우, 전체 유전체 그린시트(23)를 제거하는 것이 아니라, 전극 패턴(22)의 두께만큼 연마하여 일부만 제거하게 된다. 즉, 전극 패턴(22)의 측면 부분에 존재하는 유전체 그린시트(23)는 제거하지 않고 남겨둔다. 이에 따라, 전극 패턴(22)이 손상되지 않으며, 전체 전극 패턴(22)의 두께를 일정하게 제작할 수 있게 되어 치수 정확도가 향상된다.
또한, 유전체 그린시트(23) 상에 전극 패턴(22)이 음각 형태로 형성되어, 유전체 그린시트(23)와 전극 패턴(22)의 접합 면적이 증가하게 된다. 따라서, 유전체 그린시트(23)와 전극 패턴(22)이 분리되는 것을 방지할 수 있게 된다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
도 1a 및 도 1b는 종래 기술에 따른 다층 세라믹 기판의 제조 방법을 나타내는 도면,
도 2a 및 도 2b는 종래 기술에 따른 다층 세라믹 기판의 제조 방법을 나타내는 도면,
도 3은 전극 패턴이 내장된 유전체 구조물의 수직 단면도, 그리고,
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 다층 세라믹 기판의 제조 방법을 설명하기 위한 수직 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
10 : 세라믹 적층체 21 : 바인더 필름
22 : 전극 패턴 23 : 유전체 그린시트
30a, 30b : 구속층

Claims (9)

  1. 전극 패턴이 내장된 유전체 구조물을 마련하는 단계;
    복수의 그린시트를 적층하여 세라믹 적층체를 마련하는 단계;
    상기 세라믹 적층체의 상부 및 하부 중 적어도 일 면에 상기 유전체 구조물을 접합하는 단계;
    상기 세라믹 적층체를 소성하는 단계; 및,
    상기 유전체 구조물을 연마하여 상기 전극 패턴을 노출시키는 단계;를 포함하는 다층 세라믹 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 세라믹 적층체를 소성하는 단계는,
    상기 세라믹 적층체의 상부 및 하부에 구속층을 접합하여 소성하는 단계; 및,
    상기 소성이 완료되면, 상기 세라믹 적층체로부터 상기 구속층을 제거하는 단계;를 포함하는 것을 특징으로 하는 다층 세라믹 기판의 제조 방법.
  3. 제1항에 있어서,
    상기 전극 패턴을 노출시키는 단계는,
    상기 전극 패턴의 두께만큼 상기 유전체 구조물을 연마하여 상기 전극 패턴 의 상부를 노출시키는 것을 특징으로 하는 다층 세라믹 기판의 제조 방법.
  4. 제1항에 있어서,
    상기 유전체 구조물을 마련하는 단계는,
    베이스 필름 상에 바인더 필름을 형성하는 단계;
    상기 바인더 필름 상에 전극 패턴을 형성하는 단계;
    상기 전극 패턴을 밀봉하도록 상기 바인더 필름 상에 유전체 그린시트를 형성하는 단계;를 포함하는 것을 특징으로 하는 다층 세라믹 기판의 제조 방법.
  5. 제4항에 있어서,
    상기 유전체 구조물을 접합하는 단계는,
    상기 베이스 필름의 일 측면을 상기 세라믹 적층체의 최상부면 및 최하부면 중 적어도 일 측면에 접합하는 것을 특징으로 하는 다층 세라믹 기판의 제조 방법.
  6. 제4항에 있어서,
    상기 세라믹 적층체를 소성하는 단계는,
    상기 세라믹 적층체를 가소하여 상기 바인더 필름을 제거하는 단계;를 포함하는 것을 특징으로 하는 다층 세라믹 기판의 제조 방법.
  7. 제6항에 있어서,
    상기 세라믹 적층체의 가소 온도는 250~400℃인 것을 특징으로 하는 다층 세라믹 기판의 제조 방법.
  8. 제4항에 있어서,
    상기 유전체 그린시트를 형성하는 단계는,
    상기 전극 패턴에 비해 높은 두께로 상기 유전체 그린시트를 형성하는 것을 특징으로 하는 다층 세라믹 기판의 제조 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 전극 패턴은 외부 전극으로 이용되는 것을 특징으로 하는 다층 세라믹 기판의 제조 방법.
KR1020070110289A 2007-10-31 2007-10-31 다층 세라믹 기판의 제조 방법 KR100872297B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070110289A KR100872297B1 (ko) 2007-10-31 2007-10-31 다층 세라믹 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070110289A KR100872297B1 (ko) 2007-10-31 2007-10-31 다층 세라믹 기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR100872297B1 true KR100872297B1 (ko) 2008-12-05

Family

ID=40371989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070110289A KR100872297B1 (ko) 2007-10-31 2007-10-31 다층 세라믹 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR100872297B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158376A (ja) 2002-09-02 2003-05-30 Ibiden Co Ltd セラミックス多層基板の製造方法
JP2005179097A (ja) 2003-12-17 2005-07-07 Ngk Spark Plug Co Ltd 多層セラミック基板の製造方法およびこれにより得られた多層セラミック基板
KR100748238B1 (ko) 2006-03-27 2007-08-09 삼성전기주식회사 무수축 세라믹 기판 및 그 제조방법
KR100771783B1 (ko) 2006-09-28 2007-10-30 삼성전기주식회사 무수축 세라믹 기판의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158376A (ja) 2002-09-02 2003-05-30 Ibiden Co Ltd セラミックス多層基板の製造方法
JP2005179097A (ja) 2003-12-17 2005-07-07 Ngk Spark Plug Co Ltd 多層セラミック基板の製造方法およびこれにより得られた多層セラミック基板
KR100748238B1 (ko) 2006-03-27 2007-08-09 삼성전기주식회사 무수축 세라믹 기판 및 그 제조방법
KR100771783B1 (ko) 2006-09-28 2007-10-30 삼성전기주식회사 무수축 세라믹 기판의 제조방법

Similar Documents

Publication Publication Date Title
KR101089936B1 (ko) 다층 세라믹 회로 기판 및 제조방법
JP5971447B2 (ja) セラミック基板およびモジュール部品の製造方法
JP5170684B2 (ja) 積層セラミックパッケージ
JP4099756B2 (ja) 積層基板
KR100896609B1 (ko) 다층 세라믹 기판의 제조 방법
WO2008053956A1 (en) Ceramic substrate, electronic device and method for producing ceramic substrate
KR100896601B1 (ko) 무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축세라믹 기판
KR100748238B1 (ko) 무수축 세라믹 기판 및 그 제조방법
KR100872297B1 (ko) 다층 세라믹 기판의 제조 방법
JP2007053294A (ja) 積層型セラミック電子部品の製造方法
KR101108823B1 (ko) 세라믹 기판 제조 방법
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
KR100882100B1 (ko) 변형 억제 시트를 이용한 다층 세라믹 기판의 제조 방법
JP2004095767A (ja) セラミック多層基板およびその製造方法
KR100862443B1 (ko) 무수축 다층 세라믹 기판 제조방법
KR100992238B1 (ko) 무수축 세라믹 기판의 제조 방법
KR100916075B1 (ko) 다층 세라믹기판 제조방법
JP2004179568A (ja) 積層セラミック部品の製造方法
JP2001257473A (ja) 多層セラミック基板およびその製造方法
KR20090066862A (ko) 다층 세라믹 기판의 제조 방법
KR100835080B1 (ko) 적층 세라믹 기판 제조방법
KR101046142B1 (ko) 무수축 세라믹 기판의 제조 방법
KR20090090718A (ko) 무수축 세라믹 기판 및 그 제조 방법
KR100900636B1 (ko) 무수축 세라믹 기판의 제조 방법
KR101038891B1 (ko) 세라믹 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee