KR100674843B1 - 기판의 치수변형을 최소화할 수 있는 ltcc기판의제조방법 및 이로부터 제조된 ltcc기판 - Google Patents

기판의 치수변형을 최소화할 수 있는 ltcc기판의제조방법 및 이로부터 제조된 ltcc기판 Download PDF

Info

Publication number
KR100674843B1
KR100674843B1 KR1020050021366A KR20050021366A KR100674843B1 KR 100674843 B1 KR100674843 B1 KR 100674843B1 KR 1020050021366 A KR1020050021366 A KR 1020050021366A KR 20050021366 A KR20050021366 A KR 20050021366A KR 100674843 B1 KR100674843 B1 KR 100674843B1
Authority
KR
South Korea
Prior art keywords
laminate
firing
ltcc
temperature
manufacturing
Prior art date
Application number
KR1020050021366A
Other languages
English (en)
Other versions
KR20060099859A (ko
Inventor
성제홍
박윤휘
이태수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050021366A priority Critical patent/KR100674843B1/ko
Publication of KR20060099859A publication Critical patent/KR20060099859A/ko
Application granted granted Critical
Publication of KR100674843B1 publication Critical patent/KR100674843B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법 및 이로부터 제조된 LTCC기판이 제공된다.
본 발명은, LTCC 적층체의 상/하부에 구속층 시트를 적치하는 공정; 상기 구속층 시트와 함께 상기 적층체를 압착한후, 그 적층체의 소성온도로 이를 소성하는 공정; 상기 소성된 적층체로 부터 상기 구속층 시트를 제거한후, 그 표면을 래핑하는 공정; 및 상기 래핑처리된 적층체의 표면에 그 적층체의 소성온도 이하의 온도에서 소성될 수 있는 재료로 외층인쇄회로패턴을 형성한후 소성하는 공정;을 포함하는 LTCC기판의 제조방법과, 이로부터 제조된 LTCC기판에 관한 것이다.
LTCC, 치수변형, 외층인쇄회로패턴, 동시소성

Description

기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법 및 이로부터 제조된 LTCC기판{Method for manufacturing LTCC substrate having minimized deimension change, and LTCC substrate thus obtained}
도 1은 구속층을 포함한 적층체 및 외부전극 동시소성 방식으로 LTCC기판의 제조를 나타내는 개략도이다.
도 2는 구속층제거후 외부전극 후소성방식으로 LTCC기판의 제조를 나타내는 개략도이다.
도 3은 본 발명의 구속층제거후 외부전극 후소성방식으로 LTCC기판의 제조 공정을 보여주는 상세공정도이다.
도 4는 본 발명의 LTCC적층체 소성공정에서 rigid bar의 이용을 나타내는 개략도이다.
도 5는 LTCC내의 유리-세라믹스의 유동온도변화를 나타내는 그림이다.
본 발명은 기판의 치수변형을 최소화할 수 있는 LTCC 기판의 제조방법에 관한 것으로서, 보다 상세하게는, 구속층제거후 외부전극 후소성하는 방식으로 LTCC 기판을 제조함에 있어서, 외층인쇄회로패턴을 LTCC적층체의 소성온도 이하의 온도에서 소성될 수 있는 재료를 이용함으로써 기판의 치수변형을 최소화할 수 있는 LTCC 기판의 제조방법 및 이로부터 제조된 LTCC기판에 관한 것이다.
전자패키징용 LTCC기판의 제조에 있어 SMT, Wire bonding, flip chip등을 생산성 높고 원활하게 하기 위해서는 기판자체의 치수정밀도가 매우 중요하며, 이를 제어하는 기술이 패키징 공정의 핵심이다. 이때 소위 무수축공정인, x 및 y축 방향으로 소성시 수축이 일어나지 않도록 하기 위한 구속 소성공정이 종래부터 개발되어 오고 있다.
도 1~2은 이러한 구속 소성공정을 채택한 종래기술의 예로서, 도 1은 구속층을 포함한 적층체 및 외부전극 동시소성방식을, 그리고 도 2는 구속층제거후 외부전극 후소성방식을 각각 나타낸다.
도 1에 나타난 바와 같이, 구속 소성공정은, 그 내부 소정의 위치에 도체(3)가 충진된 via홀을 갖는 하나 이상의 그린시트(1)로 이루어진 LTCC 적층체(1")를 마련한후, 그 적층체(1")의 상/하부에 상기 그린시트(1)의 소성온도에서는 소성되지 않는 구속층 시트(5)를 형성하고, 이어, 그 구속층 시트(5)를 제거하는 공정으로 이루어져 있다.
상기 구속층의 그린시트(5)는 고온에서 소성되는 무기파우더와 유기바인더로 구성되며, 상기 무기파우더는 알루미나, 지르코니아등과 같이 통상의 유리-세라믹 스와는 그 소성온도가 100℃이상 차이가 나는 무기재료를 사용한다. 또한 상기 적층체(1")를 구성하는 저온 그린시트(1)는 붕규산 유리와 알루미나로 주로 구성되어 있으며, 통상 900℃이하에서 소성이 이루어진다. 이러한 구속소성후 x,y축 수축률은 ~0.2% ±0.05%정도를 나타내며 z축의 경우 35~40%의 수축률을 보인다. 이때 소성하지 않은 구속층(5)의 제거는 외부 도체 패드의 품질을 좌우하는 매우 중요한 인자로써, 이러한 구속 소성방식은 아래의 2가지로 구분할 수 있다.
먼저, 도 1과 같이, 적층체(1")에 외부전극(7)을 형성한후, 이를 동시에 소성하는 구속층을 포함한 적층체 및 외부전극 동시소성방식이 있다. 이 공정은 추가 열처리 공정이 없으므로 치수불규칙함이 적은 장점이 있으나 구속층(5)과 전극(7)간의 반응으로 인하여 외부패드의 품질이 떨어질 수 있으며, 따라서 도금 및 패키징에서 문제가 발생하는 한계가 있다.
다음으로, 도 2와 같이, 소성된 적층체로부터 구속층(5)을 제거한후 외부인쇄회로패턴(7)을 그 상/하부에 도포하고, 이어, 외부인쇄회로패턴(7)이 형성된 적층체에 후소성을 거치는, 구속층제거후 외부전극에 대한 후소성방식이 있다. 그러나 본 공정에서는, 외부인쇄회로패턴(7)을 형성한후 통상 적층체(1")의 소성온도와 비슷한 850℃정도에서 후소성한다. 그러므로 본 공정에서는 우수한 표면품질을 확보할 수는 있으나, 소성기판의 소성온도 부근(850℃)에서 후소성을 해야하는 추가적인 열처리가 필요하게 되고, 이러한 온도범위에서 LTCC소성체내의 glass유동으로 추가적인 수축이 일어나므로 치수변형이 문제가 될 수 있다. 통상, 추가적인 열처리시 ~0.2%정도의 변형이 발생한다.
따라서 본 발명은 상술한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 종래의 구속층을 포함한 적층체 및 외부전극 동시 소성방식의 문제점을 해소할 수 있을 뿐만 아니라, 구속층제거후 외부전극 후소성방식이 갖는 후소성시의 치수변형의 문제를 해결할 수 있는 LTCC기판 제조방법을 제공함을 그 목적으로 한다.
또한 본 발명은 상기 제조방법으로 제조된 LTCC기판을 제공함을 그 목적으로 한다.
이하, 본 발명을 설명한다.
상술한 바와 같이, LTCC적층체의 상/하부에 인쇄회로패턴을 형성후 구속층을 적층하고 소성하는 구속층을 포함한 적층체 및 외부전극 동시소성방식의 경우, 구속층과 전극과의 반응으로 인해 구속층의 제거가 어렵고 패턴형상이 불균일하게 되며, 아울러 수축률 편차에 따른 패키징 공정의 난이도가 높아지는 문제가 발생한다.
또한 적층체로부터 구속층을 제거한후, 외부인쇄회패턴을 형성하고 후소성하는 구속층제거후 외부전극 후소성방식의 경우, 후소성시 LTCC소성체내의 glass유동으로 추가적인 수축이 발생하는 문제가 있다.
따라서 본 발명자들은, 상기 구속층제거후 외부전극 후소성하는 방식으로 LTCC기판을 제조함에 있어서, LTCC내의 Glass 유동온도보다 낮은 온도에서 소성 가능한 도체 페이스트를 이용하여 외부인쇄회로패턴을 형성하고, 이후 후소성함으로 써 종래 후소성공정중에 발생하는 추가적인 치수 수축을 피할 수 있음에 착안하여 본 발명을 제시하는 것이다.
이러한 관점에서 출발한 본 발명은,
LTCC 적층체의 상/하부에 구속층 시트를 적치하는 공정; 상기 구속층 시트와 함께 상기 적층체를 압착한후, 그 적층체의 소성온도로 이를 소성하는 공정; 상기 소성된 적층체로 부터 상기 구속층 시트를 제거한후, 그 표면을 래핑하는 공정; 및 상기 래핑처리된 적층체의 표면에 그 적층체의 소성온도 이하의 온도에서 소성될 수 있는 재료로 외층인쇄회로패턴을 형성한후 소성하는 공정;을 포함하는 기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법에 관한 것이다.
또한 본 발명은, 하나 이상의 그린시트로 이루어진 LTCC 적층체를 마련하는 공정; 상기 적층체의 상/하부에 상기 그린시트가 소성되지 않는 온도에서 소성되는 구속층 시트를 적치하는 공정; 상기 구속층 시트가 적치된 적층체를 압착한후, 상기 그린시트의 소성온도로 소성하는 공정; 상기 소성된 적층체로 부터 상기 구속층 시트를 제거한후, 그 표면을 래핑하는 공정; 및 상기 래핑처리된 적층체의 표면에 상기 그린시트의 소성온도 이하의 온도에서 소성될 수 있는 재료로 외층인쇄회로패턴을 형성한후 소성하는 공정;을 포함하는 기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법에 관한 것이다.
또한 본 발명은 상기 제조공정으로 제조된 LTCC기판에 관한 것이다.
이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.
도 3은 본 발명에 따른 구속층제거후 적층체 및 외부전극 동시소성하는 방식으로 LTCC기판을 제조하는 공정을 보여주는 상세공정도이다.
도 3(b)에 나타난 바와 같이, 본 발명에서는 먼저, LTCC 적층체(20)를 마련하는데, 이러한 적층체(20)는 도 3(a)와 같은 그린시트(21)를 하나 이상 가압적층하는 통상적인 방법으로 제조할 수 있다.
즉, 본 발명에서는 통상의 tape casting법등을 이용하여 상기 그린시트(21)를 제조할 수 있으며, 이때, 그린시트 조성은 붕규산유리 60%이상과 잔여 알루미나로 이루어진 유리-세라믹스로 구성될 수 있다. 이러한 조성을 갖는 그린시트(21)로 이루어진 LTCC 적층체는 900℃이하의 온도에서 소성가능하다. 또한 상기 그린시트(21) 내부 소정의 위치에는 필요에 따라 viahole(21a)을 형성한후 이를 도체페이스트(21b)로 충진할 수 있으며, 아울러 그 표면 소정의 위치에도 통상의 인쇄공정을 이용하여 소망하는 내부인쇄회로패턴(21c)을 형성할 수도 있다.
그리고 이와 같이 형성된 개개의 그린시트(21)를 가압적층함으로써 도 3(b)와 같은 소정의 패턴을 갖는 LTCC 적층체(20)을 마련할 수 있는 것이다. 그러나 이러한 LTCC 적층체를 제조하는 공정은 일반적인 것으로, 본 발명은 이러한 제조공정 조건에 제한되는 것은 아니다.
다음으로 본 발명에서는 도 3(c)와 같이, 상기 LTCC 적층체의 상/하부 표면에 접착제(glue:30))를 도포한다. 이러한 접착제(30)는 유기바인더와 고온 휘발성 용재로 이루어진 것이 바람직하다. 예컨데, PVB 또는 아크릴계 바인더와 알코올류나 방향족등의 용제로 구성될 수 있다.
이어, 상기 접착제가 도포된 적층체(20)의 상/하부에 구속층 시트(40)를 적치한후 이를 압착한다. 이때 상기 구속층 시트(40)는 상기 LTCC적층체(20)가 소성되지 않는 온도, 즉, 상기 그린시트(21)가 소성되지 않는 온도에서 소성될 수 있는 재료로 조성됨이 바람직하다. 예컨데 본 발명에서 상기 구속층 시트(40)는 무기재료와 PVB계 및 아크릴계 유기바인더와 같은 유기바인더를 포함하여 이루어져 있으며, 상기 무기재료로는 알루미나, 지르코니아등을 들 수 있다.
보다 바람직하게는, 상기 구속층 시트(40)를 이루는 무기재료의 평균 결정입경을 4um이상으로 하고, 그 소성온도가 1000℃이상인 재료로 조성되는 것이다.
그리고 상기와 같이 적층체(20)의 상하부에 구속층 시트(40)를 적치한후 압착하는데, 이때 1차 가압착후 2차 iso-static press를 이용하여 압착함이 보다 바람직하다. 상기와 같이 각각의 개별층이 모여 하나의 적층체를 이루는 것이므로 한방향으로 압착할 경우 형성되는 적층체가 방향성을 가지게 된다. 따라서 이러한 적층체를 바로 동시소성을 할 경우, 위치별 수축률 편차 및 xy축 수축률이 커질수 있어 본발명에서는 iso-static press전에 개별층을 적층하고 그 층간에 delamination이 없는 범위내의 압력으로 압착하는 가압착을 실시하는 것이다.
이어, 본 발명에서 상기 압착된 구속층 시트(40) 적치된 적층체를 상기 LTCC 적층체의 소성온도, 다시 말하면, 상기 그린시트(20)의 소성온도로 소성한다. 그리고 상술한 바와 같은 그린시트(20)의 조성을 고려할때, 상기 소성온도는 900℃이하가 바람직할 것이다.
한편 본 발명에서는 이러한 소성공정 동안, 도 4와 같이, 상기와 같이 구속층 시트(40)이 적치되어 압착된 적층체의 상/하부에 rigid body(60)을 설치하여 균일하게 하중을 주는 것이 바람직하다. 이는 적층체의 소성중에 발생할 수 있는 기판의 휨방지를 도모하기 위함이다.
그리고 도 3(e)와 같이, 상기 소성된 적층체로 부터 상기 구속층 시트(40)을 제거한후 적층체(20)의 표면을 래핑한다. 이때 본 발명에서는 상기 구속층 시트(40)을 제거하는 구체적인 방법에 제한되지 않으며, 예컨데 기계적인 연삭이나 연마등을 이용하여 제거할 수도 있다.
이러한 구속층 시트(40)의 제거후, 상기 적층체(20)의 표면을 래핑하는데, 바람직하게는 상기 적층체(20) 표면의 표면거칠기가 Ra 0.3~1um범위를 충족하도록 래핑하는 것이다.
다음으로, 본 발명에서는 도 3(f)와 같이 상기 래핑처리된 적층체(20)의 표면에 외층인쇄회로패턴(50)을 형성한후 후소성처리한다. 이때 본 발명에서는 상기 LTCC 적층체(20)의 소성가능온도 이하의 온도, 다시 말하면 상기 그린시트(20)의 소성가능온도 이하의 온도에서 소성될 수 있는 재료를 이용하여 상기 외층인쇄회로패턴(21c)을 형성한다. 이와 같이, LTCC 적층체(20)내의 Glass 유동온도보다 낮은 온도에서 소성 가능한 재료, 즉, 도체 페이스트를 이용하여 외부인쇄회로패턴(50)을 형성하고, 이후 후소성함으로써 종래 후소성공정중에 발생하는 추가적인 치수 수축 문제를 효과적으로 해결할 수 있는 것이다.
상기 외층인쇄회로패턴(21c)은 금,은 및 동으로 이루어진 귀금속중 선택된 1종이상을 도체페이스트로 이용하여 형성함이 바람직하다. 보다 바람직하게는, 상기 귀금속에 무기질유리를 첨가하여 이용하는 것이다.
또한 도 5와 같이, LTCC 적층체의 소성개시온도가 대략 700℃임을 고려할때, 상기 후소성온도를 600℃이하로 제한함이 보다 바람직하다.
상술한 본 발명의 공정을 이용하여 제조된 LTCC 기판은 종래 후소성을 요하는 공정과는 달리, 기판의 외층인쇄회패턴을 형성하는 도체페이스트 재료를 LTCC 적층체의 소성온도(즉, 그린시트의 소성온도)이하의 온도에서 소성가능한 것을 채택함으로써 기판의 치수변형을 최소화할 수 있는 것이다.
이하, 본 발명을 바람직한 일실시예를 들어 상세히 설명한다.
(실시예)
붕규산유리 60%이상과 잔여 알루미나로 이루어진 그린시트를 Tape casting법을 이용하여 다수 마련하였다. 그리고 이렇게 형성된 그린시트 소정위치에 viahole 을 형성한후 그 viahole을 Ag페이스트로 충진하였으며, 아울러 그 표면에도 필요에 따라 통상의 인쇄공정을 이용하여 인쇄회로패턴을 형성하였다. 그리고 이와 같이 형성된 그린시트를 다수 가압적층하여 LTCC 적층체를 다수 마련하였다.
이와 같이 마련된 다수의 LTCC 적층체의 상/하부 표면에 접착제를 도포한후, 구속층 시트를 적치한후 압착하였다. 그리고 상기 압착된 적층체를 850℃에서 30분 동안 소성한후, 그 구속층 시트를 제거하였다. 이어, 구속층 시트가 제거된 적층체의 표면을 그 적층체의 소성가능온도 보다 낮은 온도에서 소성될 수 있는 은전극페이스트를 이용하여 외층인쇄회로패턴을 형성한후 하기 표 1과 같이 그 소성온도를 달리하여 후소성처리하여 LTCC기판을 제조하였다.
이와 같이 제조된 LTCC기판들에 대하여 x,y축 수축율을 측정하여 그 측정된 결과치의 평균값등을 계산하여 하기 표 1에 또한 나타내었다. 여기에서, 치수변화는 각 기판의 viahole부위에서 측정하였으며, 각 샘플당 4개의 지점에서 측정된 수축율의 평균치이다.
한편, 이와 같이 측정된 개개의 샘플에서의 측정값들에 대한 전체적인 평균값, 표준편차를 정리하여 표 1에 또한 나타내었다.
No. 비교예 발명예
후소성처리 온도(℃)
850 600
x,y축 수축율의 평균값(%)
1 0.98 -0.03
2 0.83 0.05
3 0.82 0.00
4 0.67 0.01
5 0.19 -0.03
6 0.28 -0.04
7 0.22 -0.05
8 0.23 -0.07
9 0.30 -0.07
10 0.19 -0.04
전체평균 0.47% -0.03%
표준편차 0.31% 0.04%
상기 표 1에 나타난 바와 같이, 본 발명의 도체페이스트를 이용하여 외층인쇄회로패턴을 형성하고, 이를 LTCC 적층체의 소성가능온도 이하의 온도, 즉 600℃에서 후소성처리할 경우, x,y축 치수변형이 최소화됨을 알 수 있다.
이에 대하여, 그 후소성처리온도가 LTCC 적층체의 소성가능온도 이상의 온도인 비교예의 경우, 그 결과가 모두 좋지 않았다.
상술한 바와 같이, 본 발명은 상술한 실시예를 통하여 설명되었지만, 본 발명은 이에 제한되는 것은 아니다. 본원이 속하는 기술분야에서 통상의 지식을 가진 자라면, 비록 실시예에 제시되지 않았지만 첨부된 청구항의 기재범위내에서 다양한 본원발명에 대한 모조나 개량이 가능하며, 이들 모두 본원발명의 기술적 범위에 속함은 너무나 자명하다 할 것이다.
상술한 바와 같이, 본 발명은 적층체의 소성가능온도 보다 낮은 온도에서 소성될 수 있는 도체페이스트를 이용하여 외층인쇄회로패턴을 형성한후 저온소성함으로써, 종래 외부층 도금후 야기되는 도금 및 외관불량을 해소할 수 있으며, 외부전극의 품질을 보장할 수 있다. 또한 후소성공정중 야기되는 치수 변형을 최소화할 수 있으므로 SMT등 패키징 공정에서 기판 품질불량으로 야기되는 불량을 효과적으로 개선할 수 있다.

Claims (19)

  1. LTCC 적층체의 상/하부에 구속층 시트를 적치하는 공정;
    상기 구속층 시트와 함께 상기 적층체를 압착한후, 그 적층체의 소성온도로 이를 소성하는 공정;
    상기 소성된 적층체로 부터 상기 구속층 시트를 제거한후, 그 표면을 거칠기가 Ra 0.3~1㎛ 범위를 만족하도록 래핑하는 공정; 및
    상기 래핑처리된 적층체의 표면에 그 적층체의 소성온도 이하의 온도에서 소성될 수 있는 재료로 외층인쇄회로패턴을 형성한후 상기 적층체의 소성온도 이하에서 소성하는 공정;을 포함하는 기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법
  2. 제 1항에 있어서, 상기 접착제는 유기바인더와 고온 휘발성 용재로 이루어짐을 특징으로 하는 기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법
  3. 제 1항에 있어서, 상기 구속층 시트를 이루는 무기질재료는 그 평균 결정입경을 4um이상으로 하고, 그 소성온도가 1000℃이상인 재료로 조성된 것임을 특징으로 하는 기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법
  4. 제 1항에 있어서, 상기 압착은 1차 가압착후 2차 iso-static press를 이용하여 압착함을 특징으로 하는 기판의 치수변형을 최소화할 수 있는 LTCC기판의 제 조방법
  5. 제 1항에 있어서, 상기 압착된 적층체의 소성동안, 그 적층체의 상/하부에 rigid body을 설치하여 균일하게 하중을 주는 것을 특징으로 하는 기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법
  6. 제 1항에 있어서, 상기 외층인쇄회로패턴은 금,은 및 동으로 이루어진 귀금속중 선택된 1종이상을 포함하는 재료를 이용하여 형성함을 특징으로 하는 기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법
  7. 제 6항에 있어서, 상기 재료에 무기질유리를 추가로 첨가함을 특징으로 하는 기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법
  8. 제 1항에 있어서, 상기 외층인쇄회로패턴이 형성된 적층체를 600℃이하의 온도에서 소성함을 특징으로 하는 기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법
  9. 삭제
  10. 하나 이상의 그린시트로 이루어진 LTCC 적층체를 마련하는 공정;
    상기 적층체의 상/하부에 상기 그린시트가 소성되지 않는 온도에서 소성되는 구속층 시트를 적치하는 공정;
    상기 구속층 시트가 적치된 적층체를 압착한후, 상기 그린시트의 소성온도로 소성하는 공정;
    상기 소성된 적층체로 부터 상기 구속층 시트를 제거한후, 그 표면을 거칠기가 Ra 0.3~1 ㎛ 범위를 만족하도록 래핑하는 공정; 및
    상기 래핑처리된 적층체의 표면에 상기 그린시트의 소성온도 이하의 온도에서 소성될 수 있는 재료로 외층인쇄회로패턴을 형성한후 상기 적층체의 소성온도 이하로 소성하는 공정;을 포함하는 기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법
  11. 제 10항에 있어서, 상기 접착제는 유기바인더와 고온 휘발성 용재로 이루어짐을 특징으로 하는 기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법
  12. 제 10항에 있어서, 상기 구속층 시트를 이루는 무기질재료는 그 평균 결정입경을 4um이상으로 하고, 그 소성온도가 1000℃이상인 재료로 조성된 것임을 특징으로 하는 기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법
  13. 제 10항에 있어서, 상기 압착은 1차 가압착후 2차 iso-static press를 이용 하여 압착함을 특징으로 하는 기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법
  14. 제 10항에 있어서, 상기 압착된 적층체의 소성동안, 그 적층체의 상/하부에 rigid body을 설치하여 균일하게 하중을 주는 것을 특징으로 하는 기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법
  15. 제 10항에 있어서, 상기 외층인쇄회로패턴은 금,은 및 동으로 이루어진 귀금속중 선택된 1종이상을 포함하는 재료를 이용하여 형성함을 특징으로 하는 기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법
  16. 제 15항에 있어서, 상기 재료에 무기질유리를 추가로 첨가함을 특징으로 하는 기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법
  17. 제 10항에 있어서, 상기 외층인쇄회로패턴이 형성된 적층체를 600℃이하의 온도에서 소성함을 특징으로 하는 기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법
  18. 삭제
  19. 제 1항 또는 10항의 제조방법에 의해 제조된 LTCC 기판
KR1020050021366A 2005-03-15 2005-03-15 기판의 치수변형을 최소화할 수 있는 ltcc기판의제조방법 및 이로부터 제조된 ltcc기판 KR100674843B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050021366A KR100674843B1 (ko) 2005-03-15 2005-03-15 기판의 치수변형을 최소화할 수 있는 ltcc기판의제조방법 및 이로부터 제조된 ltcc기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050021366A KR100674843B1 (ko) 2005-03-15 2005-03-15 기판의 치수변형을 최소화할 수 있는 ltcc기판의제조방법 및 이로부터 제조된 ltcc기판

Publications (2)

Publication Number Publication Date
KR20060099859A KR20060099859A (ko) 2006-09-20
KR100674843B1 true KR100674843B1 (ko) 2007-01-26

Family

ID=37630950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050021366A KR100674843B1 (ko) 2005-03-15 2005-03-15 기판의 치수변형을 최소화할 수 있는 ltcc기판의제조방법 및 이로부터 제조된 ltcc기판

Country Status (1)

Country Link
KR (1) KR100674843B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771783B1 (ko) * 2006-09-28 2007-10-30 삼성전기주식회사 무수축 세라믹 기판의 제조방법
JP2011518336A (ja) * 2008-04-21 2011-06-23 トップ エンジニアリング カンパニー リミテッド Memsプローブカード及びその製造方法
WO2010027145A1 (ko) * 2008-09-05 2010-03-11 (주) 탑엔지니어링 Mems 프로브용 카드 및 그의 제조 방법
KR101292040B1 (ko) * 2011-10-04 2013-08-01 한국세라믹기술원 저온동시소성세라믹스 기판의 제조방법
KR101630826B1 (ko) * 2014-08-28 2016-06-16 주식회사 엘스톤 전자세라믹 소성용 고강도 세라믹 기판의 제조방법 및 이에 의해 제조되는 전자세라믹 소성용 고강도 세라믹 기판

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181448A (ja) * 1994-12-27 1996-07-12 Murata Mfg Co Ltd 多層セラミック配線基板の製造方法
JPH08264945A (ja) * 1995-03-22 1996-10-11 Sumitomo Kinzoku Electro Device:Kk 低温焼成セラミック多層回路基板
JP2002299830A (ja) 2001-03-30 2002-10-11 Kyocera Corp 低温焼成セラミック回路基板
JP2003273512A (ja) * 2002-03-13 2003-09-26 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法
KR20040048000A (ko) * 2002-12-02 2004-06-07 전자부품연구원 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법
KR20040070684A (ko) * 2003-02-04 2004-08-11 엘지전자 주식회사 이종재료 저온 동시소성 세라믹 조성물의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181448A (ja) * 1994-12-27 1996-07-12 Murata Mfg Co Ltd 多層セラミック配線基板の製造方法
JPH08264945A (ja) * 1995-03-22 1996-10-11 Sumitomo Kinzoku Electro Device:Kk 低温焼成セラミック多層回路基板
JP2002299830A (ja) 2001-03-30 2002-10-11 Kyocera Corp 低温焼成セラミック回路基板
JP2003273512A (ja) * 2002-03-13 2003-09-26 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法
KR20040048000A (ko) * 2002-12-02 2004-06-07 전자부품연구원 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법
KR20040070684A (ko) * 2003-02-04 2004-08-11 엘지전자 주식회사 이종재료 저온 동시소성 세라믹 조성물의 제조방법

Also Published As

Publication number Publication date
KR20060099859A (ko) 2006-09-20

Similar Documents

Publication Publication Date Title
KR100862537B1 (ko) 세라믹 기판의 제조방법 및 비소성 세라믹 기판
JP3716783B2 (ja) セラミック多層基板の製造方法及び半導体装置
KR20020070483A (ko) 세라믹 다층 기판의 제조방법 및 미소성의 복합 적층체
KR100674843B1 (ko) 기판의 치수변형을 최소화할 수 있는 ltcc기판의제조방법 및 이로부터 제조된 ltcc기판
KR100447032B1 (ko) 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법
KR100748238B1 (ko) 무수축 세라믹 기판 및 그 제조방법
JP2006108529A (ja) セラミックス多層基板およびその製造方法
JP2857552B2 (ja) 積層電子部品及びその製造方法
JP3956148B2 (ja) セラミック多層基板の製造方法及び半導体装置
WO2018030192A1 (ja) セラミック電子部品
JP2007053294A (ja) 積層型セラミック電子部品の製造方法
EP1189495B1 (en) Method of manufacturing multilayer ceramic substrate
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP4911829B2 (ja) セラミック基板の製造方法
KR100631982B1 (ko) 표면 평탄성이 우수한 ltcc 기판의 제조방법
JPH0786739A (ja) 多層セラミック基板の製造方法
JPH05283864A (ja) 多層配線基板およびその製造方法
JPH11329842A (ja) 電子部品及びその製造方法
JPH04305996A (ja) 多層配線基板の製造方法
JP2006066626A (ja) 複合体及び複合体の製造方法並びに、複合シートの製造方法、積層体の製造方法、積層部品の製造方法
JP2002076628A (ja) ガラスセラミック基板の製造方法
CN109923950B (zh) 陶瓷基板以及陶瓷基板的制造方法
JPH0677659A (ja) 多層セラミック基板の製造方法
JPH06326470A (ja) 多層セラミック基板の製造方法
KR20090090718A (ko) 무수축 세라믹 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee