KR100878512B1 - Method of manufacturing semiconductor substrate having GaN layer - Google Patents

Method of manufacturing semiconductor substrate having GaN layer Download PDF

Info

Publication number
KR100878512B1
KR100878512B1 KR20070046723A KR20070046723A KR100878512B1 KR 100878512 B1 KR100878512 B1 KR 100878512B1 KR 20070046723 A KR20070046723 A KR 20070046723A KR 20070046723 A KR20070046723 A KR 20070046723A KR 100878512 B1 KR100878512 B1 KR 100878512B1
Authority
KR
South Korea
Prior art keywords
gan
thin film
substrate
film
metal
Prior art date
Application number
KR20070046723A
Other languages
Korean (ko)
Other versions
KR20080100706A (en
Inventor
권광우
김익현
Original Assignee
나이넥스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나이넥스 주식회사 filed Critical 나이넥스 주식회사
Priority to KR20070046723A priority Critical patent/KR100878512B1/en
Priority to PCT/KR2008/002682 priority patent/WO2008140254A1/en
Publication of KR20080100706A publication Critical patent/KR20080100706A/en
Application granted granted Critical
Publication of KR100878512B1 publication Critical patent/KR100878512B1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Abstract

본 발명은 이종 단결정 기판위에 결정 결함이 적은 GaN 막을 형성하는 GaN 반도체 기판 제조 방법에 관한 것이다. 상기 GaN 반도체 기판 제조 방법은, 이종 단결정 기판위에 GaN 박막, 전위 차단용 마스크층, 금속 박막을 순차적으로 형성하는 단계, 상기 금속 박막을 열처리하여 금속 입자화시키는 단계, 금속 입자들을 마스크로 하여 전위 차단용 마스크층 및 GaN 박막을 식각하여 패터닝하는 단계, 패터닝된 GaN 박막을 씨드(seed)로 하여 GaN를 재성장하여 결정 결함이 적은 GaN 막을 이종 단결정 기판위에 형성하는 단계를 구비한다.The present invention relates to a GaN semiconductor substrate manufacturing method for forming a GaN film with few crystal defects on a hetero single crystal substrate. The GaN semiconductor substrate manufacturing method includes the steps of sequentially forming a GaN thin film, a potential blocking mask layer, a metal thin film on a hetero single crystal substrate, heat-treating the metal thin film to form metal particles, for dislocation blocking using metal particles as a mask Etching and patterning the mask layer and the GaN thin film, and regrowing GaN using the patterned GaN thin film as a seed to form a GaN film having fewer crystal defects on the hetero single crystal substrate.

본 발명에 의하여, 별도의 사진 식각 공정없이 미세 패턴을 형성하고 이를 이용하여 결정 결함이 적은 GaN 막을 형성함으로써, 간단하면서도 저렴하게 양질의 GaN 막을 갖는 GaN 반도체 기판을 제조할 수 있게 된다.According to the present invention, a GaN semiconductor substrate having a high quality GaN film can be manufactured simply and inexpensively by forming a fine pattern without a separate photolithography process and forming a GaN film having fewer crystal defects.

pendeo epitaxy, GaN, 발광 다이오드, GaN on Si pendeo epitaxy, GaN, light emitting diode, GaN on Si

Description

ＧａＮ 반도체 기판 제조 방법{Method of manufacturing semiconductor substrate having GaN layer}Method of manufacturing semiconductor substrate having GaN layer

도 1은 본 발명의 바람직한 실시예에 따른 GaN 반도체 기판 제조 공정을 순차적으로 도시한 단면도들이다. 1 is a cross-sectional view sequentially illustrating a GaN semiconductor substrate manufacturing process according to a preferred embodiment of the present invention.

도 2는 본 발명의 바람직한 실시예에 따른 GaN 반도체 기판 제조 공정 중 실리콘 산화막 위에 증착된 금속 박막을 열처리하여 입자화시킨 상태를 촬영한 전자 현미경 사진이다. FIG. 2 is an electron micrograph of a state in which a metal thin film deposited on a silicon oxide film is granulated by heat treatment in a GaN semiconductor substrate manufacturing process according to a preferred embodiment of the present invention.

도 3은 본 발명의 바람직한 실시예에 따른 제조 공정에 따라 기판상에 GaN 박막이 형성된 GaN 반도체 기판의 단면에 대한 전자 현미경 사진이다.3 is an electron micrograph of a cross section of a GaN semiconductor substrate having a GaN thin film formed thereon according to a manufacturing process according to a preferred embodiment of the present invention.

도 4는 본 발명의 바람직한 실시예에 따라 형성된 GaN 반도체 기판상에 제작한 GaN 발광 소자를 개략적으로 도시한 단면도이다.4 is a schematic cross-sectional view of a GaN light emitting device fabricated on a GaN semiconductor substrate formed according to a preferred embodiment of the present invention.

도 5는 본 발명의 다른 실시예에 따른 GaN 반도체 기판 제조 공정을 순차적으로 도시한 단면도들이다.5 is a cross-sectional view sequentially showing a GaN semiconductor substrate manufacturing process according to another embodiment of the present invention.

도 6은 본 발명의 다른 실시예에 따라 형성된 GaN 반도체 기판상에 제작한 GaN 발광 소자를 개략적으로 도시한 단면도이다.6 is a schematic cross-sectional view of a GaN light emitting device fabricated on a GaN semiconductor substrate formed according to another embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 이종 단결정 기판100: Heterogeneous single crystal substrate

500 : Si 기판500: Si substrate

110, 510 : GaN 박막110, 510: GaN thin film

120, 520 : 전위(dislocation) 차단용 마스크층120, 520: mask layer for dislocation blocking

130, 530 : 금속 박막130, 530: metal thin film

132, 532 : 금속 입자132, 532: metal particles

140, 540 : GaN 막140, 540: GaN film

150, 550 : 공극부150, 550: air gap

40, 60 : GaN 발광 다이오드 소자40, 60: GaN light emitting diode element

본 발명은 기판상에 GaN 단결정 박막을 성장시키는 GaN 반도체 기판 제조 공정에 관한 것으로서, 더욱 구체적으로는 이종 단결정 기판위에 결정 결함을 최소화시킨 GaN 단결정 막을 성장시킬 수 있는 GaN 반도체 기판 제조 공정에 관한 것이다.The present invention relates to a GaN semiconductor substrate manufacturing process for growing a GaN single crystal thin film on a substrate, and more particularly to a GaN semiconductor substrate manufacturing process capable of growing a GaN single crystal film minimized crystal defects on a heterogeneous single crystal substrate.

질화갈륨(GaN) 반도체 막은 발광 다이오드, 수광 소자, FET 등의 반도체 소자를 제작하는데 사용되는 재질이다. 질화갈륨막이 위와 같은 반도체 소자에 사용되기 위해서는 결정 결함이 적은 단결정 형태로 형성되어야 한다. 현재에는 GaN 단결정 기판을 생산성이 있는 가격으로 크게 성장하는 방법이 존재하지 않기 때문에, 일반적으로 이종 단결정 기판 위에 GaN을 박막 형태로 성장시킨 GaN 반도체 기판을 주로 사용하고 있다. 그런데, GaN과 격자 상수가 일치하는 재질의 단결정 기판이 없기 때문에, GaN과는 격자 상수가 차이가 나는 Al2O3, SiC 단결정 기판에 완충층 형성 기술을 도입하여 GaN 단결정 박막을 단결정 기판 상에 형성하고 있다. 그러나 격자 상수의 차이로 인해 GaN 박막에는 결정 결함이 자연적으로 형성되게 되는데, 그 중에서도 특히 threading dislocation은 소자의 특성과 수명에 악영향을 끼친다. A gallium nitride (GaN) semiconductor film is a material used to fabricate semiconductor devices such as light emitting diodes, light receiving devices, and FETs. In order for the gallium nitride film to be used in such a semiconductor device, it must be formed in the form of a single crystal with few crystal defects. At present, there is no method for growing a GaN single crystal substrate largely at a productive price. Therefore, a GaN semiconductor substrate in which GaN is grown in a thin film form on a heterogeneous single crystal substrate is generally used. However, since there is no single crystal substrate of GaN and the lattice constant, GaN single crystal thin film is formed on the single crystal substrate by introducing a buffer layer forming technique to Al 2 O 3 , SiC single crystal substrate having a different lattice constant from GaN. Doing. However, due to the difference in lattice constant, crystal defects are naturally formed in the GaN thin film. In particular, threading dislocation adversely affects device characteristics and lifetime.

이러한 결정 결함을 줄이기 위한 방법으로는 ELO(Epitaxial Lateral Overgrowth)방법 및 pendeo epitaxy 방법이 사용되고 있다. Epitaxial lateral overgrowth (ELO) and pendeo epitaxy methods are used to reduce such crystal defects.

ELO 방법은 GaN의 일부를 실리콘 산화막이나 질화물 등의 막으로 가리고, GaN이 노출된 부분에서 재성장되는 GaN이 실리콘 산화막 위로 측면(lateral) 성장하면서 결합되도록 하는 방법이다. 전술한 ELO 방법은 성장 마스크가 바로 하단의 dislocation을 가려줌으로써 박막내 dislocation 양을 감소시키게 된다. 그러나 노출된 GaN에 존재하는 dislocation은 마스킹이 되지 않음으로써 그대로 GaN 막 성장시 계속 존재하게 되는 단점이 있다.The ELO method is a method in which a part of GaN is covered with a silicon oxide film or a nitride film, and GaN, which is regrown in the exposed part of GaN, is bonded while growing laterally over the silicon oxide film. The ELO method described above reduces the amount of dislocation in the thin film by masking the dislocation directly below the growth mask. However, the dislocation present in the exposed GaN is not masked, so that the dislocation existing in the GaN film grows as it is.

이러한 단점을 개선시킨 pendeo epitaxy 방법은 마스크 이외의 노출된 GaN을 식각하여 이종 단결정 기판을 노출시키고, 마스크 바로 아래의 GaN 벽면에서 GaN이 재성장하여 마스크 위의 부분을 측면 성장하면서 결합되도록 하는 방법으로써, dislocation의 양을 크게 감소시킬 수 있는 방법이다.The pendeo epitaxy method which improves these disadvantages is to expose the hetero-crystal substrate by etching the exposed GaN other than the mask, and to re-grow the GaN on the GaN wall immediately below the mask so that the part on the mask is laterally grown. This can greatly reduce the amount of dislocations.

전술한 ELO 방법 또는 pendeo epitaxy 방법에 사용하는 마스크는 c plane 사 파이어 기판의 경우, (11-20) 방향의 옆면을 가지는 스트라이프(stripe) 형태 또는 도트(dot) 형태를 가지고 있다. 그리고, 전술한 형상의 마스크는 일반적으로 감광성 폴리머를 이용한 노광, 현상, 식각 공정을 통해 패터닝하여 형성하고 있다. The mask used in the above-described ELO method or pendeo epitaxy method has a stripe shape or a dot shape having a side surface in the (11-20) direction in the case of a c plane sapphire substrate. In addition, the mask having the above-described shape is generally formed by patterning through an exposure, development, and etching process using a photosensitive polymer.

하지만, 종래의 pendeo epitaxy 방법은 마스크의 너비가 넓어질수록 평탄한 GaN 막을 얻기가 어려워지는 문제점을 갖고 있다. GaN 박막의 측면 성장(lateral growth) 특성상 성장되는 가장자리가 기울어진 방향의 결정성을 가지고 성장하게 된다. 이러한 상태로 마스크 위부분을 측면(lateral) 성장하다가 다른 GaN과 만나서 결합하게 되면 결정성으로 인해 평탄한 박막이 형성되는 것이 아니라 요철이 형성되기가 쉽고, GaN과 GaN이 만나는 부분에서 다른 결함이 발생하게 된다. 뿐만 아니라 마스크의 윗부분을 GaN으로 덮기 위해서는 기존 두께 이상의 두꺼운 GaN을 필요로 하게 되는 단점이 있다.However, the conventional pendeo epitaxy method has a problem that it is difficult to obtain a flat GaN film as the width of the mask becomes wider. Due to the lateral growth characteristics of the GaN thin film, the growing edge grows with crystallinity in an inclined direction. In this state, when the upper side of the mask is laterally grown and combined with other GaN, it is not easy to form a flat thin film due to crystallinity, but it is easy to form irregularities, and other defects occur at the part where GaN and GaN meet. do. In addition, in order to cover the upper part of the mask with GaN, there is a disadvantage that a thicker GaN than the existing thickness is required.

한편, 다른 연구에서는 pendeo epitaxy의 구조를 만든 후 마스크를 제거하고 GaN을 성장함으로써 위의 문제점을 해결하기도 하지만, 마스크가 없는 이유로 seed GaN에서의 dislocation이 차단되지 않고 계속적으로 존재하여 소자에 영향을 끼치게 되는 단점이 있다.Meanwhile, other studies solve the above problem by removing the mask and growing the GaN after making the structure of the pendeo epitaxy, but the dislocation in the seed GaN does not block because of the absence of the mask. There is a disadvantage.

너비가 좁은 마스크 패턴을 형성해서 이러한 단점을 줄일 수가 있는데, 이를 위해서는 1 ㎛ 이하 범위의 패턴이 바람직하다. 이러한 미세 패턴을 형성하기 위해서는 고가의 현상 마스크와 노광기가 필수적이다. 그러나 이러한 미세 마스크를 이용한 패턴으로 마스크의 너비를 0.5 um 미만으로 감소시키려면 제조 원가가 상승하게 되는 문제점이 발생한다.This disadvantage can be reduced by forming a narrow mask pattern, for which a pattern in the range of 1 μm or less is preferable. In order to form such a fine pattern, an expensive development mask and an exposure machine are essential. However, in order to reduce the width of the mask to less than 0.5 um in such a pattern using a fine mask, a problem arises that the manufacturing cost increases.

한편, pendeo epitaxy 공정은 Si 단결정 기판위에 GaN 성장을 가능하게 하는 방법 중의 하나이다. 일반적으로 Si 기판은 GaN과의 격자 상수 차이와 열팽창 정도 차이가 심해서 Si 기판위에 형성된 GaN 막은 두께가 증가될수록 크랙과 결정 결함 발생이 증가하는 것으로 알려져 있다. 그러나 Si 기판은 여타 기판과 달리 직경 300 mm 크기의 기판의 대량 생산이 가능할 정도로 그 생산성 및 대면적화가 우수하고, 면적대비 가격이 저렴하다는 장점을 갖고 있다. 따라서, 본 출원인은 Si 기판을 이용하여 특성이 우수한 GaN 박막을 제작할 수 있는 방법을 제안하고자 한다. The pendeo epitaxy process, on the other hand, is one of the methods that enables GaN growth on Si single crystal substrates. In general, since the Si substrate has a large difference in lattice constant and thermal expansion with GaN, the GaN film formed on the Si substrate is known to increase cracks and crystal defects as the thickness increases. However, unlike other substrates, the Si substrate has the advantages of high productivity and large area, and low price / area, allowing mass production of 300 mm diameter substrates. Accordingly, the present applicant intends to propose a method for producing a GaN thin film having excellent properties using a Si substrate.

전술한 문제점을 해결하기 위한 본 발명의 목적은 이종 단결정 기판위에 양질의 GaN 박막을 용이하게 성장하는 GaN 반도체 기판 제조 방법을 제공하는 것이다.An object of the present invention for solving the above problems is to provide a GaN semiconductor substrate manufacturing method for easily growing a high quality GaN thin film on a heterogeneous single crystal substrate.

본 발명의 다른 목적은 사진식각공정을 사용하지 않고서도 미세 패턴을 형성함으로써, 생산 공정을 단순화시키고 생산성을 향상시킬 수 있는 GaN 반도체 기판 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a GaN semiconductor substrate manufacturing method that can simplify the production process and improve productivity by forming a fine pattern without using a photolithography process.

본 발명의 또 다른 목적은 Si 기판위에 결정 결함이 적은 양질의 GaN 막을 형성함으로써 경제적이면서도 생산성이 높은 GaN 발광 소자용 GaN 반도체 기판을 제조하는 방법을 제공하는 것이다.It is still another object of the present invention to provide a method for producing a GaN semiconductor substrate for a GaN light emitting device that is economical and productive by forming a high quality GaN film having few crystal defects on a Si substrate.

전술한 기술적 과제를 달성하기 위한 본 발명의 특징은 이종 단결정 기판위에 결정 결함이 적은 GaN 막을 형성하는 GaN 반도체 기판 제조 방법에 관한 것으로 서, 상기 GaN 반도체 기판 제조 방법은,A feature of the present invention for achieving the above-described technical problem relates to a GaN semiconductor substrate manufacturing method for forming a GaN film with low crystal defects on a heterogeneous single crystal substrate, the GaN semiconductor substrate manufacturing method,

(a) 기판위에 GaN 박막을 형성하는 단계,(a) forming a GaN thin film on the substrate,

(b) 상기 GaN 박막위에 전위 차단용 마스크층을 형성하는 단계,(b) forming a mask layer for dislocation blocking on the GaN thin film,

(c) 상기 전위 차단용 마스크층위에 소정의 금속을 증착하여 금속 박막을 형성하는 단계,(c) depositing a predetermined metal on the potential blocking mask layer to form a metal thin film,

(d) 소정의 온도로 열처리하여 상기 금속 박막을 금속 입자들로 변형시키는 단계,(d) heat-treating to a predetermined temperature to deform the metal thin film into metal particles,

(e) 상기 금속 입자들을 마스크로 하여 상기 전위 차단용 마스크층 및 상기 GaN 박막을 식각하여 패터닝하는 단계,(e) etching and patterning the potential blocking mask layer and the GaN thin film using the metal particles as a mask;

(f) 상기 금속 입자들을 제거하는 단계,(f) removing the metal particles,

(g) 상기 (f) 단계의 결과물위에 GaN를 재성장시켜 GaN 막을 형성하는 단계;(g) re-growing GaN on the resultant of step (f) to form a GaN film;

를 구비하여, 기판 상에 결정 결함이 적은 GaN 막을 형성한다.To form a GaN film having few crystal defects on the substrate.

전술한 특징을 갖는 제조 방법에 있어서, 상기 기판은 GaN 막과는 이종 단결정 기판인 Al2O3, SiC, Si 기판 중 어느 하나로 이루어지며,In the manufacturing method having the characteristics described above, the substrate is made of any one of Al 2 O 3 , SiC, Si substrate which is a hetero single crystal substrate and GaN film,

상기 기판이 Si 기판인 경우, 상기 (e) 단계는 상기 금속 입자들을 마스크로 하여 상기 전위 차단용 마스크층 및 상기 GaN 박막 뿐만 아니라 기판의 소정 깊이까지 식각하여 패터닝하는 것이 바람직하다.When the substrate is a Si substrate, in the step (e), it is preferable to etch and pattern not only the potential blocking mask layer and the GaN thin film but also a predetermined depth of the substrate using the metal particles as a mask.

전술한 특징을 갖는 제조 방법에 있어서, 상기 금속 박막을 구성하는 금속은 Au, Pt, Sn, Ag, Zn, In중 어느 하나로 이루어지고, 상기 금속 입자는 불규칙한 형 상과 분포를 가지며, 상기 금속 입자의 크기는 1 ㎛ 미만인 것이 바람직하다. 상기 금속 입자의 크기는 상기 금속 박막의 두께, 금속의 종류 및 금속의 열처리 온도에 따라 결정되고, 열처리 분위기에 따라 일부 산화 또는 질화될 수 있다.In the manufacturing method having the above characteristics, the metal constituting the metal thin film is made of any one of Au, Pt, Sn, Ag, Zn, In, the metal particles have an irregular shape and distribution, the metal particles The size of is preferably less than 1 μm. The size of the metal particles is determined by the thickness of the metal thin film, the type of metal and the heat treatment temperature of the metal, and may be partially oxidized or nitrided according to the heat treatment atmosphere.

전술한 특징을 갖는 제조 방법에 있어서, 상기 전위 차단용 마스크층은 실리콘 산화막 또는 실리콘 질화막으로 이루어지는 것이 바람직하다.In the manufacturing method having the above-mentioned characteristic, it is preferable that the said potential blocking mask layer consists of a silicon oxide film or a silicon nitride film.

전술한 특징을 갖는 GaN 반도체 기판 제조 방법에 따라 제조된 GaN 반도체 기판은 GaN 발광 소자 및 전자 소자 등의 기판으로 사용될 수 있다.The GaN semiconductor substrate manufactured according to the GaN semiconductor substrate manufacturing method having the above-described characteristics may be used as a substrate such as a GaN light emitting device and an electronic device.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 GaN 반도체 기판의 제조 공정을 설명한다. 도 1은 본 발명의 바람직한 실시예에 따른 GaN 반도체 기판의 제조 공정을 순차적으로 도시한 단면도들이다.Hereinafter, a manufacturing process of a GaN semiconductor substrate according to a preferred embodiment of the present invention will be described with reference to the accompanying drawings. 1 is a cross-sectional view sequentially illustrating a manufacturing process of a GaN semiconductor substrate according to a preferred embodiment of the present invention.

먼저, 도 1의 (a)를 참조하면, 이종 단결정 기판(100) 위에 GaN 박막(110)을 일정 두께로 성장한다. 이종 단결정 기판(100)은 Al2O3, SiC 기판을 사용하고, 일반적인 MOCVD 방법을 이용하여 기판(100)상에 GaN 박막을 성장한다. 성장된 GaN 박막(110)의 두께는 200 nm 이상의 두께 정도면 가능하나 그 이하의 두께라도 상관없다. 또한 성장된 GaN 박막(110)은 도핑이 되거나 되지 않아도 상관없고, GaN 이외의 Al, In 등의 물질이 일부 들어간 GaN 박막이어도 상관없다.First, referring to FIG. 1A, the GaN thin film 110 is grown to a predetermined thickness on the hetero single crystal substrate 100. The hetero single crystal substrate 100 uses an Al 2 O 3 , SiC substrate, and grows a GaN thin film on the substrate 100 using a general MOCVD method. The grown GaN thin film 110 may have a thickness of about 200 nm or more, but may be less than that. The grown GaN thin film 110 may or may not be doped, and may be a GaN thin film containing some Al, In, or other materials other than GaN.

다음, 상기 GaN 박막(110)위에 전위(dislocation) 차단용 마스크층(120)을 형성한다. 상기 전위 차단용 마스크층(120)은 실리콘 산화막 또는 실리콘 질화막을 전면 증착하여 형성한다. 이하 내용에서는 실리콘 산화막을 예로 설명한다. 전위 차단용 마스크층(120)의 두께는 수십 nm에서 수 ㎛ 까지 가능하나, 향후 공정에서 GaN을 재성장시키기 위하여 200 nm 정도가 가장 바람직하다.Next, a dislocation blocking mask layer 120 is formed on the GaN thin film 110. The potential blocking mask layer 120 is formed by depositing a silicon oxide film or a silicon nitride film on the entire surface. Hereinafter, the silicon oxide film will be described as an example. The potential blocking mask layer 120 may have a thickness of several tens of nm to several μm, but about 200 nm is most preferable to regrow GaN in a future process.

다음, 상기 전위 차단용 마스크층(120)위에 금속 박막(130)을 형성한다. 이 때 금속 박막(130)으로 사용가능한 금속으로는 비교적 낮은 녹는점을 가지는 Sn, In, Zn, Ag와 입자화가 잘 형성되는 것으로 알려진 Au, Pt 등이 적당하다. 이와 같이, 금속 박막은 Au, Pt, Sn, Ag, Zn, In중 어느 하나로 이루어질 수 있다. 또한, 상기 금속 박막의 두께는 향후 공정에서 형성되는 금속 입자의 크기를 좌우하므로, 필요한 금속 입자의 크기에 따라 금속 박막의 두께를 결정하게 된다.Next, the metal thin film 130 is formed on the potential blocking mask layer 120. At this time, as a metal usable as the metal thin film 130, Sn, In, Zn, Ag having a relatively low melting point and Au, Pt, etc., which are known to form particles well, are suitable. As such, the metal thin film may be formed of any one of Au, Pt, Sn, Ag, Zn, and In. In addition, since the thickness of the metal thin film depends on the size of the metal particles formed in a future process, the thickness of the metal thin film is determined according to the size of the metal particles required.

다음, 도 1의 (b)를 참조하면, 상기 금속 박막(130)을 소정의 온도로 열처리하여 금속 입자(132)를 형성한다. 이때, 상기 금속 박막(130)의 두께가 두꺼울수록 열처리에 의해 입자화되었을 때 금속 입자의 크기가 커지는 경향이 있으므로, 금속 박막(130)의 두께를 조절하여 금속 입자(132)의 크기를 조절할 수 있다. 상기 금속 박막에 대한 열처리는 질소 또는 산소 분위기에서 수백℃의 온도로 실시한다. 마찬가지로 열처리 온도와 시간을 조절하여 입자의 크기를 일부 조절 가능하다. 상기 금속 입자는 불규칙한 형상과 분포를 가지며, 상기 금속 입자의 크기는 1 ㎛ 미만인 것이 바람직하다. 상기 금속 입자의 크기는 상기 금속 박막의 두께, 금속의 종류 및 열처리 온도에 따라 결정된다.Next, referring to FIG. 1B, the metal thin film 130 is heat-treated at a predetermined temperature to form metal particles 132. At this time, since the thickness of the metal thin film 130 tends to increase in the size of the metal particles when they are granulated by heat treatment, the size of the metal particles 132 may be adjusted by adjusting the thickness of the metal thin film 130. have. Heat treatment of the metal thin film is carried out at a temperature of several hundred ℃ in a nitrogen or oxygen atmosphere. Similarly, the size of the particles can be partially controlled by controlling the heat treatment temperature and time. The metal particles have an irregular shape and distribution, and the size of the metal particles is preferably less than 1 μm. The size of the metal particles is determined according to the thickness of the metal thin film, the type of metal and the heat treatment temperature.

다음, 도 1의 (c)를 참조하면, 상기 금속 입자(132)를 마스크로 하여 전위 차단용 마스크층(120)인 실리콘 산화막을 식각하여 패터닝한다. 이때, 식각 방법은 건식식각이 가장 바람직하다. 특히, 식각시에 불소 성분이 들어간 반응성 플라즈마 가스를 이용하는 경우, 금속 입자(132)에 대한 실리콘 산화막의 식각비가 크기 때문에, 금속 입자(132)를 마스크로 하여 실리콘 산화막의 하부의 GaN 박막(110)이 드러날 때까지 실리콘 산화막을 식각하는 것이 가능하게 된다.Next, referring to FIG. 1C, the silicon oxide film serving as the potential blocking mask layer 120 is etched and patterned using the metal particles 132 as a mask. At this time, the etching method is most preferably dry etching. In particular, when using a reactive plasma gas containing a fluorine component during etching, since the etching ratio of the silicon oxide film to the metal particles 132 is large, the GaN thin film 110 below the silicon oxide film using the metal particles 132 as a mask. It becomes possible to etch the silicon oxide film until it is revealed.

다음, 도 1의 (d)를 참조하면, 노출된 GaN 박막(110)을 식각하여 GaN 박막을 패터닝한다. 이때, 금속 입자(132) 뿐만 아니라 패터닝된 전위 차단용 마스크층(122)인 실리콘 산화막이 GaN 박막(110)의 식각에 대한 마스크 역할을 하게 된다. 그 결과, 패터닝된 전위 차단용 마스크층(122)인 실리콘 산화막 아래의 GaN 박막은 식각되지 않고, 실리콘 산화막이 없는 노출된 GaN 박막은 모두 식각된다. GaN 박막(110)의 식각은 Cl2와 BCl3가 주성분인 반응성 플라즈마 가스를 이용하면 실리콘 산화막의 식각에 대해 충분한 식각 속도를 가지게 되므로 하부의 기판이 노출될 때까지 식각이 가능하게 되고, 식각될 GaN 박막의 두께에 따라 마스크 역할을 할 실리콘 산화막의 두께도 조절해야 한다.Next, referring to FIG. 1D, the exposed GaN thin film 110 is etched to pattern the GaN thin film. In this case, not only the metal particles 132 but also the silicon oxide film, which is the patterned potential blocking mask layer 122, serves as a mask for etching the GaN thin film 110. As a result, the GaN thin film under the silicon oxide film, which is the patterned potential blocking mask layer 122, is not etched, and all of the exposed GaN thin film without the silicon oxide film is etched. The etching of the GaN thin film 110 has sufficient etching rate for the etching of the silicon oxide film by using a reactive plasma gas containing Cl 2 and BCl 3 as main components, so that etching is possible until the underlying substrate is exposed. According to the thickness of the GaN thin film, the thickness of the silicon oxide film to act as a mask should be adjusted.

다음, 도 1의 (e)를 참조하면, GaN 박막의 패턴 식각이 끝나면, 남아있는 금속 입자(132)를 습식 에칭한다. 주로 강산 또는 금속에 따른 전용 에칭액을 사용하는데 실리콘 산화막을 에칭하지 않는 용액으로 한다. 그러한 용액에 일정 시간 담그어 금속 입자를 제거한 후 탈이온수에 세정하고, 물기를 제거하여 GaN을 재성장할 기판을 제작하게 된다.Next, referring to FIG. 1E, when the pattern etching of the GaN thin film is finished, the remaining metal particles 132 are wet etched. It mainly uses a dedicated etching solution based on a strong acid or a metal, and is a solution which does not etch a silicon oxide film. The substrate is immersed in such a solution for a certain time to remove metal particles, washed in deionized water, and then drained to prepare a substrate for regrowth of GaN.

다음, 도 1의 (f)를 참조하면, 전위 차단용 마스크층(122) 및 GaN 박막(112)이 패터닝된 기판위에 패터닝된 GaN 박막(112)을 씨드(Seed)로 하여 GaN를 재성장시킴으로써, 양질의 GaN 막(140)을 형성하게 된다. Next, referring to FIG. 1F, GaN is grown by seeding the patterned GaN thin film 112 on the substrate on which the potential blocking mask layer 122 and the GaN thin film 112 are patterned. A high quality GaN film 140 is formed.

도 3은 본 발명의 바람직한 실시예에 따라 기판상에 GaN을 재성장하여 평평한 GaN 막을 형성한 GaN 반도체 기판의 단면에 대한 전자현미경 사진이다. 도 3 및 도 1의 (f)를 참조하면, 패터닝된 실리콘 산화막(122) 바로 아래 부분의 GaN 박막(112) 벽면에서 GaN이 재성장하는데, 성장의 특성상 측면 성장(lateral growth)의 빠른 속도로 인해 상대쪽의 GaN과 만나면서 하부에 공극부(150)를 형성하게 된다. 이렇게 결합된 GaN은 이후 계속 성장하여 실리콘 산화막의 상부를 모두 덮고, 평평한 GaN 막(140)을 형성하게 된다.3 is an electron micrograph of a cross section of a GaN semiconductor substrate in which GaN is regrown on a substrate to form a flat GaN film according to a preferred embodiment of the present invention. Referring to FIGS. 3 and 1 (f), GaN regrows on the wall of the GaN thin film 112 directly below the patterned silicon oxide layer 122, due to the rapid growth of the lateral growth due to the characteristics of growth. The gap 150 is formed in the lower portion while meeting the opposite GaN. GaN thus grown continues to grow to cover all of the top portion of the silicon oxide film, thereby forming a flat GaN film 140.

도 4는 전술한 바람직한 실시예에 따라 사파이어 기판(400)에 성장된 GaN 막(410)위에 형성한 LED 소자(40)의 단면도를 도시한 것이다. 도 4를 참조하면, 상기 GaN 막(410) 위에 형성된 상기 LED 소자(40)는 n - GaN층(420)와 p - GaN층(440) 사이에 다중 양자 우물 형태의 활성층(430)을 가진 GaN 박막의 일부를 식각하여 n - GaN층(420)을 노출시킨다. 남아있는 p - GaN 층(440)의 표면에는 투명전극(450)을 형성한 후, 노출된 n - GaN층(420) 및 투명 전극(450)의 각각에 음극 전극(422) 및 양극 전극(452)을 형성한다.4 illustrates a cross-sectional view of the LED device 40 formed on the GaN film 410 grown on the sapphire substrate 400 according to the above-described preferred embodiment. Referring to FIG. 4, the LED device 40 formed on the GaN film 410 has GaN having an active layer 430 in the form of a multi-quantum well between an n-GaN layer 420 and a p-GaN layer 440. A portion of the thin film is etched to expose the n-GaN layer 420. After forming the transparent electrode 450 on the surface of the remaining p-GaN layer 440, the cathode electrode 422 and the anode electrode 452 on each of the exposed n-GaN layer 420 and transparent electrode 450 ).

이하, 도 5를 참조하여 본 발명의 다른 실시예에 따른 GaN 반도체 기판 제조 방법을 설명한다. 도 5는 본 실시예에 따라 GaN 반도체 기판을 제조하는 과정을 순차적으로 도시한 단면도들이다. 본 실시예에 따른 GaN 반도체 기판 제조 방법은 Si 기판상에 결정 결함이 적은 GaN 막을 형성하는 방법에 관한 것이다.Hereinafter, a method of manufacturing a GaN semiconductor substrate according to another exemplary embodiment of the present invention will be described with reference to FIG. 5. 5 are cross-sectional views sequentially illustrating a process of manufacturing a GaN semiconductor substrate according to the present embodiment. The GaN semiconductor substrate manufacturing method according to the present embodiment relates to a method of forming a GaN film with few crystal defects on a Si substrate.

도 5를 참조하면, 도 5의 (a) 내지 (b)의 과정은 전술한 바람직한 실시예의 제조 방법과 동일하다. 먼저 Si 기판(500) 위에 일반적인 방법으로 GaN 박막(510)을 크랙이 발생하지 않을 정도의 두께로 성장시킨 후, 전위 차단용 마스크층(520)을 형성한다. 다음, 전위 차단용 마스크층(520)위에 금속을 증착하여 금속 박막(530)을 형성한 후, 열처리하여 금속 박막의 금속들을 입자화함으로써, 금속 입자(532)를 형성한다.Referring to Figure 5, the process of Figure 5 (a) to (b) is the same as the manufacturing method of the above-described preferred embodiment. First, the GaN thin film 510 is grown on the Si substrate 500 in a general thickness such that no crack is generated, and then the mask layer 520 for dislocation blocking is formed. Next, the metal thin film 530 is formed by depositing a metal on the potential blocking mask layer 520, and then heat-treated to granulate the metals of the metal thin film, thereby forming the metal particles 532.

다음, 도 5의 (c) 및 (d)를 참조하면, 금속 입자들을 마스크로 하여 전위 차단용 마스크층(520)을 식각하여 직경 1 ㎛ 미만의 랜덤한 원 패턴을 형성한 후, 다시 금속 입자들과 패터닝된 산화물 입자를 마스크로 하여 GaN 박막(510)을 식각한다. 이때 Si(500) 기판이 일정 깊이(d1)만큼 식각되도록 하여, 이후 공정에서 GaN 박막 재성장시 상기 노출된 Si 기판에서 재성장되는 결함이 많은 GaN이 마스크 입자(522) 하단의 GaN(512) 벽면에서 재성장된 결함이 없는 GaN에 의해 차단됨을 유도하는 것이 바람직하다.Next, referring to FIGS. 5C and 5D, the potential blocking mask layer 520 is etched using the metal particles as a mask to form a random circle pattern having a diameter of less than 1 μm, and then the metal particles again. And the GaN thin film 510 is etched using the patterned oxide particles as a mask. At this time, the Si (500) substrate is etched by a predetermined depth (d1), so that the defective GaN regrown in the exposed Si substrate during the GaN thin film regrowth in a subsequent process is performed on the GaN 512 wall surface under the mask particle 522. It is desirable to induce blocking by GaN without regrown defects.

다음, 도 5의 (e) 및 (f)를 참조하면, 금속 입자를 습식에칭으로 제거한 후, 패터닝된 GaN 박막(512)를 씨드(seed)로 GaN을 재성장시킴으로써 표면 일부가 식각된 Si 기판(502)위에 결정 결함이 적은 GaN 막(540)을 형성하게 된다. 이때, GaN이 측면 성장(lateral growth)함에 따라 상대쪽의 GaN과 만나면서 하부에 공극부(550)를 형성하게 된다.Next, referring to FIGS. 5E and 5F, after removing the metal particles by wet etching, the Si substrate having a portion of the surface etched by regrowing the patterned GaN thin film 512 with seed. The GaN film 540 having few crystal defects is formed on the 502. At this time, as GaN lateral growth (lateral growth) meets the opposite GaN to form a gap 550 in the lower portion.

도 6은 본 실시예에 따른 Si 기판(600)위에 성장된 GaN 막(610)을 갖는 반도체 기판을 적용하여 제작한 GaN 발광 다이오드 소자의 단면도를 예시적으로 도시한 것이다. 도 6을 참조하면, 본 실시예에 따라 전도성 기판인 Si 기판(600)위에 성장 된 GaN 막(610)위에 형성된 발광 다이오드(60)는 n - GaN층(620)와 p - GaN층(640) 사이에 다중 양자 우물의 형태를 가지는 활성층(630)으로 이루어진 구조를 가지고 있다. Si 기판(600)의 전도성을 이용하여 음극 전극(662)은 Si 기판(600)의 하단면에 형성하고 양극 전극(652)은 p - GaN층(640)의 표면에 투명 전극(650)을 형성한 후 그 위에 형성된다.6 illustrates a cross-sectional view of a GaN light emitting diode device manufactured by applying a semiconductor substrate having a GaN film 610 grown on a Si substrate 600 according to the present embodiment. Referring to FIG. 6, the light emitting diode 60 formed on the GaN film 610 grown on the Si substrate 600, which is a conductive substrate, according to the present embodiment, has an n-GaN layer 620 and a p-GaN layer 640. It has a structure consisting of an active layer 630 having a multiple quantum well in between. The cathode electrode 662 is formed on the bottom surface of the Si substrate 600 using the conductivity of the Si substrate 600, and the anode electrode 652 forms the transparent electrode 650 on the surface of the p − GaN layer 640. Is then formed on it.

또한 이러한 Si 기판위에 형성한 발광 다이오드의 경우 Si 기판의 낮은 반사도로 인해 활성층에서 형성된 빛이 Si 기판에서 많이 흡수되므로 n - GaN층의 하단부에 반사막을 형성하는 것이 바람직하다. 상기 반사막은 AlxGa1 - xN(x=0～1)/GaN 박막을 반복적으로 성장한 브래그 반사막을 적용하는 것이 바람직하다.In addition, in the case of the light emitting diode formed on the Si substrate, since the light generated in the active layer is absorbed by the Si substrate due to the low reflectivity of the Si substrate, it is preferable to form a reflective film at the lower end of the n-GaN layer. As the reflective film, it is preferable to apply a Bragg reflective film in which an Al x Ga 1 - x N (x = 0 to 1) / GaN thin film is repeatedly grown.

이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나, 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에서, 재성장되는 GaN 막에 결정 결함이 생기지 않도록 하기 위하여 금속 입자의 종류, 열처리의 온도, 금속 입자의 크기 등은 다양하게 변형하여 실시할 수 있는 것이다. 그리고, 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the present invention has been described above with reference to preferred embodiments thereof, this is merely an example and is not intended to limit the present invention, and those skilled in the art do not depart from the essential characteristics of the present invention. It will be appreciated that various modifications and applications which are not illustrated above in the scope are possible. For example, in the embodiment of the present invention, the type of metal particles, the temperature of heat treatment, the size of the metal particles, etc. may be variously modified in order to prevent crystal defects from occurring in the regrown GaN film. And differences relating to such modifications and applications should be construed as being included in the scope of the invention defined in the appended claims.

본 발명은 종래의 pendeo epitaxy 방법을 개선시킨 것으로써, 본 발명에 의하여 이종 단결정 기판위에 결정 결함이 적은 GaN 박막의 형성을 종래보다 더 용이하고 저렴하게 실현할 수 있게 된다. The present invention is an improvement of the conventional pendeo epitaxy method, and by the present invention, it is possible to more easily and inexpensively realize formation of a GaN thin film having fewer crystal defects on a hetero single crystal substrate.

특히, 본 발명은 Si 기판위에 결정 결함이 적은 GaN 박막 성장을 실현함으로써 이러한 GaN 박막 위에 발광 다이오드의 제작을 가능하게 한다. 이와 같이, 본 발명에 의하여 GaN 발광 다이오드 소자의 제작에 사용될 수 있는 Si 기판의 GaN 반도체 기판을 제공할 수 있게 됨으로써, 2인치 이상의 Si 기판을 사용하여 발광 다이오드의 생산량을 늘릴 수 있고, 이에 따라 다이오드의 가격을 감소시킬 수 있는 효과를 준다.In particular, the present invention enables the fabrication of light emitting diodes on such GaN thin films by realizing GaN thin film growth with fewer crystal defects on the Si substrate. As such, by providing the GaN semiconductor substrate of the Si substrate that can be used in the fabrication of GaN light emitting diode device according to the present invention, it is possible to increase the output of the light emitting diode using a Si substrate of 2 inches or more, and thus the diode The effect is to reduce the price of.

Claims (8)

(a) 기판위에 GaN 박막을 형성하는 단계;(a) forming a GaN thin film on the substrate; (b) 상기 GaN 박막위에 전위 차단용 마스크층을 형성하는 단계;(b) forming a potential blocking mask layer on the GaN thin film; (c) 상기 전위 차단용 마스크층위에 소정의 금속을 증착하여 금속 박막을 형성하는 단계;(c) depositing a predetermined metal on the potential blocking mask layer to form a metal thin film; (d) 소정의 온도로 열처리하여 상기 금속 박막을 금속 입자들로 변형시키는 단계;(d) heat treating to a predetermined temperature to deform the metal thin film into metal particles; (e) 상기 금속 입자들을 마스크로 하여 상기 전위 차단용 마스크층 및 상기 GaN 박막을 식각하여 패터닝하는 단계;(e) etching and patterning the potential blocking mask layer and the GaN thin film using the metal particles as a mask; (f) 상기 금속 입자들을 제거하는 단계;(f) removing the metal particles; (g) 상기 (f) 단계의 결과물위에 GaN를 재성장시켜 GaN 막을 형성하는 단계;(g) re-growing GaN on the resultant of step (f) to form a GaN film; 를 구비하여, 기판상에 결정 결함이 적은 GaN 막을 형성하는 것을 특징으로 하는 GaN 반도체 기판 제조 방법.And forming a GaN film having few crystal defects on the substrate. 제1항에 있어서, 상기 기판은 Al2O3 또는 SiC 기판 중 어느 하나로 이루어지는 것을 특징으로 하는 GaN 반도체 기판 제조 방법. The method of claim 1, wherein the substrate is Al 2 O 3 Or a SiC substrate. 제1항에 있어서, 상기 기판은 Si 기판으로 이루어지며, The method of claim 1, wherein the substrate is made of a Si substrate, 상기 (e) 단계는 상기 금속 입자들을 마스크로 하여 상기 전위 차단용 마스크층 및 상기 GaN 박막 뿐만 아니라 Si 기판의 일정 깊이까지 식각하여 패터닝하는 것을 특징으로 하는 GaN 반도체 기판 제조 방법.The step (e) of the GaN semiconductor substrate manufacturing method characterized in that by etching the metal layer as a mask to the mask layer and the GaN thin film as well as a predetermined depth of the Si substrate. 제1항에 있어서, 상기 금속 박막을 구성하는 금속은 Au, Pt, Sn, Ag, Zn, In중 어느 하나로 이루어지는 것을 특징으로 하는 GaN 반도체 기판 제조 방법.The GaN semiconductor substrate manufacturing method of claim 1, wherein the metal constituting the metal thin film is made of any one of Au, Pt, Sn, Ag, Zn, and In. 제1항에 있어서, 상기 금속 입자는 불규칙한 형상과 분포를 가지는 것을 특징으로 하며, 상기 금속 입자의 크기는 1 ㎛ 미만인 것을 특징으로 하는 GaN 반도체 기판 제조 방법.The method of claim 1, wherein the metal particles have an irregular shape and distribution, and the metal particles have a size of less than 1 μm. 제1항에 있어서, 상기 전위 차단용 마스크층은 실리콘 산화막 또는 실리콘 질화막으로 이루어지는 것을 특징으로 하는 GaN 반도체 기판 제조 방법.The GaN semiconductor substrate manufacturing method of claim 1, wherein the potential blocking mask layer is formed of a silicon oxide film or a silicon nitride film. 제1항에 있어서, 상기 금속 입자의 크기는 상기 금속 박막의 두께, 금속의 종류 및 금속의 열처리 온도에 따라 결정되는 것을 특징으로 하는 GaN 반도체 기판 제조 방법.The method of claim 1, wherein the size of the metal particles is determined by a thickness of the metal thin film, a type of metal, and a heat treatment temperature of the metal. 삭제delete
KR20070046723A 2007-05-14 2007-05-14 Method of manufacturing semiconductor substrate having GaN layer KR100878512B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20070046723A KR100878512B1 (en) 2007-05-14 2007-05-14 Method of manufacturing semiconductor substrate having GaN layer
PCT/KR2008/002682 WO2008140254A1 (en) 2007-05-14 2008-05-14 Method of manufacturing semiconductor substrate having gan layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20070046723A KR100878512B1 (en) 2007-05-14 2007-05-14 Method of manufacturing semiconductor substrate having GaN layer

Publications (2)

Publication Number Publication Date
KR20080100706A KR20080100706A (en) 2008-11-19
KR100878512B1 true KR100878512B1 (en) 2009-01-13

Family

ID=40002396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070046723A KR100878512B1 (en) 2007-05-14 2007-05-14 Method of manufacturing semiconductor substrate having GaN layer

Country Status (2)

Country Link
KR (1) KR100878512B1 (en)
WO (1) WO2008140254A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013157875A1 (en) * 2012-04-18 2013-10-24 서울옵토디바이스주식회사 Method for manufacturing highly efficient light-emitting diode

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI419367B (en) 2010-12-02 2013-12-11 Epistar Corp Optoelectronic device and method for manufacturing the same
KR101643213B1 (en) * 2010-12-23 2016-08-10 에피스타 코포레이션 Optoelectronic device and method for manufacturing the same
JP2012142473A (en) * 2011-01-05 2012-07-26 Shogen Koden Kofun Yugenkoshi Photoelectric element and method of manufacturing the same
KR101286771B1 (en) * 2011-08-22 2013-07-16 고려대학교 산학협력단 OLED and manufacturing method of the same
KR101448870B1 (en) * 2012-11-28 2014-10-13 한국기계연구원 Method for fabricating nano/micro hybrid structure
CN103614769B (en) * 2013-10-25 2016-03-16 中国电子科技集团公司第五十五研究所 A kind of Gallium nitride homoepitaxy method based on original position etching
US9171810B2 (en) * 2013-11-21 2015-10-27 Nxp B.V. Electronic device incorporating a randomized interconnection layer having a randomized conduction pattern
CN103647008B (en) * 2013-12-31 2016-04-06 中国科学院半导体研究所 The method of growth semi-polarity GaN thick film
CN104078335B (en) * 2014-06-30 2017-04-19 中国科学院上海微***与信息技术研究所 Composite seed crystal template and method for growing GaN single crystals through HVPE

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060081108A (en) * 2005-01-07 2006-07-12 삼성코닝 주식회사 Epitaxial growth method
KR20060081107A (en) * 2005-01-07 2006-07-12 삼성코닝 주식회사 Epitaxial growth method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4088111B2 (en) * 2002-06-28 2008-05-21 日立電線株式会社 Porous substrate and manufacturing method thereof, GaN-based semiconductor multilayer substrate and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060081108A (en) * 2005-01-07 2006-07-12 삼성코닝 주식회사 Epitaxial growth method
KR20060081107A (en) * 2005-01-07 2006-07-12 삼성코닝 주식회사 Epitaxial growth method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013157875A1 (en) * 2012-04-18 2013-10-24 서울옵토디바이스주식회사 Method for manufacturing highly efficient light-emitting diode
KR101373398B1 (en) * 2012-04-18 2014-04-29 서울바이오시스 주식회사 Method for preparing high efficiency Light Emitting Diode thereof

Also Published As

Publication number Publication date
KR20080100706A (en) 2008-11-19
WO2008140254A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
KR100878512B1 (en) Method of manufacturing semiconductor substrate having GaN layer
TWI445052B (en) Growth of indium gallium nitride (ingan) on porous gallium nitride (gan) template by metal-organic chemical vapor deposition (mocvd)
JP5180050B2 (en) Manufacturing method of semiconductor device
CN102694087B (en) Electronic device and method of manufacturing the same
JP3139445B2 (en) GaN-based semiconductor growth method and GaN-based semiconductor film
US8709846B2 (en) Solid state lighting devices and associated methods of manufacturing
US6844569B1 (en) Fabrication method of nitride-based semiconductors and nitride-based semiconductor fabricated thereby
JP3471685B2 (en) Semiconductor substrate and manufacturing method thereof
KR100401898B1 (en) Base substrate for crystal growth and manufacturing method of substrate by using the same
US20140127848A1 (en) Nitride semiconductor light-emittting device and process for producing the same
KR101936970B1 (en) Semiconductor devices and fabrication methods
US20040057482A1 (en) GaN structures having low dislocation density and methods of manufacture
JP4471726B2 (en) Method for producing single crystal sapphire substrate
JPH10321911A (en) Method for manufacturing epitaxial layer of compound semiconductor on single-crystal silicon and light-emitting diode manufactured therewith
JP2003249453A (en) Manufacturing method for gallium nitride substrate
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
JP2010521810A (en) Semiconductor heterostructure and its manufacture
JP4356208B2 (en) Vapor phase growth method of nitride semiconductor
US8148178B2 (en) Method of growing nitride single crystal and method of manufacturing nitride semiconductor light emitting device
US10892159B2 (en) Semipolar or nonpolar group III-nitride substrates
JP4743989B2 (en) Semiconductor device, method for manufacturing the same, and method for manufacturing a semiconductor substrate
JP2002008998A (en) Manufacturing method for group iii nitride compound semiconductor element
JP4665286B2 (en) Semiconductor substrate and manufacturing method thereof
JP2001148348A (en) Gab SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD
US20210175077A1 (en) Semipolar or nonpolar group iii-nitride substrates

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee