JP4665286B2 - Semiconductor substrate and manufacturing method thereof - Google Patents
Semiconductor substrate and manufacturing method thereof Download PDFInfo
- Publication number
- JP4665286B2 JP4665286B2 JP2000083324A JP2000083324A JP4665286B2 JP 4665286 B2 JP4665286 B2 JP 4665286B2 JP 2000083324 A JP2000083324 A JP 2000083324A JP 2000083324 A JP2000083324 A JP 2000083324A JP 4665286 B2 JP4665286 B2 JP 4665286B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor layer
- semiconductor
- growth
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明が属する技術分野】
本発明は、半導体基材及びその製造方法に関し、特に用いる材料がGaN系化合物半導体の場合に好適な半導体基材及びその製造方法に関するものである。
【0002】
【従来の技術】
GaN系化合物半導体結晶のエピタキシャル成長は、格子整合する基板の入手が困難であるため、一般にサファイア基板などの上にバッファ層を介して行われている。この場合、エピタキシャル膜と基板との格子不整合のため、成長界面から転位などの格子欠陥が導入され、エピタキシャル膜の表面には約1010cm-2オーダーの転位が存在する。前記エピタキシャル膜中の転位は、デバイスにおいてリーク電流、非発光センターや電極材料の拡散の原因となるため、転位密度を減らす方法が試みられている。
【0003】
その一つとして、例えば特開平10−312971号公報に記載されているような、選択成長を用いた方法がある。この方法は、SiO2などのマスク材料を用いて基板上にパターニングを施与して選択成長を行い、さらにこのマスク材料を埋め込むまで成長を続けることで、マスク材料により転位が遮断され、或いはマスク上における結晶成長過程で転位の伝搬方向が曲げられるなどの効果により、転位密度の低減がなされるものである。
【0004】
【発明が解決しようとする課題】
しかしながら上記の方法では、マスク材料を埋め込む際に、マスク上を成長面に対して横方向に成長した結晶が、成長が進むにつれその結晶軸が傾く(Tilt;チルト)という現象がおこる。マスク上ではチルトした結晶同士が合体するのでそこで新たな欠陥が発生する。結晶軸がチルトする原因は定かではないが、マスク材料が影響しているものと考えられる。また、マスクを作製する工程はエピタキシャル結晶成長装置から一旦外部に取り出してから行う必要があるため、工程の複雑化、基板の汚染、又は基板表面が損傷を受ける可能性がある等の問題を有している。
特に上記のマスクを使った選択成長プロセスを多重化する場合の、エピタキシャル成長装置から一旦外部に取り出す工程の煩雑さと汚染・表面損傷の可能性の問題は大きい。
【0005】
近年、ハライド気相エピタキシャル法(HVPE)等を使って高品質のGaN基板が得られる様になってきてはいる。しかし、それでも105〜107cm-2の転位密度の基板であり、デバイスの高性能化には更に転位密度を下げることが要求され、また不可欠でもある。
【0006】
従って本発明は、GaN系化合物半導体結晶のエピタキシャル成長において、従来の選択成長に用いられるSiO2などのマスク材料を用いること無しに転位密度を低減させた、従って成長が進むにつれその結晶軸が傾くチルト現象が著しく改善された高品質なエピタキシャル膜を備える半導体基材、及びエピタキシャル成長装置に基板を装填してから外部に取り出すことなく低転位密度のエピタキシャル膜が得られる成長方法を提供することを目的とし、特に、比較的高品質なGaN基板を、更に転位密度を低減させ、より高品質なエピタキシャル膜を得るための成長方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明の半導体基材は、基板の結晶成長面が凹凸面とされ、該凹凸面における凸部の上方部から専ら結晶成長させて第1半導体層が形成され、その上にアンチサーファクタント材料が固定化された界面又は領域を介して第2半導体層が形成されていることを特徴とするものである。
【0008】
また、本発明の半導体基材の製造方法は、基板上に半導体結晶を気相成長させるにあたり、予め基板表面に凹凸面加工を施した後に該基板に対して原料ガスを供給し、前記凹凸面における凸部の上方部から専ら結晶成長させて第1の半導体層を形成する工程と、前記第1の半導体層の表面状態をアンチサーファクタント材料により変化させ、しかる後原料ガスを供給することで前記第1の半導体層表面に成長される半導体結晶からなるドット構造を新たな結晶成長核として生成される第2の半導体層を形成する工程とを有することを特徴とする。
【0009】
上記の場合において、アンチサーファクタント材料としてはSiを用いることが好ましい。また、第1の半導体層の成長を、基板の凹部を第1の半導体層が覆う前に停止し、次いでその表面状態をアンチサーファクタント材料により変化させるようにすることは、好ましい態様である。
【0010】
【作用】
基板の結晶成長面が凹凸面とし、該凹凸面における凸部の上方部から専ら結晶成長させて第1半導体層を形成する過程は、当該凸部からの結晶成長部だけから発生した、或いは凸部に存する転位線を承継つつ成長するモードと、ラテラル方向成長をなし実質的に無転位状態の成長モードとを有し、約1桁の転位密度低減効果を生む。本発明においては、このようにして形成した第1の半導体層の表面状態をアンチサーファクタント材料により変化させ、しかる後第2の半導体層を形成する。アンチサーファクタント材料を供給によって改質された表面には、アンチサーファクタント材料が固定化されることになるのであるが、当該固定化されたアンチサーファクタント材料が転位線の延伸を阻止する作用をなす。これにより、第1の半導体層中に残留している転位線の延伸が遮断され、その上に成長される第2の半導体層はさらなる低転位密度化が図られるものである。
【0011】
【発明の実施の態様】
以下図面に基づいて本発明の実施態様を説明する。
図1は本発明にかかる半導体基材の製造プロセスを示す図である。図において、先ず(a)に示す通り、基板1の結晶成長面に凸部11と凹部12とを設ける。その後、この基板に例えばGaN系化合物半導体などの半導体結晶成長用の原料ガスを供給し、凸部11の上方部から専ら結晶成長させることで第1の半導体層2を形成する(図1(b))。この際、ラテラル方向成長が生じることで凹部12が空洞部13となって残留する。そして第1の半導体層2の表面に、表面状態を変化させる物質(アンチサーファクタント材料)を作用させ、アンチサーファクタント材料3を固定化させる(図1(c))。しかる後、原料ガスを供給し、半導体結晶からなるドット構造を新たな結晶成長核として生成される第2の半導体層4を形成して(図1(d))、本発明の半導体基材が完成する。
【0012】
上記した半導体基材について詳述する。
基板1の結晶成長面に形成される凸部11は、その上方部から専ら結晶成長が行われるような形状とされる。「上方部から専ら結晶成長が行われる」とは、凸部11の頂点ないし頂面及びその近傍での結晶成長が優勢に行い得る状態をいい、成長初期には凹部12での成長が生じてもよいが最終的には凸部11の結晶成長が優勢となることを指す。つまり上方部を新たな結晶成長核としたラテラル成長により低転位領域が形成されれば、従来のマスクを要する選択成長と同様の効果がある。これが基板への凹凸部施与によりマスクレスで成長可能となる。
【0013】
この実施例では凸部11をストライプ状に形成した場合を示しており、凹凸の形状にもよるが、この場合第1の半導体層2の原料ガスが凹部12及びその近傍に十分至らず、凸部11の上方部からしか結晶成長が起こらない。従って、結晶成長初期は凸部11の上方部にその断面形状がキノコ状の結晶単位が生成される。このような状況下、結晶成長が続けられると凸部11の上方部を起点とし横方向に成長した膜がつながって、やがて図1(b)のように凹部に空洞部13を残したまま、基板1の凹凸面を第1の半導体層12が覆うことになる。この場合、横方向に成長した部分、つまり凹部12上部には低転位領域が形成され、作製した膜の高品質化が図れているのである。
【0014】
ついで第1の半導体層2の表面にアンチサーファクタント材料を固定化させるのであるが、その方法としては表面とアンチサーファクタント材料を接触させる手法が挙げられる。接触の方法は限定されないが、例えば有機金属気相成長法(MOCVD法)を用いる場合であれば、MOCVD装置内に前記第1の半導体層2を成長させた基板を据え付け、装置内にアンチサーファクタント材料を供給すればよい。その供給方法としては、例えばテトラエチルシラン(TESi)、シラン(SiH4)等のSiを含む化合物をガス状として供給する方法が挙げられる。
【0015】
アンチサーファクタント材料を表面に作用させることにより、表面エネルギーが高い、微小な領域が表面に多数存在するようになる。すなわち、アンチサーファクタント材料3が基板表面に固定化されることになる(図1(c))。
【0016】
その後連続して第2の半導体層4の材料としての、例えばGaN系化合物半導体材料を供給すると、表面エネルギーの高い領域からはGaN系化合物半導体は成長しにくく、ドット構造が形成される。この現象は、アンチサーファクタント材料が基板上に吸着又は化学結合により固定化されて結晶表面を覆い、GaN系結晶の二次元成長を阻害するとも解釈される。即ち、あたかも選択成長に用いるSiO2マスクの如く作用するものであって、このような作用は、Ge、Mg、Zn等のアンチサーファクタント材料でも得られる。しかしながら、結晶の汚染の問題を回避するという点において、Siを用いることが望ましい。
【0017】
本発明におけるドット構造とは、アンチサーファクタント材料が作用していない領域、或いはGaNの成長を阻害しない領域から発生する微小構造体を指し、その形状は多面構造、ドーム状、棒状など、様々な形態を呈し、かかる形態は結晶成長条件、下地の結晶性、アンチサーファクタント材料の分布密度などにより異なることになる。
【0018】
アンチサーファクタント材料が作用する領域の密度は、アンチサーファクタント材料の供給量、供給時間または基板の温度などにより制御できる。
【0019】
ドット構造が形成されたあと、さらに連続してGaN系化合物半導体の成長を行うと、ドット構造を新たな結晶成長核としてエピタキシャル成長が起こり、第2の半導体層4が形成される(図1(d))。ドット構造は微小開口領域からのエピタキシャル成長によって形成されるため、転位線がこの開口を通して延伸する確率は極めて低くなり、また下地から伸びた転位線はアンチサーファクタント材料のマスクとしての作用で遮断されるため、エピタキシャル膜表面での転位密度は低減されることになる。
【0020】
本発明によれば、基板1への凹凸面形成によるラテラル方向成長にて第1の半導体層2を成長し、その表面上へのアンチサーファクタント材料3の固定化(原子レベルのマスクといえる)によるラテラル方向成長にて第2の半導体層4を成長するので、転位線の遮断を2段階で行うことができるので、成長結晶層の一層の低転位密度化が図られる。このような多段階の転位線遮断は、基板1へ施与した凹凸面を第1の半導体層2の表面に施与することでも達成できるが、この場合は一旦基板を成長炉から取り出して凹凸加工をせねばならず、作業性の観点からは不都合が有るが、本発明の方法では連続的にこれらの工程を行えるので好ましい。
【0021】
なお、第1の半導体層2の成長において、該層が凹部12を覆う前に、即ち上述したキノコ状の結晶単位の段階で第1の半導体層2の成長を停止し、アンチサーファクタント材料3を前記キノコ状の結晶単位の表面に固定化するようにしてもよい。転位線は成長条件によってはラテラル方向に延伸する場合があり、そしてこのような転位線の複数が互いに合流して大きな転位欠陥を生起する場合があるが、キノコ状の結晶単位の段階でアンチサーファクタント材料3を固定化して転位線の延伸を遮断すれば、このような転位欠陥の生成を低減できる意味において有用である。
【0022】
上記した基板1とは、各種の半導体結晶層を成長させるためのベースとなる基板であって、格子整合のためのバッファ層等も未だ形成されていない状態のものを言う。このような基板としては、サファイア(C面、A面、R面)、SiC(6H、4H、3C)、GaN、Si、スピネル、ZnO,GaAs,NGOなどを用いることができるが、発明の目的に対応するならばこのほかの材料を用いてもよい。なお、基板の面方位は特に限定されなく、ジャスト基板でも良いしオフ角を付与した基板であっても良い。更に、サファイア基板などに数μmのGaN系半導体をエピタキシャル成長してある基板を用いても良い。
【0023】
基板1上に成長される半導体結晶としては種々の半導体材料を用いることができ、AlxGa1-x-yInyN(0≦x≦1、0≦y≦1、0≦x+y≦1)ではx、yの組成比を変化させたGaN、Al0.5Ga0.5N、In0.5Ga0.5Nなどが例示できる。
【0024】
中でも、AlGaN等のAlを含有する半導体材料の場合、従来のマスク方式ではSiO2マスク層上に成長するという問題があったが、本発明によるとマスクレス化によりかかる問題が解消されるため、従来できなかったAlGaNのラテラル成長が可能となり低転位で高品質な膜の成長が基板直上から可能となる。このため紫外線発光素子等で問題となるGaN層による光吸収がなくなり応用上特に好適である。
【0025】
【実施例】
以下具体的な実施例につき説明する。
[実施例1]
c面サファイア基板上にフォトレジストのパターニング(幅:2μm、周期:4μm、ストライプ方位:ストライプ延伸方向がサファイア基板の<11−20>方向)を行い、RIE(Reactive Ion Etching)装置で5μmの深さまで断面方形型にエッチングした。この時のアスペクト比は2.5であった。フォトレジストを除去後、MOVPE装置に基板を装着した。その後、水素雰囲気下で1100℃まで昇温し、サーマルエッチングを行った。その後温度を500℃まで下げ、3族原料としてトリメチルガリウム(以下TMG)を、N原料としてアンモニアを流し、GaN低温バッファー層を成長した。つづいて温度を1000℃に昇温し原料としてTMG・アンモニアを、ドーパントとしてシランを流し、第1の半導体層としてのn型GaN層を成長した。その時の成長時間は、通常の凹凸の施していない場合のGaN成長における4μmに相当する時間とした。これにより、図1(b)に示すように凹部に空洞部13を残したまま凹凸部を覆い、平坦になったGaN膜からなる第1の半導体層2が得られた。
【0026】
次にTMG、アンモニアの供給を止め、成長温度をそのままとして、続いてH2をキャリアガスとして、アンチサーファクタント材料としてのSiを含む化合物であるテトラエチルシランを供給し、第1の半導体層2の表面に10秒間接触させた。
【0027】
テトラエチルシランの供給を止め、再び第2の半導体層4形成のための原料としてのTMG、アンモニアを供給し、GaNからなるドット構造を形成した。その後連続して原料を供給し、ドット同士が合体し、表面が平坦に埋め込まれるまで成長を続けた。これにより、厚さ2μmのGaNからなる第2の半導体層4を形成した。
【0028】
このようにして成長した第2の半導体層4表面の転位密度を測定したところ、105cm-2であった。また断面TEM観察から、空洞上部での新たな欠陥の発生は観察されなかった。
【0029】
[実施例2]
上記実施例1で得られた半導体基材における第2の半導体層4の表面に、上記と同様にしてアンチサーファクタント材料の供給源としてのテトラエチルシランを供給し、その後結晶成長させる工程を繰り返し、アンチサーファクタント材料が固定化された界面を5つ多重化したGaN半導体結晶を作製した。
5つ目の界面上に成長したGaN半導体結晶層の転位密度を測定したところ、102cm-2まで低下した。
【0030】
【発明の効果】
以上説明した通りの本発明の半導体基材及びその製造方法によれば、マスク材料を用いること無しに転位密度の低減させることができる。これにより高品質なGaN系化合物半導体結晶の作製が可能となる。 この上にLEDやLDなどの半導体発光素子や受光素子、電子デバイスを作製すれば、その特性は飛躍的に向上することが期待される。
【図面の簡単な説明】
【図1】本発明の半導体基材の製造工程を示す概略図である。
【符号の説明】
1 基板
11 凸部
12 凹部
13 空洞部
2 第1の半導体層
3 アンチサーファクタント材料
4 第2の半導体層[0001]
[Technical field to which the invention belongs]
The present invention relates to a semiconductor substrate and a manufacturing method thereof, and more particularly to a semiconductor substrate and a manufacturing method thereof suitable when the material used is a GaN-based compound semiconductor.
[0002]
[Prior art]
Epitaxial growth of a GaN-based compound semiconductor crystal is generally performed via a buffer layer on a sapphire substrate or the like because it is difficult to obtain a lattice-matched substrate. In this case, due to lattice mismatch between the epitaxial film and the substrate, dislocation defects such as dislocations are introduced from the growth interface, and dislocations on the order of about 10 10 cm −2 exist on the surface of the epitaxial film. Since dislocations in the epitaxial film cause leakage current in the device, diffusion of non-light-emitting centers and electrode materials, methods for reducing the dislocation density have been attempted.
[0003]
As one of them, there is a method using selective growth as described in Japanese Patent Laid-Open No. 10-312971, for example. In this method, patterning is performed on a substrate using a mask material such as SiO 2 and selective growth is performed, and further, growth is continued until the mask material is embedded, whereby dislocation is blocked by the mask material, or mask The dislocation density is reduced by the effect that the dislocation propagation direction is bent in the crystal growth process above.
[0004]
[Problems to be solved by the invention]
However, in the above-described method, when the mask material is embedded, a crystal that has grown on the mask in a direction transverse to the growth surface is tilted as the growth proceeds (tilt). Since the tilted crystals merge on the mask, a new defect is generated there. The cause of tilting of the crystal axis is not clear, but it is thought that the mask material has an influence. In addition, since the mask fabrication process must be performed once after taking it out of the epitaxial crystal growth apparatus, there is a problem that the process is complicated, the substrate is contaminated, or the substrate surface may be damaged. is doing.
In particular, when the selective growth process using the above-described mask is multiplexed, the problems of the complexity of the process of taking it out from the epitaxial growth apparatus and the possibility of contamination and surface damage are significant.
[0005]
In recent years, high quality GaN substrates have been obtained using halide vapor phase epitaxy (HVPE) or the like. However, it is still a substrate having a dislocation density of 10 5 to 10 7 cm −2 , and it is required and indispensable to further lower the dislocation density in order to improve the performance of the device.
[0006]
Accordingly, the present invention reduces the dislocation density in the epitaxial growth of GaN-based compound semiconductor crystals without using a mask material such as SiO 2 conventionally used for selective growth, and therefore tilts the crystal axis as the growth proceeds. An object of the present invention is to provide a semiconductor substrate having a high-quality epitaxial film in which the phenomenon is remarkably improved, and a growth method capable of obtaining an epitaxial film having a low dislocation density without taking out the substrate after loading the substrate into the epitaxial growth apparatus. In particular, an object is to provide a growth method for obtaining a higher quality epitaxial film by further reducing the dislocation density of a relatively high quality GaN substrate.
[0007]
[Means for Solving the Problems]
In the semiconductor substrate of the present invention, the crystal growth surface of the substrate is an uneven surface, and the first semiconductor layer is formed by growing the crystal exclusively from the upper part of the convex portion on the uneven surface, and the antisurfactant material is fixed thereon. The second semiconductor layer is formed through the converted interface or region.
[0008]
Further, in the method for producing a semiconductor substrate of the present invention, when vapor-phase-growing a semiconductor crystal on a substrate, after the surface of the substrate is processed in advance, a source gas is supplied to the substrate, Forming a first semiconductor layer by crystal growth exclusively from the upper part of the protrusion in the above, and changing the surface state of the first semiconductor layer with an anti-surfactant material, and then supplying a source gas And a step of forming a second semiconductor layer generated using a dot structure made of a semiconductor crystal grown on the surface of the first semiconductor layer as a new crystal growth nucleus.
[0009]
In the above case, Si is preferably used as the anti-surfactant material. In addition, it is a preferable aspect that the growth of the first semiconductor layer is stopped before the concave portion of the substrate is covered with the first semiconductor layer, and then the surface state is changed by the anti-surfactant material.
[0010]
[Action]
The process in which the crystal growth surface of the substrate is an uneven surface and the first semiconductor layer is formed by crystal growth exclusively from the upper portion of the convex portion on the uneven surface is generated only from the crystal growth portion from the convex portion or the convex portion. It has a mode of growing while inheriting the dislocation line existing in the part, and a growth mode of lateral growth and substantially no dislocation, and produces an effect of reducing the dislocation density by about one digit. In the present invention, the surface state of the first semiconductor layer thus formed is changed by an anti-surfactant material, and then the second semiconductor layer is formed. The anti-surfactant material is immobilized on the surface modified by supplying the anti-surfactant material, and the immobilized anti-surfactant material functions to prevent extension of dislocation lines. Thereby, the extension of dislocation lines remaining in the first semiconductor layer is blocked, and the second semiconductor layer grown thereon is further reduced in dislocation density.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a diagram showing a manufacturing process of a semiconductor substrate according to the present invention. In the figure, first, as shown in (a), a
[0012]
The semiconductor substrate described above will be described in detail.
The
[0013]
In this embodiment, the case where the
[0014]
Next, an anti-surfactant material is immobilized on the surface of the
[0015]
By causing the anti-surfactant material to act on the surface, a large number of minute regions with high surface energy are present on the surface. That is, the
[0016]
When, for example, a GaN-based compound semiconductor material is continuously supplied as the material of the
[0017]
The dot structure in the present invention refers to a microstructure that is generated from a region where no anti-surfactant material is acting or a region that does not inhibit the growth of GaN, and its shape is various forms such as a polyhedral structure, a dome shape, and a rod shape. This form varies depending on the crystal growth conditions, the crystallinity of the base, the distribution density of the anti-surfactant material, and the like.
[0018]
The density of the region where the anti-surfactant material acts can be controlled by the supply amount of the anti-surfactant material, the supply time or the temperature of the substrate.
[0019]
When the GaN-based compound semiconductor is further grown continuously after the dot structure is formed, epitaxial growth occurs using the dot structure as a new crystal growth nucleus, and the
[0020]
According to the present invention, the
[0021]
In the growth of the
[0022]
The above-mentioned
[0023]
Various semiconductor materials can be used as the semiconductor crystal grown on the
[0024]
Among them, in the case of a semiconductor material containing Al such as AlGaN, the conventional mask method has a problem of growing on the SiO 2 mask layer, but according to the present invention, the problem is eliminated by making the maskless, Lateral growth of AlGaN, which has not been possible before, becomes possible, and a high-quality film with low dislocations can be grown from directly above the substrate. For this reason, light absorption by the GaN layer, which is a problem in the ultraviolet light-emitting device or the like, is eliminated, which is particularly suitable for application.
[0025]
【Example】
Specific examples will be described below.
[Example 1]
Photoresist patterning (width: 2 μm, period: 4 μm, stripe orientation: <11-20> direction of the sapphire substrate) on the c-plane sapphire substrate, and a depth of 5 μm with a RIE (Reactive Ion Etching) device This was etched into a square cross section. The aspect ratio at this time was 2.5. After removing the photoresist, the substrate was mounted on the MOVPE apparatus. Then, it heated up to 1100 degreeC in hydrogen atmosphere, and performed the thermal etching. Thereafter, the temperature was lowered to 500 ° C., trimethylgallium (hereinafter referred to as TMG) was flown as a
[0026]
Next, the supply of TMG and ammonia is stopped, the growth temperature is kept as it is, and then tetraethylsilane, which is a compound containing Si as an antisurfactant material, is supplied using H2 as a carrier gas, to the surface of the
[0027]
The supply of tetraethylsilane was stopped, and TMG and ammonia as raw materials for forming the
[0028]
The dislocation density on the surface of the
[0029]
[Example 2]
In the same manner as described above, tetraethylsilane as a supply source of the antisurfactant material is supplied to the surface of the
When the dislocation density of the GaN semiconductor crystal layer grown on the fifth interface was measured, it decreased to 10 2 cm -2 .
[0030]
【The invention's effect】
According to the semiconductor substrate of the present invention and the manufacturing method thereof as described above, the dislocation density can be reduced without using a mask material. This makes it possible to produce a high-quality GaN-based compound semiconductor crystal. If a semiconductor light emitting element such as an LED or LD, a light receiving element, or an electronic device is fabricated thereon, the characteristics are expected to be dramatically improved.
[Brief description of the drawings]
FIG. 1 is a schematic view showing a production process of a semiconductor substrate of the present invention.
[Explanation of symbols]
DESCRIPTION OF
Claims (6)
(イ)予め基板表面に凹凸面加工を施した後に該基板に対して原料ガスを供給し、前記凹凸面における凸部の上方部を結晶成長核としたラテラル成長により形成された低転位領域を含む第1の半導体層を形成する工程と、
(ロ)前記第1の半導体層の表面にアンチサーファクタント材料を接触させて、該表面にアンチサーファクタント材料が作用した領域と作用していない領域とを形成する工程と、(ハ)しかる後原料ガスを供給することで前記第1の半導体層表面に第2の半導体層を形成する工程と
を有し、
前記第1の半導体層を前記(イ)の工程に用いたエピタキシャル成長装置から一旦外部に取り出すことなく前記(ロ)の工程を行うことを特徴とする半導体基材の製造方法。In vapor phase growth of semiconductor crystals on a substrate,
(A) A low dislocation region formed by lateral growth in which a source gas is supplied to the substrate after the surface of the substrate has been processed in advance, and the upper portion of the protrusion on the uneven surface is a crystal growth nucleus. Forming a first semiconductor layer that includes:
(B) a step of bringing an antisurfactant material into contact with the surface of the first semiconductor layer to form a region where the antisurfactant material has acted and a region where the antisurfactant material has not acted on the surface; Forming a second semiconductor layer on the surface of the first semiconductor layer by supplying
A method of manufacturing a semiconductor substrate, comprising performing the step (b) without once taking out the first semiconductor layer from the epitaxial growth apparatus used in the step (a).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000083324A JP4665286B2 (en) | 2000-03-24 | 2000-03-24 | Semiconductor substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000083324A JP4665286B2 (en) | 2000-03-24 | 2000-03-24 | Semiconductor substrate and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001274093A JP2001274093A (en) | 2001-10-05 |
JP4665286B2 true JP4665286B2 (en) | 2011-04-06 |
Family
ID=18599983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000083324A Expired - Fee Related JP4665286B2 (en) | 2000-03-24 | 2000-03-24 | Semiconductor substrate and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4665286B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4644942B2 (en) * | 2001-01-18 | 2011-03-09 | ソニー株式会社 | Crystal film, crystal substrate, and method of manufacturing semiconductor device |
JP3946541B2 (en) * | 2002-02-25 | 2007-07-18 | 三菱電線工業株式会社 | LIGHT EMITTING DEVICE, LIGHTING DEVICE USING THE SAME, AND METHOD FOR MANUFACTURING AND DESIGNING THE LIGHT EMITTING DEVICE |
EP1814166A1 (en) | 2002-05-15 | 2007-08-01 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light emitting element and production method therefor |
JP4767987B2 (en) * | 2002-12-05 | 2011-09-07 | 日本碍子株式会社 | Semiconductor stack structure and dislocation reduction method of group III nitride layer group |
JP4451846B2 (en) | 2003-01-14 | 2010-04-14 | パナソニック株式会社 | Method of manufacturing nitride semiconductor device |
CN100338790C (en) * | 2005-09-30 | 2007-09-19 | 晶能光电(江西)有限公司 | Method for preparing InGaAlN thin film on silicon bulk |
JP2007123927A (en) * | 2006-12-18 | 2007-05-17 | Mitsubishi Cable Ind Ltd | Light emitting device and illuminator using it |
KR101338698B1 (en) | 2007-04-16 | 2013-12-06 | 엘지이노텍 주식회사 | Nitride semiconductor light emitting device |
JP2009071337A (en) * | 2008-12-29 | 2009-04-02 | Mitsubishi Chemicals Corp | Light emitting device, and illuminating device using the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999065068A1 (en) * | 1998-06-10 | 1999-12-16 | North Carolina State University | Fabrication of gallium nitride semiconductor layers by lateral growth from trench sidewalls |
JP2000077336A (en) * | 1998-08-28 | 2000-03-14 | Sony Corp | Substrate for semiconductor growth, manufacture thereof, and semiconductor device |
JP2001519603A (en) * | 1997-10-07 | 2001-10-23 | クリー インコーポレイテッド | Group III nitride photonic device on silicon carbide substrate with conductive buffer interlayer structure |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3987898B2 (en) * | 1996-09-03 | 2007-10-10 | 独立行政法人理化学研究所 | Quantum dot forming method and quantum dot structure |
JP3660801B2 (en) * | 1998-06-04 | 2005-06-15 | 三菱電線工業株式会社 | GaN-based semiconductor light emitting device |
-
2000
- 2000-03-24 JP JP2000083324A patent/JP4665286B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001519603A (en) * | 1997-10-07 | 2001-10-23 | クリー インコーポレイテッド | Group III nitride photonic device on silicon carbide substrate with conductive buffer interlayer structure |
WO1999065068A1 (en) * | 1998-06-10 | 1999-12-16 | North Carolina State University | Fabrication of gallium nitride semiconductor layers by lateral growth from trench sidewalls |
JP2000077336A (en) * | 1998-08-28 | 2000-03-14 | Sony Corp | Substrate for semiconductor growth, manufacture thereof, and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2001274093A (en) | 2001-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3550070B2 (en) | GaN-based compound semiconductor crystal, growth method thereof and semiconductor substrate | |
KR100401898B1 (en) | Base substrate for crystal growth and manufacturing method of substrate by using the same | |
JP4932121B2 (en) | Method for manufacturing group III-V nitride semiconductor substrate | |
JP4581490B2 (en) | III-V group nitride semiconductor free-standing substrate manufacturing method and III-V group nitride semiconductor manufacturing method | |
KR101251443B1 (en) | Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy | |
JP3139445B2 (en) | GaN-based semiconductor growth method and GaN-based semiconductor film | |
JP5371430B2 (en) | Semiconductor substrate, method for manufacturing a self-supporting semiconductor substrate by hydride vapor phase epitaxy, and mask layer used therefor | |
KR100682879B1 (en) | Epitaxial growth method | |
US20120187444A1 (en) | Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template | |
KR101222299B1 (en) | Group ⅲ-nitride crystal, manufacturing method thereof, group ⅲ-nitride crystal substrate and semiconductor device | |
JP5531983B2 (en) | Method for manufacturing group III-V nitride semiconductor substrate | |
JP5244487B2 (en) | Gallium nitride growth substrate and method for manufacturing gallium nitride substrate | |
JP2005101475A (en) | Iii-v group nitride semiconductor substrate and method for manufacturing the same | |
KR100878512B1 (en) | Method of manufacturing semiconductor substrate having GaN layer | |
JP4356208B2 (en) | Vapor phase growth method of nitride semiconductor | |
JP4665286B2 (en) | Semiconductor substrate and manufacturing method thereof | |
JP3545962B2 (en) | GaN-based compound semiconductor crystal growth method and semiconductor crystal substrate | |
KR100571225B1 (en) | Method for growing nitride compound semiconductor | |
JP2011216549A (en) | METHOD OF MANUFACTURING GaN-BASED SEMICONDUCTOR EPITAXIAL SUBSTRATE | |
US20050132950A1 (en) | Method of growing aluminum-containing nitride semiconductor single crystal | |
JP2002093720A (en) | Formation method of semiconductor layer | |
JP2001288000A (en) | Method for producing semiconductor thin film crystal | |
JP2003257879A (en) | 3-5 group compound semiconductor and method for preparing the same | |
RU135186U1 (en) | SEMICONDUCTOR LIGHT-RADIATING DEVICE | |
KR100676881B1 (en) | Fabricating method of single crystal thin film of compound semiconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070221 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090610 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090610 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090618 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100528 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |