KR100873299B1 - Ｓｓｏｉ 기판의 제조방법 - Google Patents

Ｓｓｏｉ 기판의 제조방법 Download PDF

Info

Publication number
KR100873299B1
KR100873299B1 KR1020070083630A KR20070083630A KR100873299B1 KR 100873299 B1 KR100873299 B1 KR 100873299B1 KR 1020070083630 A KR1020070083630 A KR 1020070083630A KR 20070083630 A KR20070083630 A KR 20070083630A KR 100873299 B1 KR100873299 B1 KR 100873299B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
impurity
sige
ssoi
Prior art date
Application number
KR1020070083630A
Other languages
English (en)
Inventor
김인겸
강석준
육형상
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020070083630A priority Critical patent/KR100873299B1/ko
Priority to JP2008209039A priority patent/JP5697839B2/ja
Priority to AT08162465T priority patent/ATE538494T1/de
Priority to EP08162465A priority patent/EP2028685B1/en
Priority to TW97131791A priority patent/TWI470744B/zh
Priority to US12/195,229 priority patent/US7906408B2/en
Priority to CN2008101471321A priority patent/CN101373710B/zh
Application granted granted Critical
Publication of KR100873299B1 publication Critical patent/KR100873299B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

저온 열처리를 통해서 접합기판을 분리하여 SSOI 기판을 제조할 수 있는 SSOI 기판의 제조방법이 개시된다. 본 발명의 SSOI 기판의 제조방법은 제1 기판을 제공하는 단계, 상기 제1 기판의 표면에 SiGe을 성장시켜 SiGe층을 형성하는 단계, 상기 SiGe층의 표면에 상기 SiGe의 격자상수보다 작은 격자상수를 가지는 Si을 성장시켜 변형 실리콘층을 형성하는 단계, 상기 변형 실리콘층 표면에서 이온을 주입하여 상기 SiGe층 내에 이온 주입층을 형성하는 단계, 산화막이 형성된 제2 기판을 제공하는 단계, 상기 변형 실리콘층과 상기 산화막이 대향되도록 상기 제1 기판과 상기 제2 기판을 접합하여 접합기판을 형성하는 단계, 상기 접합기판을 열 처리하여 분리하는 단계 및 분리된 상기 제2 기판 표면에서 잔류 상기 SiGe층을 제거하여 상기 변형 실리콘층, 산화막 및 제2 기판으로 이루어진 SSOI 기판을 완성하는 단계를 포함하여 이루어진다. 여기서, 상기 SiGe층은 에피택셜 공정을 이용하여 다단계로 나누어 형성하되, 상기 SiGe층의 형성 단계와 인시츄(in-situ) 공정으로 이온이 주입될 깊이에 불순물이 도핑된 불순물층이 형성된다. 따라서, 표면 미소 거칠기가 우수한 기판을 제조할 수 있으며, 주입된 이온과 불순물의 상호 작용에 의해 저온 열처리를 통해서도 접합기판을 분리할 수 있어 제조비용을 절감하는 효과와 함께 장치의 구성을 용이하게 할 수 있다.
SSOI, 기판, 불순물, 표면 거칠기, 이온, 분리

Description

ＳＳＯＩ 기판의 제조방법{MANUFACTURING METHOD FOR ＳＳＯＩ WAFER}
본 발명은 SSOI 기판을 제작하는 제작방법에 관한 것으로서, 보다 자세하게는 디바이스 특성 향상을 위해 필수적인 표면 미소 거칠기가 우수한 기판을 제공하고, 저온 열처리에 의해서도 접합기판의 분리가 가능한 SSOI 기판의 제작방법을 제공함에 있다.
T. A. Langdo 등은 Solid-state electronics 48 (2004) 에 "Strained Si on insulator technology: from materials to devices"라는 제목으로 에스에스오아이 제조방법 및 특성에 관한 논문을 발표했다.
실리콘 기판에 경사진 실리콘 게르마늄층을 성장한 후, 그 위에 이완된 실리콘 게르마늄층을 일정한 게르마늄 함량을 지니도록 성장하였으며 최상 층에 스트레인드 실리콘을 성장시켰다. 다음 이완된 실리콘 게르마늄층 안으로 이온을 주입하여 산화된 실리콘 웨이퍼와 접합 및 열처리 후 이완된 실리콘 게르마늄층의 이온주입 영역에서 분리가 되어 최상층에 실리콘 게르마늄층 일부가 남는 구조를 형성하였으며 이 층은 800도 이하의 습식 산화 공정 및 희석된 불산을 활용하여 제거하여 에스에스오아이를 제조하였다. 또한, 특허출원 US 6,992,025 B2의 "Strained silicon on insulator from film transfer and relaxation by hydrogen implantation"에 의하면 실리콘 기판 위에 실리콘 게르마늄층을 형성시킬 때 게르마늄 함량이 일정하도록 한 후 수소 이온주입을 하여 실리콘 게르마늄층을 이완시킨 후 스트레인드 실리콘을 성장하여 스트레인드 실리콘 기판을 제조하였다. 이후 산화된 실리콘 웨이퍼와의 접합 시 접합강도 강화를 위해 250℃, 14시간 이하에서 열처리를 진행하고 400℃, 4시간 이하에서 열처리에 의해 이온주입 영역에서 분리가 되도록 하였다. 이후 최상 층에 존재하는 실리콘 게르마늄층 일부를 건식 식각으로 제거한 후, 분리된 실리콘 게르마늄 표면 거칠기를 향상시키기 위한 화학적 기계적 연마(CMP) 전에 900℃, 1시간 이하에서 열처리가 진행되었으며 습식 식각 방법으로 실리콘 게르마늄을 제거하여 최종적으로 에스에스오아이 구조를 갖는 기판을 제조하였다.
상기에서 설명된 기술은 수소이온주입을 이용한 분리 및 층 전이 기술로써 제조과정에 사용된 두 장의 웨이퍼 중 한 장의 스트레인드 실리콘 웨이퍼에 이온주입을 진행하고 또 다른 한 장의 산화막 웨이퍼와 상온에서 접합이 이루어진다. 접합된 웨이퍼는 일련의 공정을 통하여 이온 주입 깊이만큼의 층 전이 현상이 발생하며, 한 장의 웨이퍼 위에 실리콘 산화막과 전이된 이온 주입층, 즉 실리콘 게르마늄 일부와 스트레인드 실리콘층이 존재하는 구조를 가지게 된다. 이때 최상층에 존재하는 실리콘 게르마늄을 제거하여 최종적으로 에스에스오아이 구조를 가진 웨이퍼를 만들 수 있다.
이러한 제조과정에서 이온주입에 의한 분리 및 층 전이 기술은 비교적 높은 온도를 필요로 하므로 승온, 유지, 하강 시 공정소요 시간이 길고 분리 직후 표면 거칠기 특성 값이 높게 형성된다. 분리 직후의 표면 거칠기 특성 값이 높은 경우, 실리콘 게르마늄 제거 후 표면 거칠기를 향상시키는 별도의 공정을 필요로 할 수 있으므로 공정이 복잡해지며 이러한 결과는 전자 및 정공의 이동에 영향을 미치므로 디바이스 제조 시 이동도 특성을 저하시키는 원인이 될 수 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적에 따르면, 디바이스의 특성 향상을 위해 필수적인 표면 미소 거칠기가 우수한 기판을 제조할 수 있는 SSOI 기판의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 에피성장 단계 중 불순물이 도핑된 층에 이온을 주입하여 저온의 열처리에서도 용이하게 분리될 수 있는 SSOI 기판의 제조방법을 제공함에 있다.
본 발명의 SSOI 기판을 제조하는 방법은 기판을 제공하는 단계, 제1 기판을 제공하는 단계, 상기 제1 기판의 표면에 SiGe을 성장시켜 SiGe층을 형성하는 단계, 상기 SiGe층의 표면에 상기 SiGe의 격자상수보다 작은 격자상수를 가지는 Si을 성장시켜 변형 실리콘층을 형성하는 단계, 상기 변형 실리콘층 표면에서 이온을 주입하여 상기 SiGe층 내에 이온 주입층을 형성하는 단계, 산화막이 형성된 제2 기판을 제공하는 단계, 상기 변형 실리콘층과 상기 산화막이 대향되도록 상기 제1 기판과 상기 제2 기판을 접합하여 접합기판을 형성하는 단계, 상기 접합기판을 열 처리하여 분리하는 단계 및 분리된 상기 제2 기판 표면에서 잔류 상기 SiGe층을 제거하여 상기 변형 실리콘층, 산화막 및 제2 기판으로 이루어진 SSOI 기판을 완성하는 단계를 포함하여 이루어진다. 특히, 상기 SiGe층은 에피택셜 공정을 이용하여 다단계로 나누어 형성하되, 상기 SiGe층의 형성 단계와 인시츄(in-situ) 공정으로 이온이 주입될 깊이에 불순물이 도핑된 불순물층이 형성된다.
실시예에서, 상기 불순물은 붕소(B), 인(P) 및 비소(As) 중 어느 하나의 원소를 포함할 수 있으며, 상기 불순물층을 에피택셜 공정과 인시츄(in-situ) 공정으로 형성할 수 있도록, 상기 불순물은 기체상태로 공급할 수 있으며, 예를 들어, 디보란(diborane, B2H6), 포스핀(phosphine, PH3) 및 아르신(arsine, AsH3) 가스 중 적어도 어느 하나를 사용하여 구성될 수 있다. 그리고, 상기 불순물의 농도는 1e15 ~ 1e20 cm-3 로 공급될 수 있으며, 약 10 내지 300sccm 의 유량으로 공급되는 것이 바람직하다.
여기서, 상기 불순물은 약 100 내지 1200℃의 온도와, 약 1 내지 760Torr의 압력 하에서 도핑되는 것이 바람직하다.
이러한 상기 불순물층은 약 0.001 내지 5㎛ 의 두께를 가질 수 있다.
상기 이온은 수소 이온(H+, H2 +)을 포함하며, 이때 상기 수소 이온의 농도는 약 1015 내지 1017 cm-2 가 되는 것이 바람직하다.
이러한 상기 SiGe층은 상측으로 갈수록 게르마늄 농도가 증가하는 그레이드층 및 상기 그레이드층의 표면에 성장되며 게르마늄 농도가 균일하게 유지되는 유니폼층을 포함할 수 있다. 그리고, 상기 유니폼층에는 상기 불순물층이 형성될 수 있다.
한편, 상기 그레이드층에 포함된 상기 게르마늄 농도는 약 10 내지 100%를 유지하는 것이 좋다. 그리고, 상기 유니폼층은 그 두께가 약 0.1 내지 5㎛로 형성되는 것이 바람직하다.
한편, 본 발명의 상기 SiGe층 및 변형 실리콘층의 성장은 에피택셜 성장을 통해 이루어질 수 있다. 예를 들어, 상기 유니폼층은 여러 층(이하, 보조층이라 한다)으로 나뉘어서 에피택셜 성장되고, 상기 불순물층은 상기 보조층과 보조층 사이에 형성되되, 균일한 불순물 농도를 갖도록 형성된다.
삭제
그리고, 상기 접합기판을 형성하는 단계는 접합 전에 상기 제1 기판 및 제2 기판의 접합면을 세정하여 건조시키는 단계를 더 포함할 수 있다.
더불어 상기 접합기판을 형성하는 단계는 접합 후에 상기 제1 기판과 상기 제2 기판을 가압하는 단계를 더 포함할 수 있다.
이러한 상기 접합기판은 약 100 내지 600℃의 온도조건에서 열처리를 하여 상기 이온 주입층을 중심으로 두 개로 분리될 수 있다. 여기서, 상기 이온 주입층은 상기 SiGe층에서 주입된 이온의 농도가 가장 높은 지점을 의미한다.
상기 열처리는 한 시간 내지 수 시간에 걸쳐 적어도 한 번 이상 이루어지는 것이 바람직하다.
또한, 상기 분리된 제2 기판의 표면에서 잔류 SiGe층의 제거는 습식 식각을 이용하며, 예를 들어, SC1 에칭을 이용할 수 있다.
삭제
이상에서 본 바와 같이, 본 발명에 따르면 SiGe층 내부에 불순물을 도핑하고 이 불순물층에 이온을 주입함으로서 주입된 이온과 보론 등의 불순물들의 상호작용에 의해서 크랙이 보다 더 잘 생성 및 성장됨으로 낮은 온도에서도 분리가 가능한 효과가 있다.
또한, 분리면의 거칠기가 양호하여 건식 식각, CMP, 열처리 등과 같은 별도 의 표면 처리 작업이 필요 없어 추가적인 공정에 따른 비용 부담을 줄일 수 있고, 작업 소요시간을 줄일 수 있어 대량생산에 기여하는 효과가 있다.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다. 본 발명에서 사용되는 기판은 SiO2 로 이루어진 실리콘 기판을 사용할 수 있으나, 이에 한정되거나 제한되지는 않는다.
먼저, 도 1은 본 발명의 변형 실리콘층이 형성된 제1 기판을 제조하는 방법을 설명하기 위해 나타낸 단면도이다. 이에 도시한 바와 같이, 먼저 실리콘으로 이루어진 제1 기판(100)을 제공한다. 그리고, 상기 제1 기판(100)의 상면에는 SiGe이 성장된 SiGe층(110)이 형성된다. 여기서, 상기 SiGe층(110)은 에피택셜 성장을 통해 상기 제1 기판(100)의 상면에 소정 두께의 층을 형성할 수 있다. 본 발명의 상기 SiGe층(110)은 두께가 수백 ㎚ 내지 수 ㎛ 가 될 수 있다.
상기 SiGe층(110)은 상기 제1 기판(100)으로부터 멀어질수록 게르마늄의 농도가 짙어지는 그레이드층(112)과, 상기 그레이드층(112)의 상면으로부터 균일한 게르마늄 농도를 가지는 유니폼층(114)으로 이루어진다. 여기서, 상기 그레이드층(112)은 상측으로 갈수록 게르마늄의 농도가 짙어지므로 이에 따라 격자 상수가 커진다. 통상적으로, 상기 그레이드층(112)의 상기 게르마늄의 농도는 약 10 내지 100%가 될 수 있다.
이때, 상기 SiGe층(110)은 결함제어를 위해 제1 기판(100)과 상기 그레이드층(112) 사이에 약 10% 이하의 낮은 게르마늄 농도를 가지는 SiGe층이 형성되거나, 게르마늄이 함유되지 않은 Si층이 형성될 수 있다. 이러한 상기 낮은 게르마늄 농도를 가지는 SiGe층과 게르마늄이 함유되지 않은 Si층의 두께는 수백 ㎚ 내지 수 ㎛로 형성되는 것이 바람직하다.
한편, 상기 SiGe층(110)은 상기 그레이드층(112) 및 유니폼층(114)과 같이 두 개의 농도 패턴을 가지는 형태로 형성될 수 있으나, 이에 한정되거나 제한되지 않으며, 상기 그레이드층(112)으로만 형성되거나 또한, 상기 유니폼층(114)으로만 형성될 수 있다.
여기서, 상기 SiGe층(110)은 에피택셜 성장을 통해 형성되되, 여러 단계로 나누어 복수개의 층을 성장시킬 수 있으며, 구체적인 제조 과정은 다음과 같다. 즉, 상기 유니폼층(114)의 두께가 2㎛이고 이온 주입 깊이가 400㎚일 경우, 상기 유니폼층(114)을 먼저 1.5㎛ 두께만큼 에피택셜 성장시키고, 이어 각각 100㎚를 갖는 5개의 층으로 나누어 나머지 0.5㎛ 두께만큼 에피택셜 성장시킨다. 여기서, 나머지 0.5㎛의 층을 형성할 때 100㎚ 층을 성장시키고 인시츄(in-situ) 공정을 통해 불순물을 도핑하여 불순물층(120)을 형성하고, 다시 상기 불순물층(120) 상에 100㎚의 층을 4번 성장시켜 유니폼층(114)을 형성하게 된다. 이때, 상기 유니폼층(114)을 층의 개수와 두께는 이온 주입 깊이에 따라 장비로 구현 가능한 범위에서 줄이거나 늘일 수 있음은 물론이다.
삭제
상기 불순물은 약 1e15 ~ 1e20 cm-3 의 고농도로 도핑하는 것이 바람직하며, 도핑 시 사용되는 불순물은 붕소(B), 인(P) 및 비소(As) 중 어느 하나의 원소를 포함할 수 있다. 여기서, 상기 불순물은 상기 SiGe층(110)의 성장 중에 인시츄 공정으로 도핑될 수 있도록 가스 형태의 불순물이 사용되며, 예를 들어, 디보란(diborane, B2H6), 포스핀(phosphine, PH3) 또는 아르신(arsine,AsH3) 중 적어도 어느 하나를 사용할 수 있다.
이어서, 불순물층(120)이 도핑된 상기 유니폼층(114)에 실리콘을 에피택셜 성장시킨다. 그런데, 여기서 상기 SiGe층(110)의 격자상수가 실리콘의 격자상수보다 크므로 성장되는 실리콘은 신장하는 방향으로 응력을 받게 되어 상기 변형 실리콘층(140)으로 성장하게 된다.
상기 변형 실리콘층(140)은 SSOI 기판 상에 형성될 소자에 따라 원하는 두께만큼 성장시킬 수 있으며, 통상적으로 수십 내지 수백 ㎚ 정도의 두께를 가진다.
한편, 상기 변형 실리콘층(140)을 성장시키기 전에 상기 SiGe층(110)을 평탄화하기 위한 CMP 공정을 실시할 수도 있다.
이어서, 수소 이온(H+ 또는 H2 +)(132)을 이온주입 방식으로 주입하여 상기 SiGe층(110) 내부에 이온 주입층(130)을 형성한다. 상기 이온(132)은 상기 불순물층(120)까지 주입될 수 있으며, 이후 열처리에 의해 상기 불순물층(120)에 주입된 이온과 상기 불순물 간의 상호작용이 발생하여 마이크로 크랙이 생성, 성장됨에 따라 상기 이온 주입층(130)을 기준으로 분리된다. 즉, 상기 불순물 층(120)의 불순물 원자는 이온 주입된 다수의 원자들을 트랩시키는 역할을 하여,이후, 열처리를 하면 트랩된 원자들이 확산되면서 상기 이온 주입층(130) 내부에 마이크로 크랙이 활발하게 발생하게 되고, 결과적으로 상기 이온 주입층(130)에서 기판이 쉽게 분리되는 장점을 갖는다. 또한, 이러한 원리에 따르면 마이크로 크랙은 상기 이온 주입층(130)에 한정된 영역에서만 발생하게 되므로, 기판은 상기 이온 주입층(130)에서 분리되므로 분리된 기판의 표면이 평탄도가 우수한 장점을 갖는다.
상기 주입되는 수소 이온의 농도는 통상적으로 약 1015 ~ 1017 cm-2 정도가 적당하며, 상기 이온(132)을 주입하기 위해 소요되는 이온 주입에너지는 수십 내지 수백 KeV가 적당하다. 이러한 이온 주입에너지를 증가시킬수록 수소 이온은 기판 깊숙이 주입되는데, 상기 이온 주입에너지를 조절함으로써 상기 SiGe층(110) 내부에 상기 이온 주입층(130)을 형성할 수도 있고, 상기 그레이드층(112), 게르마늄을 함유하지 않는 Si층 또는 낮은 게르마늄 농도를 갖는 SiGe층, 나아가 제1 기판(100) 내부까지도 상기 이온 주입층(130)을 형성할 수 있다.
상기 이온 주입층(130)이 형성되는 최대 깊이는 결과적으로 기판을 분리한 후 제거해야 하는 층의 종류 및 두께와 관련된다. 즉, 상기 이온 주입층(130)의 깊이가 깊을수록 제거해야 하는 SiGe층의 두께가 두껍고, 반대로 상기 이온 주입층(130)의 깊이가 얕을수록 제거해야 하는 SiGe층의 두께가 얇다.
본 발명에 따르면 상기 불순물층(120)은 상기 SiGe층(110)의 성장과 인시츄 공정으로 수행되므로 상기 불순물층(120)의 깊이를 자유롭게 조절할 수 있는 장점이 있다. 그리고 상기 불순물층(120)은 상기 SiGe층(110) 또는 상기 유니폼층(114) 전체에 도핑되는 것이 아니라 비교적 작은 두께의 층이 형성되는 것으로, 상기 불순물층(120)은 상기 이온이 주입될 깊이, 즉, 기판을 분리하고자 하는 깊이에 상기 불순물의 농도를 균일하게 도핑할 수 있으며, 결과적으로 기판의 분리 효과를 극대화할 수 있는 장점이 있다.
또한, 이러한 본 발명의 장점은 최종 SSOI 기판에서 탑 실리콘층의 두께를 정확하게 형성할 수 있으며, SSOI 기판 제조 방법을 크게 변형시키기 않고 다양한 두께의 탑 실리콘층을 갖는 SOI 기판을 제조하는 것이 가능하다.
한편, 상기 주입된 이온에 의해 상기 변형 실리콘층(140)에도 영향을 미치므로 상기 변형 실리콘층(140)의 손상 및 분리된 층의 상태를 종합적으로 고려하여 상기 주입되는 이온의 양과 이온 주입에너지를 적절하게 조절하는 것이 바람직하다.
도 2는 도 1 의 제1 기판과 산화막이 형성된 제2 기판을 접합하는 과정을 설명하기 위해 나타낸 단면도이다.
이에 도시한 바와 같이, 상측에 변형 실리콘층(140)이 형성된 제1 기판(100)과 접합하여 SSOI 기판을 형성할 산화막(210)이 형성된 제2 기판(200)을 마련한다. 통상적으로, 상기 산화막(210)은 SiO2로 이루어진 실리콘 산화막을 사용할 수 있다.
여기서, 상기 산화막(210)을 형성하는 방법으로서, 열산화 또는 증착을 이용하여 형성할 수 있다. 상기 산화막(210)은 SSOI 기판 상에 형성되는 소자들을 전기적으로 분리하는 역할을 하게 되는데, 통상 100 ~ 200㎚ 정도의 두께로 형성된다.
상기 제1 기판(100)과 상기 제2 기판(200)은 상기 변형 실리콘층(140)과 상기 실리콘 산화막(210)을 서로 마주보도록 하여 접합하여 접합기판을 형성한다. 통상적으로, 상기 제1 기판(100) 및 제2 기판(200)을 접합하기 전에 상기 제1 기판(100) 및 제2 기판(200)의 양 접합면을 SC-1 등의 세정 액과 순수(純水)로 세정 및 건조하는 것이 좋다.
한편, 상기 제1 기판(100) 및 제2 기판(200)의 양 접합면을 대향시킨 상태에서 가볍게 가압하면 상기 양 접합면을 따라 접합영역이 확산되면서 두 기판은 보다 더 양호하게 접합된다.
도 3은 도 2에서 접합기판을 분리하는 과정을 설명하기 위해 나타낸 단면도이고, 도 4는 도 3에서 불순물층과 SiGe층을 제거하여 완성된 SSOI 기판을 설명하기 위해 나타낸 단면도이다.
도시한 바와 같이, 이온이 주입된 이온 주입층(130)을 중심으로 제1 기판(100)과 제2 기판(200)은 서로 분리될 수 있다. 즉, 상기 제1 기판(100)과 상기 제2 기판(200)이 접합되어 형성된 접합기판을 100 ~ 600℃의 저온에서 수십 분 내지 수 시간 열처리하게 되면, 상기 이온 주입층(130)에 마이크로 크랙이 생성 및 성장하면서 상기 접합기판이 두 개로 분리된다.
삭제
한편, 상기 접합기판의 분리면은 거칠기를 가지는 면으로 형성되며, 상기 분리된 접합기판의 분리면에서 잔류한 불순물층(120)과 상기 유니폼층(114)을 SC1을 이용한 습식 식각을 통해 제거함으로써, 최종적으로 변형 실리콘층(140), 산화막(210) 및 제2 기판(200)이 순차적으로 적층된 SSOI 기판(300)을 형성할 수 있다. 여기서, 본 발명에 따르면 접합기판의 분리면은 표면의 미소 거칠기가 매우 우수하여 SC1 에칭으로도 충분한 정도의 조도를 확보할 수 있는 장점이 있다. 물론, 상기 잔류 불순문층(120) 및 상기 유니폼층(114)의 제거는 상기 SC1 습식 식각 외에 건식 식각이나 화학적 기계적 연마(chemical mechanical polishing, CMP)을 사용할 수 있으나, 건식 식각이나 CMP는 SC1 에칭에 비해 생산비용과 시간이 더 많이 소요되고, 공정이 증가할수록 불량 발생 위험이 높아지고 수율이 낮아지므로, SC1 에칭만 수행하는 것이 바람직하다 할 것이다.
도 5는 본 발명의 SSOI 기판을 제조하는 과정을 설명하기 위해 나타내는 순서도이다.
도시한 바와 같이, 먼저, 실리콘으로 이루어진 제1 기판을 제공한다(S11). 다음, 상기 제1 기판에 SiGe를 성장시켜 SiGe층을 형성한다(S12). 상기 SiGe층은 상기 제1 기판으로부터 멀어질수록 게르마늄 농도가 커지는 그레이드층과균일한 게르마늄 농도를 가지는 유니폼층으로 형성된다. 상기 유니폼층을 형성하는 동안 또는 형성하기에 앞서 이온주입 깊이에 해당되는 두께에 불순물을 도핑하여 불순물층을 형성한다(S13). 상기 불순물층의 상측에 균일한 게르마늄 농도를 가지는 SiGe층인 유니폼층을 인시츄(in situ) 공정을 통해 형성한다(S14). 다음, 상기 유니폼층의 상측에 상기 SiGe의 격자상수보다 작은 격자상수를 가지는Si를 성장시켜 변형 실리콘층을 형성한다(S15). 다음, 상기 변형 실리콘층의 표면에서 상기 불순물층까지 이온을 주입하여 후속하는 공정에서 기판을 분리시키기 위한 이온 주입층을 형성한다(S16). 다음, 산화막이 형성된 제2 기판을 제공한다(S21). 다음, 상기 변형 실리콘층의 표면과 상기 산화막 표면을 세정 및 건조시킨다(S31). 다음, 상기 변형 실리콘층과 상기 산화막이 서로 대향된 상태에서 상기 제1 기판과 상기 제2 기판을 접합하여 접합기판을 형성한다(S32). 다음, 상기 접합기판을 열처리하여 상기 이온 주입층을 중심으로 상기 접합기판을 분리시킨다(S33). 다음,분리된 기판에서 분리면의 잔류 불순물층과 상기 유니폼층을 제거하여 상기 변형 실리콘층, 산화막 및 제2 기판이 순차적으로 적층된 SSOI기판을 형성한다(S34).
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 변형 실리콘층이 형성된 제1 기판을 제조하는 방법을 설명하기 위해 나타낸 단면도이다.
도 2는 도 1 의 제1 기판과 산화막이 형성된 제2 기판을 접합하는 과정을 설명하기 위해 나타낸 단면도이다.
도 3은 도 2에서 접합기판을 분리하는 과정을 설명하기 위해 나타낸 단면도이다.
도 4는 도 3에서 불순물층과 SiGe층을 제거하여 완성된 SSOI 기판을 설명하기 위해 나타낸 단면도이다.
도 5는 본 발명의 SSOI 기판을 제조하는 과정을 설명하기 위해 나타내는 순서도이다.
<도면의 주요부분에 대한 부호의 설명>
100: 제1 기판 110: SiGe층
112: 그레이드층 114: 유니폼층
120: 불순물층 130: 이온 주입층
132: 이온 140: 변형 실리콘층
200: 제2 기판 210: 산화막
300: SSOI 기판

Claims (23)

  1. 제1 기판을 제공하는 단계;
    상기 제1 기판의 표면에 SiGe을 성장시켜 SiGe층을 형성하는 단계;
    상기 SiGe층의 표면에 상기 SiGe의 격자상수보다 작은 격자상수를 가지는 Si을 성장시켜 변형 실리콘층을 형성하는 단계;
    상기 변형 실리콘층 표면에서 이온을 주입하여 상기 SiGe층 내에 이온 주입층을 형성하는 단계;
    산화막이 형성된 제2 기판을 제공하는 단계;
    상기 변형 실리콘층과 상기 산화막이 대향되도록 상기 제1 기판과 상기 제2 기판을 접합하여 접합기판을 형성하는 단계;
    상기 접합기판을 열 처리하여 분리하는 단계; 및
    분리된 상기 제2 기판 표면에서 잔류 상기 SiGe층을 제거하여 상기 변형 실리콘층, 산화막 및 제2 기판으로 이루어진 SSOI 기판을 완성하는 단계;
    를 포함하며,
    상기 SiGe층은 에피택셜 공정을 이용하여 다단계로 나누어 형성하되, 상기 SiGe층의 형성 단계와 인시츄(in-situ) 공정으로 이온이 주입될 깊이에 불순물이 도핑된 불순물층이 형성되는 것을 특징으로 하는 SSOI 기판의 제조방법.
  2. 제1항에 있어서,
    상기 불순물은 붕소(B), 인(P) 및 비소(As) 중 어느 하나의 원소를 포함하는 것을 특징으로 하는 SSOI 기판의 제조방법.
  3. 제2항에 있어서,
    상기 불순물은 디보란(diborane, B2H6), 포스핀(phosphine, PH3) 및 아르신(arsine, AsH3) 가스 중 적어도 어느 하나를 사용하는 것을 특징으로 하는 SSOI 기판의 제조방법.
  4. 제3항에 있어서,
    상기 불순물의 농도는 1e15 내지 1e20 cm-3 인 것을 특징으로 하는 SSOI 기판의 제조방법.
  5. 제3항에 있어서,
    상기 불순물은 10 내지 300sccm 의 유량으로 공급되는 것을 특징으로 하는 SSOI 기판의 제조방법.
  6. 제3항에 있어서,
    상기 불순물은 1 내지 760Torr의 압력 하에서 도핑되는 것을 특징으로 하는 SSOI 기판의 제조방법.
  7. 제3항에 있어서,
    상기 불순물은 100 내지 1200℃ 의 온도 하에서 도핑되는 것을 특징으로 하는 SSOI 기판의 제조방법.
  8. 삭제
  9. 제1항에 있어서,
    상기 이온은 수소 이온(H+, H2 +)을 포함하고, 상기 수소 이온의 농도는 1015 내지 1017 cm-2 인 것을 특징으로 하는 SSOI 기판의 제조방법.
  10. 삭제
  11. 제1항에 있어서,
    상기 SiGe층은,
    상측으로 갈수록 게르마늄 농도가 증가하는 그레이드층; 및
    상기 그레이드층의 상부에 형성되어 게르마늄의 농도가 균일하게 유지되는 유니폼층;
    을 포함하며, 상기 불순물층은 상기 유니폼층 내에 형성된 것을 특징으로 하는 SSOI 기판의 제조방법.
  12. 제11항에 있어서,
    상기 유니폼층은 여러 층(이하, 보조층이라 한다)으로 나뉘어서 에피택셜 성장되고, 상기 불순물층은 상기 보조층과 보조층 사이에 형성되되, 균일한 불순물 농도를 갖도록 형성된 것을 특징으로 하는 SSOI 기판의 제조방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 제1항에 있어서,
    상기 접합기판을 형성하는 단계는 접합 전에 상기 제1 및 제2 기판의 접합면을 세정하여 건조시키는 단계를 더 포함하는 것을 특징으로 하는 SSOI 기판의 제조방법.
  19. 제1항에 있어서,
    상기 접합기판을 형성하는 단계는
    접합 후에 상기 제1 기판과 상기 제2 기판을 가압하는 단계를 더 포함하는 것을 특징으로 하는 SSOI 기판의 제조방법.
  20. 제1항에 있어서,
    상기 접합기판은 100 내지 600℃의 온도 조건에서 열처리되는 것을 특징으로 하는 SSOI 기판의 제조방법.
  21. 삭제
  22. 제1항에 있어서,
    상기 SiGe층 제거는 습식 식각을 이용하는 것을 특징으로 하는 SSOI 기판의 제조방법.
  23. 삭제
KR1020070083630A 2007-08-20 2007-08-20 Ｓｓｏｉ 기판의 제조방법 KR100873299B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020070083630A KR100873299B1 (ko) 2007-08-20 2007-08-20 Ｓｓｏｉ 기판의 제조방법
JP2008209039A JP5697839B2 (ja) 2007-08-20 2008-08-14 Ｓｓｏｉ基板の製造方法
AT08162465T ATE538494T1 (de) 2007-08-20 2008-08-15 Verfahren zur herstellung eines ssoi-substrats
EP08162465A EP2028685B1 (en) 2007-08-20 2008-08-15 Manufacturing method for SSOI substrate
TW97131791A TWI470744B (zh) 2007-08-20 2008-08-20 Ｓｓｏｉ基板之製造方法
US12/195,229 US7906408B2 (en) 2007-08-20 2008-08-20 Method of manufacturing strained silicon on-insulator substrate
CN2008101471321A CN101373710B (zh) 2007-08-20 2008-08-20 Ssoi基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070083630A KR100873299B1 (ko) 2007-08-20 2007-08-20 Ｓｓｏｉ 기판의 제조방법

Publications (1)

Publication Number Publication Date
KR100873299B1 true KR100873299B1 (ko) 2008-12-11

Family

ID=39967379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070083630A KR100873299B1 (ko) 2007-08-20 2007-08-20 Ｓｓｏｉ 기판의 제조방법

Country Status (7)

Country Link
US (1) US7906408B2 (ko)
EP (1) EP2028685B1 (ko)
JP (1) JP5697839B2 (ko)
KR (1) KR100873299B1 (ko)
CN (1) CN101373710B (ko)
AT (1) ATE538494T1 (ko)
TW (1) TWI470744B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200019581A (ko) * 2018-08-14 2020-02-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 얇은 절연체 상의 반도체(soi) 기판을 형성하기 위한 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100044827A1 (en) * 2008-08-22 2010-02-25 Kinik Company Method for making a substrate structure comprising a film and substrate structure made by same method
EP2282332B1 (en) * 2009-08-04 2012-06-27 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate
EP2333824B1 (en) * 2009-12-11 2014-04-16 Soitec Manufacture of thin SOI devices
US7935612B1 (en) * 2010-02-05 2011-05-03 International Business Machines Corporation Layer transfer using boron-doped SiGe layer
CN103165512A (zh) * 2011-12-14 2013-06-19 中国科学院上海微***与信息技术研究所 一种超薄绝缘体上半导体材料及其制备方法
CN103311172A (zh) * 2012-03-16 2013-09-18 中芯国际集成电路制造(上海)有限公司 Soi衬底的形成方法
CN103441132A (zh) * 2013-07-10 2013-12-11 上海新储集成电路有限公司 一种用低温裂片硅晶圆制备背照射cmos图像传感器的方法
CN105097437A (zh) * 2014-05-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 形成应变硅层的方法、pmos器件的制作方法及半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980081556A (ko) * 1997-04-30 1998-11-25 포만제프리엘 절연체상의 변형층 형성 방법 및 전자 디바이스 형성 구조
JP2003078116A (ja) 2001-08-31 2003-03-14 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
KR20050060982A (ko) * 2003-12-17 2005-06-22 주식회사 실트론 에스오아이 웨이퍼의 제조 방법
KR20050066932A (ko) * 2003-12-26 2005-06-30 한국전자통신연구원 반도체 소자용 기판 제조 방법 및 이를 이용한 반도체소자의 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US20020187619A1 (en) * 2001-05-04 2002-12-12 International Business Machines Corporation Gettering process for bonded SOI wafers
JP2003347229A (ja) * 2002-05-31 2003-12-05 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US6979630B2 (en) * 2002-08-08 2005-12-27 Isonics Corporation Method and apparatus for transferring a thin layer of semiconductor material
FR2847076B1 (fr) * 2002-11-07 2005-02-18 Soitec Silicon On Insulator Procede de detachement d'une couche mince a temperature moderee apres co-implantation
EP1627454A4 (en) * 2003-05-29 2007-04-25 Applied Materials Inc ROOM-BASED WAVEGUIDE DETECTORS
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US6982208B2 (en) * 2004-05-03 2006-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for producing high throughput strained-Si channel MOSFETS
US7241670B2 (en) * 2004-09-07 2007-07-10 Sharp Laboratories Of America, Inc Method to form relaxed SiGe layer with high Ge content using co-implantation of silicon with boron or helium and hydrogen
US7202124B2 (en) * 2004-10-01 2007-04-10 Massachusetts Institute Of Technology Strained gettering layers for semiconductor processes
KR100593747B1 (ko) * 2004-10-11 2006-06-28 삼성전자주식회사 실리콘게르마늄층을 구비하는 반도체 구조물 및 그 제조방법
JP4773101B2 (ja) * 2005-01-12 2011-09-14 株式会社日立製作所 半導体装置の製造方法
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
JP4613656B2 (ja) * 2005-03-22 2011-01-19 信越半導体株式会社 半導体ウエーハの製造方法
EP1763069B1 (en) * 2005-09-07 2016-04-13 Soitec Method for forming a semiconductor heterostructure
US7153761B1 (en) * 2005-10-03 2006-12-26 Los Alamos National Security, Llc Method of transferring a thin crystalline semiconductor layer
EP1777735A3 (fr) * 2005-10-18 2009-08-19 S.O.I.Tec Silicon on Insulator Technologies Procédé de recyclage d'une plaquette donneuse épitaxiée
FR2902233B1 (fr) * 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980081556A (ko) * 1997-04-30 1998-11-25 포만제프리엘 절연체상의 변형층 형성 방법 및 전자 디바이스 형성 구조
JP2003078116A (ja) 2001-08-31 2003-03-14 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
KR20050060982A (ko) * 2003-12-17 2005-06-22 주식회사 실트론 에스오아이 웨이퍼의 제조 방법
KR20050066932A (ko) * 2003-12-26 2005-06-30 한국전자통신연구원 반도체 소자용 기판 제조 방법 및 이를 이용한 반도체소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200019581A (ko) * 2018-08-14 2020-02-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 얇은 절연체 상의 반도체(soi) 기판을 형성하기 위한 방법
KR102309993B1 (ko) 2018-08-14 2021-10-12 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 얇은 절연체 상의 반도체(soi) 기판을 형성하기 위한 방법

Also Published As

Publication number Publication date
EP2028685A1 (en) 2009-02-25
CN101373710B (zh) 2012-12-05
TW200919648A (en) 2009-05-01
JP5697839B2 (ja) 2015-04-08
EP2028685B1 (en) 2011-12-21
US7906408B2 (en) 2011-03-15
JP2009049411A (ja) 2009-03-05
CN101373710A (zh) 2009-02-25
US20090053875A1 (en) 2009-02-26
TWI470744B (zh) 2015-01-21
ATE538494T1 (de) 2012-01-15

Similar Documents

Publication Publication Date Title
KR100873299B1 (ko) Ｓｓｏｉ 기판의 제조방법
JP6626607B2 (ja) 電力およびｒｆ用途用の設計された基板構造
US7229898B2 (en) Methods for fabricating a germanium on insulator wafer
KR100934039B1 (ko) 반도체 헤테로구조
KR100749041B1 (ko) 반도체 기판 및 그의 제조 방법
US8946063B2 (en) Semiconductor device having SSOI substrate with relaxed tensile stress
US20060006412A1 (en) Semiconductor substrate, method of manufacturing the same and semiconductor device
CN109155278B (zh) 制造应变绝缘体上半导体衬底的方法
JP2012518290A (ja) 半導体材料の薄層の形成
JP2005101568A (ja) 層転位を介して絶縁体上に緩和したシリコンゲルマニウムを作製する方法
KR20160145600A (ko) 접합 soi 웨이퍼의 제조방법
TWI746555B (zh) 用於製作應變式絕緣體上半導體底材之方法
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
JP2004103805A (ja) 半導体基板の製造方法、半導体基板及び半導体装置
JP2006237235A (ja) 半導体ウェーハの製造方法
KR100596093B1 (ko) 에스오아이 웨이퍼의 제조 방법
KR100576684B1 (ko) 절연체 상의 변형 결정층 제조방법, 그 방법을 위한반도체 구조 및 그 방법으로 제조된 반도체 구조
JP6111678B2 (ja) ＧｅＯＩウェーハの製造方法
JP3933405B2 (ja) 半導体基板、半導体装置及びそれらの製造方法
JP3951134B2 (ja) 半導体装置およびその製造方法
JP5544805B2 (ja) 半導体基板の製造方法
KR20030076627A (ko) Ｓｏｉ 재료의 제조 방법
US20180277422A1 (en) Bonded wafer production method and bonded wafer
CN107154379B (zh) 绝缘层上顶层硅衬底及其制造方法
CN107154347B (zh) 绝缘层上顶层硅衬底及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121011

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140926

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170927

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 12