JP2003347229A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置Info
- Publication number
- JP2003347229A JP2003347229A JP2002158608A JP2002158608A JP2003347229A JP 2003347229 A JP2003347229 A JP 2003347229A JP 2002158608 A JP2002158608 A JP 2002158608A JP 2002158608 A JP2002158608 A JP 2002158608A JP 2003347229 A JP2003347229 A JP 2003347229A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon germanium
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 336
- 238000004519 manufacturing process Methods 0.000 title claims description 111
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 283
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 278
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 148
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 148
- 239000010703 silicon Substances 0.000 claims abstract description 148
- 239000007789 gas Substances 0.000 claims description 220
- 238000012545 processing Methods 0.000 claims description 120
- 229910052732 germanium Inorganic materials 0.000 claims description 102
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 102
- 239000000758 substrate Substances 0.000 claims description 80
- 238000000034 method Methods 0.000 claims description 43
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 238000009826 distribution Methods 0.000 claims description 17
- 230000003247 decreasing effect Effects 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 5
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 4
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 390
- 235000012431 wafers Nutrition 0.000 description 114
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 23
- 229910052986 germanium hydride Inorganic materials 0.000 description 21
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 14
- 230000007547 defect Effects 0.000 description 13
- 230000003746 surface roughness Effects 0.000 description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 11
- 239000013078 crystal Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 239000012159 carrier gas Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 description 4
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 101710112287 DNA-directed RNA polymerases I and III subunit RPAC2 Proteins 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 101710183183 Probable DNA-directed RNA polymerases I and III subunit RPAC2 Proteins 0.000 description 1
- 102100034616 Protein POLR1D, isoform 2 Human genes 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- YCPNPAFAZLAWPS-UHFFFAOYSA-N dichlorylsilane Chemical compound O=[Cl](=O)[SiH2][Cl](=O)=O YCPNPAFAZLAWPS-UHFFFAOYSA-N 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- WRXVIGIHVLRVPC-UHFFFAOYSA-N silane trichlorosilane Chemical class [SiH4].Cl[SiH](Cl)Cl WRXVIGIHVLRVPC-UHFFFAOYSA-N 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- IEXRMSFAVATTJX-UHFFFAOYSA-N tetrachlorogermane Chemical compound Cl[Ge](Cl)(Cl)Cl IEXRMSFAVATTJX-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45502—Flow conditions in reaction chamber
- C23C16/45506—Turbulent flow
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45563—Gas nozzles
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45563—Gas nozzles
- C23C16/45578—Elongated nozzles, tubes with holes
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
- C23C16/4582—Rigid and flat substrates, e.g. plates or discs
- C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
- C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/52—Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Fluid Mechanics (AREA)
- Ceramic Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
るとともに、膜厚および膜質を均一にする。 【解決手段】 バッチ式CVD成膜装置の処理室2内
に、ガスノズル7に設けた複数の孔から成膜用のガスを
導入し、処理室2内でガスの乱流を発生させる。そし
て、処理室2内を常圧および準常圧領域の圧力とした状
態で、処理室2内に配置された半導体ウエハ12上にシ
リコンゲルマニウム膜をエピタキシャル成長させる。そ
れから、歪シリコン膜をシリコンゲルマニウム膜上にエ
ピタキシャル成長させる。その後、シリコンゲルマニウ
ム膜および歪シリコン膜が形成された半導体ウエハ12
に半導体素子が形成される。
Description
方法および半導体装置技術に関し、特に、半導体基板上
にシリコンゲルマニウム膜を形成した半導体装置の製造
方法および半導体装置に適用して有効な技術に関する。
報には、SiGeフィルム形成における減圧CVD法及
び常圧CVD法に関する考察並びにそれらの欠陥を改善
した新規なSiGeフィルム形成方法が記載されてい
る。
速化が進んできており、その対応策の一つとして、シリ
コンゲルマニウム(SiGe:Silicon-Germanium)薄
膜を用いることが採用されてきている。例えば、シリコ
ン基板上にシリコンゲルマニウム膜とシリコン膜を順に
エピタキシャル成長させ、このシリコン膜にMOSトラ
ンジスタなどの半導体素子を形成して半導体装置を製造
する。
て、MBE(molecular beam epitaxy)法、UHV−C
VD(ultrahigh vacuum chemical vapor deposition)
法で行う成膜法を用いることが考えられる。
真空下でシリコンゲルマニウム膜を形成するので、成膜
装置に高度な真空排気設備が必要となる。このため、成
膜装置が大型化し、半導体装置の製造コストが高くな
る。また、高真空下での成膜では、シリコンゲルマニウ
ム膜の成膜速度が比較的小さい。このため、シリコンゲ
ルマニウム膜の成膜に要する時間が長くなり、半導体装
置の製造時間を増大させる。
として、常圧下で層流を用いて行う枚葉式のCVD法を
用いることも考えられる。この場合、シリコンゲルマニ
ウム膜の成膜速度を比較的大きくすることができるが、
枚葉式であるという条件も加わるため、厚膜の成膜の場
合には半導体装置の生産性が悪いという実用上の問題が
生じてしまう。また、このタイプのCVD装置を用いた
場合、成膜装置の処理室内に導入されたガスが層流とな
って処理室内を流れ、半導体基板上に形成されるシリコ
ンゲルマニウム膜の膜質を向上しにくい。このため、半
導体装置の製造歩留まりが低下してしまう。
長したシリコンゲルマニウム膜に結晶欠陥が多い場合や
表面粗度が大きい場合、製造される半導体装置の信頼性
が低下し、半導体装置の製造歩留まりが低下する恐れが
ある。
導体装置の製造方法および半導体装置を提供することに
ある。
できる半導体装置の製造方法および半導体装置を提供す
ることにある。
半導体装置の製造方法および半導体装置を提供すること
にある。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
式の成膜装置を用いて常圧および準常圧領域の圧力下で
シリコンゲルマニウム膜を成膜するものである。
成膜装置の処理室内に乱流が生じるようにガスを導入
し、シリコンゲルマニウム膜を成膜するものである。
上に形成されたシリコンゲルマニウム膜の厚み方向のゲ
ルマニウム濃度分布が、シリコンゲルマニウム膜の中間
領域にピークを有しているものである。
本願における用語の意味を説明すると次の通りである。
生し、その渦が不規則に変化する状態をいう。ガスの乱
流においては、渦の位置、向き、形状または大きさなど
が一定せずに不規則に変化しあるいはゆらいでいる。
と準常圧領域とを合わせたものをいう。常圧領域は、8
8000〜115000Pa(660〜860Tor
r)程度の圧力である。準常圧領域は、20000〜8
8000Pa(150〜660Torr)程度の圧力で
ある準常圧減圧領域と、115000Pa〜18000
0Pa(860〜1350Torr)程度の圧力である
準常圧加圧領域とからなる。従って、常圧および準常圧
領域は、20000〜180000Pa(150〜13
50Torr、0.2〜1.8気圧)程度の圧力に対応
する。
ないアモルファス状態の膜、種々の結晶方位をもつ結晶
粒が結晶粒界を境として集合した多結晶膜、およびアモ
ルファスと多結晶の間の微結晶構造を有する微結晶膜を
含む。
場合、特にその旨記載した場合を除き、表示された物質
のみを示すものではなく、示された物質(元素,原子群,
分子,化合物等)を主要な成分,組成成分とするまたは、
主要な成分とするものを含むものとする。従って、ガス
成分等についても、表示されたもののほか、添加ガス,
キャリアガス,希釈ガス,副次的な効果を目的として添加
された補助成分ガス等の各種添加又は複合成分を排除し
ないものとする。
は、特に単結晶シリコン基板上に作られるものだけでな
く、特にそうでない旨が明示された場合を除き、SOI
(Silicon On Insulator)基板、SOS(Silicon On Sap
phire)基板あるいはTFT(Thin Film Transistor)液
晶製造用基板などといった他の基板上に作られるものを
含むものとする。
造に用いるシリコンその他の半導体単結晶基板(一般に
ほぼ円板形、半導体ウエハ)、サファイア基板、ガラス
基板、その他の絶縁、反絶縁または半導体基板等並びに
それらの複合的基板を言う。
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。
数等(個数、数値、量、範囲等を含む)に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。
構成要素(要素ステップ等も含む)は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。
において同一機能を有するものは同一の符号を付し、そ
の繰り返しの説明は省略する。
は、平面図であっても図面を見易くするためにハッチン
グを付す場合もある。
て詳細に説明する。
半導体装置の製造工程で用いられる半導体製造装置の概
念的な構造を示す一部切欠き正面図である。図2は、図
1の半導体製造装置の一部切欠き上面図である。なお、
図1においては、切欠き部分は概念的な断面が示されて
いる。
1は、半導体基板上にシリコンゲルマニウム膜やシリコ
ン膜を形成する工程で使用される成膜装置であり、例え
ばバッチ式のCVD装置である。なお、理解を簡単にす
るために、処理室2およびその内部以外の半導体装置1
の構造については、図示および詳しい説明を省略する。
2と、処理室2内に配置されたサセプタ3と、サセプタ
3を支持するサセプタ支持台4と、サセプタ3の下方に
配置され、コイルカバー5内に収容された高周波コイル
6と、種々のガスを処理室2内に導入するためのガスノ
ズル7と、処理室2内からガスを排気するためのガス排
気口8とを備えている。
ースプレート9と、ベースプレート9にOリングなどを
介して気密可能に接続されたベルジャ10と、ベルジャ
パージ部11とを有している。ベルジャ10は、内壁
(内部)側の石英ベルジャ10aと、外壁(外部)側の
ステンレス製ベルジャ10bとからなり、ステンレス製
ベルジャ10bには処理室2内を観察可能とする覗窓1
0cが設けられている。
た空間である処理室2内で、サセプタ3はサセプタ支持
台4に支持され、かつ処理室2内でサセプタ回転方向3
aに回転可能に構成されている。サセプタ3は、例えば
カーボンなどからなり、その表面が例えば炭化ケイ素
(SiC)などによってコーティングされている。ま
た、サセプタ3上には、複数の半導体ウエハ(半導体基
板)12が配置できるように構成されている。
ル6は、処理室2外部の図示しない高周波電源に接続さ
れ、高周波電源から高周波コイル6に高周波電圧または
高周波電力を印加または供給できるように構成されてい
る。高周波コイル6に高周波電力を供給すると、内部が
カーボンなどからなるサセプタ3には誘導電流が発生
し、サセプタ3の温度を例えば1200℃程度まで上昇
させることができる。これにより、サセプタ3上に配置
された半導体ウエハ12を所望の温度に加熱(RF加熱
方式)することができる。
に接続され、ガスノズル7から所望のガスが所望の流量
で処理室2内に導入できるように構成されている。ガス
排気口8は、図示しないガス排気管に接続され、ガスノ
ズル7から処理室2内に導入されたガスを排気できるよ
うに構成されている。また、図2では、ガス排気口8は
1つしか示されていないが、図示されたガス排気口8と
対称の位置(処理室2端部)にもガス排気口8が形成さ
れている。ガス排気口8の数は、必要に応じて増減する
こともできる。
プタ3の略中央から上方に突出するように配置され、サ
セプタ3上に配置された複数の半導体ウエハ12の上方
において、ガスを処理室2内に導入するように構成され
ている。
概念的に示す側面図であり、図4はその上面図である。
ガスノズル7は、丸みを帯びたその先端付近において、
複数の孔7aが形成されており、各孔7aから所定のガ
スが処理室2内に放出または導入される。各孔7aは例
えば4mmの直径を有し、例えば9個の孔7aが、ガス
ノズル7の先端の曲面の種々の位置に形成されている。
このため、孔7aは種々の方向を向いており、ガスノズ
ル7の孔7aを介して、処理室2の内部から処理室2の
内壁に向かう複数の方向にガスが放出される。また、ガ
スノズル7を処理室2内で回転できるように構成するこ
ともできる。
内に導入または放出されたガスの流れは、処理室2内で
様々な方向性を有する。例えば、図1〜図4においてガ
ス放出方向13として示されるように、ガスノズル7か
ら孔7aを介して、水平方向(サセプタ3に平行な方向
すなわち半導体ウエハ12の主面に平行な方向)、上方
または垂直方向(サセプタ3に垂直な方向すなわち半導
体ウエハ12の主面に垂直な方向)、および水平と垂直
との中間の任意の方向などにガスが放出される。ガスノ
ズル7からガスを放出または噴出する際の、ガスノズル
7の孔7aからのガスの噴出し速度は例えば25m/秒
である。ガスノズル7からガスを放出する際のガス圧力
(ガス供給圧力)は例えば約200000Pa(約2k
gf/cm2)であり、ガス流量は例えば170slm
(standard liters per minute)である。また、ガスノ
ズル7の孔7aから処理室2内に放出されたガスは、処
理室2の内壁などに衝突する。このため、処理室2内に
導入されたガスの流れは層流とはならずに、乱流が発生
する。図1および図2においては、処理室2内での平均
流または代表的なガスの流れ13aが矢印で模式的に示
されているが、乱流により処理室2内のガスの流れには
渦(渦流)が生じ、この渦は不規則に変化する。乱流が
生じ、半導体ウエハ12の上方において流れに渦が生じ
たガスは、処理室2内で強制的に対流させられる。ま
た、処理室2内のガスの流れの渦は、一定せずに不規則
に変化する。このため、処理室2内のガスは均質化され
る。これにより、サセプタ3上に配置された複数の半導
体ウエハ12上でガス成分が均一または均質に滞在でき
る。従って、半導体ウエハ12上にCVD法などで形成
されたシリコンゲルマニウム膜やシリコン膜の膜質およ
び膜厚を、半導体ウエハ12間および半導体ウエハ12
面内で均一にすることができる。反応に寄与しなかった
ガスは、ガス排気口8から処理室2の外部に排出され
る。なお、この実施の形態の場合はガスノズル7から複
数方向にガスが放出されているが、一方向、たとえば上
方または垂直方向の一方向のみでもよい。
MISFET(Metal Insulator Semiconductor Field
Effect Transistor)、の製造工程を、図面を参照して
説明する。図5〜図9は、本実施の形態の半導体装置の
製造工程中の要部断面図である。
半導体ウエハ(半導体基板)12を準備する。半導体ウ
エハ12としては、例えばシリコン単結晶の(100)
4度off基板、すなわちシリコンの(100)面から
4度傾いた主面を有する単結晶シリコン基板(シリコン
ウエハ)を用いることができる。
搬入し、サセプタ3上に半導体ウエハ12を配置する。
それから、半導体製造装置1の高周波コイル6に高周波
電源から高周波電力を印加または供給する。これによ
り、サセプタ3が誘導電流によって加熱され、それによ
って半導体ウエハ12が所定の温度に加熱される。そし
て、処理室2内にガスノズル7から、成膜用のガスを導
入する。すなわち、キャリアガスとして例えば水素ガス
(H2)、シリコンソースガスとして例えばモノシラン
(SiH4)ガス、P型ドーピングガスとして例えばH2
で希釈された30ppm濃度のジボラン(B2H6)ガ
ス、およびゲルマニウムソースガスとして例えばH2で
希釈された1%濃度のモノゲルマン(GeH4)ガス
が、処理室2内に導入される。処理室2に導入されたガ
スが反応して半導体ウエハ12上に堆積することによ
り、各半導体ウエハ12上にシリコンゲルマニウム膜
(SiGe膜)21がエピタキシャル成長する。この
際、処理室2内の圧力は、常圧および準常圧領域の圧力
とすることが好ましく、常圧領域の圧力であればより好
ましい。すなわち、シリコンゲルマニウム膜の成膜工程
における処理室2内の圧力は、20000〜18000
0Pa(150〜1350Torr)の範囲内とするこ
とが好ましく、より好ましくは60000〜14000
0Pa(450〜1050Torr)、更に好ましくは
88000〜115000Pa(660〜860Tor
r)である。これにより、上記したように、処理室2内
でガスノズル7から放出された水素ガス(H2)、モノ
シラン(SiH4)ガス、ジボラン(B2H6)ガスおよ
びモノゲルマン(GeH4)ガスは、処理室2内で乱流
を発生することができ、シリコンゲルマニウム膜21の
膜質および膜厚を均一にすることが可能となる。
室2内の圧力が、MBE装置(成膜時の処理室内の圧力
は10-4〜10-3Pa程度の超高真空領域)、UHV−
CVD装置(成膜時の処理室内の圧力は0.1Pa程度
の高真空領域)および減圧CVD装置(成膜時の処理室
内の圧力は10〜1000Pa程度の減圧領域)などの
場合と比較して高いので、シリコンゲルマニウム膜21
の成長速度または成膜速度を、MBE装置、UHV−C
VD装置および減圧CVD装置などを用いた場合よりも
高めることができる。また、処理室2内の圧力が、常圧
および準常圧領域の範囲内で外気の圧力より小さけれ
ば、Oリングなどを介したベースプレート9とベルジャ
10の結合をより強固にすることもできる。
シラン(SiH4)ガスだけでなく、それ以外のシリコ
ンソース、例えばジシラン(Si2H6)ガスを用いても
よい。また、Cl元素を含んだジクロロルシラン(Si
H2Cl2)ガス、トリクロロルシラン(SiHCl3)
ガスまたは四塩化ケイ素(SiCl4)ガスなどをシリ
コンソースガスとして用いることもできる。また、この
ようなガスにHClガスを添加してもよい。これによ
り、シリコンゲルマニウム膜21の成長速度の向上や、
異物低減などの品質向上を図ることができる。また、ゲ
ルマニウムソースガスとして、GeH4ガスの代わり
に、四塩化ゲルマニウム(GeCl4)ガスまたはGe2
H6ガスなどを用いてもよい。また、P型ドーピングガ
ス、例えばB2H6ガスを用いることによりP型のシリコ
ンゲルマニウム膜21を形成したが、P型ドーピングガ
スの代わりにN型ドーピングガス、例えばホスフィン
(PH3)ガスを用いることもできる。これにより、半
導体ウエハ12上にN型のシリコンゲルマニウム膜を形
成することが可能となる。
の導入を停止し、処理室2内にガスノズル7から導入す
るガスを、キャリアガスとしての水素ガス(H2)、シ
リコンソースガスとしてのモノシラン(SiH4)ガス
およびP型ドーピングガスとしてのB2H6ガスとする。
これにより、シリコンゲルマニウム膜21の成長は終了
し、シリコンゲルマニウム膜21上にシリコン膜(歪シ
リコン膜)22がエピタキシャル成長する。この際、シ
リコンゲルマニウムとシリコンの格子定数の違いによ
り、シリコンゲルマニウム膜21上には、通常のシリコ
ン結晶の格子定数より大きな格子定数を有するシリコン
膜22、いわゆる歪シリコン膜22が形成される。歪シ
リコン膜22では、通常のシリコン膜と比較して、電子
の移動度が向上(増大)する。このため、後述するよう
に歪シリコン膜22に形成されたMISFETでは、ソ
ース・ドレイン間を移動する電子の移動度が向上し、半
導体装置を高速化することが可能となる。
リコンゲルマニウム膜21および歪シリコン膜22がエ
ピタキシャル成長され、図5の構造が得られる。
出された後、半導体ウエハ12のそれぞれにおいて半導
体素子が形成される。ここでは、1枚の半導体ウエハ1
2に半導体素子を形成する工程について説明するが、他
の半導体ウエハ12についても同様にして半導体素子を
形成することができる。
12の主面にウェル領域を形成するための不純物イオン
注入を必要に応じて行う。例えばホウ素(B)などの不
純物を注入すればP型のウェル領域が形成でき、リン
(P)などの不純物を注入すればN型のウェル領域が形
成できる。また、ホトレジストをマスクとすることによ
り、所望の領域のみに不純物を注入できる。
ルマニウム膜21および歪シリコン膜22が形成された
半導体ウエハ(いわゆるSiGeエピタキシャルウエ
ハ)12の主面に、酸化シリコンなどからなる素子分離
領域23が形成される。素子分離領域23は、例えばL
OCOS(Local Oxidation of Silicon )法などによ
って形成することができる。また、素子分離領域23
は、例えばSTI(Shallow Trench Isolation)法によ
り、半導体ウエハ12の主面に形成した溝に酸化シリコ
ン膜を埋め込むことにより形成してもよい。
わち歪シリコン膜22の表面)にゲート絶縁膜24が形
成される。ゲート絶縁膜24は、例えば薄いシリコン酸
化膜などからなり、半導体ウエハ12を熱酸化すること
などによって形成することができる。
ハ12上に、シリコンゲルマニウム膜25が形成され
る。シリコンゲルマニウム膜25は、半導体製造装置1
を用いてシリコンゲルマニウム膜21とほぼ同様にして
形成することができる。下地のゲート絶縁膜24はシリ
コン酸化膜からなり、ゲート絶縁膜24上に形成される
シリコンゲルマニウム膜25は多結晶シリコンゲルマニ
ウム膜からなる。また、半導体製造装置1を用いて、微
結晶シリコンゲルマニウム膜またはアモルファスシリコ
ンゲルマニウム膜からなるシリコンゲルマニウム膜25
を形成してもよい。すなわち、シリコンゲルマニウム膜
25は非晶質のシリコンゲルマニウム膜から構成され得
る。シリコンゲルマニウム膜25の成膜工程では、シリ
コンゲルマニウム膜21の成膜工程と同様のガスを用い
ることができる。この場合はシリコンゲルマニウム膜2
5中には、リンをドープしている。
タングステンシリサイド(WSi2)膜26を形成す
る。それから、図8に示されるように、フォトリソグラ
フィ法およびエッチング法を用いて、シリコンゲルマニ
ウム膜25およびタングステンシリサイド膜26をパタ
ーン化することにより、シリコンゲルマニウム膜25と
タングステンシリサイド膜26とからなるゲート電極2
7を形成する。WSi2の代わりにTiSi2あるいはC
oSi2を用いてもよい。
ばリン(P)などの不純物をイオン注入することによ
り、n型半導体領域(ソース、ドレイン)28が形成さ
れる。
29が形成される。MISFET29のチャネル領域
は、歪シリコン膜22内に形成されるので、MISFE
T29のソース・ドレイン(n型半導体領域28)間を
移動する電子の移動度が向上し、MISFET29の動
作を高速化することができる。
ハ12の主面上に層間膜絶縁膜30が形成される。層間
絶縁膜30は、例えば酸化シリコン膜をCVD法にて堆
積することによって形成することができる。それから、
層間絶縁膜30上に形成した図示しないフォトレジスト
パターンをマスクにして層間絶縁膜30をドライエッチ
ングすることにより、n型半導体領域28やゲート電極
27の上部にスルーホールまたはコンタクトホール31
を形成する。その後、コンタクトホール31を埋めるプ
ラグ32が、例えば窒化チタン膜およびタングステン膜
によって形成される。
ミ合金膜などを堆積し、フォトリソグラフィ法およびエ
ッチング法を用いて、パターン化することにより配線
(第1層配線)33を形成する。それから、層間絶縁膜
30上に、配線33を覆うように、層間絶縁膜34が形
成される。
が、層間絶縁膜34に配線33の一部を露出するビア又
はスルーホールが形成され、プラグ32や配線33と同
様にして、スルーホールを埋めるプラグや、プラグを介
して配線33に電気的に接続する上層配線などが形成さ
れ、必要に応じてダイシングされて半導体デバイスチッ
プに分割され、本実施の形態の半導体装置が製造され
る。なお、配線層数などは、設計に応じて適宜変更する
ことができる。
領域の圧力でシリコンゲルマニウム膜21およびシリコ
ンゲルマニウム膜25を形成するので、成膜速度を高め
ることができる。また、バッチ式の半導体製造装置1を
用いることにより、一度に複数の半導体ウエハ12上に
シリコンゲルマニウム膜21やシリコンゲルマニウム膜
25を形成できる。このため、半導体装置の製造時間を
短縮できる。半導体装置の製造コストも低減できる。
流を生じさせ、処理室2内のガスを強制的に対流させて
シリコンゲルマニウム膜21およびシリコンゲルマニウ
ム膜25を形成するので、各半導体ウエハ12間でシリ
コンゲルマニウム膜21およびシリコンゲルマニウム膜
25の膜質および膜厚を均一にすることができる。ま
た、半導体ウエハ12の面内でシリコンゲルマニウム膜
21およびシリコンゲルマニウム膜25の膜質および膜
厚を均一にすることができる。このため、半導体装置の
信頼性を向上することができる。また、半導体装置の製
造歩留まりを改善できる。
力にしない場合には、ガス排気口8を真空ポンプなどに
接続する必要がない。このため、半導体製造装置1に真
空排気設備が不要となり、小型化できる。また、半導体
装置の製造コストを低減できる。
理室2内の圧力を外気より低い圧力にする場合でも、処
理室2内の圧力は、MBE装置、UHV−CVD装置お
よび減圧CVD装置などと比較して高いので、MBE装
置、UHV−CVD装置あるいは減圧CVD装置で使用
されるような高排気量の排気設備は不要である。
理室2内の圧力を外気より高い圧力にする場合には、処
理室2内へのガスの導入と処理室2からのガスの排気の
バランスをとる機構を、排気側に設置すればよい。
ISFETの例を示したが、pチャネル型MISFET
の場合には、リン(P)の代わりにボロン(B)をドー
プした多結晶のシリコンゲルマニウム膜25を、ゲート
電極27の一部として用いる。ボロンをドープした多結
晶のシリコンゲルマニウム膜25は、ボロンをドープし
た多結晶のシリコン膜に比較して、ボロンの活性化率が
向上する。このため、ゲート電極27にボロンをドープ
した多結晶のシリコンゲルマニウム膜25を用いること
で、ゲート電極27とゲート絶縁膜24との界面での空
乏化を抑制することができる。他の不純物、例えば上記
のようにリン(P)がシリコンゲルマニウム膜25中に
ドープされている場合についても、同様の効果を有す
る。また、シリコンゲルマニウム膜25がボロンなどが
ドープされた微結晶またはアモルファスのシリコンゲル
マニウム膜からなる場合も、同様の効果を有する。
実施の形態である半導体装置の製造工程で用いられる半
導体製造装置の説明図である。
半導体基板上にシリコンゲルマニウム膜やシリコン膜を
形成する工程で使用される成膜装置であり、枚葉式のC
VD装置である。なお、理解を簡単にするために、処理
室42およびその内部以外の半導体装置41の構造につ
いては、図示および詳しい説明を省略する。
理室42内に配置されたサセプタ43と、サセプタ43
を支持するサセプタ支持部44と、サセプタ43の下方
に配置され、コイルカバー45内に収容された高周波コ
イル46と、種々のガスを処理室42内に導入するため
のガスノズル47と、処理室内からガスを排気するため
のガス排気口48とを備えている。
ベースプレート49と、ベースプレート49にOリング
などを介して気密可能に接続されたベルジャ50とを有
している。なお、ベルジャ50の構成は、上記第1の実
施の形態のベルジャ10とほぼ同様の構成を有している
ので、詳しい図示および説明は省略する。
れた空間である処理室42内で、サセプタ43はサセプ
タ支持台44に支持され、サセプタ43上には、大口径
の一枚の半導体ウエハ(半導体基板)52、例えば直径
が200mm以上の半導体ウエハ52が配置できるよう
に構成されている。サセプタ43は、例えばカーボンな
どからなり、その表面が例えば炭化ケイ素(SiC)な
どによってコーティングされている。
ル46は、処理室42外部の図示しない高周波電源に接
続され、高周波電源から高周波コイル46に高周波電圧
または高周波電力を印加または供給できるように構成さ
れている。高周波コイル46に高周波電力を供給する
と、内部がカーボンなどからなるサセプタ43には誘導
電流が発生する。これにより、サセプタ43上に配置さ
れた半導体ウエハ52を所望の温度に加熱することがで
きる。
段に接続され、ガスノズル47から所望のガスが所望の
流量で処理室42内に導入できるように構成されてい
る。ガス排気口48は、図示しないガス排気管に接続さ
れ、ガスノズル47から処理室42内に導入されたガス
を排気できるように構成されている。
され、サセプタ43上に配置された半導体ウエハ52の
上方で、所定のガスを処理室42内に導入するように構
成されている。ガスノズル47は二股に分かれ、2つの
先端部を有している。ガスノズル47の2つの先端部の
それぞれにおいて、上記実施の形態1におけるガスノズ
ル7の先端部と同様に、複数の孔(図示せず)が形成さ
れており、各孔から所定のガスが処理室42内に放出ま
たは導入される。ガスノズル7と同様に、ガスノズル4
7の孔は、ガスノズル47の先端の曲面の種々の位置に
形成されている。また、ガスノズルは二股に分かれてい
ない構成、あるいは三股以上に分かれた構成にしてもよ
い。また、ガスノズル47を処理室42内で回転できる
ように構成することもできる。
処理室42の内部から処理室42の内壁に向かう複数の
方向に成膜用のガスが放出される。図10において矢印
で模式的に示されるガスの流れ53から分かるように、
例えば、ガスノズル47から、水平方向(サセプタ43
に平行な方向すなわち半導体ウエハ52の主面に平行な
方向)、上方または垂直方向(サセプタ43に垂直な方
向すなわち半導体ウエハ52の主面に垂直な方向)、お
よび水平と垂直との中間の任意の方向などにガスが放出
される。ガスノズル47の孔から処理室42内に放出さ
れたガスは、上記実施の形態1と同様に、処理室42内
で乱流を生じ、半導体ウエハ52の上方においてガスの
流れに渦を発生する。また、処理室42内のガスの流れ
の渦は、一定せずに不規則に変化する。これにより、処
理室42内のガスを強制的に対流させ、半導体ウエハ5
2上に形成されるシリコンゲルマニウム膜やシリコン膜
の膜質および膜厚を、半導体ウエハ52面内で均一にす
ることができる。この実施の形態の場合はガスノズル4
7から複数方向にガスが放出されているが、一方向、た
とえば上方または垂直方向の一方向のみでもよい。
製造工程は、半導体ウエハ52一枚ごとに半導体製造装
置41を用いてシリコンゲルマニウム膜を成膜すること
以外は、上記実施の形態1とほぼ同様であるので、ここ
ではその説明を省略する。
を用いて大口径(例えば直径200mm以上)の半導体
ウエハ52上にシリコンゲルマニウム膜を成膜する場合
でも、シリコンゲルマニウム膜の成膜速度を向上し、膜
厚および膜質を均一にすることができる。またこのよう
な処理室を複数有する半導体製造装置の構成も可能であ
る。
(半導体基板)60上にシリコンゲルマニウム膜61と
シリコン膜(歪シリコン膜)62を形成した状態を概念
的に示す断面図である。
マニウム濃度を増大すると増大する。このため、単結晶
シリコンからなる半導体ウエハ60上にシリコンゲルマ
ニウム膜61を成膜する場合、ゲルマニウム濃度が大き
なシリコンゲルマニウム膜をいきなり半導体ウエハ60
上にエピタキシャル成長させると、格子定数の違いによ
り、シリコンゲルマニウム膜が大きく歪み、シリコンゲ
ルマニウム膜中に高密度の欠陥が生じるなどの不具合が
発生する恐れがある。このため、半導体ウエハ60とシ
リコンゲルマニウム膜61の界面近傍ではシリコンゲル
マニウム膜61中のゲルマニウム濃度を比較的小さく
し、半導体ウエハ60とシリコンゲルマニウム膜61の
界面で格子定数がマッチングしやすくする。そして、シ
リコンゲルマニウム膜61の成膜が進むにつれて例えば
階段状(ステップ状)にゲルマニウム濃度を増大するこ
とで少しずつ応力を印加させ、所定のゲルマニウム濃度
に到達したら、ゲルマニウム濃度が一定になるようにシ
リコンゲルマニウム膜61を形成する(順ステップグレ
ーデッドプロセス)。これにより、半導体ウエハ60と
シリコンゲルマニウム膜61の界面近傍に集中する欠陥
の発生を抑制し、シリコンゲルマニウム膜61中の貫通
転位密度を低減することができる。一方、シリコンゲル
マニウム膜61上にシリコン膜(歪シリコン膜)62を
エピタキシャル成長させる場合は、下地シリコンゲルマ
ニウム膜61の格子定数に応じて、その上に形成される
シリコン膜62が歪む(通常のシリコンの格子定数より
伸びる)が、歪シリコン膜62は比較的薄い(例えば4
0〜50nm)ため、歪シリコン膜62中に転位はほと
んど生じない。
ば、上記のようにシリコンゲルマニウム膜61の厚み方
向のゲルマニウム濃度を半導体ウエハ60とシリコンゲ
ルマニウム膜61との界面からシリコンゲルマニウム膜
61の内部方向に向かって徐々に増大させると、シリコ
ンゲルマニウム膜61中でストレスまたは応力が同一方
向に印加され、累積された応力に起因した種々の不具
合、例えばシリコンゲルマニウム膜61中の欠陥の増大
や、シリコンゲルマニウム膜61および歪シリコン膜6
2表面の粗度の増大などが生じてしまうことが分かっ
た。
ンゲルマニウム膜61の厚み方向のゲルマニウム濃度を
半導体ウエハ60とシリコンゲルマニウム膜61との界
面からシリコンゲルマニウム膜61の内部方向に向かっ
て増大させたことによる上記不具合を改善させることを
検討した。
こでは半導体基板上にシリコンゲルマニウム膜およびシ
リコン膜(歪シリコン膜)を形成する工程を説明する。
造工程中の要部断面図であり、半導体ウエハ(半導体基
板)70上にシリコンゲルマニウム膜(SiGe膜)7
1およびシリコン膜(歪シリコン膜)72が形成された
状態を示している。図13は、シリコンゲルマニウム膜
71およびシリコン膜72の形成工程における半導体ウ
エハ70の温度と成膜装置へ導入したモノゲルマン(G
eH4)ガスの流量とを示すグラフである。図13のグ
ラフの縦軸が半導体ウエハの温度およびモノゲルマン
(GeH4)ガスの流量に対応する。また、図13のグ
ラフの横軸は時間または時刻に対応するが、任意単位
(arbitrary unit)であり、時間t1〜t17のそれぞれ
の時間間隔は均一ではないことに注意すべきである。
成膜装置に搬入する。この場合、成膜装置として上記半
導体製造装置1や半導体製造装置41を用い、常圧およ
び準常圧領域の圧力でシリコンゲルマニウム膜およびシ
リコン膜(歪シリコン膜)をエピタキシャル成長させれ
ば、短時間で多数の半導体ウエハ上にシリコンゲルマニ
ウム膜および歪シリコン膜を形成できたり、あるいは成
膜速度を向上できるのでより好ましい。しかしながら、
減圧CVD装置やUHV−CVD装置などの他の成膜装
置を用い、真空下でシリコンゲルマニウム膜および歪シ
リコン膜を半導体ウエハ70上にエピタキシャル成長さ
せることもできる。ここでは、上記半導体製造装置1を
用いた場合について説明する。
ン単結晶の(100)4度off基板、すなわちシリコ
ンの(100)面から4度傾いた主面を有する単結晶シ
リコン基板を用いることができる。
装置1の処理室2内に、窒素(N2)ガスを例えば15
0slm(standard liters per minute)の流量で導入
し、処理室2内の空気を充分に除去する。これにより、
空気と後で導入される水素ガスとが反応するのを防止で
きる。なお、本実施の形態では、ガス流量は、0℃、1
気圧で校正されたガス流量を示している。
導入を停止し、処理室2内にキャリアガスとしての水素
(H2)ガスを例えば170slmの流量で導入する。
なお、水素ガスの導入は、時間t17まで継続される。
間t2で半導体製造装置1の高周波コイル6への高周波
電力の印加または供給を開始する。これにより、サセプ
タ3が誘導電流によって加熱され、半導体ウエハ70の
温度が上昇する。そして、半導体ウエハ70を1040
℃で例えば10分程度(時間t3〜t4に対応)加熱す
る。水素雰囲気のような還元性雰囲気中で半導体ウエハ
70を加熱すること(前加熱処理)により、半導体ウエ
ハ70の表面の自然酸化膜が除去され、半導体ウエハの
表面がクリーニングまたは清浄化される。
70の温度を例えば980℃に低下させる。それから、
時間t5〜t6にかけて(例えば1分程度)、処理室2内
に上記水素ガスに加えてシリコンソースガスとしてのモ
ノシラン(SiH4)ガスを、例えば40sccm(sta
ndard cubic centimeters per minute)の流量で導入す
る。これにより、半導体ウエハ70上に数nm程度のシ
リコン膜70aが形成され、より清浄なシリコン表面が
得られる。その後、時間t6で上記モノシランガスの導
入を停止し、半導体ウエハ70の温度を例えば800℃
に低下させる。
の水素ガスに加えて、シリコンソースガスとしてのモノ
シラン(SiH4)ガス、P型ドーピングガスとしての
ジボラン(B2H6)ガスおよびゲルマニウムソースガス
としてのモノゲルマン(GeH4)ガスを、例えばそれ
ぞれ20sccm、60sccmおよび80sccmの
流量で処理室2内に導入する。これにより、シリコンゲ
ルマニウム膜71のエピタキシャル成長が開始される
が、ゲルマンガスの流量が比較的低いので、この段階で
成膜されるシリコンゲルマニウム膜71のゲルマニウム
濃度は比較的低い。なお、モノシラン(SiH4)ガス
およびジボラン(B2H6)ガスの導入は、時間t14ま
で、例えば同じ流量で継続される。
ているモノゲルマンガスの流量を、例えば170scc
mに増大させる。これにより、成膜されるシリコンゲル
マニウム膜71のゲルマニウム濃度がやや高くなる。
理室2内に導入しているモノゲルマンガスの流量を、例
えば420sccm、1050sccmおよび3000
sccmに順次増大させる。各流量の段階において、成
膜されるシリコンゲルマニウム膜71のゲルマニウム濃
度がモノゲルマンガスの流量の増大に応じて順次高くな
る。
ているモノゲルマンガスの流量を例えば2100scc
mに低下させる。これにより、時間t12〜t13(モノゲ
ルマンガス流量2100sccm)で成膜されるシリコ
ンゲルマニウム膜71のゲルマニウム濃度が、時間t11
〜t12(モノゲルマンガス流量3000sccm)で成
膜されるシリコンゲルマニウム膜71のゲルマニウム濃
度よりも低くなる。
マンガスの導入を停止する(モノシランガスおよびジボ
ランガスの導入は継続する)。これにより、シリコンゲ
ルマニウム膜71のエピタキシャル成長が終了し、シリ
コン膜(歪シリコン膜)72がシリコンゲルマニウム膜
71上にエピタキシャル成長する。時間t7〜t13で成
膜されたシリコンゲルマニウム膜71の厚みは例えば3
〜4μm程度であり、時間t13〜t14でシリコンゲルマ
ニウム膜71上に成膜される歪シリコン膜72の厚みは
例えば40〜50nm程度である。
ジボランガスの処理室2内への導入を停止して歪シリコ
ン膜72の成膜を終了し、高周波コイル6への高周波電
力の供給を停止して半導体ウエハ70の温度を例えば室
温近くに低下させる。それから、時間t16で処理室2内
への水素ガスの導入を停止しかつ窒素ガスを導入する。
処理室2内の水素ガスが充分に除去された後、半導体製
造装置1から半導体ウエハ70が取り出される。図12
は、このようにして半導体ウエハ70上にシリコンゲル
マニウム膜71およびシリコン膜(歪シリコン膜)72
が形成された状態に対応する。取り出された半導体ウエ
ハ70は、次の製造工程に送られ、半導体ウエハ70に
半導体素子が形成される。
施の形態1とほぼ同様であるので、ここではその説明は
省略する。
フに示されるようにモノゲルマンガスの流量を時間t7
〜t12にかけて階段状(ステップ状)に増減させたが、
図14のグラフに示されるように、モノゲルマンガスの
流量を時間t7〜t12にかけて連続的に増減させること
もできる。
れたシリコンゲルマニウム膜71の厚み方向のゲルマニ
ウム濃度分布を示すグラフであり、SIMS(secondar
y ion mass spectroscopy)法によって分析した結果
(実測値)が示されている。図15のグラフの横軸は、
歪シリコン膜の表面からの深さ方向の距離(深さ)に対
応し、グラフの縦軸はゲルマニウム濃度(Ge濃度)に
対応する。
ニウム膜71の厚み方向のゲルマニウム濃度分布は、シ
リコンゲルマニウム膜71の半導体ウエハ(半導体基
板)70側の界面(シリコンゲルマニウム膜71と半導
体ウエハ70またはシリコン膜70aとの界面)からシ
リコンゲルマニウム膜71の内部方向に階段状に増大し
ているが、シリコンゲルマニウム膜71の厚み方向の中
間領域で最大値またはピークを形成した後に減少する。
シリコンゲルマニウム膜71のゲルマニウム濃度は、成
膜工程中のゲルマニウムソースガス、ここではモノゲル
マン(GeH4)ガスの流量に依存する。シリコンゲル
マニウム膜71の半導体ウエハ70側の界面からシリコ
ンゲルマニウム膜71の内部方向にゲルマニウム濃度が
階段状に増大している(この濃度増大領域およびその近
傍を順ステップグレーデッド領域と称する)のは、上記
シリコンゲルマニウム膜71の成膜工程でモノゲルマン
ガスの流量を80sccm、170sccm、420s
ccm、1050sccmおよび3000sccmに順
次階段状に増大させたためである。従って、ゲルマニウ
ム濃度が最大値またはピークとなるシリコンゲルマニウ
ム膜71の領域は、上記シリコンゲルマニウム膜71の
成膜工程でモノゲルマンガスの流量を最大(3000s
ccm)とした成膜段階(時間t11〜t12)に対応す
る。シリコンゲルマニウム膜71のゲルマニウム濃度が
ピークを形成した後、シリコンゲルマニウム膜71の歪
シリコン膜72側の界面(シリコンゲルマニウム膜71
と歪シリコン膜72との界面)方向に階段状に減少する
(この濃度減少領域およびその近傍を逆ステップグレー
デッド領域と称する)のは、上記シリコンゲルマニウム
膜71の成膜工程でモノゲルマンガスの流量を3000
sccmから2100sccmに低下させたためであ
る。時間t12〜t13の間モノゲルマンガスの流量を21
00sccmに維持した後、モノゲルマンガスの導入が
停止されたので、シリコンゲルマニウム膜71のゲルマ
ニウム濃度はピークから逆ステップグレーデッド領域で
一旦減少した後は、シリコンゲルマニウム膜71と歪シ
リコン膜72との界面近傍までほぼ一定となる。なお、
図15のグラフにおいて、歪シリコン膜72表面からの
距離が数十nmの領域でゲルマニウム濃度が急速に減少
した領域が、歪シリコン膜72の形成領域に対応する。
ゲルマニウム膜71を成膜した場合のシリコンゲルマニ
ウム膜71の厚み方向のゲルマニウム濃度分布を模式的
に示すグラフであり、図15に対応する。また、図17
は、図14のようにモノゲルマンガスの流量を連続的に
増減させてシリコンゲルマニウム膜71を成膜した場合
のシリコンゲルマニウム膜71の厚み方向のゲルマニウ
ム濃度分布を模式的に示すグラフである。図16および
図17のグラフの横軸は、歪シリコン膜72の表面から
の深さ方向の距離(深さ)に対応する。図16および図
17のグラフの縦軸はゲルマニウム濃度(Ge濃度)に
対応する。
膜72との界面近傍におけるシリコンゲルマニウム膜7
1のゲルマニウム濃度Y1は、5〜40%(原子%)で
あることが好ましく、より好ましくは10〜30%(原
子%)、さらに好ましくは15〜25%(原子%)であ
る。これにより、シリコンゲルマニウム膜71上に、電
子の移動度を向上させるのに最適な格子定数を有する歪
シリコン膜72を的確に形成でき、高速な半導体装置を
製造することが可能となる。
ウム濃度のピーク値Y2と上記ゲルマニウム濃度Y1との
差、すなわちY2−Y1は、1〜40%(原子%)である
ことが好ましく、より好ましくは3〜20%(原子
%)、さらに好ましくは5〜10%(原子%)である。
また、上記ゲルマニウム濃度Y1に対する、シリコンゲ
ルマニウム膜71中のゲルマニウム濃度のピーク値Y2
の比、すなわちY2/Y1は、1.02〜9.0であるこ
とが好ましく、より好ましくは1.1〜3.0、さらに
好ましくは1.2〜1.7である。これにより、後述す
るように、シリコンゲルマニウム膜71中の歪、ストレ
スまたは応力を緩和でき、結晶欠陥を抑制したシリコン
ゲルマニウム膜71および歪シリコン膜72を形成する
ことができる。このため、信頼性が高く、高性能の半導
体装置を実現できる。
させる領域の厚みT1は、例えば1.5〜2μm程度で
あり、シリコンゲルマニウム膜71のゲルマニウム濃度
が均一な領域の厚みT2は、例えば1.5〜2μm程度
である。また、階段状にゲルマニウム濃度を変化させる
場合の各ステップの間隔は、例えば0.3〜0.5μm
程度である。
晶欠陥を評価するために、シリコンゲルマニウム膜71
の最大貫通転位密度を測定した。最大貫通転位密度は、
シリコンゲルマニウム膜71および歪シリコン膜72を
形成した半導体ウエハ(半導体基板)70を選択エッチ
ングし、表面を金属顕微鏡で観察することによって求め
た。その結果、本実施の形態に従って形成されたシリコ
ンゲルマニウム膜71の最大貫通転位密度は1×104
cm-2以下程度であった。
成膜の初期段階からゲルマニウム濃度を階段状に増大さ
せ、ゲルマニウム濃度が最大値に達した後は、ゲルマニ
ウム濃度を減少させることなく一定となるようにシリコ
ンゲルマニウム膜を成膜した場合(すなわち上記シリコ
ンゲルマニウム膜61の場合)についても最大貫通転位
密度を測定した。この比較例の場合、最大貫通転位密度
は1×106cm-2程度であった。
ゲルマニウム膜の成膜の初期段階からゲルマニウム濃度
を階段状に増大させ、ゲルマニウム濃度が最大値に達し
た後、ゲルマニウム濃度が一旦減少するようにシリコン
ゲルマニウム膜71を成膜することにより、最大貫通転
位密度を小さくすることができる。このため、シリコン
ゲルマニウム膜71やその上に形成される歪シリコン膜
72の欠陥密度を低減することが可能となる。これによ
り、半導体装置の信頼性を向上できる。また、半導体装
置の製造歩留まりも向上できる。
1の厚み方向のゲルマニウム濃度を半導体ウエハ(半導
体基板)70側の界面からシリコンゲルマニウム膜71
の内部方向に徐々に増大させると、シリコンゲルマニウ
ム膜71中でストレスまたは応力が同一方向に印加さ
れ、応力が累積される。本実施の形態のように、ゲルマ
ニウム濃度がピークに達した後にゲルマニウム濃度を低
下させることで、順ステップグレーデッド領域で累積さ
れた応力を逆ステップグレーデッド領域付近で緩和する
ことができる。このため、シリコンゲルマニウム膜71
と歪シリコン膜72との界面近傍でのシリコンゲルマニ
ウム膜71の欠陥を減少させることが可能となる。これ
により、欠陥の少ない下地シリコンゲルマニウム膜71
上に歪シリコン膜72をエピタキシャル成長させること
が可能となる。このため、歪シリコン膜72中の欠陥の
発生も抑制できる。なお、このような効果は、シリコン
ゲルマニウム膜71のゲルマニウム濃度がピークを形成
した後、シリコンゲルマニウム膜71と歪シリコン膜7
2との界面方向にゲルマニウム濃度を階段状に減少させ
た場合(図16のゲルマニウム濃度分布の場合に対応)
も、あるいは連続的に減少させた場合(図17のゲルマ
ニウム濃度分布の場合に対応)も、同様に得ることがで
きる。
マニウム膜71を形成した半導体ウエハ(半導体基板)
70の表面粗度を測定した。ここでは、半導体ウエハ7
0上にシリコンゲルマニウム膜71および歪シリコン膜
72を形成し、その表面(歪シリコン膜表面)の表面粗
度をAFM(atomic force microscopy)によって測定
し、表面粗度のRMS(root mean square)を計算し
た。薄い歪シリコン膜72の表面粗度は、下地のシリコ
ンゲルマニウム膜71の表面粗度に依存する。
ム膜71を形成すると、シリコンゲルマニウム膜71の
成膜温度が777℃の場合、表面粗度のRMSは3.6
nmであり、シリコンゲルマニウム膜71の成膜温度が
800℃の場合、表面粗度のRMSは2.5nmであっ
た。
成膜の初期段階からゲルマニウム濃度を階段状に増大さ
せ、ゲルマニウム濃度が最大値に達した後は、ゲルマニ
ウム濃度を減少させることなく一定となるようにシリコ
ンゲルマニウム膜を成膜した場合(すなわち上記シリコ
ンゲルマニウム膜61の場合)についても表面粗度のR
MSを測定した。ただしシリコンゲルマニウム膜61の
成膜温度は777℃である。この比較例の場合、表面粗
度のRMSは4.1nmであった。
ゲルマニウム膜の成膜の初期段階からゲルマニウム濃度
を階段状に増大させ、ゲルマニウム濃度が最大値に達し
た後、ゲルマニウム濃度が一旦減少するようにシリコン
ゲルマニウム膜71を成膜することにより、表面粗度を
小さくすることができる。このため、シリコンゲルマニ
ウム膜71およびその上に形成される歪シリコン膜72
の表面粗度を小さくでき、半導体装置の信頼性を向上す
ることが可能になる。また、半導体装置の製造歩留まり
も向上できる。また、シリコンゲルマニウム膜71の成
膜温度を高くすることで、表面粗度を更に小さくするこ
ともできる。なお、このような効果は、シリコンゲルマ
ニウム膜71のゲルマニウム濃度がピークを形成した
後、シリコンゲルマニウム膜71と歪シリコン膜72と
の界面方向にゲルマニウム濃度を階段状に減少させた場
合(図16のゲルマニウム濃度分布の場合に対応)も、
あるいは連続的に減少させた場合(図17のゲルマニウ
ム濃度分布の場合に対応)も、同様に得ることができ
る。
たシリコンゲルマニウム膜71上に形成した歪シリコン
膜72の格子定数の伸び率を測定した結果を示すグラフ
である。図18のグラフの横軸は、シリコンゲルマニウ
ム膜71と歪シリコン膜72の界面近傍でのシリコンゲ
ルマニウム膜71のゲルマニウム濃度(図16および図
17のグラフのY1)に対応する。図18のグラフの縦
軸は、歪シリコン膜72の格子定数のxy方向(半導体
ウエハ70の主面に平行な面内方向)の伸び率に対応
し、通常のシリコン単結晶の格子定数を1とした相対値
で示してある。また、図18のグラフ中の黒丸が、歪シ
リコン膜72の格子定数の実測値に対応し、グラフ中の
直線はシリコンゲルマニウムの格子定数とゲルマニウム
濃度の関係を示す理論値(立方晶歪緩和時)に対応す
る。
コン膜72の格子定数実測値は、シリコンゲルマニウム
の格子定数とゲルマニウム濃度の関係を示す理論直線に
ほぼ一致している。すなわち、歪シリコン膜72の格子
定数は、下地層であるシリコンゲルマニウム膜71の格
子定数に対応して伸びた(歪んだ)格子定数を有してい
る。従って、本実施の形態に従って形成された歪シリコ
ン膜72は、下地シリコンゲルマニウム膜71のゲルマ
ニウム濃度(Y1)に対応した歪みを有し、かつシリコ
ンゲルマニウム膜71は十分に歪みが緩和されているこ
とが確認できる。
する前の半導体ウエハ(半導体基板)70の処理方法に
ついて説明する。以下のような処理を行った後に、シリ
コンゲルマニウム膜71を半導体ウエハ70上にエピタ
キシャル成長させるとより好ましい。なお、以下の処理
方法は、前記実施の形態1において、シリコンゲルマニ
ウム膜21を形成する前の半導体ウエハ(半導体基板)
12の処理方法として適用することもでき、そのような
処理を行った後にシリコンゲルマニウム膜21を半導体
ウエハ12上にエピタキシャル成長させるとより好まし
いことはもちろんである。
で半導体ウエハ70を例えば1040℃に加熱(前加熱
処理)することで、半導体ウエハ70の表面の自然酸化
膜を除去し、半導体ウエハ70の表面を清浄化すること
ができる。これにより、半導体ウエハ70の清浄な表面
上にシリコンゲルマニウム膜71をエピタキシャル成長
することが可能になる。
を除去した後、処理室2内にモノシランガス(Si
H4)を導入しかつ半導体ウエハ70を例えば980℃
で加熱して半導体ウエハ70上に薄いシリコン膜70a
をエピタキシャル成長させ、清浄なシリコン表面を形成
することもできる。図13に従って説明された上記実施
の形態では、この処理が行われている。
室2内に導入しかつ半導体ウエハ70を例えば900℃
で加熱して半導体ウエハ70表面をエッチングし、半導
体ウエハ70の表面の自然酸化膜を除去することもでき
る。この工程は、半導体ウエハ70の温度を1000℃
以下に抑えなければならない場合などに特に有効であ
る。
の表面を清浄化するために前加熱処理を行った後、更に
上記のように塩化水素ガスを処理室2内に導入して半導
体ウエハ70表面のエッチングを行うこともできる。
の表面を清浄化するために上記前加熱処理を行った後、
更に上記のように塩化水素ガスを処理室2内に導入して
半導体ウエハ70表面のエッチングを行い、その後上記
のように半導体ウエハ70上に薄いシリコン膜70aを
エピタキシャル成長させることもできる。
0上にシリコンゲルマニウム膜71を形成する場合につ
いて述べたが、半導体ウエハ70上に既に形成されたシ
リコンゲルマニウム膜71上に、更にシリコンゲルマニ
ウム膜やシリコン膜を形成する際の表面処理方法として
も有効である。また、例えばシリコンゲルマニウム膜7
1の表面をCMP(Chemical Mechanical Polishing)
などで研磨した後に、更にシリコンゲルマニウム膜やシ
リコン膜を形成する際の表面処理方法としても有効であ
る。
スガスとしてモノシラン(SiH4)ガスを用いたが、
SiH4ガスの代わりにSiH2Cl2ガスをシリコンソ
ースガスとして用いることもできる。これにより、シリ
コンゲルマニウム膜71および歪シリコン膜72の成長
速度をより向上したり、異物発生を抑制することが可能
となる。
iH2Cl2ガスを用い、シリコンゲルマニウム膜71の
成膜の最終段階(例えば図13のグラフの時間t12〜t
13の間の最後の数分間)と歪シリコン膜72の成膜段階
(時間t13〜t14)とにおけるシリコンソースガスをモ
ノシラン(SiH4)ガスに切り換えることもできる。
これにより、成長した膜の表面をより平坦にすることが
できる。また、歪シリコン膜72のみにモノシランガス
を用いても効果がある。
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
る半導体装置について説明したが、本発明は、これに限
定されるものではなく、シリコンゲルマニウム膜を形成
した種々の半導体装置の製造方法および半導体装置に適
用することができる。たとえば、バイポーラ素子のベー
ス部分としてSiGe膜を選択的に形成することも可能
である。
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
ルマニウム膜を成膜することにより、シリコンゲルマニ
ウム膜の成膜速度を高めることができる。
マニウム膜を成膜することにより、半導体装置の製造時
間を短縮できる。
スに乱流を生じさせてシリコンゲルマニウム膜を成膜す
ることにより、シリコンゲルマニウム膜の膜質および膜
厚を均一にすることができる。
シリコンゲルマニウム膜の厚み方向のゲルマニウム濃度
分布が、シリコンゲルマニウム膜の厚み方向の中間領域
にピークを有することにより、シリコンゲルマニウム膜
中の欠陥を低減できる。また、表面をより平坦化でき
る。
工程で用いられる半導体製造装置の概念的な構造を示す
一部切欠き正面図である。
る。
の構造を概念的に示す側面図である。
工程中の要部断面図である。
部断面図である。
部断面図である。
部断面図である。
部断面図である。
製造工程で用いられる半導体製造装置の説明図である。
シリコン膜を形成した状態を概念的に示す断面図であ
る。
程中の要部断面図である。
の形成工程における半導体ウエハの温度と成膜装置へ導
入するモノゲルマン(GeH4)ガスの流量とを示すグ
ラフである。
の形成工程における半導体ウエハの温度と成膜装置へ導
入するモノゲルマン(GeH4)ガスの流量とを示すグ
ラフである。
ニウム濃度分布を示すグラフである。
ニウム濃度分布を模式的に示すグラフである。
ニウム濃度分布を模式的に示すグラフである。
コン膜の格子定数の伸び率を測定した結果を示すグラフ
である。
Claims (39)
- 【請求項1】 以下の工程を有することを特徴とする半
導体装置の製造方法; (a)複数の半導体基板を準備する工程、(b)前記複
数の半導体基板をバッチ式の成膜装置の処理室内に配置
する工程、(c)前記処理室内を常圧および準常圧領域
の圧力とし、前記処理室内に成膜用のガスを導入し、前
記複数の半導体基板上にシリコンゲルマニウム膜をエピ
タキシャル成長させる工程。 - 【請求項2】 以下の工程を有することを特徴とする半
導体装置の製造方法; (a)半導体基板を準備する工程、(b)前記半導体基
板を成膜装置の処理室内に配置する工程、(c)前記処
理室内に成膜用のガスを前記処理室内で前記ガスの乱流
が生じるように導入し、前記半導体基板上にシリコンゲ
ルマニウム膜をエピタキシャル成長させる工程。 - 【請求項3】 請求項2記載の半導体装置の製造方法に
おいて、前記(c)工程では、前記処理室内が常圧およ
び準常圧領域の圧力であることを特徴とする半導体装置
の製造方法。 - 【請求項4】 請求項3記載の半導体装置の製造方法に
おいて、 前記成膜装置がバッチ式の成膜装置であり、 前記(a)工程では、複数の半導体基板が準備され、 前記(b)工程では、前記複数の半導体基板が前記処理
室内に配置され、 前記(c)工程では、前記複数の半導体基板上にシリコ
ンゲルマニウム膜がエピタキシャル成長されることを特
徴とする半導体装置の製造方法。 - 【請求項5】 請求項3記載の半導体装置の製造方法に
おいて、 前記成膜装置が枚葉式の成膜装置であり、 前記半導体基板の直径が200mm以上であることを特
徴とする半導体装置の製造方法。 - 【請求項6】 請求項3記載の半導体装置の製造方法に
おいて、 前記(c)工程では、前記処理室において前記ガスが前
記処理室の内部から前記処理室の内壁に向かう複数の方
向に放出されることを特徴とする半導体装置の製造方
法。 - 【請求項7】 請求項3記載の半導体装置の製造方法に
おいて、 前記(c)工程では、前記処理室内の前記半導体基板の
上方において前記ガスの流れが渦を生じていることを特
徴とする半導体装置の製造方法。 - 【請求項8】 請求項2記載の半導体装置の製造方法に
おいて、 前記シリコンゲルマニウム膜上にシリコン膜をエピタキ
シャル成長させる工程、 を更に有することを特徴とする半導体装置の製造方法。 - 【請求項9】 請求項2記載の半導体装置の製造方法に
おいて、 前記(c)工程の前に、 前記半導体基板上にシリコン膜を形成する工程、 を更に有し、 前記(c)工程では、 前記半導体基板上に形成された前記シリコン膜上に前記
シリコンゲルマニウム膜をエピタキシャル成長させるこ
とを特徴とする半導体装置の製造方法。 - 【請求項10】 請求項2記載の半導体装置の製造方法
において、 前記(c)工程の前に、 前記半導体基板を還元性雰囲気中で加熱する工程、 を更に有することを特徴とする半導体装置の製造方法。 - 【請求項11】 請求項2記載の半導体装置の製造方法
において、 前記(c)工程の前に、 前記半導体基板を塩化水素ガスでエッチングする工程、 を更に有することを特徴とする半導体装置の製造方法。 - 【請求項12】 半導体基板と、 前記半導体基板上にエピタキシャル成長されたシリコン
ゲルマニウム膜と、 前記シリコンゲルマニウム膜上にエピタキシャル成長さ
れたシリコン膜と、 を具備し、 前記シリコンゲルマニウム膜の厚み方向のゲルマニウム
濃度分布は、前記シリコンゲルマニウム膜の厚み方向の
中間領域にピークを有していることを特徴とする半導体
装置。 - 【請求項13】 請求項12記載の半導体装置におい
て、 前記半導体基板と前記シリコンゲルマニウム膜との間に
形成されたシリコン膜を更に具備することを特徴とする
半導体装置。 - 【請求項14】 請求項12記載の半導体装置におい
て、 前記シリコンゲルマニウム膜の厚み方向のゲルマニウム
濃度分布は、前記半導体基板側の界面の近傍から前記シ
リコンゲルマニウム膜の内部に向かう方向に増大し、前
記中間領域で前記ピークを有した後、前記シリコン膜側
の界面に向かう方向に一旦減少し、その後前記シリコン
膜側の界面までほぼ一定であることを特徴とする半導体
装置。 - 【請求項15】 請求項12記載の半導体装置におい
て、 前記シリコンゲルマニウム膜と前記シリコン膜との界面
近傍における前記シリコンゲルマニウム膜のゲルマニウ
ム濃度は、5〜40原子%の範囲内にあることを特徴と
する半導体装置。 - 【請求項16】 請求項12記載の半導体装置におい
て、 前記シリコンゲルマニウム膜のゲルマニウム濃度の前記
ピークと、前記シリコンゲルマニウム膜と前記シリコン
膜との界面近傍における前記シリコンゲルマニウム膜の
ゲルマニウム濃度との差は、1〜40原子%の範囲内に
あることを特徴とする半導体装置。 - 【請求項17】 請求項12記載の半導体装置におい
て、 前記シリコンゲルマニウム膜のゲルマニウム濃度の前記
ピークと、前記シリコンゲルマニウム膜と前記シリコン
膜との界面近傍における前記シリコンゲルマニウム膜の
ゲルマニウム濃度との差は、3〜20原子%の範囲内に
あることを特徴とする半導体装置。 - 【請求項18】 請求項12記載の半導体装置におい
て、 前記シリコンゲルマニウム膜のゲルマニウム濃度の前記
ピークと、前記シリコンゲルマニウム膜と前記シリコン
膜との界面近傍における前記シリコンゲルマニウム膜の
ゲルマニウム濃度との差は、5〜10原子%の範囲内に
あることを特徴とする半導体装置。 - 【請求項19】 請求項12記載の半導体装置におい
て、 前記シリコンゲルマニウム膜と前記シリコン膜との界面
近傍における前記シリコンゲルマニウム膜のゲルマニウ
ム濃度に対する、前記シリコンゲルマニウム膜のゲルマ
ニウム濃度の前記ピークの比は、1.02〜9.0の範
囲内にあることを特徴とする半導体装置。 - 【請求項20】 請求項12記載の半導体装置におい
て、 前記シリコンゲルマニウム膜と前記シリコン膜との界面
近傍における前記シリコンゲルマニウム膜のゲルマニウ
ム濃度に対する、前記シリコンゲルマニウム膜のゲルマ
ニウム濃度の前記ピークの比は、1.1〜3.0の範囲
内にあることを特徴とする半導体装置。 - 【請求項21】 請求項12記載の半導体装置におい
て、 前記シリコンゲルマニウム膜と前記シリコン膜との界面
近傍における前記シリコンゲルマニウム膜のゲルマニウ
ム濃度に対する、前記シリコンゲルマニウム膜のゲルマ
ニウム濃度の前記ピークの比は、1.2〜1.7の範囲
内にあることを特徴とする半導体装置。 - 【請求項22】 半導体基板を準備する工程と、 前記半導体基板上にシリコンゲルマニウム膜をエピタキ
シャル成長させる工程と、 前記シリコンゲルマニウム膜上にシリコン膜をエピタキ
シャル成長させる工程と、 を有し、 前記シリコンゲルマニウム膜の厚み方向のゲルマニウム
濃度分布は、前記シリコンゲルマニウム膜の厚み方向の
中間領域にピークを有していることを特徴とする半導体
装置の製造方法。 - 【請求項23】 請求項22記載の半導体装置の製造方
法において、 前記半導体基板上にシリコン膜を形成する工程を更に有
し、 前記シリコンゲルマニウム膜は前記半導体基板上の前記
シリコン膜上に形成されることを特徴とする半導体装置
の製造方法。 - 【請求項24】 請求項22記載の半導体装置の製造方
法において、 前記シリコンゲルマニウム膜の厚み方向のゲルマニウム
濃度分布は、前記半導体基板側の界面の近傍から前記シ
リコンゲルマニウム膜の内部に向かう方向に増大し、前
記中間領域で前記ピークを有した後、前記シリコン膜側
の界面に向かう方向に一旦減少し、その後前記シリコン
膜側の界面までほぼ一定であることを特徴とする半導体
装置の製造方法。 - 【請求項25】 請求項22記載の半導体装置の製造方
法において、 前記シリコンゲルマニウム膜と前記シリコン膜との界面
近傍における前記シリコンゲルマニウム膜のゲルマニウ
ム濃度は、5〜40原子%の範囲内にあることを特徴と
する半導体装置の製造方法。 - 【請求項26】 請求項22記載の半導体装置の製造方
法において、 前記シリコンゲルマニウム膜のゲルマニウム濃度の前記
ピークと、前記シリコンゲルマニウム膜と前記シリコン
膜との界面近傍における前記シリコンゲルマニウム膜の
ゲルマニウム濃度との差は、1〜40原子%の範囲内に
あることを特徴とする半導体装置の製造方法。 - 【請求項27】 請求項22記載の半導体装置の製造方
法において、 前記シリコンゲルマニウム膜のゲルマニウム濃度の前記
ピークと、前記シリコンゲルマニウム膜と前記シリコン
膜との界面近傍における前記シリコンゲルマニウム膜の
ゲルマニウム濃度との差は、3〜20原子%の範囲内に
あることを特徴とする半導体装置の製造方法。 - 【請求項28】 請求項22記載の半導体装置の製造方
法において、 前記シリコンゲルマニウム膜のゲルマニウム濃度の前記
ピークと、前記シリコンゲルマニウム膜と前記シリコン
膜との界面近傍における前記シリコンゲルマニウム膜の
ゲルマニウム濃度との差は、5〜10原子%の範囲内に
あることを特徴とする半導体装置の製造方法。 - 【請求項29】 請求項22記載の半導体装置の製造方
法において、 前記シリコンゲルマニウム膜と前記シリコン膜との界面
近傍における前記シリコンゲルマニウム膜のゲルマニウ
ム濃度に対する、前記シリコンゲルマニウム膜のゲルマ
ニウム濃度の前記ピークの比は、1.02〜9.0の範
囲内にあることを特徴とする半導体装置の製造方法。 - 【請求項30】 請求項22記載の半導体装置の製造方
法において、 前記シリコンゲルマニウム膜と前記シリコン膜との界面
近傍における前記シリコンゲルマニウム膜のゲルマニウ
ム濃度に対する、前記シリコンゲルマニウム膜のゲルマ
ニウム濃度の前記ピークの比は、1.1〜3.0の範囲
内にあることを特徴とする半導体装置の製造方法。 - 【請求項31】 請求項22記載の半導体装置の製造方
法において、 前記シリコンゲルマニウム膜と前記シリコン膜との界面
近傍における前記シリコンゲルマニウム膜のゲルマニウ
ム濃度に対する、前記シリコンゲルマニウム膜のゲルマ
ニウム濃度の前記ピークの比は、1.2〜1.7の範囲
内にあることを特徴とする半導体装置の製造方法。 - 【請求項32】 以下の工程を有することを特徴とする
半導体装置の製造方法; (a)半導体基板を準備する工程、(b)前記半導体基
板を成膜装置の処理室内に配置する工程、(c)前記処
理室内を常圧および準常圧領域の圧力とし、前記処理室
内に成膜用のガスを導入し、前記半導体基板上に非晶質
シリコンゲルマニウム膜を形成する工程。 - 【請求項33】 請求項32記載の半導体装置の製造方
法において、 前記(c)の工程では、前記処理室内で前記ガスの乱流
が生じるように前記処理室内に前記ガスが導入されるこ
とを特徴とする半導体装置の製造方法。 - 【請求項34】 請求項32記載の半導体装置の製造方
法において、 前記成膜装置がバッチ式の成膜装置であり、 前記(a)工程では、複数の半導体基板が準備され、 前記(b)工程では、前記複数の半導体基板が前記処理
室内に配置され、 前記(c)工程では、前記複数の半導体基板上に非晶質
シリコンゲルマニウム膜が形成されることを特徴とする
半導体装置の製造方法。 - 【請求項35】 請求項32記載の半導体装置の製造方
法において、 前記非晶質シリコンゲルマニウム膜は、半導体素子のゲ
ート電極を形成するために用いられることを特徴とする
半導体装置の製造方法。 - 【請求項36】 以下の工程を有することを特徴とする
半導体装置の製造方法; (a)半導体基板を準備する工程、(b)前記半導体基
板を成膜装置の処理室内に配置する工程、(c)前記処
理室内を常圧および準常圧領域の圧力とし、前記処理室
内に成膜用のガスを導入し、前記半導体基板上に多結晶
シリコンゲルマニウム膜を形成する工程。 - 【請求項37】 請求項36記載の半導体装置の製造方
法において、 前記(c)の工程では、前記処理室内で前記ガスの乱流
が生じるように前記処理室内に前記ガスが導入されるこ
とを特徴とする半導体装置の製造方法。 - 【請求項38】 請求項36記載の半導体装置の製造方
法において、 前記成膜装置がバッチ式の成膜装置であり、 前記(a)工程では、複数の半導体基板が準備され、 前記(b)工程では、前記複数の半導体基板が前記処理
室内に配置され、 前記(c)工程では、前記複数の半導体基板上に多結晶
シリコンゲルマニウム膜が形成されることを特徴とする
半導体装置の製造方法。 - 【請求項39】 請求項36記載の半導体装置の製造方
法において、 前記多結晶シリコンゲルマニウム膜は、半導体素子のゲ
ート電極を形成するために用いられることを特徴とする
半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002158608A JP2003347229A (ja) | 2002-05-31 | 2002-05-31 | 半導体装置の製造方法および半導体装置 |
US10/440,102 US6897129B2 (en) | 2002-05-31 | 2003-05-19 | Fabrication method of semiconductor device and semiconductor device |
TW092113887A TWI260049B (en) | 2002-05-31 | 2003-05-22 | Fabrication method of semiconductor device and semiconductor device |
KR10-2003-0034368A KR20030094018A (ko) | 2002-05-31 | 2003-05-29 | 반도체 장치의 제조 방법 및 반도체 장치 |
US11/103,465 US20050173705A1 (en) | 2002-05-31 | 2005-04-12 | Fabrication method of semiconductor device and semiconductor device |
US11/969,154 US8878244B2 (en) | 2002-05-31 | 2008-01-03 | Semiconductor device having strained silicon film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002158608A JP2003347229A (ja) | 2002-05-31 | 2002-05-31 | 半導体装置の製造方法および半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006237138A Division JP4696037B2 (ja) | 2006-09-01 | 2006-09-01 | 半導体装置の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003347229A true JP2003347229A (ja) | 2003-12-05 |
JP2003347229A5 JP2003347229A5 (ja) | 2005-09-08 |
Family
ID=29561550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002158608A Pending JP2003347229A (ja) | 2002-05-31 | 2002-05-31 | 半導体装置の製造方法および半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (3) | US6897129B2 (ja) |
JP (1) | JP2003347229A (ja) |
KR (1) | KR20030094018A (ja) |
TW (1) | TWI260049B (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004342976A (ja) * | 2003-05-19 | 2004-12-02 | Toshiba Ceramics Co Ltd | 半導体基板の製造方法 |
JP2007096274A (ja) * | 2005-09-07 | 2007-04-12 | Soi Tec Silicon On Insulator Technologies Sa | 半導体ヘテロ構造、および半導体ヘテロ構造を形成する方法 |
JP2007169785A (ja) * | 2005-12-19 | 2007-07-05 | Rohm & Haas Electronic Materials Llc | 有機金属組成物 |
JP2009049411A (ja) * | 2007-08-20 | 2009-03-05 | Siltron Inc | Ssoi基板の製造方法 |
JP2009164281A (ja) * | 2007-12-28 | 2009-07-23 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
JP2010103142A (ja) * | 2008-10-21 | 2010-05-06 | Toshiba Corp | 半導体装置の製造方法 |
JP2014053545A (ja) * | 2012-09-10 | 2014-03-20 | National Institute Of Advanced Industrial & Technology | 単結晶SiGe層の製造方法及びそれを用いた太陽電池 |
JP2019511839A (ja) * | 2016-04-05 | 2019-04-25 | ジルトロニック アクチエンゲゼルシャフトSiltronic AG | 微量金属分析のための半導体ウェハの気相エッチングのための方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100640971B1 (ko) * | 2004-12-31 | 2006-11-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
US7972703B2 (en) | 2005-03-03 | 2011-07-05 | Ferrotec (Usa) Corporation | Baffle wafers and randomly oriented polycrystalline silicon used therefor |
US8623728B2 (en) * | 2009-07-28 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming high germanium concentration SiGe stressor |
US8598027B2 (en) * | 2010-01-20 | 2013-12-03 | International Business Machines Corporation | High-K transistors with low threshold voltage |
US8598020B2 (en) * | 2010-06-25 | 2013-12-03 | Applied Materials, Inc. | Plasma-enhanced chemical vapor deposition of crystalline germanium |
JP6640596B2 (ja) * | 2016-02-22 | 2020-02-05 | 東京エレクトロン株式会社 | 成膜方法 |
US10683209B2 (en) | 2016-03-18 | 2020-06-16 | Lg Chem, Ltd. | Ultra-high temperature precipitation process for manufacturing polysilicon |
US11296227B2 (en) * | 2019-10-16 | 2022-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing semiconductor devices and semiconductor devices |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS648727U (ja) | 1987-07-07 | 1989-01-18 | ||
JP2882605B2 (ja) | 1987-08-27 | 1999-04-12 | テキサス インスツルメンツ インコーポレイテッド | 歪み層超格子構造の連続成長方法 |
US6004137A (en) * | 1991-01-10 | 1999-12-21 | International Business Machines Corporation | Method of making graded channel effect transistor |
JPH0691249B2 (ja) | 1991-01-10 | 1994-11-14 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 変調ドープ形misfet及びその製造方法 |
US5221413A (en) | 1991-04-24 | 1993-06-22 | At&T Bell Laboratories | Method for making low defect density semiconductor heterostructure and devices made thereby |
CA2062134C (en) | 1991-05-31 | 1997-03-25 | Ibm | Heteroepitaxial layers with low defect density and arbitrary network parameter |
JPH05315269A (ja) | 1992-03-11 | 1993-11-26 | Central Glass Co Ltd | 薄膜の製膜方法 |
JPH0669131A (ja) | 1992-08-17 | 1994-03-11 | Oki Electric Ind Co Ltd | 半導体薄膜形成方法 |
JP3080806B2 (ja) | 1993-03-26 | 2000-08-28 | エア・ウォーター株式会社 | エピタキシャル膜成長法 |
JPH0745530A (ja) | 1993-07-27 | 1995-02-14 | Shin Etsu Handotai Co Ltd | 縦型気相成長装置 |
JPH07201740A (ja) | 1993-12-28 | 1995-08-04 | Toshiba Corp | エピタキシャル成長方法 |
US5906951A (en) * | 1997-04-30 | 1999-05-25 | International Business Machines Corporation | Strained Si/SiGe layers on insulator |
US6107653A (en) | 1997-06-24 | 2000-08-22 | Massachusetts Institute Of Technology | Controlling threading dislocation densities in Ge on Si using graded GeSi layers and planarization |
US6127233A (en) | 1997-12-05 | 2000-10-03 | Texas Instruments Incorporated | Lateral MOSFET having a barrier between the source/drain regions and the channel region |
US6350993B1 (en) * | 1999-03-12 | 2002-02-26 | International Business Machines Corporation | High speed composite p-channel Si/SiGe heterostructure for field effect devices |
DE60038793D1 (de) | 1999-03-12 | 2008-06-19 | Ibm | Für feldeffektanordnungen |
JP2000331943A (ja) | 1999-05-20 | 2000-11-30 | Komatsu Electronic Metals Co Ltd | 半導体ウェーハの薄膜形成方法および半導体ウェーハの薄膜形成装置 |
US6326667B1 (en) | 1999-09-09 | 2001-12-04 | Kabushiki Kaisha Toshiba | Semiconductor devices and methods for producing semiconductor devices |
JP4212228B2 (ja) | 1999-09-09 | 2009-01-21 | 株式会社東芝 | 半導体装置の製造方法 |
EP1672700A2 (en) * | 1999-11-15 | 2006-06-21 | Matsushita Electric Industrial Co., Ltd. | Field effect semiconductor device |
JP4220665B2 (ja) | 1999-11-15 | 2009-02-04 | パナソニック株式会社 | 半導体装置 |
TW497120B (en) * | 2000-03-06 | 2002-08-01 | Toshiba Corp | Transistor, semiconductor device and manufacturing method of semiconductor device |
JP3777306B2 (ja) | 2000-03-06 | 2006-05-24 | 株式会社東芝 | 半導体装置の製造方法 |
JP3603747B2 (ja) | 2000-05-11 | 2004-12-22 | 三菱住友シリコン株式会社 | SiGe膜の形成方法とヘテロ接合トランジスタの製造方法、及びヘテロ接合バイポーラトランジスタ |
CN1169195C (zh) | 2000-06-16 | 2004-09-29 | 松下电器产业株式会社 | 结构评价方法、半导体装置的制造方法及记录媒体 |
JP4642276B2 (ja) | 2000-06-16 | 2011-03-02 | パナソニック株式会社 | 半導体装置の製造方法及び記録媒体 |
JP2002043566A (ja) * | 2000-07-27 | 2002-02-08 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP4269541B2 (ja) | 2000-08-01 | 2009-05-27 | 株式会社Sumco | 半導体基板と電界効果型トランジスタ並びにSiGe層の形成方法及びこれを用いた歪みSi層の形成方法と電界効果型トランジスタの製造方法 |
US6613695B2 (en) * | 2000-11-24 | 2003-09-02 | Asm America, Inc. | Surface preparation prior to deposition |
JP2002329664A (ja) | 2001-04-26 | 2002-11-15 | Mitsubishi Materials Silicon Corp | SiGe層の形成方法及びこれを用いた歪みSi層の形成方法と電界効果型トランジスタの製造方法、並びに半導体ウェーハ及びこれを用いた歪みSiウェーハと電界効果型トランジスタ |
JP2003077845A (ja) * | 2001-09-05 | 2003-03-14 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法および基板処理装置 |
US20030111013A1 (en) * | 2001-12-19 | 2003-06-19 | Oosterlaken Theodorus Gerardus Maria | Method for the deposition of silicon germanium layers |
US20030124818A1 (en) * | 2001-12-28 | 2003-07-03 | Applied Materials, Inc. | Method and apparatus for forming silicon containing films |
US20030227057A1 (en) * | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
-
2002
- 2002-05-31 JP JP2002158608A patent/JP2003347229A/ja active Pending
-
2003
- 2003-05-19 US US10/440,102 patent/US6897129B2/en not_active Expired - Lifetime
- 2003-05-22 TW TW092113887A patent/TWI260049B/zh not_active IP Right Cessation
- 2003-05-29 KR KR10-2003-0034368A patent/KR20030094018A/ko not_active Application Discontinuation
-
2005
- 2005-04-12 US US11/103,465 patent/US20050173705A1/en not_active Abandoned
-
2008
- 2008-01-03 US US11/969,154 patent/US8878244B2/en active Active
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004342976A (ja) * | 2003-05-19 | 2004-12-02 | Toshiba Ceramics Co Ltd | 半導体基板の製造方法 |
JP4557505B2 (ja) * | 2003-05-19 | 2010-10-06 | コバレントマテリアル株式会社 | 半導体基板の製造方法 |
JP2007096274A (ja) * | 2005-09-07 | 2007-04-12 | Soi Tec Silicon On Insulator Technologies Sa | 半導体ヘテロ構造、および半導体ヘテロ構造を形成する方法 |
JP2007169785A (ja) * | 2005-12-19 | 2007-07-05 | Rohm & Haas Electronic Materials Llc | 有機金属組成物 |
JP2009049411A (ja) * | 2007-08-20 | 2009-03-05 | Siltron Inc | Ssoi基板の製造方法 |
JP2009164281A (ja) * | 2007-12-28 | 2009-07-23 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
JP2010103142A (ja) * | 2008-10-21 | 2010-05-06 | Toshiba Corp | 半導体装置の製造方法 |
JP2014053545A (ja) * | 2012-09-10 | 2014-03-20 | National Institute Of Advanced Industrial & Technology | 単結晶SiGe層の製造方法及びそれを用いた太陽電池 |
JP2019511839A (ja) * | 2016-04-05 | 2019-04-25 | ジルトロニック アクチエンゲゼルシャフトSiltronic AG | 微量金属分析のための半導体ウェハの気相エッチングのための方法 |
KR20200086386A (ko) * | 2016-04-05 | 2020-07-16 | 실트로닉 아게 | 미량 금속 분석을 위한 반도체 웨이퍼의 기상 에칭을 위한 방법 |
US10861704B2 (en) | 2016-04-05 | 2020-12-08 | Siltronic Ag | Method for the vapour phase etching of a semiconductor wafer for trace metal analysis |
KR102237913B1 (ko) * | 2016-04-05 | 2021-04-09 | 실트로닉 아게 | 미량 금속 분석을 위한 반도체 웨이퍼의 기상 에칭을 위한 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20080128863A1 (en) | 2008-06-05 |
US6897129B2 (en) | 2005-05-24 |
US20030221611A1 (en) | 2003-12-04 |
US20050173705A1 (en) | 2005-08-11 |
TW200405436A (en) | 2004-04-01 |
US8878244B2 (en) | 2014-11-04 |
KR20030094018A (ko) | 2003-12-11 |
TWI260049B (en) | 2006-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8878244B2 (en) | Semiconductor device having strained silicon film | |
US6391749B1 (en) | Selective epitaxial growth method in semiconductor device | |
US8501594B2 (en) | Methods for forming silicon germanium layers | |
US5120394A (en) | Epitaxial growth process and growing apparatus | |
TWI382456B (zh) | 鬆弛矽化鍺層的磊晶成長 | |
JP2005536054A (ja) | アモルファスケイ素含有膜の堆積 | |
JP2003077844A (ja) | 半導体装置及びその製造方法 | |
IL156930A (en) | Transformed bipolar silicon-germanium transistor | |
US20070006800A1 (en) | Methods of selectively forming an epitaxial semiconductor layer using ultra high vacuum chemical vapor deposition technique and batch-type ultra high vacuum chemical vapor deposition apparatus used therein | |
US6541355B2 (en) | Method of selective epitaxial growth for semiconductor devices | |
JP6245416B1 (ja) | 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法 | |
US6806158B2 (en) | Mixed crystal layer growing method and device, and semiconductor device | |
US20160126337A1 (en) | Substrate processing apparatus, semiconductor device manufacturing method, and substrate processing method | |
JP2011023431A (ja) | 炭化珪素半導体装置の製造方法 | |
JP4696037B2 (ja) | 半導体装置の製造方法および半導体装置 | |
WO2022158148A1 (ja) | エピタキシャルウェーハの製造方法 | |
JP2011108692A (ja) | Cmosデバイス用シリコンウェハの製造方法 | |
EP0289246A1 (en) | Method of manufacturing MOS devices | |
US8158495B2 (en) | Process for forming a silicon-based single-crystal portion | |
JPH04177825A (ja) | エピタキシャル成長方法及び化学気相成長装置 | |
US20240145246A1 (en) | Oxidation enhanced doping | |
JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 | |
CN115491655A (zh) | 一种半导体技术中用于低温清洁和沉积的微波等离子辅助方法 | |
JP4404888B2 (ja) | 混晶膜の成長方法 | |
JPH01226791A (ja) | シリコンの分子線成長方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050317 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050317 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080610 |