KR101108823B1 - Method of manufacturing ceramic substrate - Google Patents

Method of manufacturing ceramic substrate

Info

Publication number
KR101108823B1
KR101108823B1 KR1020110005911A KR20110005911A KR101108823B1 KR 101108823 B1 KR101108823 B1 KR 101108823B1 KR 1020110005911 A KR1020110005911 A KR 1020110005911A KR 20110005911 A KR20110005911 A KR 20110005911A KR 101108823 B1 KR101108823 B1 KR 101108823B1
Authority
KR
South Korea
Prior art keywords
ceramic
ceramic substrate
manufacturing
ceramic sheet
electrode
Prior art date
Application number
KR1020110005911A
Other languages
Korean (ko)
Inventor
유수현
고민지
조범준
박윤휘
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110005911A priority Critical patent/KR101108823B1/en
Priority to JP2011038002A priority patent/JP5356434B2/en
Application granted granted Critical
Publication of KR101108823B1 publication Critical patent/KR101108823B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents

Abstract

PURPOSE: A ceramic substrate manufacturing method is provided to laminate an outermost ceramic sheet including an opening part and perform a plasticity process, thereby arranging an outer electrode in the opening part. CONSTITUTION: A plurality of ceramic sheets(10) is arranged. An inner electrode(11) and a via(12) connecting the inner electrode of each layer are arranged in the upper part of the ceramic sheet. An opening part is arranged on the ceramic sheet in the outermost layer. The multiple ceramic sheets are laminated en bloc. The laminated ceramic sheets are plasticized. The upper and lower surfaces of the laminated ceramic sheets are polished in order to be flattened. An outer electrode(14) is arranged in the opening part.

Description

세라믹 기판 제조 방법{METHOD OF MANUFACTURING CERAMIC SUBSTRATE}Ceramic substrate manufacturing method {METHOD OF MANUFACTURING CERAMIC SUBSTRATE}

본 발명은 세라믹 기판 제조 방법에 관한 것으로, 더욱 상세하게는 세라믹 시트와 내부 전극을 동시에 소성하는 단계를 포함하는 세라믹 기판 제조 방법에 관한 것이다.
The present invention relates to a method of manufacturing a ceramic substrate, and more particularly, to a method of manufacturing a ceramic substrate comprising the step of firing the ceramic sheet and the internal electrode at the same time.

일반적으로, HTCC, LTCC와 같은 다층 세라믹(Multi Layer Ceramic:MLC) 기판은 반도체 IC칩과 같은 능동 소자와 캐패시터, 인덕터 및 저항과 같은 수동소자를 복합화한 부품으로 사용되거나, 또는 단순한 반도체 IC 패키지로 사용되고 있다. 보다 구체적으로, 다층 세라믹 기판은 PA 모듈 기판, RF 다이오드 스위치, 필터, 칩 안테나, 각종 패키지 부품, 복합 디바이스 등 다양한 전자 부품을 구성하기 위하여 널리 사용되고 있다.Generally, multi-layer ceramic (MLC) substrates such as HTCC and LTCC are used as a combination of active devices such as semiconductor IC chips and passive devices such as capacitors, inductors, and resistors, or in simple semiconductor IC packages. It is used. More specifically, the multilayer ceramic substrate is widely used to construct various electronic components such as PA module substrates, RF diode switches, filters, chip antennas, various package components, and composite devices.

이러한 세라믹 기판은 최외층에 형성된 외부 전극을 통해 외부 IC칩과 전기적으로 접속하게 된다. 외부 전극은 세라믹 기판 전면에 시드층을 형성한 후 포토 레지스트(Photo Resist: PR)를 도포하고 패터닝 한 후 식각하여 완성하는 리소그래피(Lithography) 공정이나 스크린 인쇄 후 소성하는 방법 등에 의해 형성될 수 있다. Such a ceramic substrate is electrically connected to an external IC chip through an external electrode formed in the outermost layer. The external electrode may be formed by a lithography process or a method of baking after screen printing after forming a seed layer on the entire surface of the ceramic substrate, applying a photo resist (PR), patterning, and etching.

그러나, 스크린 인쇄 후 소성하는 방법으로 형성하는 경우, 세라믹 시트를 소성한 다음, 외부 전극의 접합을 위해 재소성하는 과정을 거치게 되는데, 재소성하는 온도를 세라믹 시트를 소성하는 온도와 비슷하게 하거나 높게 하면, 세라믹 시트에서 변형이 발생하는 문제가 생길 수 있다. 따라서, 재소성하는 온도는 세라믹 시트를 소성하는 온도보다 낮게 설정해야 하고, 낮은 소성 온도의 영향으로 인하여 세라믹 시트와 외부 전극 사이의 고착강도가 낮아지는 문제가 발생한다. However, in the case of forming by firing after screen printing, after firing the ceramic sheet, and then refiring for bonding the external electrode, if the refiring temperature is similar to or higher than the firing temperature of the ceramic sheet In this case, the deformation may occur in the ceramic sheet. Therefore, the temperature for refiring should be set lower than the temperature for firing the ceramic sheet, and the problem of lowering the bonding strength between the ceramic sheet and the external electrode due to the influence of the low firing temperature occurs.

그리고, 리소그래피(Lithography) 공정으로 형성하는 경우에도, 스크린 인쇄 방법에 비해 비용이 많이 드는 단점이 있으며, 세라믹 시트와 외부 전극 사이의 고착 강도 또한 스크린 인쇄 방법에 비해 확실히 우세하지도 않다.In addition, even when formed by a lithography process, there is a costly disadvantage compared to the screen printing method, the adhesion strength between the ceramic sheet and the external electrode is also certainly not superior to the screen printing method.

따라서, 외부 전극의 고착강도를 강화시키기 위해 스퍼터링(Sputterring), 전자 빔(E-beam) 등의 박막 공정이나, 이미 소성된 기판을 재열처리 하는 방법 등을 이용하고 있으나, 항상 고착강도 문제가 상존하고 있다.Therefore, in order to enhance the adhesion strength of the external electrode, a thin film process such as sputtering and electron beam (E-beam) or a method of reheating an already fired substrate is used, but there is always a problem of adhesion strength. Doing.

한편, 외부 전극을 세라믹 시트와 동시에 소성하는 경우, 세라믹 시트와 외부 전극 사이의 고착 강도는 높아지지만, 표면 평탄도를 맞추기 위한 공정을 진행할 수 없다는 단점이 있다. 즉, 세라믹 시트를 구성하는 재료의 특성상, 소성 공정 과정에서 세라믹 시트가 수축하거나 휘는 현상이 발생하므로 세라믹 기판 표면을 연마하는 공정이 필수적인데, 종래의 세라믹 기판 제조 방법에 따라 외부 전극을 세라믹 시트와 동시에 소성한 다음 연마 공정을 진행하면, 연마 공정 도중 외부 전극이 파손되므로 연마 공정을 진행할 수 없는 것이다.
On the other hand, when the external electrode is fired at the same time as the ceramic sheet, the adhesion strength between the ceramic sheet and the external electrode is high, but there is a disadvantage that a process for matching the surface flatness cannot be performed. In other words, due to the characteristics of the material constituting the ceramic sheet, the ceramic sheet shrinks or bends during the firing process, so a process of polishing the surface of the ceramic substrate is essential. If the firing process is performed at the same time, the external electrode is broken during the polishing process, so that the polishing process cannot proceed.

본 발명은 상술한 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 세라믹 시트와 내부 전극을 동시에 소성하고, 외부 전극을 형성함으로써 세라믹 시트와 외부 전극 사이의 고착 강도를 향상시키는 한편, 평탄 공정을 진행할 수 있는 세라믹 기판 제조 방법을 제공함에 그 목적이 있다.
The present invention has been proposed to solve the above-mentioned problems of the prior art, and by simultaneously firing the ceramic sheet and the internal electrode and forming the external electrode, the adhesion strength between the ceramic sheet and the external electrode can be improved and a flat process can be performed. It is an object of the present invention to provide a method for manufacturing a ceramic substrate.

상기 목적을 달성하기 위하여, 본 발명의 일 실시예를 따르면, (a)복수개의 세라믹 시트를 준비하는 단계; (b)각각의 세라믹 시트 상에 내부 전극 및 각 층의 내부 전극을 연결하는 비아를 형성하고, 최외층의 세라믹 시트 상에 개구부를 형성는 단계; (c)상기 복수개의 세라믹 시트를 일괄 적층하는 단계; (d)상기 일괄 적층된 적층체를 소성하는 단계; (e)적층체의 상/하면을 연마하여 평탄화하는 단계; 및 (f)상기 (c)단계에서 형성된 개구부에 외부 전극을 형성하는 단계;를 포함하는 세라믹 기판의 제조 방법을 제공한다.In order to achieve the above object, according to an embodiment of the present invention, (a) preparing a plurality of ceramic sheets; (b) forming vias connecting the inner electrode and the inner electrode of each layer on each ceramic sheet and forming openings on the outermost ceramic sheet; (c) collectively stacking the plurality of ceramic sheets; (d) firing the batch-laminated laminates; (e) grinding and planarizing the upper and lower surfaces of the laminate; And (f) forming an external electrode in the opening formed in step (c).

또한, 상기 (b)단계에서 형성되는 개구부의 폭은 내부 전극의 폭보다 작은 100㎛ 내지 5mm 범위내이고, 그 깊이는 10㎛ 내지 5mm 범위내인 것을 특징으로 하는 세라믹 기판의 제조 방법을 제공한다. In addition, the width of the opening formed in the step (b) is within the range of 100㎛ 5mm smaller than the width of the internal electrode, the depth is provided in the ceramic substrate manufacturing method, characterized in that in the range of 10㎛ 5mm. .

또한, 상기 (c)단계는 700℃ 내지 1000℃ 범위내의 온도에서 소성하는 세라믹 기판의 제조 방법을 제공한다. In addition, step (c) provides a method for producing a ceramic substrate which is fired at a temperature in the range of 700 ℃ to 1000 ℃.

또한, 상기 (e)단계는 드라이 에치백(dry etch back) 또는 화학적, 기계적 연마법에 의해 이루어지는 세라믹 기판의 제조 방법을 제공한다. In addition, the step (e) provides a method of manufacturing a ceramic substrate made by dry etch back (dry etch back) or chemical, mechanical polishing method.

또한, 상기 외부 전극은 스크린 인쇄 후 소성하거나, 전해 도금 또는 무전해 도금 방식에 의해 형성되는 세라믹 기판의 제조 방법을 제공한다. In addition, the external electrode provides a method for manufacturing a ceramic substrate which is baked after screen printing or formed by electrolytic plating or electroless plating.

또한, 상기 소성 온도는 상기 (d)단계에서 이루어지는 소성 온도와 동일한 것을 특징으로 하는 세라믹 기판의 제조 방법을 제공한다.In addition, the firing temperature provides a method of manufacturing a ceramic substrate, characterized in that the same as the firing temperature made in the step (d).

또한, 상기 (f)단계 이후, 적층체의 상부면을 연마하여 평탄화하는 단계를 추가로 포함하는 세라믹 기판의 제조 방법을 제공한다.
In addition, after the step (f), it provides a method of manufacturing a ceramic substrate further comprising the step of polishing and planarizing the upper surface of the laminate.

본 발명의 세라믹 기판 제조 방법에 따르면, 세라믹 시트와 내부 전극을 동시에 소성하고, 소성 후 외부 전극을 형성함으로써 세라믹 시트와 외부 전극 사이의 고착 강도를 향상시킬 수 있다. According to the method of manufacturing a ceramic substrate of the present invention, the bonding strength between the ceramic sheet and the external electrode can be improved by firing the ceramic sheet and the internal electrode at the same time and forming the external electrode after the firing.

그리고, 개구부가 형성된 최외층의 세라믹 시트를 적층 후 소성하는 단계를 진행하고 상기 개구부에 외부 전극을 형성하므로, 외부 전극이 파손되는 현상 없이 연마 공정을 진행하여, 세라믹 기판의 평탄도를 향상시킬 수 있는 효과가 있다.
In addition, since the ceramic sheet of the outermost layer in which the opening is formed is laminated and calcined, and the external electrode is formed in the opening, the polishing process may be performed without damaging the external electrode, thereby improving flatness of the ceramic substrate. It has an effect.

도 1a 내지 1f는 본 발명에 따른 세라믹 기판 제조 방법의 공정 순서를 도시한 공정도.1A to 1F are process diagrams showing a process sequence of a method of manufacturing a ceramic substrate according to the present invention.

이하, 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용되는 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms or words used in the present specification and claims should not be construed as being limited to the common or dictionary meanings, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that it can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention.

도 1a 내지 1f는 본 발명에 따른 세라믹 기판 제조 방법의 공정 순서를 도시한 공정도로써, 먼저, 도 1a와 같이, 복수개의 세라믹 시트(10)를 준비하는 단계를 진행한다.1A to 1F are process diagrams illustrating a process sequence of a method of manufacturing a ceramic substrate according to the present invention. First, as shown in FIG. 1A, a process of preparing a plurality of ceramic sheets 10 is performed.

상기 세라믹 시트(10)는 세라믹스 원료 분말 및 소성 조제에, 알코올류나 톨루엔 등의 유기 용매, 적당한 유기 바인더, 및 글리세린 화합물 등의 가소제, 분산제 등을 첨가 혼합하여 이장(泥漿, slurry) 상태로 함과 동시에, 이것을 닥터 블레이드법 등의 시트 성형 기술에 의해, 적당히 필요한 두께의 시트 형상으로 함으로써 마련될 수 있으며, 각 성분의 배합 비율이나 성형법은 여러 가지 알려져 있으며, 본 발명에서는 특별히 한정되지 않는다.The ceramic sheet 10 is mixed with a ceramic raw material powder and a firing aid, an organic solvent such as alcohols or toluene, a suitable organic binder, a plasticizer such as a glycerin compound, a dispersing agent, and the like to form a slurry state. At the same time, it can be provided by making it into the sheet shape of moderately necessary thickness by sheet shaping | molding techniques, such as a doctor blade method, The compounding ratio and shaping | molding method of each component are known variously, and are not specifically limited in this invention.

상기 세라믹 시트(10)가 복수개 마련되면, 도 1b와 같이, 각각의 세라믹 시트(10) 상에 내부 전극(11) 및 각 층의 내부 전극(11)을 연결하는 비아(12)를 형성하고, 최외층의 세라믹 시트(10) 상에 개구부(13)를 형성는 단계를 진행한다.When the plurality of ceramic sheets 10 are provided, as shown in FIG. 1B, vias 12 connecting the internal electrodes 11 and the internal electrodes 11 of the respective layers are formed on each ceramic sheet 10. The opening 13 is formed on the outermost ceramic sheet 10.

상기 내부 전극(11)은 Ag, Ag-Pd, Pd, Pt, Cu, Ni 중 적어도 어느 하나의 도전체를 이용하여 스크린 인쇄법 등의 공지의 방법을 통해 형성할 수 있고, 상기 비아(12)는, CNC 드릴, CO2 레이저 드릴, 또는 YAG 레이저 드릴 중 어느 하나를 사용하여 수행되는 펀칭 방법을 통해 비아 홀을 형성한 다음, 상기 도전체를 필링(filling)하여 형성할 수 있다. The internal electrode 11 may be formed by a known method such as screen printing using at least one conductor of Ag, Ag-Pd, Pd, Pt, Cu, Ni, and the via 12 The via hole may be formed by a punching method performed using any one of a CNC drill, a CO2 laser drill, or a YAG laser drill, and then filling the conductor.

최외층의 세라믹 시트(10) 상에 형성되는 개구부(13)는 외부 전극(14)이 형성되는 영역으로써, 상기 개구부(13)는 메커니컬 펀칭(mechanical punching) 공정이나 기계적 드릴링(mechanical drilling) 또는 레이저 드릴링(laser drilling) 공정에 의해 형성할 수 있고, 그 형상은 원형, 사각형 등 어떠한 형상이라도 무방한다.The opening 13 formed on the outermost ceramic sheet 10 is a region in which the external electrode 14 is formed, and the opening 13 is a mechanical punching process, a mechanical drilling or a laser. It can be formed by a laser drilling process, the shape may be any shape, such as circular, square.

한편, 상기 개구부(13)의 폭은, 외부 전극(14)과 내부 전극(11)간의 접합을 원활하게 맞물리도록 하기 위하여, 내부 전극(11)의 폭보다 작은 100㎛ 내지 5mm 범위 내에서 형성하는 것이 바람직하고, 그 깊이는 추후 연마 공정에서 내부 전극(11)의 보존을 위해 10㎛ 내지 5mm 범위 내에서 형성하는 것이 바람직한다.Meanwhile, the width of the opening 13 is formed within a range of 100 μm to 5 mm smaller than the width of the internal electrode 11 in order to smoothly engage the junction between the external electrode 14 and the internal electrode 11. Preferably, the depth thereof is preferably formed within a range of 10 μm to 5 mm for preservation of the internal electrode 11 in a later polishing process.

그 다음, 도 1c와 같이, 상기 복수개의 세라믹 시트(10)를 일괄 적층하는 단계를 진행한다.Then, as shown in Figure 1c, the step of laminating the plurality of ceramic sheets 10 in a batch.

상기 복수개의 세라믹 시트(10)를 일괄 적층하는 방법으로서는, 특별히 한정되는 방법에 의하지 않고, 열압착에 의한 프레스 처리(예를 들어, 25~90℃의 온도에서 25kgf/㎠의 압력을 가해 접합) 등에 의해 실시될 수 있다. As a method of collectively laminating the plurality of ceramic sheets 10, a press treatment by thermocompression bonding (for example, applying a pressure of 25 kgf / cm 2 at a temperature of 25 ° C. to 90 ° C.) and bonding is not particularly limited. Or the like.

세라믹 시트(10)를 적층 후, 도 1d와 같이, 상기 일괄 적층된 적층체를 소성하는 단계를 진행한다.After laminating the ceramic sheet 10, as shown in FIG. 1D, the step of firing the batch-laminated laminates is performed.

상기 소성은 700℃ 내지 1000℃ 범위 내의 온도에서 소성하는 것으로 이루어질 수 있다. The firing may consist of firing at a temperature within the range of 700 ° C to 1000 ° C.

소결을 마친 세라믹 시트 상에 외부 전극을 형성하는 경우에는 세라믹 시트 계면에서의 오염 물질로부터 자유로울 수 없으나, 본 발명에 따른 세라믹 기판 제조 방법과 같이, 내부 전극(11)과 세라믹 시트(10)를 동시에 소성하는 경우, 내부 전극과(11) 세라믹 시트(10) 사이에 존재할 수 있는 오염 물질이 소결하는 도중 모두 증발하므로 오염 물질에 의한 고착 강도의 저하가 발생하지 않는다. When the external electrode is formed on the sintered ceramic sheet, it cannot be free from contaminants at the ceramic sheet interface. However, as in the method of manufacturing the ceramic substrate according to the present invention, the internal electrode 11 and the ceramic sheet 10 are simultaneously In the case of sintering, since contaminants that may be present between the internal electrode and the ceramic sheet 10 evaporate during sintering, deterioration of adhesion strength by contaminants does not occur.

또한, 소성 공정은 내부 전극을 구성하는 도전체의 녹는점보다 약간 낮은 온도에서 소결하게 되므로, 본 발명에 따른 세라믹 기판 제조 방법과 같이, 내부 전극(11)과 외부 전극(14)을 동시에 소성하는 경우, 소결 도중 내부 전극(11)을 구성하는 도전체 일부가 세라믹 시트(10) 쪽으로 확산하여 세라믹 시트(10)와 내부 전극(11) 간에 강한 화학적 결합이 이루어진다. In addition, since the firing process is sintered at a temperature slightly lower than the melting point of the conductor constituting the inner electrode, the inner electrode 11 and the outer electrode 14 are fired at the same time as in the ceramic substrate manufacturing method according to the present invention. In this case, during the sintering, a part of the conductor constituting the internal electrode 11 diffuses toward the ceramic sheet 10 to form a strong chemical bond between the ceramic sheet 10 and the internal electrode 11.

따라서, 내부 전극(11)과 외부 전극(14)을 동시에 소성하면 내부 전극(11)과 외부 전극(14) 사이의 고착 강도를 높일 수 있고, 내부 전극(11)과 외부 전극(14) 을 도전체 재료로 구성하면 내부 전극(11)과 외부 전극(14) 사이의 고착 강도는 보장되므로, 결국 외부 전극과 세라믹 기판 사이의 고착 강도를 향상시킬 수 있다. Therefore, when the internal electrode 11 and the external electrode 14 are fired at the same time, the adhesion strength between the internal electrode 11 and the external electrode 14 can be increased, and the internal electrode 11 and the external electrode 14 are electrically conductive. When composed of the sieve material, the bonding strength between the inner electrode 11 and the outer electrode 14 is ensured, so that the bonding strength between the outer electrode and the ceramic substrate can be improved.

소성 단계를 진행한 다음, 도 1e와 같이, 상기 적층체의 상/하면을 연마하여 평탄화하는 단계를 진행한다.After the firing step, the upper and lower surfaces of the laminate are polished and planarized as shown in FIG. 1E.

세라믹 시트(10)는 세라믹 시트(10)를 구성하는 재료의 특성상, 상기 소성 공정에 의해 반드시 수축하거나 휘는 현상이 발생하게 되는데, 수축율이나 수축 방향은 기판 재료, 세라믹 시트(10)의 조성, 제조 로트, 나아가서는 제조 조건 등에 따라 달라지게 된다. 이러한 세라믹 시트(10)의 수축이나 휨 현상에 의해 세라믹 기판의 치수 정밀도나 평탄도는 크게 저하되어, 최종적으로 얻어지는 세라믹 기판에서는, 예컨대, 치수 정밀도는 0.5% 정도에 머물고 있다.Due to the characteristics of the material constituting the ceramic sheet 10, the ceramic sheet 10 may be contracted or warped by the firing process. The shrinkage rate or shrinkage direction may be a substrate material or a composition of the ceramic sheet 10. Lot, and accordingly, manufacturing conditions. As a result of shrinkage and warpage of the ceramic sheet 10, the dimensional accuracy and flatness of the ceramic substrate are greatly reduced, and in the finally obtained ceramic substrate, for example, the dimensional accuracy remains at about 0.5%.

따라서, 소성 단계 후에는 반드시 상기 적층체의 상/하면을 연마하여 평탄화하는 단계를 진행해야 하고, 본 발명에서는 드라이 에치백(dry etch back) 또는 화학적, 기계적 연마법에 의해 연마 공정이 진행될 수 있으나, 특별히 이에 한정되는 것은 아니다.Therefore, after the firing step, the upper and lower surfaces of the laminate must be polished and planarized. In the present invention, the polishing process may be performed by dry etch back or chemical or mechanical polishing. It is not specifically limited to this.

본 발명에 따른 세라믹 기판 제조 방법에 따르면, 개구부(13)가 형성된 최외층의 세라믹 시트(10)를 적층 후 소성하는 단계를 진행하고, 추후 상기 개구부(13)에 외부 전극(14)을 형성하므로, 소성 후 연마 공정을 진행하더라도 상기 내부 전극(11)이 날아가 버리는 현상을 방지할 수 있다.According to the method of manufacturing a ceramic substrate according to the present invention, since the ceramic sheet 10 of the outermost layer in which the opening 13 is formed is laminated and calcined, the external electrode 14 is formed in the opening 13 later. In addition, even if the polishing process is performed after firing, the internal electrode 11 may be prevented from being blown away.

연마 공정 후, 도 1f와 같이, 상기 개구부(13)에 외부 전극(14)을 형성하는 단계를 진행한다.After the polishing process, as shown in FIG. 1F, an external electrode 14 is formed in the opening 13.

외부 전극(14)은 Ag, Ag-Pd, Pd, Pt, Cu, Ni 중 적어도 어느 하나의 도전체를 이용할 수 있으며, 개구부(13)에 도전체를 스크린 인쇄 후 재소성하는 방법으로 형성할 수 있다. The external electrode 14 may use at least one conductor of Ag, Ag-Pd, Pd, Pt, Cu, and Ni, and may be formed by screening and refiring the conductor in the opening 13. have.

재소성하는 과정에서, 외부 전극(14)과 내부 전극(11) 사이의 높은 고착 강도를 위해 될 수 있는한 높은 온도로 소결하는 것이 바람직하나, 내부 전극(11)과 세라믹 시트(10)를 소성하는 온도보다 높은 온도로 소결하는 경우, 세라믹 기판에 변형이 일어나므로 재소성 온도는 내부 전극(11)과 세라믹 시트(10)를 소성하는 온도와 동일하거나 낮게 설정하는 것이 바람직하다.In the refiring process, it is preferable to sinter at a high temperature as high as possible for high adhesion strength between the outer electrode 14 and the inner electrode 11, but the inner electrode 11 and the ceramic sheet 10 are fired. When sintering at a temperature higher than the above-mentioned temperature, deformation occurs in the ceramic substrate, and therefore, the recalcination temperature is preferably set equal to or lower than the temperature at which the internal electrodes 11 and the ceramic sheet 10 are fired.

이 외에도, 상기 외부 전극(14)은 전해 도금 및 무전해 도금 등 공지의 기술로 형성할 수 있으며, 특별히 하나의 기술로 한정되는 것은 아니다.In addition, the external electrode 14 may be formed by a known technique such as electrolytic plating and electroless plating, and is not particularly limited to one technique.

한편, 외부 전극(14)을 형성한 다음, 외부 전극(14) 형성에 따라 발생한 세라믹 기판 표면의 단차를 제거하기 위해 세라믹 기판 상부면을 연마하여 평탄화하는 단계를 추가로 진행할 수 있다.Meanwhile, after the external electrode 14 is formed, the step of polishing and planarizing the upper surface of the ceramic substrate may be further performed to remove the step difference on the surface of the ceramic substrate generated by the external electrode 14.

본 발명의 세라믹 기판 제조 방법에 따르면, 세라믹 시트(10)와 내부 전극(11)을 동시에 소성하고, 소성 후 외부 전극(14)을 형성함으로써 세라믹 시트(10)와 외부 전극(14) 사이의 고착 강도를 향상시킬 수 있다. According to the method of manufacturing a ceramic substrate of the present invention, the ceramic sheet 10 and the internal electrode 11 are fired at the same time, and after firing, the external electrode 14 is formed to fix the ceramic sheet 10 and the external electrode 14. Strength can be improved.

그리고, 개구부(13)가 형성된 최외층의 세라믹 시트(10)를 적층 후 소성하는 단계를 진행한 다음, 상기 개구부(13)에 외부 전극(14)을 형성하므로, 외부 전극(14)이 파손되는 현상 없이, 연마 공정을 진행하여 세라믹 기판의 평탄도를 향상시킬 수 있는 효과가 있다.After laminating and firing the ceramic sheet 10 of the outermost layer in which the opening 13 is formed, the external electrode 14 is formed in the opening 13, and thus the external electrode 14 is damaged. Without developing, the polishing process may be performed to improve flatness of the ceramic substrate.

본 명세서에 기재되는 실시예와 도면에 도시되는 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
The embodiments described in the present specification and the configuration shown in the drawings are only the most preferred embodiments of the present invention, and do not represent all of the technical ideas of the present invention, and various equivalents may be substituted for them at the time of the present application. It should be understood that there may be water and variations.

10 : 세라믹 시트
11 : 내부 전극
12 : 비아
13 : 개구부
14 : 외부 전극
10: ceramic sheet
11: internal electrode
12: Via
13: opening
14: external electrode

Claims (7)

(a)복수개의 세라믹 시트를 준비하는 단계;
(b)각각의 세라믹 시트 상에 내부 전극 및 각 층의 내부 전극을 연결하는 비아를 형성하고, 최외층의 세라믹 시트 상에 개구부를 형성는 단계;
(c)상기 복수개의 세라믹 시트를 일괄 적층하는 단계;
(d)상기 일괄 적층된 적층체를 소성하는 단계;
(e)적층체의 상/하면을 연마하여 평탄화하는 단계; 및
(f)상기 (c)단계에서 형성된 개구부에 외부 전극을 형성하는 단계;
를 포함하는 세라믹 기판의 제조 방법.
(a) preparing a plurality of ceramic sheets;
(b) forming vias connecting the inner electrode and the inner electrode of each layer on each ceramic sheet and forming openings on the outermost ceramic sheet;
(c) collectively stacking the plurality of ceramic sheets;
(d) firing the batch-laminated laminates;
(e) grinding and planarizing the upper and lower surfaces of the laminate; And
(f) forming an external electrode in the opening formed in step (c);
Method for producing a ceramic substrate comprising a.
제 1 항에 있어서,
상기 (b)단계에서 형성되는 개구부의 폭은 내부 전극의 폭보다 작은 100㎛ 내지 5mm 범위내이고, 그 깊이는 10㎛ 내지 5mm 범위내인 것을 특징으로 하는 세라믹 기판의 제조 방법.
The method of claim 1,
The width of the opening formed in the step (b) is in the range of 100㎛ to 5mm smaller than the width of the internal electrode, the depth of the ceramic substrate manufacturing method characterized in that in the range of 10㎛ to 5mm.
제 1 항에 있어서,
상기 (d)단계는 700℃ 내지 1000℃ 범위내의 온도에서 소성하는 세라믹 기판의 제조 방법.
The method of claim 1,
The step (d) is a method of manufacturing a ceramic substrate which is fired at a temperature in the range of 700 ℃ to 1000 ℃.
제 1 항에 있어서,
상기 (e)단계는 드라이 에치백 또는 화학적, 기계적 연마법에 의해 이루어지는 세라믹 기판의 제조 방법.
The method of claim 1,
Step (e) is a method of manufacturing a ceramic substrate made by dry etch back or chemical, mechanical polishing method.
제 1 항에 있어서,
상기 외부 전극은 스크린 인쇄 후 소성하거나, 전해 도금 또는 무전해 도금 방식에 의해 형성되는 세라믹 기판의 제조 방법.
The method of claim 1,
The external electrode may be baked after screen printing, or formed by electroplating or electroless plating.
제 5 항에 있어서,
상기 소성 온도는 상기 (d)단계에서 이루어지는 소성 온도와 같거나 낮은 세라믹 기판의 제조 방법.
The method of claim 5, wherein
The firing temperature is a method of manufacturing a ceramic substrate, the same as or lower than the firing temperature made in the step (d).
제 1 항에 있어서,
상기 (f)단계 이후, 적층체의 상부면을 연마하여 평탄화하는 단계를 추가로 포함하는 세라믹 기판의 제조 방법.
The method of claim 1,
After the step (f), further comprising the step of grinding and planarizing the upper surface of the laminate.
KR1020110005911A 2011-01-20 2011-01-20 Method of manufacturing ceramic substrate KR101108823B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110005911A KR101108823B1 (en) 2011-01-20 2011-01-20 Method of manufacturing ceramic substrate
JP2011038002A JP5356434B2 (en) 2011-01-20 2011-02-24 Manufacturing method of ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110005911A KR101108823B1 (en) 2011-01-20 2011-01-20 Method of manufacturing ceramic substrate

Publications (1)

Publication Number Publication Date
KR101108823B1 true KR101108823B1 (en) 2012-01-31

Family

ID=45614662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110005911A KR101108823B1 (en) 2011-01-20 2011-01-20 Method of manufacturing ceramic substrate

Country Status (2)

Country Link
JP (1) JP5356434B2 (en)
KR (1) KR101108823B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088196A (en) * 2018-11-27 2020-06-04 京セラ株式会社 Wiring board and electronic device
CN114446661B (en) * 2021-12-06 2023-06-23 中北大学 Multilayer ceramic capacitor based on chemical mechanical polishing and preparation method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221433A (en) * 1994-02-07 1995-08-18 Shinko Electric Ind Co Ltd Ceramic circuit board and its manufacture
JPH07321466A (en) * 1994-05-24 1995-12-08 Ibiden Co Ltd Production of multilayer ceramic board
JP2005277217A (en) 2004-03-25 2005-10-06 Murata Mfg Co Ltd Method for manufacturing ceramic board
JP2009117835A (en) 2007-11-05 2009-05-28 Samsung Electro-Mechanics Co Ltd Method of manufacturing nonshrink ceramic substrate, and nonshrink ceramic substrate using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221433A (en) * 1994-02-07 1995-08-18 Shinko Electric Ind Co Ltd Ceramic circuit board and its manufacture
JPH07321466A (en) * 1994-05-24 1995-12-08 Ibiden Co Ltd Production of multilayer ceramic board
JP2005277217A (en) 2004-03-25 2005-10-06 Murata Mfg Co Ltd Method for manufacturing ceramic board
JP2009117835A (en) 2007-11-05 2009-05-28 Samsung Electro-Mechanics Co Ltd Method of manufacturing nonshrink ceramic substrate, and nonshrink ceramic substrate using the same

Also Published As

Publication number Publication date
JP5356434B2 (en) 2013-12-04
JP2012151428A (en) 2012-08-09

Similar Documents

Publication Publication Date Title
KR102093157B1 (en) Multi-layer ceramic substrate
JP5971447B2 (en) Manufacturing method of ceramic substrate and module component
CN104589738A (en) Multilayer ceramic substrate and method for producing the same
JP5170684B2 (en) Multilayer ceramic package
WO2003072325A1 (en) Ceramic multilayer substrate manufacturing method and unfired composite multilayer body
KR101108823B1 (en) Method of manufacturing ceramic substrate
KR101175412B1 (en) Method for the production of laminated ceramic electronic parts
US9232646B2 (en) High speed differential wiring in glass ceramic MCMS
JP2009111394A (en) Manufacturing method of multi-layer ceramic substrate
KR101805074B1 (en) Preparation method of ceramic multilayer circuit board
JP2007053294A (en) Process for manufacturing multilayer ceramic electronic component
JP4110536B2 (en) Multilayer ceramic aggregate substrate and method for producing multilayer ceramic aggregate substrate
KR100956212B1 (en) Manufacturing method of multi-layer substrate
KR101855275B1 (en) Preparation method of ceramic multilayer circuit board
KR101292040B1 (en) Manufacturing method of low teperature co-fired ceramics substrate
JP4645962B2 (en) Multilayer ceramic substrate
JPH0786739A (en) Manufacture of multilayer ceramic board
JP2003347730A (en) Ceramic multilayer substrate fabricating method
KR20090089530A (en) Manufacturing method of ceramic substrate
KR20090066862A (en) Manufacturing method of multi-layer substrate
KR100872297B1 (en) Manufacturing method of multi-layer ceramic substrate
KR101214691B1 (en) Multilayered ceramic substrate and method for preparing the same
KR100780220B1 (en) Method of manufacturing the non-shrinkage ceramic substrate
KR101963274B1 (en) Multi-layer ceramic substrate and method for manufacturing the same
KR20090090718A (en) Non-shirinkage ceramic substrate and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee