KR100864259B1 - 가변 자기 스위치 - Google Patents

가변 자기 스위치 Download PDF

Info

Publication number
KR100864259B1
KR100864259B1 KR1020077004686A KR20077004686A KR100864259B1 KR 100864259 B1 KR100864259 B1 KR 100864259B1 KR 1020077004686 A KR1020077004686 A KR 1020077004686A KR 20077004686 A KR20077004686 A KR 20077004686A KR 100864259 B1 KR100864259 B1 KR 100864259B1
Authority
KR
South Korea
Prior art keywords
magnetic
magnetic field
bias
sensor
coil
Prior art date
Application number
KR1020077004686A
Other languages
English (en)
Other versions
KR20070042564A (ko
Inventor
스테판 아오바
해리 루다
Original Assignee
유니버시티 오브 토론토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유니버시티 오브 토론토 filed Critical 유니버시티 오브 토론토
Publication of KR20070042564A publication Critical patent/KR20070042564A/ko
Application granted granted Critical
Publication of KR100864259B1 publication Critical patent/KR100864259B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Measuring Magnetic Variables (AREA)
  • Switches That Are Operated By Magnetic Or Electric Fields (AREA)

Abstract

본 발명의 자기 메모리 소자에 사용하는 가변 자기 스위치는 바이어스 자기장을 제공하기 위한 자기 소스와, 상기 바이어스 자기장에 위치된 자기 구성요소와, 자기 반동효과(magnetic recoil effect)에 따라 상기 자기 구성요소에 자화레벨을 설정하기 위해 상기 자기 구성요소 주위에 동축으로 배치된 코일을 구비한다.
가변 자기 스위치, 바이어스 자기장, 자기 이력곡선

Description

가변 자기 스위치{Tunable Magnetic Switch}
본 발명은 2004년 7월 27일자로 출원된 미국 가출원 제60/591,079호 및 2005년 1월 31일자로 출원된 제60/647,809호의 우선권을 주장하며, 상기 참조문헌 모두는 본 명세서에 참조로 합체되어 있다.
본 발명은 메모리 디바이스(memory device)에 관한 것으로, 보다 상세하게는 자기 메모리 소자를 사용한 메모리 디바이스에 관한 것이다.
휴대용 컴퓨팅 및 통신용 제품을 포함한 휴대용 소비제 시장의 급격한 성장은 전원없이 저장된 정보를 유지하는 고유 능력을 가진 저전력소비 비휘발성 메모리 소자를 필요하게 한다.
이들 애플리케이션에 대해 시장에서 현재 이용가능한 주요 기술은 이들 구조의 초박막 산화물층을 통한 이른바 파울러-노드하임 터널링(Fowler-Nordheim tunneling)을 사용하여 금속-산화물-반도체(N형) 타입 트랜지스터의 플로팅 게이트(floating gate)를 충전(쓰기)하거나 방전(지우기)함에 따른 EEPROM(Electrically Eraseable and Programmable Read Only Memory) 기술이다. 게이트의 충전으로 디바이스내 전자 역채널(electron inversion channel)이 도전적이게 한다(메모리 상태 1을 구성). 플로팅 게이트 방전(즉, 음의 바이어스 인가)은 채널에서 전자를 제거하고 디바이스를 초기 비도전 상태(즉, 메모리 상태 0)로 복귀시킨다. 이 기술에 대한 한가지 심각한 제한은 지우기/쓰기 싸이클 내구성을 제한 시키는 터널링과 관계있고 (최대 약 106 싸이클 후에) 갑작스런 절연파괴를 유발할 수 있다. 더욱이, 필요한 충전시간이 1ms 크기로 비교적 길다.
성능을 향상시키기 위해, 소위 FeRAM(Ferroelectric Random Access Memory) 기술이 개발되었다. FeRAM 메모리 셀은 쌍안정 커패시터(bistable capacitor)로 구성되고, 편광될 수 있는 전기쌍극자를 포함한 강유전체 박막으로 구성된다. 강유전체 재료에 있는 자기모멘트와 유사한 이들 쌍극자는 인가된 전기장에 응답하여 인가된 전기장 방향으로 알짜 편광을 만든다. 양의 전기장에서 음의 전기장으로 인가된 전기장을 바꾸기 위한 이력곡선(hysteresis loop)이 재료의 특성을 명시한다. 인가된 전기장을 제거할 때, 강유전체 물질은 비휘발성 형태로 정보를 저장하기 위한 기반으로 사용되는 잔존 편광으로 알려진 편광을 유지할 수 있다. FeRAM은 EERPOM에 대해 약 12 내지 15V에 비하면 비교적 저전압(일반적으로 약 5V)이 스위칭에 필요하기 때문에 우수한 장래 가능성을 갖는 유망한 기술이 될 것이다. 더욱이, FeRAM 디바이스는 EEPROM의 경우 약 106에 비하면 108 내지 1010 싸이클의 쓰기 내구성을 나타내고, 전기 편광의 스위칭은 EEPROM 충전의 경우 약 1㎳에 비하면 약 100㎱ 정도로 적게 걸린다. 그러나, 읽기 용도로 주어진 비트를 본래 상태로 복귀시키기 위한 추가 싸이클의 필요는 유전피로(dielectric fatigue) 문제를 악화시킨다. 이는, 차례로, 재료를 편광시키는 능력의 저하로써 특징된다. 또한, 큐리 온도 에 대한 이들 재료의 행동 뿐만 아니라 합성 안정도(및 큐리 온도에서의 관련된 변환)로 인해, 심지어 적당한 열적 싸이클링으로도 피로가속을 촉진시킨다. 마지막으로, 제조공정 단일성과 제어도 여전히 문제로 남아있다.
오늘날, 개발이 약 20년전에 시작된 MRAM(Magnetoresistance Random Access Memory)이 읽기/쓰기 내구성 싸이클 및 속도 면에서 가장 큰 유망한 기존의 기술들을 지지하기 위해 출현되었다. 상기 기술은 강자성 스트립의 이력곡선을 사용하는 쓰기과정에 따르는 반면에, 읽기과정은 비등방성 자기저항(magnetoresistance)효과를 포함한다. 기본적으로, (스핀궤도 상호작용에 기초한)이 효과는 외부에 인가된 자기장에 따른 자기도체의 저항 변화와 관계있다. 비트는 직교 도전성 스트립라인(즉, 워드라인(word line)으로 알려짐) 아래에 위치된 불량도체(예컨대 TaN)를 사이에 끼우는 2개의 강자성 박막(예컨대, NiFe) 스트립으로 구성된다. 쓰기에 대해, 전류가 샌드위치 스트립을 지나고, 직교 스트립라인에서 전류에 의해 지원받는 경우, 샌드위치 스트립의 최상위 강자성층은 시계방향으로 또는 반시계방향으로 자화된다. 읽기는 샌드위치 구조의 자기저항을 측정함으로써(즉, 전류를 통과시킴으로써) 수행된다. 단지 약 0.5%의 자기저항비가 일반적이나, 100㎱의 쓰기시간(및 250㎱의 읽기시간)으로 동작하는 16Kb MRAM 칩의 제조를 가능하게 한다. 250Kb 칩도 또한 하니웰(Honeywell)사가 나중에 제조하였다.
1989년, 자기박막을 갖는 구리층을 사이에 끼움으로써 실행된 소위 거대자기저항(Giant Magneto-resistance, GMR)의 발견은 메모리 디바이스 성능에 더 향상을 가능하게 했다. GMR 구조는 약 6%의 자기저항을 나타내었으나, 자기층들 간의 교환 은 얼마나 빨리 자화가 방향을 바꿀 수 있는 가를 제한하였다. 더욱이, 스트립 에지에서 나선형으로 감기는 자화는 셀 크기 또는 스케일링(scaling)에 있어 감소에 제한을 부과한다.
그런 후, 한층이 다른 층보다 더 낮은 자기장에서 자화를 바꾸는 경향이 있도록 부정합된 2개의 자기층들을 갖는 샌드위치 구조로 된 소위 의사-스핀 밸브(Pseudo-Spin Valve, PSV) 셀을 사용하여 유망한 결과들이 얻어졌다. 연성 박막이 강성 박막의 자화를 (자기저항효과에 의해) 감지하는데 사용된다. 강성 박막은 업 또는 다운(즉, 상태 0 또는 1)의 자화를 갖는 저장매체를 구성한다. PSV 구조는 스케일링에 잘 따르나, 강성 자기층들을 바꾸는데 필요한 보고된 자기장들은 고밀도 집적회로용으로는 여전히 너무 높다. 이들 디바이스들은 EEPROM에 대한 대체를 잠정적으로 표현하기 위해 출현되었다.
자기저항에 있어 또 다른 (즉, 40% 까지) 향상이 스핀-의존성 터널링 디바이스(spin-dependent tunneling devices, SDT)를 사용하여 얻어진다. 이 디바이스는 두개의 자기층들 사이에 끼워진 절연층(즉, 터널링 장벽)으로 제조된다. 디바이스 동작은 스택(stack)에 수직방향으로 터널링 저항이 자기층들의 자화에 의존하는 사실에 따른다. 층들의 자화가 역평행(anti-parallel)인 경우에 큰 저항이 얻어지고, 평행한 경우에는 가장 작은 저항을 제공한다. 2개 자기층들 사이의 스핀(즉, 업 또는 다운)상태 밀도의 변화가 이 행동을 설명한다. 층들 중 하나가 고정되어 있는 반면에, 제 2 자기층은 자유로우며 정보 저장매체로서 사용된다. SDT는 고성능의 비휘발성 애플리케이션으로 유망함을 나타낸다. 게다가, 이 접근으로 14㎱ 만큼이 나 짧은 쓰기시간에 대해 몇몇 값들이 보고되었다. 그러나, 저항 균일성(즉, 터널링 장벽 두께 및 품질) 제어와 이에 따른 비트에서 비트로의 스위칭 행동 제어가 실질적인 실행에서 극복되어야 할 실제 문제로 남아 있다. 빠르고, 신뢰할 수 있으며, 비교적 디자인이 간단하고, 저렴하며 튼튼한 비휘발성 메모리 소자가 필요하다.
따라서, 본 발명은 관련기술의 제한 및 단점으로 인한 문제들 중 하나 이상을 실질적으로 제거한 자기 메모리 디바이스에 관한 것이다.
본 발명의 목적은 자기 메모리 디바이스와 함께 사용되는 자기 스위치를 제공하는 것이다.
본 발명의 또 다른 목적은 자기 메모리 디바이스와 함께 사용되는 가변 자기 스위치를 제공하는 것이다.
본 발명의 또 다른 특성 및 이점은 아래의 설명에 나타나 있고, 부분적으로는, 설명으로부터 명백해지거나 본 발명의 실시에 의해 알 수 있다. 본 발명의 목적 및 다른 이점은 특히 작성된 명세서와 청구범위 뿐만 아니라 첨부도면에 지적된 구조에 의해 알게 되고 획득된다.
이들 및 다른 이점을 달성하기 위해 구체화되고 광범위하게 기술된 바와 같은 본 발명의 목적에 따르면, 본 발명의 가변 자기 스위치는 바이어스 자기장을 제공하는 자기 소스와, 상기 바이어스 자기장에 위치된 자기 구성요소과, 자기 반동효과에 따라 상기 자기 구성요소에 자화레벨을 설정하기 위해 상기 자기 구성요소 주위에 동축으로 배치된 코일을 포함한다.
본 발명의 또 다른 태양에서, 메모리 소자는 바이어스 자기장을 제공하는 자기 소스와, 자화레벨을 저장하기 위해 상기 바이어스 자기장에 위치된 적어도 하나의 자기 스위치와, 자기 유닛에 저장된 상기 자화레벨과 바이어스 자기장을 감지하기 위해 상기 자기 스위치 가까이에 배치된 적어도 하나의 홀효과 센서를 포함한다.
상기의 일반적인 설명과 하기의 상세한 설명 모두는 예시적이고 설명적이며 청구되는 바와 같이 본 발명의 더 상세한 설명을 제공하기 위해 의도된 것으로 이해하여야 한다.
본 발명의 한층 더한 이해를 제공하기 위해 포함되고 이 명세서의 일부에 합체되고 일부를 구성하는 첨부도면들은 본 발명의 실시예들을 나타내며 상기 설명과 함께 본 발명의 원리를 설명하기 위해 이용된다. 도면에서:
도 1은 본 발명에 따른 메모리 셀의 예시적인 실시예의 평면도이다.
도 2a는 본 발명에 따른 자기 스위치의 예시적인 실시예의 위에서 본 도면이다.
도 2b 및 도 2c는 도 2a에 도시된 자기 스위치의 예시적인 실시예의 측면도이다.
도 3a 및 도 3b는 본 발명에 따른 가변 자기 스위치의 예시적인 실시예의 개념도를 도시한 것이다.
도 4는 본 발명의 자기 스위치의 반동 자화(recoil magnetization)를 결정하기 위한 이력곡선을 도시한 그래프를 나타낸 것이다.
도 5a 내지 도 5h는 본 발명에 따른 예시적인 센서에 대한 다양한 예시적 제조 단계들을 도시한 것이다.
도 6은 본 발명에 따라 제조된 예시적인 센서의 주사 전자 현미경(scanning electron microscope, SEM) 이미지를 도시한 것이다.
도 7a 내지 도 7d는 본 발명에 따른 예시적인 센서를 절연하기 위한 다양한 예시적인 제조 단계들을 도시한 것이다.
도 8은 본 발명에 따른 전자도금 시스템의 예시적인 실시예를 도시한 것이다.
도 9a 내지 도 9d는 본 발명에 따른 예시적인 코일과 자석영역에 대한 다양한 예시적인 제조과정(즉, 리프트-오프)의 단계들을 도시한 것이다.
도 9e는 본 발명의 제조과정에 따라 제조된 예시적인 센서의 SEM 이미지를 도시한 것이다.
도 10a 내지 도 10d는 본 발명에 따른 자석영역상에 자기 재료를 증착시키기 위한 다양한 예시적인 제조단계들을 도시한 것이다.
도 11은 본 발명에 따라 제조된 자기 스위치의 SEM 이미지를 도시한 것이다.
도 12a 내지 도 12e는 본 발명에 따른 예시적인 코일 및 자석 영역에 대한 다양한 예시적인 다른 제조과정(즉, 직접 에칭) 단계들을 도시한 것이다.
도 12f는 본 발명의 다른 제조과정에 따라 제조된 예시적인 센서의 SEM 이미 지를 도시한 것이다.
본 발명의 바람직한 실시예에 대해 상세하게 참조가 이루어지며, 그 예들이 첨부도면에 도시되어 있다.
본 발명은 자기 메모리 디바이스에 관한 것이다. 특히, 도 1은 본 발명에 따른 자기 메모리 소자의 메모리 셀의 예시적인 실시예를 도시한 것이다. 본 발명의 예시적인 실시예에 따른 메모리 셀(10)은 자기 스위치(120)와 센서(130)를 포함한다. 자기 스위치(120)는 데이터를 보유하기 위해 자기 구성요소 또는 자기 재료(122)와 코일(124)을 포함한다. 센서(130)는 자기 스위치(120)에 저장된 데이터를 검출하기 위해 전압 검출기(미도시)에 연결된 홀효과 센서(Hall Effect sensor)(132)와 출력단자(136)를 포함한다.
특히, 자기 스위치(120)는 자기 구성요소(122)를 포함한다. 자기 구성요소(122)는 영구자석 또는 강유전체 재료(예컨대, 니켈 또는 니켈-철 자석)일 수 있다. 전류원(미도시)에 연결된 동축 코일(124)이 자기 구성요소(122) 주위에 배치되어 있다. 동축 코일(124)은 금속 Ti/Au와 같은 도전성 재료로 제조된다. 그러나, 임의의 다른 적절한 도전성 재료(예컨대, Ti/Cu/Ti)가 본 발명의 범위를 벗어남이 없이 사용될 수 있다. 자기 구성요소(122)가 도시를 위해 일반적으로 원통형을 갖는 것으로 도시되어 있으나, 임의의 다른 적절한 형태(예컨대, 정사각형, 직사각형, 편자형)가 본 발명의 범위를 벗어남이 없이 사용될 수 있다. 더욱이, 동축 코일(124)은 도시를 위해 자기 구성요소(122) 주위로 6회 감겨진 것으로 도시되어 있 다. 그러나, 임의의 다른 적절한 회전수가 본 발명의 범위를 벗어남이 없이 사용될 수 있다.
홀효과 센서(132)는 전원(138)에 연결된 입력단자(134)와 전류흐름 방향에 수직하게 위치된 출력단자(136)를 갖는 기하학적으로 형성된 반도체 구조를 포함한다. 홀효과 센서(132)는 도시를 위해 "그리스 십자가" 형태를 갖는 것으로 도시되어 있으나, 임의의 적절한 형태(예컨대, 직사각형)이 본 발명의 범위로부터 벗어남이 없이 사용될 수 있다.
일반적으로, 홀효과 센서는 입력 인터페이스를 통해 감지되는 물리량(즉, 자기유도)에 응답하고, 차례로, 감지된 신호를 출력 인터페이스로 출력하며, 상기 출력 인터페이스는 상기 홀효과 센서로부터의 전기신호를 지정된 표시기(indicator)로 변환시킨다. 이 경우에서, 홀효과 센서(132)가 자기 구성요소(122)로부터 자기장(H)을 받게 될 때, 전위차가 자기장 세기에 비례하여 출력 단자(136) 양단에 나타난다. 홀효과 센서(132)가 동일하거나 반대의 자기장을 받는 경우, 동일하거나 반대의 전위차가 동일한 출력 단자(136) 양단에 나타난다. 따라서, 홀효과 센서(132)는 외부에 인가된 자기장의 크기와 방향 모두에 대한 센서로서 동작한다.
일반적으로, 자기 스위치(120)에 사용되는 형태와 재료가 센서(130) 주위로 자기장(H)을 발생시키게 하는 자화(M)의 세기를 결정한다. 코일(124)에 인가된 전류(I)와 연계하여 자기 구성요소(122) 주위로 코일(124)의 회전수가 자화(M)의 방향과 강도를 설정하기 위해 상기 자기 구성요소(122) 주위로 발생되는 유도 자화(H)의 세기를 결정한다. 자기 구성요소(122)의 자화(M) 방향이 자기 스위치(120) 내에 자기 저장데이터(즉, "0" 또는 "1")의 값을 결정한다. 홀효과 센서(132)는 점 P에서 검출된 자기 스위치(120)로부터 발산하는 자기장(H)에 응답하여 발생되는 전압신호 V홀에 의해 특징된다.
전류(I)(예컨대, 전류 펄스)는 자기장 H코일을 발생시키기 위해 이런 식으로 코일(124)을 통해 보내진다. 전류의 크기는 자기 구성요소(122)의 자화를 변경하기에(즉, 뒤집기에) 충분하도록 선택된다. 자기 구성요소(122)에 의해 발생된 자기장은 센서(130)가 검출점 P에서 상기 자기장을 검출할 정도로 충분해야 한다. 검출 후, 센서(130)는 오프세트 전압신호 V오프보다 더 큰 응답(V홀)을 발생할 필요가 있다. 오프세트 전압신호 V오프는 임의의 유용한 신호들이 발생되기 전에 넘어서야만 하는 임계치이다. 보다 상세하게, 자기 스위치(120)의 자화(M)에 의해 발생된 자기장(H)은 V오프보다 더 큰 센서(130)내 유도 전압을 발생시키기 위해 점 P에 충분히 강해야만 하며, 그런 후에 저장된 데이터가 정확하게 검출될 수 있다. 오프세트 전압보다 작은 전압신호를 발생하는 자기장은 본 DC 바이어스 조건에서는 센서(130)에 의해 검출될 수 없다.
도 2a는 코일을 둘러싼 자기 구성요소의 예시적인 실시예의 위에서 본 도면을 도시한 것이다. 단지 예시를 위해, 도 2b는 자화(M)의 초기방향이 아래쪽으로 지향되는 자기 구성요소(222)의 측면도이다. 도 2c는 충분히 큰 전류(I)가 코일(224)을 통해 보내진 후, 자기 구성요소(222)는 그 방향이 위쪽으로 지향되는 유 도 자화를 보유하는 것을 도시한 것이다. 이 경우, 검출점 P에서 자기 구성요소(222)의 표면 부근의 자기유도는 자기 구성요소(222)에 의해 발생된 자기장이다. 이 자기장은 센서(130)가 전압신호 V오프보다 큰 크기 및 자화방향을 나타내는 부호(예컨대, "상향" 양의 전압)를 가져야 하는 전압신호를 발생하게 한다. 상향 자화가 "1"로서 지정된 경우, 센서(130)는 저장된 데이터를 "1"인 것으로 검출한다.
그런 후, 하향 자화(즉, "0")를 얻기 위해, 적절한 전류(예컨대, 반대방향의 전류펄스)가 자기 구성요소(222)의 자화를 변경하기(즉, 뒤집기)에 충분한 자기장 -H코일(즉, H코일과 반대방향을 갖는)을 발생하기 위해 코일(224)을 통해 다시 보내진다. 펄스 후에, 자기 구성요소(222)는 더 작은 크기를 가질 수 있거나 방향이 아래쪽으로 지향되는 자화를 보유한다. 이 경우, 검출점 P에서의 자기장은 자기 구성요소(222)에 의해 발생된 자기장이다. 점 P에서 검출된 유도는 센서(130)가 더 작은 크기를 갖는 전압신호 또는 자화방향을 나타내는 반대부호(예컨대, "하향" 음의 전압)를 발생하게 한다. 하향 또는 더 작은 자화가 "0"으로 지정되는 경우, 센서(130)는 저장된 데이터를 "0"인 것으로 검출한다.
본 발명의 또 다른 실시예에서, 본 발명에 따른 가변 자기 스위치는 제조된 자기 메모리 디바이스의 동작 신뢰도를 보장한다. 특히 상기 거론된 바와 같이 오프세트 전압 임계치 V오프가 예상보다 더 클 수 있다. 센서의 오프세트는 제조동안 발생한 디바이스의 비균일성 및 오정렬과 같은 것들에 의해 야기된다. 자기 스위치(120)의 자화(M)에 의해 발생된 자기 유도(B)는 센서(130)내 유도 전압을 발생하 기 위해 점 P에서 충분히 강해야하며, 그런 후 저장된 데이터가 정확하게 검출될 수 있다. 메모리 셀(10)의 어레이를 포함하는 메모리 디바이스가 제조된 후, 내부 구성요소들은 동작 오프세트 임계치 V오프를 줄이기 위해 재배열될 수 없다. 이 문제를 방지하기 위해, 본 발명에 따른 가변 자기 스위치가 하기에 나타낸 바와 같이 제조과정 후에 검출된 자기장이 동조되게 함으로써 제조된 자기 메모리 디바이스의 동작 신뢰도를 보장한다.
도 3a 및 도 3b는 본 발명에 따른 가변 자기 스위치의 예시적인 실시예를 도시한 것이다. 예시를 위해, 도 3a는 2개의 자기 구성요소(322 및 330)를 포함하는 자기 스위치(320)를 도시한 것이다. 자기 구성요소(322)는 3회전 코일에 연결되어 있다. 그러나, 임의의 적절한 회전수가 본 발명의 범위를 벗어남이 없이 사용될 수 있다. 자기 구성요소(322)는 강유전체 물질(예컨대, 니켈-철 자석)로 제조된 연성의 원통형 막대자석일 수 있다. 자기 구성요소(330)는 강유전체 재료(예컨대, 니켈, 코발트, 및 기타 관련된 합금 자석)로 제조된 강성의 영구자석일 수 있다. 자기 구성요소(322 및 330)가 예시를 위해 특정한 형태를 갖는 것으로 도시되어 있으나, 임의의 적절한 형태가 본 발명의 범위로부터 벗어남이 없이 사용될 수 있다.
도 3b(즉, 측면도)에 도시된 바와 같이, 자기 스위치(320)는 자기 구성요소(330)에 의해 제공된 외부 바이어스 자기장(H바이어스)에 노출되어 있다. 일단 바이어스 자기장 H바이어스이 자기 스위치(320)를 통해 확립된 후, 전류(I)(즉, 전류 펄스)가 동일 방향 및 바이어스 자기장 H바이어스과 같은 방향을 갖는 자기장(H)을 발생 하는 방식으로 코일을 통해 보내진다. 전류 펄스의 크기는 자기 구성요소(322)를 포화 자화값에 이르게 하기에 충분할 정도로 선택된다.
단지 예를 위해, 자기 구성요소(322)의 자화(M) 방향은 일정한 바이어스 자기장 H바이어스과 동일 방향으로 초기에 하향 지향된 것으로 도시되어 있다. 전류(I)가 코일(324)을 통해 보내진 후, 자기 구성요소(322)는 큰 자화를 보유한다. 이 경우, 검출점 P에서, 자기 구성요소(322)의 표면 부근의 자기장은 바이어스 자기장 H바이어스과 상기 자기 구성요소(322)에 의해 발생된 자기장의 조합이다. 이 조합 자기장으로 매우 큰 자화상태가 초래되고, 오프세트 전압 VOff보다 훨씬 더 큰 전압신호가 발생된다. 따라서, 센서(130)는 예컨대 자화(M)의 아래쪽 방향이 하이 상태(high state)(즉, "1")로 지정되는 것을 가정하면 저장된 데이터를 "1"인 것으로 쉽게 검출한다.
로우 상태(즉, "0")를 획득하기 위해, 적절한 전류(I)(즉, 전류 펄스)가 자기 구성요소(322)에서 자기를 없애는 총 자기장(즉, H코일 + H바이어스)을 발생하기에 충분한 자기장 -H코일을 바이어스 자기장 H바이어스에 반대방향으로 발생시키기 위해 코일(324)을 통해 보내진다. 전류가 코일(324)을 통해 보내진 후, 자화(M)는 자기 구성요소(322)에 매우 낮은 자화를 제공하며 도 4를 참조로 하기에 더 설명되는 반동 라인(recoil line)을 따라 후퇴하게 된다. 전류가 충분히 센 경우, 자화(M)는 반대 방향으로 지향될 수 있다. 이 경우, 검출점 P에서의 자기장은 자기 구성요소(322)에 의해 발생된 자기장과 조합되는 바이어스 자기장 H바이어스일 것이며, 이것은 매우 낮거나 바이어스 자기장 H바이어스의 반대방향이다. 어느 한 경우에서, 점 P에서의 총 자기유도는 하이 레벨보다 충분히 낮거나, 존재하지 않거나, 심지어 반대방향일 것이다. 따라서, 명확한 로우 레벨 상태(즉, "0")가 센서(130)에 의해 검출될 수 있다.
도 3a 및 도 3b에서 개략적으로 도시된 스위칭 행동은 도 4에 도시된 바와 같이 자기 구성요소(322)의 이력곡선을 사용하여 설명된다. 먼저, 유도 부하선과 유도 이력곡선의 교차점이 유도 B1을 사용하여 점 "a"를 정의한다. 그런 후, 점 "a"는 자화 곡선상의 대응점 "b"를 결정하는데 사용될 수 있다. 그런 후, 자화 부하선이 그려질 수 있다. 이 부하선은 자기장축을 따라 H코일에 의해 평행이동되어 자화 이력곡선상의 점 "e"에서 새로운 교차를 확립한다. 그런 후, 유도곡선상의 대응점 "f"가 확립될 수 있다. H코일이 제거된 후(즉, 전류 펄스가 제거된 후), 자기 구성요소(322)는 반동된다. 점 "f"와 가역투자율(recoil permeability)을 사용하여, 반동곡선(recoil curve)이 그려질 수 있다. 마지막으로, 반동곡선의 교차점 "g"와 자화부하선이 결정될 수 있어 유도 B2를 제공한다. 유도 B2는 로우 상태(즉, "0")를 확립하는데 있어 전류(I)가 제거된 후 자기 구성요소(322)에 저장되는 유도 자화(M)로서 설정된다.
도 5 내지 도 10을 참조로 제조과정을 설명한다. 도 1에 도시된 바와 같이 메모리 셀(10)의 제조과정은 (1) 센서의 제조(130)와 (2) 자기 스위치(120)의 제조 두부분으로 나눌 수 있다. 가변 자기 스위치에 대해, 바이어스 자기장을 제조하기 위한 추가 과정이 포함된다.
홀효과 센서(132)는 Ⅲ-Ⅴ재료들(즉, 주기율표의 Ⅲ 및 Ⅴ족 원소들로부터 형성된 화합물)과 같은 이동도가 큰 재료들로 제조된다. Ⅲ-Ⅳ 재료는 GaAs, InAs, InSb 및 관련된 2차원 전자가스(2DEG) 구조를 포함하나 이에 국한되지 않는다. GaAs/AlGaAs 헤테로 구조를 기초로 한 2DEG 구조는 도핑된 넓은 밴드갭의 AlGaAs 재료(즉, 베리어(barrier))와 도핑되지 않은 협소한 밴드갭의 GaAs 재료(즉, 웰(well)) 사이에 변조 도핑 헤테로 구조(modulation-doped hetero-structure)의 헤테로 정션 인터페이스(hetero junction interface)에 형성될 수 있다. 도판트로부터 이온화된 캐리어가 웰로 전달되어 2DEG를 형성한다. 이들 캐리어는 이온화된 부모 불순도(parent impurity)로부터 공간적으로 분리되어 있으며, 이에 따라, 캐리어 이동도와 홀효과를 크게 한다. 단지 Ⅲ-Ⅳ 재료들이 본 명세서에서 논의되었으나, 다른 재료들(예컨대, 실리콘)도 홀효과 센서(132)를 제조하는데 사용될 수 있다.
도 5a 내지 도 5d는 본 발명의 예시적인 실시예에 따른 홀효과 센서(132)의 다양한 제조단계들을 도시한 것이다. 얇은 n형 활성 GaAs 박막(539)(약 0.5-0.6㎛)을 갖는 반절연 GaAs 웨이퍼와 같은 적절한 웨이퍼(538)가 사용된다. 레지스트층(540)(예컨대, 950K PMMA 4%)이 웨이퍼(538)상에 스핀된다. 다음의 스핀 조건들이 사용된다: 스핀율=약 4000rpm(두께=0.5-2㎛); 소성 온도(baking temperature)=160℃; 연소성(soft-bake) 시간=7분; 노출 에너지=25kV; 노출 선량=150μC/㎠; 현상액=MBIK/IPA 혼합물(1:3); 현상시간=25초. 레지스트층(540)이 EBL(즉, 전자빔 리소그라피)을 통해 패턴화된다; 그러나, 임의의 적절한 패터닝 기술(예컨대, 표준 AZ 레지스트 타입의 포토리소그라피)이 사용될 수 있다. 그런 후, 메사(mesa) 에칭공정이 상기 센서를 절연시키기 위해 수행된다. 에칭공정은 예컨대, 표준 H2O2/H3PO4/H2O 용액을 사용한 습식에칭을 수반한다.
에칭공정에 잇따라, 입력 단자(134)와 출력 단자(136)(도 1)가 리프트-오프 (lift-off) 공정을 통해 증착된다. 도 5e 내지 도 5h에 도시된 바와 같이, 리프트-오프 공정은 (4000rpm에서) 이중층 코폴리머/PMMA로 된 층(542)을 스피닝하는 것을 포함한다. 현상과정 동안 그리고 전자빔 노출후에 코폴리머와 PMMA 사이의 감도 차에 의해 리프트-오프 프로파일(즉, 언더 에칭(under-etching))이 형성된다. 금-게르마늄(AuGe)과 같은 적절한 재료로 된 접촉층(544)이 약 400㎚의 두께로 웨이퍼(538)상에 증착되어 센서(130)의 입력단자 및 출력단자로서 사용되는 옴접촉부(134 및 136)를 형성한다. 니켈층이 AuGe층(544)에 추가될 수 있어 접촉성능을 향상시킨다.
증착단계에 잇따라, 리프트-오프 공정은 AuGe층(544)의 임의의 불필요한 부분들을 제거하기 위해 웨이퍼(538)를 아세톤에 둠으로써 완료된다. 적절한 세정후에, 접촉부(즉, AuGe층(544))는 급격한 열적 어닐링(rapid thermal annealing, RTA)을 받게 된다. 어닐링은 질소(N2) 유입으로 채워진 RTA 챔버내에 약 40초간 약 340℃로 수행된다. 리프트-오프 공정은 AuGe층(544)의 임의의 불필요한 부분들을 제거하기 위해 아세톤에 웨이퍼(538)를 둠으로써 완료된다. 도 6은 AuGe 접촉부를 갖는 GaAs 그리스 십자가형 홀효과 센서를 도시한 것이다. 패턴에 포함된 정렬마크(546)들이 또한 도시되어 있다.
레지스트 PMMA 4%가 상기 예에서 사용되었으나, PMMA 2%와 같은 임의의 적절한 레지스트가 사용될 수 있다. 더욱이, HMDS, 접착 프로모터(adhesion promoter)가 필요에 따라 사용될 수 있다. 레지스트로서 PMMA 2%가 사용되는 경우, 다음의 리소그라피 공정 파라미터가 사용될 수 있다: 노출 에너지=15kV; 노출 선량=150μC/㎠; 현상액=MBIK/IPA 혼합물(1:3); 현상시간=25초.
홀효과 센서(132)가 제조된 후, 절연층(748)이 홀효과 센서(532)상에 스핀된다. 절연층(748)은 일반적인 레지스트로서 처리될 수 있는(즉, 웨이퍼상에 스핀되고 오븐이나 열판상에 소성되는) 유전체 폴리아미드와 같은 적절한 재료로 제조될 수 있다. 유전체 폴리아미드의 예로는 HD 마이크로시스템사의 PI2545(다양한 마이크로일렉트로닉 애플리케이션에 사용되는 금속간(inter- metallic), 고온 폴리아미드)이다. 높은 유리전이온도(glass transition temperature)(즉, 약 400℃)를 가지며 포지티브 레지스트(positive resist)로 패턴화될 수 있다. 더욱이, 경화된 박막은 낮은 CTE에 연성적(ductile)이고 가요성이 있으며 일반적인 습식 및 건식공정 화학제품에 내구성이 있다. 다른 적절한 재료들은 저온에서 플라즈마 화학 기상증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 통해 증착될 수 있는 실리콘 옥사이드와 실리콘 니트라이드를 포함한다.
단지 예시용으로, 도 7a 내지 도 7d는 약 6000rpm 속도로 홀효과 센서(532)상에 스핀된 후 열판상에 연소성되는 PI2545의 절연층(748)을 도시한 것이다. 온도는 240℃/h로 25℃에서 170℃까지 오른다. 오븐이나 열판의 온도가 170℃에 달한 후, 온도는 9분간 일정하게 유지된다(즉, 열침투기간(soak period)). 상기 열침투기간 후에, 열판은 자연 대류로 실온까지 냉각된다. 절연층(748)이 약 140℃ 또는 170℃의 오븐이나 열판온도로 소성되는 경우, 나중에 레지스트층을 제거하는데 사용되는 아세톤을 증발시키는 양호한 화학적 내성을 발현한다.
절연층(748)이 증착된 후, 포지티브 레지스트층(positive resist layer)(예컨대, PMMA 4% 또는 AZ5206)이 절연층(748)상에 스핀된다. 설명을 위해, PMMA 4%가 사용된다. 그런 후, 레지스트층(746)은 6℃/분의 상승속도 및 6분간의 열침투기간과 함께 2분간 160℃의 온도로 오븐이나 열판에서 소성된다. 160℃ 소성온도는 PMMA에 대한 최소 안전 소성온도이다(예컨대, 120℃에서 소성된 PMMA는 약간의 접착피로를 나타낼 수 있다).
그런 후, 웨이퍼는 EBL 챔버에 두어지고, 여기서 25kV의 전자빔에 노출되어 진다. 레지스트층(750)은 홀효과 센서의 옴접촉 및 (필요하다면) 정렬마크 위에 개구를 만들기 위해 이런 방식으로 패턴화된다. 9×10㎛2의 크기 패턴에 대해, 적절한 선량은 165-182μC/㎠일 수 있다; 17×17㎛2의 크기 패턴에 대해, 적절한 선량은 149-163μC/㎠의 범위내에 있을 수 있다; 100×112㎛2의 크기 패턴에 대해, 적절한 선량은 132-145μC/㎠의 범위내에 있을 수 있다.
노출 후, 레지스트층(750)은 적절한 시간동안(예컨대, 약 40-55초) MIBK/알콜(1:3)과 같은 적절한 용액에 현상된다. 그리고 나서, 웨이퍼는 알콜 및 탈이온수에 세척된다. 웨이퍼가 세정된 후, 희석된 PPD450(1:5) 용액이 적절한 시간동안(예컨대, 약 6-14분 또는 심지어 그 이상) 절연층을 에칭하는데 사용된다. 희석과 교반과 현상과 에칭시간 정도는 필요에 따라 변할 수 있다. 아세톤 증발은 레지스트층(750)(즉, PMMA)을 제거하는데 사용된다. 마지막으로, 절연층(748)의 제조를 완료하기 위해, 절연층(748)은 상술한 바와 같은 온도 상승을 사용하여 약 200℃에서 강소성된다. 절연층은 400℃ 만큼이나 높은 온도에서 강소성될 수 있다. 그러나, 이러한 고온은 홀효과 센서에 원치않는 확산(diffusion)을 발생할 수 있다.
센서(130)가 제조된 후, 자기 스위치(120)가 절연층(748) 위에 제조된다. 자기 스위치(120)를 제조하는 일반적인 접근은 먼저 코일(124)을 제조하고, 그런 후 자기 구성요소(122)를 제조하는 것이다. 자기 재료(예컨대, 알니코(Alnico) 및 마르텐사이트 스틸(Martensitic steel))를 제조하는 종래 방법은 예컨대 융점이 다른 구성요소들, 캐스팅, 고온(일반적으로, 800℃ 이상) 열처리(예컨대, 담금질(quenching))를 포함하는 합성경로를 포함한다. 다른 합성경로는 소결(sintering)과 압출(extrusion)을 포함한다. 이들 방법은 구성요소들의 극히 작은 크기로 인해 마이크로기술 또는 웨이퍼-스케일 처리와 호환될 수 없다.
한편, 전기도금이 소자벽상에 작은 결함들이 있는 소자 형태들에 대한 비교적 양호한 형성을 가능하게 한다. 이는 또한 저렴하고 실행하기가 비교적 간단한 공정이다. 3개 전극 시스템이 증착된 합금의 화학량론(stoichiometry)을 감시하는 데 사용될 수 있다.
전기도금은 자기 스위치(120)의 제조과정을 설명하는데 사용된다; 그러나, 임의의 적절한 합성경로가 이용될 수 있다. 도 8에 도시된 바와 같이, 전기도금 시스템(800)은 전기도금 셀(810), 컴퓨터(820), 및 컴퓨터 구동 정전위/정전류 시험기(Potentiostat/Galvanostat)(830)를 포함한다. 컴퓨터(820)는 전기도금 공정을 제어하기 위해 정전위/정전류 시험기(830)를 통해 전기도금 셀(810)에 연결된다. 상기 정전위/정전류 시험기(830)는 정전위 시험기나 정전류 시험기 중 어느 하나의 기능을 할 수 있다.
먼저, 코일과, 자기 구성요소가 배치되는 상기 코일내 자석자리 또는 자석영역이 센서(130)위에 형성된다. 코일과 자석영역을 형성하는 제 1 예시적인 과정은 티타늄/금 리프트-오프 과정을 포함한다. 도 9a 내지 도 9d는 본 발명에 따른 금 리프트-오프 과정에 따른 다양한 제조단계들을 도시한 것이다.
절연층(748)(도 7d)이 먼저 이중 레지스터층(954)(예컨대, 코폴리머/PMMA)로 덮여진다. 이를 위해, 코폴리머(E11)층이 먼저 웨이퍼상에 스핀된다. 그런 후, 코폴리머층이 상술한 바와 같은 온도상승에 따라 열판상에 5분간 160℃로 소성된다. 열판은 자연 대류에 의해 실온까지 냉각되게 내버려둔다. 그리고 나서, 아니졸(anisole)에 PMMA 4%의 층이 웨이퍼상에 스핀되고 소정 온도상승을 이용하여 5분간 160℃로 소성된다. 열판은 다시 자연 대류에 의해 실온까지 냉각되게 내버려둔다.
웨이퍼는 EBL 챔버에 두어지고, 여기서 이중 레지스트층(954)이 25kV의 노출 및 다양한 선량의 전자빔에 노출되어 코일(924) 및 자석영역(923)을 형성한다: 정교한 코일 패턴을 위해, 적절한 선량은 150μC/㎠일 수 있다; 자석영역에 대해, 적절한 선량은 120μC/㎠일 수 있다; (필요하다면) 정렬마크에 대해, 적절한 선량은 195μC/㎠일 수 있다. 정렬마크는 자석영역의 위치파악을 돕기 위해 패턴에 포함될 수 있다. 그런 후, 이중 레지스트층(954)이 MIBK/알콜과 같은 적절한 용액에 약 20초간 현상된다.
패터닝 단계 후, 웨이퍼는 전자빔 증착기(electron beam evaporator)에 두어지고, 여기서 각각 25㎚ 및 150㎚의 티타늄층(952a)과 금층(952b)이 패턴상에 증착되어 Ti/Au층(952)을 형성한다. 티타늄층(952a)은 접착층으로서 사용된다. 마지막으로, 웨이퍼가 증착기로부터 제거되고 이중 레지스트층(954)과 원치않은 Ti/Au층(952)을 제거하기 위해 약 한시간 동안 아세톤에 침지된다. 도 9d에 도시된 바와 같이, 코일(924)과 자석영역(923)이 얻어진다. 이 예시적인 실시예에서, 단지 1회전 코일(924)이 사용된다. 그러나, 다른 회전수가 본 발명의 범위로부터 벗어남이 없이 사용될 수 있다.
코일(924), 자석영역(923), 및 정렬마크(미도시)를 증착한 후, 자기 구성요소(122)가 상기 자기 구성요소(122)의 형태와 치수를 형성하는 몰드(mould)를 통해 자석영역(923)상에 전기도금된다. 도 10a 내지 도 10c에 도시된 바와 같이, 이러한 몰드를 제조하기 위해, EBL이 코일(924), 자석영역(923), 및 정렬마크(미도시)상에 레지스트(예컨대, AZ4620)의 두꺼운(예컨대, 약 10㎛) 층(1058)을 형성하는데 사용된다. 레지스트층(1058)은 약 4분간 약 95℃로 소성된다. 그런 후, 레지스트 층(1058)은 EBL을 위해 챔버에 두어지고, 상기 챔버에서 정렬마크가 위치되는 영역들이 전자빔에 노출된다. 이 노출에 잇따라, 레지스트층(1058)이 PPD450과 같은 적절한 용액에서 현상되고, 정렬마크들이 위치해 있는 상기 영역들이 제거된다. 웨이퍼는 탈이온수로 세정되고 N2로 불어말린다. 그런 후, EBL(및 가이드로서 정렬마크)을 사용하여, 자석영역(923)이 패턴화되고 레지스트층(1058)이 웰(1060)을 얻기 위해 제 2 시간동안 현상된다. 웰(1060)은 자기재료가 자기 구성요소를 형성하기 위해 전기도금되는 용기로서 기능을 한다.
그런 후 레지스트판과 함께 웨이퍼가 전기도금 셀(810)(도 8)에 위치되고, 여기서 (예컨대, 2% 듀티 싸이클(ton=1㎳; toff=49㎳)과 약 1.4㎃인 피크전류로) 펄스 증착이 자기재료(1070)(예컨대, 니켈 또는 니켈-철)를 레지스트판상에 증착하는데 사용하여 자기영역상에 웰을 형성하고 이에 의해 자기 구성요소(122)의 어레이를 형성한다. 순수 재료들은 일반적으로 증착하기가 더 쉽다. 그러나, 합금도 또한 사용될 수 있다. 증착될 수 있는 재료의 예로는 코발트, 철, 니켈, 니켈-철(NiFe), 및 코발트-니켈-철(CoNiFe)을 포함한다. 다른 촉매들도 필요하다면 이들 재료의 항자기성(coercivity)을 증가시키는데 사용될 수 있다.
예를 위해, 2가지 첨가제, 즉, (변형교정 시약(strain relief agent)으로서 작용하는) 사카린(saccharin)과 (계면활성제로서 작용하는) 소듐 라우릴 설페이트(sodium lauryl sulfate)를 포함하는 니켈 클로라이드(nickel chloride) 계열의 용액이 웰(1060)에 넣어진다. DC 전류와 같은 전류가 자기 구성요소를 제조하는데 사용된다. 심지어 더 작고, 더 큰 종횡비(aspect ratio) 구조에 대해, (2% 듀티 싸이클을 사용한) 펄스 전기증착이 레지스트판상에 자기 재료(예컨대, 니켈 또는 니켈-철)를 증착시키는데 사용되어 자기 구성요소(122)의 어레이를 형성할 수 있다. 전기도금 조건은 컴퓨터 구동 정전위/정전류 시험기(830)에 의해 제어된다. 자석의 형태가 원통형이지만, 임의의 형태(예컨대, 직사각형, 정사각형)가 상기 기술을 사용하여 개발될 수 있다. 전기증착후에, 몰드(즉, 두꺼운 레지스트층(1058))가 아세톤과 같은 적절한 용액을 사용하여 제거된다. 도 11은 상기 과정을 이용하여 현상된 자기 스위치를 도시한 것이다.
자기 스위치(120)가 완성된 후에, 또 다른 공정단계들이 도 3a 및 3b에 도시된 바와 같은 가변 자기 스위치를 제조하는데 이용될 수 있다. 예컨대, 절연층(748)이 상기 자기 스위치(120)의 상단에 증착된다. 그런 후, 예컨대, 단단한 영구자석이 사전제조된 마이크로자석의 혼성집적화에 의해 또는 절연층(748)상에 코발트나 선택된 합금과 같은 단단한 강유전체 재료들을 전기도금함으로써 상기 구조 상단에 추가된다.
EBL이 몰드를 제조하는 예시적인 방법으로 사용되고 있으나, 포토리소그라피와 같은 임의의 적절한 방법이 사용될 수 있다. 예컨대, 포토리소그라피를 사용하는 경우, 몰드는 적절한 사전제조된 단단한 마스크를 통과하는 UV광에 레지스트층(즉, AZ4620)을 노출시킴으로써 형성된다.
코일(924) 및 자석영역(923)을 제조하는 또 다른 접근은 도 12a 내지 도 12e에 도시된 바와 같이 동일한 과정으로 코일(924) 및 자석영역(923)을 얻기 위해 집 적 시드층(seed layer)(952)를 에칭하는 것을 포함한다. 핵심 개념은 자기 구성요소(122)의 성장과 동시에 코일(924)을 형성하기 위해 시드층(925)을 사용하는 것이다. 먼저, 시드층(952)(즉, Ti층(952a), Cu층(952b) 및 Ti층(952c))을 지지하는 웨이퍼가 예컨대 EBL을 통해 패턴화된다. 이 패터닝 단계는 포지티브 레지스트층(1210)과 습식 에칭의 사용을 포함할 수 있다. 다시, 패턴은 금속경로가 전기도금용으로 사용되는 공통 전극에 전기 연결하며 중심 금속영역 주위로 단일 곡선 코일을 포함한다. 그러나, 임의의 적절한 회전수가 사용될 수 있다.
웨이퍼는 약 150℃에서 약 30분간 열판상에 소성함으로써 건조된다. 레지스트층(1210)(예컨대, AZ5206E)이 웨이퍼상에 스핀된다. 레지스트층(1210)은 약 95℃에서 시작하여 연소성된 후 약 80℃로 낮추어지고, 온도 시간의 변화는 약 6 내지 7분이다. 그런 후, 레지스트층(1210)이 노출된다(예컨대, 노출 에너지=약 10kV; 선량=약 6μC/㎠). 노출 후, 웨이퍼는 PPD450과 같은 적절한 용액속에서 현상된다. 그런 후, 웨이퍼는 탈이온수로 세정된다. 세정단계 후, 웨이퍼는 약 125℃에서 약 10분간 경소성된다. 티타늄(Ti)층 및 구리(Cu)층이 적절한 용액을 사용하여 에칭된다. 예컨대, Ti층(952a 및 952c)은 매우 희석된 HF/HNO3/H2O 용액으로 에칭될 수 있는 반면에, 구리층(952b)은 HCl/H2O2/H2O 용액으로 에칭될 수 있다. 그리고 나서, 웨이퍼는 레지스트(1210)을 제거하기 위해 세정된다. 세정단계는 예컨대 아세톤 증발, 알콜 증발, 탈이온수 세척을 포함할 수 있다. 코일(924)과 자석영역(923)이 시드층(952)에 직접 에칭된 후, 웨이퍼는 상술한 바와 같은 자기 구성요소를 전기도 금하기 위한 몰드를 형성하는 과정을 거치게 된다.
본 발명에 따른 자기 메모리 소자가 홀효과 센서를 통한 자기 스위치에 대하여 기술되어 있다. 특히, 공급되는 어떠한 전원없이 자기장을 보유할 수 있는 자기 구성요소와 저장된 자기장을 읽기 위한 간단한 센서의 이점은 현재 사용중에 있는 전기계열의 메모리 소자에 비해 동작에 매우 적은 전원을 소비하는 비휘발성 메모리 소자를 제공한다.
또한, 본 발명에 따른 가변 자기 스위치가 기술되었다. 본 발명에 따른 가변 자기 스위치의 이점은 많다. 먼저, 자기 구성요소는 유도코일로부터 유도된 자화(M)를 보유하기 때문에, 본 발명에 따른 가변 자기 스위치는 비휘발성 메모리를 갖는 스위치로서 기능을 할 수 있다.
둘째, 본 발명에 따른 가변 자기 스위치는 홀효과 센서용의 충분히 큰 자기장을 제공하여 부분적으로나 심지어 전적으로 센서 오프세트를 보상한다. 부분적으로 보상하는 경우, 본 발명에 따른, 즉, 바이어스 자기장이 센서 오프세트에 대해 조절될 수 있는 가변 자기 스위치는 제조 제약의 허용오차를 크게 하고, 제조를 훨씬 더 용이하게 하며, 소자의 신뢰도를 높인다. 이는 소자의 크기가 축소(scaled downward)됨에 따라 센서 오프세트가 증가하는 소형화에 대해 상당한 장점이다.
이러한 접근의 또 다른 상당한 이점으로 본 발명에 따른 가변 자기 스위치는 바이어스 자기장이 메모리 셀의 자기 구성요소의 반자화(demagnetization)를 보상하기 때문에 제조하기가 훨씬 쉬운 낮은 종횡비 자석의 사용을 가능하게 한다는 것이다. 본 발명에 따른 가변 자기 스위치는 홀효과 센서를 사용하는 자기 메모리 소 자에 대하여 기술되어 있다. 그러나, 본 발명에 따른 가변 자기 스위치는 상기 자기 스위치를 동조하는데 사용되는 바이어스 자기장이 임의의 자기 구성요소 및 센서 구성에 적용될 수 있기 때문에 다른 자기 메모리 소자와 함께 적용될 수 있다.
본 발명에 따른 가변 자기 스위치는 무선주파수 식별태그(Radio Frequency Identification Tag, RFID), 개인 휴대용 정보단말기(PDA), 이동전화, 및 다른 컴퓨팅 장치를 포함하나 이에 국한되지 않는 다양한 애플리케이션을 갖는다.
다양한 변형 및 변경들이 본 발명의 기술사상 및 범위를 벗어남이 없이 본 발명에 따른 가변 자기 스위치에 이루어지는 것이 당업자에게는 명백하다. 따라서, 본 발명은 본 발명의 변형 및 변경들이 청구의 범위 및 균등물의 범위내에 있다면 포함되는 것으로 의도되어 있다.
본 발명의 상세한 설명에 포함됨.

Claims (15)

  1. 바이어스 자기장을 제공하기 위한 자기 소스와,
    자화레벨을 저장하기 위하여 상기 바이어스 자기장에 위치된 자기 구성요소와,
    자기 반동효과(magnetic recoil effect)에 따라 상기 자기 구성요소에 저장된 자화레벨을 설정하기 위해 상기 자기 구성요소 주위에 동축으로 배치된 코일을 구비하는 자기 메모리 소자에 사용하기 위한 가변 자기 스위치.
  2. 제 1 항에 있어서,
    상기 코일을 통해 전류 펄스를 보냄으로써 유도 자기장을 발생시켜 자화레벨을 설정하도록 상기 코일에 연결된 전류 소스를 더 구비하는 가변 자기 스위치.
  3. 제 1 항에 있어서,
    상기 자화레벨과 상기 바이어스 자기장의 조합은 하이 상태(high state)와 로우 상태(low state) 중 하나를 나타내는 가변 자기 스위치.
  4. 제 1 항에 있어서,
    상기 자기 소스는 영구자석인 가변 자기 스위치.
  5. 제 1 항에 있어서,
    상기 자기 구성요소는 영구자석인 가변 자기 스위치.
  6. 제 1 항에 있어서,
    무선주파수 식별태그, 개인 휴대용 정보단말기 또는 이동전화에 사용되는 것을 특징으로 하는 가변 자기 스위치.
  7. 바이어스 자기장을 제공하는 적어도 하나의 바이어스 자기 소스와,
    상기 바이어스 자기장 내에 위치된 적어도 하나의 자기 스위치와,
    상기 자기 스위치에 저장된 자화레벨과 상기 바이어스 자기장을 감지하기 위해 상기 자기 스위치 가까이에 배치된 적어도 하나의 센서를 구비하며,
    상기 자기 스위치는 상기 자화레벨을 저장하기 위한 자기 구성요소와 상기 자기 구성요소에 저장된 자화레벨을 설정하기 위하여 상기 자기 구성요소 둘레에 동축으로 배치된 코일을 포함하는, 메모리 소자.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 자화레벨과 상기 바이어스 자기장의 조합은 하이 상태(high state)와 로우 상태(low state) 중 하나를 나타내는 메모리 소자.
  10. 제 7 항에 있어서,
    상기 자기 소스는 영구자석인 메모리 소자.
  11. 제 7 항에 있어서,
    상기 자기 구성요소는 영구자석인 메모리 소자.
  12. 제 7 항에 있어서,
    상기 자기소스에 의해 발생된 바이어스 자기장은 상기 센서의 오프세트 임계치를 완전히 보상하도록 설정되는 메모리 소자.
  13. 제 7 항에 있어서,
    상기 자기 소스에 의해 발생된 상기 바이어스 자기장은 상기 센서의 오프세트 임계치를 부분적으로 보상하도록 설정되는 메모리 소자.
  14. 제 7 항에 있어서,
    상기 센서는 홀효과 센서(Hall effect sensor)인 메모리 소자.
  15. 제 7 항에 있어서,
    무선주파수 식별태그, 개인 휴대용 정보단말기 또는 이동전화에 사용되는 것을 특징으로 하는 메모리 소자.
KR1020077004686A 2004-07-27 2005-07-27 가변 자기 스위치 KR100864259B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US59107904P 2004-07-27 2004-07-27
US60/591,079 2004-07-27
US64780905P 2005-01-31 2005-01-31
US60/647,809 2005-01-31

Publications (2)

Publication Number Publication Date
KR20070042564A KR20070042564A (ko) 2007-04-23
KR100864259B1 true KR100864259B1 (ko) 2008-10-17

Family

ID=35785874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077004686A KR100864259B1 (ko) 2004-07-27 2005-07-27 가변 자기 스위치

Country Status (8)

Country Link
US (1) US20060023496A1 (ko)
EP (1) EP1776703A4 (ko)
JP (1) JP2008507805A (ko)
KR (1) KR100864259B1 (ko)
AU (2) AU2005266797B2 (ko)
CA (1) CA2573406A1 (ko)
TW (1) TW200617952A (ko)
WO (1) WO2006010258A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235896A (ja) * 2006-03-03 2007-09-13 Nippon Signal Co Ltd:The アンテナ及び物品管理収納庫
CN100477316C (zh) * 2006-04-11 2009-04-08 中国科学院物理研究所 基于环状闭合型磁性多层膜的磁逻辑元件
JP5285585B2 (ja) * 2009-12-02 2013-09-11 セイコーインスツル株式会社 磁気センサ装置
JP5695196B2 (ja) * 2011-07-13 2015-04-01 旭化成エレクトロニクス株式会社 電流センサ用基板及び電流センサ
WO2013008462A1 (ja) * 2011-07-13 2013-01-17 旭化成エレクトロニクス株式会社 電流センサ用基板及び電流センサ
TW201316018A (zh) * 2011-10-04 2013-04-16 Orient Chip Semiconouctor Co Ltd 霍爾開關中偏移電壓消除電路
JP5576960B2 (ja) * 2013-04-08 2014-08-20 株式会社東芝 磁気記憶素子、磁気記憶装置、および磁気メモリ
US10276783B2 (en) 2017-06-09 2019-04-30 Sandisk Technologies Llc Gate voltage controlled perpendicular spin orbit torque MRAM memory cell

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391483B1 (en) 1999-03-30 2002-05-21 Carnegie Mellon University Magnetic device and method of forming same

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2882517A (en) * 1954-12-01 1959-04-14 Rca Corp Memory system
US3131381A (en) * 1962-06-01 1964-04-28 Jr Frank R Bradley Hall-effect memory device
US3418643A (en) * 1964-04-09 1968-12-24 Frank R. Bradley Jr. Memory device in conjunction with a magnetically variable electric signal generator
US3818465A (en) * 1970-07-06 1974-06-18 Velsinsky M Traveling magnetic domain wall device
US3908194A (en) * 1974-08-19 1975-09-23 Ibm Integrated magnetoresistive read, inductive write, batch fabricated magnetic head
US4238837A (en) * 1978-11-13 1980-12-09 International Business Machines Corporation Domain drag effect devices
US4316263A (en) * 1979-09-10 1982-02-16 Sperry Corporation Transfer and replication arrangement for magnetic bubble memory devices
JPS61172079A (ja) * 1984-03-14 1986-08-02 Matsushita Electric Works Ltd ホ−ルセンサ
US5150338A (en) * 1989-08-10 1992-09-22 Hewlett-Packard Company Optical disk reading and writing system having magnetic write head mounted on an air-bearing slider
US5068826A (en) * 1990-01-18 1991-11-26 Microunity Systems Engineering Hall effect semiconductor memory cell
US5075247A (en) * 1990-01-18 1991-12-24 Microunity Systems Engineering, Inc. Method of making hall effect semiconductor memory cell
US5045793A (en) * 1990-01-31 1991-09-03 The United States Of America As Represented By The United States Department Of Energy Toroids as NMR detectors in metal pressure probes and in flow systems
JPH0423293A (ja) * 1990-05-18 1992-01-27 Toshiba Corp 磁気メモリセル及び磁性薄膜
US5329480A (en) * 1990-11-15 1994-07-12 California Institute Of Technology Nonvolatile random access memory
US5251170A (en) * 1991-11-04 1993-10-05 Nonvolatile Electronics, Incorporated Offset magnetoresistive memory structures
US5289410A (en) * 1992-06-29 1994-02-22 California Institute Of Technology Non-volatile magnetic random access memory
US5295097A (en) * 1992-08-05 1994-03-15 Lienau Richard M Nonvolatile random access memory
US5420819A (en) * 1992-09-24 1995-05-30 Nonvolatile Electronics, Incorporated Method for sensing data in a magnetoresistive memory using large fractions of memory cell films for data storage
US5617071A (en) * 1992-11-16 1997-04-01 Nonvolatile Electronics, Incorporated Magnetoresistive structure comprising ferromagnetic thin films and intermediate alloy layer having magnetic concentrator and shielding permeable masses
WO1994011889A1 (en) * 1992-11-16 1994-05-26 Nonvolatile Electronics, Inc. Magnetoresistive structure with alloy layer
US5569544A (en) * 1992-11-16 1996-10-29 Nonvolatile Electronics, Incorporated Magnetoresistive structure comprising ferromagnetic thin films and intermediate layers of less than 30 angstroms formed of alloys having immiscible components
US6021065A (en) * 1996-09-06 2000-02-01 Nonvolatile Electronics Incorporated Spin dependent tunneling memory
US6275411B1 (en) * 1993-07-23 2001-08-14 Nonvolatile Electronics, Incorporated Spin dependent tunneling memory
EP0710390B1 (en) * 1993-07-23 2001-06-20 Nonvolatile Electronics, Incorporated Magnetic structure with stratified layers
US5949707A (en) * 1996-09-06 1999-09-07 Nonvolatile Electronics, Incorporated Giant magnetoresistive effect memory cell
US5504699A (en) * 1994-04-08 1996-04-02 Goller; Stuart E. Nonvolatile magnetic analog memory
US5687217A (en) * 1995-04-07 1997-11-11 Spectralink Corporation Listen verification method and system for cellular phones
US6153318A (en) * 1996-04-30 2000-11-28 Rothberg; Gerald M. Layered material having properties that are variable by an applied electric field
US5831426A (en) * 1996-08-16 1998-11-03 Nonvolatile Electronics, Incorporated Magnetic current sensor
US5966322A (en) * 1996-09-06 1999-10-12 Nonvolatile Electronics, Incorporated Giant magnetoresistive effect memory cell
US5729137A (en) * 1996-10-22 1998-03-17 Nonvolatile Electronics, Incorporated Magnetic field sensors individualized field reducers
JPH10283771A (ja) * 1997-04-09 1998-10-23 Masayuki Morizaki マイクロ磁気コアメモリー
US6340886B1 (en) * 1997-08-08 2002-01-22 Nonvolatile Electronics, Incorporated Magnetic field sensor with a plurality of magnetoresistive thin-film layers having an end at a common surface
US6404191B2 (en) * 1997-08-08 2002-06-11 Nve Corporation Read heads in planar monolithic integrated circuit chips
US6111784A (en) * 1997-09-18 2000-08-29 Canon Kabushiki Kaisha Magnetic thin film memory element utilizing GMR effect, and recording/reproduction method using such memory element
US6147900A (en) * 1997-11-06 2000-11-14 Nonvolatile Electronics, Incorporated Spin dependent tunneling memory
US6072382A (en) * 1998-01-06 2000-06-06 Nonvolatile Electronics, Incorporated Spin dependent tunneling sensor
US6300617B1 (en) * 1998-03-04 2001-10-09 Nonvolatile Electronics, Incorporated Magnetic digital signal coupler having selected/reversal directions of magnetization
US6809515B1 (en) * 1998-07-31 2004-10-26 Spinix Corporation Passive solid-state magnetic field sensors and applications therefor
US6140139A (en) * 1998-12-22 2000-10-31 Pageant Technologies, Inc. Hall effect ferromagnetic random access memory device and its method of manufacture
US6229729B1 (en) * 1999-03-04 2001-05-08 Pageant Technologies, Inc. (Micromem Technologies, Inc.) Magneto resistor sensor with diode short for a non-volatile random access ferromagnetic memory
EP1198718A1 (en) * 1999-04-05 2002-04-24 Spinix Corporation Passive solid-state magnetic field sensors and applications therefor
US6535416B1 (en) * 1999-06-18 2003-03-18 Nve Corporation Magnetic memory coincident thermal pulse data storage
JP2001084756A (ja) * 1999-09-17 2001-03-30 Sony Corp 磁化駆動方法、磁気機能素子および磁気装置
EP1250606B1 (en) * 1999-10-01 2010-06-16 NVE Corporation Magnetic digital signal coupler monitor
US6875621B2 (en) * 1999-10-13 2005-04-05 Nve Corporation Magnetizable bead detector
US6743639B1 (en) * 1999-10-13 2004-06-01 Nve Corporation Magnetizable bead detector
GB9925213D0 (en) * 1999-10-25 1999-12-22 Univ Cambridge Tech Magnetic logic elements
US6462541B1 (en) * 1999-11-12 2002-10-08 Nve Corporation Uniform sense condition magnetic field sensor using differential magnetoresistance
US6169689B1 (en) * 1999-12-08 2001-01-02 Motorola, Inc. MTJ stacked cell memory sensing method and apparatus
WO2002010788A1 (en) * 2000-07-31 2002-02-07 Koninklijke Philips Electronics N.V. Magnetic resonance method for forming a fast dynamic image
US6538921B2 (en) * 2000-08-17 2003-03-25 Nve Corporation Circuit selection of magnetic memory cells and related cell structures
AU2002232848A1 (en) * 2000-10-20 2002-04-29 Dan Carothers Non-volatile magnetic memory device
US6713195B2 (en) * 2001-01-05 2004-03-30 Nve Corporation Magnetic devices using nanocomposite materials
US6674664B2 (en) * 2001-05-07 2004-01-06 Nve Corporation Circuit selected joint magnetoresistive junction tunneling-giant magnetoresistive effects memory cells
US6744086B2 (en) * 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
DE10124752B4 (de) * 2001-05-21 2006-01-12 Infineon Technologies Ag Schaltungsanordnung zum Auslesen und zum Speichern von binären Speicherzellensignalen
US6404671B1 (en) * 2001-08-21 2002-06-11 International Business Machines Corporation Data-dependent field compensation for writing magnetic random access memories
JP3955195B2 (ja) * 2001-08-24 2007-08-08 株式会社日立グローバルストレージテクノロジーズ 磁界センサー及び磁気ヘッド
US6510080B1 (en) * 2001-08-28 2003-01-21 Micron Technology Inc. Three terminal magnetic random access memory
US6777730B2 (en) * 2001-08-31 2004-08-17 Nve Corporation Antiparallel magnetoresistive memory cells
US6552932B1 (en) * 2001-09-21 2003-04-22 Sandisk Corporation Segmented metal bitlines
JP2003208784A (ja) * 2002-01-10 2003-07-25 Nec Corp 不揮発性磁気記憶装置
US6735112B2 (en) * 2002-02-06 2004-05-11 Micron Technology, Inc. Magneto-resistive memory cell structures with improved selectivity
US7390584B2 (en) * 2002-03-27 2008-06-24 Nve Corporation Spin dependent tunneling devices having reduced topological coupling
US7054118B2 (en) * 2002-03-28 2006-05-30 Nve Corporation Superparamagnetic field sensing devices
JP3570512B2 (ja) * 2002-04-04 2004-09-29 三菱マテリアル株式会社 金属体用ｒｆｉｄ素子及びこれを用いた金属体の識別装置
US6724652B2 (en) * 2002-05-02 2004-04-20 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
KR100829557B1 (ko) * 2002-06-22 2008-05-14 삼성전자주식회사 열자기 자발 홀 효과를 이용한 자기 램 및 이를 이용한데이터 기록 및 재생방법
US6771533B2 (en) * 2002-08-27 2004-08-03 Micron Technology, Inc. Magnetic non-volatile memory coil layout architecture and process integration scheme
US7039443B2 (en) * 2002-10-11 2006-05-02 Motorola, Inc. Method and apparatus for automatically initiating a communication from a wireless communication device
US7023723B2 (en) * 2002-11-12 2006-04-04 Nve Corporation Magnetic memory layers thermal pulse transitions
US6872467B2 (en) * 2002-11-12 2005-03-29 Nve Corporation Magnetic field sensor with augmented magnetoresistive sensing layer
US7054114B2 (en) * 2002-11-15 2006-05-30 Nve Corporation Two-axis magnetic field sensor
CA2506408C (en) * 2002-11-20 2013-01-15 Walter Mehnert Position detector
JP4231506B2 (ja) * 2002-12-25 2009-03-04 パナソニック株式会社 磁性スイッチ素子とそれを用いた磁気メモリ
US6711053B1 (en) * 2003-01-29 2004-03-23 Taiwan Semiconductor Manufacturing Company Scaleable high performance magnetic random access memory cell and array
US20040257861A1 (en) * 2003-06-17 2004-12-23 Berndt Dale F. Method of incorporating magnetic materials in a semiconductor manufacturing process
US7027319B2 (en) * 2003-06-19 2006-04-11 Hewlett-Packard Development Company, L.P. Retrieving data stored in a magnetic integrated memory
US6963098B2 (en) * 2003-06-23 2005-11-08 Nve Corporation Thermally operated switch control memory cell
US6751147B1 (en) * 2003-08-05 2004-06-15 Hewlett-Packard Development Company, L.P. Method for adaptively writing a magnetic random access memory
US6826086B1 (en) * 2003-08-05 2004-11-30 Hewlett-Packard Development Company, L.P. Method, apparatus and system for erasing and writing a magnetic random access memory
US6987692B2 (en) * 2003-10-03 2006-01-17 Hewlett-Packard Development Company, L.P. Magnetic memory having angled third conductor
US6985383B2 (en) * 2003-10-20 2006-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reference generator for multilevel nonlinear resistivity memory storage elements

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391483B1 (en) 1999-03-30 2002-05-21 Carnegie Mellon University Magnetic device and method of forming same

Also Published As

Publication number Publication date
CA2573406A1 (en) 2006-02-02
EP1776703A1 (en) 2007-04-25
WO2006010258A1 (en) 2006-02-02
KR20070042564A (ko) 2007-04-23
TW200617952A (en) 2006-06-01
AU2009208092A1 (en) 2009-09-03
EP1776703A4 (en) 2009-12-02
US20060023496A1 (en) 2006-02-02
JP2008507805A (ja) 2008-03-13
AU2005266797B2 (en) 2009-05-21
AU2005266797A1 (en) 2006-02-02

Similar Documents

Publication Publication Date Title
US20090146231A1 (en) Magnetic memory device having a C-shaped structure and method of manufacturing the same
KR100864259B1 (ko) 가변 자기 스위치
US7701756B2 (en) Magnetic memory composition and method of manufacture
US20090137066A1 (en) Sensor for a magnetic memory device and method of manufacturing the same
JP4919682B2 (ja) 導電制御デバイス
JP4143020B2 (ja) 磁気抵抗効果素子および磁気メモリ
US7084468B2 (en) Hybrid ferromagnet/semiconductor spin device and fabrication method therof
US8217438B2 (en) Spin memory and spin FET
KR100855105B1 (ko) 수직자화를 이용한 스핀 트랜지스터
US20110063758A1 (en) Spin filter junction and method of fabricating the same
US20170352803A1 (en) Double spin filter tunnel junction
KR20030038328A (ko) 자기 메모리 셀
US20060262593A1 (en) Magnetic memory composition and method of manufacture
JP2014036146A (ja) 半導体装置及びその製造方法
EP1844470A1 (en) Magnetic memory composition and method of manufacture
JP2008529287A (ja) 磁気メモリの組成およびその製造方法
Yin et al. New magnetic flash memory with FePt magnetic floating gate
KR100704544B1 (ko) 스핀분극에 의한 전위차를 이용한 자기 메모리 소자 및 그제조방법
CN101006514A (zh) 可调磁开关
TWI313522B (en) Conduction control device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee