JP2014036146A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2014036146A JP2014036146A JP2012177174A JP2012177174A JP2014036146A JP 2014036146 A JP2014036146 A JP 2014036146A JP 2012177174 A JP2012177174 A JP 2012177174A JP 2012177174 A JP2012177174 A JP 2012177174A JP 2014036146 A JP2014036146 A JP 2014036146A
- Authority
- JP
- Japan
- Prior art keywords
- magnetization
- layer
- hard layer
- domain wall
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】磁壁移動素子に関して、垂直磁気異方性を有するCoFeB膜を磁壁移動層として用いる場合に好適な初期化技術を提供すること。
【解決手段】半導体装置は、垂直磁気異方性を有するCoFeB膜と、垂直磁気異方性を有しCoFeB膜の第1磁化固定領域と磁気的に結合した第1磁化ハード層と、垂直磁気異方性を有しCoFeB膜の第2磁化固定領域と磁気的に結合した第2磁化ハード層と、第2磁化ハード層よりも強い垂直磁気異方性を有する磁化方向制御層と、を備える。第2磁化ハード層は、磁化方向制御層上に非磁性層を介して形成されており、非磁性層を介して磁化方向制御層と反強磁性的に結合している。磁化方向制御層の厚さは、第2磁化ハード層の厚さより小さい。
【選択図】図7
【解決手段】半導体装置は、垂直磁気異方性を有するCoFeB膜と、垂直磁気異方性を有しCoFeB膜の第1磁化固定領域と磁気的に結合した第1磁化ハード層と、垂直磁気異方性を有しCoFeB膜の第2磁化固定領域と磁気的に結合した第2磁化ハード層と、第2磁化ハード層よりも強い垂直磁気異方性を有する磁化方向制御層と、を備える。第2磁化ハード層は、磁化方向制御層上に非磁性層を介して形成されており、非磁性層を介して磁化方向制御層と反強磁性的に結合している。磁化方向制御層の厚さは、第2磁化ハード層の厚さより小さい。
【選択図】図7
Description
本発明は、磁壁移動素子を備える半導体装置及びその製造方法に関する。
磁気ランダムアクセスメモリ(MRAM;Magnetic Random Access Memory)は、高集積・高速動作の観点から有望な不揮発メモリとして期待され、盛んな開発が行われている。特に、近年、「電流駆動磁壁移動(Current−Driven Domain Wall Motion)」を利用した磁壁移動型のMRAMが提案されている。磁壁移動型のMRAMは、例えば、特許文献1や特許文献2に記載されている。
磁壁移動型のMRAMは、磁壁移動素子を記憶素子として用いる。図1は、典型的な磁壁移動素子の構成を示している。磁壁移動素子は、磁壁移動層210、トンネルバリア層220、及びリファレンス層230を備えている。
磁壁移動層210は、磁壁を有する磁性体層である。この磁壁移動層210は、第1磁化固定領域211、第2磁化固定領域212、及び第1磁化固定領域211と第2磁化固定領域212との間に挟まれた磁化反転領域213を備えている。第1磁化固定領域211及び第2磁化固定領域212の磁化方向は、互いに逆向きに固定されている。図1に示される例では、磁壁移動層210は垂直磁化膜であり、第1磁化固定領域211の磁化方向は+Z方向に固定されており、第2磁化固定領域212の磁化方向は−Z方向に固定されている。磁化反転領域213の磁化方向は、反転可能であり、+Z方向あるいは−Z方向に向くことが許される。
トンネルバリア層220は、非磁性層であり、磁壁移動層210上に形成されている。
リファレンス層230は、磁化方向が固定された磁性体層である。図1に示される例では、リファレンス層230の磁化方向は、+Z方向に固定されている。このリファレンス層230は、トンネルバリア層220上に形成されている。特に、リファレンス層230は、トンネルバリア層220を挟んで、磁壁移動層210の磁化反転領域213と対向するように形成されている。言い換えれば、トンネルバリア層220は、磁化反転領域213とリファレンス層230との間に挟まれている。これら磁化反転領域213、トンネルバリア層220及びリファレンス層230の積層によって、磁気トンネル接合(MTJ;Magnetic Tunnel Junction)が形成されている。
図2は、図1で示された磁壁移動素子が取り得る2つの状態を示している。磁化反転領域213の磁化方向が+Z方向である場合、磁化反転領域213と第2磁化固定領域212との間の第2境界B2に磁壁DWが形成される。このとき、磁化反転領域213とリファレンス層230の磁化方向は“平行”であるため、MTJの抵抗値は比較的低い。この状態は、「低抵抗状態」である。一方、磁化反転領域213の磁化方向が−Z方向である場合、磁化反転領域213と第1磁化固定領域211との間の第1境界B1に磁壁DWが形成される。このとき、磁化反転領域213とリファレンス層230の磁化方向は“反平行”であるため、MTJの抵抗値は比較的高い。この状態は、「高抵抗状態」である。磁壁移動素子は、このようなMTJの抵抗値の大小によりデータ“0”、“1”を記憶する。例えば、低抵抗状態はデータ“0”に対応付けられ、高抵抗状態はデータ“1”に対応付けられる。
データ書き換えは、磁壁DWを移動させて磁化反転領域213の磁化方向を反転させることにより行われる。その磁壁移動のために、磁壁移動層210において、書き込み電流が面内方向に供給される。その書き込み電流を担う伝導電子の方向に従って、磁壁DWが磁化反転領域213を移動する。この磁壁移動は、スピン注入磁化反転(Spin Transfer Magnetization Switching)に立脚しているため、素子の微細化に伴って書き込み電流が低減されるという利点を有する。
データ読み出しは、トンネルバリア層220を通してリファレンス層230と磁化反転領域213との間に読み出し電流を流し、MTJの抵抗値の大小を検出することにより行われる。
以上に説明されたように、磁壁移動素子は、磁壁移動層210中の磁壁DWを利用してデータを記憶する。但し、製造プロセスにおける磁壁移動層210の成膜直後は、未だ磁壁DWは形成されていない。磁壁移動素子を利用可能にするためには、第1磁化固定領域211と第2磁化固定領域212の磁化方向を逆向きに固定し、磁壁移動層210に磁壁DWを導入する必要がある。この作業が、「初期化処理」である。しかしながら、外部磁界を印加することにより磁化固定領域211、212の磁化方向を逆向きに初期化することは、一般的には困難である。
特許文献2には、磁壁移動層210がCo/Ni積層膜である場合の初期化技術が開示されている。より詳細には、第1磁化固定領域211及び第2磁化固定領域212のそれぞれに接触するように、第1磁化ハード層及び第2磁化ハード層が設けられている。第1磁化固定領域211と第1磁化ハード層は磁気的に結合しており、第2磁化固定領域212と第2磁化ハード層は磁気的に結合している。また、第1磁化ハード層の保磁力は、第2磁化ハード層の保磁力よりも大きい。
このように構成された磁壁移動素子に対する初期化処理は、2ステップで実現される。第1ステップでは、磁壁移動層210、第1磁化ハード層及び第2磁化ハード層の全ての磁化方向が+Z方向となるような、+Z方向の強い外部磁界が印加される。続く第2ステップでは、第1磁化ハード層の磁化方向は反転しないが、第2磁化ハード層の磁化方向は反転する程度の、−Z方向の外部磁界が印加される。その結果、第2磁化ハード層の磁化方向が−Z方向に反転し、それにより、第2磁化ハード層と磁気的に結合する第2磁化固定領域212の磁化方向も−Z方向に反転する。このようにして、磁壁移動層210に磁壁DWが導入される。
その一方で、近年、磁壁移動層210の有望な材料として、「垂直磁気異方性を有するCoFeB膜」が着目されている(非特許文献1、非特許文献2参照)。CoFeB膜は、通常は面内磁化膜である。しかしながら、適切な条件(下地層、界面、膜厚等)の下では、垂直磁気異方性を有するCoFeB膜を形成することができる。そして、垂直磁気異方性を有するCoFeB膜を磁壁移動層210として用いる場合、磁壁移動に要する書き込み電流が更に低減されることが報告されている。
Ikeda et al., "A perpendicular−anisotropy CoFeB−MgO magnetic tunnel junction", Nature Materials, vol. 9, pp. 721−724, (2010)
Fukami et al., "Current−induced domain wall motion in perpendicularly magnetized CoFeB nanowire", Applied Physics Letter, vol. 98, 082504 (2011)
上記のように、垂直磁気異方性を有するCoFeB膜は、書き込み電流低減の観点から有望である。しかしながら、本願発明者は、垂直磁気異方性を有するCoFeB膜を磁壁移動層として用いる場合の初期化処理に関して、次のような新たな課題を発見した。
垂直磁気異方性を有するCoFeB膜の場合、その膜厚が1nm程度と極めて薄く、反転核生成磁界(磁化反転核の生成に必要な磁界)が小さい。反転核生成磁界が小さいと、上記の初期化処理の第2ステップにおいて、CoFeB膜中の所望でない位置で磁化反転が発生したりする可能性がある。また、書き込み電流の大きさに依らず全く移動しない磁壁である「恒久磁壁」が形成される可能性もある。このような、恒久磁壁の発生や所望でない位置での磁化反転は、初期化処理の失敗を意味する。すなわち、上記の2ステップの外部磁界印加からなる初期化処理は、垂直磁気異方性を有するCoFeB膜の場合には適用不可能である。
垂直磁気異方性を有するCoFeB膜を磁壁移動層として用いる場合に好適な初期化技術が望まれる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるだろう。
一実施の形態において、半導体装置が提供される。その半導体装置は、垂直磁気異方性を有するCoFeB膜と、垂直磁気異方性を有しCoFeB膜の第1磁化固定領域と磁気的に結合した第1磁化ハード層と、垂直磁気異方性を有しCoFeB膜の第2磁化固定領域と磁気的に結合した第2磁化ハード層と、第2磁化ハード層よりも強い垂直磁気異方性を有する磁化方向制御層と、を備える。第2磁化ハード層は、磁化方向制御層上に非磁性層を介して形成されており、非磁性層を介して磁化方向制御層と反強磁性的に結合している。磁化方向制御層の厚さは、第2磁化ハード層の厚さより小さい。第2磁化ハード層の厚さがt1[nm]であり、第2磁化ハード層と磁化方向制御層との厚さの差がΔt[nm]であり、第2磁化ハード層の飽和磁化がMs[T]であり、CoFeB膜の反転核生成磁界がHn[Oe]であるとき、次の関係式が成り立つ。
他の実施の形態において、半導体装置の製造方法が提供される。その製造方法は、(A)垂直磁気異方性を有する第1磁化ハード層を形成する工程と、(B)垂直磁気異方性を有する磁化方向制御層を形成する工程と、(C)磁化方向制御層上に非磁性層を介して、垂直磁気異方性を有する第2磁化ハード層を形成する工程と、を含む。ここで、磁化方向制御層と第2磁化ハード層とは非磁性層を介して反強磁性的に結合する。磁化方向制御層の垂直磁気異方性は、第2磁化ハード層の垂直磁気異方性よりも強い。磁化方向制御層の厚さは、第2磁化ハード層の厚さより小さい。製造方法は、更に、(D)第1磁化ハード層及び第2磁化ハード層上に、垂直磁気異方性を有するCoFeB膜を形成する工程を含む。ここで、第1磁化ハード層は、CoFeB膜の第1磁化固定領域と磁気的に結合し、第2磁化ハード層は、CoFeB膜の第2磁化固定領域と磁気的に結合する。製造方法は、更に、(X)第1方向の外部磁界を全体に印加し、第1磁化ハード層、磁化方向制御層、第2磁化ハード層及びCoFeB膜の全ての磁化方向を第1方向にする工程と、(Y)外部磁界の印加を停止する工程と、を含む。第2磁化ハード層の厚さがt1[nm]であり、第2磁化ハード層と磁化方向制御層との厚さの差がΔt[nm]であり、第2磁化ハード層の飽和磁化がMs[T]であり、CoFeB膜の反転核生成磁界がHn[Oe]であるとき、次の関係式が成り立つ。
垂直磁気異方性を有するCoFeB膜を磁壁移動層として用いる場合に好適な初期化技術が実現される。
1.磁壁移動素子の基本構成及び基本動作
まず、実施の形態に係る磁壁移動素子の基本構成及び基本動作を説明する。図3は、本実施の形態に係る磁壁移動素子の基本構成を概略的に示している。磁壁移動素子は、下地層100、磁壁移動層110、トンネルバリア層120及びリファレンス層130を備えている。
まず、実施の形態に係る磁壁移動素子の基本構成及び基本動作を説明する。図3は、本実施の形態に係る磁壁移動素子の基本構成を概略的に示している。磁壁移動素子は、下地層100、磁壁移動層110、トンネルバリア層120及びリファレンス層130を備えている。
磁壁移動層110は、下地層100上に形成されている。トンネルバリア層120は、磁壁移動層110上に形成されている。リファレンス層130は、トンネルバリア層120上に形成されている。つまり、下地層100、磁壁移動層110、トンネルバリア層120及びリファレンス層130は、この順番に積層されている。この積層方向(膜面垂直方向)は、Z方向と参照される。Z方向と直交する面内方向は、X方向とY方向である。X方向とY方向は、互いに直交している。
本実施の形態において、磁壁移動層110は、垂直磁気異方性を有する磁性体層である。より詳細には、磁壁移動層110は、垂直磁気異方性を有するCoFeB膜である。そのCoFeB膜の膜厚は、典型的には、1〜1.2nm程度である。
下地層100は、非磁性層である。この下地層100は、磁壁移動層(CoFeB膜)110に垂直磁気異方性を付与するような材料で形成される。例えば、下地層100の材料はTaである。そのTa膜の膜厚は、典型的には、0.4〜3nmである。
トンネルバリア層120は、非磁性層である。例えば、トンネルバリア層120は、MgO膜である。MgO膜は、磁壁移動層(CoFeB膜)110に垂直磁気異方性を付与するために有効であると共に、高いMR比が得られる点でも好ましい。
リファレンス層(ピン層)130は、垂直磁気異方性を有する磁性体層である。リファレンス層130の磁化方向は固定されており、書き込み、及び、読み出し動作によって変化しない。そのために、例えば、リファレンス層130上に反強磁性層(図示されない)が積層されてもよい。また、リファレンス層130は、強磁性層、非磁性層、強磁性層からなる積層フェリ膜であってもよい。そのような積層フェリ膜において、強磁性層としてはCo/Pt積層膜、非磁性層としてはRu膜が例示される。図3に示される例では、リファレンス層130のうちトンネルバリア層120に接触する部分の磁化方向は、+Z方向に固定されている。
図4は、磁壁移動層110の構成を示す平面図である。図3及び図4に示されるように、磁壁移動層110は、第1磁化固定領域111、第2磁化固定領域112、及び磁化反転領域113を備えている。第1磁化固定領域111と第2磁化固定領域112は、磁化反転領域113の両側に形成されている。言い換えれば、磁化反転領域113は、第1磁化固定領域111と第2磁化固定領域112との間に挟まれている。第1磁化固定領域111と磁化反転領域113との境界は第1境界B1であり、第2磁化固定領域112と磁化反転領域113との境界は第2境界B2である。
第1磁化固定領域111及び第2磁化固定領域112の磁化方向は、互いに逆向きに固定されている。図3及び図4に示される例では、第1磁化固定領域111の磁化方向は+Z方向に固定されており、第2磁化固定領域112の磁化方向は−Z方向に固定されている。この磁化方向の固定は、後述の磁化ハード層との磁気的結合により実現される。一方、磁化反転領域113の磁化方向は、反転可能であり、+Z方向あるいは−Z方向に向くことが許される。
この磁壁移動層110のうち磁化反転領域113が、リファレンス層130とオーバーラップしており、トンネルバリア層120を介してリファレンス層130に接続されている。言い換えれば、リファレンス層130は、トンネルバリア層120を挟んで、磁壁移動層110の磁化反転領域113と対向するように形成されている。尚、トンネルバリア層120は、少なくとも磁化反転領域113上に形成されていればよく、磁化反転領域113とリファレンス層130との間に挟まれていればよい。これら磁化反転領域113、トンネルバリア層120及びリファレンス層130の積層によって、磁気トンネル接合(MTJ)が形成されている。
図5は、図3及び図4で示された磁壁移動素子が取り得る2つの状態を示している。磁化反転領域113の磁化方向が+Z方向である場合、磁化反転領域113と第2磁化固定領域112との間の第2境界B2に磁壁DWが形成される。このとき、磁化反転領域113とリファレンス層130の磁化方向は“平行”であるため、MTJの抵抗値は比較的低い。この状態は、「低抵抗状態」である。一方、磁化反転領域113の磁化方向が−Z方向である場合、磁化反転領域113と第1磁化固定領域111との間の第1境界B1に磁壁DWが形成される。このとき、磁化反転領域113とリファレンス層130の磁化方向は“反平行”であるため、MTJの抵抗値は比較的高い。この状態は、「高抵抗状態」である。磁壁移動素子は、このようなMTJの抵抗値の大小によりデータ“0”、“1”を記憶する。例えば、低抵抗状態はデータ“0”に対応付けられ、高抵抗状態はデータ“1”に対応付けられる。
データ書き換えは、スピン注入に基づく“電流駆動磁壁移動方式”で行われる。書き込み電流は、MTJを貫通する方向ではなく、磁壁移動層110において面内方向に流される。その書き込み電流を担う伝導電子の方向に従って、磁壁DWが磁化反転領域113を移動し、それにより、磁化反転領域113の磁化方向が反転する。
図5に示されるように、データ“0”からデータ“1”への書き換え時、第1書き込み電流IW1が供給される。その第1書き込み電流IW1は、第1磁化固定領域111から磁化反転領域113を通って第2磁化固定領域112へ流れる。この場合、磁化反転領域113には、第2磁化固定領域112からスピン電子が注入される。注入された電子のスピンは、第2境界B2にある磁壁DWを第1磁化固定領域111の方向に駆動する。その結果、磁壁DWが第1境界B1へ移動し、磁化反転領域113の磁化方向が−Z方向へスイッチする。
一方、データ“1”からデータ“0”への書き換え時、第2書き込み電流IW2が供給される。その第2書き込み電流IW2は、第2磁化固定領域112から磁化反転領域113を通って第1磁化固定領域111へ流れる。この場合、磁化反転領域113には、第1磁化固定領域111からスピン電子が注入される。注入された電子のスピンは、第1境界B1にある磁壁DWを第2磁化固定領域112の方向に駆動する。その結果、磁壁DWが第2境界B2へ移動し、磁化反転領域113の磁化方向が+Z方向へスイッチする。
このように、磁化方向が逆向きに固定された第1磁化固定領域111及び第2磁化固定領域112は、異なるスピンを有する電子の供給源の役割を果たしている。そして、第1磁化固定領域111と第2磁化固定領域112との間を流れる書き込み電流により、磁壁DWが第1境界B1と第2境界B2との間を移動する。その結果、磁化反転領域113の磁化方向がスイッチする。すなわち、電流駆動磁壁移動を利用したデータ書き換えが実現される。書き込み電流がトンネルバリア層120を貫通しないため、トンネルバリア層120の劣化が抑制される。
図6は、データ読み出し動作を示している。データ読み出し時、読み出し電流IRは、トンネルバリア層120を通してリファレンス層130と磁化反転領域113との間を流れるように供給される。その読み出し電流IR、あるいは、読み出し電流IRに応じた読み出し電位を所定のリファレンスレベルと比較することにより、MTJの抵抗値の大小が検出される。すなわち、磁化反転領域113の磁化方向(+Z方向あるいは−Z方向)がセンスされ、記憶データ(“0”または“1”)がセンスされる。
2.初期化技術
上述の通り、磁壁移動素子は、磁壁移動層110中の磁壁DWを利用してデータを記憶する。但し、製造プロセスにおける磁壁移動層110の成膜直後は、未だ磁壁DWは形成されていない。磁壁移動素子を利用可能にするためには、第1磁化固定領域111と第2磁化固定領域112の磁化方向を逆向きに固定し、磁壁移動層110に磁壁DWを導入する必要がある。つまり、磁壁移動層110の磁化を初期化する必要がある。以下、本実施の形態に係る初期化技術を詳しく説明する。
上述の通り、磁壁移動素子は、磁壁移動層110中の磁壁DWを利用してデータを記憶する。但し、製造プロセスにおける磁壁移動層110の成膜直後は、未だ磁壁DWは形成されていない。磁壁移動素子を利用可能にするためには、第1磁化固定領域111と第2磁化固定領域112の磁化方向を逆向きに固定し、磁壁移動層110に磁壁DWを導入する必要がある。つまり、磁壁移動層110の磁化を初期化する必要がある。以下、本実施の形態に係る初期化技術を詳しく説明する。
2−1.構成
図7は、本実施の形態に係る磁壁移動素子の構成を概略的に示している。尚、図7に示されているのは、初期化処理の前の状態である。本実施の形態に係る磁壁移動素子は、上記の基本構成に加えて、第1磁化ハード層30、磁化方向制御層40、非磁性層50、及び第2磁化ハード層60を備えている。
図7は、本実施の形態に係る磁壁移動素子の構成を概略的に示している。尚、図7に示されているのは、初期化処理の前の状態である。本実施の形態に係る磁壁移動素子は、上記の基本構成に加えて、第1磁化ハード層30、磁化方向制御層40、非磁性層50、及び第2磁化ハード層60を備えている。
第1磁化ハード層30は、垂直磁気異方性を有する強磁性層である。例えば、第1磁化ハード層30は、Co/Pt積層膜である。この第1磁化ハード層30は、磁壁移動層110の第1磁化固定領域111の下方の下地層100に接触して設けられている。そして、第1磁化ハード層30は、下地層100を介して、磁壁移動層110の第1磁化固定領域111と磁気的に結合している。この第1磁化ハード層30との磁気的結合により、第1磁化固定領域111の磁化方向は一方向に固定されることになる(後述される)。
第2磁化ハード層60は、垂直磁気異方性を有する強磁性層である。例えば、第2磁化ハード層60は、Co/Pt積層膜である。この第2磁化ハード層60は、磁壁移動層110の第2磁化固定領域112の下方の下地層100に接触して設けられている。そして、第2磁化ハード層60は、下地層100を介して、磁壁移動層110の第2磁化固定領域112と磁気的に結合している。この第2磁化ハード層60との磁気的結合により、第2磁化固定領域112の磁化方向は一方向に固定されることになる(後述される)。
磁化方向制御層40は、垂直磁気異方性を有する強磁性層である。例えば、磁化方向制御層40は、Co/Pt積層膜である。
非磁性層50は、磁化方向制御層40と第2磁化ハード層60との間に介在している。非磁性層50は、例えば、Ru層である。磁化方向制御層40と第2磁化ハード層60は、この非磁性層50を介して、反強磁性的に結合している。逆に言えば、そのような反強磁性結合が実現されるように、非磁性層50の膜厚は適切に設計される(積層フェリ技術:RKKY的超交換相互作用)。例えば、2ndAFCピークを利用する場合、非磁性層(Ru層)50の膜厚は、0.8〜1.0nm程度に設定される。1stAFCピークを利用する場合、非磁性層(Ru層)50の膜厚は、0.3〜0.5nm程度に設定される。
磁化方向制御層40と第2磁化ハード層60の位置関係は、次の通りである。すなわち、磁化方向制御層40は、第2磁化ハード層60の下方に形成されている。言い換えれば、第2磁化ハード層60は、磁化方向制御層40上に非磁性層50を介して形成されている。磁壁移動層110から見れば、第2磁化ハード層60の方が近くに位置し、磁化方向制御層40の方が遠くに位置している。
磁化方向制御層40と第2磁化ハード層60の垂直磁気異方性の強さは、次の通りである。すなわち、磁化方向制御層40の垂直磁気異方性は、第2磁化ハード層60の垂直磁気異方性よりも強い。垂直磁気異方性を変えるための手法として、例えば、磁化方向制御層40と第2磁化ハード層60のそれぞれの成膜時に異なるプロセスガス種を用いることが考えられる(後述される)。
磁化方向制御層40と第2磁化ハード層60の厚さは、次の通りである。すなわち、磁化方向制御層40の厚さt2は、第2磁化ハード層60の厚さt1よりも小さい(t2<t1)。例えば、第2磁化ハード層60の厚さt1は5〜10nmであり、磁化方向制御層40の厚さt2はそれより小さい。
2−2.初期化処理
図8及び図9は、図7で示された磁壁移動素子に対する初期化処理を概念的に示している。
図8及び図9は、図7で示された磁壁移動素子に対する初期化処理を概念的に示している。
まず、図8に示されるように、+Z方向の外部磁界HEが磁壁移動素子全体に印加される。外部磁界HEの強さは、磁壁移動素子の全ての磁性体の磁化方向が+Z方向を向くのに十分な大きさに設定される。例えば、外部磁界HEは5000Oeである。このような外部磁界HEの印加の結果、第1磁化ハード層30、磁化方向制御層40、第2磁化ハード層60、磁壁移動層110及びリファレンス層130のそれぞれの磁化方向が+Z方向となる。
その後、外部磁界HEの印加は停止させられる(HE=0)。この時、図9に示されるように、磁化方向制御層40の磁化方向は+Z方向のまま、第2磁化ハード層60の磁化方向が−Z方向に自動的に反転する。それは、磁化方向制御層40と第2磁化ハード層60が反強磁性結合しており、且つ、磁化方向制御層40の垂直磁気異方性の方が第2磁化ハード層60の垂直磁気異方性よりも強いからである。つまり、反強磁性結合している磁化方向制御層40と第2磁化ハード層60のうち、垂直磁気異方性が弱い方の第2磁化ハード層60の磁化が自動的に反転する。
また、上述の通り、磁壁移動層110の第2磁化固定領域112は、第2磁化ハード層60と磁気的に結合している。そのため、第2磁化ハード層60の磁化方向の反転の結果、第2磁化固定領域112の磁化方向も+Z方向から−Z方向に自動的に反転することになる。ここで、磁化方向制御層40の第2磁化固定領域112への影響力を考えたとき、それは、第2磁化ハード層60の第2磁化固定領域112への影響力より小さいことに留意されたい。何故なら、第2磁化固定領域112から見て磁化方向制御層40の方が第2磁化ハード層60よりも遠くに位置しており、更に、磁化方向制御層40の厚さt2は第2磁化ハード層60の厚さt1よりも小さいからである。
図9に示されるように、第1磁化ハード層30の磁化方向は+Z方向であり、その第1磁化ハード層30との磁気的結合により、第1磁化固定領域111の磁化方向は+Z方向に固定される。また、第2磁化ハード層60の磁化方向は−Z方向であり、その第2磁化ハード層60との磁気的結合により、第2磁化固定領域112の磁化方向は−Z方向に固定される。磁化反転領域113の磁化方向は+Z方向である。従って、第2磁化固定領域112と磁化反転領域113との間の第2境界B2に、1つの磁壁DWが形成される。すなわち、磁壁移動層110に1つの磁壁DWが正常に導入され、磁壁移動素子はデータ“0”の状態(図5参照)に初期化される。
以上に説明されたように、本実施の形態によれば、1回の外部磁界HEの印加だけで、初期化処理を実現することができる。従来技術のような2ステップの外部磁界印加は不要である。従って、垂直磁気異方性を有するCoFeB膜を磁壁移動層110として用いる場合であっても、恒久磁壁の発生等の不具合が抑制される。すなわち、本実施の形態に係る初期化技術は、垂直磁気異方性を有するCoFeB膜を磁壁移動層110として用いる場合に極めて有効である。
尚、初期化処理は、外部磁界印加装置を用いて行われる。磁界の面内均一性が確保された装置であれば、磁壁移動素子をひとつずつ初期化する必要は無く、磁気メモリセルアレイ全体、ウェハ全体、バッチ式の装置であれば複数枚のウェハに存在する多くの磁壁移動素子を一度の処理で同時に初期化することも可能である。また、外部磁界HEの上限は存在しない。すなわち、初期化処理におけるプロセスマージンは極めて広い。そのため、外部磁界印加装置の磁界強度の面内均一性が悪い場合であっても、何も問題とはならない。
2−3.実験例
図10は、実験に用いられたサンプルの膜構成を示している。シリコン基板上に、下地層及び磁化方向制御層40が、この順番でスパッタリングにより成膜された。下地層は、Ta膜(5nm)とPt膜(5nm)の積層膜である。磁化方向制御層40は、Co膜(0.35nm)、Pt膜(0.7nm)、Co膜(0.35nm)、Pt膜(0.7nm)、Co膜(0.35nm)、Pt膜(0.7nm)、Co膜(0.35nm)の積層膜である。ここまでのスパッタリング成膜では、Xeガスがプロセスガスとして用いられた。
図10は、実験に用いられたサンプルの膜構成を示している。シリコン基板上に、下地層及び磁化方向制御層40が、この順番でスパッタリングにより成膜された。下地層は、Ta膜(5nm)とPt膜(5nm)の積層膜である。磁化方向制御層40は、Co膜(0.35nm)、Pt膜(0.7nm)、Co膜(0.35nm)、Pt膜(0.7nm)、Co膜(0.35nm)、Pt膜(0.7nm)、Co膜(0.35nm)の積層膜である。ここまでのスパッタリング成膜では、Xeガスがプロセスガスとして用いられた。
続いて、非磁性層50、第2磁化ハード層60、下地層100、磁壁移動層110、トンネルバリア層120、及びキャップ層が、この順番でスパッタリングにより成膜された。非磁性層50は、Ru膜(0.95nm)である。第2磁化ハード層60は、Co膜(0.35nm)、Pt膜(0.7nm)、Co膜(0.35nm)、Pt膜(0.7nm)、Co膜(0.35nm)、Pt膜(0.7nm)、Co膜(0.35nm)、Pt膜(0.7nm)、Co膜(0.35nm)、Pt膜(0.7nm)、Co膜(0.35nm)、Pt膜(0.7nm)、Co膜(0.35nm)の積層膜である。下地層100は、Ta膜(0.4nm)である。磁壁移動層110は、CoFeB膜(1nm)である。トンネルバリア層120は、MgO膜(1.4nm)である。キャップ層は、Ta(5nm)である。ここでのスパッタリング成膜では、Arガスがプロセスガスとして用いられた。
このように、磁化方向制御層40と第2磁化ハード層60とで、成膜時のプロセスガス種を異ならせた。これにより、同じ材料であっても、磁化方向制御層40と第2磁化ハード層60とで垂直磁気異方性の強さを変えることができる。具体的には、磁化方向制御層40の垂直磁気異方性は、第2磁化ハード層60の垂直磁気異方性よりも強くなる。また、このサンプルにおいて、磁化方向制御層40の膜厚は、第2磁化ハード層60の膜厚よりも小さくなっている。
成膜後、真空雰囲気中でサンプルに対して熱処理(PDA;Post Deposition Annealing)が実施された。温度は350℃であり、処理時間は2時間であった。尚、磁壁移動層(CoFeB膜)110の反転核生成磁界Hnは660Oeであり、第2磁化ハード層60の飽和磁化Msは0.582[T]であった。
このようにして得られたサンプルの膜特性が、試料振動型磁力計(VSM;Vibrating Sample Magnetometer)によって測定された。図11は、その測定結果を示している。図11において、横軸は、サンプルに印加されている+Z方向の外部磁界HEの強さを表し、縦軸は、サンプル全体の+Z方向の磁気モーメントを表している。
最初、+Z方向に8000Oeの外部磁界HEが印加された。その結果、磁化方向制御層40、第2磁化ハード層60及び磁壁移動層110の全ての磁化方向が+Z方向に向き、磁気モーメントは正値を取る。その後、外部磁界HEの強さが徐々に弱められた。外部磁界HEがある程度まで弱くなると、磁気モーメントが急激に減少し、負値を取ることが分かる。これは、第2磁化ハード層60及び磁壁移動層110の磁化方向が、+Z方向から−Z方向に反転したことを意味する(F2の部分)。外部磁界HEが0となったとき、磁化方向制御層40は+Z方向であり、第2磁化ハード層60と磁壁移動層110の磁化方向は−Z方向である。これは、本実施の形態の初期化処理が成功していることを意味する。
尚、外部磁界HEを−Z方向に強めていくと、磁気モーメントの負値がもう一段階大きくなることが分かる。これは、−Z方向の外部磁界HEの印加により、磁化方向制御層40の磁化方向も、+Z方向から−Z方向に反転したことを意味する(F1の部分)。
2−4.CoFeB膜の反転核生成磁界Hnについて
次に、CoFeB膜(磁壁移動層)110の反転核生成磁界Hnについて考察する。反転核生成磁界Hnとは、磁化反転核の生成に必要な磁界のことである。従って、反転核生成磁界Hnが大き過ぎると、初期化処理において、図9で示されたようなCoFeB膜110(第2磁化固定領域112)の磁化反転が起こらなくなる。これは、初期化処理の失敗を意味する。従って、初期化処理の観点から、CoFeB膜110の反転核生成磁界Hnの「上限値」が規定され得る。
次に、CoFeB膜(磁壁移動層)110の反転核生成磁界Hnについて考察する。反転核生成磁界Hnとは、磁化反転核の生成に必要な磁界のことである。従って、反転核生成磁界Hnが大き過ぎると、初期化処理において、図9で示されたようなCoFeB膜110(第2磁化固定領域112)の磁化反転が起こらなくなる。これは、初期化処理の失敗を意味する。従って、初期化処理の観点から、CoFeB膜110の反転核生成磁界Hnの「上限値」が規定され得る。
一方、CoFeB膜110の反転核生成磁界Hnが小さ過ぎると、所望でない位置でも容易に磁化反転が起こってしまう。このことは、CoFeB膜110中の恒久磁壁の発生を引き起こす。恒久磁壁の発生も初期化処理の失敗を意味する。従って、恒久磁壁の発生防止の観点から、CoFeB膜110の反転核生成磁界Hnの「下限値」が規定され得る。
そのような上限値及び下限値を規定するため、磁化方向制御層40と第2磁化ハード層60の積層フェリ構造からCoFeB膜110にかかる漏洩磁界の空間分布が数値計算により求められた。そして、得られた漏洩磁界の空間分布に基づいて、CoFeB膜110の反転核生成磁界Hn[Oe]の上限値及び下限値が算出された。この数値計算において、CoFeB膜110の膜厚は1nmに、下地層100(Ta膜)の膜厚は1nmに、非磁性層50(Ru膜)の膜厚は1nmにそれぞれ設定された。第2磁化ハード層60の膜厚t1[nm]は、5nm、7nm及び10nmの3パターンに設定された。また、各パターンにおいて、第2磁化ハード層60と磁化方向制御層40との膜厚差Δt(=t1−t2)[nm]が様々に設定された。また、第2磁化ハード層60の飽和磁化Ms[T]は、0.5Tに設定された。
図12Aは、計算結果を示している。横軸は膜厚差Δt[nm]を表し、縦軸は漏洩磁界[Oe]を表している。また、グラフ中の丸印と三角印は、それぞれ、CoFeB膜110の反転核生成磁界Hnの上限値と下限値を表している。また、t1=5nm、7nm、10nmの3パターンのそれぞれについて、計算結果が示されている。図12Aに示されるように、膜厚差Δtが大きくなるほど、反転核生成磁界Hnの上限値は増加する、すなわち、マージンが増える。一方、反転核生成磁界Hnの下限値は、膜厚差Δtに依らずあまり変動しない。
図12Bは、図12Aで示された計算結果を、規格化された座標系で示している。横軸は、t1で規格化されている。縦軸は、“Ms(500ln(t1)+62)”で規格化されている。このような規格化により、t1=5nm、7nm、10nmの3パターンのそれぞれの計算結果(特に上限値)がグラフ上で重なることが分かる。よって、反転核生成磁界Hnに要求される条件を規定しやすくなる。具体的には、規格化された反転核生成磁界(=Hn/(Ms(500ln(t1)+62)))が、図12B中の上限値と下限値で挟まれた範囲にあることが望ましい。その範囲は、近似的に、図12B中の斜線領域で表される。規格化された反転核生成磁界が斜線領域にあることは、次のような関係式で表される。
上記関係式が成り立つ場合に、本実施の形態に係る初期化処理が失敗せずに正常に実施され、好適である。
3.製造方法
図13A〜図13Iは、本実施の形態に係る磁壁移動素子の製造方法を示す断面図である。図13A〜図13Iを参照して、本実施の形態に係る磁壁移動素子の製造方法の一例を説明する。
図13A〜図13Iは、本実施の形態に係る磁壁移動素子の製造方法を示す断面図である。図13A〜図13Iを参照して、本実施の形態に係る磁壁移動素子の製造方法の一例を説明する。
まず、図13Aに示されるように、絶縁膜10中の所定の端子位置にビア20が形成される。ビア20は、基板上に形成されたトランジスタ(図示されない)等に接続されている。更に、絶縁膜10及びビア20を覆うように、第1磁化ハード層30が堆積される。第1磁化ハード層30は、垂直磁気異方性を有する強磁性層である。例えば、第1磁化ハード層30は、Co/Pt積層膜であり、スパッタリングにより成膜される。
次に、図13Bに示されるように、第1磁化ハード層30のパターニングが行われる。パターニングは、フォトリソグラフィや電子線リソグラフィなどのリソグラフィ技術、及びイオンミリングやRIEなどのエッチング技術を用いることにより行われる。パターニング後の第1磁化ハード層30は、一方のビア20と電気的に接続されている。
次に、図13Cに示されるように、磁化方向制御層40、非磁性層50及び第2磁化ハード層60が、この順番で堆積される。
磁化方向制御層40は、垂直磁気異方性を有する強磁性層である。例えば、磁化方向制御層40は、Co/Pt積層膜である。
非磁性層50は、例えば、Ru層である。
第2磁化ハード層60は、垂直磁気異方性を有する強磁性層である。例えば、第2磁化ハード層60は、Co/Pt積層膜である。
磁化方向制御層40、非磁性層50及び第2磁化ハード層60は、スパッタリングにより、連続的に成膜される。ここで、磁化方向制御層40と第2磁化ハード層60のそれぞれの成膜時に異なるプロセスガス種を用いることにより、同じ材料であっても垂直磁気異方性の強さを変えることができる。例えば、磁化方向制御層40の成膜時にはXeガスをプロセスガスとして用い、非磁性層50及び第2磁化ハード層60の成膜時にはArガスをプロセスガスとして用いることが好適である。これにより、磁化方向制御層40の垂直磁気異方性は、第2磁化ハード層60の垂直磁気異方性よりも強くなる。
また、磁化方向制御層40の厚さt2は、第2磁化ハード層60の厚さt1よりも小さくなるように形成される。例えば、第2磁化ハード層60の厚さt1は5〜10nmであり、磁化方向制御層40の厚さt2はそれより小さい。また、膜厚t1[nm]、膜厚差Δt(=t1−t2)[nm]に関して、上記の関係式が成り立つように設計が行われる。
非磁性層50は、磁化方向制御層40と第2磁化ハード層60との間に介在している。非磁性層50の膜厚は、磁化方向制御層40と第2磁化ハード層60とが反強磁性的に結合するように設計される。例えば、2ndAFCピークを利用する場合、非磁性層(Ru層)50の膜厚は、0.8〜1.0nm程度に設定される。1stAFCピークを利用する場合、非磁性層(Ru層)50の膜厚は、0.3〜0.5nm程度に設定される。
次に、図13Dに示されるように、磁化方向制御層40、非磁性層50及び第2磁化ハード層60の積層構造のパターニングが行われる。パターニング後の積層構造は、他方のビア20と電気的に接続されている。
次に、図13Eに示されるように、全面に層間絶縁膜70が堆積される。層間絶縁膜70は、SiN膜あるいはSiO2膜である。
次に、図13Fに示されるように、第1磁化ハード層30及び第2磁化ハード層60の上面が露出するまで、CMP(Chemical Mechanical Polishing)が行われる。
次に、図13Gに示されるように、下地層100、磁壁移動層110、トンネルバリア層120及びリファレンス層130が、この順番で堆積される。
下地層100は、非磁性層である。この下地層100は、磁壁移動層(CoFeB膜)110に垂直磁気異方性を付与するような材料で形成される。例えば、下地層100の材料はTaである。そのTa膜の膜厚は、典型的には、0.4〜3nmである。
磁壁移動層110は、垂直磁気異方性を有するCoFeB膜である。そのCoFeB膜の膜厚は、典型的には、1〜1.2nm程度である。
トンネルバリア層120は、例えば、MgO膜である。MgO膜は、酸化物ターゲットをRFスパッタリングにより直接的に堆積させる方法で形成されてもよい。あるいは、MgO膜は、DCスパッタにより金属Mgを堆積した後にラジカル酸化などの表面処理を行う方法で形成されてもよい。
リファレンス層130は、垂直磁気異方性を有する磁性体層である。例えば、リファレンス層130は、強磁性層、非磁性層、強磁性層からなる積層フェリ膜である。そのような積層フェリ膜において、強磁性層としてはCo/Pt積層膜、非磁性層としてはRu膜が例示される。
ここで、膜質向上のため、成膜後の熱処理(PDA)が実施されてもよい。
次に、図13Hに示されるように、下地層100、磁壁移動層110及びトンネルバリア層120の積層構造のパターニングが行われる。パターニング後の積層構造は、第1磁化ハード層30及び第2磁化ハード層60の上面と接触している。磁壁移動層110のうち、下地層100を挟んで第1磁化ハード層30と対向する領域が、第1磁化固定領域111である。第1磁化ハード層30と第1磁化固定領域111は、下地層100を介して磁気的に結合する。また、磁壁移動層110のうち、下地層100を挟んで第2磁化ハード層60と対向する領域が、第2磁化固定領域112である。第2磁化ハード層60と第2磁化固定領域112は、下地層100を介して磁気的に結合する。また、第1磁化固定領域111と第2磁化固定領域112との間に挟まれた領域が、磁化反転領域113である。
更に、全面に層間絶縁膜140が堆積される。層間絶縁膜140は、SiN膜あるいはSiO2膜である。更に、CMPにより層間絶縁膜140の平坦化が行われる。
次に、図13Iに示されるように、リファレンス層130のパターニングが行われる。このパターニング時、下層の磁壁移動層110を保護するために、トンネルバリア層120の上面にてエッチングをストップすることが好適である。パターニング後のリファレンス層130は、トンネルバリア層120を挟んで磁壁移動層110の磁化反転領域113と対向している。
更に、全面に層間絶縁膜150が堆積される。層間絶縁膜150は、SiN膜あるいはSiO2膜である。更に、CMPにより層間絶縁膜150の平坦化が行われる。その後、リファレンス層130につながる端子等が形成される。
このようにして、図7で示されたような磁壁移動素子が製造される。その後、図8及び図9で示されたような初期化処理が実施される。この初期化処理によって、各磁性体の磁化方向が初期設定され、磁壁移動層110には1つの磁壁DWが導入される。これにより、磁壁移動素子が使用可能となる。
4.回路構成例
図14は、本実施の形態に係る磁壁移動素子を用いたメモリセルMCの構成を示している。メモリセルMCは、磁壁移動素子、第1選択トランジスタTRa及び第2選択トランジスタTRbを備えている。
図14は、本実施の形態に係る磁壁移動素子を用いたメモリセルMCの構成を示している。メモリセルMCは、磁壁移動素子、第1選択トランジスタTRa及び第2選択トランジスタTRbを備えている。
第1選択トランジスタTRaのソース/ドレインの一方は、第1ビット線BLaに接続されており、その他方は、磁壁移動素子の第1磁化ハード層30に接続されている。第2選択トランジスタTRbのソース/ドレインの一方は、第2ビット線BLbに接続されており、その他方は、磁壁移動素子の磁化方向制御層40に接続されている。第1選択トランジスタTRaと第2選択トランジスタTRbのゲートは共にワード線WLに接続されている。磁壁移動素子のリファレンス層130は、グランド線GLに接続されている。
図14に示される構成において、第1磁化ハード層30は、磁壁移動層110の第1磁化固定領域111に対して電流を供給するための「第1電流供給端子」として機能する。また、磁化方向制御層40、非磁性層50及び第2磁化ハード層60の積層構造は、磁壁移動層110の第2磁化固定領域112に対して電流を供給するための「第2電流供給端子」として機能する。
データ書き込み時、ワード線WLはHighレベルに設定される。これにより、第1選択トランジスタTRaと第2選択トランジスタTRbの両方がONする。データ“1”の書き込み時(図5参照)、第1ビット線BLaがHighレベルに設定され、第2ビット線BLbがLowレベル(グランドレベル)に設定される。これにより、第1書き込み電流IW1が、第1ビット線BLaから、第1選択トランジスタTRa、第1電流供給端子、磁壁移動層110、第2電流供給端子、及び第2選択トランジスタTRbを通して、第2ビット線BLbに流れる。一方、データ“0”の書き込み時(図5参照)、第1ビット線BLaがLowレベルに設定され、第2ビット線BLbがHighレベルに設定される。これにより、第2書き込み電流IW2が、第2ビット線BLbから、第2選択トランジスタTRb、第2電流供給端子、磁壁移動層110、第1電流供給端子、及び第1選択トランジスタTRaを通して、第1ビット線BLaに流れる。
データ読み出し時、ワード線WLはHighレベルに設定される。これにより、第1選択トランジスタTRaと第2選択トランジスタTRbの両方がONする。第1ビット線BLaはオープン状態に設定され、第2ビット線BLbはHighレベルに設定される。その結果、読み出し電流IRが、第2ビット線BLbから、第2選択トランジスタTRb、第2電流供給端子、磁壁移動層110、トンネルバリア層120及びリファレンス層130を通して、グランド線GLに流れる。
図15は、図14で示されたメモリセルMCを用いた磁気メモリ(半導体装置)の回路構成を示すブロック図である。磁気メモリは、メモリセルアレイ170、Xセレクタ171、Yセレクタ−電源回路172、及びY電流源回路173を備えている。メモリセルアレイ170は、アレイ状に配置された複数のメモリセルMCを備えている。
Xセレクタ171は、ワード線WLに接続されている。データ書き込み及びデータ読み出し時、Xセレクタ171は、対象メモリセルMCに接続されたワード線WLを選択し、選択ワード線WLをHighレベルに設定する。それにより、対象メモリセルMCの第1選択トランジスタTRaと第2選択トランジスタTRbの両方がONする。
Yセレクタ−電源回路172は、第2ビット線BLbに接続されている。データ書き込み時、Yセレクタ−電源回路172は、対象メモリセルMCに接続された第2ビット線BLbを選択し、選択第2ビット線BLbをHighレベルあるいはLowレベルに設定する。データ読み出し時、Yセレクタ−電源回路172は、対象メモリセルMCに接続された第2ビット線BLbを選択し、選択第2ビット線BLbをHighレベルに設定する。
Y電流源回路173は、第1ビット線BLaに接続されている。データ書き込み時、Y電流源回路173は、対象メモリセルMCに接続された第1ビット線BLaを選択し、選択第1ビット線BLaをLowレベルあるいはHighレベルに設定する。データ読み出し時、Y電流源回路173は、第1ビット線BLaをオープン状態に設定する。
このようにして、対象メモリセルMCに対するデータ書き込み及びデータ読み出しが実現される。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
10 絶縁膜
20 ビア
30 第1磁化ハード層
40 磁化方向制御層
50 非磁性層
60 第2磁化ハード層
70 層間絶縁膜
100 下地層
110 磁壁移動層、CoFeB膜
111 第1磁化固定領域
112 第2磁化固定領域
113 磁化反転領域
120 トンネルバリア層
130 リファレンス層
140 層間絶縁膜
150 層間絶縁膜
170 メモリセルアレイ
171 Xセレクタ
172 Yセレクタ−電源回路
173 Y電流源回路
B1 第1境界
B2 第2境界
IW1 第1書き込み電流
IW2 第2書き込み電流
IR 読み出し電流
HE 外部磁界
MC メモリセル
WL ワード線
GL グランド線
BLa 第1ビット線
BLb 第2ビット線
TRa 第1選択トランジスタ
TRb 第2選択トランジスタ
20 ビア
30 第1磁化ハード層
40 磁化方向制御層
50 非磁性層
60 第2磁化ハード層
70 層間絶縁膜
100 下地層
110 磁壁移動層、CoFeB膜
111 第1磁化固定領域
112 第2磁化固定領域
113 磁化反転領域
120 トンネルバリア層
130 リファレンス層
140 層間絶縁膜
150 層間絶縁膜
170 メモリセルアレイ
171 Xセレクタ
172 Yセレクタ−電源回路
173 Y電流源回路
B1 第1境界
B2 第2境界
IW1 第1書き込み電流
IW2 第2書き込み電流
IR 読み出し電流
HE 外部磁界
MC メモリセル
WL ワード線
GL グランド線
BLa 第1ビット線
BLb 第2ビット線
TRa 第1選択トランジスタ
TRb 第2選択トランジスタ
Claims (6)
- 垂直磁気異方性を有するCoFeB膜と、
垂直磁気異方性を有し、前記CoFeB膜の第1磁化固定領域と磁気的に結合した第1磁化ハード層と、
垂直磁気異方性を有し、前記CoFeB膜の第2磁化固定領域と磁気的に結合した第2磁化ハード層と、
前記第2磁化ハード層よりも強い垂直磁気異方性を有する磁化方向制御層と
を備え、
前記第2磁化ハード層は、前記磁化方向制御層上に非磁性層を介して形成されており、前記非磁性層を介して前記磁化方向制御層と反強磁性的に結合しており、
前記磁化方向制御層の厚さは、前記第2磁化ハード層の厚さより小さく、
前記第2磁化ハード層の厚さがt1[nm]であり、
前記第2磁化ハード層と前記磁化方向制御層との厚さの差がΔt[nm]であり、
前記第2磁化ハード層の飽和磁化がMs[T]であり、
前記CoFeB膜の反転核生成磁界がHn[Oe]であるとき、
半導体装置。 - 請求項1に記載の半導体装置であって、
前記第1磁化ハード層の磁化方向は、第1方向であり、
前記第2磁化ハード層の磁化方向は、前記第1方向と逆の第2方向であり、
前記磁化方向制御層の磁化方向は、前記第1方向であり、
前記第1磁化固定領域の磁化方向と前記第2磁化固定領域の磁化方向は、逆向きに固定されている
半導体装置。 - 請求項2に記載の半導体装置であって、
前記CoFeB膜の前記第1磁化固定領域と前記第2磁化固定領域との間の磁化反転領域上に少なくとも形成されたバリア層と、
磁化方向が固定され、前記バリア層を挟んで前記磁化反転領域と対向するように形成されたリファレンス層と
を更に備える
半導体装置。 - (A)垂直磁気異方性を有する第1磁化ハード層を形成する工程と、
(B)垂直磁気異方性を有する磁化方向制御層を形成する工程と、
(C)前記磁化方向制御層上に非磁性層を介して、垂直磁気異方性を有する第2磁化ハード層を形成する工程と、
ここで、
前記磁化方向制御層と前記第2磁化ハード層とは前記非磁性層を介して反強磁性的に結合し、
前記磁化方向制御層の垂直磁気異方性は、前記第2磁化ハード層の垂直磁気異方性よりも強く、
前記磁化方向制御層の厚さは、前記第2磁化ハード層の厚さより小さく、
(D)前記第1磁化ハード層及び前記第2磁化ハード層上に、垂直磁気異方性を有するCoFeB膜を形成する工程と、
ここで、
前記第1磁化ハード層は、前記CoFeB膜の第1磁化固定領域と磁気的に結合し、
前記第2磁化ハード層は、前記CoFeB膜の第2磁化固定領域と磁気的に結合し、
(X)第1方向の外部磁界を全体に印加し、前記第1磁化ハード層、前記磁化方向制御層、前記第2磁化ハード層及び前記CoFeB膜の全ての磁化方向を前記第1方向にする工程と、
(Y)前記外部磁界の印加を停止する工程と
を含み、
前記第2磁化ハード層の厚さがt1[nm]であり、
前記第2磁化ハード層と前記磁化方向制御層との厚さの差がΔt[nm]であり、
前記第2磁化ハード層の飽和磁化がMs[T]であり、
前記CoFeB膜の反転核生成磁界がHn[Oe]であるとき、
半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法であって、
前記磁化方向制御層と前記第2磁化ハード層とで成膜時のプロセスガス種が異なる
半導体装置の製造方法。 - 請求項4又は5に記載の半導体装置の製造方法であって、
前記(D)工程の後で、前記(X)工程の前に、
(E)前記CoFeB膜の前記第1磁化固定領域と前記第2磁化固定領域との間の磁化反転領域上に、バリア層を形成する工程と、
(F)前記バリア層を挟んで前記磁化反転領域と対向するようにリファレンス層を形成する工程と
を更に含む
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012177174A JP2014036146A (ja) | 2012-08-09 | 2012-08-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012177174A JP2014036146A (ja) | 2012-08-09 | 2012-08-09 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014036146A true JP2014036146A (ja) | 2014-02-24 |
Family
ID=50284936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012177174A Pending JP2014036146A (ja) | 2012-08-09 | 2012-08-09 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014036146A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10840435B2 (en) | 2018-11-02 | 2020-11-17 | Samsung Electronics Co., Ltd. | Magnetic tunnel junction device and magnetic resistance memory device |
US20220109102A1 (en) * | 2020-10-01 | 2022-04-07 | Tdk Corporation | Magnetic domain wall movement element and magnetic array |
WO2022185410A1 (ja) * | 2021-03-02 | 2022-09-09 | Tdk株式会社 | 磁壁移動素子、磁気アレイ及び磁壁移動素子の製造方法 |
-
2012
- 2012-08-09 JP JP2012177174A patent/JP2014036146A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10840435B2 (en) | 2018-11-02 | 2020-11-17 | Samsung Electronics Co., Ltd. | Magnetic tunnel junction device and magnetic resistance memory device |
US20220109102A1 (en) * | 2020-10-01 | 2022-04-07 | Tdk Corporation | Magnetic domain wall movement element and magnetic array |
WO2022070378A1 (ja) * | 2020-10-01 | 2022-04-07 | Tdk株式会社 | 磁壁移動素子および磁気アレイ |
WO2022185410A1 (ja) * | 2021-03-02 | 2022-09-09 | Tdk株式会社 | 磁壁移動素子、磁気アレイ及び磁壁移動素子の製造方法 |
JP7211564B1 (ja) * | 2021-03-02 | 2023-01-24 | Tdk株式会社 | 磁壁移動素子、磁気アレイ及び磁壁移動素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102353406B1 (ko) | 스핀 궤도 토크를 이용하여 강화된 감쇠 프로그램 및 경사진 자화 용이축을 갖는 자기 접합부를 포함하는 자기 소자 | |
JP5623507B2 (ja) | スピントルクの切換を補助する層を有する、スピントルクの切換を持つ磁気積層体 | |
JP6290487B1 (ja) | 磁気メモリ | |
CN104241286B (zh) | 存储元件、存储装置、制造存储元件的方法及磁头 | |
US8884389B2 (en) | Magnetoresistive element and method of manufacturing the same | |
KR20180100065A (ko) | 자기 터널 접합부 및 열 안정성 강화층을 갖는 메모리 셀 | |
JP5542831B2 (ja) | 磁気メモリ | |
JP2018519653A (ja) | 磁気ランダムアクセスメモリのための高温焼き鈍し垂直磁気異方性構造 | |
JP2012064901A (ja) | 磁気メモリ及びその製造方法 | |
US10573449B2 (en) | Tunnel magnetoresistive effect element | |
US10170687B2 (en) | Spin torque majority gate device | |
JP5686626B2 (ja) | 磁気メモリ及びその製造方法 | |
JP2013033881A (ja) | 記憶素子及び記憶装置 | |
US8537604B2 (en) | Magnetoresistance element, MRAM, and initialization method for magnetoresistance element | |
JP2008153527A (ja) | 記憶素子及びメモリ | |
JP2012028489A (ja) | 磁気記憶装置 | |
JP5691604B2 (ja) | 磁気トンネル接合素子及び磁気ランダムアクセスメモリ | |
JP2014130946A (ja) | 磁気抵抗素子、これを用いた磁気記憶装置、及びその製造方法 | |
JP2014036146A (ja) | 半導体装置及びその製造方法 | |
JP2012174708A (ja) | 磁気トンネル接合素子及び磁気ランダムアクセスメモリ | |
US20190333819A1 (en) | Tunnel magnetoresistive effect element and magnetic memory | |
JP2013175598A (ja) | 磁壁移動素子の製造方法 | |
JP2010045387A (ja) | スピンメモリ | |
US10522592B2 (en) | Tunnel magnetoresistive effect element, magnetic memory, and built-in memory | |
WO2009122995A1 (ja) | 磁気抵抗記憶装置 |