KR100846365B1 - 노블계 하드마스크를 이용한 강유전체 메모리소자의캐패시터 제조 방법 - Google Patents
노블계 하드마스크를 이용한 강유전체 메모리소자의캐패시터 제조 방법 Download PDFInfo
- Publication number
- KR100846365B1 KR100846365B1 KR1020020037232A KR20020037232A KR100846365B1 KR 100846365 B1 KR100846365 B1 KR 100846365B1 KR 1020020037232 A KR1020020037232 A KR 1020020037232A KR 20020037232 A KR20020037232 A KR 20020037232A KR 100846365 B1 KR100846365 B1 KR 100846365B1
- Authority
- KR
- South Korea
- Prior art keywords
- ferroelectric
- hard mask
- noble
- film
- etching
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims description 16
- 238000005530 etching Methods 0.000 claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- JMGZEFIQIZZSBH-UHFFFAOYSA-N Bioquercetin Natural products CC1OC(OCC(O)C2OC(OC3=C(Oc4cc(O)cc(O)c4C3=O)c5ccc(O)c(O)c5)C(O)C2O)C(O)C(O)C1O JMGZEFIQIZZSBH-UHFFFAOYSA-N 0.000 claims abstract description 8
- IVTMALDHFAHOGL-UHFFFAOYSA-N eriodictyol 7-O-rutinoside Natural products OC1C(O)C(O)C(C)OC1OCC1C(O)C(O)C(O)C(OC=2C=C3C(C(C(O)=C(O3)C=3C=C(O)C(O)=CC=3)=O)=C(O)C=2)O1 IVTMALDHFAHOGL-UHFFFAOYSA-N 0.000 claims abstract description 8
- FDRQPMVGJOQVTL-UHFFFAOYSA-N quercetin rutinoside Natural products OC1C(O)C(O)C(CO)OC1OCC1C(O)C(O)C(O)C(OC=2C(C3=C(O)C=C(O)C=C3OC=2C=2C=C(O)C(O)=CC=2)=O)O1 FDRQPMVGJOQVTL-UHFFFAOYSA-N 0.000 claims abstract description 8
- IKGXIBQEEMLURG-BKUODXTLSA-N rutin Chemical compound O[C@H]1[C@H](O)[C@@H](O)[C@H](C)O[C@@H]1OC[C@H]1[C@H](O)[C@@H](O)[C@H](O)[C@@H](OC=2C(C3=C(O)C=C(O)C=C3OC=2C=2C=C(O)C(O)=CC=2)=O)O1 IKGXIBQEEMLURG-BKUODXTLSA-N 0.000 claims abstract description 8
- ALABRVAAKCSLSC-UHFFFAOYSA-N rutin Natural products CC1OC(OCC2OC(O)C(O)C(O)C2O)C(O)C(O)C1OC3=C(Oc4cc(O)cc(O)c4C3=O)c5ccc(O)c(O)c5 ALABRVAAKCSLSC-UHFFFAOYSA-N 0.000 claims abstract description 8
- 235000005493 rutin Nutrition 0.000 claims abstract description 8
- 229960004555 rutoside Drugs 0.000 claims abstract description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 17
- 239000010948 rhodium Substances 0.000 claims description 9
- 229910052707 ruthenium Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 229910052703 rhodium Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 4
- 229910019836 RhO Inorganic materials 0.000 claims description 3
- 229910052702 rhenium Inorganic materials 0.000 claims description 3
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 claims description 3
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 101001027622 Homo sapiens Protein adenylyltransferase FICD Proteins 0.000 abstract 1
- 102100037689 Protein adenylyltransferase FICD Human genes 0.000 abstract 1
- 239000010408 film Substances 0.000 description 57
- 239000010410 layer Substances 0.000 description 25
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 10
- 238000003860 storage Methods 0.000 description 10
- 239000012790 adhesive layer Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910000457 iridium oxide Inorganic materials 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910001260 Pt alloy Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 식각후 캐패시터의 측벽에 펜스가 생성되는 것을 방지하고, 하드마스크의 과도식각시 강유전체막이 손상되는 것을 방지하는데 적합한 강유전체 캐패시터의 제조 방법을 제공하기 위한 것으로, 제1 도전막, 강유전체막 및 제2 도전막을 차례로 형성하는 단계, 상기 제2 도전막을 선택적으로 식각하여 상부전극을 형성하는 단계, 상기 상부전극을 포함한 전면에 노블계 하드마스크를 형성하는 단계, 상기 노블계 하드마스크상에 하부전극을 정의하는 감광막패턴을 형성하는 단계, 상기 감광막패턴을 식각마스크로 상기 노블계 하드마스크를 식각하는 단계, 상기 감광막패턴을 제거하는 단계, 및 상기 식각된 노블계 하드마스크를 식각마스크로 상기 강유전체막과 제1 도전막을 동시에 식각하여 하부전극을 형성하는 단계를 포함한다.
하드마스크, 노블계, 강유전체, DICD, FICD, RuTiN
Description
도 1은 종래기술에 따른 강유전체 메모리 소자의 구조 단면도,
도 2a 내지 도 2b는 도 1에 도시된 강유전체 캐패시터 형성 방법의 일예를 도시한 공정 단면도,
도 3a 내지 도 3b는 도 1에 도시된 강유전체 캐패시터 형성 방법의 다른 예를 도시한 공정 단면도,
도 4a 내지 도 4e는 본 발명의 실시예에 따른 강유전체 메모리 소자의 제조 방법을 도시한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
41 : 반도체기판 42 : 소자분리막
43 : 게이트산화막 44 : 워드라인
45a,45b : 소스/드레인영역 46 : 제1 층간절연막
47 : 비트라인콘택 48 : 비트라인
49 : 제2 층간절연막 50 : 스토리지노드콘택
51a : 접착층 52a : 하부전극
53a : 강유전체막 54a : 상부전극
56a : 노블계 하드마스크
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 강유전체 메모리소자의 제조 방법에 관한 것이다.
일반적으로, 반도체 메모리 소자에서 강유전체(Ferroelectric) 박막을 강유전체 캐패시터에 사용함으로써 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(Refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. 이러한 강유전체 박막을 이용하는 강유전체 메모리 소자(Ferroelectric Random Access Memory; 이하 'FeRAM'이라 약칭함) 소자는 비휘발성 메모리 소자(Nonvolatile Memory device)의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
이러한 FeRAM 소자의 축전물질로는 SrBi2Ta2O9(이하 'SBT'라 약칭함)와 Pb(Zr,Ti)O3(이하 'PZT'라 약칭함)와 같은 강유전체 박막이 주로 사용되며, 강유전체 박막은 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(Remnant polarization; Pr) 상태를 갖고 있어 이를 박막화하여 비휘발성(Nonvolatile) 메모리 소자로의 응용이 실현되고 있다.
강유전체 박막을 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 '1'과 '0'을 저장하는 히스테리시스 (Hysteresis) 특성을 이용한다.
FeRAM 소자에서 강유전체 캐패시터의 강유전체 박막으로서 전술한 PZT 및 SBT 외에 페로브스카이트(Perovskite) 구조를 갖는 SrxBiy(TaiNbj
)2O9(이하 SBTN) 등의 강유전체박막을 사용하는 경우, 통상적으로 백금(Pt), 이리듐(Ir), 루테늄(Ru), 이리듐산화막(IrO), 루테늄산화막(RuO), 백금합금(Pt-alloy) 등의 금속을 이용하여 상/하부전극을 형성한다.
도 1은 통상적인 강유전체 메모리 소자의 캐패시터의 단면도이다.
도 1을 참조하면, 반도체기판(11)에 활성영역을 정의하는 소자분리막(12)이 형성되고, 반도체기판(11)상에 게이트산화막(13)과 워드라인(14)의 적층구조물이 형성되며, 워드라인(14) 양측의 반도체기판(11)에 소스/드레인영역(15a, 15b)이 형성된다.
그리고, 워드라인(14)과 소스/드레인영역(15a, 15b)을 포함하는 트랜지스터 상에 제1층간절연막(16)이 형성되고, 제1층간절연막(16)을 관통하여 일측 소스/드레인영역(15a)에 콘택되는 비트라인콘택(17)을 통해 비트라인(18)이 연결된다.
그리고, 비트라인(18)을 포함한 전면에 제2층간절연막(19)이 형성되고, 제2층간절연막(19)과 제1층간절연막(16)을 동시에 관통하여 타측 소스/드레인영역(15b)에 이르는 스토리지노드콘택(20)이 형성된다.
그리고, 스토리지노드콘택(20)을 오픈시킨 개구를 갖는 접착층(21)과 접착층상에 하부전극(22), 강유전체막(23) 및 상부전극(24)으로 이루어진 강유전체 캐패시터가 형성되고, 강유전체 캐패시터를 제3 층간절연막(25)이 덮고 있다.
그리고, 제3 층간절연막(25)을 식각하여 노출된 상부전극(24)의 표면에 확산방지막(26)과 플레이트라인(27)이 연결된다.
전술한 도 1의 강유전체 메모리 소자는 COB(Capacitor Over Bitline) 구조로서 CUB(Capacitor Under Bitline) 구조보다는 집적도가 높다.
도 2a 내지 도 2b는 도 1의 강유전체 캐패시터의 형성 방법을 설명하기 위한 제조 공정 단면도이다.
도 2a에 도시된 바와 같이, 하부전극(22), 강유전체막(23), 상부전극(24)을 차례로 증착한 후, 상부전극(24)을 먼저 패터닝하여 강유전체 캐패시터의 상부전극(24)을 형성하고, 상부전극(24)상에 하부전극을 정의하는 감광막패턴(28)을 형성한다.
도 2b에 도시된 바와 같이, 감광막패턴(28)을 식각마스크로 하여 강유전체막(23)과 하부전극(22)을 동시에 패터닝하여 강유전체 캐패시터의 강유전체막(23) 과 하부전극(22)을 형성한다.
그러나, 강유전체막(23)과 하부전극(22)을 동시에 패터닝하기 위해 두꺼운 감광막을 요구하므로 식각후 식각되는 패턴 측벽에 펜스(29)가 발생되어 최초 감광막패턴(28)의 DICD(Develop Inspection Critical Dimension)대비 하부전극(22)의 FICD(Final Inspection Critical Dimension)가 크고, 즉 CD 이득이 큰 문제가 있다. 이러한 펜스는 상하부전극간 단락을 초래하는 문제가 있다.
상기한 문제점을 해결하기 위해 하드마스크를 적용하여 강유전체 캐패시터의 식각 과정을 수행하는 방법에 제안되었다.
도 3a 내지 3b는 종래기술의 다른 예에 따른 강유전체 캐패시터의 형성 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 하부전극용 도전막(31), 강유전체막(32), 상부전극용 도전막(도시 생략)을 차례로 증착한 후, 상부전극용 도전막을 먼저 패터닝하여 상부전극(33)을 형성하고, 상부전극(33)을 포함한 전면에 하드마스크로서 TiN(34)을 증착한다.
다음으로, TiN(34)상에 하부전극을 정의하는 감광막패턴(35)을 형성한다.
도 3b에 도시된 바와 같이, 감광막패턴(35)을 식각마스크로 TiN(34)을 식각한 후, 감광막패턴(35)을 제거한다. 다음으로, 식각처리된 TiN(34a)을 식각마스크로 강유전체막(32)과 하부전극용 도전막(31)을 동시에 패터닝하여 강유전체 캐패시터의 강유전체막(32a)과 하부전극(31a)을 형성한다.
전술한 TiN을 적용한 강유전체 캐패시터의 형성 방법은 감광막이 TiN을 식각 하기 위한 두께만 요구되므로 펜스 형성을 억제하고, 이에 따라 DICD 대비 FICD의 비율을 감소시키는 장점이 있다.
그러나, 하드마스크인 TiN은 상하부전극과 이종 물질이면서 산화에 취약한 물질로서, 잔류시키는 경우 후속 강유전체막의 회복 열공정시 산화되는 문제가 있어 반드시 제거해야만 한다. 결국, TiN을 제거하기 위한 과도식각이 필요하고, 이에 따라 과도식각시 하부의 강유전체막이 손상받는 문제가 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로, 식각후 캐패시터의 측벽에 펜스가 생성되는 것을 방지하고, 하드마스크의 과도식각시 강유전체막이 손상되는 것을 방지하는데 적합한 강유전체 캐패시터의 제조 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 강유전체 캐패시터의 제조 방법은 제1 도전막, 강유전체막 및 제2 도전막을 차례로 형성하는 단계, 상기 제2 도전막을 선택적으로 식각하여 상부전극을 형성하는 단계, 상기 상부전극을 포함한 전면에 노블계 하드마스크를 형성하는 단계, 상기 노블계 하드마스크상에 하부전극을 정의하는 감광막패턴을 형성하는 단계, 상기 감광막패턴을 식각마스크로 상기 노블계 하드마스크를 식각하는 단계, 상기 감광막패턴을 제거하는 단계, 및 상기 식각된 노블계 하드마스크를 식각마스크로 상기 강유전체막과 제1 도전막을 동시에 식각하여 하부전극을 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 노블계 하드마스크는 RuTiN, IrTiN, Ir, IrOx(x=1∼2), Ru, Rh, RhOx (x=1∼2) 및 Pt로 이루어진 그룹중에서 선택된 하나를 이용하거나, 또는 이들의 조합을 이용하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 강유전체 메모리 소자의 제조 방법을 도시한 공정 단면도이다.
도 4a에 도시된 바와 같이, 반도체기판(41)에 소자간 분리를 위한 소자분리막(42)을 형성하여 활성영역을 정의하고, 반도체기판(41)의 활성영역상에 게이트산화막(43)과 워드라인(44)을 차례로 형성한다.
다음으로, 워드라인(44) 양측의 반도체기판(41)에 불순물을 이온주입하여 트랜지스터의 소스/드레인영역(45a, 45b)을 형성한다.
한편, 도면에 도시되지 않았지만, 워드라인(44)의 양측벽에 스페이서를 형성할 수 있고, 이에 따라 LDD(Lightly Doped Drain) 구조의 소스/드레인영역을 형성할 수 있다. 즉, 워드라인을 마스크로 저농도 불순물을 이온주입하여 LDD 영역을 형성한 후, 워드라인의 양측벽에 스페이서를 형성하고, 워드라인과 스페이서를 마스크로 고농도 불순물을 이온주입하여 LDD 영역에 접하는 소스/드레인영역을 형성한다.
다음으로, 트랜지스터가 형성된 반도체기판(41)상에 제1 층간절연막(46)을 증착 및 평탄화한 후, 비트라인콘택마스크(도시 생략)로 제1 층간절연막(46)을 식각하여 일측 소스/드레인영역(45a)을 노출시키는 비트라인콘택홀을 형성하고, 비트라인콘택홀에 매립되는 비트라인콘택(47)을 형성한다. 여기서, 비트라인콘택(47)은 텅스텐(W)을 증착한 후 에치백(Etch back)이나 화학적기계적연마(Chemical Mechanical Polishing; CMP)를 통해 형성할 수 있다.
다음으로, 전면에 비트라인용 도전막을 증착한 후 패터닝하여 비트라인콘택 (47)에 연결되는 비트라인(48)을 형성하고, 비트라인(48)을 포함한 전면에 제2 층간절연막(49)을 증착한 후 평탄화한다.
다음으로, 스토리지노드콘택마스크(도시 생략)로 제2 층간절연막(49)과 제1 층간절연막(46)을 동시에 식각하여 타측 소스/드레인영역(45b)을 노출시키는 스토리지노드콘택홀을 형성한 후, 스토리지노드콘택홀에 스토리지노드콘택(50)을 매립시킨다.
한편, 스토리지노드콘택(40)은 폴리실리콘플러그(polysilicon-plug), 티타늄실리사이드(Ti-silicide) 및 티타늄나이트라이드(TiN)의 순서로 적층된 구조물로서, 이들의 형성 방법은 생략하기로 한다. 여기서, 티타늄실리사이드는 폴리실리콘플러그와 하부전극간 오믹콘택을 형성해주며, 티타늄나이트라이드는 폴리실리콘플 러그와 하부전극간 상호확산을 방지하는 배리어막이다.
다음으로, 스토리지노드콘택(50)을 포함한 제2 층간절연막(49)상에 접착층(51)을 증착하고, 접착층(51)을 선택적으로 습식 또는 건식식각하여 스토리지노드콘택(50)을 오픈시킨 후, 전면에 하부전극용 제1 도전막(52), 강유전체막(53), 상부전극용 제2 도전막(54)을 차례로 증착한다.
여기서, 접착층(51)으로는 Al2O3, TiO2 및 Ti로 이루어진 그룹중에서 선택된 하나를 이용하며, 그 두께는 10Å∼1000Å이다.
그리고, 제1 도전막(52)과 제2 도전막(54)은 화학기상증착법(CVD), 물리기상증착법(PVD), 원자층증착법(ALD) 및 플라즈마원자층증착법(PEALD) 중에서 선택된 하나의 증착법을 이용하여 증착되며, 제1 도전막(52)으로는 TiN, RuTiN, IrTiN, 백금(Pt), 이리듐(Ir), 루테늄(Ru), 레늄(Re) 및 로듐(Rh) 중에서 선택된 하나이거나 이들의 복합구조물을 이용한다.
그리고, 강유전체막(53)은 화학기상증착법(CVD), 원자층증착법(ALD), 금속유기증착법(MOD), 졸겔법(Sol-gel) 및 스핀코팅법(Spin coating) 중에서 선택된 하나의 증착법을 이용하여 증착하며, 통상의 SBT, PZT 및 BLT 중에서 선택된 하나이거나 불순물이 첨가되거나 조성 변화된 SBT, PZT, SBTN 및 BLT 중에서 선택된 하나를 이용한다.
한편, 도시되지 않았지만, 하부전극용 제1 도전막(52)을 형성하기 전에 하부전극으로부터의 산소확산을 방지하는 확산배리어막이 삽입될 수 있는데, 이 확산배 리어막으로는 TiN, RuTiN, IrTiN, 백금(Pt), 이리듐(Ir), 루테늄(Ru), 레늄(Re) 및 로듐(Rh) 중에서 선택된 하나이거나 이들의 복합구조물을 이용한다.
도 4b에 도시된 바와 같이, 제2 도전막(54)상에 감광막을 도포한 후, 감광막을 노광 및 현상하여 상부전극을 정의하는 제1 감광막패턴(55)을 형성한다.
다음으로, 제1 감광막패턴(55)을 식각마스크로 제2 도전막(54)을 식각하여 강유전체 캐패시터의 상부전극(54a)을 형성한다.
도 4c에 도시된 바와 같이, 제1 감광막패턴(55)을 제거한 후, 전면에 노블계 하드마스크(56)를 증착한다. 여기서, 노블계 하드마스크(56)로는 RuTiN, IrTiN, Ir, IrOx(x=1∼2), Ru, Rh, RhOx(x=1∼2) 및 Pt로 이루어진 그룹중에서 선택된 하나를 이용하거나, 또는 이들의 조합을 이용한다. 한편, RuTiN, IrTiN은 비록 TiN을 함유하고 있으나, TiN보다 내산화성이 강한 것으로 알려져 있다.
전술한 바와 같은 노블계 하드마스크(56)로 사용되는 물질들은 상부전극(54a)과의 접착력이 우수하고, 후속 강유전체막의 식각후 캐패시터의 열화를 회복시킬 목적으로 진행되는 열공정시 내산화성이 강하다.
다음으로, 노블계 하드마스크(56)상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 하부전극을 정의하는 제2 감광막패턴(57)을 형성한다.
도 4d에 도시된 바와 같이, 제2 감광막패턴(57)을 식각마스크로 노블계 하드마스크(56)를 식각하여 제2 감광막패턴(57)의 선폭과 동일한 노블계 하드마스크(56a)를 잔류시킨다.
도 4e에 도시된 바와 같이, 제2 감광막패턴(57)을 제거한 후, 식각처리된 노블계 하드마스크(56a)를 식각마스크로 강유전체막(53), 제1 도전막(52) 및 접착층(51)을 동시에 패터닝하여 선폭이 동일한 강유전체 캐패시터의 강유전체막(53a)과 하부전극(52a), 접착층(51a)을 형성한다.
이때, 두꺼운 감광막을 이용하지 않고 얇은 노블계 하드마스크(56a)를 이용하여 강유전체막(53), 제1 도전막(52) 및 접착층(51)을 식각하므로 식각부산물 발생이 억제되어 펜스가 생성되지 않는다.
다음으로, 식각처리된 강유전체막(53a)의 특성 회복을 위해 300℃∼850℃의 범위에서 적어도 한번 이상의 열처리를 수행한다. 이때, 노블계 하드마스크(56a)는 내산화성이 강한 물질을 이용하므로 열처리시 산화되지 않는다.
한편, 노블계 하드마스크(56a)는 식각후 제거하지 않는데, 그 이유는 노블계 하드마스크(56a)가 상부전극(54a)과 유사한 노블계 금속막을 이용하기 때문이며, 이와 같이 제거하지 않고 잔류시키는 노블계 하드마스크(56a)는 도전성을 갖고 있어 캐패시터의 상부전극으로 이용가능하다. 따라서, 캐패시터의 면적을 증대시킬 수 있다.
또한, 잔류시킨 노블계 하드마스크(56a)는 내산화성이 강한 물질이므로 강유전체막(53a)의 특성 회복을 위해 수행하는 열처리시 산화되지 않는다.
상술한 본 발명은 감광막을 식각마스크로 하부전극을 식각하는 경우와 비교시 감광막의 두께를 줄일 수 있어 펜스 형성을 현저히 억제하고, TiN을 적용하는 경우와 비교시 TiN의 완전한 제거를 위한 과도식각을 생략하므로 강유전체막에 가 해지는 손실을 줄일 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 캐패시터의 면적 증가 및 DICD에 대한 FICD의 비율감소를 통해 셀효율을 증대시킬 수 있는 효과가 있다.
또한, 하드마스크의 추가 식각과정을 생략하므로써 강유전체막의 열화정도를 줄여 후속 열처리시 회복되는 정도를 증가시켜 강유전체 캐패시터의 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (4)
- 제1 도전막, 강유전체막 및 제2 도전막을 차례로 형성하는 단계;상기 제2 도전막을 선택적으로 식각하여 상부전극을 형성하는 단계;상기 상부전극을 포함한 전면에 노블계 하드마스크를 형성하는 단계;상기 노블계 하드마스크상에 하부전극을 정의하는 감광막패턴을 형성하는 단계;상기 감광막패턴을 식각마스크로 상기 노블계 하드마스크를 식각하는 단계;상기 감광막패턴을 제거하는 단계; 및상기 식각된 노블계 하드마스크를 식각마스크로 상기 강유전체막과 제1 도전막을 동시에 식각하여 하부전극을 형성하는 단계를 포함하는 강유전체 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 노블계 하드마스크는 상기 제2 도전막과 동일한 물질인 것을 특징으로 하는 강유전체 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 노블계 하드마스크는 RuTiN, IrTiN, Ir, IrOx(x=1∼2), Ru, Rh, RhOx (x=1∼2) 및 Pt로 이루어진 그룹중에서 선택된 하나를 이용하거나, 또는 이들의 조합을 이용하는 것을특징으로 하는 강유전체 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 제1 도전막은 TiN, RuTiN, IrTiN, 백금(Pt), 이리듐(Ir), 루테늄(Ru), 레늄(Re) 및 로듐(Rh) 중에서 선택된 하나이거나 이들의 복합구조물을 이용하는 것을 특징으로 하는 강유전체 캐패시터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020037232A KR100846365B1 (ko) | 2002-06-29 | 2002-06-29 | 노블계 하드마스크를 이용한 강유전체 메모리소자의캐패시터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020037232A KR100846365B1 (ko) | 2002-06-29 | 2002-06-29 | 노블계 하드마스크를 이용한 강유전체 메모리소자의캐패시터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040001898A KR20040001898A (ko) | 2004-01-07 |
| KR100846365B1 true KR100846365B1 (ko) | 2008-07-15 |
Family
ID=37313630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020037232A KR100846365B1 (ko) | 2002-06-29 | 2002-06-29 | 노블계 하드마스크를 이용한 강유전체 메모리소자의캐패시터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100846365B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000001477A (ko) * | 1998-06-11 | 2000-01-15 | 윤종용 | 하드 마스크를 이용한 강유전체 커패시터의 제조방법 |
| JP2001036026A (ja) * | 1999-05-14 | 2001-02-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR20020049875A (ko) * | 2000-12-20 | 2002-06-26 | 윤종용 | 반도체 메모리 소자의 강유전체 커패시터 및 그 제조방법 |
-
2002
- 2002-06-29 KR KR1020020037232A patent/KR100846365B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000001477A (ko) * | 1998-06-11 | 2000-01-15 | 윤종용 | 하드 마스크를 이용한 강유전체 커패시터의 제조방법 |
| JP2001036026A (ja) * | 1999-05-14 | 2001-02-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR20020049875A (ko) * | 2000-12-20 | 2002-06-26 | 윤종용 | 반도체 메모리 소자의 강유전체 커패시터 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040001898A (ko) | 2004-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100399072B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| US6987308B2 (en) | Ferroelectric capacitors with metal oxide for inhibiting fatigue | |
| JP2005057103A (ja) | 半導体装置及びその製造方法 | |
| KR100403957B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR100846365B1 (ko) | 노블계 하드마스크를 이용한 강유전체 메모리소자의캐패시터 제조 방법 | |
| US6391660B2 (en) | Method for fabricating semiconductor memory device having ferroelectric layer | |
| JP4452726B2 (ja) | メモリ | |
| KR100414873B1 (ko) | 강유전체 메모리소자의 제조 방법 | |
| JP3920863B2 (ja) | メモリの製造方法 | |
| KR100448237B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| KR100846366B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| KR100470166B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR100465832B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| KR20020055105A (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR100846367B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR100629692B1 (ko) | 강유전체 메모리 장치의 제조 방법 | |
| KR100846364B1 (ko) | 수소확산방지막을 구비한 내장형 강유전체 메모리 소자의제조방법 | |
| KR20040001869A (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR100968428B1 (ko) | 강유전체 캐패시터의 면적감소를 방지한 캐패시터 제조방법 | |
| KR100846368B1 (ko) | 메모리 소자 및 그 제조 방법 | |
| KR100362182B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR20040008638A (ko) | 하부전극이 절연막에 고립된 구조를 갖는 강유전체 메모리소자의 제조방법 | |
| KR20050041089A (ko) | 강유전체메모리소자의 캐패시터 및 그 제조 방법 | |
| KR20030002909A (ko) | 강유전체 메모리 소자의 캐패시터 제조 방법 | |
| KR20030057672A (ko) | 강유전체 캐패시터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |