KR100629692B1 - 강유전체 메모리 장치의 제조 방법 - Google Patents

강유전체 메모리 장치의 제조 방법 Download PDF

Info

Publication number
KR100629692B1
KR100629692B1 KR1020040060288A KR20040060288A KR100629692B1 KR 100629692 B1 KR100629692 B1 KR 100629692B1 KR 1020040060288 A KR1020040060288 A KR 1020040060288A KR 20040060288 A KR20040060288 A KR 20040060288A KR 100629692 B1 KR100629692 B1 KR 100629692B1
Authority
KR
South Korea
Prior art keywords
bottom electrode
memory device
metal nitride
forming
hard mask
Prior art date
Application number
KR1020040060288A
Other languages
English (en)
Other versions
KR20060011440A (ko
Inventor
염승진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040060288A priority Critical patent/KR100629692B1/ko
Publication of KR20060011440A publication Critical patent/KR20060011440A/ko
Application granted granted Critical
Publication of KR100629692B1 publication Critical patent/KR100629692B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 MTP(Merged Top electrode Plate) 구조의 캐패시터 제조공정에서 바텀전극 분리막의 마지막 공정인 에치백공정시 과도한 리세스로 인해 바텀전극의 하부 영역이 노출되는 것을 방지할 수 있는 강유전체 메모리 장치의 제조 방법을 제공하기 위한 것으로, 본 발명의 강유전체 메모리 장치의 제조 방법은 반도체기판 상부에 층간절연막을 형성하는 단계, 상기 층간절연막 상에 바텀 전극과 질화메탈계 하드마스크(TiN, TiAlN, TiSiN, HfN 또는 VN 중에서 선택)의 순서로 적층된 적층 패턴을 형성하는 단계, 상기 적층 패턴을 포함한 전면에 바텀전극분리막을 형성하는 단계, 상기 하드마스크의 모서리가 드러날때까지 상기 바텀전극분리막을 평탄화 및 에치백하는 단계, 상기 하드마스크를 선택적으로 제거하는 단계, 상기 하드마스크 제거후 드러난 상기 바텀 전극을 포함한 전면에 강유전체 박막을 형성하는 단계, 및 상기 강유전체 박막 상에 탑 전극을 형성하는 단계를 포함한다.
강유전체메모리장치, MTP, 하드마스크, 질화메탈, TiN, 리세스

Description

강유전체 메모리 장치의 제조 방법{METHOD FOR MANUFACTURING FERROELECTRIC RANDOM ACCESS MEMORY DEVICE}
도 1a 내지 도 1d는 종래기술에 따른 MTP 구조의 강유전체 메모리 장치의 제조 방법을 도시한 공정 단면도,
도 2는 종래기술에 따른 바텀전극 분리막(25a)의 과도한 리세스에 의해 발생되는 문제점을 나타낸 도면,
도 3a 내지 도 3e는 본 발명의 실시예에 따른 강유전체 메모리 장치의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 소자분리막
33 : 게이트산화막 34 : 워드라인
36a, 36b : 소스/드레인영역 37 : 제1층간절연막
38 : 비트라인콘택플러그 39 : 비트라인
40 : 제2층간절연막 41 : 스토리지노드콘택플러그
42 : 이리듐 43 : 산화이리듐
44 : 백금 45 : 질화메탈
46 : 바텀전극마스크 47 : 바텀전극 분리막
101 : 바텀전극 201 : 강유전체 박막
301 : 탑전극
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 강유전체 메모리 장치 및 그 제조 방법에 관한 것이다.
반도체 메모리 장치에서 강유전체(Ferroelectric) 박막을 이용한 강유전체 캐패시터를 사용함으로써 DRAM(Dynamic Random Access Memory)에서 필요한 리프레쉬(Refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. 이러한 강유전체 박막을 이용하는 강유전체 메모리 장치(Ferroelectric Random Access Memory; 이하 'FeRAM'이라 약칭함)는 비휘발성 메모리 장치(Nonvolatile Memory device)의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 DRAM에 필적하여 차세대 기억 장치로 주목받고 있다.
위와 같은 강유전체 메모리 장치에서 우수한 특성의 메모리장치를 구현하기 위해 높은 정전용량이 필요하고, 동일 물질의 강유전체 박막을 사용할 경우 전극면 적을 크게 하면 정전용량이 증가한다.
일반적으로 강유전체 메모리 장치는 스핀온 증착법을 이용한 플라나 구조의 캐패시터를 적용하고 있다. 즉, 바텀 전극(Bottom electrode), 강유전체 박막 및 탑 전극(Top electrode)의 순서로 적층된 스택(Stack) 구조의 캐패시터를 적용한다. 이러한 플라나 구조로 16M급의 고밀도 강유전체 메모리 장치를 제조하려면 캐패시터의 크기는 1㎛2 이하가 필요하며, 캐패시터간의 간격도 서브미크론(Sub-micron) 단위가 필요하다.
그러나, 스택 캐패시터의 강유전체 박막의 두께가 4000Å 정도이고, 전극 물질로 식각이 불리한 노블메탈(Noble metal)을 사용함에 따라 바텀전극, 강유전체 박막 및 탑전극을 한번에 패터닝할 때 수직프로파일(Vertical)을 구현하기가 어렵다. 이로써, 원하는 간격을 갖는 캐패시터의 영역을 확보하기 어렵다.
따라서, 패터닝 공정에 대한 부담을 줄이기 위해 바텀 전극을 먼저 식각한 후 바텀전극간 분리 공정을 진행하고, 그 위에 강유전체 박막과 탑 전극을 형성하여 탑전극을 플레이트라인(Plate line)으로 활용하는 MTP(Merged Top electrode- Plateline) 구조가 제안되었다.
도 1a 내지 도 1d는 종래기술에 따른 MTP 구조의 강유전체 메모리 장치의 제조 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 반도체기판(11)에 활성영역을 정의하는 소자분리막(12)을 형성한 후, 반도체기판(11) 상에 게이트산화막(13)과 워드라인(14)의 적 층구조물을 형성한다. 그리고 나서, 워드라인(14)의 양측벽에 접하는 워드라인스페이서(15)를 형성한다.
이어서, 워드라인(14) 양측의 반도체기판(11)에 소스/드레인영역(16a, 16b)을 형성한 후, 워드라인(14)과 소스/드레인영역(16a, 16b)을 포함하는 트랜지스터상부에 제1층간절연막(17)을 형성한다.
다음으로, 제1층간절연막(17)을 관통하여 일측 소스/드레인영역(16a)에 콘택되는 비트라인콘택플러그(18)를 형성하고, 이 비트라인콘택플러그(18)에 연결되는 비트라인(19)을 형성한다.
다음으로, 비트라인(19)을 포함한 전면에 제2층간절연막(20)을 형성한 후, 제2층간절연막(20)과 제1층간절연막(17)을 동시에 관통하여 타측 소스/드레인영역(16b)에 연결되는 스토리지노드콘택플러그(21)를 형성한다.
다음으로, 스토리지노드콘택플러그(21) 상부에 바텀전극용 도전막을 형성한다. 이때, 바텀전극용 도전막은 Ir(22), IrO2(23) 및 Pt(24)의 순서로 적층한다.
이어서, Pt(24), IrO2(23) 및 Ir(22)을 순차적으로 식각하여 스토리지노드콘택플러그(21)에 연결되는 바텀전극(100)을 형성한다.
도 1b에 도시된 바와 같이, 바텀전극(100)을 포함한 전면에 제3층간절연막(25)을 증착한 후, CMP(Chemical Mechanical Polishing) 공정을 진행하여 바텀전극(100) 상부에서 일정 두께로 남을 때까지 제3층간절연막(25)을 평탄화시킨다.
도 1c에 도시된 바와 같이, 바텀전극(100)의 표면이 드러날때까지 잔류하고 있는 제3층간절연막(25)을 에치백한다. 즉, 제3층간절연막(25)을 리세스(recess)시켜 이웃한 바텀전극간을 분리시키는 바텀전극 분리막(25a)을 형성한다.
이상의 CMP 공정 및 에치백 공정을 바텀전극 분리(Bottom electrode isolation) 공정이라고 한다.
도 1d에 도시된 바와 같이, 표면이 드러난 바텀전극(100)을 포함한 바텀전극 분리막(25a) 상에 강유전체 박막(200)을 증착하고 결정화를 위한 어닐 공정을 진행한 후, 강유전체 박막(200) 상에 탑전극(300)을 형성한다.
위와 같은 종래기술에서는 바텀전극 분리 공정시 CMP와 에치백 공정을 병행하므로써 CMP 공정을 단독으로 진행할 경우에 발생하는 스크래치(Scratch), 패턴밀집정도에 다른 불균일성을 방지하고 있다.
그러나, 상술한 종래기술은 바텀전극 분리막 공정의 마지막 단계인 에치백공정시에 Pt(24)가 드러나는 시점에서 Pt(24)와 바텀전극 분리막(25a)간 계면의 산화막이 과도하게 리세스되어 바텀전극(100)으로 사용된 IrO2/Ir(23/22)의 측면이 드러나게 되는 문제가 있다.
도 2는 종래기술에 따른 바텀전극 분리막(25a)의 과도한 리세스에 의해 발생되는 문제점을 나타낸 도면이다.
도 2를 참조하면, 바텀전극 분리막(25a)이 과도하게 리세스되는 경우, 바텀전극(100)으로 사용된 IrO2/Ir(23/22)의 측면이 드러나게 되고, 이는 후속 강유전체 박막(200)의 증착 및 어닐 과정에서 Ir(22)가 추가로 산화되어 강유전체 박막(200) 의 내부에 국부적으로 전도성 영역(200a)을 유발시키는 문제가 있다.
이러한 전도성 영역(200a)은 전기적 숏트를 유발시키며, 특히 전도성 영역(200a)은 강유전체 박막(200)과 바텀전극(100) 사이에 메탈성 계면을 형성시켜 강유전체 박막(200)의 일함수를 크게 낮추게 되고, 이는 누설전류 증가를 초래하여 강유전체 박막(200)의 분극특성을 열화시킨다. 결국, 강유전체 메모리 장치의 신뢰성을 감소시킨다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, MTP 구조의 캐패시터 제조공정에서 바텀전극 분리막의 마지막 공정인 에치백공정시 과도한 리세스로 인해 바텀전극의 하부 영역이 노출되는 것을 방지할 수 있는 강유전체 메모리 장치의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 강유전체 메모리 장치의 제조 방법은 반도체기판 상부에 층간절연막을 형성하는 단계, 상기 층간절연막 상에 바텀 전극과 질화메탈계 하드마스크의 순서로 적층된 적층 패턴을 형성하는 단계, 상기 적층 패턴을 포함한 전면에 산화막 물질로 된 바텀전극분리막을 형성하는 단계, 상기 질화메탈계 하드마스크의 모서리가 드러날때까지 상기 바텀전극분리막을 순차적으로 평탄화 및 에치백하는 단계, 상기 에치백후 잔류하는 질화메탈계 하드마스크를 습식식각으로 제거하는 단계, 상기 질화메탈계 하드마스크 제거후 드러난 상기 바텀 전극을 포함한 전면에 강유전체 박막을 형성하는 단계, 및 상기 강유전체 박막 상에 탑 전극을 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 질화메탈계 하드마스크는 질화 메탈로 형성하는 것을 특징으로 하고, 상기 질화 메탈계 하드마스크는 TiN, TiAlN, TiSiN, HfN 또는 VN 중에서 선택되는 것을 특징으로 하며, 상기 질화메탈계 하드마스크를 습식식각하는 단계는 NH4OH, H2O2 및 증류수의 혼합액을 이용하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 강유전체 메모리 장치의 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 반도체기판(31)에 활성영역을 정의하는 소자분리막(32)을 형성한 후, 반도체기판(31) 상에 게이트산화막(33)과 워드라인(34)의 적층구조물을 형성한다. 그리고 나서, 워드라인(34)의 양측벽에 접하는 워드라인스페이서(35)를 형성한다. 이때, 워드라인스페이서(35)는 실리콘질화막으로 형성할 수 있다.
이어서, 워드라인(34) 양측의 반도체기판(31)에 이온주입을 통해 소스/드레인영역(36a, 36b)을 형성한 후, 워드라인(34)과 소스/드레인영역(36a, 36b)이 형성된 트랜지스터 상부에 제1층간절연막(37)을 형성한다.
다음으로, 제1층간절연막(37)을 관통하여 일측 소스/드레인영역(36a)에 콘택되는 비트라인콘택플러그(38)를 형성하고, 이 비트라인콘택플러그(38)에 연결되는 비트라인(39)을 형성한다. 이때, 비트라인콘택플러그(38)와 비트라인(39)은 텅스텐막으로 형성할 수 있다.
다음으로, 비트라인(39)을 포함한 전면에 제2층간절연막(40)을 형성한 후, 제2층간절연막(40)과 제1층간절연막(37)을 동시에 관통하여 타측 소스/드레인영역(36b)에 연결되는 스토리지노드콘택플러그(41)를 형성한다.
이때, 스토리지노드콘택플러그(41)는 텅스텐플러그와 배리어메탈인 TiN의 순서로 적층된 구조일 수 있으며, 텅스텐플러그를 리세스 구조로 형성한 후 전면에 TiN을 증착하고, CMP 공정을 진행하여 TiN을 평탄화시킨다.
다음으로, 스토리지노드콘택플러그(41) 상부에 바텀전극용 도전막을 형성한다. 이때, 바텀전극용 도전막은 이리듐(Ir, 42), 산화이리듐(IrO2, 43) 및 백금(Pt, 44)의 순서로 적층한다. 여기서, 이리듐(42)은 산소확산배리어 역할을 하고, 산화이리듐(43)은 이리듐(42)과 백금(44)간 접착력 증대 역할을 하며, 백금(44)은 실질적으로 바텀전극 역할을 한다.
이어서, 백금(44) 상에 하드마스크로 사용될 질화메탈(Nitrided metal, 45)을 증착한다.
이때, 질화메탈(45)은 TiN, TiAlN, TiSiN, HfN 또는 VN 중에서 선택되며, 50Å∼2000Å 두께로 형성한다.
다음으로, 질화 메탈(45) 상부에 감광막을 도포하고 노광 및 현상으로 패터닝하여 바텀전극을 정의하기 위한 바텀전극 마스크(46)를 형성한다.
다음으로, 바텀전극 마스크(46)를 식각배리어로 질화메탈(45)을 식각한다.
도 3b에 도시된 바와 같이, 바텀전극마스크(46)를 스트립한다. 이때, 바텀전극 마스크(46)는 공지된 바와 같이, 산소 플라즈마(O2 Plasma)를 이용하여 스트립한다.
다음으로, 바텀전극 마스크(46) 제거후 드러난 질화메탈(45)을 하드마스크로 백금(44), 산화이리듐(43) 및 이리듐(42)을 순차적으로 식각하여 스토리지노드콘택플러그(41)에 연결되는 바텀전극(101)을 형성한다.
위와 같은 바텀전극(101) 형성시, 하드마스크로 사용된 질화메탈(45)은 일부가 소모되어 두께가 감소한다.
도 3c에 도시된 바와 같이, 바텀전극(101)을 포함한 전면에 제3층간절연막을 증착한 후 CMP(Chemical Mechanical Polishing) 공정 및 에치백 공정을 순차적으로 진행하여 이웃하는 바텀전극(101)간을 분리시키는 바텀전극 분리막(47)을 형성한다.
이때, 바텀전극 분리막(47)이 되는 제3층간절연막은 SOG(Spin On Glass), BPSG(Boro Phosphorous Silicate Glass) 또는 HDP(High Density Plasma) 산화막 중에 선택되는 평탄화 특성이 우수한 산화막으로 형성한다. 이러한 산화막을 형성하기 위한 증착 방법으로는 스핀온(Spin-On), PECVD(Plasma Enhanced CVD), MOCVD(Metal organic CVD), ALD가 가능하고, 산화막을 형성하기 위한 반응소스는 O2, N2O, H2O를 이용한다.
위와 같은 CMP 공정 및 에치백 공정에 의해 형성되는 바텀전극 분리막(47)은 이웃하는 바텀전극(101)간 분리를 충분히 수행하는 두께로 잔류한다.
그리고, 바텀전극 분리막(47)을 형성하기 위한 공정의 마지막 단계인 제3층간절연막의 에치백 공정시에 질화메탈(45)의 모서리가 드러날때 까지만 진행하여, 바텀전극(101)의 최상부층인 백금(44)이 드러나는 것을 방지하고, 이로써 바텀전극(101)의 표면이 손상되는 것을 방지한다.
더불어, 바텀전극(101)의 최상부층인 백금(44)이 드러나는 것을 방지하므로써 바텀전극 분리막(47)이 과도하게 리세스되는 것을 방지한다. 즉, 바텀전극 분리막(47)은 이웃한 바텀전극(101) 사이의 공간을 덮는 형태로 잔류하면서 바텀전극(101) 상부의 질화메탈(45)을 일정 두께로 덮는 형태로 잔류한다(바텀전극 상부에 잔류하는 바텀전극분리막을 47a라고 함).
도 3d에 도시된 바와 같이, 습식케미컬을 이용하여 질화메탈(45)을 제거한다. 이때 질화메탈(45) 상부의 바텀전극 분리막(47)도 동시에 제거되어 바텀전극(101)의 최상부층인 백금(44)의 표면이 오픈된다. 위와 같은 습식케미컬은 SC-1 용액을 이용한다.
이때, SC-1 용액은 NH4OH, H2O2, 그리고 증류수(D.I water)의 혼합액으로서, 질화메탈(45)을 쉽게 잘 녹이는 것이고, 더불어 산화막질인 바텀전극 분리막(47)도 쉽게 식각할 수 있는 용액이며, 바텀전극(101)의 최상부층인 백금(44)은 식각하지 못한다.
위와 같은 질화메탈(45) 제거후에 바텀전극(101) 사이에는 두께가 더 얇아진 바텀전극분리막(47b)이 잔류하고, 질화메탈(45)을 제거할때까지만 습식케미컬을 도입하므로 바텀전극분리막(47b)의 과도한 리세스가 없다.
도 3e에 도시된 바와 같이, 표면이 드러난 바텀전극(101)을 포함한 바텀전극 분리막(47) 상에 강유전체 박막(201)을 증착하고 결정화를 위한 어닐 공정을 진행한다.
여기서, 강유전체 박막(201)은 SBT[SrBi2Ta2O9], SBTN[SrBi2(Ta 1-x, Nbx)2O9)], BTO(Bi4Ti3O12), BLT[(Bi1-x, Lax)Ti3O 12] 또는 PZT[(Pb, Zr)TiO3]를 사용하고, 이들 강유전체 박막은 ALD, CVD, PVD, 스핀온 또는 LSMCD(Liquid Source Mixed Chemical Deposition) 방식을 이용하여 증착한다.
위와 같은 강유전체 박막(201)은 증착후 결정화(페로브스카이트 핵 생성 및 성장)를 위해 RTA(Rapid Thermal Anneal) 방법을 진행하는데, RTA의 온도범위는 300℃∼800℃ 범위이되 2단계 RTA를 적용한다. 즉, 1차 RTA는 300℃∼500℃ 범위에서 진행하고, 2차 RTA는 500℃∼800℃ 범위에서 진행한다. 그리고, RTA 적용시 램프업(Ramp up) 속도는 80℃∼250℃의 범위를 갖고, 어닐링 가스는 O2, N2O, N2 , Ar, N3, Kr, Xe 또는 He를 사용한다.
다음으로, 강유전체 박막(201) 상에 탑전극(301)을 형성한다. 이때, 탑전극 (301)은 Pt, Ir, IrO2, Ru, RuO2, W 또는 TiN을 사용한다.
상술한 실시예에서는, 바텀전극의 패터닝을 위해 하드마스크인 질화메탈(45)을 도입하고, 후속 바텀전극 분리막(47) 공정의 마지막 단계인 에치백 공정시에 질화메탈(45)의 모서리가 드러날때까지만 진행하므로써 바텀전극(101)의 최상부층인 백금(44)이 드러나는 것을 방지한다. 이로써 에치백공정시에 바텀전극 분리막(47)의 과도한 리세스를 억제하여 바텀전극(101)의 하부층인 산화이리듐(43)과 이리듐(42)의 노출을 방지한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 바텀전극 분리막 공정의 에치백공정시에 바텀전극의 내산화특성이 약한 하부층이 노출되는 것을 방지하므로써 강유전체 메모리 장치의 신뢰성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 바텀전극 분리막 공정의 에치백 공정시에 질화메탈이 드러날때까지만 진행하므로써 바텀전극의 최상부층이 드러나는 것을 방지하여 바텀전극의 표면 손상을 방지할 수 있는 효과가 있다.

Claims (6)

  1. 삭제
  2. 반도체기판 상부에 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 바텀 전극과 질화메탈계 하드마스크의 순서로 적층된 적층 패턴을 형성하는 단계;
    상기 적층 패턴을 포함한 전면에 산화막 물질로 된 바텀전극분리막을 형성하는 단계;
    상기 질화메탈계 하드마스크의 모서리가 드러날때까지 상기 바텀전극분리막을 순차적으로 평탄화 및 에치백하는 단계;
    상기 에치백후 잔류하는 질화메탈계 하드마스크를 습식식각으로 제거하는 단계;
    상기 질화메탈계 하드마스크 제거후 드러난 상기 바텀 전극을 포함한 전면에 강유전체 박막을 형성하는 단계; 및
    상기 강유전체 박막 상에 탑 전극을 형성하는 단계
    를 포함하는 강유전체 메모리 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 질화 메탈계 하드마스크는,
    TiN, TiAlN, TiSiN, HfN 또는 VN 중에서 선택되는 것을 특징으로 하는 강유전체 메모리 장치의 제조 방법.
  4. 제3항에 있어서,
    상기 질화메탈계 하드마스크는,
    50Å∼2000Å의 두께로 형성하는 것을 특징으로 하는 강유전체 메모리 장치의 제조 방법.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 질화메탈계 하드마스크를 습식식각으로 제거하는 단계는,
    NH4OH, H2O2 및 증류수의 혼합액을 이용하는 것을 특징으로 하는 강유전체 메모리 장치의 제조 방법.
  6. 삭제
KR1020040060288A 2004-07-30 2004-07-30 강유전체 메모리 장치의 제조 방법 KR100629692B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040060288A KR100629692B1 (ko) 2004-07-30 2004-07-30 강유전체 메모리 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040060288A KR100629692B1 (ko) 2004-07-30 2004-07-30 강유전체 메모리 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060011440A KR20060011440A (ko) 2006-02-03
KR100629692B1 true KR100629692B1 (ko) 2006-09-28

Family

ID=37121484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040060288A KR100629692B1 (ko) 2004-07-30 2004-07-30 강유전체 메모리 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR100629692B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426745B (zh) * 2012-05-24 2015-12-09 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
KR20060011440A (ko) 2006-02-03

Similar Documents

Publication Publication Date Title
KR100578212B1 (ko) 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법
KR20030084368A (ko) 강유전체 메모리 소자의 캐패시터 제조방법
JP2002373974A (ja) 強誘電体メモリ素子およびその製造方法
US6812042B2 (en) Capacitor and method for fabricating ferroelectric memory device with the same
KR100629692B1 (ko) 강유전체 메모리 장치의 제조 방법
KR100761378B1 (ko) 강유전체 메모리 장치 및 그 제조 방법
KR20040008614A (ko) 강유전체 메모리소자 및 그의 제조 방법
JP4467891B2 (ja) 半導体装置の製造方法
KR100465832B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
KR100448237B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
KR100972553B1 (ko) 강유전체 메모리 소자의 캐패시터 및 그 제조 방법
KR100470159B1 (ko) 이리듐 플러그를 구비한 강유전체 메모리 소자 및 그 제조방법
KR100846368B1 (ko) 메모리 소자 및 그 제조 방법
KR100968428B1 (ko) 강유전체 캐패시터의 면적감소를 방지한 캐패시터 제조방법
KR20040008638A (ko) 하부전극이 절연막에 고립된 구조를 갖는 강유전체 메모리소자의 제조방법
KR100846364B1 (ko) 수소확산방지막을 구비한 내장형 강유전체 메모리 소자의제조방법
KR20040001878A (ko) 강유전체 메모리 소자 및 그 제조 방법
KR20050041185A (ko) 하부전극이 절연막에 의해 분리된 구조를 갖는강유전체메모리소자의 제조 방법
KR20040008899A (ko) 강유전체 메모리 소자 및 그 제조 방법
KR20020055105A (ko) 강유전체 메모리 소자의 제조 방법
KR20050002028A (ko) 배리어메탈의 산화를 방지하기 위한 하부전극을 구비한강유전체 캐패시터 및 그 제조 방법
KR20040107766A (ko) 반도체 메모리 소자 및 그 제조방법
KR20040008627A (ko) 강유전체 메모리소자 및 그의 제조 방법
KR20020058570A (ko) 반도체장치 및 그 제조 방법
KR20050041089A (ko) 강유전체메모리소자의 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee