KR100841119B1 - 반도체 전력 디바이스 및 광대역 고주파 (ｒｆ) 신호증폭기 - Google Patents

반도체 전력 디바이스 및 광대역 고주파 (ｒｆ) 신호증폭기 Download PDF

Info

Publication number
KR100841119B1
KR100841119B1 KR1020060070469A KR20060070469A KR100841119B1 KR 100841119 B1 KR100841119 B1 KR 100841119B1 KR 1020060070469 A KR1020060070469 A KR 1020060070469A KR 20060070469 A KR20060070469 A KR 20060070469A KR 100841119 B1 KR100841119 B1 KR 100841119B1
Authority
KR
South Korea
Prior art keywords
input
capacitor
output
semiconductor power
drain
Prior art date
Application number
KR1020060070469A
Other languages
English (en)
Other versions
KR20070014087A (ko
Inventor
나가라즈 비쉬와나스 딕시트
스탠 로푸치
프라산스 페루구팔리
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20070014087A publication Critical patent/KR20070014087A/ko
Application granted granted Critical
Publication of KR100841119B1 publication Critical patent/KR100841119B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/15—Indexing scheme relating to amplifiers the supply or bias voltage or current at the drain side of a FET being continuously controlled by a controlling signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/255—Amplifier input adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/366—Multiple MOSFETs are coupled in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

반도체 전력 디바이스는 플랜지와, 게이트, 소스 및 드레인을 구비한 다이를 포함한다. 소스는 플랜지에 전기적으로 연결된다. 드레인 매칭 회로는 플랜지 상에 위치하며 입력, 출력 및 바이어스 입력을 구비하고, 입력은 드레인과 연결된다. 드레인 매칭 회로는 드레인과 플랜지 사이의 제 1 커패시터 및 제 1 커패시터 옆에 정렬된 제 2 커패시터와 직렬로 연결된 인덕터를 포함하되, 제 2 커패시터는 바이어스 입력과 연결되고 제 2 인덕터를 통해 제 2 커패시터와 병렬로 연결된다. 입력 단자는 플랜지에 기계적으로 연결되고 게이트와 전기적으로 연결되며 출력 단자는 플랜지에 기계적으로 연결되고 드레인 매칭 회로의 출력과 전기적으로 연결되며, 입력 바이어스 단자는 플랜지에 기계적으로 연결되고 바이어스 입력을 통해 드레인과 전기적으로 연결된다.

Description

반도체 전력 디바이스 및 광대역 고주파 (ＲＦ) 신호 증폭기{SEMICONDUCTOR POWER DEVICE AND RF SIGNAL AMPLIFIER}
도 1은 LDMOS RF 전력 트랜지스터 디바이스에 대한 출력 매칭 네트워크의 일반적인 실시예를 나타내는 개략도,
도 2는 도 1에 도시한 트랜지스터의 주파수 응답을 나타낸 도면,
도 3은 LDMOS RF 전력 트랜지스터 디바이스의 다른 예시적 실시예의 개략적인 회로도,
도 4는 도 3에 도시한 실시예와 유사한 LDMOS RF 전력 트랜지스터 디바이스의 상측도,
도 5는 LDMOS RF 전력 트랜지스터 디바이스의 다른 예시적인 실시예의 상측도,
도 6은 도 5에 도시한 LDMOS RF 전력 트랜지스터 디바이스의 개략적인 회로도,
도 7은 도 5 및 도 6에 도시한 전력 트랜지스터를 사용하는 광대역 RF 전력 증폭기 섹션의 물리적 구성을 예시한 도면,
도 8은 도 7에 도시한 LDMOS RF 전력 트랜지스터의 실시예를 TKDYDG는 테스트 회로 보드의 도면,
도 9 내지 도 11은 도 7에 도시한 테스트 보드의 상이한 대역폭 스위프된 주파수 응답을 나타낸 도면이다.
도면의 주요 부분에 대한 부호의 설명
100 : RF 전력 트랜지스터 패키지 110 : RF 전력 트랜지스터
120, 130 : 인덕터 140, 150 : 커패시터
160, 170 : 출력 단자 180 : 외부 종단 네트워크
190 : 외부 커패시터
본 발명은 전반적으로 고주파 (RF) 전력 트랜지스터 디바이스 및 RF 신호 증폭기 분야에 관한 것으로, 보다 구체적으로는, RF 전력 트랜지스터를 위한 바이어싱 구조체에 관한 것이다.
RF 전력 트랜지스터 디바이스는 무선 통신 애플리케이션에서 신호 증폭기로서 사용되는 것이 일반적으로 알려져 있다. 무선 통신 애플리케이션에 대한 수요가 증가함에 따라, 무선 네트워크의 작동 주파수도 또한 증가하고 있다. 작동 주파수는 현재 충분히 기가헤르츠 범위에 달하고 있다.
고유의 와류(inherent parasitics)가 원인이 되는 개별적인 트랜지스터 소자 에서의 변화로 인해, 문제시되는 RF 전력 트랜지스터의 대량 생산은 큰 난관에 부딪히게 된다. 트랜지스터 디바이스는 본래 입력 용량, 이득 및 위상 쉬프트에 대해서 변화한다. 특정 트랜지스터 디바이스는 예상 작동 주파수 및 전압의 범위 전반에 걸쳐서 사전에 특징지어진다. 구체적으로, RF 전력 트랜지스터의 와류 성분은 각각의 트랜지스터에 대해 고유의 비선형성을 야기한다. 제 3 세대 기지국용 RF 전력 증폭기는 대략 4 MHz 폭의 스프레드 스펙트럼 광대역 코드 분할 다중 액세스(W-CDMA) 포맷으로 작동하도록 설계되며, 1개, 또는 2개 내지 4개 캐리어, 또는 이들의 임의의 결합과 함께 사용될 수도 있다. 임의의 경우, 최대 예상 동시 스프레드-스펙트럼 대역폭은 약 20 MHz이다.
이것은 범용 이동 원격통신 시스템(UMTS) 또는 개인 통신 서비스(PCS) 스펙트럼의 20 MHz 폭의 하위대역과 일치한다. 이러한 스펙트럼은 60 MHz 폭이기 때문에, 상이한 서비스 제공자가 각자에게 할당된 하위대역에서 동시에 용이하게 동작할 수 있다.
이러한 제 3 세대 네트워크의 구현을 가속화시키기 위하여, 운용자들 사이에는 RF 전력 증폭기 및 안테나를 구비한 기지국을 포함하는 "공통" 인프라구조 구성요소를 공유하는 데 관심이 증가하고 있다. 이러한 솔루션은 이미 유럽 관할 기관(European regulatory egencies)에 의해 허여되었다.
이러한 시나리오에서는, 상이한 하위대역에 존재하는 신호를 갖는 기지국 전력 증폭기의 동작을 동시에 계획할 수 있다. 그 결과, 각 운용자가 자신의 할당량으로 한정되더라도, 스프레드 스펙트럼 신호의 실질적인 대역폭은 60 MHz에 도달할 수 있다.
전술한 바와 같이 RF 전력 증폭기의 비선형성은 트랜지스터로부터의 전력 전달을 최적화하도록 설계된 내부 및 외부 매칭 네트워크의 효과에 의해 증진된다. 이 현상은 증폭기의 광대역 선형 성능에 불리하다.
DC 전력을 트랜지스터에 전달하는 데 사용되는 바이어스 회로, 및 저주파 스퓨리어스 발생(lower frequency spurious generation)을 억압하기 위한 구성소자는, RF 매칭 회로와 상호작용하고 디바이스의 동작/비디오 대역폭에 영향을 주어 전력 전달 및 디바이스의 광대역 선형성의 열화 시에 자신을 표명하는 것으로 알려져 있다. 이러한 매칭 회로는, 예를 들어 US6,734,728로부터 알 수 있으며, 이 특허의 전체 내용은 본 명세서에서 참조로서 수록된다.
US6,734,728은 션트 네트워크와 함께 RF 전력 트랜지스터에 대한 예를 나타낸다. 이러한 구현은 RF 전력 트랜지스터의 광대역 성능과 연관된 문제점 중 일부분을 해결한다. 이러한 방법은 트랜지스터의 비디오 대역폭을 약 15-20 MHz로부터 약 40-45MHz로까지 개선한다.
본 발명은 첨부한 도면을 참조하여 비한정적인 실시예에 대한 다음의 설명을 읽으면 더욱 잘 이해된다. 도면에서 유사한 부분은 동일한 참조 특성에 의해 식별된다.
그러나, 본 발명은 유효한 추가적 또는 동등한 실시예를 동등하게 포괄하고 있으므로, 첨부한 도면이 본 발명의 특정 실시예의 몇 가지 양상만을 예시하고, 그에 따라 그것의 범주의 한정 사항이 아니라는 것에 유의해야 한다.
반도체 전력 디바이스는 플랜지(flange)와, 게이트, 플랜지에 전기적으로 연결된 소스 및 드레인을 구비한 다이와, 플랜지 상에 위치하며 입력, 출력 및 바이어스 입력을 구비한 드레인 매칭 회로 - 상기 입력은 드레인과 연결되고, 드레인 매칭 회로는 드레인과 플랜지 사이의 제 1 커패시터 및 제 1 커패시터 옆에 정렬된 제 2 커패시터와 직렬로 연결된 인덕터를 포함하며, 제 2 커패시터는 바이어스 입력과 연결되고 제 2 인덕터를 통해 제 1 커패시터와 병렬로 연결됨 - 와, 플랜지에 기계적으로 연결되고 게이트와 전기적으로 연결된 입력 단자와, 플랜지에 기계적으로 연결되고 드레인 매칭 회로의 출력과는 전기적으로 연결된 출력 단자와, 상기 플랜지에 기계적으로 연결되고 바이어스 입력을 통해 드레인과 전기적으로 연결된 입력 바이어스 단자를 포함한다.
제 2 커패시터의 값은 제 1 커패시터에 비해 크고 제 1 커패시터와 제 2 커패시터 사이의 거리는 짧으며, 커플링 본드 와이어(coupling bond wire)는 작은 인덕턴스를 생성한다. 디바이스는 플랜지 상에 위치하며 입력 및 출력을 구비한 게이트 매칭 회로 - 상기 출력은 게이트에 연결됨 -와, 플랜지에 기계적으로 연결되고 게이트 매칭 회로를 통해 게이트와 전기적으로 연결된 입력 바이어스 단자를 더 포함한다. 다이는 LDMOS 트랜지스터이다. 게이트 매칭 네트워크는 두 개의 T 네트워크와 하나의 션트(shunt) 네트워크를 포함한다. 바이어스 입력 단자는 T 네트워크를 통해 션트 네트워크와 연결된다. 각 T 네트워크는 직렬로 연결된 제 1 및 제 2 본드 와이어와, 본드 와이어의 접속부와 소스 사이에 연결된 커패시터를 포함한다. 디바이스는 입력 단자와 게이트 사이에 전기적으로 연결된 입력 차단 커패시터를 더 포함한다. 차단 커패시터는 입력 단자의 가까운 단부(proximal end) 상에 위치한다. 디바이스는 출력 단자와 드레인 사이에 전기적으로 연결된 출력 차단 커패시터를 더 포함한다. 차단 커패시터는 출력 단자의 가까운 단부 상에 위치한다. 다수의 다이, 다수의 게이트 매칭 회로 및 다수의 드레인 매칭 회로가 제공된다. 드레인 매칭 네트워크의 입력은 인덕터를 통해 드레인 매칭 네트워크의 출력과 연결된다. 인덕터는 본드 와이어로 형성된다. 드레인 매칭 네트워크의 바이어스 입력은 인덕터를 통해 입력 바이어스 단자와 연결된다. 인덕터는 본드 와이어로 형성된다. 제 1 인덕터는 약 200 pH의 값을 가지고, 제 1 커패시터는 약 200 pF의 값을 가지며, 제 2 인덕터는 약 100 pH의 값을 가지고, 제 2 커패시터는 약 10 nF의 값을 갖는다.
광대역 고주파 (RF) 신호 증폭기는 받침대(pedestal)의 표면에 부착되고 RF 입력 및 RF 출력을 구비하는 적어도 하나의 트랜지스터와, 바이어스 입력 및 바이어스 출력과, 트랜지스터를 위한 지지 구조체, 기준 접지 및 방열 소자(heat sink)를 포함하는 받침대와, 트랜지스터 입력에 전기적으로 접속된 RF 입력 경로와, 입력 신호를 입력 임피던스에서 트랜지스터 입력에 연결하도록 구성된 입력 매칭 네트워크와, 트랜지스터 입력을 입력 작동점으로 바이어싱하도록 구성된 입력 직류 (dc) 바이어스 네트워크와, 트랜지스터 출력에 전기적으로 접속된 RF 출력 경로와, 각각의 구성소자의 출력 신호를 출력 임피던스에서 트랜지스터 출력에 연결하도록 구성된 출력 매칭 네트워크, 및 트랜지스터 출력을 출력 작동점으로 바이어싱하도록 구성된 출력 dc 바이어스 네트워크를 포함하되, 출력 dc 바이어스 네트워크는 드레인과 기준 접지 사이의 제 1 커패시터 및 제 1 커패시터의 옆에 정렬된 제 2 커패시터와 직렬로 연결된 인덕터를 포함하며, 제 2 커패시터는 바이어스 입력과 연결되고 제 2 인덕터를 통해 제 1 커패시터와 병렬로 연결된다.
또한, 제 2 커패시터의 값은 제 1 커패시터에 비해 크고 제 1 커패시터와 제 2 커패시터 사이의 거리는 짧으며, 커플링 본드 와이어는 작은 인덕턴스를 생성한다. 다수의 트랜지스터는 받침대 상에 제공되고, 입력 경로는 RF 입력 신호를 다수의 구성소자의 입력 신호로 분할하도록 구성된 스플리터를 포함한다. 출력 경로는 트랜지스터 출력에서 수신된 구성소자의 출력 신호를 RF 출력 신호로 연결하도록 구성된 신호 병합기를 포함한다. 인덕터는 본드 와이어로 형성된다. 입력 매칭 네트워크는 인쇄 회로 보드에 구현되며 구성소자의 입력 신호를 각각의 트랜지스터 입력에 전기적으로 접속시키는 전송 라인을 포함하되, 전송 라인은 상기 RF 입력 신호의 기본 주파수 파장의 대략 1/4의 길이를 갖는다. 출력 매칭 네트워크는 인쇄 회로 보드에 구현되며 구성소자의 출력 신호를 결합기에 전기적으로 접속시키는 전송 라인을 포함하되, 전송 라인은 RF 입력 신호의 기본 주파수 파장의 대략 1/4의 길이를 갖는다. 신호 스플리터 및 신호 병합기는 수동 소자이다. 입력 임피던스는 비교적 높고, 입력 작동점은 비교적 낮다. 증폭기는 각각의 입력 경로 전송 라인을 각각의 트랜지스터 입력에 전기적으로 접속시키는 다수의 제 1 컨덕터와, 각각의 출력 경로 전송 라인을 각각의 트랜지스터 출력에 전기적으로 접속시키는 다수의 제 2 컨덕터를 더 포함한다.
다른 반도체 전력 디바이스는 플랜지와, 게이트, 소스 및 드레인을 구비한 다이 - 상기 소스는 플랜지에 전기적으로 연결됨 -와, 플랜지 상에 위치하며 입력 및 출력을 구비하되, 출력은 게이트에 연결된 게이트 매칭 회로와, 플랜지에 기계적으로 연결되며 게이트 매칭 회로를 통해 게이트와 전기적으로 연결된 입력 바이어스 단자와, 플랜지 상에 위치하며 입력, 출력 및 바이어스 입력을 구비한 드레인 매칭 회로 - 입력은 드레인과 연결되고, 드레인 매칭 회로는 드레인과 플랜지 사이의 제 1 커패시터 및 제 1 커패시터 옆에 정렬된 제 2 커패시터와 직렬로 연결된 인덕터를 포함하며, 제 2 커패시터는 바이어스 입력과 연결되고 제 2 인덕터를 통해 제 1 커패시터와 병렬로 연결되며, 제 2 커패시터의 값은 제 1 커패시터에 비해 크고 제 1 커패시터와 제 2 커패시터 사이의 거리는 짧으며, 커플링 본드 와이어는 작은 인덕턴스를 생성함 - 와, 플랜지에 기계적으로 연결되고 게이트와 전기적으로 연결된 입력 단자와, 플랜지에 기계적으로 연결되고 드레인 매칭 회로의 출력과 전기적으로 연결된 출력 단자와, 플랜지에 기계적으로 연결되고 바이어스 입력을 통해 드레인과 전기적으로 연결된 입력 바이어스 단자를 포함한다.
게이트 매칭 네트워크는 두 개의 T 네트워크와 하나의 션트 네트워크를 포함한다. 바이어스 입력 단자는 각각의 션트 네트워크와 연결된다. 각 T 네트워크는 직렬로 연결된 제 1 및 제 2 본드 와이어와, 본드 와이어의 접속부와 소스 사이에 연결된 커패시터를 포함한다. 디바이스는 입력 단자와 게이트 사이에 전기적으로 연결된 입력 차단 커패시터를 더 포함한다. 차단 커패시터는 입력 단자의 가까운 단부 상에 위치한다. 디바이스는 출력 단자와 드레인 사이에 전기적으로 연결된 출력 차단 커패시터를 더 포함한다. 차단 커패시터는 상기 출력 단자의 가까운 단부 상에 위치한다. 다수의 다이, 다수의 게이트 매칭 회로 및 다수의 드레인 매칭 회로가 제공된다. 드레인 매칭 네트워크의 입력은 인덕터를 통해 드레인 매칭 네트워크의 출력과 연결된다. 인덕터는 본드 와이어로 형성된다. 드레인 매칭 네트워크의 상기 바이어스 입력은 인덕터를 통해 입력 바이어스 단자와 연결된다. 인덕터는 본드 와이어로 형성된다. 제 1 인덕터는 약 200 pH의 값을 가지고, 제 1 커패시터는 약 200 pF의 값을 가지며, 제 2 인덕터는 약 100 pH의 값을 가지고, 제 2 커패시터는 약 10 nF의 값을 갖는다.
본 발명의 목적, 특징 및 장점은 다음의 바람직한 실시예에 대한 설명을 읽으면 당업자에게는 용이하게 명확해질 것이다.
도 1은 RF 전력 트랜지스터(110)를 포함하는 RF 전력 트랜지스터 패키 지(100)의 내부의 출력 경로 및 출력 매칭 소자를 나타낸다. 입력 매칭 네트워크는 이 도면에는 도시하지 않았다. RF 전력 트랜지스터(110)의 드레인은 제 1 외부 단자(160)와 연결되며, 제 1 커패시터(140)와 직렬로 접지에 연결된 제 1 인덕터(120)를 포함하는 드레인 또는 출력 매칭 네트워크를 포함한다. 제 1 인덕터(120)와 제 1 커패시터(140) 사이의 노드는 또한 제 2 인덕터(130)를 통해서 제 2 외부 출력 단자(170)와 연결된다. 커패시터(150)는 커패시터(140)에 물리적으로 매우 근접하게 배치된다. 따라서, 이러한 2개의 커패시터(140, 150)는 매우 작은 인덕터(130)를 통해서 병렬로 연결된다. 일반적으로, 커패시터(150)는 커패시터(140)에 비해 매우 크다. 제 2 인덕터(130)와 제 2 출력 단자(170) 사이의 노드는 제 2 커패시터(150)를 통해서 접지와 연결된다. 제 1 단자(160)와 연결된 외부 종단 네트워크(180)도 또한 도시되어 있다. 제 2 단자(170)는 DC 바이어스 입력으로서 기능하며, 저주파 성분을 억압하기 위한 대형 외부 커패시터(190)를 일반적으로 포함한다.
매칭 성분 및 외부 DC 바이어스 회로의 이 특정 내부 구조체는 디바이스의 광대역 성능을 최대화하면서 RF 전력 트랜지스터의 전력 전달을 최대화시키도록 선택 및 배치된다. LDMOS 트랜지스터는 일반적으로 RF 전력 트랜지스터로 사용된다. 종래기술에서 알려진 바와 같이, 이러한 트랜지스터는 션트 인덕터(120)를 사용하여 드레인-소스 출력 커패시턴트 Cds를 공진시킨다. 도 1에 도시한 예시적인 실시예에 따르면, 인덕터(120)는 트랜지스터의 능동 반도체 디바이스의 외부에 물리적으로 직접 배치되지만, 여전히 전통적인 트랜지스터 패키지 내에 배치된다. 이 인덕터(130)는 또한 DC 바이어스 전압을 위한 경로도 제공한다. 이 인덕터의 값은 오히려 작은데, 이는 그것의 기능이 f0에서 공진하는 것이기 때문이다. 당업자라면 이해할 수 있는 바와 같이, 이러한 인덕터(120)는 커패시터(150) 및 인덕터(130)에 의해 형성된 소위 비디오 주파수 필터 블록에서 양호하게 기능할 수 있다. 비디오 필터링 커패시터는 하우징 내에서 DC 커패시터(140) 다음에 병렬로 배치된다. 양측의 커패시터(140, 150)는 본드 와이어와 같은 물리적으로 실현가능한 커넥션을 기본적으로 나타내는 소형 인덕터(130)에 의해서만 분리된다. 드레인 바이어스는 인덕터(130, 120)를 통해 별도의 리드 상에서 패키지의 외부로부터 커패시터(150)로 접속되어 결과적으로 드레인 단자에 접속된다.
도 2는, 예를 들어 도 1에 도시한 회로의 예시적인 실시예의 주파수 응답을 나타낸다. 상이한 소자의 예시적인 값은, 예를 들어 인덕터(120)에 대해서는 대략 200 pH로서, 여기서는 구체적으로 211 pH 및 0.01 Ω이고, 커패시터(140)의 경우에는 대략 200 pF로서, 여기서는 구체적으로 215 pF이며, 인덕터(130)에 대해서는 대략 100 pH이고, 커패시터(150)의 경우에는 대략 10 nF이다. 외부 커패시터(190)는, 예를 들어 대략 10㎌의 값을 가질 수 있고, 네트워크(180)는 50Ω의 종단 저항 뿐 아니라 15.81Ω의 저항 및 공진 주파수 1/4 람다를 갖는 마이크로스트립 전송 라인을 포함할 수 있다. 주파수 응답은 1 GHz인 2차 피크를 나타낸다. 따라서, 회로는 100 MHz 이하에서 30dB보다 큰 감쇠를 제공한다. 2차 피크의 위치는 인덕 터(130)의 값에 의존한다. 그것은 매우 작아야 하는데, 이는 커패시터(150)가 물리적으로 커패시터(140)의 다음에 있어야 함을 의미한다. 예를 들어, 제안된 0.1 nH의 인덕터(130) 대신에 1 nH의 인덕터는 300 MHz의 주파수까지 2차 피크를 하향 쉬프트시키고 100 MHz에서 20 dB까지 감쇠율을 감소시킨다.
도 3은 도 1에 도시한 바와 같은 개념에 따른 예시적인 실시예를 나타낸다. 동일한 소자는 동일한 번호로 나타낸다. 추가 인덕터(210, 220)가 이 실시예에 포함되는데, 이는 이러한 추가 인덕터가 내부 매칭 구조체를 출력 단자(160, 170)와 연결시키는 데에 각각 사용된 커넥션 와이어에 의해 생성되기 때문이다. 또한, 본드 와이어(210)를 출력 단자(160)와 연결하기 위한 출력 커플링 커패시터(230)는 점선으로 표시된다. 도 3은 대체 소자 전압원, 내부 저항 및 커패시턴스를 통한 진성 LDMOS 전력 트랜지스터를 나타낸다. 드레인과 외부 단자(160)와의 커플링은 인덕터(210)에 의해서 제공되는데, 이 인덕터(210)는, 예를 들어, 각각의 본드 와이어를 나타낸다. 커패시터(150)와 인덕터(130) 사이의 노드와 단자(170)의 커플링은, 예를 들어 각각의 본드 와이어에 의해 생성된 인덕터(220)에 의해 제공된다.
도 3에 도시한 바와 같은 등가 회로의 물리적 실시예가, 예를 들어 도 4에 도시된다. US6,734,728의 도 4A에 도시한 종래기술의 트랜지스터와 유사하게, 이 전력 트랜지스터(300)는 전기적 접지를 위해서 뿐 아니라 패키지 내의 모든 커넥터 및 소자에 대한 기계적 지지부를 제공하는 받침대를 구비한 플랜지(305)를 포함한다. 또한, 인쇄 회로 기판은 상이한 디바이스에 지지부 및 접속성을 제공하는 데 사용될 수 있다. 받침대는 회로 보드와 같이 기능할 수 있다. 디바이스는 광대역 RF 신호 증폭기를 형성할 수도 있고, 입력 단자(310), 출력 단자(160), 전계 효과 트랜지스터 다이(110), 게이트 매칭 네트워크 및 드레인 매칭 네트워크를 포함한다. 게이트 매칭 네트워크는 바이어스 공급부에 대해서 출력 매칭 네트워크와 동일한 방식으로 형성된다. 따라서, 추가 커패시터(306)는 입력 측 상에서 하우징 내에 배치된다. 바이어스 공급 단자(350)는 본드 와이어(307)를 통해서 이 추가 입력 공급 커패시터(306)와 연결된다. 이 본드 와이어(307)는 다른 인덕터를 형성한다. 커패시터(306)는, 출력 회로 내의 바이어스 구성과 유사하게, 인덕터/본드 와이어(308)를 통해서 커패시터(317)와 연결된다.
전계 효과 트랜지스터 다이(110)는 바람직하게는 LDMOS 디바이스이다. 다이(110)는 플랜지(305)에 본딩되어, 그에 의해 다이(110)를 플랜지에 열적 및 기계적으로 연결하고, 소스를 플랜지(305)에 전기적으로 연결한다. 이 트랜지스터(300)는 입력 바이어스 단자(350) 및 출력 바이어스 단자(170)를 구비하고 있기 때문에, 트랜지스터(300)는 RF 신호 증폭기와 같은 5 단자 디바이스를 형성한다. 도면, 및 트랜지스터 다이가 LDMOS 디바이스인 것으로 예시되는 다음의 설명에서, 당업자라면, 수용가능한 증폭기를 생산할 그 밖의 다이 유형에 대한 수많은 선택안이 있음을 이해할 것이다.
또한, 트랜지스터(300)가 입력 DC 차단 커패시터(332) 및 출력 DC 차단 커패시터(230)를 갖고 있음에 유의해야 한다. 입력 차단 커패시터(332)는 입력 단자(310)에 본딩된 제 1 단자를 다이(110)에 가까운 위치에서 구비하고 있으며, 다이(110)의 게이트에 전기적으로 연결된 제 2 단자를 갖는다. 출력 차단 커패시 터(230)는 입력 단자(320)에 본딩된 제 1 단자를 다이(110)에 가까운 위치에서 구비하고 있으며, 다이(110)의 드레인에 전기적으로 연결된 제 2 단자를 갖는다.
본드 와이어는 트랜지스터(300)의 소자를 전기적으로 연결하는 데 사용된다. 이러한 본드 와이어는, 많은 경우에 일반적인 작동 주파수에서 간과될 수 없는 자기-인덕턴스(self-inductance)를 갖는다. 본드 와이어는 입력 차단 커패시터(332)를 통해서 다이(110)의 게이트를 입력 단자(310)에 전기적으로 연결하고, 출력 차단 커패시터(230)를 통해서 다이(110)의 드레인을 출력 단자(160)에 전기적으로 연결하는 데 사용된다. 특정 본드 와이어의 저항성을 낮추기 위해서, 이러한 본드 와이어는 다수 개(도면에는 도시하지 않음)가 병렬로 사용될 수 있다. 게이트 매칭 네트워크는 RF 공급부로부터 도래하는 RF 전력을 다이(110)의 게이트에 효과적으로 연결하는 데 필요하다. 마찬가지로, 드레인 매칭 네트워크도 또한 다이(110)의 드레인으로부터 도래하는 RF 전력을 RF 출력 및 로드에 효과적으로 연결하는 데 필요하다. 전술한 바와 같이, 게이트 매칭 네트워크는 드레인 매칭 네트워크와 동일한 방식으로 개선된다.
게이트 매칭 네트워크는 다이(110)의 게이트와 연관된 입력 커패시턴스 뿐 아니라 본드 와이어 인덕터에 대한 보상을 제공한다. 게이트 매칭 네트워크는 "T-네트워크" 및 "션트 네트워크"를 포함한다. T-네트워크는 입력 차단 커패시터(332)에 연결된 제 1 본드 와이어 인덕턴스(311), 다이(110)의 게이트에 연결된 제 2 본드 와이어 인덕턴스(312), 및 플랜지(305) 상의 접지에 연결된 제 1 입력 커패시터(316)를 포함하는데, 이들은 각각 중앙 노드에 연결된다. 션트 네트워크는 제 2 입력 커패시턴스(306)에 연결된 제 3 본드 와이어 인덕턴스(307)를 포함하는데, 이 제 2 입력 커패시턴스(306)는 제 4 본드 와이어(308)를 통해서 비교적 높은 커패시턴스의 제 3 입력 커패시턴스(317)와 연결된다. 제 3 입력 커패시턴스(317)는 차단 커패시터로서, 인덕턴스(307/308)가 다이(319)의 게이트에서 DC 바이어스로부터 접지로 단락되는 것을 방지한다. 본드 와이어 인덕턴스(307/308)는 본드 와이어(313)를 통해서 다이(110)의 게이트에 연결되며, 제 2 및 제 3 입력 커패시터(306, 317)는 플랜지(305) 상의 접지에 연결된다.
T-네트워크는 작동 주파수에서 트랜지스터 입력 단자(310) 내로 "보이는(looking)" 임피던스를 변환하여, 단자(310)에 접속된 라인(도시하지 않음)의 출력 임피던스를 매칭시킨다. 션트 네트워크는 게이트 리액턴스를 무효로 하면서 기본 신호 주파수에서의 공진을 제공한다.
드레인 튜닝 네트워크는 다이(110)의 드레인과 연관된 커패시턴스 뿐 아니라 본드 와이어 인덕터에 대한 보상을 제공한다. 드레인 튜닝 네트워크는 도 3에 도시한 바와 같이 션트 네트워크 및 직렬 인덕턴스를 포함한다. 유사한 소자는 유사한 번호로 나타낸다. 직렬 인덕턴스는 다이(110)의 드레인을 출력 차단 커패시터(230)에 접속시키는 제 5 본드 와이어(210)의 결과이다. 션트 네트워크는 제 1 출력 커패시터(140)에 한쪽 단부가 연결된 제 4 본드 와이어 인덕턴스(120)를 포함한다. 제 4 본드 와이어 인덕턴스(120)는 다이(110)의 드레인에 다른 단부가 연결되며, 제 1 출력 커패시터(140)는 플랜지(305) 상의 접지에 연결된다. 제 5 본드 와이어 인덕턴스(130)는 제 1 커패시터를 커패시터(140) 옆에 물리적으로 배치된 제 2 커패시터(150)와 연결한다. 전술한 바와 같이, 이러한 소자는 사전결정된 로드 임피던스에서의 광대역 매칭을 제공하여, 효율적인 증폭 동작을 위한 바람직한 전력 레벨을 제공한다.
입력 바이어스 본드 와이어(307)는 추가 본드 와이어(308) 및 제 2 입력 커패시터(317)를 거쳐서 입력 바이어스 단자(350)를 다이(110)의 게이트에 전기적으로 연결하는 데 사용된다. 출력 바이어스 본드 와이어(220)는 제 1 및 제 2 출력 커패시터(140, 150)와 제 4 및 제 5 본드 와이어(120, 130)를 거쳐서 출력 바이어스 단자(170)를 다이(110)의 드레인에 전기적으로 연결하는 데 사용된다.
도 5는 디바이스(300)와 유사하게 구성되어 병렬로 연결되고 동작하는 신규한 전력 트랜지스터 디바이스(500)의 대안 형태에 대한 물리적 구성을 예시한다. 이 트랜지스터(500)에 대한 등가 회로는 도 6에 나타낸다. 트랜지스터(500)는 7개의 단자, 즉 입력 단자(510), 출력 단자(520), 플랜지(505), 제 1 입력 바이어스 단자(550), 제 2 입력 바이어스 단자(555), 제 1 출력 바이어스 단자(560) 및 제 2 출력 바이어스 단자(565)를 구비하고 있다.
제 1 다이 회로는 다이(519), 커패시터(516, 517)를 구비한 제 1 게이트 튜닝 네트워크, 및 제 1 드레인 튜닝 네트워크(518, 531, 547, 548, 549, 561)를 갖는다. 제 2 다이 회로는 다이(529), 커패시터(526, 527)를 구비한 제 2 게이트 튜닝 네트워크, 및 제 2 드레인 튜닝 네트워크(528, 530, 544, 545, 546, 566)를 갖는다. 각 다이 회로는 전술한 바와 같이 도 4의 트랜지스터(300)와 함께 개별적으로 기능한다. 경제적 및 관례적인 제조 허용오차 내에서, 2개의 다이 회로가 매치 되어, 각 다이 회로는 로드를 거의 동일하게 공유한다. 또한, 당업자라면, 3개 이상의 다이 회로가 병렬로 연결되어 추가 전력 처리 능력을 제공할 수 있음을 이해할 것이다.
도 6은 도 5에 도시한 트랜지스터의 등가 회로도이다. 입력 신호는 입력 커패시터(532, 533) 및 단자(510)로 형성된 신호 스플리터를 통해 양 트랜지스터(519, 529)용으로 분할된다. 양 트랜지스터(519, 529)의 출력 신호는 출력 커패시터(542, 543) 및 단자(520)로 형성된 신호 병합기를 통해 결합한다. 또한, 도 6은 입력 및 출력 단자(510, 520)와 각각 연결된 1/4 람다 전송 라인(501, 502)을 도시한다. 또한, 출력 바이어스 피드 및 입력 바이어스 공급부가 표시되어 있다. 또한, 이득 매칭 네트워크가 드레인 매칭 네트워크와 유사하게 형성되어, 추가 커패시터(503, 504) 및 인덕터(551, 556)를 제각각 포함한다.
도 7은 도 5에 도시한 실시예와 유사한 도 6에 따른 예시적인 실시예의 상측도이다. 또한, 1/4 람다 전송 라인이 입력 단자(510, 520)에 제각각 부착된다. 또한, 도 7은 예를 들어 10 ㎌의 값을 갖는 정규의 외부 DC 차단 커패시터(570)(도 1에 도시함)가 바이어스 단자(550, 555, 560, 565)에 쉽게 부착될 수 있는 방식을 나타낸다. 바이어스 입력 단자(565)와 연결된 단일 차단 커패시터(570)만이 도 7에 도시되어 있다. 나머지 단자(550, 555, 560)에는 유사한 커패시터가 제공될 수 있다.
도 8 및 도 9는 US6,734,728의 도 4B에 도시되어 있는 트랜지스터 패키지를 사용하는 도 1에 따른 그러한 트랜지스터의 실질적인 개선에 대한 시뮬레이션을 도 시한다. 부가적인 내부 커패시터(150)를 시뮬레이션하기 위해, 도 8에서 원으로 나타낸 바와 같이 네 개의 10㎋ 커패시터가 외부 단자(550, 555, 560, 565) 상의 하우징에 가능한 한 근접하게 배치된다. 따라서, 내부 본드 와이어(551, 556, 561, 566)는 인덕터(130)로서 기능할 것이다. 이러한 본드 와이어는 1 nH 내지 1.5 nH의 추정 값을 갖는다. 추가 커패시터는 도 8에서 원으로 표시되어 있다. 이러한 구성은, 하우징 내에 부가적인 커패시터가 배치되어 있는 도 4, 도 5 및 도 7에 도시한 구성과는 대립되는 것으로서, 완벽하게 최적화된 것은 아니며 단지 근사치로서 기능할 수 있다. 그러나, 도 8에 도시한 구성은 도 9에 나타낸 바와 같은 주파 응답의 개선을 나타내고 있다.
도 9는 200 MHz 내지 300 MHz 사이에서 약 12 dB의 레벨로 발생하는 2차 이득 응답 피크를 나타내며, 2 GHz에서의 "대역 내" 이득은 약 14 dB이다. 100 MHz에서의 이득은 약 -18 dB이다. 2차 응답 피크에서 명백히 볼 수 있는 이중 피크는 패키지의 각 측면 상에서의 인덕턴스 및/또는 커패시터(130)의 값의 근소한 차이로부터 발생한다. 훨씬 더 작은 제 3 이득 피크는가 6 MHz 내지 20 MHz 사이에서 발생한다. 이 피크는 이하에서 설명될 것이다.
도 10은 2-톤 주파수 분리의 함수로서 상호변조 왜곡(intermodulation distortion: IMD) 반응을 도시한다. 보통 하위 또는 상위 주파수(f1, f2)가 사용되어 이러한 왜곡을 측정한다. 그 결과, 두 개의 주요 3차 왜곡 성분, 즉 3L=2f1-f2 및 3U=2f2-f1이 생성된다. 따라서, 도 10에서, 3L로 표시된 곡선은 상위 3차 IMD 산물을 나타내고 3U로 표시된 곡선은 하위 3차 IMD 산물을 나타낸다. 다시 한번, 상당한 IMD 증가는 200 내지 300 MHz 사이의 2차 이득 피크와 동시에 발생한다. 심지어 이중 피크 특성은 보존된다. 이제 "비증가(increase-free)" IMD 영역은 100 MHz에 걸쳐 연장된다. 가용 대역폭의 특징적 양상 중 하나는 전체 가용 주파수 범위에 걸쳐 3차 왜곡 성분(3L, 3U)의 편차가 최소이어야 한다는 것이다. 예를 들어, 하위 주파수에서 정의된 일반적인 IMD 레벨로부터 대략 3 dB 편차가 가용 대역폭을 결정하는 데 사용될 수 있다. 도 10에서 알 수 있는 바와 같이, 상위 및 하위 IMD 성분 모두에 대한 하위 주파수 왜곡 레벨은 대략 -50 dB이다. 대략 ±3 dB인 이들 두 개의 IMD 성분의 편차는 100 MHz 주변에서 관측될 수 있다. 따라서, 가용 대역폭은 100 MHz보다 더 많이 연장된다. 단지 40-45 MHz의 가용 대역폭을 나타내는 종래의 증폭기의 특성과 비교하면 IMD 대역폭에서 100% 또는 한 옥타브의 개선을 나타낸다.
도 4, 도 5 및 도 7에 도시한 바와 같이 물리적으로 커패시터(140) 옆에 있는 커패시터(150)를 패키지 내측에 배치함으로써 인덕턴스(130)가 감소한다면 "비증가" IMD 대역폭의 이러한 영역은 더 개선될 수 있다.
도 10에 도시한 측정된 IMD 특성을 상세히 분석하면 6 MHz 내지 200 MHz 사이의 주파수 범위에 발생하는 작은 리플을 발견하게 된다. 이것은 도 9한 도시한 제 3 이득 응답 피크에 정확하게 대응한다. 이러한 논점을 확대하기 위해, 도 11은 다시 위상 특성을 따르는 주파수 응답을 나타낸다.
위상 응답은 6 MHz 내지 20 MHz 범위에서 급격한 변화를 겪게 되는데, 이는 공진의 존재를 나타낸다. 사실, 저 주파수 성분을 필터링하기 위해 바이어스 회로에 사용되는 큰 외부 10㎌ 커패시터가 이러한 주파수 범위에서 병렬 공진을 나타낸다는 것은 증명되었다. 당업자라면, 회로 이득이 수십 dB 감소함에 따라 매우 낮은 임피던스 레벨에서 발생하는 이들 공진이 전체 IMD 특성에 수 dB만큼 영향을 끼칠 수 있다는 것을 알 것이다. 이러한 영향은, 특정 전력 레벨 및 전체적인 IMD 레벨이 최저인 바이어스 점에서 발생하는 "IMD 스위트 스폿(sweet spot)"에서 증폭기가 동작하는 경우에 더 현저하다. 하위 및 상위 IMD 항의 비대칭은 흔히 소위 "메모리 영향"에 의한 것이다. 도 11에서 제시된 데이터는, 가시적 비대칭성이 절대값까지 추적되며, 또한 장치에 제시되고 전체 바이어스 네트워크에 의해 수립된 비디오 임피던스의 급속한 위상 변경까지 추적됨을 나타낸다.
따라서, 본 발명은 전술한 목적을 수행하고, 결과 및 이점과 본원에서의 고유한 이점을 얻는 데 적합하다. 당업자에 의해 여러 변경이 이루어질 수 있지만, 그러한 변경은 첨부한 청구항에서 규정하는 본 발명의 사상 내에 포함된다.
본 발명에 따르면, 증폭기의 광대역 선형 성능을 개선하는 장치 및 방법이 제공된다.

Claims (41)

  1. 반도체 전력 디바이스로서,
    플랜지(flange)와,
    게이트, 소스 및 드레인을 구비한 다이 - 상기 소스는 상기 플랜지에 전기적으로 연결됨 - 와,
    상기 플랜지 상에 위치하며 입력, 출력 및 바이어스 입력을 구비한 드레인 매칭 회로 - 상기 입력은 상기 드레인과 연결되고, 상기 드레인 매칭 회로는 상기 드레인과 플랜지 사이의 제 1 커패시터 및 상기 제 1 커패시터 옆에 정렬된 제 2 커패시터와 직렬로 연결된 인덕터를 포함하며, 상기 제 2 커패시터는 상기 바이어스 입력과 연결되고 제 2 인덕터를 통해 상기 제 1 커패시터와 병렬로 연결됨 - 와,
    상기 플랜지에 기계적으로 연결되고 상기 게이트와 전기적으로 연결된 입력 단자와,
    상기 플랜지에 기계적으로 연결되고 상기 드레인 매칭 회로의 출력과는 전기적으로 연결된 출력 단자와,
    상기 플랜지에 기계적으로 연결되고 상기 바이어스 입력을 통해 상기 드레인과 전기적으로 연결된 입력 바이어스 단자를 포함하는
    반도체 전력 디바이스.
  2. 제 1 항에 있어서,
    상기 제 2 커패시터의 값은 상기 제 1 커패시터에 비해 크고,
    상기 제 2 인덕터는 100pH의 인덕턴스를 생성하는
    반도체 전력 디바이스.
  3. 제 1 항에 있어서,
    상기 플랜지 상에 위치하며 입력 및 출력을 구비한 게이트 매칭 회로 - 상기 출력은 상기 게이트에 연결됨 -와,
    상기 플랜지에 기계적으로 연결되고 상기 게이트 매칭 회로를 통해 상기 게이트와 전기적으로 연결된 입력 바이어스 단자를 더 포함하는
    반도체 전력 디바이스.
  4. 제 1 항에 있어서,
    상기 다이는 LDMOS 트랜지스터인
    반도체 전력 디바이스.
  5. 제 3 항에 있어서,
    게이트 매칭 네트워크는 두 개의 T 네트워크와 하나의 션트(shunt) 네트워크를 포함하는
    반도체 전력 디바이스.
  6. 제 5 항에 있어서,
    상기 바이어스 입력 단자는 T 네트워크를 통해 상기 션트 네트워크와 연결되는
    반도체 전력 디바이스.
  7. 제 5 항에 있어서,
    각 T 네트워크는 직렬로 연결된 제 1 및 제 2 본드 와이어와, 상기 본드 와이어의 접속부와 소스 사이에 연결된 커패시터를 포함하는
    반도체 전력 디바이스.
  8. 제 3 항에 있어서,
    상기 입력 단자와 상기 게이트 사이에 전기적으로 연결된 입력 차단 커패시터를 더 포함하는
    반도체 전력 디바이스.
  9. 제 8 항에 있어서,
    상기 차단 커패시터는 상기 입력 단자의 가까운 단부(proximal end) 상에 위치하는
    반도체 전력 디바이스.
  10. 제 1 항에 있어서,
    상기 출력 단자와 상기 드레인 사이에 전기적으로 연결된 출력 차단 커패시터를 더 포함하는
    반도체 전력 디바이스.
  11. 제 10 항에 있어서,
    상기 차단 커패시터는 상기 출력 단자의 가까운 단부 상에 위치하는
    반도체 전력 디바이스.
  12. 제 3 항에 있어서,
    다수의 다이, 다수의 게이트 매칭 회로 및 다수의 드레인 매칭 회로가 제공되는
    반도체 전력 디바이스.
  13. 제 1 항에 있어서,
    드레인 매칭 네트워크의 입력은 인덕터를 통해 상기 드레인 매칭 네트워크의 출력과 연결되는
    반도체 전력 디바이스.
  14. 제 13 항에 있어서,
    상기 인덕터는 본드 와이어에 의해 형성되는
    반도체 전력 디바이스.
  15. 제 1 항에 있어서,
    드레인 매칭 네트워크의 바이어스 입력은 인덕터를 통해 상기 입력 바이어스 단자와 연결되는
    반도체 전력 디바이스.
  16. 제 15 항에 있어서,
    상기 인덕터는 본드 와이어에 의해 형성되는
    반도체 전력 디바이스.
  17. 제 2 항에 있어서,
    제 1 인덕터는 200 pH의 값을 가지고, 상기 제 1 커패시터는 200 pF의 값을 가지며, 상기 제 2 인덕터는 100 pH의 값을 가지고, 상기 제 2 커패시터는 10 nF의 값을 갖는
    반도체 전력 디바이스.
  18. 광대역 고주파 (RF) 신호 증폭기로서,
    받침대(pedestal)의 표면에 부착된 적어도 하나의 트랜지스터 - 상기 트랜지스터는 RF 입력 및 RF 출력을 구비함 - 와,
    바이어스 입력 및 바이어스 출력과,
    상기 트랜지스터를 위한 지지 구조체, 기준 접지 및 방열 소자(heat sink)를 포함하는 받침대와,
    상기 트랜지스터 입력에 전기적으로 접속된 RF 입력 경로와,
    입력 임피던스에서 입력 신호를 상기 트랜지스터 입력에 연결하도록 구성된 입력 매칭 네트워크와,
    상기 트랜지스터 입력을 입력 작동점으로 바이어싱하도록 구성된 입력 직류 (dc) 바이어스 네트워크와,
    상기 트랜지스터 출력에 전기적으로 접속된 RF 출력 경로와,
    출력 임피던스에서 각각의 구성소자의 출력 신호를 상기 트랜지스터 출력에 연결하도록 구성된 출력 매칭 네트워크 및 상기 트랜지스터 출력을 출력 작동점으로 바이어싱하도록 구성된 출력 dc 바이어스 네트워크를 포함하되,
    상기 출력 dc 바이어스 네트워크는 드레인과 기준 접지 사이의 제 1 커패시터 및 상기 제 1 커패시터의 옆에 정렬된 제 2 커패시터와 직렬로 연결된 인덕터를 포함하며,
    상기 제 2 커패시터는 상기 바이어스 입력과 연결되고 제 2 인덕터를 통해 상기 제 1 커패시터와 병렬로 연결되는
    광대역 고주파 (RF) 신호 증폭기.
  19. 제 18 항에 있어서,
    상기 제 2 커패시터의 값은 상기 제 1 커패시터에 비해 크고,
    상기 제 2 인덕터는 100pH의 인덕턴스를 생성하는
    광대역 고주파 (RF) 신호 증폭기.
  20. 제 18 항에 있어서,
    다수의 트랜지스터는 상기 받침대 상에 제공되고,
    상기 입력 경로는 RF 입력 신호를 다수의 구성소자의 입력 신호로 분할하도록 구성된 스플리터(splitter)를 포함하는
    광대역 고주파 (RF) 신호 증폭기.
  21. 제 20 항에 있어서,
    상기 출력 경로는 상기 트랜지스터 출력에서 수신된 구성소자 출력 신호를 RF 출력 신호에 결합하도록 구성된 신호 병합기(signal merger)를 포함하는
    광대역 고주파 (RF) 신호 증폭기.
  22. 제 18 항에 있어서,
    상기 인덕터는 본드 와이어에 의해 형성되는
    광대역 고주파 (RF) 신호 증폭기.
  23. 제 18 항에 있어서,
    상기 입력 매칭 네트워크는 인쇄 회로 보드에 구현되며 구성소자의 입력 신호를 각각의 트랜지스터 입력에 전기적으로 접속시키는 전송 라인을 포함하되, 상기 전송 라인은 상기 RF 입력 신호의 기본 주파수 파장의 1/4의 길이를 갖는
    광대역 고주파 (RF) 신호 증폭기.
  24. 제 18 항에 있어서,
    상기 출력 매칭 네트워크는 인쇄 회로 보드에 구현되며 구성소자의 출력 신호를 결합기에 전기적으로 접속시키는 전송 라인을 포함하되, 상기 전송 라인은 상기 RF 입력 신호의 기본 주파수 파장의 1/4의 길이를 갖는
    광대역 고주파 (RF) 신호 증폭기.
  25. 제 21 항에 있어서,
    상기 신호 스플리터 및 신호 병합기는 수동 소자인
    광대역 고주파 (RF) 신호 증폭기.
  26. 삭제
  27. 제 21 항에 있어서,
    각각의 입력 경로 전송 라인을 각각의 트랜지스터 입력에 전기적으로 접속시키는 다수의 제 1 컨덕터와, 각각의 출력 경로 전송 라인을 각각의 트랜지스터 출력에 전기적으로 접속시키는 다수의 제 2 컨덕터를 더 포함하는
    광대역 고주파 (RF) 신호 증폭기.
  28. 반도체 전력 디바이스에 있어서,
    플랜지와,
    게이트, 소스 및 드레인을 구비한 다이 - 상기 소스는 상기 플랜지에 전기적으로 연결됨 - 와,
    상기 플랜지 상에 위치하며 입력 및 출력을 구비하되, 상기 출력은 상기 게이트에 연결된 게이트 매칭 회로와,
    상기 플랜지에 기계적으로 연결되며 상기 게이트 매칭 회로를 통해 상기 게이트와 전기적으로 연결된 입력 바이어스 단자와,
    상기 플랜지 상에 위치하며 입력, 출력 및 바이어스 입력을 구비한 드레인 매칭 회로 - 상기 입력은 상기 드레인과 연결되고, 상기 드레인 매칭 회로는 상기 드레인과 플랜지 사이의 제 1 커패시터 및 상기 제 1 커패시터 옆에 정렬된 제 2 커패시터와 직렬로 연결된 인덕터를 포함하고, 상기 제 2 커패시터는 상기 바이어스 입력과 연결되고 제 2 인덕터를 통해 상기 제 1 커패시터와 병렬로 연결되며, 상기 제 2 커패시터의 값은 상기 제 1 커패시터에 비해 크고, 상기 제 2 인덕터는 100pH의 인덕턴스를 생성함 - 와,
    상기 플랜지에 기계적으로 연결되고 상기 게이트와 전기적으로 연결된 입력 단자와,
    상기 플랜지에 기계적으로 연결되고 상기 드레인 매칭 회로의 상기 출력과 전기적으로 연결된 출력 단자와,
    상기 플랜지에 기계적으로 연결되고 상기 바이어스 입력을 통해 상기 드레인과 전기적으로 연결된 입력 바이어스 단자를 포함하는
    반도체 전력 디바이스.
  29. 제 28 항에 있어서,
    게이트 매칭 네트워크는 두 개의 T 네트워크와 하나의 션트 네트워크를 포함 하는
    반도체 전력 디바이스.
  30. 제 29 항에 있어서,
    상기 바이어스 입력 단자는 각각의 션트 네트워크와 연결된
    반도체 전력 디바이스.
  31. 제 29 항에 있어서,
    각 T 네트워크는 직렬로 연결된 제 1 및 제 2 본드 와이어와, 상기 본드 와이어의 접속부와 소스 사이에 연결된 커패시터를 포함하는
    반도체 전력 디바이스.
  32. 제 28 항에 있어서,
    상기 입력 단자와 상기 게이트 사이에 전기적으로 연결된 입력 차단 커패시터를 더 포함하는
    반도체 전력 디바이스.
  33. 제 32 항에 있어서,
    상기 차단 커패시터는 상기 입력 단자의 가까운 단부 상에 위치하는
    반도체 전력 디바이스.
  34. 제 28 항에 있어서,
    상기 출력 단자와 상기 드레인 사이에 전기적으로 연결된 출력 차단 커패시터를 더 포함하는
    반도체 전력 디바이스.
  35. 제 34 항에 있어서,
    상기 차단 커패시터는 상기 출력 단자의 가까운 단부 상에 위치하는
    반도체 전력 디바이스.
  36. 제 28 항에 있어서,
    다수의 다이, 다수의 게이트 매칭 회로 및 다수의 드레인 매칭 회로가 제공되는
    반도체 전력 디바이스.
  37. 제 28 항에 있어서,
    드레인 매칭 네트워크의 입력은 인덕터를 통해 상기 드레인 매칭 네트워크의 출력과 연결되는
    반도체 전력 디바이스.
  38. 제 37 항에 있어서,
    상기 인덕터는 본드 와이어에 의해 형성되는
    반도체 전력 디바이스.
  39. 제 28 항에 있어서,
    드레인 매칭 네트워크의 바이어스 입력은 인덕터를 통해 상기 입력 바이어스 단자와 연결되는
    반도체 전력 디바이스.
  40. 제 39 항에 있어서,
    상기 인덕터는 본드 와이어에 의해 형성되는
    반도체 전력 디바이스.
  41. 제 28 항에 있어서,
    상기 제 1 인덕터는 200 pH의 값을 가지고, 상기 제 1 커패시터는 200 pF의 값을 가지며, 상기 제 2 인덕터는 100 pH의 값을 가지고, 상기 제 2 커패시터는 10 nF의 값을 가지는
    반도체 전력 디바이스.
KR1020060070469A 2005-07-26 2006-07-26 반도체 전력 디바이스 및 광대역 고주파 (ｒｆ) 신호증폭기 KR100841119B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/189,498 US7564303B2 (en) 2005-07-26 2005-07-26 Semiconductor power device and RF signal amplifier
US11/189,498 2005-07-26

Publications (2)

Publication Number Publication Date
KR20070014087A KR20070014087A (ko) 2007-01-31
KR100841119B1 true KR100841119B1 (ko) 2008-06-24

Family

ID=37441869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060070469A KR100841119B1 (ko) 2005-07-26 2006-07-26 반도체 전력 디바이스 및 광대역 고주파 (ｒｆ) 신호증폭기

Country Status (4)

Country Link
US (1) US7564303B2 (ko)
EP (1) EP1748487A3 (ko)
KR (1) KR100841119B1 (ko)
CN (1) CN1909363B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100962405B1 (ko) 2008-02-26 2010-06-11 전자부품연구원 내부 ｐｉ 정합 회로를 구비한 증폭기

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728671B2 (en) * 2008-01-17 2010-06-01 Infineon Technologies Ag Semiconductor power device with bias circuit
US7994630B2 (en) * 2009-02-09 2011-08-09 Infineon Technologies Ag Power transistor package with integrated bus bar
WO2010125431A1 (en) * 2009-04-30 2010-11-04 Freescale Semiconductor, Inc. Wireless communication device and semiconductor package device having a power amplifier therefor
EP2600525A3 (en) * 2009-04-30 2014-04-09 Freescale Semiconductor, Inc. Wireless communication device and semiconductor package device having a power amplifier therefor
US8659359B2 (en) 2010-04-22 2014-02-25 Freescale Semiconductor, Inc. RF power transistor circuit
US8143951B2 (en) 2010-07-08 2012-03-27 Telefonaktiebolaget L M Ericsson (Publ) Broadband transistor bias network
EP2458730B8 (en) 2010-11-29 2015-08-05 Nxp B.V. Radiofrequency amplifier
EP2463905B1 (en) 2010-12-10 2014-10-01 Nxp B.V. Packaged RF transistor with special supply voltage leads
FR2969428B1 (fr) * 2010-12-21 2013-01-04 St Microelectronics Sa Commutateur electronique et appareil de communication incluant un tel commutateur
DE102011088617A1 (de) * 2011-12-14 2013-06-20 Forschungsverbund Berlin E.V. Elektrisch abstimmbares Impedanzanpassnetzwerk eines HF-Leistungstransistors
US8624676B2 (en) 2012-03-08 2014-01-07 Telefonaktiebolaget L M Ericsson (Publ) Broadband transistor bias network
KR101897165B1 (ko) 2012-04-17 2018-10-23 삼성전자주식회사 평형형 전력 증폭 장치 및 방법
JP6074695B2 (ja) * 2012-05-25 2017-02-08 パナソニックＩｐマネジメント株式会社 高周波増幅回路
JP5983117B2 (ja) * 2012-07-11 2016-08-31 三菱電機株式会社 半導体装置
US9312817B2 (en) * 2012-07-20 2016-04-12 Freescale Semiconductor, Inc. Semiconductor package design providing reduced electromagnetic coupling between circuit components
US9281283B2 (en) 2012-09-12 2016-03-08 Freescale Semiconductor, Inc. Semiconductor devices with impedance matching-circuits
EP2802075B1 (en) * 2013-05-07 2017-02-15 Ampleon Netherlands B.V. Dual-band semiconductor RF amplifier device
US9240390B2 (en) 2013-06-27 2016-01-19 Freescale Semiconductor, Inc. Semiconductor packages having wire bond wall to reduce coupling
EP2838194B1 (en) 2013-08-14 2017-10-04 Ampleon Netherlands B.V. Amplifier circuits
EP2879174B1 (en) * 2013-11-29 2021-09-08 Ampleon Netherlands B.V. Packaged RF power transistor device having next to each other ground leads and a video lead for connecting decoupling capacitors, RF power amplifier
JP6265415B2 (ja) * 2014-01-24 2018-01-24 住友電工デバイス・イノベーション株式会社 増幅装置
CN105308858B (zh) * 2014-03-21 2019-04-05 华为技术有限公司 一种功率放大电路及发射机
US9438184B2 (en) 2014-06-27 2016-09-06 Freescale Semiconductor, Inc. Integrated passive device assemblies for RF amplifiers, and methods of manufacture thereof
KR101601829B1 (ko) 2014-08-25 2016-03-10 알에프에이치아이씨 주식회사 고출력 반도체 소자 패키지
US10432152B2 (en) 2015-05-22 2019-10-01 Nxp Usa, Inc. RF amplifier output circuit device with integrated current path, and methods of manufacture thereof
EP3142252B1 (en) * 2015-09-10 2018-11-14 Ampleon Netherlands B.V. Video bandwidth in rf amplifiers
US9692363B2 (en) * 2015-10-21 2017-06-27 Nxp Usa, Inc. RF power transistors with video bandwidth circuits, and methods of manufacture thereof
US9571044B1 (en) * 2015-10-21 2017-02-14 Nxp Usa, Inc. RF power transistors with impedance matching circuits, and methods of manufacture thereof
US9800213B1 (en) 2016-06-20 2017-10-24 Nxp Usa, Inc. Amplifier devices with impedance matching networks that incorporate a capacitor integrated with a bond pad
JP6377305B2 (ja) * 2016-07-01 2018-08-22 三菱電機株式会社 増幅器
NL2017349B1 (en) * 2016-08-23 2018-03-06 Ampleon Netherlands Bv Packaged RF power amplifier having a high power density
US10447202B2 (en) * 2017-02-08 2019-10-15 Texas Instruments Incorporated Apparatus for communication across a capacitively coupled channel
US10069462B1 (en) * 2017-02-27 2018-09-04 Nxp Usa, Inc. Multiple-stage RF amplifier devices
US10141303B1 (en) * 2017-09-20 2018-11-27 Cree, Inc. RF amplifier package with biasing strip
US10270402B1 (en) * 2017-11-30 2019-04-23 Nxp Usa, Inc. Broadband input matching and video bandwidth circuits for power amplifiers
NL2020069B1 (en) * 2017-12-12 2019-06-21 Ampleon Netherlands Bv Packaged RF power amplifier
EP3503387B1 (en) 2017-12-20 2021-12-01 NXP USA, Inc. Rf power transistors with impedance matching circuits, and methods of manufacture thereof
CN108257895B (zh) * 2018-01-18 2024-04-12 深圳市振华微电子有限公司 半导体功率模块的功率老炼方法及老炼装置
US10541653B2 (en) * 2018-05-18 2020-01-21 Nxp Usa, Inc. Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
US10742178B2 (en) 2018-05-18 2020-08-11 Nxp Usa, Inc. Broadband power transistor devices and amplifiers and methods of manufacture thereof
JP7136524B2 (ja) * 2018-07-11 2022-09-13 住友電工デバイス・イノベーション株式会社 半導体増幅器
JP7302925B2 (ja) * 2018-08-29 2023-07-04 住友電工デバイス・イノベーション株式会社 高周波増幅器
WO2020097676A1 (en) * 2018-11-12 2020-05-22 Newsouth Innovations Pty Ltd A signal combiner
DE102018131040B4 (de) * 2018-12-05 2022-02-24 Ferdinand-Braun-Institut gGmbH, Leibniz- Institut für Höchstfrequenztechnik Hochfrequenz-Leistungstransistor und Hochfrequenz-Leistungsverstärker
EP3937375A1 (en) * 2020-07-09 2022-01-12 Infineon Technologies AG Device including power transistor and dc feed path and method
CN117240235B (zh) * 2023-11-16 2024-03-12 南京诺源医疗器械有限公司 功率放大电路和电子***

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299951A (ja) * 1992-04-23 1993-11-12 Nec Corp 半導体装置
JPH11220343A (ja) 1998-01-30 1999-08-10 New Japan Radio Co Ltd 高周波電力増幅器
US6674337B2 (en) 2000-03-28 2004-01-06 California Institute Of Technology Concurrent multi-band low noise amplifier architecture
US6734728B1 (en) 2002-12-19 2004-05-11 Infineon Technologies North America Corp. RF power transistor with internal bias feed

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488252A (en) * 1994-08-16 1996-01-30 Telefonaktiebolaget L M Erricsson Layout for radio frequency power transistors
US6099677A (en) * 1998-02-13 2000-08-08 Merrimac Industries, Inc. Method of making microwave, multifunction modules using fluoropolymer composite substrates
US6177834B1 (en) * 1998-12-02 2001-01-23 Ericsson, Inc. Output matched LDMOS power transistor device
CN1201483C (zh) * 1999-07-26 2005-05-11 恩尼技术公司 并联高压金属氧化物半导体场效应晶体管高功率稳态放大器
US6414389B1 (en) * 2000-01-28 2002-07-02 Ericsson Inc. Alignment pedestals in an LDMOS power package
AU2001232836A1 (en) * 2000-01-28 2001-08-07 Ericsson Inc. Multiple ground signal path ldmos power package
US6466094B2 (en) * 2001-01-10 2002-10-15 Ericsson Inc. Gain and bandwidth enhancement for RF power amplifier package
US6614308B2 (en) * 2001-10-22 2003-09-02 Infineon Technologies Ag Multi-stage, high frequency, high power signal amplifier
US7119613B2 (en) * 2002-01-24 2006-10-10 Koninklijke Philips Electronics N.V. RF amplifier
US6822321B2 (en) * 2002-09-30 2004-11-23 Cree Microwave, Inc. Packaged RF power transistor having RF bypassing/output matching network
CN100442656C (zh) * 2003-10-21 2008-12-10 瑞昱半导体股份有限公司 低噪声放大器及放大信号的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299951A (ja) * 1992-04-23 1993-11-12 Nec Corp 半導体装置
JPH11220343A (ja) 1998-01-30 1999-08-10 New Japan Radio Co Ltd 高周波電力増幅器
US6674337B2 (en) 2000-03-28 2004-01-06 California Institute Of Technology Concurrent multi-band low noise amplifier architecture
US6734728B1 (en) 2002-12-19 2004-05-11 Infineon Technologies North America Corp. RF power transistor with internal bias feed

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100962405B1 (ko) 2008-02-26 2010-06-11 전자부품연구원 내부 ｐｉ 정합 회로를 구비한 증폭기

Also Published As

Publication number Publication date
EP1748487A3 (en) 2016-05-25
EP1748487A2 (en) 2007-01-31
CN1909363A (zh) 2007-02-07
KR20070014087A (ko) 2007-01-31
US20070024358A1 (en) 2007-02-01
CN1909363B (zh) 2010-05-12
US7564303B2 (en) 2009-07-21

Similar Documents

Publication Publication Date Title
KR100841119B1 (ko) 반도체 전력 디바이스 및 광대역 고주파 (ｒｆ) 신호증폭기
US6734728B1 (en) RF power transistor with internal bias feed
EP2458730B1 (en) Radiofrequency amplifier
US6046641A (en) Parallel HV MOSFET high power stable amplifier
US7511575B2 (en) High-frequency power amplifier
CN108233881B (zh) 放大器电路和经封装的放大器电路
US9685915B2 (en) Amplification stage and wideband power amplifier
US7567128B2 (en) Power amplifier suppressing radiation of second harmonic over wide frequency band
US20080231373A1 (en) Output Circuit
US20120154053A1 (en) Power Transistor Output Match Network with High Q RF Path and Low Q Low Frequency Path
US6614311B2 (en) Micro-wave power amplifier
Park et al. Millimeter-wave series power combining using sub-quarter-wavelength baluns
JP2005516444A (ja) 補償されたｒｆ増幅器デバイス
JP2005516444A6 (ja) 補償されたｒｆ増幅器デバイス
TW201842729A (zh) 改進效率的對稱的ｄｏｈｅｒｔｙ功率放大器
CN111355455A (zh) 功率晶体管和具有谐波终端电路的放大器以及制造方法
US9450545B2 (en) Dual-band semiconductor RF amplifier device
CN112953415A (zh) 宽带功率晶体管装置和具有输出t型匹配和谐波终止电路的放大器以及其制造方法
Alizadeh et al. On design of wideband compact-size Ka/Q-band high-power amplifiers
CN112751535A (zh) 具有输入侧分数谐波谐振器电路的rf放大器
US6466094B2 (en) Gain and bandwidth enhancement for RF power amplifier package
CN115800931A (zh) 使用基带终止的t型匹配拓扑
KR20220078688A (ko) 도허티 증폭기
US20230136967A1 (en) Monolithic microwave integrated circuit device with internal decoupling capacitor
US20240014784A1 (en) Power amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140610

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170609

Year of fee payment: 10