JPH05299951A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05299951A
JPH05299951A JP4130113A JP13011392A JPH05299951A JP H05299951 A JPH05299951 A JP H05299951A JP 4130113 A JP4130113 A JP 4130113A JP 13011392 A JP13011392 A JP 13011392A JP H05299951 A JPH05299951 A JP H05299951A
Authority
JP
Japan
Prior art keywords
electrode
inductance
capacitor
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4130113A
Other languages
English (en)
Inventor
Hiroshi Yoshida
浩 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4130113A priority Critical patent/JPH05299951A/ja
Publication of JPH05299951A publication Critical patent/JPH05299951A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 高周波パワートランジスタの出力側整合回路
を構成するインダクタンスのバラツキをなくして、整合
性を安定に保って出力パワーの歩留りを良くする。 【構成】 トランジスタチップ1をマウントするための
電極3とパワー出力導出用の電極7との各一部に、等価
インダクタンス8,9を構成するパターンを直接形成す
る。これ等電極3,7とコンデンサ4とを互いに直接接
続し、バラツキの要因となるワイヤをなくす。 【効果】 接続用のワイヤをなくしたので、ワイヤの長
さや、高さのバラツキによる整合インダクタンスのバラ
ツキがなくなる。これにより、出力パワーの安定性が良
好となり、製造歩留りが向上する。

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明は半導体装置に関し、特に高周波パ
ワートランジスタのコレクタ出力側内部整合回路の構造
に関するものである。
【0002】
【従来技術】高周波用のパワートランジスタの出力側内
部整合回路は図1(A)に示す等価回路により構成され
るのが一般的である。この等価回路を実現するために、
従来では図2(A),(B)に示す構造が採用されてい
る。図2(A)はその平面図であり、(B)はその側面
図であり、図1(A)と同等部分は同一符号により示し
ている。
【0003】先ず、等価回路について図1(A)を参照
して説明する。高周波パワートランジスタ1のコレクタ
出力3はインダクタンス8を介してコンデンサ4の一電
極11へ接続されると共に、同じくインダクタンス8を
介して他のインダクタンス9へ接続され、このインダク
タンス9を介してパワー出力が導出されている。コンデ
ンサ4の他電極10は接地されている。
【0004】この等価回路を実現する構造について図2
(A),(B)を参照して説明する。高周波パワートラ
ンジスタはトランジスタチップ1の裏面のコレクタ部が
パッケージ電極3上にマウントされて取付けられてい
る。コンデンサ4はこの電極3とは独立した別の電極6
上にマウントされており、更に、これ等電極3,6とは
別の独立した電極7が設けられて、この電極7が出力導
出用電極として用いられる。
【0005】インダクタンス8,9はAu 線ワイヤから
なり、インダクタンス8は電気3とコンデンサ4の上部
電極11との間のワイヤにより形成される。インダクタ
ンス9は電極3と電極7との間のワイヤにより形成され
る。尚、2,5はマウント用ハンダを示しており、10
はコンデンサ4の下部電極を示す。
【0006】この様な従来の出力側内部整合回路構造で
は、Au ワイヤをインダクタンスとして使用しているの
で、その長さ及び高さが製造時にばらつくことになり、
よってインダクタンス8,9の各値がばらつき、整合さ
れるインダクタンスに良否のばらつきを生じることにな
る。そのため、出力されるパワーがこの整合の良否によ
って大きく影響を受け、製造時の歩留りを低下させると
いう欠点がある。
【0007】
【発明の目的】そこで、本発明はかかる従来技術の欠点
を解消すべくなされたものであって、その目的とすると
ころは、等価インダクタンスの値の製造時におけるばら
つきをなくして、歩留り向上を図るようにした半導体装
置を提供することである。
【0008】
【発明の構成】本発明による半導体装置は、トランジス
タチップと、このチップの裏面のコレクタ部がマウント
されかつ等価インダクタンスを構成するパターン部が一
部に形成された第1の電極と、一対の電極を有しその一
方の電極が前記等価インダクタンスを有する第1の電極
に直接接続されたコンデンサと、前記一方の電極に直接
接続され等価インダクタンスを構成するパターン部が一
部に形成された第2の電極とを含むことを特徴とする。
【0009】
【実施例】以下に、図面を用いて本発明の実施例につい
て詳述する。
【0010】図1は本発明の実施例を示す図であり、
(A)は等価回路図、(B)は平面図、(C)は側面図
を夫々示す。尚、図2と同等部分は同一符号により示し
ている。 トランジスタチップ1の裏面のコレクタ部は
電極3上にハンダ2によりマウントされており、この電
極3には直接等価インダクタンス8を形成するパターン
部が設けられている。このパターン部は図示する如く、
電極3に複数の矩形状孔部を並設して設け、これ等孔部
の間に残る細い電極部材の部分を等価インダクタンス8
として利用するようになっている。
【0011】コンデンサ4の一対の電極のうち上部電極
11はコンデンサ4の上面の他に両側面、更には裏面の
一部にまで延伸して被着された構造となっている。下部
電極10はコンデンサ裏面において上部電極11の裏面
部に達した部分とは離間して設けられており、この下部
電極10がハンダ5により電極6上にマウントして取付
けられている。
【0012】この上部電極11と等価インダクタンス8
を有する電極3とが接続されるが、この場合電極11は
直接電極3の先端部(トランジスタチップ1がマウント
されている他端部と対向する先端部であり、この他端部
と先端部との間にインダクタンス8が存在する様な構造
とされる)に直接ハンダ5を介して接続される。そのた
めに、コンデンサ4の上部電極11を側面及び裏面の一
部へ延伸して被着形成しており、この裏面の一部に被着
されている電極部分が電極3の先端部にマウントされ
る。
【0013】電極7にも、電極3と同様に等価インダク
タンス9が形成されており、電極3の等価インダクタン
ス8の形成パターンと同様なパターンが設けられてい
る。この電極7の先端部とコンデンサ4の上部電極11
とがハンダ5により直接接続されるが、この接続も、先
に説明した電極3との接続と同様な方法によって行われ
ている。
【0014】そして、電極7の他端部(コンデンサ4に
接続されている先端部とは等価インダクタンス9を挟ん
で対向する部分)からパワー出力が導出されるようにな
っている。
【0015】等価インダクタンス8,9を電極3,7の
一部にパターンとして予め形成する構造としているため
に、設計どうりのインダクタンス値が全て均一に得られ
ることになり、製造時のばらつきがなくなるのである。
【0016】
【発明の効果】叙上の如く、本発明によれば、電極部内
にインダクタンスを得るためのパターンを予め形成し、
電極をインダクタンスとして共用動作させるようにした
ので、Au ワイヤ線を用いる必要がなくなって、出力整
合状態が一定で安定となり、出力パワーの製造歩留りが
向上するという効果がある。
【図面の簡単な説明】
【図1】本発明の実施例を示す図であり、(A)はその
等価回路図、(B)はその平面図、(C)はその側面図
である。
【図2】従来の半導体装置を示す図であり、(A)はそ
の平面図、(B)はその側面図である。
【符号の説明】
1 トランジスタチップ 2,5 ハンダ 3,6,7 電極 4 コンデンサ 8,9 インダクタンス 10 コンデンサの下部電極 11 コンデンサの上部電極

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 トランジスタチップと、このチップの裏
    面のコレクタ部がマウントされかつ等価インダクタンス
    を構成するパターン部が一部に形成された第1の電極
    と、一対の電極を有しその一方の電極が前記等価インダ
    クタンスを有する第1の電極に直接接続されたコンデン
    サと、前記一方の電極に直接接続され等価インダクタン
    スを構成するパターン部が一部に形成された第2の電極
    とを含むことを特徴とする半導体装置。
  2. 【請求項2】 前記第1及び第2の電極の一部に夫々形
    成された等価インダクタンスは、各電極の幅を小とした
    パターン部からなることを特徴とする請求項1記載の半
    導体装置。
  3. 【請求項3】 前記トランジスタは高周波用パワートラ
    ンジスタであり、前記等価インダクタンス及び前記コン
    デンサにより前記トランジスタの出力側内部整合回路を
    構成していることを特徴とする請求項1または2記載の
    半導体装置。
JP4130113A 1992-04-23 1992-04-23 半導体装置 Pending JPH05299951A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4130113A JPH05299951A (ja) 1992-04-23 1992-04-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4130113A JPH05299951A (ja) 1992-04-23 1992-04-23 半導体装置

Publications (1)

Publication Number Publication Date
JPH05299951A true JPH05299951A (ja) 1993-11-12

Family

ID=15026266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4130113A Pending JPH05299951A (ja) 1992-04-23 1992-04-23 半導体装置

Country Status (1)

Country Link
JP (1) JPH05299951A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841119B1 (ko) * 2005-07-26 2008-06-24 인피니언 테크놀로지스 아게 반도체 전력 디바이스 및 광대역 고주파 (rf) 신호증폭기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841119B1 (ko) * 2005-07-26 2008-06-24 인피니언 테크놀로지스 아게 반도체 전력 디바이스 및 광대역 고주파 (rf) 신호증폭기

Similar Documents

Publication Publication Date Title
JPH0425036A (ja) マイクロ波半導体装置
JP2003163310A (ja) 高周波半導体装置
JPS5972757A (ja) 半導体装置
JP2728322B2 (ja) 半導体装置
JPH05299951A (ja) 半導体装置
JPS63202948A (ja) リ−ドフレ−ム
JPS63197346A (ja) 高周波半導体装置
JPH0697203A (ja) 半導体装置
JPH04296103A (ja) 高周波半導体混成集積回路装置
JPH05211279A (ja) 混成集積回路
JPS6010081Y2 (ja) マイクロ波集積回路
JPH06260857A (ja) 半導体装置
JPH0214558A (ja) 半導体集積回路装置
JPS5814607Y2 (ja) 半導体装置
JP3316556B2 (ja) 圧電共振子
JPH04237179A (ja) 半導体レーザ装置
JP2751956B2 (ja) 半導体装置に用いるリードフレーム
JPS6142149A (ja) 半導体装置
JP2541336B2 (ja) 集積回路装置の接続方法
JPH053229A (ja) 半導体装置
JPS63203001A (ja) 半導体装置
JPH06260563A (ja) トランジスタ用パッケージ
JPS60157240A (ja) 半導体装置
JPS5861652A (ja) 半導体装置
JPH01286383A (ja) 混成集積回路装置