KR100962405B1 - 내부 ｐｉ 정합 회로를 구비한 증폭기 - Google Patents

내부 ｐｉ 정합 회로를 구비한 증폭기 Download PDF

Info

Publication number
KR100962405B1
KR100962405B1 KR1020080017336A KR20080017336A KR100962405B1 KR 100962405 B1 KR100962405 B1 KR 100962405B1 KR 1020080017336 A KR1020080017336 A KR 1020080017336A KR 20080017336 A KR20080017336 A KR 20080017336A KR 100962405 B1 KR100962405 B1 KR 100962405B1
Authority
KR
South Korea
Prior art keywords
power amplifier
matching circuit
internal
capacitor
wibro
Prior art date
Application number
KR1020080017336A
Other languages
English (en)
Other versions
KR20090092059A (ko
Inventor
김동수
유찬세
한철구
이우성
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020080017336A priority Critical patent/KR100962405B1/ko
Publication of KR20090092059A publication Critical patent/KR20090092059A/ko
Application granted granted Critical
Publication of KR100962405B1 publication Critical patent/KR100962405B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 정합회로를 구비한 전력 증폭기에 관한 것으로서, 특히 고율전율 소재의 커패시터와 세선용접(Bond Wire) 된 인덕터를 포함하는 내부 PI 정합회로를 구비한 전력 증폭기에 관한 것이다.
본 발명에 따른 내부 PI 정합 회로를 구비한 증폭기는, 2개의 고용량 커패시터 및 상기 2개의 고용량 커패시터 사이에 위치하는 인덕터로 구성되는 PI 정합회로를 2단으로 직렬연결한 2단의 내부 PI 정합회로를 포함하여 구성된다.
본 발명은 정합회로의 사이즈를 소형화할 수 있으며, 그에 따라 증폭기 패키지의 크기가 작아지는 장점이 있다. 또한 패키지 내부에 2차 고조파 제거용 LC 회로를 추가적으로 구현함으로써 전력 증폭기의 성능을 개선할 수 있다.
정합회로, Matching Network, 전력증폭기, Power Amp, LC 공진회로

Description

내부 ＰＩ 정합 회로를 구비한 증폭기 {Power Amplifier With Internal Matching Network}
본 발명은 정합회로를 구비한 전력 증폭기에 관한 것으로서, 특히 종래의 λ/4 전송선로를 대체하여 고율전율 소재의 커패시터와 세선용접(Bond Wire) 된 인덕터를 적용하여 패키지 내부에 PI 정합회로를 구비한 전력 증폭기에 관한 것이다.
또한, 본 발명은 고유전율 커패시터와 세선용접 인덕터를 직렬연결한 LC 공진회로를 더 포함하는 패키지 내부에 PI 정합회로 및 LC 공진회로를 구비한 전력 증폭기에 관한 것이다.
최근 무선 인터넷에 대한 관심이 증가되면서 WiBro/WiMAX 시스템에 대한 개발이 활발히 이루어지고 있다. 특히 WiBro/WiMAX용 전력증폭기의 경우 비교적 높은 주파수 및 출력전력과 넓은 대역폭을 요구하므로, 기존의 전력소자 뿐만 아니라 GaN을 사용한 전력증폭기의 개발이 활발히 이루어지고 있다.
도 1은 Endyna Device Inc.에서 제안한 종래의 광대역 전력증폭기의 등가회 로를 도시하고 있다. 이러한 종래의 광대역 전력증폭기는 정합회로로서 2단의 λ/4 전송선로(Transmission Line)을 사용하였다. 이러한 λ/4 전송선로는 사이즈가 커서, 각 1단만 패키지 내부에 구현하고 나머지 1단은 패키지 외부에 구현하여야 하는 문제점이 있었다. 또한 패키지 내부에 구현된 λ/4 전송선로도 그 크기가 상당하여 전체 패키지의 사이즈를 증가시키는 문제점이 있다.
또한 이러한 패키지 사이즈의 증가는 전력증폭기 전체의 사이즈를 증가시키게 할 뿐만 아니라 전력증폭기의 가격을 상승시키며, 패키지 사이즈가 증대됨에 따라 2차 고조파 제거용 LC 공진회로와 같은 추가적인 회로를 패키지 내부에 구현할 수 없는 문제점이 존재한다.
전술한 바와 같은 문제점을 해결하기 위하여, 본 발명은 종래의 λ/4 전송선로를 대체하여 고유전율의 커패시터 및 세선용접된 인덕터를 이용한 PI 회로를 적용함으로써 패키지 내부에 정합회로를 구비한 증폭기를 제공하는 것을 목적으로 한다.
또한 2차 고조파 제거용 LC 공진회로를 추가함으로써 다기능을 가지면서도 소형의 패키지 크기를 유지하는 내부 정합회로 및 LC 공진회로를 구비한 전력 증폭기를 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여, 본 발명에 따른 2단의 내부 PI 정합회로를 구비한 전력 증폭기는, 패키지 내부에 2개의 고용량 커패시터 및 상기 2개의 고용량 커패시터 사이에 위치하는 인덕터로 구성되는 PI 정합회로를 2단으로 직렬연결한 2단의 내부 PI 정합회로를 포함한 증폭기를 제공한다.
이때, 상기 고용량 커패시터는 패키지 내부에 삽입된 유전체 기판의 상면과 하면에 금속 패턴을 적층하여 구현된 것이 바람직하고, 상기 인덕터는 패드와 패드 사이의 길이, 와이어의 두께 및 재질 중 어느 하나를 변경하여 인덕턴스 값을 조정할 수 있는 세선용접 형태로 구현된 것이 바람직하다.
본 발명의 다른 면에 따른 내부 PI 정합회로 및 LC 공진회로를 구비한 전력 증폭기는, 패키지 내부에 2단의 내부 PI 정합회로 및 고용량 커패시터와 인덕터를 직렬연결하여 구성된 LC 공진회로를 포함한 증폭기를 제공한다.
본 발명에 따르면, 고유전율의 소재를 이용한 커패시터와 세선용접(Bond Wire) 된 인덕터로 구현된 PI 네트워크로서 종래의 λ/4 전송선로를 대체한 내부 정합회로를 이용함으로써, 정합회로의 사이즈를 소형화할 수 있으므로 전체 패키지의 크기가 작아지는 장점이 있다.
또한 패키지 내부에 2차 고조파 제거용 LC 회로 등을 추가적으로 구현함으로써 전력 증폭기의 성능을 더욱 개선할 수 있다. 이러한 패키지의 소형화 및 다기능화는 전력 증폭기를 설계할 때 설계자가 좀 더 쉽고 효율적으로 설계할 수 있을 뿐만 아니라 패키지 외부에 구현될 회로를 감소시킴으로써 신뢰성 등을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 형태로 변형될 수 있으므로 본 발명의 범위가 다음에 기술되는 실시 예에 한정되는 것은 아니다. 또한 본 발명을 설명함에 있어, 관련된 공지 기능 등의 설명이 본 발명의 요지를 불필요하게 흐 릴수 있다고 판단되는 경우, 그러한 공지 기능 등에 대한 상세한 설명은 생략한다.
도 2는 본 발명에 따른 PI 네트워크를 이용한 정합회로를 도시한 블록 다이어그램이다.
본 발명에 의한 PI 네트워크를 이용한 정합회로(이하, PI 정합회로)는 λ/4 전송선로 (Transmission Line)를 대체하여 정합을 수행한다.
도 2에 도시된 바와 같이, PI 정합회로는 인덕터 La와, 일단부는 접지되고 타단부는 인덕터La의 양 단부와 병렬연결된 두 개의 고용량 커패시터 Ca로 구성된다. PI 정합회로를 이용함으로써 종래에 정합을 위하여 사용되었던 λ/4 전송선로보다 작은 크기로서 정합을 수행할 수 있다.
상기 인덕터 La의 용량값은 하기의 수학식 1에 의하여, 커패시터Ca의 용량값은 하기의 수학식 2에 의하여 구해진다.
Figure 112008014099094-pat00001
Figure 112008014099094-pat00002
본 발명에 의한 내부 PI 정합회로를 구비한 WiBro/WiMAX용 광대역 전력증폭기는, 전술한 내부 PI 정합회로를 고용량 커패시터와 세선용접(Bond Wire) 인덕터를 이용하여 구현한다.
즉, 증폭기 패키지 내부에 고유전율의 유전체 기판을 삽입하고 유전체의 상면과 하면에 금속 패턴을 적층함으로써, 고용량의 커패시터를 소형으로 구현한다. 이때, 상기 고유전율의 유전체로는 유전율 80 이상의 고유전율 세라믹 또는 유전율 수백의 강유전체를 이용하는 것이 바람직하다.
인덕터는, 패드와 패드 사이의 길이, 와이어의 두께, 높이 및 재질 중 어느 하나를 변경함으로써 인덕턴스 값을 조정할 수 있는 세선용접(Bond Wire) 형태로 구현한다.
도 3은 종래의 전력 증폭기에 본 발명에 의한 PI 정합회로를 적용시킨 블록 다이어그램이고, 도 4는 전술한 도 3의 블록다이어그램을 고용량 커패시터를 이용하여 구성한 전력 증폭기의 구성도이다.
증폭기 패키지의 내부는 GaN 등의 전력 소자와 입출력 정합회로에 필요한 커패시터, 인덕터, 전송선로(Transmission Line)로 구성된다.
도 4에 도시된 바와 같이, 본 발명은 종래 증폭기에서 정합을 위하여 적용하던 전송선로(Transmission Line)를 대체하여, 고용량 커패시터 및 세선용접(Bond Wire) 인덕터를 이용한 내부 PI 정합회로를 적용하여 정합을 수행한다.
커패시터는 패키지 내에 유전체 기판(예컨대, 세라믹 또는 폴리머 등)을 삽 입하고, 상기 유전체의 상면 및 하면에 도체 패턴(예컨대, 금속 패턴)을 적층하여 형성함으로써 커패시터를 구현한다. 이때, 고유전율의 유전체를 이용함으로써 커패시터의 사이즈를 줄일 수 있다. 즉, 유전율 80 이상의 고유전율 세라믹을 적용하거나 유전율 수백 이상의 강유전체 소재를 적용하여 소형의 고용량 커패시터를 구현할 수 있다.
인덕터는 세선용접(Bond Wire) 형태로 구현되며 패드와 패드 사이의 길이, 와이어의 두께, 높이, 재질 등에 따라 인덕턴스 값이 조정된다.
본 발명에서는, 종래에서는 패키지 내부와 외부에 각 1단씩 구현되어 있던 2단의 정합회로(예컨대, 전송선로)를 대체하여, 패키지 내부에 2단으로 PI 정합회로를 적용한다. 즉, 본 발명은 고용량 커패시터 및 세선용접 인덕터를 이용함으로써, 2단의 내부 PI 정합회로를 패키지 내에 적용할 수 있어 증폭기를 소형화하여 제작할 수 있다.
이러한 2단의 내부 PI 정합회로를 적용함에 있어서, 상호 병렬연결된 2개의 커패시터는, 병렬연결된 두 커패시터 값을 합산한 값과 등가인 하나의 커패시터로 대체하여 구현할 수 있다. 즉, 도 3과 도 4에 도시된 바와 같이, 상호 병렬연결된 2개의 커패시터 Ca와 Cb를 대신하여 두 커패시터의 용량값을 합산한 값과 등가의 값(Ca+Cb)을 가지는 하나의 커패시터로 대체할 수 있다. 또한, 커패시터 Cc와 Cd를 대체하여 Cc+Cd값을 가지는 하나의 커패시터로 대체하여 구현할 수 있다.
도 5는 본 발명에 따른 2차 고조파를 제거하는 LC 공진회로를 포함하는 WiBro/WiMAX용 광대역 전력증폭기의 블록다이어그램이고, 도 6은 도 5에서 도시된 증폭기의 일실시예를 도시한 개략도이다.
도시된 바와 같이, 인덕터 L1과 커패시터 C1를 직렬연결함으로써 2차 고조파를 제거할 수 있는 LC 공진회로를 구성할 수 있다. 이러한 LC 공진회로는, 도 6에 도시된 바와 같이, 유전체 기판(210) 위에 구성된 고용량 커패시터(212) 및 와이어 형태의 인덕터(211)로 구현될 수 있다.
본 발명의 또 다른 실시예로서, 전술한 2단의 내부 PI 정합회로 및 전술한 LC 공진회로를 모두 구비한 증폭기를 들 수 있다.
전술한 바와 같은 패키지 내에 삽입된 유전체 기판에 도체 패턴을 적층하여 구현된 고용량 커패시터 및 세선용접(Bond Wire) 형태로 구현된 인덕터를 이용하면, 2단의 내부 PI 정합회로 및 LC 공진회로를 소형의 크기로 구성할 수 있다. 이러한 소형의 PI 정합회로 및 LC 공진회로는 증폭기 패키지 내부에 구비할 수 있다. 따라서, 크기는 소형으로 유지하면서도 다양한 기능을 부가한 증폭기를 구성할 수 있다.
도 7은 인덕터의 와이어(Bond Wire)의 개수에 따른 자기 인덕턴스(Self Inductance) 값의 변화를 나타내는 그래프이다.
이때, 인덕터를 구성하는 본딩 와이어의 재질(Metal)은 Gold, 와이어의 지름은 20 ㎛, 총 길이는 2.6 ㎜로 적용하였다. 도시된 바와 같이, 와이어의 개수가 증가함에 따라 인덕턴스는 감소하면서도 일정한 값으로 수렴해 나간다.
또한, 상기 그래프에 따른 시뮬레이션 결과에는 나타내지 않았지만, 인덕터로부터 다이 패드(Die Pad)로의 션트(Shunt) 커패시턴스는 와이어의 개수증가에 따라 증가하게 된다. 따라서, 내부 매칭 회로(Internal Matching Network) 및 2차 고조파 제거용 LC 공진 회로 등을 구현할 때 이러한 특성들을 고려하여 패키지의 구조 및 상호접속(Interconnection)을 결정하는 것이 바람직하다.
이상에서 도면을 기초로 본 발명의 실시 예 등을 상세히 설명하였다. 본 기술 분야의 통상의 지식을 가진 자는 전술한 상세한 설명 및 도면으로부터 다양한 변형 및 균등한 타 실시예를 수행할 수 있을 것이므로, 본 발명의 진정한 기술적 보호 범위는 이하의 특허청구범위를 기초로하여 정하여지는 본 발명의 기술적 사상의 범위 및 그와 균등한 실시예를 포함하는 것은 자명할 것이다.
도 1은 종래의 광대역 전력증폭기의 등가회로를 도시하는 블록 다이어그램.
도 2는 본 발명에 따른 PI 네트워크를 이용한 정합회로를 도시한 블록 다이어그램.
도 3은 종래의 전력 증폭기에 PI 정합회로를 적용시킨 블록 다이어그램.
도 4는 전술한 도 3의 블록다이어그램을 고용량 커패시터를 이용하여 구성한 전력 증폭기의 구성도.
도 5는 본 발명에 따른 2차 고조파를 제거하는 LC 공진회로를 포함하는 증폭기의 블록다이어그램.
도 6은 도 5에서 도시된 증폭기의 일실시예를 도시한 개략도.
도 7은 인덕터의 와이어의 개수에 따른 자기 인덕턴스 값의 변화를 나타내는 그래프.

Claims (9)

  1. WiBro/WiMAX용 광대역 전력증폭기로서,
    전력증폭기; 및
    상기 전력증폭기의 입력단 및 출력단 각각에 연결된 2단의 내부 PI 정합회로를 포함하되,
    상기 각 2단의 내부 PI 정합회로는, 2개의 고용량 커패시터 및 상기 2개의 고용량 커패시터 사이에 위치하는 인덕터로 구성되는 PI 정합회로를 2단으로 직렬연결된 것이고,
    상기 전력 증폭기 및 상기 각 2단의 내부 PI 정합회로는 하나의 패키지 내부에 구비된 것을 특징으로 하는 고용량 커패시터를 이용한 2단의 내부 PI 정합회로를 구비한 WiBro/WiMAX용 광대역 전력증폭기.
  2. 제1항에 있어서,
    상기 2단의 내부 PI 정합회로는, 상호 병렬연결된 2개의 커패시터를 대체하여 상기 두 커패시터 값들을 합산한 값과 등가인 하나의 커패시터로 구성한 것
    을 특징으로 하는 고용량 커패시터를 이용한 2단의 내부 PI 정합회로를 구비한 WiBro/WiMAX용 광대역 전력증폭기.
  3. 삭제
  4. 제1항에 있어서,
    상기 고용량 커패시터는, 패키지 내부에 삽입된 유전체 기판의 상면과 하면에 금속 패턴을 적층하여 구현한 것
    을 특징으로 하는 고용량 커패시터를 이용한 2단의 내부 PI 정합회로를 구비한 WiBro/WiMAX용 광대역 전력증폭기.
  5. 제4항에 있어서, 상기 유전체는,
    유전율 80 이상의 고유전율 세라믹 또는 강유전체인 것
    을 특징으로 하는 고용량 커패시터를 이용한 2단의 내부 PI 정합회로를 구비한 WiBro/WiMAX용 광대역 전력증폭기.
  6. 제1항에 있어서, 상기 인덕터는,
    패드와 패드 사이의 길이, 와이어의 두께 및 재질 중 어느 하나를 변경하여 인덕턴스 값을 조정할 수 있는 세선용접 형태로 구현된 것
    을 특징으로 하는 고용량 커패시터를 이용한 2단의 내부 PI 정합회로를 구비한 WiBro/WiMAX용 광대역 전력증폭기.
  7. WiBro/WiMAX용 광대역 전력증폭기로서,
    전력증폭기;
    상기 전력증폭기의 입력단 및 출력단 각각에 연결된 2단의 내부 PI 정합회로; 및
    고용량 커패시터와 인덕터를 직렬연결하여 구성된 LC 공진회로를 포함하되,
    상기 각 2단의 내부 PI 정합회로는, 2개의 고용량 커패시터 및 상기 2개의 고용량 커패시터 사이에 위치하는 인덕터로 구성되는 PI 정합회로를 2단으로 직렬연결된 것이고,
    상기 전력 증폭기와, 상기 각 2단의 내부 PI 정합회로 및 상기 LC 공진회로는 하나의 패키지 내부에 구비된 것을 특징으로 하는 고용량 커패시터를 이용한 2단의 내부 PI 정합회로를 구비한 WiBro/WiMAX용 광대역 전력증폭기.
  8. 제7항에 있어서,
    상기 고용량 커패시터는, 패키지 내부에 삽입된 유전체 기판의 상면과 하면에 금속 패턴을 적층하여 구현한 것
    을 특징으로 하는 내부 PI 정합회로 및 LC 공진회로를 구비한 WiBro/WiMAX용 광대역 전력증폭기.
  9. 제7항에 있어서, 상기 인덕터는,
    패드와 패드 사이의 길이, 와이어의 두께 및 재질 중 어느 하나를 변경하여 인덕턴스 값을 조정할 수 있는 세선용접 형태로 구현된 것
    을 특징으로 하는 내부 PI 정합회로 및 LC 공진회로를 구비한 WiBro/WiMAX용 광대역 전력증폭기.
KR1020080017336A 2008-02-26 2008-02-26 내부 ｐｉ 정합 회로를 구비한 증폭기 KR100962405B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080017336A KR100962405B1 (ko) 2008-02-26 2008-02-26 내부 ｐｉ 정합 회로를 구비한 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080017336A KR100962405B1 (ko) 2008-02-26 2008-02-26 내부 ｐｉ 정합 회로를 구비한 증폭기

Publications (2)

Publication Number Publication Date
KR20090092059A KR20090092059A (ko) 2009-08-31
KR100962405B1 true KR100962405B1 (ko) 2010-06-11

Family

ID=41209239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080017336A KR100962405B1 (ko) 2008-02-26 2008-02-26 내부 ｐｉ 정합 회로를 구비한 증폭기

Country Status (1)

Country Link
KR (1) KR100962405B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102105130B1 (ko) 2013-07-05 2020-04-28 삼성전자주식회사 고조파 정합을 위한 방법 및 장치
KR102224203B1 (ko) * 2015-12-29 2021-03-08 한국전자기술연구원 IMFET를 이용한 광대역 Class-J 전력증폭기

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4558285A (en) 1984-04-09 1985-12-10 Broadcast Electronics, Inc. Impedance-matching device for power amplifier circuit
KR100841119B1 (ko) 2005-07-26 2008-06-24 인피니언 테크놀로지스 아게 반도체 전력 디바이스 및 광대역 고주파 (ｒｆ) 신호증폭기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4558285A (en) 1984-04-09 1985-12-10 Broadcast Electronics, Inc. Impedance-matching device for power amplifier circuit
KR100841119B1 (ko) 2005-07-26 2008-06-24 인피니언 테크놀로지스 아게 반도체 전력 디바이스 및 광대역 고주파 (ｒｆ) 신호증폭기

Also Published As

Publication number Publication date
KR20090092059A (ko) 2009-08-31

Similar Documents

Publication Publication Date Title
KR100863792B1 (ko) 적층 필터 및 전자부품
US7982557B2 (en) Layered low-pass filter capable of producing a plurality of attenuation poles
US8610494B1 (en) Low power active filter
JP4864271B2 (ja) 積層コンデンサ
KR100880490B1 (ko) 분파기
US20080231373A1 (en) Output Circuit
JP4730424B2 (ja) 積層コンデンサ
CN110034736B (zh) 封装式射频功率放大器
CN107210228B (zh) 半导体装置
US7242271B2 (en) Saw filter circuit
US6633209B2 (en) Filter
KR100962405B1 (ko) 내부 ｐｉ 정합 회로를 구비한 증폭기
JP4669722B2 (ja) 共振回路、フィルタ回路、多層基板並びに回路モジュール
US9640530B2 (en) Semiconductor device
JP2007027317A (ja) 半導体装置
US6836195B2 (en) Transmission line type noise filter with small size and simple structure, having excellent noise removing characteristic over wide band including high frequency band
EP1806841A2 (en) Resonant circuit, filter circuit, and multilayered substrate
JP2010135453A (ja) 半導体装置、半導体装置の製造方法
JP6164721B2 (ja) 半導体装置
JP5031650B2 (ja) 積層コンデンサ
KR101977832B1 (ko) 비대칭 구조의 집중소자 기반 방향성 결합기
KR101536706B1 (ko) 필터 및 그 제조 방법
JP4748177B2 (ja) 積層コンデンサ
RU2333595C2 (ru) Широкополосный пьезоэлектрический фильтр
US10911014B2 (en) Electronic component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee