KR100805835B1 - 호스트 접속 장치, 호스트 인터페이스 식별 방법, 그리고호스트 및 호스트 접속 장치를 포함한 멀티미디어 시스템 - Google Patents

호스트 접속 장치, 호스트 인터페이스 식별 방법, 그리고호스트 및 호스트 접속 장치를 포함한 멀티미디어 시스템 Download PDF

Info

Publication number
KR100805835B1
KR100805835B1 KR1020060049966A KR20060049966A KR100805835B1 KR 100805835 B1 KR100805835 B1 KR 100805835B1 KR 1020060049966 A KR1020060049966 A KR 1020060049966A KR 20060049966 A KR20060049966 A KR 20060049966A KR 100805835 B1 KR100805835 B1 KR 100805835B1
Authority
KR
South Korea
Prior art keywords
host
interface
pull
resistor
connection port
Prior art date
Application number
KR1020060049966A
Other languages
English (en)
Other versions
KR20070115470A (ko
Inventor
강상욱
김성현
김상범
윤중철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060049966A priority Critical patent/KR100805835B1/ko
Priority to US11/608,014 priority patent/US8065446B2/en
Priority to DE200710026236 priority patent/DE102007026236B4/de
Priority to CN2007101388546A priority patent/CN101089837B/zh
Publication of KR20070115470A publication Critical patent/KR20070115470A/ko
Application granted granted Critical
Publication of KR100805835B1 publication Critical patent/KR100805835B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 호스트 접속 장치에 관한 것이다. 본 발명에 다른 호스트 접속 장치는 호스트와 접속하는 연결 포트; 하나 또는 그 이상의 풀 업 저항 및 풀 다운 저항을 가지며, 상기 풀 업 저항 및 상기 풀 다운 저항을 순차적으로 상기 연결 포트에 연결함으로 상기 호스트의 인터페이스를 식별하기 위한 검출 신호를 발생하는 호스트 인터페이스 식별부; 복수의 인터페이스를 가지며, 상기 복수의 인터페이스 중에서 적어도 하나는 상기 호스트와 통신 가능한 디바이스 인터페이스부; 및 상기 검출 신호에 응답하여, 상기 복수의 인터페이스 중에서 상기 호스트와 통신 가능한 인터페이스를 활성화하는 제어부를 포함한다. 본 발명에 따른 호스트 접속 장치는 호스트 접속 시에, 호스트의 인터페이스를 자동으로 식별하고, 호스트와 데이터 통신이 가능하게 한다.

Description

호스트 접속 장치, 호스트 인터페이스 식별 방법, 그리고 호스트 및 호스트 접속 장치를 포함한 멀티미디어 시스템{HOST CONNECTION DEVICE, METHOD IDENTIFYING HOST INTERFACE, AND MULTIMEDIA SYSTEM INCLUDING HOST AND HOST CONNECTION DEVICE}
도 1은 일반적인 멀티미디어 시스템을 보여주는 블록도이다.
도 2는 본 발명에 따른 멀티미디어 시스템을 보여주는 블록도이다.
도 3은 도 2에 도시된 호스트 인터페이스의 여러 상태를 보여준다.
도 4는 도 2에 도시된 호스트 인터페이스 식별기를 예로서 보여주는 블록도이다.
도 5는 도 2에 도시된 인터페이스 제어 회로에 저장된 인터페이스 식별 정보를 예로서 보여주는 표이다.
도 6은 복수의 풀 업 저항 및 풀 다운 저항을 갖는 호스트 인터페이스의 여러 상태를 보여준다.
도 7은 도 6(a)의 풀 업 저항(Rpu_a)을 갖는 호스트 인터페이스를 식별하는 호스트 접속 장치를 설명하기 위한 블록도이다.
도 8은 도 6(c)의 풀 다운 저항(Rpd_a)을 갖는 호스트 인터페이스를 식별하는 호스트 접속 장치를 설명하기 위한 블록도이다.
*도면의 주요 부분의 부호 설명*
10, 20; 멀티미디어 시스템 100; 호스트
110; 호스트 인터페이스 200; 호스트 접속 장치
210; 호스트 인터페이스 식별기 211; 식별 회로
212; 검출 회로 220; 디바이스 인터페이스부
230; 제어부 240; 메모리
본 발명은 멀티미디어 시스템에 관한 것으로, 특히 호스트의 인터페이스를 자동으로 식별함으로, 호스트와 데이터 통신이 가능하도록 하는 호스트 접속 장치 및 그것의 호스트 인터페이스 식별 방법에 관한 것이다.
스마트 카드(smart card), SIM(Subscriber identification Module) 카드, 플래시 카드(flash card) 등의 장치(device)는 호스트(host)와 접속하여 동작한다. 이하에서는, 호스트와 접속하여 동작하는 장치를 통칭하여 호스트 접속 장치(Host Connection Device)라고 한다. 최근 들어, 스마트 카드, 플래쉬 카드 등 호스트 접속 장치가 연결되어 동작할 수 있는 호스트의 종류가 많아지고 있다. 이러한 호스트의 종류는 핸드폰(handphone), MP3 플레이어, PMP(Portable Media Player) 등 점점 다양해지고 있다.
도 1은 일반적인 멀티미디어 시스템을 보여주는 도면이다. 도 1을 참조하면, 멀티미디어 시스템(10)은 호스트(1) 및 호스트 접속 장치(3)를 포함한다. 호스트(1)는 호스트 접속 장치(3)와 통신하기 위한 호스트 인터페이스(2)를 갖는다. 호스트 접속 장치(3)는 디바이스 인터페이스(4)와 제어부(5)를 구비한다.
호스트 접속 장치(3)가 호스트(1)와 접속되면, 호스트(1)와 호스트 접속 장치(3)는 호스트 인터페이스(2)와 디바이스 인터페이스(4)를 통해 데이터를 주고 받는다. 이때, 호스트 인터페이스(2)와 디바이스 인터페이스(4)가 데이터를 안정적으로 주고 받기 위해서는 이들이 동일한 인터페이스 규격을 가져야 한다. 만약, 호스트 인터페이스(2)와 디바이스 인터페이스(4)가 서로 다른 인터페이스 규격을 갖는다면 정상적으로 데이터를 주고 받을 수 없게 된다.
근래에 호스트 접속 장치와 접속하는 호스트의 종류는 점점 많아지고 있다. 그러나 호스트는 모든 종류의 인터페이스를 지원하지 않는다. 호스트는 단지 호스트 인터페이스와 동일한 규격의 인터페이스를 갖는 호스트 접속 장치와 데이터를 주고 받을 수 있다. 또한, 호스트 접속 장치가 다양한 종류의 인터페이스를 지원하도록 설계된다 하더라도, 호스트 인터페이스를 식별하여 디바이스 인터페이스와 매칭시켜주지 않으면 정상적으로 데이터를 주고 받을 수 없게 된다.
본 발명은 상술한 기술적 과제를 해결하기 위해 제안된 것으로, 본 발명의 목적은 호스트 인터페이스를 식별하고, 호스트 인터페이스와 자동으로 통신할 수 있는 호스트 접속 장치, 그것의 호스트 인터페이스 식별 방법, 그리고 호스트 식별 장치를 포함한 멀티미디어 시스템을 제공하는 데 있다.
본 발명에 다른 호스트 접속 장치는 호스트와 접속하는 연결 포트; 하나 또는 그 이상의 풀 업 저항 및 풀 다운 저항을 가지며, 상기 풀 업 저항 및 상기 풀 다운 저항을 순차적으로 상기 연결 포트에 연결함으로 상기 호스트의 인터페이스를 식별하기 위한 검출 신호를 발생하는 호스트 인터페이스 식별부; 복수의 인터페이스를 가지며, 상기 복수의 인터페이스 중에서 적어도 하나는 상기 호스트와 통신 가능한 디바이스 인터페이스부; 및 상기 검출 신호에 응답하여, 상기 복수의 인터페이스 중에서 상기 호스트와 통신 가능한 인터페이스를 활성화하는 제어부를 포함한다.
실시예로서, 상기 연결 포트에 접속된 호스트의 인터페이스는 풀 업 저항에 연결된 하이 상태, 풀 다운 저항에 연결된 로우 상태, 전원 단자에 연결된 하이 상태, 접지 단자에 연결된 로우 상태, 그리고 플로팅 상태 중에서 어느 하나를 갖는다. 상기 호스트의 인터페이스는 상기 풀 업 저항에 연결된 하이 상태를 가지면 MMC 인터페이스이고, 상기 풀 다운 저항에 연결된 로우 상태를 가지면 USB 인터페이스이고, 상기 전원 단자에 연결된 하이 상태, 상기 접지 단자에 연결된 로우 상태, 플로팅 상태 중에서 하나를 가지면 ISO 인터페이스이다. 상기 디바이스 인터페이스부는 MMC 인터페이스, USB 인터페이스, ISO 인터페이스를 포함한다.
다른 실시예로서, 상기 호스트 인터페이스 식별부는 상기 풀 업 저항 및 상기 풀 다운 저항을 순차적으로 상기 연결 포트에 연결하는 식별 회로; 및 상기 연결 포트에 걸리는 전압을 측정하고, 측정된 전압과 임계 전압을 비교함으로 상기 검출 신호를 발생하는 검출 회로를 포함한다. 상기 식별 회로는 상기 풀 업 저항과 상기 연결 포트 사이 또는 상기 풀 다운 저항과 상기 연결 포트 사이에 각각 스위치를 포함한다. 상기 제어부는 상기 스위치가 순차적으로 턴 온 되도록 제어한다.
상기 제어부는 상기 스위치가 순차적으로 턴 온 되도록 제어하는 스위치 제어 회로; 및 상기 검출 신호에 응답하여 상기 복수의 인터페이스 중에서 상기 호스트와 통신 가능한 인터페이스를 활성화하는 인터페이스 제어 회로를 포함한다. 상기 인터페이스 제어 회로는 인터페이스 식별 정보를 저장하며, 상기 검출 신호에 응답하여 상기 인터페이스 식별 정보로부터 상기 호스트와 통신 가능한 인터페이스를 선택한다.
또 다른 실시예로서, 상기 호스트 인터페이스 식별부는 상기 풀 업 저항 및 상기 풀 다운 저항을 순차적으로 상기 연결 포트에 연결하는 식별 회로; 및 상기 연결 포트에 흐르는 전류를 측정하고, 측정된 전류와 임계 전류를 비교함으로 상기 검출 신호를 발생하는 검출 회로를 포함한다.
본 발명에 따른 호스트 접속 장치의 호스트 인터페이스 식별 방법에 있어서, 상기 호스트 접속 장치는 호스트와 접속하는 연결 포트; 하나 또는 그 이상의 풀 업 저항 및 풀 다운 저항을 갖는 호스트 인터페이스 식별부; 및 복수의 인터페이스를 갖는 디바이스 인터페이스부를 포함한다. 상기 호스트 인터페이스 식별 방법은 a) 상기 호스트와 상기 호스트 접속 장치를 접속하는 단계; b) 상기 풀 업 저항 및 상기 풀 다운 저항을 순차적으로 상기 연결 포트에 연결함으로 상기 호스트의 인터페이스를 식별하기 위한 검출 신호를 발생하는 단계; c) 상기 검출 신호 에 응답하여 상기 복수의 인터페이스 중에서 상기 호스트와 통신 가능한 인터페이스를 활성화하는 단계; 및 d) 상기 활성화된 인터페이스를 통해 상기 호스트와 데이터 통신하는 단계를 포함한다.
실시예로서, 상기 b) 단계에서는 상기 연결 포트에 걸리는 전압을 측정하고, 측정된 전압과 임계 전압을 비교함으로 상기 검출 신호를 발생한다. 또는 상기 b) 단계에서는 상기 연결 포트에 흐르는 전류를 측정하고, 측정된 전류와 임계 전류를 비교함으로 상기 검출 신호를 발생한다.
다른 실시예로서, 상기 호스트 인터페이스 식별부는 상기 풀 업 저항과 상기 연결 포트 사이 또는 상기 풀 다운 저항과 상기 연결 포트 사이에 각각 스위치를 포함하며, 상기 b) 단계에서, 상기 스위치를 순차적으로 턴 온 함으로 상기 풀 업 저항 및 상기 풀 다운 저항을 순차적으로 상기 연결 포트에 연결한다.
또 다른 실시예로서, 상기 호스트 접속 장치는 인터페이스 식별 정보를 저장하는 인터페이스 제어 회로를 더 포함하며, 상기 c) 단계에서, 상기 인터페이스 제어 회로는 상기 검출 신호에 응답하여 상기 인터페이스 식별 정보로부터 상기 호스트와 통신 가능한 인터페이스를 선택한다.
본 발명에 따른 멀티미디어 시스템은 호스트; 및 연결 포트를 통해 상기 호스트와 접속하는 호스트 접속 장치를 포함하되, 상기 호스트 접속 장치는 하나 또는 그 이상의 풀 업 저항 및 풀 다운 저항을 가지며, 상기 풀 업 저항 및 상기 풀 다운 저항을 순차적으로 상기 연결 포트에 연결함으로 상기 호스트의 인터페이스를 식별하기 위한 검출 신호를 발생하는 호스트 인터페이스 식별부; 복수의 인터페이 스를 가지며, 상기 복수의 인터페이스 중에서 적어도 하나는 상기 호스트와 통신 가능한 디바이스 인터페이스부; 및 상기 검출 신호에 응답하여, 상기 복수의 인터페이스 중에서 상기 호스트와 통신 가능한 인터페이스를 활성화하는 제어부를 포함한다.
본 발명과 본 발명의 동작성의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이행하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명에 따른 멀티미디어 시스템을 보여주는 블록도이다. 도 2를 참조하면, 멀티미디어 시스템(20)은 호스트(100) 및 호스트 접속 장치(200)를 포함한다. 호스트 접속 장치(200)는 호스트(100)와 접속 시에, 호스트(100)의 인터페이스를 식별하고, 호스트(100)에 맞는 인터페이스를 선택하여 호스트(100)와 통신할 수 있도록 한다.
호스트(100)에는 핸드폰(hand phone), MP3 플레이어, PMP(Portable Media Player) 등의 휴대용 장치(portable apparatus)가 포함된다. 호스트(100)는 호스트 인터페이스(110)를 통해 호스트 접속 장치(200)와 데이터를 주고 받는다. 호스트 인터페이스(110)는 복수의 연결 포트(도시되지 않음)에 연결되며, 연결 포트를 통해 호스트 접속 장치(200)와 접속된다. 호스트 인터페이스(110)의 연결 포트는 인터페이스 규격에 따라 풀 업 저항(pull-up register), 풀 다운 저항(pull-down register), 전원 전압(VDD), 접지 전압(VSS), 플로팅(floating 또는 High-Z) 상태 중 어느 하나의 상태를 갖는다.
도 3은 도 2에 도시된 호스트 인터페이스(110)의 상태를 보여준다. 도 3(a)는 풀 업 저항에 연결된 약한 하이 상태(weak high state), 도 3(b)는 전원 전압(VDD)에 연결된 강한 하이 상태(strong high state), 도 3(c)는 플로팅 상태(floating state), 도 3(d)는 접지 전압(VSS)에 연결된 강한 로우 상태(strong low state), 그리고 도 3(e)는 풀 다운 저항에 연결된 약한 로우 상태(weak low state)를 각각 보여준다.
예를 들면, 약한 하이 상태를 갖는 연결 포트를 포함한 호스트 인터페이스는 MMC(Multi-Media Card) 인터페이스이다. MMC 인터페이스의 경우, 50KΩ~100KΩ의 풀 업 저항을 갖는다. 약한 로우 상태를 갖는 연결 포트를 포함한 호스트 인터페이스는 USB(Universal Serial Bus) 인터페이스이다. USB 인터페이스의 경우, 약 15KΩ의 풀 다운 저항을 갖는다. 그리고 연결 포트가 강한 하이 상태, 강한 로우 상태, 플로팅 상태 중에서 어느 하나를 가지면, 호스트 인터페이스는 스마트 카드의 국제 규격인 ISO 7816 인터페이스(이하, ISO 인터페이스)이다.
다시 도 2를 참조하면, 호스트 인터페이스(110)는 도 3에서 설명한 바와 같이 인터페이스 규격에 따라 여러 가지 상태를 갖는다. 호스트 접속 장치(200)는 호스트(100)와 접속 시에, 호스트 인터페이스(110)의 상태를 체크하여 호스트(100)의 인터페이스 규격을 식별한다.
호스트 접속 장치(200)는 호스트 인터페이스 식별기(210), 디바이스 인터페 이스부(220), 제어부(230), 그리고 메모리(240)를 포함한다. 호스트 인터페이스 식별기(210)는 호스트 인터페이스(110)를 식별하여, 디바이스 인터페이스부(220) 내의 인터페이스와 매칭시킴으로써, 호스트(100)와 정상적으로 데이터를 주고 받도록 한다.
호스트 인터페이스 식별기(210)는 호스트 접속 장치(200)가 호스트(100)에 연결되었을 때, 호스트 인터페이스(110)의 식별 결과에 따른 검출 신호(DET)를 발생한다. 검출 신호(DET)는 제어부(230)로 제공된다. 호스트 인터페이스 식별기(210)의 구성 및 동작 원리는 후술하는 도 4를 참조하여 상세히 설명된다.
디바이스 인터페이스부(220)는 여러 종류의 인터페이스를 포함한다. 도 2에서는 MMC 인터페이스(221), ISO 인터페이스(222), USB 인터페이스(223)가 포함되어 있다. 하지만, 이들 이외에 다른 종류의 인터페이스도 포함될 수 있음은 자명하다. 각각의 인터페이스는 제어부(230)로부터 제공되는 인에이블 신호(EN)에 응답하여 동작한다. 예를 들면, MMC 인터페이스(221)는 제어부로부터 제공되는 인에이블 신호에 응답하여, 호스트(100)와 데이터를 주고 받는다. 이때 나머지 인터페이스(222, 223)는 디스에이블 된다.
제어부(230)는 호스트 접속 장치(200)의 전반적인 동작을 제어한다. 제어부(230)는 스위치 제어 회로(231), 메모리 제어 회로(232), 그리고 인터페이스 제어 회로(233)를 포함한다. 스위치 제어 회로(231)는 스위치 신호(SW)를 발생하고, 발생한 스위치 신호(SW)를 호스트 인터페이스 식별기(210)로 제공한다.
메모리 제어 회로(232)는 메모리(240)의 읽기/쓰기 동작 등을 제어한다. 여 기에서, 메모리(240)는 플래시 메모리, 랜덤 액세스 메모리(RAM), 읽기 전용 메모리(ROM) 등을 포함한다. 메모리 제어 회로(232)의 제어 동작은 해당 분야의 당업자에게 잘 알려진바, 여기에서는 자세한 설명을 생략하기로 한다.
인터페이스 제어 회로(233)는 호스트 인터페이스 식별기(210)로부터 제공된 검출 신호(DET)에 응답하여, 디바이스 인터페이스부(220)에 포함된 여러 인터페이스 중에서 어느 하나를 인에이블하기 위한 인에이블 신호(EN)를 발생한다. 인터페이스 제어 회로(233)는 그 내부에 인터페이스 식별을 위한 정보를 가지고 있다. 인터페이스 제어 회로(233)에 저장된 인터페이스 식별 정보는 도 5를 참조하여 상세히 설명된다. 인터페이스 제어 회로(233)는 검출 신호(DET)에 응답하여, 인터페이스 식별 정보로부터 호스트와 통신 가능한 인터페이스를 선택한다. 인터페이스 제어 회로(233)는 디바이스 인터페이스부(220) 내의 여러 인터페이스 중 하나를 활성화기 위한 인에이블 신호(EN)를 발생한다.
이하에서는 도 2에 도시된 멀티미디어 시스템(20)의 동작을 설명한다. 호스트 인터페이스(110)가 MMC 인터페이스를 갖는다고 가정한다. 먼저, 호스트(100)와 호스트 접속 장치(200)가 연결 포트를 통해 연결된다. 다음으로, 호스트 인터페이스 식별기(210)는 스위치 신호(SW)에 응답하여 호스트 인터페이스(110)를 식별하고, 식별 결과에 따른 검출 신호(DET)를 발생한다. 제어부(230)는 검출 신호(DET)에 따라 디바이스 인터페이스부(220)의 여러 인터페이스 중에서 MMC 인터페이스만을 활성화한다. 그 다음으로, 호스트 접속 장치(200)는 디바이스 인터페이스부(220) 내의 MMC 인터페이스(221)를 통해 호스트(100)와 데이터를 주고 받는다.
도 4는 도 2에 도시된 호스트 인터페이스 식별기를 예로서 보여주는 블록도이다. 도 4를 참조하면, 호스트 인터페이스 식별기(210)는 연결 포트와 디바이스 인터페이스부(220) 사이의 연결 라인 상에 위치하며, 식별 회로(211) 및 검출 회로(212)를 포함한다.
식별 회로(211)는 제 1 및 제 2 풀 업 저항(Rpu1, Rpu2), 제 1 및 제 2 풀 다운 저항(Rpd1, Rpd2), 그리고 제 1 내지 제 4 스위치(SW1~SW4)를 포함한다. 제 1 및 제 2 풀 업 저항(Rpu1, Rpu2)은 전원 단자에 연결되며, 제 1 및 제 2 풀 다운 저항(Rpd1, Rpd2)은 접지 단자에 연결된다. 여기에서, 제 1 풀 업 저항(Rpu1)은 150KΩ, 제 2 풀 업 저항(Rpu2)은 1.5KΩ, 제 1 풀 다운 저항(Rpd1)은 1MΩ, 그리고 제 2 풀 다운 저항(Rpd2)은 5KΩ의 저항값을 갖는다고 가정한다.
제 1 및 제 2 스위치(SW1, SW2)는 각각 제 1 및 제 2 풀 업 저항(Rpu1, Rpu2)과 연결 라인 사이에 연결되며, 제 3 및 제 4 스위치(SW3, SW4)는 각각 제 1 및 제 2 풀 다운 저항(Rpd1, Rpd2)과 연결 라인 사이에 연결된다. 제 1 내지 제 4 스위치(SW1~SW4)는 각각 제 1 내지 제 4 스위치 신호에 응답하여 턴 온 된다. 제 1 내지 제 4 스위치 신호는 도 2에 도시된 제어부(230)의 스위치 제어 회로(231)로부터 제공된다.
검출 회로(212)는 연결 포트와 접지 사이의 전압 레벨을 측정하고, 측정 결과에 따른 검출 신호(DET)를 발생한다. 예를 들면, 검출 회로(212)는 연결 포트의 전압 레벨이 임계 전압(예를 들어, VDD/2)보다 높은지 아니면 낮은지를 측정하고, 높으면 하이 레벨의 검출 신호를 발생하고, 낮으면 로우 레벨의 검출 신호를 발생 한다. 한편, 검출 회로(212)는 연결 포트에 흐르는 전류를 측정하고, 측정된 전류와 임계 전류(또는 기준 전류)를 비교함으로 검출 신호(DET)를 발생할 수도 있다.
이하에서는 검출 회로(212)가 연결 포트의 전압 레벨을 측정하고, 이에 따른 검출 신호를 발생하는 과정이 설명된다. 호스트 인터페이스(도 3e 참조)가 Rd의 풀 다운 저항을 갖고, 식별 회로(211)가 Rpu1의 풀 업 저항을 갖는다고 가정하자. 제 1 스위치(SW1)가 턴 온 되면, 검출 회로(212)의 검출 전압(Vdet)은 다음과 같이 계산된다.
Figure 112006039307710-pat00001
수학식 1에서, 검출 전압(Vdet)이 임계 전압(VDD/2)보다 높으면, 검출 회로(212)는 하이 레벨의 검출 신호(DET)를 발생한다. 즉, 검출 회로(212)가 하이 레벨의 검출 신호(DET)를 발생하기 위한 조건은 다음과 같다.
Figure 112006039307710-pat00002
수학식 2는 다음과 같이 표현될 수 있다.
Figure 112006039307710-pat00003
Figure 112006039307710-pat00004
Figure 112006039307710-pat00005
즉, 하이 레벨의 검출 신호가 발생하기 위한 조건은, 호스트 인터페이스(도 3e)의 풀 다운 저항(Rd)이 식별 회로(211)의 풀 업 저항(Rpu1) 보다 높은 저항값을 갖는 경우이다. 반대로, 로우 레벨의 검출 신호가 발생하기 위한 조건은, 호스트 인터페이스(도 3e)의 풀 다운 저항(Rd)이 식별 회로(211)의 풀 업 저항(Rpu1) 보다 낮은 저항값을 갖는 경우이다.
호스트 인터페이스 식별기(210)의 동작은 다음과 같다. 먼저, 호스트(100)와 호스트 접속 장치(200)가 연결 포트를 통해 연결된다. 스위치 제어 회로(231)는 제 1 내지 제 4 스위치 신호를 순차적으로 발생한다. 식별 회로(211)는 제 1 내지 제 4 스위치 신호에 응답하여 제 1 내지 제 4 스위치(SW1, SW2, SW3, SW4)를 순차적으로 턴 온 한다. 검출 회로(212)는 제 1 내지 제 4 스위치(SW1~SW4)가 순차적으로 턴 온 될 때마다, 연결 포트 상에 걸리는 전압을 측정한다. 검출 회로(212)는 스위칭 시마다 하이 또는 로우 레벨의 검출 신호(DET)를 제어부(230)로 전송한다.
도 5는 도 2에 도시된 인터페이스 제어 회로에 저장된 인터페이스 식별 정보를 예로서 보여주는 표이다. 인터페이스 식별 정보는 호스트 접속 장치(200)가 연결될 수 있는 여러 호스트의 인터페이스 규격을 고려하여 결정된다. 도 4 및 도 5를 참조하여, 호스트 인터페이스(도 2 참조, 110)가 MMC 인터페이스인 경우에, 호스트 인터페이스 식별 방법을 설명하면 다음과 같다. MMC 인터페이스를 갖는 호스 트(100)는 50KΩ~100KΩ의 풀 업 저항을 갖는다. 호스트 인터페이스 식별기(210)는 150KΩ의 제 1 풀 업 저항(Rpu1), 1.5KΩ의 제 2 풀 업 저항(Rpu2), 1MΩ의 제 1 풀 다운 저항(Rpd1), 그리고 5KΩ의 제 2 풀 다운 저항(Rpd2)을 갖는다.
제 1 스위치(SW1)가 턴 온 되면, 호스트 인터페이스(110) 및 호스트 인터페이스 식별기(210)는 모두 풀 업 저항을 갖는다. 이때 검출 회로(212)는 하이 레벨의 검출 신호를 발생한다. 이러한 경우를 고려하여, 인터페이스 제어 회로(도 2 참조, 233)는 하이 레벨(도 5에서는 'H'로 표시됨)의 인터페이스 식별 정보를 갖는다. 제 2 스위치(SW2)가 턴 온 된 경우에도, 마찬가지 이유로 인터페이스 식별 정보는 하이 레벨이 된다. 제 3 스위치(SW3)가 턴 온 되면, 호스트 인터페이스(110)의 풀 업 저항(50KΩ~100KΩ)이 호스트 인터페이스 식별기(210)의 풀 다운 저항(Rpu1=1MΩ) 보다 낮은 저항값을 갖기 때문에 인터페이스 식별 정보는 하이 레벨이 된다. 제 4 스위치(SW4)가 턴 온 되면, 호스트 인터페이스(110)의 풀 업 저항(50KΩ~100KΩ)이 호스트 인터페이스 식별기(210)의 풀 다운 저항(Rpu1=1MΩ) 보다 낮은 저항값을 갖기 때문에 인터페이스 식별 정보는 로우 레벨(도 5에서는 'L'로 표시됨)이 된다.
따라서 인터페이스 제어 회로(233)는 MMC 호스트 인터페이스에 대한 인터페이스 식별 정보로서, 'HHHL'의 논리 값을 저장하고 있다. 제 1 내지 제 4 스위치(SW1~SW4)가 순차적으로 턴 온 됨에 따라 검출 회로(212)로부터 'HHHL'의 검출 신호(DET)가 출력되면, 인터페이스 제어 회로(233)는 검출 신호(DET)에 응답하여 제 1 인에이블 신호(도 4 참조, EN1)를 발생한다. 디바이스 인터페이스부(220) 내의 MMC 인터페이스(221)는 제 1 인에이블 신호(EN1)에 응답하여 활성화된다. 이후에 호스트 접속 장치(200)는 MMC 인터페이스(221)를 통해 호스트(100)와 데이터를 주고 받게 된다.
다음으로, 호스트 인터페이스(도 2 참조, 110)가 ISO 인터페이스인 경우를 설명하면 다음과 같다. ISO 인터페이스를 갖는 호스트(100)는 도 3(b)~도 3(d)에서 보는 바와 같이, 전원 전압에 연결된 강한 하이 상태(strong high state), 플로팅 상태(floating state), 접지 전압에 연결된 강한 로우 상태(strong low state) 중 어느 하나를 갖는다.
ISO 인터페이스를 갖는 호스트(100)가 전원 전압(VDD)에 연결된 강한 하이 상태이면, 인터페이스 제어 회로(233)는 ISO 인터페이스에 대한 인터페이스 식별 정보로서, 'HHHH'의 논리 값을 저장한다. ISO 인터페이스를 갖는 호스트(100)가 접지 전압(VSS)에 연결된 강한 로우 상태이면, 인터페이스 제어 회로(233)는 'LLLL'의 논리 값을 저장한다. 그리고 ISO 인터페이스를 갖는 호스트(100)가 플로팅 상태이면, 인터페이스 제어 회로(233)는 'HHLL'의 논리 값을 저장한다. 호스트 인터페이스 식별기(210)는 풀 업 저항이 스위칭 되는 경우에는 하이 레벨의 검출 신호를 발생하고, 풀 다운 저항이 스위칭 되는 경우에는 로우 레벨의 검출 신호를 발생하기 때문이다.
따라서 인터페이스 제어 회로(233)는 ISO 호스트 인터페이스에 대한 인터페이스 식별 정보로서, 'HHHH' 또는 'HHLL' 또는 'LLLL'의 논리 값을 저장하고 있다. 제 1 내지 제 4 스위치(SW1~SW4)가 순차적으로 턴 온 됨에 따라 검출 회로(212)로 부터 'HHHH' 등의 검출 신호(DET)가 출력되면, 인터페이스 제어 회로(233)는 검출 신호(DET)에 응답하여 제 2 인에이블 신호(도 4 참조, EN2)를 발생한다. 디바이스 인터페이스부(220) 내의 ISO 인터페이스(222)는 제 2 인에이블 신호(EN2)에 응답하여 활성화된다. 이후에 호스트 접속 장치(200)는 ISO 인터페이스(222)를 통해 호스트(100)와 데이터를 주고 받게 된다.
다음으로, 호스트 인터페이스(도 2 참조, 110)가 USB 인터페이스인 경우를 설명하면 다음과 같다. USB 인터페이스를 갖는 호스트(100)는 도 3(e)에서 보는 바와 같이 약 15KΩ의 풀 다운 저항을 갖는다.
제 1 스위치(SW1)가 턴 온 되면, 호스트 인터페이스(110)의 풀 다운 저항(15KΩ)이 호스트 인터페이스 식별기(210)의 제 1 풀 업 저항(Rpu1=150KΩ) 보다 낮은 저항값을 갖기 때문에 인터페이스 식별 정보는 로우 레벨이 된다. 제 2 스위치(SW2)가 턴 온 되면, 호스트 인터페이스(110)의 풀 다운 저항(15KΩ)이 호스트 인터페이스 식별기(210)의 제 2 풀 업 저항(Rpu2=1.5KΩ) 보다 높은 저항값을 갖기 때문에 인터페이스 식별 정보는 하이 레벨이 된다. 제 3 및 제 4 스위치(SW3, SW4)가 턴 온 되면, 호스트 인터페이스(110) 및 호스트 인터페이스 식별기(210)가 모두 풀 다운 저항을 갖기 때문에, 인터페이스 식별 정보는 로우 레벨이 된다.
따라서 인터페이스 제어 회로(233)는 USB 호스트 인터페이스에 대한 인터페이스 식별 정보로서, 'LHLL'의 논리 값을 저장하고 있다. 제 1 내지 제 4 스위치(SW1~SW4)가 순차적으로 턴 온 됨에 따라 검출 회로(212)로부터 'LHLL'의 검출 신호(DET)가 출력되면, 인터페이스 제어 회로(233)는 검출 신호(DET)에 응답하 여 제 3 인에이블 신호(도 4 참조, EN3)를 발생한다. 디바이스 인터페이스부(220) 내의 USB 인터페이스(223)는 제 3 인에이블 신호(EN3)에 응답하여 활성화된다. 이후에 호스트 접속 장치(200)는 USB 인터페이스(223)를 통해 호스트(100)와 데이터를 주고 받게 된다.
도 2 내지 도 5를 참조하면, 본 발명에 따른 호스트 접속 장치(200)는 호스트(100)와 접속되는 경우에, 호스트 인터페이스 식별기(210) 내의 풀 업 저항 또는 풀 다운 저항을 순차적으로 스위칭하여 연결 포트의 레벨을 측정하고 검출 신호를 발생한다. 호스트 접속 장치(200)는 인터페이스 제어 회로(233)에 저장된 인터페이스 식별 정보와 호스트 인터페이스 식별기(210)의 검출 신호(DET)를 비교하고, 디바이스 인터페이스부(220) 내의 여러 인터페이스 중에서 호스트(100)와 통신이 가능한 인터페이스를 인에이블 한다. 호스트 접속 장치(200)는 인에이블된 인터페이스를 통해 호스트(100)와 데이터를 주고 받게 된다.
도 6 내지 도 8은 본 발명에 따른 호스트 접속 장치의 다른 실시예를 설명하기 위한 도면이다. 도 6은 호스트 인터페이스(도 2 참조, 110)를 보여준다. 도 6(a) 및 도 6(b)는 각각 제 1 및 제 2 풀 업 저항(Rpu_a, Rpu_b)을 갖는 호스트 인터페이스이고, 도 6(c) 및 도 6(d)는 각각 제 1 및 제 2 풀 다운 저항(Rpd_a, Rpd_b)을 갖는 호스트 인터페이스이다. 본 발명에 따른 호스트 접속 장치는 복수의 풀 업 저항 또는 풀 다운 저항을 갖는 호스트 인터페이스를 식별할 수 있다.
도 7은 도 6(a)의 제 1 풀 업 저항(Rpu_a)을 갖는 호스트 인터페이스를 식별하는 호스트 접속 장치를 설명하기 위한 것이고, 도 8은 도 6(c)의 제 1 풀 다운 저항(Rpd_a)을 갖는 호스트 인터페이스를 식별하는 호스트 접속 장치를 설명하기 위한 것이다.
도 7 및 도 8에서 호스트 접속 장치는 도 2에 도시된 것과 동일한 구성 및 동작 원리를 갖는다. 다만, 호스트 인터페이스 식별기(210') 내의 식별 회로(211')는 서로 다른 복수의 풀 업 저항(Ru1, Ru2,…, RuN), 서로 다른 복수의 풀 다운 저항(Rd1, Rd2,…, RdN), 그리고 복수의 스위치(SW1~SWN, SW1'~SWN')를 갖는다. 호스트 접속 장치는 호스트 접속 시에, 호스트 인터페이스의 풀 업 저항 또는 풀 다운 저항을 알아낼 수 있다.
도 7은 호스트 인터페이스가 제 1 풀 업 저항(Rpu_a)을 가질 때, 호스트 접속 장치를 통해 제 1 풀 업 저항(Rpu_a)의 저항값을 측정하는 방법을 보여준다. 호스트 인터페이스 식별기(210')의 식별 회로(211')는 호스트 인터페이스의 제 1 풀 업 저항(Rpu_a)을 측정하기 위해 낮은 저항값을 갖는 풀 다운 저항(Rd1)부터 높은 저항값을 갖는 풀 다운 저항(RdN)을 순차적으로 스위칭한다.
검출 회로(212')는 연결 포트의 검출 전압을 측정하여 검출 신호(DET)를 순차적으로 발생한다. 여기에서, 호스트 인터페이스의 풀 업 저항(Rpu_a)보다 낮은 풀 다운 저항이 연결되면, 검출 회로(212')는 로우 레벨의 검출 신호를 발생한다. 호스트 인터페이스의 풀 업 저항(Rpu_a)보다 높은 풀 다운 저항이 연결되면, 검출 회로(212')는 하이 레벨의 검출 신호를 발생한다. 따라서 호스트 인터페이스의 풀 업 저항(Rpu_a)은 검출 신호(DET)가 로우 레벨에서 하이 레벨로 변할 때의 풀 다운 저항값들 사이에 존재한다.
예를 들어, 식별 회로(211')의 제 1 풀 다운 저항(Rd1)이 연결될 때 로우 레벨의 검출 신호가 발생하고, 제 2 풀 다운 저항(Rd2)이 연결될 때 하이 레벨의 검출 신호가 발생하면, 호스트 인터페이스의 풀 업 저항(Rpu_a)은 Rd1과 Rd2 사이의 저항값을 갖는다. 한편, 높은 저항값을 갖는 풀 다운 저항(Rd1)부터 낮은 저항값을 갖는 풀 다운 저항(RdN)을 순차적으로 스위칭하더라도, 동일한 방법에 의해 제 1 풀 업 저항(Rpu_a)을 측정할 수 있다.
도 8은 호스트 인터페이스가 제 1 풀 다운 저항(Rpd_a)을 가질 때, 호스트 접속 장치를 통해 제 1 풀 다운 저항(Rpd_a)의 저항값을 측정하는 방법을 보여준다. 호스트 인터페이스 식별기(210')의 식별 회로(211')는 호스트 인터페이스의 제 1 풀 다운 저항(Rpd_a)을 측정하기 위해 낮은 저항값을 갖는 풀 업 저항(Ru1)부터 높은 저항값을 갖는 풀 업 저항(RuN)을 순차적으로 스위칭한다.
호스트 인터페이스의 풀 다운 저항(Rpd_a)보다 낮은 풀 업 저항(예를 들면, Ru1)이 연결되면, 검출 회로(212')는 하이 레벨의 검출 신호를 발생한다. 호스트 인터페이스의 풀 다운 저항(Rpd_a)보다 높은 풀 업 저항(예를 들면, Ru2)이 연결되면, 검출 회로(212')는 로우 레벨의 검출 신호를 발생한다. 호스트 인터페이스의 풀 다운 저항(Rpd_a)은 Ru1과 Ru2 사이의 저항값을 갖는다.
이상에서 살펴 본 바와 같이, 본 발명에 따른 호스트 접속 장치는 호스트와 접속 시에, 호스트 인터페이스를 식별한다. 그리고 호스트 인터페이스 식별 결과를 참조하여 내부적으로 이미 저장된 인터페이스 식별 정보에 따라 호스트와 통신 가능한 인터페이스를 설정할 수 있다. 본 발명에 따른 호스트 접속 장치에 의하면, 호스트와 접속 시에, 호스트와 통신 가능한 인터페이스를 자동으로 설정할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사항에 의해 정해져야 할 것이다.
본 발명에 따른 호스트 접속 장치는 호스트 접속 시에, 호스트의 인터페이스를 자동으로 식별하고, 호스트와 데이터 통신이 가능한 인터페이스를 설정해준다.

Claims (23)

  1. 호스트와 접속하는 연결 포트;
    하나 또는 그 이상의 풀 업 저항 및 풀 다운 저항을 가지며, 상기 풀 업 저항 및 상기 풀 다운 저항을 순차적으로 상기 연결 포트에 연결함으로 상기 호스트의 인터페이스를 식별하기 위한 검출 신호를 발생하는 호스트 인터페이스 식별부;
    복수의 인터페이스를 가지며, 상기 복수의 인터페이스 중에서 적어도 하나는 상기 호스트와 통신 가능한 디바이스 인터페이스부; 및
    인터페이스 식별 정보를 저장하며, 상기 검출 신호에 응답하여 상기 복수의 인터페이스 중에서 상기 호스트와 통신 가능한 인터페이스를 활성화하는 제어부를 포함하되,
    상기 제어부는 상기 인터페이스 식별 정보를 이용하여 상기 호스트와 통신가능한 인터페이스를 선택하는 호스트 접속 장치.
  2. 제 1 항에 있어서,
    상기 연결 포트에 접속된 호스트의 인터페이스는 풀 업 저항에 연결된 하이 상태, 풀 다운 저항에 연결된 로우 상태, 전원 단자에 연결된 하이 상태, 접지 단자에 연결된 로우 상태, 그리고 플로팅 상태 중에서 어느 하나를 갖는 호스트 접속 장치.
  3. 제 2 항에 있어서,
    상기 호스트의 인터페이스는
    상기 풀 업 저항에 연결된 하이 상태를 가지면 MMC 인터페이스이고,
    상기 풀 다운 저항에 연결된 로우 상태를 가지면 USB 인터페이스이고,
    상기 전원 단자에 연결된 하이 상태, 상기 접지 단자에 연결된 로우 상태, 플로팅 상태 중에서 하나를 가지면 ISO 인터페이스인 것을 특징으로 하는 호스트 접속 장치.
  4. 제 3 항에 있어서,
    상기 디바이스 인터페이스부는 MMC 인터페이스, USB 인터페이스, ISO 인터페이스를 포함하는 호스트 접속 장치.
  5. 제 1 항에 있어서,
    상기 호스트 인터페이스 식별부는
    상기 풀 업 저항 및 상기 풀 다운 저항을 순차적으로 상기 연결 포트에 연결하는 식별 회로; 및
    상기 연결 포트에 걸리는 전압을 측정하고, 측정된 전압과 임계 전압을 비교함으로 상기 검출 신호를 발생하는 검출 회로를 포함하는 호스트 접속 장치.
  6. 제 5 항에 있어서,
    상기 식별 회로는 상기 풀 업 저항과 상기 연결 포트 사이 또는 상기 풀 다운 저항과 상기 연결 포트 사이에 각각 스위치를 포함하는 호스트 접속 장치.
  7. 제 6 항에 있어서,
    상기 제어부는 상기 스위치가 순차적으로 턴 온 되도록 제어하는 호스트 접속 장치.
  8. 제 6 항에 있어서,
    상기 제어부는
    상기 스위치가 순차적으로 턴 온 되도록 제어하는 스위치 제어 회로; 및
    상기 검출 신호에 응답하여 상기 복수의 인터페이스 중에서 상기 호스트와 통신 가능한 인터페이스를 활성화하는 인터페이스 제어 회로를 포함하는 호스트 접속 장치.
  9. 삭제
  10. 제 1 항에 있어서,
    상기 호스트 인터페이스 식별부는
    상기 풀 업 저항 및 상기 풀 다운 저항을 순차적으로 상기 연결 포트에 연결하는 식별 회로; 및
    상기 연결 포트에 흐르는 전류를 측정하고, 측정된 전류와 임계 전류를 비교함으로 상기 검출 신호를 발생하는 검출 회로를 포함하는 호스트 접속 장치.
  11. 호스트 접속 장치의 호스트 인터페이스 식별 방법에 있어서:
    상기 호스트 접속 장치는
    호스트와 접속하는 연결 포트;
    하나 또는 그 이상의 풀 업 저항 및 풀 다운 저항을 갖는 호스트 인터페이스 식별부;
    복수의 인터페이스를 갖는 디바이스 인터페이스부; 및
    인터페이스 식별 정보를 저장하는 인터페이스 제어 회로를 포함하고,
    상기 호스트 인터페이스 식별 방법은
    a) 상기 호스트와 상기 호스트 접속 장치를 접속하는 단계;
    b) 상기 풀 업 저항 및 상기 풀 다운 저항을 순차적으로 상기 연결 포트에 연결함으로 상기 호스트의 인터페이스를 식별하기 위한 검출 신호를 발생하는 단계;
    c) 상기 검출 신호에 응답하여 상기 인터페이스 식별 정보로부터 상기 복수의 인터페이스 중에서 상기 호스트와 통신 가능한 인터페이스를 활성화하는 단계; 및
    d) 상기 활성화된 인터페이스를 통해 상기 호스트와 데이터 통신하는 단계를 포함하는 호스트 인터페이스 식별 방법.
  12. 제 11 항에 있어서,
    상기 b) 단계는 상기 연결 포트에 걸리는 전압을 측정하고, 측정된 전압과 임계 전압을 비교함으로 상기 검출 신호를 발생하는 호스트 인터페이스 식별 방법.
  13. 제 11 항에 있어서,
    상기 b) 단계는 상기 연결 포트에 흐르는 전류를 측정하고, 측정된 전류와 임계 전류를 비교함으로 상기 검출 신호를 발생하는 호스트 인터페이스 식별 방법.
  14. 제 11 항에 있어서,
    상기 호스트 인터페이스 식별부는 상기 풀 업 저항과 상기 연결 포트 사이 또는 상기 풀 다운 저항과 상기 연결 포트 사이에 각각 스위치를 포함하며,
    상기 b) 단계에서, 상기 스위치를 순차적으로 턴 온 함으로 상기 풀 업 저항 및 상기 풀 다운 저항을 순차적으로 상기 연결 포트에 연결하는 호스트 인터페이스 식별 방법.
  15. 삭제
  16. 호스트; 및
    연결 포트를 통해 상기 호스트와 접속하는 호스트 접속 장치를 포함하되,
    상기 호스트 접속 장치는
    하나 또는 그 이상의 풀 업 저항 및 풀 다운 저항을 가지며, 상기 풀 업 저항 및 상기 풀 다운 저항을 순차적으로 상기 연결 포트에 연결함으로 상기 호스트의 인터페이스를 식별하기 위한 검출 신호를 발생하는 호스트 인터페이스 식별부;
    복수의 인터페이스를 가지며, 상기 복수의 인터페이스 중에서 적어도 하나는 상기 호스트와 통신 가능한 디바이스 인터페이스부; 및
    인터페이스 식별 정보를 저장하며, 상기 검출 신호에 응답하여 상기 복수의 인터페이스 중에서 상기 호스트와 통신 가능한 인터페이스를 활성화하는 제어부를 포함하되,
    상기 제어부는 상기 인터페이스 식별 정보를 이용하여 상기 호스트와 통신가능한 인터페이스를 선택하는 멀티미디어 시스템.
  17. 제 16 항에 있어서,
    상기 호스트는 풀 업 저항에 연결된 하이 상태, 풀 다운 저항에 연결된 로우 상태, 전원 단자에 연결된 하이 상태, 접지 단자에 연결된 로우 상태, 그리고 플로팅 상태 중에서 어느 하나를 갖는 멀티미디어 시스템.
  18. 제 17 항에 있어서,
    상기 디바이스 인터페이스부는 MMC 인터페이스, USB 인터페이스, ISO 인터페이스를 포함하는 멀티미디어 시스템.
  19. 제 16 항에 있어서,
    상기 호스트 인터페이스 식별부는
    상기 풀 업 저항 및 상기 풀 다운 저항을 순차적으로 상기 연결 포트에 연결하는 식별 회로; 및
    상기 연결 포트에 걸리는 전압을 측정하고, 측정된 전압과 임계 전압을 비교함으로 상기 검출 신호를 발생하는 검출 회로를 포함하는 멀티미디어 시스템.
  20. 제 19 항에 있어서,
    상기 식별 회로는 상기 풀 업 저항과 상기 연결 포트 사이 또는 상기 풀 다운 저항과 상기 연결 포트 사이에 각각 스위치를 포함하며,
    상기 제어부는 상기 스위치가 순차적으로 턴 온 되도록 제어하는 멀티미디어 시스템.
  21. 제 20 항에 있어서,
    상기 제어부는
    상기 스위치가 순차적으로 턴 온 되도록 제어하는 스위치 제어 회로; 및
    상기 검출 신호에 응답하여 상기 복수의 인터페이스 중에서 상기 호스트와 통신 가능한 인터페이스를 활성화하는 인터페이스 제어 회로를 포함하는 멀티미디어 시스템.
  22. 삭제
  23. 제 16 항에 있어서,
    상기 호스트 인터페이스 식별부는
    상기 풀 업 저항 및 상기 풀 다운 저항을 순차적으로 상기 연결 포트에 연결하는 식별 회로; 및
    상기 연결 포트에 흐르는 전류를 측정하고, 측정된 전류와 임계 전류를 비교함으로 상기 검출 신호를 발생하는 검출 회로를 포함하는 멀티미디어 시스템.
KR1020060049966A 2004-07-02 2006-06-02 호스트 접속 장치, 호스트 인터페이스 식별 방법, 그리고호스트 및 호스트 접속 장치를 포함한 멀티미디어 시스템 KR100805835B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060049966A KR100805835B1 (ko) 2006-06-02 2006-06-02 호스트 접속 장치, 호스트 인터페이스 식별 방법, 그리고호스트 및 호스트 접속 장치를 포함한 멀티미디어 시스템
US11/608,014 US8065446B2 (en) 2004-07-02 2006-12-07 Apparatus and method for discerning a host interface
DE200710026236 DE102007026236B4 (de) 2006-06-02 2007-05-31 Verfahren und Vorrichtung zum Erkennen einer Spezifikation einer Schnittstelle und Multimediasystem
CN2007101388546A CN101089837B (zh) 2006-06-02 2007-06-04 用于辨别主机接口的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060049966A KR100805835B1 (ko) 2006-06-02 2006-06-02 호스트 접속 장치, 호스트 인터페이스 식별 방법, 그리고호스트 및 호스트 접속 장치를 포함한 멀티미디어 시스템

Publications (2)

Publication Number Publication Date
KR20070115470A KR20070115470A (ko) 2007-12-06
KR100805835B1 true KR100805835B1 (ko) 2008-02-21

Family

ID=38920317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060049966A KR100805835B1 (ko) 2004-07-02 2006-06-02 호스트 접속 장치, 호스트 인터페이스 식별 방법, 그리고호스트 및 호스트 접속 장치를 포함한 멀티미디어 시스템

Country Status (3)

Country Link
US (1) US8065446B2 (ko)
KR (1) KR100805835B1 (ko)
CN (1) CN101089837B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170077831A (ko) * 2015-12-28 2017-07-06 실리콘 모션 인코포레이티드 멀티-커넥터를 갖는 전자 디바이스 및 그 방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755971B1 (ko) * 2006-05-30 2007-09-06 삼성전자주식회사 듀얼 인터페이스 방식으로 동작하는 단일 포트 유에스비장치
DE102008002861A1 (de) * 2008-05-28 2009-12-03 Schneider Electric Gmbh Kommunikationsplattform (CoPla) Architektur
KR101113460B1 (ko) * 2009-06-09 2012-02-29 성균관대학교산학협력단 최적화된 호스트 장치 연결 설정 방법, 이를 수행하는 장치 및 이를 수행하는 프로그램을 기록한 기록매체
TWI398759B (zh) * 2009-07-22 2013-06-11 Htc Corp 電源供應裝置、可判斷電源供應裝置的種類之可攜式電子裝置及其相關判斷方法
US9182246B2 (en) * 2010-01-25 2015-11-10 Sony Corporation Method, system and sensor for identifying an electrical device connected to a mains grid
CN102164263B (zh) * 2011-03-08 2012-09-05 华为终端有限公司 一种音视频信号传输接口的装置及方法
US8850097B2 (en) * 2012-07-16 2014-09-30 Verifone, Inc. USB apparatus and embedded system incorporating same
CN103577365A (zh) * 2012-07-19 2014-02-12 财团法人工业技术研究院 便携式电子装置
KR101475472B1 (ko) * 2012-08-02 2014-12-30 주식회사 휴먼시스템 디바이스 간의 접속 제어장치
US9811145B2 (en) 2012-12-19 2017-11-07 Intel Corporation Reduction of idle power in a communication port
US9542347B2 (en) 2013-03-16 2017-01-10 Intel Corporation Host interface crossbar for sensor hub
US9430414B2 (en) 2013-03-16 2016-08-30 Intel Corporation Bus independent platform for sensor hub peripherals to provide coalescing of multiple reports
KR102143522B1 (ko) 2013-10-15 2020-08-11 삼성전자 주식회사 솔리드 스테이트 디바이스 카드 및 이를 포함하는 전자 시스템
CN103593319B (zh) * 2013-11-06 2016-04-13 苏州泰思特电子科技有限公司 一种支持热拔插和自动识别外部配件的串口应用方法
CN104330670A (zh) * 2014-11-05 2015-02-04 深圳市华星光电技术有限公司 一种反馈分离式电路及其母板和子板组合检测方法
CN104991876B (zh) * 2015-06-19 2018-11-09 福建星网锐捷网络有限公司 一种串行总线控制方法及装置
KR102386551B1 (ko) * 2015-07-27 2022-04-15 삼성전자주식회사 연결 장치 및 장치 인식 방법
CN108108323B (zh) * 2018-01-05 2019-04-23 湖南弘睿盛智能科技有限公司 信号采集器及其接口复用方法
CN114519027A (zh) * 2022-02-21 2022-05-20 上海矽翊微电子有限公司 一种自适应通讯接口、通讯协议自动识别方法及电子器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100261153B1 (ko) 1998-05-27 2000-07-01 김영환 범용 직렬버스의 주변기기 초기화장치
KR20020048330A (ko) * 2002-04-25 2002-06-22 이스타랩(주) 휴대용 메모리 인터페이스를 이용한 정보기기의 통신인터페이스 장치
KR20050003960A (ko) * 2003-07-04 2005-01-12 삼성전자주식회사 다중 호스트 인터페이스를 지원하는 스마트 카드 겸용이동형 저장 장치 및 이에 대한 인터페이스 방법
KR20060003260A (ko) * 2004-07-05 2006-01-10 삼성전자주식회사 듀얼 인터페이스 모드를 지원하는 스마트 카드 시스템

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4118463B2 (ja) * 1999-07-23 2008-07-16 株式会社アドバンテスト タイミング保持機能を搭載したｉｃ試験装置
TW512232B (en) 2001-05-08 2002-12-01 Prolific Technology Inc USB connection-detection circuitry and operation methods of the same
US6886052B2 (en) 2002-01-16 2005-04-26 Elan Microelectronics Corporation Apparatus and method for automatically identifying between USB and PS/2 interface

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100261153B1 (ko) 1998-05-27 2000-07-01 김영환 범용 직렬버스의 주변기기 초기화장치
KR20020048330A (ko) * 2002-04-25 2002-06-22 이스타랩(주) 휴대용 메모리 인터페이스를 이용한 정보기기의 통신인터페이스 장치
KR20050003960A (ko) * 2003-07-04 2005-01-12 삼성전자주식회사 다중 호스트 인터페이스를 지원하는 스마트 카드 겸용이동형 저장 장치 및 이에 대한 인터페이스 방법
KR20060003260A (ko) * 2004-07-05 2006-01-10 삼성전자주식회사 듀얼 인터페이스 모드를 지원하는 스마트 카드 시스템

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170077831A (ko) * 2015-12-28 2017-07-06 실리콘 모션 인코포레이티드 멀티-커넥터를 갖는 전자 디바이스 및 그 방법
KR101976908B1 (ko) * 2015-12-28 2019-05-09 실리콘 모션 인코포레이티드 멀티-커넥터를 갖는 전자 디바이스 및 그 방법
US10484938B2 (en) 2015-12-28 2019-11-19 Silicon Motion, Inc. Electronic devices with multi-connectors and methods thereof
US11284340B2 (en) 2015-12-28 2022-03-22 Silicon Motion, Inc. Electronic devices with multi-connectors and methods thereof

Also Published As

Publication number Publication date
CN101089837A (zh) 2007-12-19
US20080010406A1 (en) 2008-01-10
KR20070115470A (ko) 2007-12-06
CN101089837B (zh) 2012-01-25
US8065446B2 (en) 2011-11-22

Similar Documents

Publication Publication Date Title
KR100805835B1 (ko) 호스트 접속 장치, 호스트 인터페이스 식별 방법, 그리고호스트 및 호스트 접속 장치를 포함한 멀티미디어 시스템
KR100618814B1 (ko) 다중 호스트 인터페이스를 지원하는 스마트 카드 겸용이동형 저장 장치 및 이에 대한 인터페이스 방법
KR100764744B1 (ko) 호스트의 인터페이스 프로토콜을 판별하는 디바이스 그것을포함하는 아이씨카드
US8103817B2 (en) Systems for accessing memory card and methods for accessing memory card by a control unit
US8157180B2 (en) Integrated circuit device with multiple communication modes and operating method thereof
US6851018B2 (en) Exchanging operation parameters between a data storage device and a controller
US7562829B2 (en) Multi-mode integrated circuit devices including mode detection and methods of operating the same
US5329491A (en) Nonvolatile memory card with automatic power supply configuration
US6546445B1 (en) Method and system for connecting dual storage interfaces
US6712277B2 (en) Multiple interface memory card
US7237049B2 (en) Multimedia/secure digital cards and adapters for interfacing using voltage levels to determine host types and methods of operating
US8769160B2 (en) Multi-interface memory card and method of operation
US20090283600A1 (en) Automatic detection of an enabled interface of a card reader
US7257660B2 (en) Memory card having a plurality of different interfaces
CN1979686A (zh) 内嵌非易失存储器的***集成芯片的安全测试方法
US20040059860A1 (en) Double-interface adaptor for memory cards
CN105579988A (zh) 具有自动配置的集成装置
CN110471875B (zh) 可判别连接装置类型的电子装置
JP2009252109A (ja) メモリカード制御装置
US20040137805A1 (en) Method and a system for detecting bus width, an electronic device, and a peripheral device
WO1996036925A1 (en) Monitor cpu for a logic device
TWI298850B (en) Flash card access device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 13