KR100261153B1 - 범용 직렬버스의 주변기기 초기화장치 - Google Patents

범용 직렬버스의 주변기기 초기화장치

Info

Publication number
KR100261153B1
KR100261153B1 KR1019980019276A KR19980019276A KR100261153B1 KR 100261153 B1 KR100261153 B1 KR 100261153B1 KR 1019980019276 A KR1019980019276 A KR 1019980019276A KR 19980019276 A KR19980019276 A KR 19980019276A KR 100261153 B1 KR100261153 B1 KR 100261153B1
Authority
KR
South Korea
Prior art keywords
serial bus
related information
registration information
host cpu
initialization
Prior art date
Application number
KR1019980019276A
Other languages
English (en)
Other versions
KR19990086335A (ko
Inventor
김도형
이계신
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980019276A priority Critical patent/KR100261153B1/ko
Publication of KR19990086335A publication Critical patent/KR19990086335A/ko
Application granted granted Critical
Publication of KR100261153B1 publication Critical patent/KR100261153B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Information Transfer Systems (AREA)

Abstract

시스템사양에 제한없이 주변기기를 정확히 초기화할 수 있도록 한 범용 직렬버스의 주변기기 초기화장치에 관한 것으로, 호스트 CPU와 주변기기의 직렬데이터통신을 수행하기 위한 범용 직렬버스에 있어서, 주변기기를 초기화하기 위한 초기화관련정보를 저장하는 제 1메모리와, 제 1메모리에 저장된 초기화관련정보의 입/출력을 제어하는 마이크로 프로세서와, 초기 동작전원인가시 마이크로 프로세서를 경유하여 직렬로 출력된 초기화관련정보를 내부 레지스터에 일정단위로 저장함과 동시에 일정 어드레스와 함께 외부로 출력하는 인터페이스부와, 인터페이스부에서 출력된 초기화관련정보를 해당 어드레스에 저장하는 제 2메모리와, 제 2메모리에 초기화관련정보가 전송완료되면 초기화관련정보 준비신호를 출력하고 호스트 CPU에서 초기화관련정보 요구신호가 입력되면 제 2메모리의 초기화관련정보를 호스트 CPU로 출력시키는 범용 직렬버스 컨트롤러와, 범용 직렬버스 컨트롤러에서 출력된 초기화관련정보 준비신호에 따라 턴온되어 상기 호스트 CPU의 직렬데이터라인에 일정 전압레벨을 인가하는 스위치를 포함하여 구성되므로 모든 주변기기에 광범위하게 적용할 수 있고 초기화의 신뢰성을 극대화할 수 있다.

Description

범용 직렬버스의 주변기기 초기화장치
본 발명은 범용 직렬버스(universal serial bus)에 관한 것으로서, 특히 범용 직렬버스의 주변기기 초기화장치에 관한 것이다.
일반적으로 범용 직렬버스를 통해 각종 주변기기 즉, 카메라, 프린터 등을 컴퓨터본체 즉, 호스트 CPU와 연결하는 경우 먼저, 연결하고자 하는 주변기기를 호스트 CPU에서 파악할 수 있도록 식별데이터 및 시스템사양 데이터를 호스트 CPU에 등록하는 초기화과정이 필요하다.
이때 초기화과정은 초기 동작전원이 인가되면 범용 직렬버스의 메모리에 기저장된 해당 주변기기의 식별데이터 및 시스템사양 데이터를 호스트 CPU에서 읽어들일 수 있도록 상기 메모리로부터 전송준비하는 과정 즉, 내부의 인터페이스장치로 다운로드하는 과정과 상기 준비된 식별데이터 및 시스템사양 데이터를 호스트 CPU에서 읽어들여 해당 주변기기들을 인식하는 이뉴머레이션(Enumeration)과정으로 이루어진다.
종래의 기술에 따른 범용 직렬버스의 주변기기 초기화장치는 도 1에 도시된 바와 같이, 주변기기 식별데이터 및 시스템사양 데이터(이하, 등록정보라 칭함)를 저장하고 데이터 전송을 신속히 수행하기위하여 하드 와이어드 형태(Hard wired type)로 구성된 롬(11), 호스트 CPU(1)와 직렬데이터 라인(D+, D-)이 연결되며 범용 직렬버스(2)의 데이터통신규정을 지원하고 호스트 CPU(1)의 로드(Load)명령을 인식하여 롬(11)에 저장된 등록정보를 호스트 CPU(1)로 전송하기 위한 범용 직렬버스 컨트롤러(12)로 구성된다.
이때 직렬 데이터라인 'D+'는 비반전 데이터전송라인이고 'D-'는 반전데이터 전송라인으로 그중 'D+'에 병렬로 풀업저항(R1)을 통해 동작전원 'Vdd'가 인가된다.
이와 같이 구성된 종래의 범용 직렬버스의 주변기기 초기화장치의 동작을 설명하면 다음과 같다.
먼저, 초기 동작전원 'Vdd'가 인가되면 범용 직렬버스 컨트롤러(12)는 등록정보를 준비한다.
즉, 내부신호 출력타이밍을 나타낸 도 2와 같이, 칩선택신호( ) 및 출력가능신호( )를 '로우'로 천이시키고 어드레스(ADDR)를 출력하여 롬(11)에 저장된 등록정보(DATA)를 읽어들인다.
한편, 호스트 CPU(1)는 'D+'를 통해 풀업저항(R1)의 저항값에 상응하여 일정시간 지연된 'Vdd'를 인가받아 등록정보가 준비되었음을 파악하고 상기 등록정보를 로드(Load)하기 위한 로드명령을 범용 직렬버스 컨트롤러(12)로 출력한다.
이때 호스트 CPU(1)는 'D+'를 통해 입력되는 신호가 'Vdd'레벨이 되어야 등록정보 요구명령을 출력하는데, 초기전원인가시 상기 'D+'에 병렬로 연결된 풀업저항(R1)에 의해 'Vdd'가 일정시간 지연되어 호스트 CPU(1)에 인가되므로 그 시간동안 범용 직렬버스 컨트롤러(12)가 롬(11)으로부터 등록정보를 읽어들여 호스트 CPU(1)로 등록정보를 전송할 준비를 완료하는 것이다.
이어서 상기 로드명령을 인가받은 범용 직렬버스 컨트롤러(12)는 롬(11)으로부터 읽어들인 등록정보를 직렬데이터라인(D+, D-)을 통해 전송한다.
그리고 호스트 CPU(1)가 상기 등록정보를 내부로 로드하여 주변기기를 등록하는 과정 즉, 이뉴머레이션을 수행하여 초기화과정이 완료되고 주변기기와 호스트 CPU의 데이터통신동작이 수행된다.
종래의 기술에 따른 범용 직렬버스는 하드 와이어드 형태의 롬에 주변기기를 초기화하기 위한 식별데이터 및 시스템사양 데이터를 저장하여 등록정보를 변경할 수 없으므로 다른 시스템사양의 주변기기에 적용할 수 없는 등 사용폭이 제한되는 문제점이 있다.
따라서 본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출한 것으로서, 시스템사양에 제한없이 완벽하게 주변기기를 초기화할 수 있도록 한 범용 직렬버스의 주변기기 초기화장치를 제공함에 그 목적이 있다.
도 1은 종래의 기술에 따른 범용 직렬버스의 주변기기 초기화장치의 구성을 나타낸 레이아웃도
도 2는 도 1의 범용 직렬버스의 내부신호의 출력타이밍을 나타낸 도면
도 3은 본 발명에 따른 범용 직렬버스의 주변기기 초기화장치의 구성을 나타낸 레이아웃도
도 4는 도 3의 범용 직렬버스의 내부신호의 출력타이밍을 나타낸 도면
도면의 주요부분에 대한 부호의 설명
1: 호스트 CPU 2, 21: 범용 직렬버스
11: 롬(ROM) 12, 26: 범용 직렬버스 컨트롤러
22: 이이피롬(EEPROM) 23: 마이크로 프로세서
24:램(RAM) 25:인터페이스부
31: 풀업(Pull-up)스위치
본 발명은 호스트 CPU와 주변기기의 직렬데이터통신을 수행하기 위한 범용 직렬버스에 있어서, 주변기기를 초기화하기 위한 초기화관련정보를 저장하는 제 1메모리와, 제 1메모리에 저장된 초기화관련정보의 입/출력을 제어하는 마이크로 프로세서와, 초기 동작전원인가시 마이크로 프로세서를 경유하여 직렬로 출력된 초기화관련정보를 내부 레지스터에 일정단위로 저장함과 동시에 일정 어드레스와 함께 외부로 출력하는 인터페이스부와, 인터페이스부에서 출력된 초기화관련정보를 해당 어드레스에 저장하는 제 2메모리와, 제 2메모리에 초기화관련정보가 전송완료되면 초기화관련정보 준비신호를 출력하고 호스트 CPU에서 초기화관련정보 요구신호가 입력되면 제 2메모리의 초기화관련정보를 호스트 CPU로 출력시키는 범용 직렬버스 컨트롤러와, 범용 직렬버스 컨트롤러에서 출력된 초기화관련정보 준비신호에 따라 턴온되어 상기 호스트 CPU의 직렬데이터라인에 일정 전압레벨을 인가하는 스위치를 포함하여 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 범용 직렬버스의 주변기기 초기화장치를 설명하면 다음과 같다.
도 3은 본 발명에 따른 범용 직렬버스의 주변기기 초기화장치의 구성을 나타낸 레이아웃도이고, 도 4는 도 3의 범용 직렬버스의 내부신호 출력타이밍을 나타낸 도면이다.
본 발명에 따른 범용 직렬버스의 주변기기 초기화장치는 등록정보를 저장하고 외부의 제어에 의해 저장내용 변경이 가능한 이이피롬(22), I2C버스를 통해 상기 이이피롬(22)에 저장된 등록정보의 입/출력을 제어하는 마이크로 프로세서(23), 초기 동작전원 'Vdd'인가시 상기 마이크로 프로세서(23)에서 직렬데이터라인(SI)을 통해 1비트(Bit)씩 최하위비트부터 순차적으로 출력되는 등록정보를 내부 레지스터에 바이트(Byte)단위로 저장함과 동시에 데이터라인(DATA)을 통해 일정 어드레스(ADDR)와 함께 출력하는 인터페이스부(25), 상기 인터페이스부(25)에서 출력된 등록정보를 해당 어드레스에 저장하는 램(24), 상기 램(24)에 등록정보가 전송완료되면 등록정보 준비신호(Data-Ready:DR)를 출력하고 호스트 CPU(1)에서 로드명령이 입력되면 램(24)에 저장된 등록정보를 직렬데이터라인(D+,D-)을 통해 호스트 CPU(1)로 출력시키는 범용 직렬버스 컨트롤러(26), 상기 등록정보 준비신호(DR)에 따라 턴온되어 'D+'에 일정전압레벨 즉, 'Vdd'를 인가하는 풀업스위치(31)를 포함하여 구성된다.
이때 풀업스위치(61)는 'D+'에 에미터가 연결되고 컬렉터에 풀업저항(R1)을 통해 'Vdd'를 인가받으며 베이스에 등록정보 준비신호(DR)가 입력되는 트랜지스터(Q1)로 구성된다.
이와 같이 구성된 범용 직렬버스의 주변기기 초기화장치의 동작을 설명하면 다음과 같다.
먼저, 초기동작전원 'Vdd'가 인가되면 도 4a와 같이, 마이크로 프로세서(23)가 I2C를 통해 이이피롬(22)에 저장된 등록정보를 읽어들임과 동시에 시리얼 이네이블신호(Serial Enable: SEN)를 '로우'로 천이시키고 시리얼 입력라인(SI)을 통해 등록정보를 최하위비트부터 클럭(SCK)의 라이징 에지(Rising Edge)에 동기시켜 1비트씩 인터페이스부(25)로 전송하고 8비트 즉, 1바이트 전송이 완료되면 이를 인터페이스부(25)에 알리기 위한 신호 즉, 'M2EP'를 '로우'로 천이시킨다.
한편, 인터페이스부(25)는 1바이트의 등록정보가 전송되면 이를 내부의 레지스터(도시 생략)에 저장하고 상기 'M2EP'신호가 '로우'로 천이하면 전송된 데이터를 내부 레지스터에 저장완료하였음을 마이크로 프로세서(23)에 알리기 위한 응답신호 즉, 'EP2M'을 '로우'로 천이시킨다.
이어서 칩선택신호( )를 '로우'로 천이시키고 램(24)의 첫 번째 번지에 해당하는 어드레스(A0) 및 상기 1바이트의 등록정보(D0)를 램(24)으로 출력한 다음 쓰기가능신호( )를 '로우'로 천이시켜 램(24)의 첫 번째 번지에 등록정보중 첫 바이트가 저장되도록 한다.
그리고 상기 램(24)에 등록정보의 첫 번째 바이트를 저장하는 과정이 완료되면 'EP2M'신호를 '하이'로 천이시켜 램(24)으로의 데이터전송이 완료되었음을 알린다.
이어서 마이크로 프로세서(23)는 'EP2M'신호가 '하이'로 천이되면 'M2EP'신호를 '하이'로 천이시켜 인터페이스부(25)에 다음 등록정보가 전송되는 것을 알린다.
상기와 같은 과정을 반복하여 이이피롬(22)에 저장된 등록정보가 모두 램(24)으로 전송된다.
한편, 범용 직렬버스 컨트롤러(26)는 램(24)의 저장내용을 파악하여 모든 등록정보가 전송완료되었으면 도 4b와 같이, 칩선택신호( ) 및 출력가능신호( )를 '로우'로 천이시키고 어드레스(ADDR)를 출력하여 램(24)에 저장된 등록정보(DATA)를 읽어들이고 등록정보 준비신호(DR)을 '하이'로 천이시킨다.
따라서 풀업스위치(61)의 트랜지스터(Q1)가 '하이'레벨의 등록정보 준비신호(DR)에 의해 턴온되고 'Vdd'가 풀업저항(R1)을 경유하여 'D+'에 인가되므로 호스트 CPU(1)는 등록정보가 준비된 것을 감지하여 범용 직렬버스 컨트롤러(26)에 로드명령을 출력한다.
이어서 범용 직렬버스 컨트롤러(26)는 램(24)으로부터 읽어들인 등록정보를 직렬데이터라인(D+,D-)을 통해 호스트 CPU(1)로 전송한다.
그리고 호스트 CPU(1)는 상기 직렬데이터라인(D+,D-)을 통해 등록정보를 전송받고 이뉴머레이션을 수행하여 초기화과정이 완료된다.
이어서 범용 직렬버스를 통해 주변기기와 호스트 CPU의 데이터통신동작이 수행된다.
결국, 본 발명은 등록정보 준비시간을 등록정보 준비신호(DR)에 따라 가변시킬 수 있으므로 특히, 장시간의 등록정보 준비를 필요로하는 레이저 프린터 등의 주변기기의 초기화에 유용하게 적용되는 등 호스트 CPU(1)에서 주변기기의 시스템 사양에 상관없이 등록정보를 전송받아 정확한 이뉴머레이션을 수행할 수 있다.
본 발명에 따른 범용 직렬버스의 주변기기 초기화장치는 다음과 같은 효과가 있다.
첫째, 저장데이터의 변경이 가능한 이이피롬을 사용하여 주변기기 식별데이터 및 시스템사양 데이터를 저장하므로 그 내용을 자유롭게 변경할 수 있어 간단한 데이터 변경만으로 시스템사양에 상관없이 모든 종류의 주변기기에 광범위하게 적용할 수 있다.
둘째, 식별데이터 및 시스템사양 데이터를 호스트에 전송하기 위한 준비시간을 등록정보 준비신호를 이용하여 자유롭게 조정하므로 호스트 CPU의 데이터 로드 타이밍오차로 인한 이뉴머레이션 에러를 방지하여 초기화의 신뢰성을 극대화할 수 있다.

Claims (5)

  1. 호스트 CPU와 주변기기의 직렬데이터통신을 수행하기 위한 범용 직렬버스에 있어서,
    주변기기를 초기화하기 위한 초기화관련정보를 저장하는 제 1메모리;
    상기 제 1메모리에 저장된 초기화관련정보의 입/출력을 제어하는 마이크로 프로세서;
    초기 동작전원인가시 상기 마이크로 프로세서를 경유하여 직렬로 출력된 초기화관련정보를 내부 레지스터에 일정단위로 저장함과 동시에 일정 어드레스와 함께 외부로 출력하는 인터페이스부;
    상기 인터페이스부에서 출력된 초기화관련정보를 해당 어드레스에 저장하는 제 2메모리;
    상기 제 2메모리에 초기화관련정보가 전송완료되면 초기화관련정보 준비신호를 출력하고 상기 호스트 CPU에서 초기화관련정보 요구신호가 입력되면 제 2메모리의 초기화관련정보를 호스트 CPU로 출력시키는 범용 직렬버스 컨트롤러;
    상기 범용 직렬버스 컨트롤러에서 출력된 초기화관련정보 준비신호에 따라 턴온되어 상기 호스트 CPU의 직렬데이터라인에 일정 전압레벨을 인가하는 스위치를 포함하여 구성됨을 특징으로 하는 범용 직렬버스의 주변기기 초기화장치.
  2. 제 1항에 있어서,
    상기 제 1메모리는 마이크로 프로세서와 I2C버스를 통해 연결된 이이피롬으로 구성됨을 특징으로 하는 범용 직렬버스의 주변기기 초기화장치.
  3. 제 1항에 있어서,
    상기 일정단위는 바이트임을 특징으로 하는 범용 직렬버스의 주변기기 초기화장치.
  4. 제 1항에 있어서,
    상기 제 2메모리는 RAM으로 구성됨을 특징으로 하는 범용 직렬버스의 주변기기 초기화장치.
  5. 제 1항에 있어서,
    상기 스위치는 호스트 CPU와 범용 직렬버스의 직렬 데이터라인에 에미터가 연결되고 컬렉터에 풀업저항을 통해 동작전원을 인가받으며 베이스에 초기화관련정보 준비신호가 입력되는 트랜지스터로 구성됨을 특징으로 하는 범용 직렬버스의 주변기기 초기화장치.
KR1019980019276A 1998-05-27 1998-05-27 범용 직렬버스의 주변기기 초기화장치 KR100261153B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980019276A KR100261153B1 (ko) 1998-05-27 1998-05-27 범용 직렬버스의 주변기기 초기화장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019276A KR100261153B1 (ko) 1998-05-27 1998-05-27 범용 직렬버스의 주변기기 초기화장치

Publications (2)

Publication Number Publication Date
KR19990086335A KR19990086335A (ko) 1999-12-15
KR100261153B1 true KR100261153B1 (ko) 2000-07-01

Family

ID=19537807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019276A KR100261153B1 (ko) 1998-05-27 1998-05-27 범용 직렬버스의 주변기기 초기화장치

Country Status (1)

Country Link
KR (1) KR100261153B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805835B1 (ko) 2006-06-02 2008-02-21 삼성전자주식회사 호스트 접속 장치, 호스트 인터페이스 식별 방법, 그리고호스트 및 호스트 접속 장치를 포함한 멀티미디어 시스템

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548529B1 (ko) * 1999-04-16 2006-02-02 매그나칩 반도체 유한회사 유에스비 장치의 초기화 방법
KR100395664B1 (ko) * 2001-08-20 2003-08-25 엠텍비젼 주식회사 범용 직렬 버스 장치 및 그의 초기화 방법
KR100486244B1 (ko) * 2001-10-16 2005-05-03 삼성전자주식회사 직렬 이이피롬을 이용하여 인터페이스용 카드를초기화하는 반도체 장치 및 초기화 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8065446B2 (en) 2004-07-02 2011-11-22 Samsung Electronics Co., Ltd. Apparatus and method for discerning a host interface
KR100805835B1 (ko) 2006-06-02 2008-02-21 삼성전자주식회사 호스트 접속 장치, 호스트 인터페이스 식별 방법, 그리고호스트 및 호스트 접속 장치를 포함한 멀티미디어 시스템

Also Published As

Publication number Publication date
KR19990086335A (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
US8001304B2 (en) Portable memory device with multiple I/O interfaces wherein each I/O interface has respective protocol and device parameters are requested from one I/O interface using only respective protocol
EP0992000B1 (en) Bus interface system and method
US6771526B2 (en) Method and apparatus for data transfer
US5581747A (en) Communication system for programmable devices employing a circuit shift register
KR20010022816A (ko) 유니버셜 직렬 버스 디바이스 컨트롤러
EP0893767A2 (en) A method for flexible multiple access on a serial bus by a plurality of boards
JP4669669B2 (ja) カード識別の互換性
US20100005207A1 (en) Integrated circuit device with multiple communication modes and operating method thereof
US6148347A (en) Mode selectable memory controller for PCMCIA standard memory cards and non-standard memory cards
EP1403814B1 (en) Electronic apparatus, information processing apparatus, adapter apparatus, and information exchange system
KR100261153B1 (ko) 범용 직렬버스의 주변기기 초기화장치
KR20080080799A (ko) 메모리의 직렬 인터페이스 방법 및 장치
US6868456B2 (en) Universal serial bus device initialized with a real descriptor stored in host and method for initializing the same
US6230216B1 (en) Method for eliminating dual address cycles in a peripheral component interconnect environment
JP3379762B2 (ja) ローカルコンピューティングシステムによるホストコンピューティングシステムへのアクセス制御を調整するためのローカルコンピューティングシステムとともに使用される装置
US6301631B1 (en) Memory mapping method for eliminating dual address cycles in a peripheral component interconnect environment
CN111179996B (zh) 数据校准装置及其校准数据存写方法
US5828857A (en) ASIC cell implementation of a bus controller with programmable timing value registers for the apple desktop bus
US7162562B2 (en) Portable electronic system and accessing method thereof
JP2008040575A (ja) シリアルデータ転送装置及びシリアルデータ転送方法
JPH11167548A (ja) データ伝送システム
CN113326220B (zh) 一种外设电子标签信息获取方法及设备
KR20040094194A (ko) 다양한 인스트럭션 코드들을 제공하는 아이2씨 통신프로토콜 방법
JP2001084172A (ja) 半導体記憶装置
JP2000339268A (ja) Ｓｃｓｉホストアダプタ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100325

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee